DE112013004276B4 - Verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
DE112013004276B4
DE112013004276B4 DE112013004276.2T DE112013004276T DE112013004276B4 DE 112013004276 B4 DE112013004276 B4 DE 112013004276B4 DE 112013004276 T DE112013004276 T DE 112013004276T DE 112013004276 B4 DE112013004276 B4 DE 112013004276B4
Authority
DE
Germany
Prior art keywords
layer
mirror
protective layer
semiconductor
side surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013004276.2T
Other languages
English (en)
Other versions
DE112013004276A5 (de
Inventor
Alexander Pfeuffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE112013004276A5 publication Critical patent/DE112013004276A5/de
Application granted granted Critical
Publication of DE112013004276B4 publication Critical patent/DE112013004276B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) umfassend die folgenden Schritte
- Bereitstellen einer Halbleiterschichtenfolge (10),
- Anordnen einer metallischen Spiegelschicht (21) an einer Oberseite der Halbleiterschichtenfolge (10),
- Anordnen einer Spiegelschutzschicht (3) zumindest an freiliegenden Seitenflächen (21c) der Spiegelschicht,
- teilweise Entfernen der Halbleiterschichtenfolge (10), wobei
- die Spiegelschicht (21) Öffnungen (23) zur Halbleiterschichtenfolge (10) hin aufweist, die in lateralen Richtungen (1) von der Spiegelschutzschicht (3) umrandet werden,
- das teilweise Entfernen der Halbleiterschichtenfolge (10) im Bereich der Öffnungen (23) der Spiegelschicht (21) erfolgt,
- das Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) selbstjustierend erfolgt, wobei zum selbstjustierenden Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) folgender Verfahrensschritt ausgeführt wird:
- konformes Abscheiden der Spiegelschutzschicht (3) an der der Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) und den freiliegenden Seitenflächen (21c) der Spiegelschicht (21).

Description

  • Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
  • Die Druckschrift US 2011/0068359 A1 beschreibt ein lichtemittierendes Element beinhaltend eine Halbleiterschichtstruktur mit einer ersten Halbleiterschicht, einer lichtemittierenden Schicht und einer zweiten Halbleiterschicht, einer Isolationsschicht, die auf der Halbleiterschichtstruktur vorgesehen ist, einer ersten Verdrahtung mit einem ersten vertikalen Leitungsabschnitt und einem ersten planaren Leitungsabschnitt, die elektrisch mit der ersten Halbleiterschicht verbunden ist, wobei sich der erste vertikale Leitungsabschnitt innerhalb der Isolationsschicht erstreckt.
  • Die Druckschrift US 2009/0283787 A1 beschreibt lichtemittierende Dioden mit einem Diodenbereich mit ersten und zweiten gegenüberliegenden Flächen, die eine n-Schicht und eine p-Schicht beinhalten, einen Anodenkontakt, der die p-Schicht ohmsch kontaktiert und sich auf der ersten Fläche erstreckt, und einen Kathodenkontakt, der die n-Schicht ohmsch kontaktiert und sich auch auf der ersten Fläche erstreckt.
  • Die Druckschrift DE 102010024079 A1 beschreibt ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips, bei denen eine Metallschichtenfolge zumindest eine Spiegelschicht und eine Sperrschicht umfasst, wobei die Spiegelschicht der Metallschichtenfolge einer p-leitenden Schicht zugewandt ist. Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anzugeben, bei dem ein besonders großer Anteil einer aktiven Fläche des Halbleiterchips im fertigen Halbleiterchip genutzt werden kann.
  • Die Aufgabe wird durch die Verfahren der unabhängigen Ansprüche 1, 13 und 15 gelöst.
  • Gemäß einem Aspekt der Erfindung umfasst das Verfahren wenigstens die folgenden Schritte:
    • - Bereitstellen einer Halbleiterschichtenfolge,
    • - Anordnen einer metallischen Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge,
    • - Anordnen einer Spiegelschutzschicht zumindest an freiliegenden Seitenflächen der Spiegelschicht,
    • - teilweise Entfernen der Halbleiterschichtenfolge, wobei
    • - die Spiegelschicht Öffnungen zur Halbleiterschichtenfolge hin aufweist, die in lateralen Richtungen von der Spiegelschutzschicht umrandet werden,
    • - das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht erfolgt,
    • - das Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht selbstjustierend erfolgt, wobei zum selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht folgender Verfahrensschritt ausgeführt wird:
    • - konformes Abscheiden der Spiegelschutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht und den freiliegenden Seitenflächen der Spiegelschicht.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst das Verfahren wenigstens die folgenden Schritte:
    • - Bereitstellen einer Halbleiterschichtenfolge,
    • - Anordnen einer metallischen Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge,
    • - Anordnen einer Spiegelschutzschicht zumindest an freiliegenden Seitenflächen der Spiegelschicht,
    • - teilweise Entfernen der Halbleiterschichtenfolge, wobei
    • - die Spiegelschicht Öffnungen zur Halbleiterschichtenfolge hin aufweist, die in lateralen Richtungen von der Spiegelschutzschicht umrandet werden,
    • - das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht erfolgt,
    • - das Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht selbstjustierend erfolgt,
    wobei zum selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht folgende Verfahrensschritte ausgeführt werden:
    • - Anordnen der Spiegelschutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht, wobei die Spiegelschutzschicht Öffnungen zur Spiegelschicht hin aufweist,
    • - Entfernen der Spiegelschicht im Bereich der Öffnungen der Spiegelschutzschicht zur Erzeugung der Öffnungen in der Spiegelschicht, wobei die Spiegelschutzschicht die in den Öffnungen der Spiegelschicht freigelegten Seitenflächen der Spiegelschicht in lateralen Richtungen überragt,
    • - Erweichen der Spiegelschutzschicht derart, dass zumindest ein die Seitenflächen der Spiegelschicht in lateraler Richtung überragender Teil der Spiegelschutzschicht entlang der Seitenflächen der Spiegelschicht verfließt und diese bedeckt.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst das Verfahren wenigstens die folgenden Schritte:
    • - Bereitstellen einer Halbleiterschichtenfolge,
    • - Anordnen einer metallischen Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge,
    • - teilweise Entfernen der Halbleiterschichtenfolge, wobei
    • - die Spiegelschicht Öffnungen zur Halbleiterschichtenfolge hin aufweist,
    • - das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht erfolgt,
    • - beim teilweisen Entfernen der Halbleiterschichtenfolge ein aktiver Bereich in der Halbleiterschichtenfolge durchdrungen wird und Seitenflächen des aktiven Bereichs freigelegt werden,
    • - nach dem Freilegen der Seitenflächen des aktiven Bereichs eine weitere Schutzschicht an den freiliegenden Seitenflächen der des aktiven Bereichs selbstjustierend angeordnet wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird mit dem Verfahren ein optoelektronischer Halbleiterchip hergestellt. Bei dem optoelektronischen Halbleiterchip kann es sich um einen strahlungsempfangenden Halbleiterchip wie beispielsweise eine Fotodiode oder eine Solarzelle handeln. Ferner ist es möglich, dass es sich bei dem optoelektronischen Halbleiterchip um einen lichtemittierenden Halbleiterchip handelt, beispielsweise um einen Leuchtdiodenchip.
  • Mit dem Verfahren kann insbesondere ein optoelektronischer Halbleiterchip hergestellt werden, der an seiner Oberseite, durch die beispielsweise im Betrieb zu empfangende oder zu erzeugende elektromagnetische Strahlung tritt, frei von metallischen Stromaufweitungsstegen und frei von elektrischen Kontaktstellen wie beispielsweise Bondpads, ist. Die Gefahr einer Abschattung und/oder Absorption eines Teils der elektromagnetischen Strahlung durch die elektrischen Kontaktstellen ist auf diese Weise reduziert. Auf aufwändige Verfahrensschritte im Zusammenhang mit der Herstellung solcher Kontaktstellen wie etwa das Polieren der Oberseite des Halbleiterchips und/oder der Herstellung von Metallstegen zur Stromaufweitung und/oder auf Maßnahmen, die die Strominjektion in Bereiche des optoelektronischen Halbleiterchips unterhalb der elektrischen Kontaktstellen einschränken oder verhindern, etwa das Ausbilden einer elektrisch isolierenden Schicht, eine Schottky-Barriere und/oder eines ionenimplantierten Bereichs unterhalb der Kontaktstelle, kann auf diese Weise mit Vorteil verzichtet werden. Solche Halbleiterchips sind zum Beispiel in der Druckschrift US 2010/0171135 A1 beschrieben.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips wird zunächst eine Halbleiterschichtenfolge bereitgestellt. Die Halbleiterschichtenfolge wird beispielsweise auf einem Aufwachssubstrat epitaktisch abgeschieden. Das Aufwachssubstrat kann beispielsweise mit Saphir oder Silizium gebildet sein. Auf das Aufwachssubstrat werden beispielsweise zumindest ein n-leitender Halbleiterbereich, ein aktiver Bereich und ein p-leitender Halbleiterbereich epitaktisch aufgewachsen. Der aktive Bereich kann dabei im fertigen optoelektronischen Halbleiterchip zum Empfang oder zur Erzeugung von elektromagnetischer Strahlung vorgesehen sein. Ferner kann die Halbleiterschichtenfolge weitere Halbleiterbereiche wie etwa Pufferbereiche für kristallographische Anpassungen, Ätzstoppschichten, Opferschichten, Stromaufweitungsschichten und Kontaktschichten umfassen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird nachfolgend eine metallische Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge, die beispielsweise dem Aufwachssubstrat abgewandt ist, angeordnet. Dabei wird wenigstens eine metallische Spiegelschicht angeordnet. Es ist dabei möglich, dass eine Spiegelschichtenfolge angeordnet wird, welche die zumindest eine metallische Spiegelschicht umfasst. Die Spiegelschichtenfolge kann metallische Schichten zum Beispiel aus Reinmetallen oder metallischen Legierungen umfassen. Ferner kann die Spiegelschichtenfolge dotierte Metalloxide und/oder keramische Materialien umfassen. Die metallische Spiegelschicht kann dabei direkt an die Halbleiterschichtenfolge grenzen oder es sind weitere Schichten, die beispielsweise eine Diffusion von Material der metallischen Spiegelschicht in die Halbleiterschichtenfolge unterbinden sollen und/oder die einen elektrischen Kontakt zwischen der metallischen Spiegelschicht und der Halbleiterschichtenfolge verbessern, zwischen der Halbleiterschichtenfolge und der metallischen Spiegelschicht angeordnet. Diese zusätzlichen Schichten sind dann mit einem für die im Betrieb zu empfangende oder zu erzeugende elektromagnetische Strahlung durchlässigen Material gebildet oder diese zusätzlichen Schichten weisen Öffnungen auf, durch die elektromagnetische Strahlung zur Spiegelschicht gelangen kann.
  • In einem nachfolgenden Verfahrensschritt wird eine Spiegelschutzschicht zumindest an freiliegenden Seitenflächen der Spiegelschicht angeordnet. Beispielsweise ist die metallische Spiegelschicht dazu strukturiert an der Oberseite der Halbleiterschichtenfolge angeordnet, derart, dass die metallische Spiegelschicht eine Vielzahl voneinander beabstandeter Bereiche aufweist, die durch Gräben, in denen kein Material der metallischen Spiegelschicht vorhanden ist, voneinander getrennt sind. Die einzelnen Bereiche der metallischen Spiegelschicht sind dann durch freiliegende Seitenflächen in lateralen Richtungen begrenzt. Die lateralen Richtungen verlaufen dabei beispielsweise in einer Ebene, die parallel zur Haupterstreckungsebene der Aufwachsfläche des Aufwachssubstrats oder der Halbleiterschichtenfolge verläuft. Die Seitenflächen der metallischen Spiegelschicht, die freiliegen, können senkrecht oder quer zu diesen Haupterstreckungsebenen und damit zu den lateralen Richtungen verlaufen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Verfahrensschritt die Halbleiterschichtenfolge stellenweise entfernt. Das Entfernen der Halbleiterschichtenfolge kann beispielsweise mit einem chemischen Prozess wie Ätzen erfolgen, wobei die Spiegelschutzschicht Bereiche der metallischen Spiegelschicht, welche sie bedeckt, beim Entfernen der Halbleiterschichtenfolge schützt. Die Spiegelschutzschicht kann unmittelbar an die metallische Spiegelschicht grenzen, also in direktem Kontakt mit der metallischen Spiegelschicht stehen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist die Spiegelschicht Öffnungen zur Halbleiterschichtenfolge hin auf, die in den lateralen Richtungen von der Spiegelschutzschicht umrandet werden, das heißt die Öffnungen werden in lateralen Richtungen von den freiliegenden Seitenflächen der Spiegelschicht begrenzt, die wiederum von der Spiegelschutzschicht bedeckt sind, sodass die Spiegelschutzschicht die Öffnungen in lateraler Richtung umrandet. Dabei bedeckt die Spiegelschutzschicht die Seitenflächen der metallischen Spiegelschicht vorzugsweise vollständig, sodass die metallische Spiegelschicht zumindest an den Seitenflächen im Rahmen der Herstellungstoleranz an keiner Stelle frei liegt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht. Das heißt, das Material der Halbleiterschichtenfolge wird durch die Öffnungen hindurch abgetragen. Ausgehend von den Öffnungen in der Spiegelschicht erstreckt sich nach dem Entfernen der Halbleiterschichtenfolge eine Ausnehmung oder eine Öffnung in die Halbleiterschichtenfolge hinein. Dabei wird die Halbleiterschichtenfolge jedoch nicht vollständig durchdrungen, sondern die Ausnehmung oder Öffnung in der Halbleiterschichtenfolge erstreckt sich nur bis zu einer bestimmten Eindringtiefe, die beispielsweise höchstens 80 % der Dicke der Halbleiterschichtenfolge beträgt. Mit anderen Worten wird durch das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen das Aufwachssubstrat nicht freigelegt, sondern eine Bodenfläche der Ausnehmung oder Öffnung in der Halbleiterschichtenfolge, die durch die Öffnung der Spiegelschicht hindurch erzeugt ist, ist durch Material der Halbleiterschichtenfolge, zum Beispiel durch eine Pufferschicht, gebildet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht selbstjustierend. Mit anderen Worten wird eine Seitenwandpassierung des Spiegels erzeugt, ohne dass eine Fototechnik oder ein anderes Verfahren, bei dem eine Justage beispielsweise relativ zu den Seitenflächen der Spiegelschicht notwendig ist, erfolgt. Das heißt, aufgrund des selbstjustierenden Prozesses beim Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht kann insbesondere auf eine Maskentechnik, bei der beispielsweise ein Fotolack justiert zur Lage der freiliegenden Seitenflächen der Spiegelschicht, belichtet wird, verzichtet werden. Das Anordnen der Spiegelschicht erfolgt also insbesondere über einen Prozessschritt, der frei von einer Masken- oder Fototechnik ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips umfasst das Verfahren wenigstens die folgenden Schritte:
    • - Bereitstellen einer Halbleiterschichtenfolge,
    • - Anordnen einer metallischen Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge,
    • - Anordnen einer Spiegelschutzschicht zumindest an freiliegenden Seitenflächen der Spiegelschicht,
    • - teilweise Entfernen der Halbleiterschichtenfolge, wobei
    • - die Spiegelschicht Öffnungen zur Halbleiterschichtenfolge hin aufweist, die in lateralen Richtungen von der Spiegelschutzschicht umrandet werden,
    • - das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht erfolgt,
    • - das Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht selbstjustierend erfolgt.
  • Das Verfahren kann weitere den hier beschriebenen Verfahrensschritten zeitlich vor- oder nachgelagerte Verfahrensschritte umfassen und Verfahrensschritte, die zwischen den genannten Verfahrensschritten durchgeführt werden. Die angegebene Reihenfolge der Verfahrensschritte ist dabei bevorzugt.
  • Gemäß dem hier beschriebenen Verfahren wird vor dem teilweisen Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht eine Spiegelschutzschicht in selbstjustierender Weise auf die freiliegenden Seitenflächen der Spiegelschicht aufgebracht.
  • Alternativ wäre es möglich, zum Beispiel zwei getrennte Fototechniken zur Strukturierung der metallischen Spiegelschicht und dem teilweisen Entfernen der Halbleiterschichtenfolge zu verwenden. Für eine sichere Justage müssen die beiden dazu notwendigen Masken dann einen Versatz von üblicherweise mehreren Mikrometern zueinander aufweisen, was zu einem relativ hohen Flächenverlust führen kann, das heißt der aktive Bereich kann in diesem Fall in lateralen Richtungen sehr weit, um mehrere Mikrometer, über die freiliegenden Seitenflächen der metallischen Spiegelschicht überstehen. Im Bereich des Überstands wird für einen strahlungserzeugenden optoelektronischen Halbleiterchip im aktiven Bereich keine Strahlung erzeugt.
  • Mit dem hier beschriebenen Verfahren ist es möglich, den lateralen Überstand des aktiven Bereichs über die Seitenflächen der metallischen Spiegelschicht zu verringern und damit die nutzbare Fläche des aktiven Bereichs zu vergrößern. Dies führt zu einer Vergrößerung der bestromten Halbleiterfläche und damit zu einer höheren Lichtgeneration. Wenn die Größe der Aussparungen im Spiegelmetall beibehalten werden kann, dann besteht alternativ die Möglichkeit die Anschlussfläche der Durchgangskontakte zu vergrößert. Die Reduktion des Übergangswiderstandes führt zu einer Steigerung der elektrischen Effizienz des Bauteils. Weiterhin kann auch eine kombinierte Ausnutzung beider Wirkmechanismen angestrebt werden.
  • Ferner ist das hier vorgestellte Verfahren zur Herstellung eines optoelektronischen Halbleiterchips besonders materialschonend für die einzelnen Schichten des Halbleiterchips, wodurch beispielsweise Schäden an der metallischen Spiegelschicht und/oder der Halbleiterschichtenfolge verhindert werden können. Bei dem hier beschriebenen Verfahren treten weniger Verunreinigungen am optoelektronischen Halbleiterchip auf, als dies bei herkömmlichen Verfahren der Fall ist. Ferner werden keine Kristalldefekte in der Halbleiterschichtenfolge, beispielsweise durch Sputterprozesse, erzeugt. Schließlich ist das Verfahren, insbesondere aufgrund des Verzichts auf eine weitere Fototechnik, besonders zeitsparend und damit besonders wirtschaftlich durchführbar.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden zum selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht folgende Verfahrensschritte ausgeführt:
  • Zunächst wird die Spiegelschutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht angeordnet, wobei die Spiegelschutzschicht Öffnungen zur Spiegelschicht hin aufweist. Das heißt, die Spiegelschutzschicht bedeckt in diesem Verfahrensschritt noch nicht die Seitenflächen der metallischen Spiegelschicht, sondern sie bedeckt die Spiegelschicht an ihrer der Halbleiterschichtenfolge abgewandten Seite stellenweise. Die Spiegelschutzschicht weist Öffnungen zur Spiegelschicht hin auf, durch die hindurch Öffnungen in der Spiegelschicht erzeugt werden können. Dabei ist es möglich, dass die Spiegelschutzschicht unmittelbar oder mittelbar an der Oberseite der Spiegelschicht angeordnet wird. Wird die Spiegelschutzschicht unmittelbar an der Oberseite angeordnet, so steht sie an der Oberseite der metallischen Spiegelschicht mit dieser in direktem Kontakt. Im Falle einer mittelbaren Anordnung befindet sich zwischen der metallischen Spiegelschicht und der Spiegelschutzschicht zumindest eine weitere Schicht, welche die metallische Spiegelschicht an ihrer der Halbleiterschichtenfolge abgewandten Oberseite beispielsweise vollständig bedecken kann.
  • Gemäß einem Aspekt der Erfindung wird die metallische Spiegelschicht im Bereich der Öffnungen der Spiegelschutzschicht zur Erzeugung der Öffnungen in der Spiegelschicht stellenweise entfernt. Das Entfernen kann beispielsweise durch ein nasschemisches Verfahren wie nasschemisches Ätzen erfolgen, wobei die Spiegelschutzschicht während des Entfernens als Maske für das Verfahren dient. Bei dem Entfernen der Spiegelschicht durch die Öffnungen der Spiegelschutzschicht hindurch wird die metallische Spiegelschicht derart entfernt, dass die an der Oberseite der Spiegelschicht angeordnete Spiegelschutzschicht freigelegte Seitenflächen der Spiegelschicht in lateraler Richtung überragt. Zum Beispiel wird die Spiegelschutzschicht als Ätzmaske verwendet, um mit einem nasschemischen Ätzschritt die Spiegelschicht hinter die Seitenflächen der Spiegelschutzschicht zu ziehen.
  • In einem weiteren Verfahrensschritt wird die Spiegelschutzschicht erweicht, derart, dass zumindest ein die Seitenflächen der Spiegelschicht in lateraler Richtung überragender Teil der Spiegelschutzschicht entlang der Seitenflächen der Spiegelschicht verfließt und diese nach dem Verfließen bedeckt. Das heißt, beispielsweise durch eine Wärmebehandlung wird die Spiegelschutzschicht erweicht und kann sich, zum Beispiel der Schwerkraft folgend, deformieren. Dadurch werden die freiliegenden Seitenflächen der metallischen Spiegelschicht mit der Spiegelschutzschicht gekapselt und bei der anschließenden Strukturierung der Halbleiterschichtenfolge durch diese geschützt. Es wird bei diesem Verfahren keine zusätzliche Schutzschicht benötigt. Das Fließen der erweichten Spielschutzschicht entlang der Seitenflächen der Spiegelschicht kann durch die Schwerkraft, elektrostatische Kräfte, Kapillarkräfte und/oder Zentrifugalkräfte unterstützt werden. Dabei ist es möglich, dass die Halbleiterschichtenfolge zum Beispiel in einem elektrischen Feld und/oder einer Zentrifuge angeordnet wird.
  • Als nachteilig an diesem Verfahren könnte betrachtet werden, dass der notwendige Spiegelrückzug, also das Überstehen der Spiegelschutzschicht über die freiliegenden Seitenflächen der Spiegelschicht in lateralen Richtungen, relativ groß ist und damit den minimalen Abstand zwischen den Seitenflächen der Spiegelschicht und der Öffnung in der Halbleiterschichtenfolge begrenzt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Spiegelschutzschicht mit einem fotostrukturierbaren Material gebildet. Das heißt, bei der Spiegelschutzschicht kann es sich insbesondere um einen Fotolack handeln. Dies hat den Vorteil, dass die Öffnungen in der Spiegelschutzschicht zur Spiegelschicht hin besonders einfach erzeugt werden können. Ferner eignet sich ein fotostrukturierbares Material besonders gut, um bei Erweichen, zum Beispiel durch Erwärmen, entlang der Seitenflächen der Spiegelschicht zu verfließen.
  • Gemäß einem Aspekt der Erfindung wird zum selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht folgender Verfahrensschritt ausgeführt: Es erfolgt ein konformes Abscheiden der Spiegelschutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht und den freiliegenden Seitenflächen der Spiegelschicht. Über dieses Verfahren werden sehr kleine Abstände zwischen den freiliegenden Seitenflächen der metallischen Spiegelschicht und den Öffnungen in der Halbleiterschichtenfolge ermöglicht. Durch das Abscheiden der Spiegelschutzschicht wird die Spiegelschicht sowohl an ihrer der Halbleiterschichtenfolge abgewandten Seite als auch an ihren freiliegenden Seitenflächen mit dem Material der Spiegelschutzschicht in gleichmäßiger Dicke bedeckt. Dazu können insbesondere Verfahren wie plasmagestützte chemische Gasphasenabscheidung, Atomlagenabscheidung oder chemische Gasphasenabscheidung Verwendung finden. Insbesondere die Atomlagenabscheidung (auch ALD) eignet sich besonders gut, um eine besonders dichte Spiegelschutzschicht konform abzuscheiden.
  • Etwas weniger konforme und dichte SiO2-Schichten, aber dafür mit besonders hoher Abscheiderate, können alternativ durch ein PECVD-Verfahren bei Anwendung des Vorläufermaterials Tetratetyhlorthosilikat (TEOS) erzeugt werden.
    Gemäß zumindest einer Ausführungsform des Verfahrens ist die Spiegelschutzschicht mit einem Oxid oder einem Nitrid gebildet. Beispielsweise kann die Spiegelschutzschicht ein Siliziumoxid, ein Siliziumnitrid, ein Aluminiumnitrid, ein Aluminiumoxid und/oder ein Titanoxid umfassen. Es können zur Ausbildung der Spiegelschutzschicht auch verschiedene Verfahren kombiniert werden. Beispielsweise kann eine weniger dichte Schicht mit einer ALD-Schicht kombiniert werden.
  • Bei diesem Verfahren kann es vorteilhaft sein, dass an der Oberseite der Spiegelschicht vor dem Aufbringen der Spiegelschutzschicht eine Zwischenschutzschicht aufgebracht wird, welche die freiliegenden Seitenflächen der Spiegelschicht nicht bedeckt. Das Material der Zwischenschutzschicht dient als Deckmaterial. Diese Zwischenschutzschicht kann dazu geeignet sein, die darunterliegende Spiegelschicht beim Aufbringen der Spiegelschutzschicht vor Beschädigung durch zum Beispiel hochenergetisches Material oder reaktiven Ionen bzw. Gasen der Spiegelschutzschicht zu schützen.
  • Nach dem konformen Deponieren der Spiegelschutzschicht erfolgt deren vollständige Rückätzung in der Fläche. Insbesondere werden hierfür möglichst anisotrope Verfahren gewählt, wie z.B. trockenchemisches Ätzen mit reaktiven Ionen oder rein mechanische Rücksputterprozesse. Damit eine mögliche Zwischenschutzschicht möglichst wenig abgetragen wird, bietet sich eine Endpunkterkennung für den Prozess an. Durch das anisotrope Ätzverhalten bleibt nur an Schichtstufen das Material der Spiegelschutzschicht erhalten und es bilden sich selbstjustiert Öffnungen für das spätere Ätzen des Halbleitermaterials aus.
  • Alternativ kann das Öffnen der Spiegelschutzschicht entfallen, wenn mit einer gemeinsamen Fotomaske die Spiegelschicht bzw. der Spiegelschichtstapel und die Spiegelschutzschicht per Lift-off-Verfahren strukturiert werden. In diesem Fall würde die Spiegelschutzschicht auch die Funktion einer Zwischenschutzschicht übernehmen. Für das Lift-off-Verfahren benötigt man in diesem Fall Niedertemperaturverfahren für die Abscheidung des Dielektrikums. Dies kann durch CVD, PECVD, Dampfen oder Sputtern erfolgen. Kritisch ist die Temperaturbelastung des Lacks, die maximal 200°C bis 220°C betragen sollte. Die Spiegelschicht sollte mit möglichst gerichteten Methoden deponiert werden (z.B. durch Dampfen) und die Spiegelschutzschicht mit möglichst ungerichteten Verfahren (z.B. durch Niedertemperatur-CVD, Sputtern). Dadurch wird eine vollständige Bedeckung der Spiegelschicht durch die Spiegelschutzschicht erreicht.
  • Der sich einstellende Abstand zwischen den Seitenflächen der Spiegelschicht und den korrespondierenden Öffnungen in der Halbleiterschichtenfolge liegt bei diesem Verfahren im Bereich der Dicke der Spiegelschutzschicht. Vorteilhaft ist es möglich, dass zumindest ein Teil der Zwischenschutzschicht und/oder Spiegelschutzschicht im weiteren Verfahrensverlauf als elektrisch isolierende Schicht im Halbleiterbauteil verbleiben kann. Auf diese Weise ist es möglich, dass das Verfahren das Aufbringen einer ohnehin notwendigen Isolationsschicht als zusätzlichen Verfahrensschritt überflüssig macht und damit ein besonders zeitsparendes und wirtschaftliches Herstellen des optoelektronischen Halbleiterchips ermöglicht. Durch die Zwischenschutzschicht und/oder Spiegelschutzschicht kann eine gasdichte Verkapselung des Spiegels gebildet sein.
  • Vorteilhaft ist weiterhin, dass eine gasdichte Kapselung des Spiegels bereits deponiert ist und durch nachfolgende trockenchemische Ätzprozesse auf Dichtigkeit geprüft wird. Da im Falle einer Undichtigkeit eine auffällige Spiegelkorrosion eintritt, können diese Stelle durch optische Inspektion leicht ausfindig gemacht werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht zumindest eine Zwischenschutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht angeordnet.
  • Beim selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht werden dann auch freiliegende Seitenflächen der zumindest einen Zwischenschutzschicht von der Spiegelschutzschicht bedeckt. Die Zwischenschutzschicht und die Spiegelschutzschicht können dabei aus gleichen oder unterschiedlichen Materialien gebildet sein. Die Zwischenschutzschicht kann die Spiegelschicht insbesondere beim Vorgang des Aufbringens der Spiegelschutzschicht vor Beschädigung schützen.
  • Beispielsweise ist die Zwischenschutzschicht mit einem Oxid oder einem Nitrid, insbesondere mit zumindest einem der folgenden Materialien gebildet: ein Siliziumoxid, ein Siliziumnitrid, ein Aluminiumoxid, ein Aluminiumnitrid, ein Titanoxid.
  • Die Zwischenschutzschicht kann dabei insbesondere dicker als die eigentliche Spiegelschicht ausgebildet sein. Zum Beispiel weist die Zwischenschutzschicht eine Dicke von wenigstens 200 nm auf, wohingegen die metallische Spiegelschicht eine Dicke von weniger 200 nm aufweist. Alternativ ist es aber auch möglich, dass die Zwischenschutzschicht dünner als die Spiegelschicht ist. Wichtig für die Dicke der Zwischenschutzschicht ist es, dass diese chemisch dicht ist und bleibt, wenn durch leichtes Überätzen bei den nachfolgenden Ätzprozessen diese Schicht gedünnt wird.
  • Die Zwischenschutzschicht erweist sich insbesondere bei einem Verfahren, bei dem die Spiegelschutzschicht konform abgeschieden wird, als besonders vorteilhaft zum Schutz der Spiegelschicht vor Beschädigungen während des Abscheidens.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die Spiegelschicht Silber und das teilweise Entfernen der Halbleiterschichtenfolge erfolgt durch Ätzen mit einem halogenidhaltigen Material. Dabei ist es insbesondere möglich, dass die metallische Spiegelschicht aus Silber besteht. Silber zeichnet sich durch seine hohe Reflektivität für Licht im sichtbaren Spektralbereich aus. Silber kann aber durch eine Vielzahl chemischer Stoffe angegriffen werden und verliert dabei seine bevorzugten optischen Eigenschaften. Beispielsweise ist Silber sehr empfindlich gegenüber Halogenen wie Fluor und Chlor. Diese Halogene werden jedoch bevorzugt für ein trockenchemisches Strukturieren der Halbleiterschichtenfolge oder zum Strukturieren von isolierenden Schichten, die beispielsweise mit Siliziumdioxid gebildet sind, verwendet. So erfolgt das teilweise Entfernen der Halbleiterschichtenfolge vorzugsweise trockenchemisch mit einem chlorhaltigen Ätzmittel.
  • Alternativ oder zusätzlich zu Silber kann die Spiegelschicht auch mit einem anderen Metall wie beispielsweise Aluminium, Gold oder Rhodium gebildet sein. Auch diese Metalle sind gegenüber Halogenen empfindlich und können in Kontakt mit Halogenen ihre guten reflektierenden Eigenschaften verlieren. Gold eignet sich insbesondere für die Reflektion von elektromagnetischer Strahlung aus dem roten/infraroten Spektralbereich.
  • Die Spiegelschutzschicht ist vorliegend derart ausgewählt, dass sie zum Abhalten eines trockenchemischen Ätzmittels, welches ein Halogenid enthält, geeignet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird beim teilweisen Entfernen der Halbleiterschichtenfolge ein aktiver Bereich in der Halbleiterschichtenfolge durchdrungen und Seitenflächen aktiven Bereichs freigelegt. Das heißt, das teilweise Entfernen der Halbleiterschichtenfolge dient dazu, einen Durchbruch durch den aktiven Bereich zu erzeugen. Beispielsweise wird durch das Entfernen eine Ausnehmung oder eine Öffnung in der Halbleiterschichtenfolge erzeugt, die durch eine p-leitende Halbleiterschicht und einen aktiven Bereich hindurch bis in eine n-leitende Halbleiterschicht oder darüber hinaus reicht. Über die derart hergestellte Ausnehmung oder Öffnung in der Halbleiterschichtenfolge kann dann eine Kontaktierung der Halbleiterschicht erfolgen, die an der der Spiegelschicht abgewandten Seite des aktiven Bereichs der Halbleiterschichtenfolge angeordnet ist.
  • Nach dem Freilegen der Seitenflächen des aktiven Bereichs wird vorzugsweise eine weitere Schutzschicht an den freiliegenden Seitenflächen des aktiven Bereichs selbstjustierend angeordnet, das heißt zusätzlich zum selbstjustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen des Spiegels erfolgt in einem nachgeordneten Verfahrensschritt ein selbstjustierendes Anordnen einer weiteren Schutzschicht an den freiliegenden Seitenflächen des aktiven Bereichs innerhalb der Ausnehmung oder Öffnung, die sich durch die Halbleiterschichtenfolge erstreckt. Dies führt zu einer selbstjustierten Passivierung des freiliegenden pn-Überganges in den Durchgangskontakten. Die weitere Schutzschicht dient insbesondere als Halbleiter-Passivierungsschicht und kann stellenweise direkt an ein Halbleitermaterial grenzen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das selbstjustierende Anordnen der weiteren Schutzschicht durch ein konformes Abscheiden der weiteren Schutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht und den freiliegenden Seitenflächen des aktiven Bereichs. Insbesondere ist es dadurch möglich, dass sich die weitere Schutzschicht entlang der gesamten Ausnehmung oder Öffnung in der Halbleiterschichtenfolge erstreckt und insbesondere auch eine Bodenfläche dieser Ausnehmung oder Öffnung bedeckt. Das konforme Abscheiden kann wiederum mittels einem der oben genannten Verfahren erfolgen. Insbesondere können als Material für die weitere Schutzschicht wiederum Oxide oder Nitride wie Siliziumdioxid, Si3N4 und/oder Al2O3 Verwendung finden. Dabei ist es insbesondere möglich, dass auch Schichtstapel aus diesem Material verwendet werden, wobei unterschiedliche Schichten des Schichtstapels mit unterschiedlichen Materialien gebildet sein können.
  • Für das lokale Entfernen der weiteren Schutzschicht, beispielsweise an den Bodenflächen der durch das teilweise Entfernen der Halbleiterschichtenfolge erzeugten Ausnehmungen oder Öffnungen kann ein anisotroper Ätzschritt erfolgen, der beispielsweise mittels Plasmaätzen, zum Beispiel mittels F-RIE, erfolgt. Vorzugsweise erfolgt beim Ätzprozess eine Endpunkterkennung, um die eventuell vorhandene Zwischenschutzschicht möglichst wenig abzutragen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird an der der Spiegelschicht abgewandten Seite des aktiven Bereichs ein Halbleiter-Pufferbereich in der Halbleiterschichtenfolge freigelegt. Insbesondere wird eine elektrische Anschlussschicht in der Halbleiterschichtenfolge freigelegt, die Teil des Halbleiter-Pufferbereiches ist, der als kristallographische Anpassungsschicht zwischen Wachstumssubstrat und der eigentlichen aktiven Zone dient. Der Halbleiter-Pufferbereich kann beispielsweise dotiert oder undotiert sein. Insbesondere ist es möglich, dass der Halbleiter-Pufferbereich beispielsweise n-leitend ausgebildet ist. Auf den freigelegten Halbleiter-Pufferbereich, also zum Beispiel die elektrische Anschlussschicht, wird ein elektrisch leitendes Material aufgebracht, das sich entlang der weiteren Schutzschicht erstrecken kann, wobei die weitere Schutzschicht insbesondere die Seitenflächen des aktiven Bereichs elektrisch vom elektrisch leitenden Material isoliert, sodass durch das elektrisch leitende Material kein Kurzschluss insbesondere am pn-Übergang der Halbleiterschichtenfolge erzeugt wird. Mit anderen Worten bildet die weitere Schutzschicht dann eine elektrisch isolierende Schicht zur elektrischen Isolierung einer Durchkontaktierung durch den aktiven Bereich hindurch, die sich beispielsweise von der n-leitenden Seite der Halbleiterschichtenfolge in die p-leitende Seite der Halbleiterschichtenfolge hinein erstreckt. Auf diese Weise ist es möglich, eine Kontaktierung beispielsweise der p-leitenden Seite oder der n-leitenden Seite des Halbleiterkörpers zu erzeugen, ohne dass an einer Strahlungsdurchtrittsfläche des optoelektronischen Halbleiterchips eine Kontaktfläche mit den oben genannten Nachteilen angeordnet werden muss.
  • Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens überragt der aktive Bereich und/oder die Zwischenschutzschicht nach dem Freilegen der Seitenflächen des aktiven Bereichs die Spiegelschicht in lateralen Richtungen, wobei der aktive Bereich und/oder die Zwischenschutzschicht die Spiegelschicht um höchstens 2000 nm, insbesondere um höchstens 1000 nm überragt. Das heißt, die insbesondere für eine Strahlungserzeugung nicht nutzbare Fläche des aktiven Bereichs zwischen den Seitenflächen der metallischen Spiegelschicht und der Seitenfläche des aktiven Bereichs wird sehr klein gehalten.
  • Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens verbleiben die Zwischenschutzschicht und/oder die Spiegelschutzschicht im fertig gestellten optoelektronischen Halbleiterchip und dienen zum Schutz und/oder zur elektrischen Isolation von Komponenten des Halbleiterchips. Dabei ist es möglich, dass die Seitenflächen der Halbleiterschichtenfolge frei von der Spiegelschutzschicht sind.
  • Im Folgenden wird das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
    • In Verbindung mit den 1A bis 1J ist ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
    • In Verbindung mit den 2A bis 2P ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
    • In Verbindung mit den 3A bis 3K ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
    • In Verbindung mit den 4A bis 4H ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
    • Die 5A bis 5C zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips, die mit einem hier beschriebenen Verfahren hergestellt sind.
    • Die 6 zeigt eine schematische Ansicht eines optoelektronischen Halbleiterchips, der nicht mit dem hier beschriebenen Verfahren hergestellt ist.
    • Die 7A bis 7I zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips.
    • Die 8A bis 8C zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips, die mit einem hier beschriebenen Verfahren hergestellt sind.
    • Die 9A bis 9C zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein. Die 1 bis 4 zeigen Ausschnitte eines Teils des herzustellenden optoelektronischen Halbleiterchips. Die Ausschnitte können jeweils an der rechten und der linken Seite der Schnittdarstellung entsprechend fortgesetzt werden.
  • In Verbindung mit den schematischen Schnittdarstellungen der 1A bis 1J ist ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Die 1A zeigt einen ersten Verfahrensschritt, in dem ein Halbleiter-Pufferbereich 14 an der Oberseite eines Aufwachssubstrats 5 abgeschieden wird. Beispielsweise handelt es sich bei dem Aufwachssubstrat um ein Saphirsubstrat oder ein Siliziumsubstrat, auf das eine Halbleiterschichtenfolge 10, die beispielsweise auf einem Nitrid-Verbindungs-Halbleitermaterial basiert, abgeschieden wird. Beispielsweise handelt es sich bei dem Halbleiter-Pufferbereich 14 um eine Schicht, die mit GaN gebildet ist.
  • Nachfolgend, 1B, werden ein n-dotierter Bereich 13, ein aktiver Bereich 12 und ein p-dotierter Bereich epitaktisch abgeschieden.
  • Nachfolgend, 1C, erfolgt die Anordnung einer metallischen Spiegelschicht 21 auf der dem Aufwachssubstrat 5 abgewandten Oberseite der Halbleiterschichtenfolge 10. Beispielsweise handelt es sich bei der metallischen Spiegelschicht 21 um einen Silberspiegel, der zum Beispiel eine Dicke von wenigstens 100 nm und höchstens 200 nm, insbesondere von zirka 140 nm aufweisen kann. Beispielsweise wird die metallische Spiegelschicht aufgedampft oder aufgesputtert.
  • In einem nachfolgenden Verfahrensschritt wird an die Oberseite 21a der metallischen Spiegelschicht 21 eine Spiegelschutzschicht 3 aufgebracht. Vorliegend handelt es sich bei der Spiegelschutzschicht 3 um ein fotostrukturierbares Material, zum Beispiel einen positiven Fotolack (1D).
  • Nachfolgend, 1E, wird die Schutzschicht 3 beispielsweise durch eine nicht dargestellte Maske hindurch belichtet. Auf diese Weise wird, 1F, eine strukturierte Spiegelschutzschicht 3 erzeugt.
  • Im nachfolgenden Verfahrensschritt, 1G, erfolgt ein nasschemischer Ätzschritt A, bei dem die Spiegelschicht 21 in lateralen Richtungen 1 hinter die Seitenflächen 3c der Schutzschicht 3 gezogen wird, derart, dass ein Teil 30 der Spiegelschutzschicht 3 in lateralen Richtungen 1 über die freigelegten Seitenflächen 21c der metallischen Spiegelschicht 21 übersteht. Durch das Strukturieren der Spiegelschicht 21 sind Öffnungen 23 in der Spiegelschicht erzeugt.
  • Nachfolgend wird die Spiegelschutzschicht 3 beispielsweise durch Erwärmen erweicht. Zum Beispiel aufgrund der Schwerkraft fließt zumindest der lateral überstehende Teil 30 der Spiegelschutzschicht 3 entlang der freiliegenden Seitenflächen 21c der Spiegelschicht 21 in Richtung der Halbleiterschichtenfolge 10, wodurch die freiliegenden Seitenflächen 21c von der Spiegelschutzschicht 3 benetzt und bedeckt werden. Die Seitenflächen 21c der Spiegelschicht 21 sind nun von der Spiegelschutzschicht 3 geschützt, 1H.
  • Nachfolgend erfolgt ein Trockenätzschritt, bei dem das Material der Halbleiterschichtenfolge 10 zumindest teilweise entfernt wird, sodass eine Ausnehmung oder Öffnung in der Halbleiterschichtenfolge 10 entsteht. Im Bereich der Öffnung sind die Seitenfläche 3c der Spiegelschutzschicht 3, die Seitenfläche 11c des p-leitenden Bereichs, die Seitenflächen 12c des aktiven Bereichs und die Seitenflächen 13c des n-leitenden Bereichs jeweils freigelegt.
  • In einem weiteren Verfahrensschritt, der in Verbindung mit 1J erläutert ist, kann die Spiegelschutzschicht 3 beispielsweise durch Strippung entfernt werden. Nachfolgende Verfahrensschritte zur Kontaktierung und Fertigstellung des optoelektronischen Halbleiterchips können beispielsweise wie in Verbindung mit den 2L bis 2P beschrieben durchgeführt werden, die weiter unten erläutert sind.
  • In Verbindung mit den schematischen Schnittdarstellungen der 2A bis 2P ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
  • Zunächst wird ein Aufwachssubstrat 5 bereitgestellt, auf dem beispielsweise ein Halbleiter-Pufferbereich 14 epitaktisch abgeschieden wird (2A).
  • Nachfolgend, 2B, wird die Halbleiterschichtenfolge 10 epitaktisch um einen n-leitende n Bereich 13, einen aktiven Bereich 12 und einen p-leitenden Bereich 11 ergänzt. Handelt es sich bei dem optoelektronischen Halbleiterchip beispielsweise um einen strahlungserzeugenden Halbleiterchip, so wird im fertiggestellten Halbleiterchip im aktiven Bereich 12 elektromagnetische Strahlung erzeugt.
  • In einem nachfolgenden Verfahrensschritt, 2C, wird die metallische Spiegelschicht 21 an der dem Halbleitersubstrat 5 abgewandten Oberseite der Halbleiterschichtenfolge 10 abgeschieden.
  • In Verbindung mit der 2D ist ein Verfahrensschritt beschrieben, bei dem eine Fotolackschicht 81, die beispielsweise mit einem negativen Fotolack gebildet ist, auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Halbleiterschichtenfolge 10 aufgebracht, beispielsweise aufgeschleudert wird.
  • In einem nachfolgenden Verfahrensschritt, 2E, wird die Fotolackschicht 81 zur Fotomaske 81 belichtet und entwickelt, siehe 2E und 2F. Auf diese Weise sind durch die Fotomaske 81 Bereiche strukturiert, in die die Spiegelschicht 21 strukturiert aufgebracht werden kann. Nach dem Aufbringen der Spiegelschicht 21 in die durch die Fotomaske 81 strukturierten Öffnungen auf der Halbleiterschichtenfolge wird an der der Halbleiterschichtenfolge abgewandten Seite die Zwischenschutzschicht 4 aufgebracht. Die Zwischenschutzschicht 4 ist beispielsweise mit einem aus Silan gebildeten Siliziumdioxid gebildet. Alternativ kann die Zwischenschutzschicht auch gedampft oder gesputtert werden.
  • In einem weiteren Verfahrensschritt, 2H, wird die Fotomaske 81 entfernt, sodass die Seitenflächen 21c der Spiegelschicht 21 freigelegt werden, das heißt in den Öffnungen 23 der Spiegelschicht 21 sind die Seitenflächen 21c frei zugänglich. Darüber hinaus sind auch die Seitenflächen 4c der Zwischenschutzschicht 4 frei zugänglich.
  • Im nächsten Verfahrensschritt, 21, wird die Spiegelschutzschicht 3 konform auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Zwischenschutzschicht 4 sowie die Seitenflächen der Zwischenschutzschicht 4 und der Spiegelschicht 21 abgeschieden. Die Zwischenschutzschicht 4 schützt bei diesem Abscheidevorgang die Spiegelschicht vor Beschädigung. Über das konforme Abscheiden werden sehr kleine Abstände zwischen den freiliegenden Seitenflächen der metallischen Spiegelschicht 21 und den später erzeugten Öffnungen in der Halbleiterschichtenfolge 10 ermöglicht. Durch das konforme Abscheiden der Spiegelschutzschicht 3 wird die Spiegelschicht 21 sowohl an ihrer der Halbleiterschichtenfolge 10 abgewandten Seite als auch an ihren freiliegenden Seitenflächen 21c mit dem Material der Spiegelschutzschicht 3 in gleichmäßiger Dicke bedeckt. Dazu können insbesondere Verfahren wie plasmagestützte chemische Gasphasenabscheidung, Atomlagenabscheidung oder chemische Gasphasenabscheidung Verwendung finden. Insbesondere die Atomlagenabscheidung (auch ALD) eignet sich besonders gut, um eine besonders dichte Spiegelschutzschicht 3 konform abzuscheiden. Etwas weniger konforme und dichte SiO2-Schichten, aber dafür mit besonders hoher Abscheiderate, können alternativ durch ein PECVD-Verfahren bei Anwendung des Vorläufermaterials Tetratetyhlorthosilikat (TEOS) erzeugt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Spiegelschutzschicht mit einem Oxid oder einem Nitrid gebildet. Beispielsweise kann die Spiegelschutzschicht ein Siliziumoxid, ein Siliziumnitrid, ein Aluminiumnitrid und/oder ein Aluminiumoxid umfassen.
  • Im nachfolgenden Verfahrensschritt erfolgt ein anisotropes Ätzen, wobei die Spiegelschutzschicht 3 an der dem Aufwachssubstrat 5 abgewandten Oberseite der Zwischenschutzschicht 4 vollständig entfernt wird und die Halbleiterschichtenfolge 10 in der Öffnung 23 vom Material der Spiegelschutzschicht 3 freigelegt wird, 2J. Hier schützt die Zwischenschutzschicht den Spiegel vor reaktiven und stark beschleunigten Chlor- und Argon-Ionen.
  • Nachfolgend erfolgt ein trockenchemisches Ätzen, beispielsweise unter Verwendung eines Halogenids wie Chlor, mit dem die Halbleiterschichtenfolge in den Öffnungen 23 der Spiegelschicht 21 teilweise entfernt wird, sodass an der Bodenfläche der derart erzeugten Ausnehmung oder Öffnung beispielsweise die Halbleiter-Pufferbereich 14 in der Öffnung 23 freigelegt ist, 2K.
  • Im nächsten Verfahrensschritt, 2L, wird die weitere Schutzschicht 8 wiederum konform abgeschieden, derart, dass die Seitenflächen 21c der Spiegelschicht 21 und die Seitenflächen des aktiven Bereichs 12 von der weiteren Schutzschicht 8 bedeckt sind. Dies ist in 2L gezeigt.
  • Insbesondere ist es dadurch möglich, dass sich die weitere Schutzschicht 8 entlang der gesamten Ausnehmung oder Öffnung in der Halbleiterschichtenfolge 10 erstreckt und insbesondere auch eine Bodenfläche dieser Ausnehmung oder Öffnung bedeckt. Das konforme Abscheiden kann wiederum mittels einem der oben genannten Verfahren erfolgen. Insbesondere können als Material für die weitere Schutzschicht 8 wiederum Oxide oder Nitride wie Siliziumdioxid, Si3N4 und/oder Al2O3 Verwendung finden. Dabei ist es insbesondere möglich, dass auch Schichtstapel aus diesem Material verwendet werden, wobei unterschiedliche Schichten des Schichtstapels mit unterschiedlichen Materialien gebildet sein können.
  • In Verbindung mit der 2M ist ein Verfahrensschritt beschrieben, bei dem eine Fotomaske 81 auf der dem Aufwachssubstrat 5 abgewandten Seite der weiteren Schutzschicht 8 aufgebracht wird. Nachfolgend, 2N, wird die weitere Schutzschicht 8 durch anisotropes Rückätzen stellenweise entfernt. Auf diese Weise ist die Halbleiter-Pufferschicht 14 stellenweise freigelegt und die weitere Schutzschicht 8 dient insbesondere zur Passivierung des pn-Übergangs, also der Seitenfläche 12c des aktiven Bereichs. Ein Teil der weiteren Schutzschicht 8 kann auf der Zwischenschutzschicht 4 verbleiben und die Fotomaske 81 kann zur Strukturierung einer Metallschicht, beispielsweise des elektrisch leitenden Materials 7, zum Beispiel durch ein Lift-Off Verfahren Verwendung finden.
  • Als Alternative ist in Verbindung mit 2O ein Verfahrensschritt beschrieben, bei dem durch anisotropes Ätzen die weitere Schutzschicht 8 von der dem Aufwachssubstrat 5 abgewandten Seite der Halbleiter-Pufferschicht entfernt wird. Auf diese Weise ist die Halbleiter-Pufferschicht 14 freigelegt und die weitere Schutzschicht 8 dient insbesondere zur Passivierung des pn-Übergangs, also der Seitenfläche 12c des aktiven Bereichs. Die weitere Schutzschicht 8 kann dabei von der dem Aufwachssubstrat 5 abgewandten Seite der Zwischenschutzschicht 4 her vollständig entfernt werden.
  • In nachfolgenden Verfahrensschritten, 2P, wird beispielsweise ein elektrisch leitendes Material 7 in die Öffnung 23 verfüllt, das das Halbleitermaterial des Halbleiter-Pufferbereichs 14 elektrisch kontaktiert. Ferner wird ein Träger 6 aufgebracht und das Aufwachssubstrat 5 kann entfernt werden, wobei die dem Träger 6 abgewandte Oberseite des Halbleiter-Pufferbereichs 14 aufgeraut werden kann.
  • Insgesamt ist auf diese Weise ein optoelektronischer Halbleiterchip hergestellt, dessen dem Träger 6 abgewandte Oberseite, durch die zu detektierende oder zu erzeugende Strahlung tritt, frei ist von Kontaktstellen. Die Stromerteilung erfolgt von der Seite des Trägers 6 her.
  • In Verbindung mit den schematischen Schnittdarstellungen der 3A bis 3H ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
  • Zunächst wird ein Aufwachssubstrat 5 bereitgestellt, auf dem beispielsweise ein Halbleiter-Pufferbereich 14 epitaktisch abgeschieden wird (3A). Nachfolgend wird die Halbleiterschichtenfolge 10 epitaktisch um einen n-leitenden Bereich 13, einen aktiven Bereich 12 und einen p-leitenden Bereich 11 ergänzt. Handelt es sich bei dem optoelektronischen Halbleiterchip beispielsweise um einen strahlungserzeugenden Halbleiterchip, so wird im fertig gestellten Halbleiterchip im aktiven Bereich 12 elektromagnetische Strahlung erzeugt.
  • Im Unterschied zum in Verbindung mit den 2A bis 2P beschriebenen Verfahren wird im nachfolgenden Schritt auf die metallische Halbleiterschicht 21, die beispielsweise eine Dicke von 140 nm aufweisen kann und die zum Beispiel aus Silber besteht, eine weitere Schicht 22 aufgebracht, die beispielsweise Titan enthält oder aus Titan besteht und eine Dicke von höchstens 20 nm, zum Beispiel 10 nm, aufweist. Auf der dem Aufwachssubstrat 5 abgewandten Seite der weiteren Spiegelschicht 23 folgt die Zwischenschutzschicht 4 nach, die beispielsweise eine Dicke von wenigstens 300 nm, zum Beispiel 330 nm, aufweist.
  • In einem nachfolgenden Verfahrensschritt wird an die Oberseite der Zwischenschutzschicht 4 eine Fotomaske 81 aufgebracht. Vorliegend handelt es sich bei der Fotomaske 81 um ein fotostrukturierbares Material, zum Beispiel einen positiven Fotolack, 3C.
  • Nachfolgend, 3D, erfolgt ein nasschemischer Ätzschritt, bei dem die Spiegelschicht 21 in lateralen Richtungen 1 hinter die Seitenflächen der Zwischenschutzschicht 4 und der weiteren Spiegelschicht 22 gezogen wird, derart, dass ein Teil dieser Schichten in lateralen Richtungen 1 über die freigelegten Seitenflächen 21c der metallischen Spiegelschicht 21 übersteht. Durch das Strukturieren der Spiegelschicht 21 sind Öffnungen 23 in der Spiegelschicht erzeugt. Anschließend wird die Fotomaske 81 entfernt, 3E.
  • Im nächsten Verfahrensschritt, 3F, wird die Spiegelschutzschicht 3 konform auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Zwischenschutzschicht 4 sowie die Seitenflächen der Zwischenschutzschicht 4, der weiteren Spiegelschicht 22 und der Spiegelschicht 21 abgeschieden. Die Zwischenschutzschicht 4 schützt bei diesem Abscheidevorgang die Spiegelschichten 21, 22 vor Beschädigung.
  • Im nachfolgenden Verfahrensschritt erfolgt ein anisotropes Ätzen, wobei die Spiegelschutzschicht 3 an der dem Aufwachssubstrat 5 abgewandten Oberseite der Zwischenschutzschicht 4 vollständig entfernt wird und die Halbleiterschichtenfolge 10 in der Öffnung 23 vom Material der Spiegelschutzschicht 3 freigelegt wird, 3G. Anschließend erfolgt ein Trockenätzen in die Halbleiterschichtenfolge 10 hinein.
  • Wie in 3H dargestellt, können mit den hier beschriebenen Verfahren sehr kleine laterale Überstände d des aktiven Bereichs 12 über die Spiegelschicht 21 beziehungsweise die Spiegelschichtenfolge 20 erreicht werden. Auf diese Weise ist der zur Strahlungserzeugung oder Strahlungsdetektion nicht nutzbare Bereich des aktiven Bereichs sehr klein gehalten. Dies wird beispielsweise auch aus den Aufsichten der 5A bis 5C ersichtlich.
  • Im nächsten Verfahrensschritt, 31, wird die weitere Schutzschicht 8 wiederum konform abgeschieden, derart, dass zumindest die Seitenflächen der Spiegelschichtenfolge 20 und die Seitenflächen des aktiven Bereichs 12 von der weiteren Schutzschicht 8 bedeckt sind.
  • Insbesondere ist es dadurch möglich, dass sich die weitere Schutzschicht 8 entlang der gesamten Ausnehmung oder Öffnung in der Halbleiterschichtenfolge 10 erstreckt und insbesondere auch eine Bodenfläche dieser Ausnehmung oder Öffnung bedeckt. Das konforme Abscheiden kann wiederum mittels einem der oben genannten Verfahren erfolgen. Insbesondere können als Material für die weitere Schutzschicht 8 wiederum Oxide oder Nitride wie Siliziumdioxid, Si3N4 und/oder Al2O3 Verwendung finden. Dabei ist es insbesondere möglich, dass auch Schichtstapel aus diesem Material verwendet werden, wobei unterschiedliche Schichten des Schichtstapels mit unterschiedlichen Materialien gebildet sein können.
  • In Verbindung mit 3J ist ein Verfahrensschritt beschrieben, bei dem durch anisotropes Ätzen die weitere Schutzschicht 8 von der dem Aufwachssubstrat 5 abgewandten Seite der Halbleiter-Pufferschicht entfernt wird. Auf diese Weise ist die Halbleiter-Pufferschicht 14 freigelegt und die weitere Schutzschicht 8 dient insbesondere zur Passivierung des pn-Übergangs, also der Seitenfläche 12c des aktiven Bereichs.
  • In nachfolgenden Verfahrensschritten wird beispielsweise ein elektrisch leitendes Material 7 in die Öffnung 23 verfüllt, das das Halbleitermaterial des Halbleiter-Pufferbereichs 14 elektrisch kontaktiert. Ferner wird ein Träger 6 aufgebracht und das Aufwachssubstrat 5 kann entfernt werden, wobei die dem Träger 6 abgewandte Oberseite des Halbleiter-Pufferbereichs 14 aufgeraut werden kann, siehe 3K.
  • In Verbindung mit den schematischen Schnittdarstellungen der 4A bis 4H ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
  • Die 4A zeigt einen ersten Verfahrensschritt, in dem ein Halbleiter-Pufferbereich 14 an der Oberseite eines Aufwachssubstrats 5 abgeschieden wird. Beispielsweise handelt es sich bei dem Aufwachssubstrat um ein Saphirsubstrat oder ein Siliziumsubstrat, auf das eine Halbleiterschichtenfolge 10, die beispielsweise auf einem Nitrid-Verbindungs-Halbleitermaterial basiert, abgeschieden wird. Beispielsweise handelt es sich bei dem Halbleiter-Pufferbereich 14 um eine Schicht, die mit GaN gebildet ist.
  • Nachfolgend, 4B, werden ein n-dotierter Bereich 13, ein aktiver Bereich 12 und ein p-dotierter Bereich epitaktisch abgeschieden.
  • Nachfolgend, 4C, erfolgt die Anordnung einer metallischen Spiegelschicht 21 auf der dem Aufwachssubstrat 5 abgewandten Oberseite der Halbleiterschichtenfolge 10. Beispielsweise handelt es sich bei der metallischen Spiegelschicht 21 um einen Silberspiegel. Beispielsweise wird die metallische Spiegelschicht aufgedampft oder aufgesputtert. Dabei kann die Spiegelschicht 21 auch teil einer Spiegelschichtenfolge sein, wie sie weiter oben beschrieben ist.
  • Nach dem Aufbringen der Spiegelschicht 21 oder der Spiegelschichtenfolge wird an der der Halbleiterschichtenfolge abgewandten Seite der Spiegelschicht 21 die Zwischenschutzschicht 4 aufgebracht. Die Zwischenschutzschicht 4 ist beispielsweise mit einem aus Silan gebildeten Siliziumdioxid gebildet. Alternativ kann die Zwischenschutzschicht auch gedampft oder gesputtert werden.
  • In einem nachfolgenden Verfahrensschritt, 4D, wird eine Fotolackschicht 81, die beispielsweise mit einem positiven Fotolack gebildet ist, auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Zwischenschutzschicht 4 aufgebracht, beispielsweise aufgeschleudert. Dann wird die Fotolackschicht 81 wird zur Fotomaske 81 belichtet und entwickelt, siehe 4E.
  • Nachfolgend werden die Zwischenschutzschicht 4 und die Spiegelschicht 21 durch einen Ätzschritt unter Verwendung der Fotomaske 81 strukturiert, 4F. Dabei kann sich unterhalb der Zwischenschutzschicht 4 eine Hohlkehle 15 ausbilden, in deren Bereich die Spiegelschicht relativ zur Zwischenschutzschicht 4 in lateralen Richtungen zurückgezogen ist. Die Hohlkehle 15 kann nachfolgend mit dem Material der Spiegelschutzschicht 3 gefüllt werden. Dazu ist es möglich, dass die gesamte dem Aufwachssubstrat 5 abgewandte Seite mit der Spiegelschutzschicht 3 bedeckt wird, 4G.
  • Die Spiegelschutzschicht 3 besteht in diesem Beispiel aus einem Material, das durch einen ALD-Prozess deponiert wurde. Vorteilhaft ist hier, dass die Schichtdicke der Spiegelschutzschicht 3 mindestens die halbe Höhe der Hohlkehle 15 beträgt. Somit wird die Hohlkehle 15 vollständig durch die Spiegelschutzschicht 3 ausgekleidet.
  • In diesem Beispiel wird nun mit einem isotropen, nasschemischen Ätzprozess die Spiegelschutzschicht 3 in der Fläche wieder vollständig entfernt und bleibt nur im Bereich der Hohlkehle 15 zumindest an der Grenzfläche zur Spiegelschicht intakt, 4H. Vorteilhaft für den Prozesserfolg ist insbesondere eine ausreichende Tiefe der Hohlkehle 15 im Verhältnis zur Ätzrate der Spiegelschutzschicht 3, da sich zwangläufig ein Rückzug der Spiegelschutzschicht 3 hinter die Kante der Zwischenschutzschicht 4 einstellt. Vorteilhaft für den Prozess ist, wenn die die Spiegelschutzschicht 3 möglichst selektiv zur Zwischenschutzschicht 4 geätzt werden kann und/oder die Dicken der beiden Schichten stark unterschiedlich sind. Die Hohlkehle 15 ist also mit der Spiegelschutzschicht 3 gefüllten. Die Kante von der Spiegelschutzschicht 3 ist leicht hinter die Kante der Zwischenschutzschicht 4 gezogen.
  • Es folgen weitere Verfahrenschritte, wie sie in Verbindung mit den 2K bis 2P beschrieben sind.
  • Die 5A zeigt Durchkontaktierungen durch die Spiegelschicht 21, durch die der Halbleiter-Pufferbereich 14 kontaktiert werden kann. Wie ein Vergleich mit 6 zeigt, die die gleiche Situation für einen herkömmlichen optoelektronischen Halbleiterchip zeigt, ist der Überstand d für den gemäß einem hier beschriebenen Verfahren hergestellten Halbleiterchip 1 extrem klein. Auf diese Weise ist auch der inaktive Bereich 100 sehr klein gehalten. Beispielsweise beträgt die Dicke d des inaktiven Bereichs 100 im Ausführungsbeispiel der 5A höchstens 1000 nm, wohingegen sie beim Halbleiterchip 1 der 6 mehrere Mikrometer betragen kann. Ein Ausschnitt einer Schnittdarstellung entlang der Linie AA' ist zum Beispiel in Verbindung mit den 2, 3 oder 4 gezeigt.
  • Auf diese Weise ist es möglich, zum Beispiel den in 5B dargestellten optoelektronischen Halbleiterchip 1 zu realisieren, der eine Vielzahl einzeln ansteuerbarer aktiver Bereiche aufweist, die durch sehr dünne Gräben voneinander getrennt sind. Das heißt, mit dem hier vorgestellten Verfahren können beispielsweise so genannte LED-Mikrodisplays mit Pixelgrößen von wenigen Mikrometern Kantenlänge realisiert werden, ohne dass unzulässig breite Trenngräben zwischen den einzelnen Pixeln vorhanden sind, was zu einer schlechten Flächenausnutzung des aktiven Bereichs 12 des Halbleiterchips führen würde.
  • Mit herkömmlichen Herstellungsverfahren, die zu Halbleiterchips 1 führen, wie sie in 6 dargestellt sind, kann eine Flächennutzung der Kontaktaussparungen im Spiegel von zirka 50 % erreicht werden. Dabei werden zirka zwischen 10 und 30 Durchkontaktierungen durch den aktiven Bereich pro Quadratmillimeter Chipfläche erzeugt.
  • Mit dem hier beschriebenen Verfahren ist ein Halbleiterchip 1 möglich, wie er in 5C gezeigt ist. Für diesen Halbleiterchip kann die Anzahl der Durchkontaktierungen wenigstens 100 Durchkontaktierungen pro Quadratmillimeter bis hin zu einigen 1000 Durchkontaktierungen pro Quadratmillimeter betragen. Die Flächennutzung der Kontaktaussparungen kann größer als 90 % sein, es ergibt sich eine besonders homogene Stromverteilung und damit eine besonders homogene Strahlungserzeugung oder Strahlungsdetektion über die gesamte Chipfläche. Ferner werden auf diese Weise Einschlüsse in einem Lot unterhalb der Durchkontaktierungen, also zwischen Träger 6 und Halbleiterschichtenfolge 10 im elektrisch leitenden Material 7 reduziert.
  • Die 7A bis 7I zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips. Die 7A bis 7I zeigen dabei Schnittdarstellungen im Bereich der Öffnungen 23, also der Durchkontaktierungen durch die aktive Zone 12.
  • Die 7A zeigt eine Schnittdarstellung durch einen Halbleiterchip ohne Zwischenschutzschicht 4. Folgt man hier der Oberkante der Spiegelschutzschicht 3, also der der Spiegelschicht 21 abgewandten Oberseite der Spiegelschutzschicht 3, in Richtung Zentrum des Durchgangskontaktes, dann schließt sich nach der Spiegelkante mittelbar bzw. unmittelbar eine Überformungsstufe der Spiegelschutzschicht 3 an. Hierauf folgt der Bereich A1-A2 in welchem die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und Halbleiterschichtenfolge 10 verläuft. Daraufhin schließt sich die Halbleiterüberformungskante, dort wo die Spiegelschutzschicht 3 die der Öffnung 23 zugewandte Seitenfläche der Halbleiterschichtenfolge 10 bedeckt, an und dann folgt der Bereich B1-B2. Auch in diesem Bereich verläuft die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und Halbleiterschichtenfolge 10.
  • Die 7B und 7C zeigen eine Schnittdarstellungen durch Halbleiterchips mit einer Zwischenschutzschicht 4. Die 7B zeigt eine Variante ohne Ausbildung einer Hohlkehle unter der Zwischenschutzschicht 4, 7C zeigt eine Variante mit Ausbildung einer Hohlkehle unter der Zwischenschutzschicht 4.
  • Folgt man der Oberkante der Spiegelschutzschicht 3 in Richtung Zentrum des Durchgangskontaktes, dann schließt sich nach der Spiegelschichtkante und der mittelbar bzw. unmittelbar folgenden Überformungsstufe kein Bereich A1-A2 an, in welchem die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und Halbleiterschichtenfolge 10 verläuft. Auch gibt es keinen Bereich B1-B2 nach den Überformungsstufen im Halbleiter, in welchem die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und Halbleiterschichtenfolge 10 verlaufen würde. In diesem Fall bedeckt die Spiegelschutzschicht 3 also lediglich die Seitenflächen der Spiegelschicht 21 und der Zwischenschutzschicht 4. Die Seitenfläche der Halbleiterschichtenfolge 10 bleibt frei von der Spiegelschutzschicht 3. Aufgrund der kleinen Fläche, welche die Spiegelschutzschicht 3 in diesen Ausführungsbeispielen abdeckt und aufgrund der Tatsache, dass die Spiegelschutzschicht nicht über Stufenkanten, zum Beispiel zwischen der Oberseite der Halbleiterschichtenfolge und der Seitenfläche der Halbleiterschichtenfolge ausgebildet ist, ist die Spiegelschutzschicht in diesen Ausführungsbeispiel besonders dicht ausbildbar.
  • Die 7D und 7E zeigen Varianten des in Verbindung mit der 7C beschriebenen Ausführungsbeispiels, bei dem aufgrund eines nicht optimierten Prozesses eine Leerstelle 31 in der Schutzschicht 3 vorhanden ist. Diese Leerstelle 31 beeinträchtigt die Funktion der Schutzschicht 3 jedoch nicht oder kaum.
  • Die in den 7C bis 7E gezeigten Hohlkehlen unterhalb der Zwischenschutzschicht 4 weisen eine Länge von kleiner 1 µm auf.
  • In Verbindung mit den 7F bis 7I sind Varianten gezeigt, bei denen die Hohlkehle eine Länge von größer 1 µm aufweist. Die Schutzschicht 3 steht dabei seitlich nicht über die Zwischenschutzschicht 4 über.
  • In Verbindung mit der 7F ist eine Variante gezeigt, bei der die Hohlkehle vollständig mittels eines ALD-Verfahrens ausgekleidet ist.
  • In Verbindung mit der 7G ist eine Variante gezeigt, bei der aufgrund eines nicht optimierten Prozesses die Hohlkehle eine Leerstelle 31 aufweist.
  • Bei der Variante der 7H ist die Leerstelle 31 angrenzend zur Spiegelschicht 21 ausgebildet.
  • Die 71 zeigt eine Variante, bei der die Hohlkehle nur an ihrer der Spiegelschicht 21 zugewandten Seite ausgebildet ist und zur weiteren Schutzschicht 8 hin die Leerstelle 31 aufweist.
  • Die 8A zeigt Durchkontaktierungen durch die Spiegelschicht 21, durch die der Halbleiter-Pufferbereich 14 kontaktiert werden kann. Zum elektrischen Anschließen kann eine Metallisierung 71 derart aufgebracht werden, dass der Halbleiter-Pufferbereich 14 in den Durchkontaktierungen und um die Spiegelschicht 21 herum elektrisch angeschlossen wird. Dies ist in Verbindung mit der 8B dargestellt. Das heißt, mit den hier beschriebenen Verfahren können auch Rahmen Kontakte hergestellt werden, die beispielsweise für Saphir-Flip-Chips oder Display-Chips Verwendung finden können.
  • Alternativ ist es möglich, dass zwischen dem Bereich der Spiegelschicht 21 und dem Halbleiter-Pufferbereiche 14 ein Graben 72 angeordnet ist, der die Metallisierung 71 durchtrennt, so dass lediglich im Bereich der Durchkontaktierungen ein elektrischer Kontakt hergestellt wird. Das heißt, der Rahmenkontakt ist durch eine Unterbrechung in der Metallisierung 71 elektrisch inaktiv geschaltet.
  • Die 9A bis 9C zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips. Die 9A bis 9C zeigen dabei Schnittdarstellungen im Bereich der Öffnungen 23, also der Durchkontaktierungen durch die aktive Zone 12.
  • In der 9A ist eine Durchkontaktierung gezeigt, bei der die Halbleiterschichten 11 bis 14 und die Spiegelschicht 21 rein mechanisch durchgesputtert sind. Die Schutzschicht 3 könnte bei einem solchen Verfahren entfallen.
  • In Verbindung mit der 9B ist eine Variante beschrieben, bei der die Schutzschicht 3 durch eine Seitenwand-Passivierung 99 gebildet ist, die beim Ätzen erzeugt wird. Bei Verwendung einer solchen Seitenwand-Passivierung 99 können zum Beispiel CHF3 und/oder BCI3 beim trockenchemischen Ätzprozess zugesetzt werden.
  • Bei der Variante der 9C wurde die Seitenwand-Passivierung 99 vor Aufbringen der weiteren Schutzschicht 8 wieder entfernt.
  • Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102012107921.8 .

Claims (17)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) umfassend die folgenden Schritte - Bereitstellen einer Halbleiterschichtenfolge (10), - Anordnen einer metallischen Spiegelschicht (21) an einer Oberseite der Halbleiterschichtenfolge (10), - Anordnen einer Spiegelschutzschicht (3) zumindest an freiliegenden Seitenflächen (21c) der Spiegelschicht, - teilweise Entfernen der Halbleiterschichtenfolge (10), wobei - die Spiegelschicht (21) Öffnungen (23) zur Halbleiterschichtenfolge (10) hin aufweist, die in lateralen Richtungen (1) von der Spiegelschutzschicht (3) umrandet werden, - das teilweise Entfernen der Halbleiterschichtenfolge (10) im Bereich der Öffnungen (23) der Spiegelschicht (21) erfolgt, - das Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) selbstjustierend erfolgt, wobei zum selbstjustierenden Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) folgender Verfahrensschritt ausgeführt wird: - konformes Abscheiden der Spiegelschutzschicht (3) an der der Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) und den freiliegenden Seitenflächen (21c) der Spiegelschicht (21).
  2. Verfahren nach Anspruch 1, wobei die Spiegelschutzschicht (3) vor dem teilweisen Entfernen der Halbleiterschichtenfolge (10) auf die freiliegenden Seitenflächen (21c) der Spiegelschicht (21) aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Spiegelschutzschicht (3) mit einem Oxid oder einem Nitrid gebildet ist und das konforme Abscheiden der Spiegelschutzschicht (3) mit einem der folgenden Verfahren erfolgt: plasmaunterstützte chemische Gasphasenabscheidung, Atomlagenabscheidung, chemische Gasphasenabscheidung, Gasphasenabscheidung, Sputtern, Dampfen.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei - vor dem selbstjustierenden Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) zumindest eine Zwischenschutzschicht (4) an der der Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) angeordnet wird, und - beim selbstjustierenden Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen der Spiegelschicht (21) auch freiliegende Seitenflächen der zumindest einen Zwischenschutzschicht (4) von der Spiegelschutzschicht (3) bedeckt werden.
  5. Verfahren nach dem vorherigen Anspruch, wobei sich beim Strukturieren der Zwischenschutzschicht (4) und der Spiegelschicht (21) unterhalb der Zwischenschutzschicht (4) eine Hohlkehle (15) ausbildet, in der die Spiegelschicht (21) in lateralen Richtungen (1) gegenüber der Zwischenschutzschicht (4) zurückgezogen ist.
  6. Verfahren nach einem der vorherigen Ansprüche, wobei - die Spiegelschicht (21) Silber umfasst, und - das teilweise Entfernen der Halbleiterschichtenfolge (10) durch Ätzen mit einem halogenidhaltigen Material erfolgt.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei - beim teilweisen Entfernen der Halbleiterschichtenfolge (10) ein aktiver Bereich in der Halbleiterschichtenfolge (10) durchdrungen wird und Seitenflächen des aktiven Bereichs freigelegt werden, - nach dem Freilegen der Seitenflächen des aktiven Bereichs eine weitere Schutzschicht (8) an den freiliegenden Seitenflächen der des aktiven Bereichs selbstjustierend angeordnet wird.
  8. Verfahren nach dem vorherigen Anspruch, wobei das selbstjustierende Anordnen der weiteren Schutzschicht (8) durch ein konformes Abscheiden der weiteren Schutzschicht an der der Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) und den freiliegenden Seitenflächen des aktiven Bereichs erfolgt.
  9. Verfahren nach einem der beiden vorherigen Ansprüche, wobei - an der der Spiegelschicht (21) abgewandten Seite des aktiven Bereichs ein Halbleiter-Pufferbereich (14) freigelegt wird, - ein elektrisch leitendes Material (7) auf den Halbleiter-Pufferbereich (14) aufgebracht wird, und - sich das elektrisch leitende Material (7) entlang der weiteren Schutzschicht (8) erstreckt.
  10. Verfahren nach einem der vorherigen Ansprüche, wobei - der aktive Bereiche und/oder die Zwischenschutzschicht nach dem Freilegen der Seitenflächen des aktiven Bereichs die Spiegelschicht (21) in lateralen Richtungen (1) überragt, wobei - der aktive Bereich und/oder die Zwischenschutzschicht (4) die Spiegelschicht (21) um höchstens 2000 nm überragt.
  11. Verfahren nach einem der vorherigen Ansprüche, wobei die Zwischenschutzschicht (4) und/oder die Spiegelschutzschicht (3) im fertig gestellten optoelektronischen Halbleiterchip (1) verbleiben.
  12. Verfahren nach dem vorherig Anspruch, wobei die Seitenflächen der Halbleiterschichtenfolge (10) frei von der Spiegelschutzschicht (3) sind.
  13. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) umfassend die folgenden Schritte - Bereitstellen einer Halbleiterschichtenfolge (10), - Anordnen einer metallischen Spiegelschicht (21) an einer Oberseite der Halbleiterschichtenfolge (10), - Anordnen einer Spiegelschutzschicht (3) zumindest an freiliegenden Seitenflächen (21c) der Spiegelschicht, - teilweise Entfernen der Halbleiterschichtenfolge (10), wobei - die Spiegelschicht (21) Öffnungen (23) zur Halbleiterschichtenfolge (10) hin aufweist, die in lateralen Richtungen (1) von der Spiegelschutzschicht (3) umrandet werden, - das teilweise Entfernen der Halbleiterschichtenfolge (10) im Bereich der Öffnungen (23) der Spiegelschicht (21) erfolgt, - das Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) selbstjustierend erfolgt, wobei zum selbstjustierenden Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) folgende Verfahrensschritte ausgeführt werden: - Anordnen der Spiegelschutzschicht (3) an der der Halbleiterschichtenfolge (10) abgewandten Oberseite (21a) der Spiegelschicht, wobei die Spiegelschutzschicht (3) Öffnungen zur Spiegelschicht (21) hin aufweist, - Entfernen der Spiegelschicht (21) im Bereich der Öffnungen der Spiegelschutzschicht (3) zur Erzeugung der Öffnungen (23) in der Spiegelschicht, wobei die Spiegelschutzschicht (3) die in den Öffnungen (23) der Spiegelschicht (21) freigelegten Seitenflächen (21c) der Spiegelschicht (21) in lateralen Richtungen (1) überragt, - Erweichen der Spiegelschutzschicht (3) derart, dass zumindest ein die Seitenflächen (21c) der Spiegelschicht (21) in lateraler Richtung (1) überragender Teil (30) der Spiegelschutzschicht (3) entlang der Seitenflächen (21c) der Spiegelschicht (21) verfließt und diese bedeckt.
  14. Verfahren nach dem vorherigen Anspruch, wobei die Spiegelschutzschicht (3) mit einem fotostrukturierbaren Material gebildet ist.
  15. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) umfassend die folgenden Schritte - Bereitstellen einer Halbleiterschichtenfolge (10), - Anordnen einer metallischen Spiegelschicht (21) an einer Oberseite der Halbleiterschichtenfolge (10), - teilweise Entfernen der Halbleiterschichtenfolge (10), wobei - die Spiegelschicht (21) Öffnungen (23) zur Halbleiterschichtenfolge (10) hin aufweist, - das teilweise Entfernen der Halbleiterschichtenfolge (10) im Bereich der Öffnungen (23) der Spiegelschicht (21) erfolgt, - beim teilweisen Entfernen der Halbleiterschichtenfolge (10) ein aktiver Bereich in der Halbleiterschichtenfolge (10) durchdrungen wird und Seitenflächen des aktiven Bereichs freigelegt werden, - nach dem Freilegen der Seitenflächen des aktiven Bereichs eine weitere Schutzschicht (8) an den freiliegenden Seitenflächen der des aktiven Bereichs selbstjustierend angeordnet wird.
  16. Verfahren nach dem vorherigen Anspruch, wobei das selbstjustierende Anordnen der weiteren Schutzschicht (8) durch ein konformes Abscheiden der weiteren Schutzschicht an der der Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) und den freiliegenden Seitenflächen des aktiven Bereichs erfolgt.
  17. Verfahren nach einem der beiden vorherigen Ansprüche, wobei - an der der Spiegelschicht (21) abgewandten Seite des aktiven Bereichs ein Halbleiter-Pufferbereich (14) freigelegt wird, - ein elektrisch leitendes Material (7) auf den Halbleiter-Pufferbereich (14) aufgebracht wird, und - sich das elektrisch leitende Material (7) entlang der weiteren Schutzschicht (8) erstreckt.
DE112013004276.2T 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips Active DE112013004276B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012107921.8 2012-08-28
DE102012107921.8A DE102012107921A1 (de) 2012-08-28 2012-08-28 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
PCT/EP2013/067445 WO2014033041A1 (de) 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode

Publications (2)

Publication Number Publication Date
DE112013004276A5 DE112013004276A5 (de) 2015-05-28
DE112013004276B4 true DE112013004276B4 (de) 2019-08-29

Family

ID=49084994

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012107921.8A Withdrawn DE102012107921A1 (de) 2012-08-28 2012-08-28 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112013004276.2T Active DE112013004276B4 (de) 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102012107921.8A Withdrawn DE102012107921A1 (de) 2012-08-28 2012-08-28 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Country Status (5)

Country Link
US (1) US9761772B2 (de)
JP (1) JP6116690B2 (de)
CN (1) CN104603962B (de)
DE (2) DE102012107921A1 (de)
WO (1) WO2014033041A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015102374A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102378B4 (de) 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015107590A1 (de) 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Verspiegelung von Mantelflächen von optischen Bauelementen für die Verwendung in optoelektronischen Halbleiterkörpern und oberflächenmontierbarer optoelektronischer Halbleiterkörper
JP6665466B2 (ja) * 2015-09-26 2020-03-13 日亜化学工業株式会社 半導体発光素子及びその製造方法
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016106928A1 (de) 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016124847B4 (de) * 2016-12-19 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN108574032B (zh) * 2017-03-10 2020-09-29 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
DE102018106970A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP2020154053A (ja) * 2019-03-18 2020-09-24 株式会社リコー 光偏向素子及びその製造方法、光偏向システム、光走査システム
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
FR3102613A1 (fr) * 2019-10-28 2021-04-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une diode photo-emettrice ou photo-receptrice

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US20100171135A1 (en) * 2007-04-26 2010-07-08 Karl Engl Optoelectronic Semiconductor Body and Method for Producing the Same
US20110068359A1 (en) * 2009-09-18 2011-03-24 Toyoda Gosei Co., Ltd. Light-emitting element
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294491A (ja) 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
JP2003008055A (ja) * 2001-06-20 2003-01-10 Daido Steel Co Ltd 半導体発光素子の製造方法
JP2005252086A (ja) * 2004-03-05 2005-09-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
FR2906896B1 (fr) * 2006-10-04 2009-01-23 Commissariat Energie Atomique Dispositif de couplage ameliore entre une fibre optique et un guide optique integre sur un substrat.
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20120104413A1 (en) * 2009-06-29 2012-05-03 Bougrov Vladislav E Light emitting semiconductor device and method for manufacturing
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR101114191B1 (ko) 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171135A1 (en) * 2007-04-26 2010-07-08 Karl Engl Optoelectronic Semiconductor Body and Method for Producing the Same
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US20110068359A1 (en) * 2009-09-18 2011-03-24 Toyoda Gosei Co., Ltd. Light-emitting element
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
US9761772B2 (en) 2017-09-12
DE112013004276A5 (de) 2015-05-28
CN104603962A (zh) 2015-05-06
DE102012107921A1 (de) 2014-03-06
CN104603962B (zh) 2018-02-13
JP2015532785A (ja) 2015-11-12
WO2014033041A1 (de) 2014-03-06
US20150255692A1 (en) 2015-09-10
JP6116690B2 (ja) 2017-04-19

Similar Documents

Publication Publication Date Title
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1716597B1 (de) Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
DE102013110853B4 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE112015001529T5 (de) Metallisierung von Solarzellen
DE102013105870A1 (de) Optoelektronischer Halbleiterchip
DE102012112530A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102011054891A1 (de) Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
WO2012130643A1 (de) Verfahren zum vereinzeln eines bauelementverbunds
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102016101844A1 (de) Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2014191280A1 (de) Träger für einen optoelektronischen halbleiterchip und optoelektronisches bauteil
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015114583A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102017118303B4 (de) Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102018119622A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102016115644A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final