DE102012112530A1 - Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip - Google Patents

Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip Download PDF

Info

Publication number
DE102012112530A1
DE102012112530A1 DE102012112530.9A DE102012112530A DE102012112530A1 DE 102012112530 A1 DE102012112530 A1 DE 102012112530A1 DE 102012112530 A DE102012112530 A DE 102012112530A DE 102012112530 A1 DE102012112530 A1 DE 102012112530A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
carrier
pixels
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012112530.9A
Other languages
English (en)
Inventor
Alexander F. Pfeuffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102012112530.9A priority Critical patent/DE102012112530A1/de
Priority to KR1020157017005A priority patent/KR20150097556A/ko
Priority to PCT/EP2013/076355 priority patent/WO2014095556A1/de
Priority to US14/653,839 priority patent/US20150333047A1/en
Priority to DE112013006060.4T priority patent/DE112013006060A5/de
Publication of DE102012112530A1 publication Critical patent/DE102012112530A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips (1), die jeweils eine Mehrzahl von Bildpunkten (25) aufweisen, angegeben. Eine Halbleiterschichtenfolge (2) mit einem zur Erzeugung und/oder Detektion von Strahlung vorgesehenen aktiven Bereich (20), der zwischen einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22) ausgebildet ist, wird bereitgestellt. Die Halbleiterschichtenfolge wird an einem Träger (5) mit einer Mehrzahl von ersten Anschlussflächen (51) befestigt, so dass die erste Halbleiterschicht mit den ersten Anschlussflächen elektrisch leitend verbunden wird. Trenngräben (27) werden in der am Träger befestigten Halbleiterschichtenfolge zur Ausbildung der Bildpunkte ausgebildet, wobei sich die Trenngräben durch die Halbleiterschichtenfolge hindurch erstrecken. Eine Kontaktschicht(6) wird ausgebildet, die die zweite Halbleiterschicht elektrisch leitend mit einer zweiten Anschlussfläche (52) des Trägers verbindet. Der Träger wird in die Mehrzahl von Halbleiterchips, die jeweils eine Mehrzahl von Bildpunkten aufweisen, vereinzelt. Weiterhin wird ein optoelektronischer Halbleiterchip (1) angegeben.

Description

  • Die vorliegende Anmeldung betrifft ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Chips, die jeweils eine Mehrzahl von Bildpunkten aufweisen, sowie einen solchen optoelektronischen Halbleiterchip.
  • Bei der Herstellung von Anzeigevorrichtungen auf der Basis von Lumineszenzdioden werden hohe Anforderungen an die Justagegenauigkeit gestellt, beispielsweise bei der Positionierung der strahlungsemittierenden Schichten relativ zu einem Ansteuerschaltkreis für die Anzeigevorrichtung.
  • Eine Aufgabe ist es, ein Verfahren anzugeben, mit dem optoelektronische Halbleiterchips, die jeweils eine Mehrzahl von Bildpunkten aufweisen, auf einfache und zuverlässige Weise hergestellt werden können. Weiterhin soll ein optoelektronischer Halbleiterchip angegeben werden, der sich durch eine gute Ansteuerbarkeit der einzelnen Bildpunkte auszeichnet.
  • Diese Aufgabe wird unter anderem durch ein Verfahren beziehungsweise durch einen optoelektronischen Halbleiterchip gemäß den unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Bei dem Verfahren wird eine Mehrzahl von optoelektronischen Halbleiterchips hergestellt, die jeweils eine Mehrzahl von Bildpunkten aufweisen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einem zur Erzeugung und/oder Detektion von Strahlung vorgesehenen aktiven Bereich, der zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht ausgebildet ist, bereitgestellt. Die erste Halbleiterschicht ist bezüglich des Leitungstyps zweckmäßigerweise von der zweiten Halbleiterschicht verschieden. Beispielsweise ist die erste Halbleiterschicht p-leitend und die zweite Halbleiterschicht n-leitend oder umgekehrt. Beispielsweise ist die Halbleiterschichtenfolge zur Erzeugung und/oder Detektion von Strahlung im infraroten, sichtbaren oder ultravioletten Spektralbereich vorgesehen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Träger mit einer Mehrzahl von ersten Anschlussflächen bereitgestellt. Weiterhin kann der Träger zumindest eine zweite Anschlussfläche aufweisen. Vorzugsweise ist in den Träger eine Steuerschaltung zur Ansteuerung der Bildpunkte des fertig gestellten Halbleiterchips integriert. Im Betrieb des fertig gestellten Halbleiterchips können Ladungsträger über die dem Bildpunkt zugeordnete erste Anschlussfläche und die zweite Anschlussfläche von entgegengesetzten Seiten des aktiven Bereichs in den aktiven Bereich injiziert werden und dort unter Emission von Strahlung rekombinieren. Im Fall eines Strahlungsempfängers können im aktiven Bereich durch Strahlungsabsorption generierte Ladungsträger aus dem aktiven Bereich abgeführt werden. Die Steuerschaltung ist vorzugsweise als eine Aktiv-Matrix-Schaltung ausgebildet, sodass jeder Bildpunkt einzeln ansteuerbar ist und mehrere Bildpunkte, insbesondere alle Bildpunkte, gleichzeitig betrieben werden können.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge an dem Träger befestigt. Insbesondere wird die erste Halbleiterschicht mit den ersten Anschlussflächen elektrisch leitend verbunden. Vorzugsweise erstreckt sich die erste Halbleiterschicht durchgängig über mehrere erste Anschlussflächen, insbesondere vollflächig über alle erste Anschlussflächen. Die erste Halbleiterschicht kann also in unstrukturierter Form an dem Träger befestigt werden. Insbesondere kann die erste Halbleiterschicht nach dem Befestigen an dem Träger zumindest eine erste Anschlussfläche und eine zweite Anschlussfläche elektrisch leitend miteinander verbinden. Die für den Betrieb erforderliche elektrische Trennung der Anschlussflächen erfolgt in einem späteren Stadium des Verfahrens.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden zur Ausbildung der Bildpunkte Trenngräben in der Halbleiterschichtenfolge ausgebildet, wobei sich die Trenngräben insbesondere durch die Halbleiterschichtenfolge hindurch erstrecken. Beispielsweise können die Trenngräben die Halbleiterschichtenfolge in vertikaler Richtung vollständig durchtrennen. Die vertikale Richtung ist eine Richtung, die senkrecht zu einer Haupterstreckungsebene der Halbleiterschichten der Halbleiterschichtenfolge verläuft. Beispielsweise werden die Trenngräben mittels nasschemischen Ätzens oder trockenchemischen Ätzens ausgebildet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Trenngräben ausgebildet, nachdem die Halbleiterschichtenfolge bereits am Träger befestigt ist. Die Bildpunkte werden also erst nach der Befestigung der Halbleiterschichtenfolge an dem Trägerdefiniert. Insbesondere werden die Bildpunkte erst ausgebildet, nachdem zumindest eine Halbleiterschicht der Halbleiterschichtenfolge bereits mit der ersten Anschlussfläche des Trägers und insbesondere mit der in den Träger integrierten Steuerschaltung elektrisch leitend verbunden ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Kontaktschicht ausgebildet. Die Kontaktschicht verbindet die zweite Halbleiterschicht elektrisch leitend mit der zweiten Anschlussfläche des Trägers. Der Träger weist insbesondere für jeden Halbleiterchip zumindest eine zweite Anschlussfläche auf. Beispielsweise weist der Träger für jeden Bildpunkt jeweils eine zweite Anschlussfläche auf.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Träger in die Mehrzahl von Halbleiterchips vereinzelt, wobei die Halbleiterchips jeweils eine Mehrzahl von Bildpunkten aufweisen. Zweckmäßigerweise erfolgt das Vereinzeln des Trägers in Halbleiterchips, nachdem die Halbleiterschichtenfolge bereits an dem Träger befestigt und mittels der Kontaktschicht elektrisch leitend mit dem Träger verbunden ist.
  • In mindestens einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einem zur Erzeugung und/oder Detektion von Strahlung vorgesehenen aktiven Bereich, der zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht ausgebildet ist, bereitgestellt. Ein Träger mit einer Mehrzahl von ersten Anschlussflächen wird bereitgestellt. Die Halbleiterschichtenfolge wird an dem Träger befestigt, sodass die erste Halbleiterschicht mit den ersten Anschlussflächen elektrisch leitend verbunden wird. Zur Ausbildung der Bildpunkte werden Trenngräben in der am Träger befestigten Halbleiterschichtenfolge ausgebildet, wobei sich die Trenngräben durch die Halbleiterschichtenfolge hindurch erstrecken. Eine Kontaktschicht, die die zweite Halbleiterschicht elektrisch leitend mit einer zweiten Anschlussfläche des Trägers verbindet, wird ausgebildet. Der Träger wird in die Mehrzahl von Halbleiterchips, die jeweils eine Mehrzahl von Bildpunkten aufweisen, vereinzelt. Insbesondere erfolgt die Herstellung der Halbleiterchips im Waferverbund und der Waferverbund wird im Vereinzelungsschritt zerteilt.
  • Das Befestigen der Halbleiterschichtenfolge an dem Träger, das Ausbilden der Trenngräben, das Ausbilden der Kontaktschicht und das Vereinzeln des Trägers erfolgt vorzugsweise in der angegebenen Reihenfolge. Die Trenngräben werden also erst ausgebildet, nachdem die Halbleiterschichtenfolge bereits an dem Träger befestigt ist. Auf eine feinjustierte Positionierung von bereits ausgebildeten Bildpunkten einer Halbleiterschichtenfolge relativ zu den zugehörigen Anschlussflächen eines Trägers kann also verzichtet werden. Unter „feinjustiert“ wird insbesondere verstanden, dass die maximale Abweichung in der Genauigkeit der Positionierung höchstens so groß, bevorzugt höchstens halb so groß, ist wie ein Mittenabstand zwischen zwei benachbarten Bildpunkten.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Halbleiterschichtenfolge beim Befestigen an dem Träger zumindest in dem Bereich, aus dem die Halbleiterchips hervorgehen, frei von Ausnehmungen. Mit anderen Worten ist die Halbleiterschichtenfolge in lateraler Richtung, also in einer entlang der Haupterstreckungsebene der Halbleiterschichten der Halbleiterschichtenfolge verlaufenden Richtung, unstrukturiert. Insbesondere wird vor dem Befestigen der Halbleiterschichtenfolge an dem Träger kein photolithografischer Schritt zum Entfernen von Material der Halbleiterschichtenfolge für die Ausbildung von Trenngräben zwischen den Bildpunkten durchgeführt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt eine Justage beim Ausbilden der Trenngräben relativ zu Justagemarken, die auf dem Träger ausgebildet sind. Beispielsweise kann eine Maske für die Photolithografie zur Definition der Trenngräben auf der dem Träger abgewandten Seite der Halbleiterschichtenfolge bezogen auf die Justagemarken positioniert werden. Eine feinjustierte Ausbildung der Bildpunkte relativ zu den zugehörigen Anschlussflächen des Trägers wird dadurch vereinfacht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge vor dem Befestigen an dem Träger mit einer metallischen Zwischenschicht versehen. Die metallische Zwischenschicht kann einschichtig oder mehrschichtig ausgebildet sein. Die metallische Zwischenschicht grenzt insbesondere unmittelbar an die Halbleiterschichtenfolge an. Beispielsweise wird die metallische Zwischenschicht mittels Aufdampfens oder Aufsputterns auf die vorgefertigte Halbleiterschichtenfolge aufgebracht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die metallische Zwischenschicht nach dem Befestigen der Halbleiterschichtenfolge an dem Träger und vor dem Vereinzeln des Trägers in die Halbleiterchips durchtrennt. Insbesondere wird die metallische Zwischenschicht im Bereich der Trenngräben durchtrennt, sodass benachbarte Bildpunkte nicht über die metallische Zwischenschicht elektrisch leitend miteinander verbunden sind.
  • Alternativ oder zusätzlich wird die metallische Zwischenschicht im Bereich der zweiten Anschlussflächen durchtrennt. In dem so freigelegten Bereich der zweiten Anschlussflächen kann das Aufbringen der Kontaktschicht erfolgen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden vor dem Befestigen der Halbleiterschichtenfolge an dem Träger Justagefenster in der metallischen Zwischenschicht ausgebildet. Die Justagefenster erstrecken sich in vertikaler Richtung insbesondere vollständig durch die metallische Zwischenschicht hindurch. Eine Querschnittsfläche der Justagefenster ist vorzugsweise größer als die Querschnittsfläche der Justagemarken.
  • Beim Befestigen der Halbleiterschichtenfolge an dem Träger wird die Halbleiterschichtenfolge insbesondere so positioniert, dass die Justagemarken auf dem Träger mit den Justagefenstern überlappen. Beispielsweise erfolgt die Positionierung so, dass die Justagemarken jeweils vollständig innerhalb der Justagefenster angeordnet sind. Mittels der Justagefenster sind die Justagemarken durch die metallische Zwischenschicht hindurch optisch erkennbar.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Halbleiterschichtenfolge epitaktisch auf einem Aufwachssubstrat abgeschieden. Beispielsweise kann die Halbleiterschichtenfolge durch ein MOCVD- oder MBE-Verfahren abgeschieden werden. Das Aufwachssubstrat wird insbesondere vor dem Ausbilden der Trenngräben von der Halbleiterschichtenfolge entfernt. Beispielsweise erfolgt das Entfernen des Aufwachssubstrats nach dem Befestigen der Halbleiterschichtenfolge an dem Träger und vor dem Ausbilden der Trenngräben in der Halbleiterschichtenfolge. Das Aufwachssubstrat kann beispielsweise mechanisch, etwa mittels Schleifens, Läppens oder Polierens und/oder chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens, entfernt werden. Alternativ kann ein Laserablöseverfahren (Laser Lift Off, LLO) Anwendung finden.
  • Das Aufwachssubstrat und der Träger sind vorzugsweise bezüglich ihres thermischen Ausdehnungskoeffizienten aneinander angepasst, das heißt die thermischen Ausdehnungskoeffizienten unterscheiden sich voneinander höchstens um 10 %. Besonders bevorzugt enthalten das Aufwachssubstrat und der Träger dasselbe Material. Insbesondere eignet sich Silizium. Es kann aber auch ein anderes Material Anwendung finden, beispielsweise Siliziumkarbid, Galliumarsenid oder Saphir.
  • Ein optoelektronischer Halbleiterchip weist gemäß zumindest einer Ausführungsform eine Halbleiterschichtenfolge mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich auf, der zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet ist. Die Halbleiterschichtenfolge ist in eine Mehrzahl von Bildpunkten unterteilt.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der Halbleiterchip einen Träger auf, auf dem die Halbleiterschichtenfolge angeordnet ist und der eine Ansteuerschaltung für die einzelnen Bildpunkte aufweist. Die Ansteuerschaltung ist insbesondere als eine Aktiv-Matrix-Schaltung ausgebildet.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weist der Träger für jeden Bildpunkt eine erste Anschlussfläche auf, die mit der ersten Halbleiterschicht der Bildpunkte elektrisch leitend verbunden ist.
  • Gemäß zumindest einer Ausführungsform ist die zweite Halbleiterschicht über eine Kontaktschicht mit einer zweiten Anschlussfläche des Trägers elektrisch leitend verbunden. Insbesondere bedeckt die Kontaktschicht eine vom Träger abgewandte Strahlungsdurchtrittsfläche der Halbleiterschichtenfolge zumindest bereichsweise.
  • In mindestens einer Ausführungsform des Halbleiterchips weist der Halbleiterchip eine Halbleiterschichtenfolge auf, die einen zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich aufweist, wobei der aktive Bereich zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet ist. Die Halbleiterschichtenfolge ist in eine Mehrzahl von Bildpunkten unterteilt. Der Halbleiterchip weist einen Träger auf, auf dem die Halbleiterschichtenfolge angeordnet ist und der eine Ansteuerschaltung für die einzelnen Bildpunkte (25) aufweist. Der Träger weist für jeden Bildpunkt eine erste Anschlussfläche auf, die mit der ersten Halbleiterschicht der Bildpunkte elektrisch leitend verbunden ist. Die zweite Halbleiterschicht ist über eine Kontaktschicht mit einer zweiten Anschlussfläche elektrisch leitend verbunden ist, wobei die Kontaktschicht eine vom Träger abgewandte Strahlungsdurchtrittsfläche zumindest bereichsweise bedeckt.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips verjüngen sich die Bildpunkte der Halbleiterschichtenfolge in vertikaler Richtung zumindest bereichsweise mit zunehmendem Abstand vom Träger. Die dem Träger zugewandte Grundfläche der Bildpunkte ist also größer als die Grundfläche der Strahlungsdurchtrittsfläche. Bildpunkte mit einer derartigen Form lassen sich bei der Herstellung durch Ausbilden von Trenngräben mittels nasschemischen Ätzens herstellen, nachdem die Halbleiterschichtenfolge bereits an dem Träger befestigt ist. Es kann aber auch ein anderes Verfahren, beispielsweise ein trockenchemisches Ätzverfahren oder mechanisches Rücksputtern Anwendung finden.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die zweite Halbleiterschicht eines jeden Bildpunkts über die Kontaktschicht jeweils elektrisch leitend mit zumindest einer dem Bildpunkt zugeordneten zweiten Anschlussfläche verbunden. Jedem Bildpunkt ist also eine erste Anschlussfläche und eine zweite Anschlussfläche zugeordnet, sodass die Bildpunkte völlig unabhängig voneinander elektrisch kontaktierbar sind.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips umläuft die erste Anschlussfläche die zumindest eine zweite Anschlussfläche. Beispielsweise ist die erste Anschlussfläche rahmenartig ausgebildet. Jedem Bildpunkt können auch zwei oder mehr zweite Anschlussflächen zugeordnet sein.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die zumindest eine zweite Anschlussfläche in einem Randbereich oder in einem Eckbereich der ersten Anschlussfläche angeordnet. Das heißt die erste Anschlussfläche weist an zumindest einer Seitenfläche oder in zumindest einer Ecke eine Einbuchtung auf, in der die erste Anschlussfläche einen größeren Abstand zum Rand des Bildpunkts aufweist als an zumindest einer anderen Stelle der ersten Anschlussfläche.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips verläuft die erste Anschlussfläche zumindest entlang zweier Ränder der zweiten Anschlussfläche. Insbesondere kann die erste Anschlussfläche die zweite Anschlussfläche vollumfänglich umlaufen. Eine entlang zweier Ränder verlaufende Anschlussfläche kann beispielsweise L-förmig ausgestaltet sein.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weist jeder Bildpunkt zumindest eine Aussparung in der Halbleiterschichtenfolge auf. Die Kontaktschicht erstreckt sich von der zweiten Anschlussfläche durch die Aussparung zur zweiten Halbleiterschicht. Die Aussparung dient also der elektrischen Kontaktierung der zweiten Halbleiterschicht. Insbesondere ist die Kontaktschicht über eine Seitenfläche der Aussparung geführt.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips sind die zweiten Halbleiterschichten von zumindest zwei benachbarten Bildpunkten über die Kontaktschicht elektrisch leitend miteinander verbunden. Insbesondere kann die Kontaktschicht eine gemeinsame Kontaktschicht für alle Bildpunkte bilden. Die Kontaktschicht oder zumindest eine Teilschicht der Kontaktschicht kann die Bildpunkte vollständig überdecken. Alternativ kann die Kontaktschicht auch auf den Strahlungsdurchtrittsflächen der Bildpunkte jeweils ein Strahlungsfenster aufweisen, durch das die im Betrieb zu erzeugende oder empfangende Strahlung hindurch tritt.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips sind die Bildpunkte durch Trenngräben voneinander getrennt, wobei die Kontaktschicht bereichsweise in den Trenngräben verläuft. Insbesondere in den Trenngräben kann die Kontaktschicht strahlungsundurchlässig ausgebildet sein.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die Kontaktschicht eine metallische Schicht auf, die gitterförmig in den Trenngräben verläuft. Eine vom Träger abgewandte Oberfläche der metallischen Schicht in den Trenngräben kann zwischen dem Träger und der Strahlungsdurchtrittsfläche ausgebildet sein. Alternativ kann die metallische Schicht die Halbleiterschichtenfolge in vertikaler Richtung überragen und auf der Strahlungsdurchtrittsfläche der Bildpunkte angeordnet sein.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die Kontaktschicht ein TCO-Material auf. TCO-Materialien sind transparente leitfähige Oxide, beispielsweise Indium-Zinn-Oxid (ITO), Zinnoxid (SnO) oder Zinkoxid (ZnO). Eine solche Kontaktschicht kann die Strahlungsdurchtrittsflächen der Bildpunkte großflächig oder auch vollständig überdecken.
  • Für die Herstellung des beschriebenen Halbleiterchips eignet sich insbesondere das weiter oben beschriebene Verfahren. Im Zusammenhang mit dem Verfahren angeführte Merkmale können daher auch für den Halbleiterchip herangezogen werden und umgekehrt.
  • Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.
  • Es zeigen:
  • 1A bis 1K ein erstes Ausführungsbeispiel für ein Verfahren zum Herstellen von optoelektronischen Halbleiterchips anhand von Zwischenschritten, dargestellt in schematischer Schnittansicht (1A, 1B und 1F bis 1K) sowie in Aufsicht (1C bis 1E);
  • 2A bis 2C ein zweites Ausführungsbeispiel für ein Verfahren anhand von schematisch in Schnittansicht dargestellten Zwischenschritten;
  • 3A und 3B ein drittes Ausführungsbeispiel für ein Verfahren zum Herstellen von optoelektronischen Halbleiterchips; und
  • 4A bis 4C sowie 5A bis 5C jeweils Ausführungsbeispiele für die Ausgestaltung der Anschlussflächen auf dem Träger.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
  • Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Wie in 1A dargestellt, wird eine Halbleiterschichtenfolge 2 bereitgestellt, wobei zwischen einer p-leitenden ersten Halbleiterschicht 21 und einer n-leitenden zweiten Halbleiterschicht 22 ein aktiver Bereich 20 ausgebildet ist, der zum Empfangen und/oder Erzeugen von Strahlung vorgesehen ist. Der aktive Bereich kann beispielsweise als ein pn-Übergang oder als eine Mehrfachquantentopf(multi quantum well, MQW)-Struktur ausgebildet sein.
  • Die Halbleiterschichtenfolge 2, insbesondere der aktive Bereich 20, enthält vorzugsweise ein III-V-Verbindungs-Halbleitermaterial. Die Halbleiterschichtenfolge kann selbstverständlich bezüglich des Leitungstyps auch invertiert sein, das heißt die erste Halbleiterschicht kann n-leitend und die zweite Halbleiterschicht p-leitend ausgebildet sein. Die erste Halbleiterschicht, die zweite Halbleiterschicht und der aktive Bereich können jeweils mehrschichtig ausgebildet sein. Dies ist zur vereinfachten Darstellung nicht explizit gezeigt. Die Halbleiterschichtenfolge wird vorzugsweise epitaktisch, beispielsweise mittels MOCVD oder MBE auf einem Aufwachssubstrat 23 abgeschieden.
  • Nach dem Abschluss der Epitaxie wird auf der dem Aufwachssubstrat 23 abgewandten Seite der Halbleiterschichtenfolge 2 eine metallische Zwischenschicht abgeschieden, beispielsweise mittels Aufdampfens oder Aufsputterns (1B). In dem gezeigten Ausführungsbeispiel ist die metallische Zwischenschicht mehrschichtig ausgebildet und weist exemplarisch eine der Halbleiterschichtenfolge 2 zugewandte Spiegelschicht 31, eine Barriereschicht 32 und eine Anschlussmetallisierung 33 auf. Beispielsweise eignet sich eine Schicht, die Silber enthält oder aus Silber besteht, als Spiegelschicht. Als Barriereschicht eignet sich beispielsweise eine Schicht aus Titan-Wolfram-Nitrid. Für die Anschlussmetallisierung eignet sich beispielsweise Gold. Es können aber auch andere Materialien Anwendung finden, beispielsweise zeichnet sich Rhodium ebenfalls durch eine hohe Reflektivität im sichtbaren Spektralbereich aus. In diesem Fall kann auf die Barriereschicht 32 auch verzichtet werden.
  • Der Aufbau der metallischen Zwischenschicht ist hinsichtlich der Schichtabfolgen, Schichtdicken und Materialien in weiten Grenzen variierbar. Beispielsweise kann in der metallischen Zwischenschicht 3 oder zwischen der Halbleiterschichtenfolge 2 und der metallischen Zwischenschicht 3 eine ein TCO-Material enthaltende Schicht ausgebildet sein.
  • Die metallische Zwischenschicht 3 wird derart ausgebildet, dass diese Justagefenster 35 aufweist (1C). Die Justagefenster erstrecken sich in vertikaler Richtung vollständig durch die metallische Zwischenschicht hindurch.
  • Wie in 1F dargestellt, wird die Halbleiterschichtenfolge 2 mit der metallischen Zwischenschicht 3 an einem Träger 5 befestigt. Die Befestigung erfolgt vorzugsweise mittels einer Verbindungsschicht, etwa einer Lotschicht oder einer elektrisch leitfähigen Klebeschicht (in 1F nicht explizit dargestellt).
  • In den Träger ist eine Steuerschaltung für die einzelnen Bildpunkte integriert, etwa eine Aktiv-Matrix-Steuerschaltung. Die Steuerschaltung kann beispielsweise in CMOS-Technik im Träger ausgebildet sein. Zur vereinfachten Darstellung sind in den Figuren lediglich eine Mehrzahl von ersten Anschlussflächen 51 und zweiten Anschlussflächen 52 dargestellt. In dem gezeigten Ausführungsbeispiel ist für jeden Bildpunkt 25 genau eine erste Anschlussschicht 51 und eine zweite Anschlussschicht 52 vorgesehen. Die erste Anschlussfläche 51 umläuft die zweite Anschlussfläche 52 rahmenförmig. In dem in 1F dargestellten Stadium ist die erste Halbleiterschicht 21 sowohl mit den ersten Anschlussflächen 51 als auch mit den zweiten Anschlussflächen 52 elektrisch leitend verbunden. Die erste Halbleiterschicht verbindet also die ersten Anschlussflächen mit den zweiten Anschlussflächen. Eine elektrische Trennung erfolgt erst in einem späteren Stadium der Herstellung.
  • Wie in 1D dargestellt, weist der Träger in Aufsicht eine Mehrzahl von nebeneinander angeordneten Chipbereichen 56 auf. Die Chipbereiche sind jeweils für einen fertig gestellten Halbleiterchip vorgesehen. Jeder Chipbereich 56 weist entsprechend der Anzahl der Bildpunkte jedes Halbleiterchips erste Anschlussflächen 51 und zweite Anschlussflächen 52 auf. Zur Erhöhung der Reflektivität können die Anschlussflächen, insbesondere die zweiten Anschlussflächen 52, mit einer Beschichtung versehen sein. Hierfür eignet sich beispielsweise Rhodium aufgrund seiner hohen Reflektivität im sichtbaren Spektralbereich.
  • Zusätzlich sind auf dem Träger 5 Justagemarken 55 ausgebildet. Die laterale Ausdehnung der Justagemarken ist kleiner als das Rastermaß, in dem die Halbleiterchips angeordnet sind, sodass für jede Justiermarke 55 jeweils bei der Herstellung nur ein Halbleiterchip verloren geht. Die Justiermarken können jedoch auch größer als das Rastermaß sein, in dem die Halbleiterchips angeordnet sind. Selbstverständlich ist auch denkbar, die Justiermarken so im Randbereich des Trägers anzuordnen, dass keine für Halbleiterchips nutzbare Fläche verloren geht.
  • Zweckmäßigerweise sind die Mittenabstände benachbarter Justiermarken gleich den Mittenabständen zwischen den zugehörigen Justagefestern 35.
  • Beim Befestigen der Halbleiterschichtenfolge 2 an dem Träger 5 werden die Justagefenster 35 und die Justagemarken 55 so zueinander positioniert, dass die Justagemarken 55 mit den Justagefenstern 35 überlappen und vorzugsweise vollständig innerhalb der Justagefenster angeordnet sind (1E). Die Halbleiterschichtenfolge 2 ist bei diesem Justageschritt selbst noch lateral völlig unstrukturiert, sodass die Anforderungen an die Justagegenauigkeit vergleichsweise gering ist. Insbesondere kann die Justagetoleranz beim Positionieren auch größer sein als ein Mittenabstand zwischen benachbarten Bildpunkten. Im Wesentlichen ist die erforderliche Justagegenauigkeit durch die Größe der Justagefenster 35 vorgegeben. Besonders gering sind die Anforderungen an die Justagegenauigkeit, wenn die Justagefenster deutlich größer sind als die Justagemarken.
  • Nach dem Befestigen der Halbleiterschichtenfolge 2 an dem Träger 5 wird das Aufwachssubstrat 23 wie in 1G dargestellt entfernt. Bei einer auf nitridischem Verbindungshalbleitermaterial, etwa Alx Iny Ga1-x-y N mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, basierenden Halbleiterschichtenfolge 2 eignen sich als Aufwachssubstrat beispielsweise Saphir oder Silizium. Für das Entfernen des Aufwachssubstrats eignet sich beispielsweise ein mechanisches Verfahren, etwa Schleifen, Läppen oder Polieren und/oder ein chemisches Verfahren, beispielsweise ein nass- oder trockenchemisches Ätzen. Abhängig vom Material des Aufwachssubstrats, beispielsweise bei einem Saphir-Aufwachssubstrat, eignet sich auch ein Laserablöseverfahren.
  • Von dem beschriebenen Ausführungsbeispiel abweichend kann das Aufwachssubstrat 23 auch bereits entfernt werden, bevor die Halbleiterschichtenfolge 2 an dem Träger 5 befestigt wird. In diesem Fall wird die Halbleiterschichtenfolge vor dem Befestigen an dem Träger 5 vorzugsweise an einem Hilfsträger befestigt, der nach dem Befestigen der Halbleiterschichtenfolge 2 an dem Träger 5 entfernt wird.
  • Eine dem Träger 5 abgewandte Strahlungsdurchtrittsfläche 24 der Halbleiterschichtenfolge 2 wird, wie in 1H dargestellt, mit einer Aufrauung 26 versehen. Beispielsweise eignet sich ein nasschemisches Ätzverfahren, etwa mittels KOH für das Ausbilden von pyramiden- oder pyramidenstumpfförmigen Vertiefungen in der zweiten Halbleiterschicht 22. Die Aufrauung dient der besseren Strahlungsauskopplung im Falle eines strahlungsemittierenden Halbleiterchips bzw. der verbesserten Strahlungseinkopplung für den Fall eines strahlungsempfangenden Halbleiterchips. Die Aufrauung kann vollflächig über der gesamten Fläche der Halbleiterschichtenfolge 2 durchgeführt werden. Ein photolithografisches Verfahren ist hierfür also nicht erforderlich.
  • Wie in 1I dargestellt, werden in der Halbleiterschichtenfolge 2 Trenngräben 27 ausgebildet, die die einzelnen Bildpunkte 25 der Halbleiterchips 1 definieren. Die Trenngräben erstrecken sich vorzugsweise in vertikaler Richtung durch die Halbleiterschichtenfolge 2 und die metallische Zwischenschicht 3 vollständig hindurch. Die ersten Anschlussschichten 51 der nebeneinander angeordneten Bildpunkte, die vor dem Ausbilden der Trenngräben 27 über die metallische Zwischenschicht 3 miteinander verbunden sind, werden durch das Ausbilden der Trenngräben 27 elektrisch voneinander isoliert.
  • In dem gleichen Verfahrensschritt werden Aussparungen 28 ausgebildet, die sich ebenfalls durch die Halbleiterschichtenfolge 2 und die Zwischenschichten 3 hindurch erstrecken. Im Bereich der Aussparungen 28 werden die zweiten Anschlussflächen 52 freigelegt. Zusätzlich werden in diesem Herstellungsschritt Chipgräben 29 ausgebildet, die die Halbleiterschichtenfolgen der späteren einzelnen Halbleiterchips voneinander trennen. Auf diese Weise ist gewährleistet, dass beim späteren Vereinzeln der Halbleiterchips nur das Material des Trägers 5 durchtrennt werden muss. Das Ausbilden der einzelnen Bildpunkte durch das Bilden der Trenngräben 27 erfolgt mittels eines photolithografischen Verfahrens, bei dem die Justage relativ zu den Justagemarken 55 auf dem Träger 5 erfolgt. Dieser Schritt ist der erste feinjustierte photolithografische Schritt des Verfahrens. Vorzugsweise ist die Justagetoleranz höchstens halb so groß wie der Mittenabstand zwischen zwei benachbarten Bildpunkten 25.
  • Im Bereich der Trenngräben 27 wird das Material der Halbleiterschichtenfolge 2 vorzugsweise mittels eines nasschemischen Verfahrens entfernt. Dadurch entstehen schräge Seitenflanken, sodass der Querschnitt der Bildpunkte 25 in vertikaler Richtung zumindest bereichsweise mit zunehmendem Abstand vom Träger 5 abnimmt. Es kann aber auch ein anderes Verfahren, beispielsweise ein trockenchemisches Ätzverfahren oder mechanisches Rücksputtern für das Ausbilden der Trenngräben Anwendung finden.
  • Nachfolgend wird eine Isolationsschicht 4 vollflächig auf die Halbleiterschichtenfolge 2 aufgebracht. Wie in 1J gezeigt, wird die Isolationsschicht 4 mittels eines zweiten feinjustierten photolithografischen Verfahrens strukturiert. Die strukturierte Isolationsschicht weist eine Anschlussöffnung 41 auf, in der die zweite Anschlussfläche 52 freigelegt ist. Weiterhin weist die Isolationsschicht 4 für jeden Bildpunkt 25 zumindest eine Kontaktöffnung 42 auf, in der die zweite Halbleiterschicht 22 frei liegt.
  • Ferner weist die Isolationsschicht 4 eine Grabenöffnung 43 auf. In dieser Grabenöffnung liegt das Material des Trägers 5 für die Vereinzelung der Halbleiterchips frei. Für die Isolationsschicht eignet sich beispielsweise ein Oxid, etwa Siliziumoxid oder Titanoxid, ein Nitrid, beispielsweise Siliziumnitrid, oder ein Oxinitrid, beispielsweise Siliziumoxinitrid. Die Isolationsschicht 4 dient insbesondere als eine dielektrische Kapselung zum Schutz der Halbleiterschichtenfolge 2 und der metallischen Zwischenschicht 3 vor Feuchtigkeit. Beispielsweise kann so die Degradation einer silberhaltigen Spiegelschicht vermieden werden.
  • Wie in 1K dargestellt, wird eine Kontaktschicht 6 ausgebildet, die die zweite Anschlussfläche 52 im Bereich der Kontaktöffnung 42 mit der zweiten Halbleiterschicht 22 elektrisch leitend verbindet. Die Kontaktschicht 6 bedeckt die Strahlungsdurchtrittsfläche 24 bereichsweise. An den Seitenflanken der Aussparung 28, insbesondere auf Höhe des aktiven Bereichs 20, ist zwischen der Kontaktschicht 6 und der Halbleiterschichtenfolge 2 zur Vermeidung eines elektrischen Kurzschlusses die Isolationsschicht 4 angeordnet. Für die Kontaktschicht 6 eignet sich insbesondere ein TCO-Material, etwa ITO, ZnO oder SnO2. Auf diese Weise kann eine Abschattung der Strahlungsdurchtrittsfläche 24 vermieden werden. Alternativ oder ergänzend kann auch ein Metall für die Kontaktschicht 6 Anwendung finden. Die Strukturierung der Kontaktschicht 6 erfolgt mittels eines dritten feinjustierten photolithographischen Prozesses.
  • Nachfolgend erfolgt eine Vereinzelung des Waferverbunds mit Träger 5 und Halbleiterschichtenfolge 2 in einzelne Halbleiterchips 1 entlang der Chipgräben 29. Hierfür wird ein Vereinzelungsgraben 57 ausgebildet, der den Träger vollständig durchtrennt. Für das Vereinzeln eignen sich beispielsweise ein Sägeverfahren oder ein Lasertrennverfahren.
  • Mit dem beschriebenen Verfahren können mit lediglich drei feinjustierten Photolithografie-Prozessen Halbleiterchips hergestellt werden, die jeweils eine Mehrzahl von Bildpunkten aufweisen, wobei die Bildpunkte jeweils mittels einer Aktiv-Matrix-Schaltung einzeln kontaktierbar und ansteuerbar sind.
  • Insbesondere ist eine aufwändige und fehleranfällige Feinjustage einer bereits in Bildpunkte vorstrukturierten Halbleiterschichtenfolge relativ zu einem Träger mit einer Ansteuerschaltung nicht erforderlich. Entgegen der üblichen Vorgehensweise erfolgt bei der Befestigung der Halbleiterschichtenfolge 2 über die erste Halbleiterschicht 21 eine an sich ungewünschte elektrisch leitende Verbindung zwischen der ersten Anschlussfläche 51 und der zweiten Anschlussfläche 52. Die für den Betrieb erforderliche elektrische Trennung erfolgt erst nach der Befestigung an dem Träger. Weiterhin können alle feinjustierten Fertigungsschritte erfolgen, nachdem die Halbleiterschichtenfolge 2 bereits an dem Träger 5 befestigt ist.
  • Der durch das Vereinzeln fertig gestellte Halbleiterchip 1 ist in 1K in einem Ausschnitt gezeigt. Der Halbleiterchip eignet sich beispielsweise für eine Anzeigevorrichtung, für ein adaptives Frontscheinwerfer-System oder für ein Fotolicht eines Mobilfunkgerätes oder einer Kamera.
  • In dem gezeigten Ausführungsbeispiel ist die zweite Anschlussfläche 52 mittig innerhalb der ersten Anschlussfläche 51 angeordnet. Bei einer mittigen Anordnung der zweiten Anschlussfläche kann auf einfache Weise eine gleichmäßige Bestromung der zweiten Halbleiterschicht 22 erfolgen.
  • Alternative Ausgestaltungen der ersten Anschlussfläche 51 und der zweiten Anschlussfläche 52 sind in den 4A bis 4C und 5A bis 5C gezeigt. Bei dem in 4A dargestellten Ausführungsbeispiel weist jeder Bildpunkt 25 eine Mehrzahl von zweiten Anschlussflächen 52 auf. Die zweiten Anschlussflächen 52 können bezüglich ihres Querschnitts so im Vergleich zu einer einzigen Anschlussfläche verringert werden. Im Vergleich zu einer einzigen mittigen Kontaktfläche ist so die Gefahr reduziert, dass ein störender dunkler Bereich in der Mitte der Bildpunkte auftritt. Ein solcher dunkler Bereich kann insbesondere störend sein, wenn dem Halbleiterchip 1 in Abstrahlrichtung eine abbildende Optik nachgeordnet ist.
  • Bei dem in 4B dargestellten Ausführungsbeispiel ist die zweite Anschlussfläche 52 in einem Randbereich 511 der ersten Anschlussfläche 51 angeordnet. Bei dieser Ausgestaltung tritt lediglich an einem Rand des Bildpunkts 25 ein dunklerer Bereich auf. Allerdings kann dies zu einer vergleichsweise ungleichmäßigen Bestromung der Bildpunkte 25 in lateraler Richtung führen.
  • Zur Vermeidung einer ungleichmäßigen Bestromung sind bei dem in 4C dargestellten Ausführungsbeispiel die zweiten Anschlussflächen 52 jeweils in den Eckbereichen 512 der ersten Anschlussfläche 51 angeordnet. Es kann jedoch auch ausreichend sein, wenn nicht in allen Eckbereichen, beispielsweise nur in einer Ecke oder nur in zwei Ecken, eine zweite Anschlussfläche 52 vorgesehen ist.
  • Bei der in 5A dargestellten Variante umläuft die zweite Kontaktfläche 52 die erste Kontaktfläche 51 entlang des gesamten Umfangs. Dadurch kann eine homogene Bestromung ohne einen dunkleren Mittenbereich der Bildpunkte 25 erzielt werden. Allerdings erfordert diese Ausgestaltung besonders hohe Justagegenauigkeiten und ein besonders hohes Maß an Strukturtreue.
  • Diese Anforderungen können vermindert werden, wenn die zweite Anschlussfläche 52 nicht entlang aller Ränder der ersten Anschlussfläche 51 verläuft. In 5B ist die zweite Anschlussfläche 52 L-förmig ausgebildet und verläuft entlang zweiter Ränder der ersten Anschlussfläche 51. In dem Ausführungsbeispiel gemäß 5C sind die erste Anschlussfläche 51 und die zweite Anschlussfläche 52 nebeneinander angeordnet, sodass die zweite Anschlussfläche nur entlang einer Kante der ersten Anschlussfläche verläuft.
  • Ein zweites und drittes Ausführungsbeispiel für ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips ist in den 2A bis 2C bzw. 3A und 3B anhand von schematisch in Schnittansicht dargestellten Zwischenschritten gezeigt. Diese beiden weiteren Ausführungsbeispiele unterscheiden sich vom ersten Ausführungsbeispiel im Wesentlichen durch die Art der Kontaktierung der zweiten Halbleiterschicht 22.
  • Insbesondere kann das Befestigen der Halbleiterschichtenfolge 2 an dem Träger 5 wie im Zusammenhang mit den 1H bis 1I beschrieben erfolgen. Der Träger 5 unterscheidet sich bei den weiteren Ausführungsbeispielen lediglich dadurch, dass jeder Halbleiterchip 1 nur eine Anschlussfläche 52 aufweist, die mit allen Bildpunkten 25 elektrisch leitend verbunden ist.
  • Hierfür wird, wie in 2A dargestellt, eine Kontaktschicht 6 vollflächig auf der Halbleiterschichtenfolge 2 aufgebracht. Auf der Strahlungsdurchtrittsfläche 24 grenzt die Kontaktschicht zumindest bereichsweise an die Strahlungsdurchtrittsfläche 24 an und ist mit der zweiten Halbleiterschicht 22 elektrisch leitend verbunden. Wie in 2B dargestellt, wird die Kontaktschicht 6 strukturiert, sodass diese an der Stelle, an der später die Vereinzelung der Halbleiterchips erfolgt, eine Grabenöffnung 63 der Kontaktschicht ausgebildet wird. Zur Verbesserung der Querleitfähigkeit der Kontaktschicht 6 wird eine metallische Schicht 61 in den Trenngräben 27 zwischen benachbarten Bildpunkten ausgebildet. Weiterhin kann die metallische Schicht auch entlang der Randbereiche der Halbleiterchips verlaufen. Eine dem Träger 5 abgewandte Oberfläche 610 der metallischen Schicht 61 verläuft in vertikaler Richtung zwischen dem Träger 5 und der Strahlungsdurchtrittsfläche 24.
  • Die metallische Schicht 21 bedeckt die Strahlungsdurchtrittsfläche 24 also nicht. Zusätzlich zur verbesserten Querleitfähigkeit kann mittels der metallischen Schicht 61 in den Trenngräben 27 zwischen den Bildpunkten 25 ein optisches Übersprechen zwischen den Bildpunkten reduziert werden.
  • Das Vereinzeln der Halbleiterchips kann wie im Zusammenhang mit dem ersten Ausführungsbeispiel beschrieben erfolgen. Ein fertig gestellter Halbleiterchip 1 ist in 2C gezeigt.
  • Das in den 3A und 3B dargestellte dritte Ausführungsbeispiel weist ebenfalls eine gemeinsame Kontaktschicht 6 für alle Bildpunkte 25 eines Halbleiterchips 1 auf. Im Unterschied zum zweiten Ausführungsbeispiel ist die Kontaktschicht 6 einschichtig als eine metallische Schicht ausgebildet. Zur Strahlungsauskopplung weist die Kontaktschicht 6 jeweils auf den Strahlungsdurchtrittsflächen 24 der Halbleiterchips ein Strahlungsfenster 62 auf. Im Bereich des Strahlungsfensters ist die Strahlungsdurchtrittsfläche 24 also frei von metallischem Material, so dass die Strahlungsfenster jeweils denjenigen Bereich der Bildpunkte definieren, aus dem die im Betrieb erzeugte Strahlung austritt beziehungsweise in dem die zu detektierende Strahlung eintritt. Ein fertig gestellter Halbleiterchip gemäß dem dritten Ausführungsbeispiel ist in 3B gezeigt.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den Ausführungsbeispielen angegeben ist.

Claims (19)

  1. Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips (1), die jeweils eine Mehrzahl von Bildpunkten (25) aufweisen, mit den Schritten: a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einem zur Erzeugung und/oder Detektion von Strahlung vorgesehenen aktiven Bereich (20), der zwischen einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22) ausgebildet ist; b) Bereitstellen eines Trägers (5) mit einer Mehrzahl von ersten Anschlussflächen (51); c) Befestigen der Halbleiterschichtenfolge an dem Träger, so dass die erste Halbleiterschicht mit den ersten Anschlussflächen elektrisch leitend verbunden wird; d) Ausbilden von Trenngräben (27) in der an dem Träger befestigten Halbleiterschichtenfolge zur Ausbildung der Bildpunkte, wobei sich die Trenngräben durch die Halbleiterschichtenfolge hindurch erstrecken; e) Ausbilden einer Kontaktschicht (6), die die zweite Halbleiterschicht elektrisch leitend mit einer zweiten Anschlussfläche (52) des Trägers verbindet; und f) Vereinzeln des Trägers in die Mehrzahl von Halbleiterchips, die jeweils eine Mehrzahl von Bildpunkten aufweisen.
  2. Verfahren nach Anspruch 1, wobei die Halbleiterschichtenfolge in Schritt c) im Bereich der Halbleiterchips frei von Ausnehmungen ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Justage beim Ausbilden der Trenngräben relativ zu Justagemarken (55), die auf dem Träger ausgebildet sind, erfolgt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge vor Schritt c) mit einer metallischen Zwischenschicht (3) versehen wird.
  5. Verfahren nach Anspruch 4, wobei die metallische Zwischenschicht (3) zwischen Schritt c) und Schritt f) durchtrennt wird.
  6. Verfahren nach Anspruch 1 oder 2, wobei – die Halbleiterschichtenfolge vor Schritt c) mit einer metallischen Zwischenschicht (3) versehen wird; – in der metallischen Zwischenschicht vor Schritt c) Justagefenster (35) ausgebildet werden; und – die Halbleiterschichtenfolge in Schritt c) so relativ zum Träger positioniert wird, dass Justagemarken (55) auf dem Träger mit den Justagefenstern (35) überlappen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge epitaktisch auf einem Aufwachssubstrat (23) abgeschieden ist und das Aufwachssubstrat vor Schritt d) entfernt wird.
  8. Optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2), die einen zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20) aufweist, der zwischen einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22) angeordnet ist, wobei – die Halbleiterschichtenfolge in eine Mehrzahl von Bildpunkten (25) unterteilt ist; – der Halbleiterchip einen Träger (5) aufweist, auf dem die Halbleiterschichtenfolge angeordnet ist und der eine Ansteuerschaltung für die einzelnen Bildpunkte (25) aufweist; – der Träger für jeden Bildpunkt eine erste Anschlussfläche aufweist, die mit der ersten Halbleiterschicht der Bildpunkte elektrisch leitend verbunden ist; und – die zweite Halbleiterschicht über eine Kontaktschicht (6) mit einer zweiten Anschlussfläche (52) elektrisch leitend verbunden ist, wobei die Kontaktschicht eine vom Träger abgewandte Strahlungsdurchtrittsfläche (24) zumindest bereichsweise bedeckt.
  9. Halbleiterchip nach Anspruch 8, wobei sich die Bildpunkte der Halbleiterschichtenfolge zumindest bereichsweise mit zunehmendem Abstand vom Träger verjüngen.
  10. Halbleiterchip nach Anspruch 8 oder 9, wobei die zweite Halbleiterschicht eines jeden Bildpunkts über die Kontaktschicht jeweils elektrisch leitend mit zumindest einer dem Bildpunkt zugeordneten zweiten Anschlussfläche verbunden ist.
  11. Halbleiterchip nach Anspruch 8 oder 9, wobei die erste Anschlussfläche die zumindest eine zweite Anschlussfläche umläuft.
  12. Halbleiterchip nach einem der Ansprüche 8 bis 10, wobei die zumindest eine zweite Anschlussfläche in einem Randbereich (511) oder in einem Eckbereich (512) der ersten Anschlussfläche angeordnet ist.
  13. Halbleiterchip nach einem der Ansprüche 8 bis 10, wobei die erste Anschlussfläche entlang zumindest zweier Ränder der zweiten Anschlussfläche verläuft.
  14. Halbleiterchip nach einem der Ansprüche 8 bis 13, wobei jeder Bildpunkt zumindest eine Aussparung (28) in der Halbleiterschichtenfolge aufweist und sich die Kontaktschicht von der zweiten Anschlussfläche durch die Aussparung zur zweiten Halbleiterschicht erstreckt.
  15. Halbleiterchip nach Anspruch 8 oder 9, wobei die zweiten Halbleiterschichten von zumindest zwei benachbarten Bildpunkten über die Kontaktschicht elektrisch leitend miteinander verbunden sind.
  16. Halbleiterchip nach einem der Ansprüche 8 bis 15, wobei die Bildpunkte durch Trenngräben (27) voneinander getrennt sind und die Kontaktschicht bereichsweise in den Trenngräben verläuft.
  17. Halbleiterchip nach Anspruch 16, wobei die Kontaktschicht eine metallische Schicht (61) aufweist, die gitterförmig in den Trenngräben verläuft.
  18. Halbleiterchip nach einem der Ansprüche 8 bis 17, wobei die Kontaktschicht ein TCO-Material aufweist.
  19. Optoelektronischer Halbleiterchip nach einem der Ansprüche 8 bis 18, der nach einem der Ansprüche 1 bis 7 hergestellt ist.
DE102012112530.9A 2012-12-18 2012-12-18 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip Withdrawn DE102012112530A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102012112530.9A DE102012112530A1 (de) 2012-12-18 2012-12-18 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR1020157017005A KR20150097556A (ko) 2012-12-18 2013-12-12 광전 반도체 칩을 제조하기 위한 방법 및 광전 반도체 칩
PCT/EP2013/076355 WO2014095556A1 (de) 2012-12-18 2013-12-12 Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
US14/653,839 US20150333047A1 (en) 2012-12-18 2013-12-12 Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip
DE112013006060.4T DE112013006060A5 (de) 2012-12-18 2013-12-12 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012112530.9A DE102012112530A1 (de) 2012-12-18 2012-12-18 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102012112530A1 true DE102012112530A1 (de) 2014-06-18

Family

ID=49880710

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012112530.9A Withdrawn DE102012112530A1 (de) 2012-12-18 2012-12-18 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112013006060.4T Pending DE112013006060A5 (de) 2012-12-18 2013-12-12 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112013006060.4T Pending DE112013006060A5 (de) 2012-12-18 2013-12-12 Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Country Status (4)

Country Link
US (1) US20150333047A1 (de)
KR (1) KR20150097556A (de)
DE (2) DE102012112530A1 (de)
WO (1) WO2014095556A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112750A1 (de) * 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2017158113A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
CN107210334A (zh) * 2015-01-19 2017-09-26 欧司朗光电半导体有限公司 用于制造多个半导体芯片和的方法和半导体芯片
WO2020187845A1 (de) * 2019-03-19 2020-09-24 Osram Opto Semiconductors Gmbh Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014116141B4 (de) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
ES2896179T3 (es) * 2016-05-13 2022-02-24 Commissariat Energie Atomique Procedimiento de fabricación de un dispositivo optoelectrónico que incluye una pluralidad de diodos de nitruro de galio
DE102017121346A1 (de) 2016-09-15 2018-03-15 Osram Opto Semiconductors Gmbh Messsystem, Verwendung zumindest einer individuell betreibbaren Leuchtdioden-Leuchteinheit als Sendereinheit in einem Messsystem, Verfahren zum Betrieb eines Messsystems und Beleuchtungsquelle mit einem Messsystem
KR102160549B1 (ko) * 2016-09-19 2020-09-28 애플 인크. 실리콘 제어 백플레인 상에 통합된 수직 이미터
CN110178276B (zh) 2017-01-16 2020-12-29 苹果公司 在同一基板上组合不同散度的发光元件
US11381060B2 (en) 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
DE102017130578A1 (de) 2017-12-19 2019-06-19 Osram Opto Semiconductors Gmbh Lichtquelle
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
WO2020172077A1 (en) 2019-02-21 2020-08-27 Apple Inc. Indium-phosphide vcsel with dielectric dbr
WO2020205166A1 (en) 2019-04-01 2020-10-08 Apple Inc. Vcsel array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module
FR3099966B1 (fr) * 2019-08-16 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de dispositifs optoélectroniques
CN112864290B (zh) * 2020-04-09 2022-04-22 镭昱光电科技(苏州)有限公司 微型led显示器及其制造方法
US20210351226A1 (en) 2020-05-05 2021-11-11 Raysolve Optoelectronics (Suzhou) Company Limited Full color light emitting diode structure and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008051050A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Modul mit optoelektronischen Halbleiterelementen
US20100110157A1 (en) * 2008-11-04 2010-05-06 Canon Kabushiki Kaisha Transfer method of functional region, led array, led printer head, and led printer
DE102010048159A1 (de) * 2010-10-11 2012-04-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058726A1 (fr) * 2001-12-28 2003-07-17 Sanken Electric Co., Ltd. Dispositif electroluminescent a semi-conducteur, ecran electroluminescent, procede de fabrication du dispositif electroluminescent a semi-conducteur et procede de fabrication de l'ecran electroluminescent
KR100909733B1 (ko) * 2002-01-28 2009-07-29 니치아 카가쿠 고교 가부시키가이샤 지지기판을 갖는 질화물 반도체소자 및 그 제조방법
EP2290715B1 (de) * 2002-08-01 2019-01-23 Nichia Corporation Lichtemittierendes Halbleiterbauelement, Verfahren zu seiner Herstellung und Lichtemissionsvorrichtung damit
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
CN102067338A (zh) * 2008-08-19 2011-05-18 晶能光电（江西）有限公司 用于产生任意颜色的半导体发光器件
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
TWI480962B (zh) * 2009-04-09 2015-04-11 Lextar Electronics Corp 發光二極體封裝以及發光二極體晶圓級封裝製程
DE102009037186A1 (de) * 2009-08-12 2011-02-17 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauteil
KR101920374B1 (ko) * 2011-04-27 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법
US9466618B2 (en) * 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
DE102011102032A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Display mit einer Mehrzahl derartiger Module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008051050A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Modul mit optoelektronischen Halbleiterelementen
US20100110157A1 (en) * 2008-11-04 2010-05-06 Canon Kabushiki Kaisha Transfer method of functional region, led array, led printer head, and led printer
DE102010048159A1 (de) * 2010-10-11 2012-04-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112750A1 (de) * 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US10026868B2 (en) 2014-09-04 2018-07-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
US10516079B2 (en) 2014-09-04 2019-12-24 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
CN107210334A (zh) * 2015-01-19 2017-09-26 欧司朗光电半导体有限公司 用于制造多个半导体芯片和的方法和半导体芯片
WO2017158113A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
US10658548B2 (en) 2016-03-18 2020-05-19 Osram Oled Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
WO2020187845A1 (de) * 2019-03-19 2020-09-24 Osram Opto Semiconductors Gmbh Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung

Also Published As

Publication number Publication date
WO2014095556A1 (de) 2014-06-26
DE112013006060A5 (de) 2015-08-27
US20150333047A1 (en) 2015-11-19
KR20150097556A (ko) 2015-08-26

Similar Documents

Publication Publication Date Title
DE102012112530A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
EP2612372B1 (de) Leuchtdiodenchip
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102007019775A1 (de) Optoelektronisches Bauelement
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2009003442A1 (de) Verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente und optoelektronisches bauelement
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102010045784A1 (de) Optoelektronischer Halbleiterchip
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2015177164A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip
DE10139798A1 (de) Strahlungsemittierendes Bauelement
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102016104965A1 (de) Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
DE102011017097A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102857A1 (de) Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102017107198A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority