DE102010045784A1 - Optoelektronischer Halbleiterchip - Google Patents

Optoelektronischer Halbleiterchip Download PDF

Info

Publication number
DE102010045784A1
DE102010045784A1 DE102010045784A DE102010045784A DE102010045784A1 DE 102010045784 A1 DE102010045784 A1 DE 102010045784A1 DE 102010045784 A DE102010045784 A DE 102010045784A DE 102010045784 A DE102010045784 A DE 102010045784A DE 102010045784 A1 DE102010045784 A1 DE 102010045784A1
Authority
DE
Germany
Prior art keywords
layer
electrical contact
semiconductor
semiconductor chip
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010045784A
Other languages
English (en)
Other versions
DE102010045784B4 (de
Inventor
Dr. Engl Karl
Dr. Weimar Andreas
Dr. Maute Markus
Dr. Höppel Lutz
Patrick Rode
Dr. Moosburger Jürgen
Dr. Malm Norwin von
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102010045784.1A priority Critical patent/DE102010045784B4/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US13/821,554 priority patent/US8866175B2/en
Priority to JP2013528584A priority patent/JP5759004B2/ja
Priority to KR1020137008958A priority patent/KR101590235B1/ko
Priority to CN201180044299.5A priority patent/CN103109382B/zh
Priority to PCT/EP2011/064386 priority patent/WO2012034828A1/en
Priority to EP11746249.9A priority patent/EP2617068A1/de
Priority to TW100131880A priority patent/TWI451568B/zh
Publication of DE102010045784A1 publication Critical patent/DE102010045784A1/de
Application granted granted Critical
Publication of DE102010045784B4 publication Critical patent/DE102010045784B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

Es wird ein optoelektronischer Halbleiterchip angegeben, der eine Halbleiterschichtenfolge (2) und ein Trägersubstrat (10) aufweist, wobei eine erste (7) und eine zweite elektrische Kontaktschicht (8) zumindest bereichsweise zwischen dem Trägersubstrat (10) und der Halbleiterschichtenfolge (2) angeordnet und durch eine elektrisch isolierende Schicht (9) voneinander elektrisch voneinander isoliert sind, und mit einer Spiegelschicht (6), die zwischen der Halbleiterschichtenfolge (2) und dem Trägersubstrat angeordnet (10) ist. Die Spiegelschicht (6) grenzt an Teilbereiche der ersten elektrischen Kontaktschicht (7) und an Teilbereiche (19) der elektrisch isolierenden Schicht (9) an, wobei die Teilbereiche (19) der elektrisch isolierenden Schicht (9), die an die Spiegelschicht (6) angrenzen, derart von der zweiten elektrischen Kontaktschicht (Umgebungsmedium des optoelektronischen Halbleiterchips (1) angrenzen. Die Halbleiterschichtenfolge (2) weist eine Ausnehmung (17) auf, in der die erste elektrische Kontaktschicht (8) zur Ausbildung eines Anschlusskontakts (14) freigelegt ist.

Description

  • Die Erfindung betrifft einen optoelektronischen Halbleiterchip.
  • Aus der Druckschrift WO 2009/106069 A1 ist ein optoelektronischer Halbleiterchip bekannt, bei dem eine erste und eine zweite elektrische Kontaktschicht zwischen der Halbleiterschichtenfolge und dem Trägersubstrat angeordnet sind. Die erste und die zweite elektrische Kontaktschicht sind dabei mittels einer elektrisch isolierenden Schicht voneinander isoliert. Bei einem derartigen Halbleiterchip kann eine Spiegelschicht an einer dem Trägersubstrat zugewandten Seite an die Halbleiterschichtenfolge angrenzen, um die von der aktiven Zone in Richtung des Trägers emittierte Strahlung zu einer dem Trägersubstrat gegenüberliegenden Strahlungsauskoppelfläche umzulenken.
  • Bei einem derartigen Halbleiterchip kann die Gefahr bestehen, dass Feuchtigkeit von den Rändern des Halbleiterchips her durch die elektrisch isolierende Schicht bis in den Bereich der Spiegelschicht transportiert wird, was eine Degradation der Spiegelschicht und somit eine Verringerung der Strahlungsausbeute zur Folge hätte.
  • Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten optoelektronischen Halbleiterchip anzugeben, bei dem die Spiegelschicht effektiv vor dem Eindringen von Feuchtigkeit geschützt ist und gleichzeitig eine sehr effiziente elektrische Kontaktierung des Halbleiterchips mit verhältnismäßig geringem Herstellungsaufwand erzielt wird.
  • Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausgestaltung umfasst der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge, die einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und eine zwischen dem ersten und dem zweiten Halbleiterbereich angeordnete aktive Zone aufweist.
  • Weiterhin umfasst der optoelektronische Halbleiterchip ein Trägersubstrat, wobei die Halbleiterschichtenfolge eine dem Trägersubstrat zugewandte erste Hauptfläche und eine gegenüberliegende zweite Hauptfläche aufweist. Eine erste elektrische Kontaktschicht und eine zweite elektrische Kontaktschicht sind zumindest bereichsweise zwischen dem Trägersubstrat und der ersten Hauptfläche der Halbleiterschichtenfolge angeordnet, wobei die zweite elektrische Kontaktschicht durch einen Durchbruch in dem ersten Halbleiterbereich und der aktiven Zone in den zweiten Halbleiterbereich geführt ist. Die erste und die zweite elektrische Kontaktschicht sind durch eine elektrisch isolierende Schicht voneinander isoliert.
  • Zwischen der Halbleiterschichtenfolge und dem Trägersubstrat ist eine Spiegelschicht angeordnet. Die Spiegelschicht kann insbesondere an der ersten Hauptfläche an die Halbleiterschichtenfolge angrenzen. Durch die Spiegelschicht wird vorteilhaft Strahlung, die von der aktiven Zone in Richtung des Trägersubstrats emittiert wird, zu der als Strahlungsauskoppelfläche dienenden zweiten Hauptfläche der Halbleiterschichtenfolge reflektiert.
  • Die Spiegelschicht grenzt an Teilbereiche der ersten elektrischen Kontaktschicht und an Teilbereiche der elektrisch isolierenden Schicht an, wobei der überwiegende Teil der dem Trägersubstrat zugewandten Grenzfläche der Spiegelschicht von der ersten elektrischen Kontaktschicht bedeckt ist.
  • Die Teilbereiche der elektrisch isolierenden Schicht, die an die Spiegelschicht angrenzen, sind vorteilhaft derart von der zweiten elektrischen Kontaktschicht bedeckt, dass sie an keiner Stelle an ein Umgebungsmedium des optoelektronischen Halbleiterchips angrenzen.
  • Die Halbleiterschichtenfolge weist vorzugsweise eine Ausnehmung auf, in der die erste elektrische Kontaktschicht zur Ausbildung eines Anschlusskontakts freigelegt ist.
  • Dadurch, dass der überwiegende Teil der dem Trägersubstrat zugewandten Grenzfläche der Spiegelschicht von der ersten elektrischen Kontaktschicht bedeckt ist, wird der überwiegende Teil der Spiegelschicht von der elektrisch isolierenden Schicht getrennt und somit vor Feuchtigkeit geschützt, die von den Seitenflanken des Halbleiterchips in die elektrisch isolierende Schicht eindringen könnte. Eine mögliche Degradation der Spiegelschicht wird auf diese Weise vorteilhaft vermindert.
  • Dadurch, dass die Teilbereiche der elektrisch isolierenden Schicht, die an die Spiegelschicht angrenzen, derart von der zweiten elektrischen Kontaktschicht bedeckt sind, dass sie an keiner Stelle an ein Umgebungsmedium des optoelektronischen Halbleiterchips angrenzen, ist die Spiegelschicht an keiner Stelle im Kontakt zu einem Teilbereich der elektrisch isolierenden Schicht, der bis zu den Seitenflanken des Halbleiterchips reicht. Die Spiegelschicht wird also von der ersten elektrischen Kontaktschicht und der zweiten elektrischen Kontaktschicht hermetisch gekapselt und vor dem Eindringen von Feuchtigkeit geschützt.
  • Die erste und die zweite elektrische Kontaktschicht dienen vorteilhaft zum einen zur elektrischen Kontaktierung des Halbleiterchips und zum anderen zum Schutz der Spiegelschicht vor Korrosion. Insbesondere bildet die erste elektrische Kontaktschicht einen Anschlusskontakt aus, der in einer Ausnehmung der Halbleiterschichtenfolge angeordnet ist. In der Ausnehmung ist die Halbleiterschichtenfolge bis zu der ersten elektrischen Kontaktschicht abgetragen, so dass die erste elektrische Kontaktschicht dort von außen kontaktierbar ist. Insbesondere kann der Anschlusskontakt ein Bondpad ausbilden, das mit einem Bonddraht verbunden werden kann.
  • Die erste elektrische Kontaktschicht enthält vorzugsweise Gold, Titan, Chrom, Titannitrid, Titanwolframnitrid oder Nickel oder besteht daraus. Diese Materialien zeichnen sich vorteilhaft einerseits durch eine gute elektrische Leitfähigkeit und andererseits durch ihre Eignung als Diffusionsbarriere aus.
  • Die Spiegelschicht enthält vorzugsweise Silber, Aluminium oder eine Silber- oder Aluminiumlegierung oder besteht daraus. Silber und Aluminium zeichnen sich durch eine hohe Reflexion im sichtbaren Spektralbereich aus. Weiterhin haben diese Materialien eine gute elektrische Leitfähigkeit und bilden einen Metall-Halbleiterkontakt mit geringem Kontaktwiderstand aus. Dies ist vorteilhaft, da die Spiegelschicht vorteilhaft an die Halbleiterschichtenfolge angrenzt und auf diese Weise den ersten Halbleiterbereich mit der ersten elektrischen Kontaktschicht elektrisch leitend verbindet.
  • Die zweite elektrische Kontaktschicht enthält wie die Spiegelschicht vorzugsweise Silber, Aluminium oder eine oder eine Silber- oder Aluminiumlegierung, oder besteht daraus. Eine hohe Reflexion im sichtbaren Spektralbereich und eine gute elektrische Leitfähigkeit sind für die zweite elektrische Kontaktschicht vorteilhaft, da auch die zweite elektrische Kontaktschicht zumindest bereichsweise an die Halbleiterschichtenfolge angrenzt und auf diese Weise den zweiten Halbleiterbereich elektrisch kontaktiert.
  • Die elektrisch isolierende Schicht, welche die erste elektrische Kontaktschicht und die zweite elektrische Kontaktschicht voneinander isoliert, enthält vorzugsweise ein Siliziumoxid, ein Siliziumnitrid, ein Siliziumoxinitrid oder ein Aluminiumoxid.
  • Bei einer vorteilhaften Ausgestaltung grenzt die erste elektrische Kontaktschicht unmittelbar an einen Teilbereich des ersten Halbleiterbereichs der Halbleiterschichtenfolge an, der neben dem Anschlusskontakt angeordnet ist. Die erste elektrische Kontaktschicht ist bei dieser Ausgestaltung also nicht nur über die Spiegelschicht mit der Halbleiterschichtenfolge verbunden, sondern grenzt zumindest teilweise auch direkt an die Halbleiterschichtenfolge an. Insbesondere kann die erste elektrische Kontaktschicht um den Anschlusskontakt herum einen umlaufenden Kontakt mit der Halbleiterschichtenfolge ausbilden. Der Teilbereich des ersten Halbleiterbereichs, an den die erste elektrische Kontaktschicht unmittelbar angrenzt, kann den Anschlusskontakt beispielsweise ringförmig oder in Form eines Rechtecks oder Quadrats umgeben.
  • Bei einer weiteren vorteilhaften Ausgestaltung überragt zumindest ein Teilbereich des zweiten Halbleiterbereichs den ersten Halbleiterbereich seitlich. Der zweite Halbleiterbereich weist also vorzugsweise eine größere laterale Ausdehnung als der erste Halbleiterbereich der Halbleiterschichtenfolge auf. Der zumindest eine Teilbereich des zweiten Halbleiterbereichs, der den ersten Halbleiterbereich seitlich überragt, ist vorzugsweise den Seitenflanken des Halbleiterchips benachbart.
  • Die zweite elektrische Kontaktschicht grenzt vorzugsweise in dem Bereich, in dem der zweite Halbleiterbereich den ersten Halbleiterbereich seitlich überragt, zumindest teilweise direkt an den zweiten Halbleiterbereich an. Dies hat den Vorteil, dass die zweite elektrische Kontaktschicht den zweiten Halbleiterbereich nicht nur in dem Durchbruch kontaktiert, durch den sie durch ersten Halbleiterbereich und die aktive Zone hindurch in den zweiten Halbleiterbereich hineingeführt ist, sondern auch in den Bereichen, in denen der zweite Halbleiterbereich den ersten Halbleiterbereich seitlich überragt.
  • Insbesondere kann die zweite elektrische Kontaktschicht einen umlaufenden Kontakt zu dem zweiten Bereich der Halbleiterschichtenfolge ausbilden. Unter einem „umlaufenden” Kontakt wird dabei ein Kontakt verstanden, der vollständig um den ersten Halbleiterbereich herumgeführt ist, in dem er diesen beispielsweise ringförmig oder rechteckförmig umgibt.
  • Bei einer bevorzugten Ausgestaltung ist der Anschlusskontakt außerhalb der Mitte des Halbleiterchips angeordnet. Insbesondere ist der Mittelpunkt des Anschlusskontakts weiter vom Mittelpunkt der Halbleiterschichtenfolge entfernt als von zumindest einer Seitenflanke der Halbleiterschichtenfolge. Besonders vorteilhaft ist der Anschlusskontakt in der Nähe einer Ecke des Halbleiterchips angeordnet, wobei der Mittelpunkt des Anschlusskontakts vorteilhaft von mindestens zwei Seitenflanken des Halbleiterchips einen geringeren Abstand aufweist als vom Mittelpunkt des Halbleiterchips. Durch die Anordnung des Anschlusskontakts in einem Randbereich oder besonders bevorzugt in der Nähe einer Ecke der Halbleiterschichtenfolge wird der zentrale Bereich des Halbleiterchips vorteilhaft nicht von dem Anschlusskontakt abgeschattet und somit die Effizienz des Halbleiterchips erhöht.
  • Bei einer bevorzugten Ausgestaltung grenzt der Anschlusskontakt nicht direkt an eine Seitenflanke oder Ecke der Halbleiterschichtenfolge an, sondern ist in lateraler Richtung allseitig von einem Teil der Halbleiterschichtenfolge umgeben. Dies hat den Vorteil, dass ein den Anschlusskontakt umlaufender direkter Kontakt zwischen der ersten elektrischen Kontaktschicht und dem ersten Bereich der Halbleiterschichtenfolge ermöglicht wird. Auf diese Weise wird eine gute Stromeinprägung in dem Halbleiterchip erzielt.
  • Bei einer bevorzugten Ausführungsform ist der erste Halbleiterbereich ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich ein n-Typ-Halbleiterbereich. Die Spiegelschicht grenzt bei dieser Ausgestaltung also an den p-Typ-Halbleiterbereich an, und die zweite elektrische Kontaktschicht ist durch den Durchbruch in den n-Typ-Halbleiterbereich hineingeführt. Der p-Typ-Halbleiterbereich ist dem Trägersubstrat und der n-Typ-Halbleiterbereich der als Strahlungsaustrittsfläche dienenden zweiten Hauptfläche der Halbleiterschichtenfolge zugewandt.
  • Die dem Trägersubstrat gegenüberliegende Oberfläche des zweiten Halbleiterbereichs ist vorzugsweise frei von Anschlusskontakten. Dies hat den Vorteil, dass Strahlung durch den gesamten Bereich der Oberfläche der zweiten Hauptfläche der Halbleiterschichtenfolge, abgesehen von dem Anschlusskontakt in der Ausnehmung der Halbleiterschichtenfolge, ausgekoppelt werden kann. Insbesondere kann die zweite Hauptfläche der Halbleiterschichtenfolge zur weiteren Verbesserung der Strahlungsauskopplung mit einer Aufrauhung oder einer Auskoppelstruktur versehen werden.
  • Bei einer weiteren vorteilhaften Ausgestaltung weist die Halbleiterschichtenfolge des optoelektronischen Halbleiterchips kein Aufwachssubstrat auf. In diesem Fall handelt es sich bei dem Halbleiterchip um einen so genannten Dünnfilm-Leuchtdiodenchip, bei dem das zum epitaktischen Aufwachsen der Halbleiterschichtenfolge verwendete Aufwachssubstrat nach dem Verbinden der Halbleiterschichtenfolge mit dem Trägersubstrat abgelöst wurde.
  • Der Halbleiterchip ist vorzugsweise mittels einer Lotschicht mit dem Trägersubstrat verbunden. Insbesondere kann der Halbleiterchip an der dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit dem Trägersubstrat verbunden sein.
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 3 näher erläutert.
  • Es zeigen:
  • 1A eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem Ausführungsbeispiel,
  • 1B eine schematische Darstellung einer Aufsicht auf den in Figur 1A dargestellten optoelektronischen Halbleiterchip,
  • 2A bis 2M eine schematische Darstellung eines Verfahrens zur Herstellung des in den 1A und 1B dargestellten optoelektronischen Halbleiterchips anhand von Zwischenschritten,
  • 3A eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem weiteren Ausführungsbeispiel, und
  • 3B eine schematische Darstellung einer Aufsicht auf den in 3A dargestellten optoelektronischen Halbleiterchip.
  • Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • Der in Figur 1A im Querschnitt und in 1B in einer Aufsicht dargestellte optoelektronische Halbleiterchip 1 enthält eine Halbleiterschichtenfolge 2, die einen ersten Halbleiterbereich 3 eines ersten Leitungstyps und einen zweiten Halbleiterbereich 5 eines zweiten Leitungstyps aufweist. Vorzugsweise ist der erste Halbleiterbereich 3 ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 5 ein n-Typ-Halbleiterbereich. Zwischen dem ersten Halbleiterbereich 3 und dem zweiten Halbleiterbereich 5 ist eine aktive Zone 4 angeordnet.
  • Die aktive Zone 4 des optoelektronischen Halbleiterchips 1 kann insbesondere eine zur Emission von Strahlung geeignete aktive Zone sein. In diesem Fall handelt es sich bei dem optoelektronischen Halbleiterchip 1 um eine Lumineszenzdiode, insbesondere um eine LED. Alternativ wäre es auch denkbar, dass die aktive Zone 4 eine strahlungsdetektierende Schicht ist, wobei es sich bei dem optoelektronischen Halbleiterchip 1 in diesem Fall um ein Detektorbauelement handelt. Die aktive Zone 4 kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein.
  • Die Halbleiterschichtenfolge 2 des Halbleiterchips 1 basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid-Verbindungshalbleitermaterial. Beispielsweise kann die Halbleiterschichtenfolge 2 InxAlyGa1-x-yN, InxAlyGa1-x-yP oder InxAlyGa1-x-yAs, jeweils mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Der Halbleiterchip 1 ist mit einer Verbindungsschicht 21, bei der es sich insbesondere um eine Lotschicht aus einem Metall oder einer Metalllegierung handeln kann, mit einem Trägersubstrat 10 verbunden.
  • Zur elektrischen Kontaktierung weist der Halbleiterchip 1 eine erste elektrische Kontaktschicht 7 und eine zweite elektrische Kontaktschicht 8 auf. Die erste elektrische Kontaktschicht 7 ist mit dem ersten Halbleiterbereich 3 und die zweite elektrische Kontaktschicht 8 mit dem zweiten Halbleiterbereich 5 elektrisch leitend verbunden.
  • Sowohl die erste elektrische Kontaktschicht 7 als auch die zweite elektrische Kontaktschicht 8 sind zumindest bereichsweise zwischen einer dem Trägersubstrat 10 zugewandten ersten Hauptfläche 11 der Halbleiterschichtenfolge 2 und dem Trägersubstrat 10 angeordnet. Die erste elektrische Kontaktschicht und die zweite elektrische Kontaktschicht werden mittels einer elektrisch isolierenden Schicht 9 elektrisch voneinander isoliert. Die elektrisch isolierende Schicht 9 enthält vorzugsweise ein Siliziumoxid, ein Siliziumnitrid, ein Siliziumoxinitrid, ein Aluminiumoxid oder besteht daraus.
  • Alternativ kann die elektrisch isolierende Schicht 9 auch andere Oxide oder Nitride enthalten.
  • Die dem Trägersubstrat 10 gegenüberliegende zweite Hauptfläche 12 der Halbleiterschichtenfolge 2 dient als Strahlungsauskoppelfläche des optoelektronischen Halbleiterchips 1 und ist vorteilhaft frei von elektrischen Kontaktschichten. Um die Strahlungsauskopplung zu verbessern, kann die zweite Hauptfläche 12 mit einer Auskoppelstruktur 23 oder einer Aufrauhung versehen sein.
  • Um die Strahlungsausbeute des optoelektronischen Halbleiterchips zu verbessern, ist zwischen der Halbleiterschichtenfolge 2 und dem Trägersubstrat 10 eine Spiegelschicht 6 angeordnet. Die Spiegelschicht 6 ist dem ersten Halbleiterbereich 3 an der dem Trägersubstrat 10 zugewandten Seite nachgeordnet und kann insbesondere an die erste Hauptfläche 11 der Halbleiterschichtenfolge 2 angrenzen. Es ist auch möglich, dass zwischen dem ersten Halbleiterbereich 3 und der Spiegelschicht 6 eine Zwischenschicht angeordnet ist, beispielsweise eine dünne Haftvermittlerschicht. Die Spiegelschicht 6 enthält insbesondere Silber, Aluminium oder eine Metalllegierung mit Silber oder Aluminium. Diese Materialien zeichnen sich durch eine hohe Reflektivität im sichtbaren Spektralbereich und eine gute elektrische Leitfähigkeit aus. Die Spiegelschicht 6 hat zum einen die Funktion, von der aktiven Zone 4 in Richtung des Trägersubstrats 10 emittierte Strahlung zur Strahlungsauskoppelfläche 12 zu reflektieren. Weiterhin dient die Spiegelschicht 6 auch zur elektrischen Kontaktierung des ersten Halbleiterbereichs 3. Insbesondere grenzt die Spiegelschicht 6 an der dem Trägersubstrat 10 zugewandten Seite an die erste elektrische Kontaktschicht 7 an und ist somit mit der ersten elektrischen Kontaktschicht 7 elektrisch leitend verbunden.
  • Die erste elektrische Kontaktschicht 7 bedeckt vorzugsweise den überwiegenden Teil der dem Trägersubstrat 10 zugewandten Grenzfläche 16 der Spiegelschicht. Die erste elektrische Kontaktschicht 7 enthält vorzugsweise Gold, Titan, Chrom, Titannitrid, Titanwolframnitrid oder Nickel oder besteht daraus. Diese Materialien zeichnen sich dadurch aus, dass sie elektrisch leitfähig und zudem chemisch inert sind. Auf diese Weise wird die Spiegelschicht 6 in den Bereichen, in denen sie von der ersten elektrischen Kontaktschicht 7 bedeckt ist, vorteilhaft vor Korrosion geschützt.
  • Die Spiegelschicht 6 grenzt weiterhin an Teilbereiche 19 der elektrisch isolierenden Schicht 9 an, welche die erste elektrische Kontaktschicht 7 und die zweite elektrische Kontaktschicht 8 voneinander isoliert. Vorteilhaft sind die Teilbereiche 19 der elektrisch isolierenden Schicht 9, die an die Spiegelschicht 6 angrenzen, derart von der zweiten elektrischen Kontaktschicht 8 bedeckt, dass sie an keiner Stelle an ein Umgebungsmedium des optoelektronischen Halbleiterchips 1 angrenzen. Die an die Spiegelschicht 6 angrenzenden Teilbereiche 19 der elektrisch isolierenden Schicht 9 werden auf diese Weise hermetisch gekapselt, so dass insbesondere keine Feuchtigkeit von den Seitenflanken des Halbleiterchips 1 durch die elektrisch isolierende Schicht 9 an die Spiegelschicht 6 gelangen kann. Auf diese Weise wird einer Korrosion der gegenüber Feuchtigkeit empfindlichen Spiegelschicht 6 vorgebeugt.
  • Die Halbleiterschichtenfolge 2 weist eine Ausnehmung 17 auf, in der die Halbleiterschichtenfolge 2 bis zur ersten elektrischen Kontaktschicht 7 hin abgetragen ist. Die erste elektrische Kontaktschicht 7 bildet somit einen von außen zugänglichen Anschlusskontakt 14 aus, der in der Ausnehmung 17 angeordnet ist. Der Anschlusskontakt 14 kann insbesondere ein Bondpad sein, das zum Anschluss eines Bonddrahts vorgesehen ist. Die Ausnehmung 17 kann mittels eines Ätzverfahrens hergestellt sein und beispielsweise schräge Seitenflanken 28 aufweisen.
  • Die zweite elektrische Kontaktschicht 8 ist beispielsweise über die Rückseite des Halbleiterchips 1, insbesondere über ein elektrisch leitfähiges Trägersubstrat 10 und die Lotschicht 21 von außen elektrisch anschließbar. Zwischen der Lotschicht 21 und der zweiten elektrischen Kontaktschicht 8 kann eine Barriereschicht 22 angeordnet sein, die insbesondere eine Diffusion von Bestandteilen der Lotschicht 21 in die zweite elektrische Kontaktschicht 8 und umgekehrt verhindert.
  • Die zweite elektrische Kontaktschicht 8 ist durch einen Durchbruch 18, der durch den ersten Halbleiterbereich 3 und die aktive Zone 4 hindurch verläuft, an den zweiten Halbleiterbereich 5 elektrisch leitend angeschlossen. Im Bereich des Durchbruchs 18 sind die aktive Zone 4, der erste Halbleiterbereich 3, die Spiegelschicht 6 und die erste elektrische Kontaktschicht 7 mittels der elektrisch isolierenden Schicht 9 von der zweiten elektrischen Kontaktschicht 8 isoliert.
  • Vorteilhaft überragt ein Teilbereich 15 des zweiten Halbleiterbereichs 5 den ersten Halbleiterbereich 3 in lateraler Richtung. Der Teilbereich 15, in dem der zweite Halbleiterbereich 5 den ersten Halbleiterbereich 3 seitlich überragt, ist vorzugsweise den Seitenflanken des Halbleiterchips 1 benachbart. Vorzugsweise grenzt die zweite elektrische Kontaktschicht 8 in dem Teilbereich 15, in dem der zweite Halbleiterbereich 5 den ersten Halbleiterbereich 3 seitlich überragt, zumindest bereichsweise direkt an den zweiten Halbleiterbereich 5 an. Insbesondere stellt die zweite elektrische Kontaktschicht 8 auf diese Weise einen am Rand des Halbleiterchips 1 umlaufenden direkten Kontakt zu dem zweiten Halbleiterbereich 5 her. Eine elektrisch leitende Verbindung zwischen der zweiten elektrischen Kontaktschicht 8 und dem zweiten Halbleiterbereich 5 besteht also zum einen im Bereich des Durchbruchs 18 und zum anderen in den Teilbereichen 15, in denen der zweite Halbleiterbereich 5 den ersten Halbleiterbereich 3 seitlich überragt. Auf diese Weise wird eine besonders effektive Stromeinprägung in den Halbleiterchip 1 erzielt.
  • Die zweite elektrische Anschlussschicht 8 fungiert in den Bereichen, in denen sie direkt an Teilbereiche 15 des zweiten Halbleiterbereich 5 angrenzt, vorteilhaft nicht nur als Kontaktschicht, sondern auch als reflektierende Schicht, die einen Teil der in Richtung des Trägersubstrats 10 emittierten Strahlung zur als Strahlungsaustrittsfläche dienenden zweiten Hauptfläche 12 der Halbleiterschichtenfolge 2 hin reflektiert. Die zweite elektrische Anschlussschicht weist daher vorteilhaft ein Metall oder eine Metalllegierung mit einer hohen Reflektivität auf, insbesondere Silber, Aluminium oder eine Legierung mit Silber oder Aluminium.
  • Weiterhin ist es von Vorteil, wenn auch die erste elektrische Kontaktschicht 7 zumindest bereichsweise direkt an den ersten Halbleiterbereich 3 angrenzt. Dies kann insbesondere dadurch realisiert sein, dass die Spiegelschicht 6 nicht die gesamte dem Trägersubstrat 10 zugewandte Grenzfläche des ersten Halbleiterbereichs 3 bedeckt, sondern zumindest ein Teilbereich 13 des ersten Halbleiterbereichs 3 von der Spiegelschicht 6 ausgespart ist. Die erste elektrische Kontaktschicht 7 grenzt in dem von der Spiegelschicht unbedeckten Teilbereich 13 des ersten Halbleiterbereichs 3 direkt an den ersten Halbleiterbereich 3 an. Vorzugsweise ist der direkt an die erste elektrische Kontaktschicht 7 angrenzende Teilbereich 13 des ersten Halbleiterbereichs 3 neben dem Anschlusskontakt 14 angeordnet. Auf diese Weise wird eine besonders effektive Stromeinprägung von dem Anschlusskontakt 14 in den ersten Halbleiterbereich 3 erzielt.
  • Der Teilbereich 13, in dem die erste elektrische Kontaktschicht 7 direkt an den ersten Halbleiterbereich 3 angrenzt, kann insbesondere ein um den Anschlusskontakt 14 umlaufender Bereich sein, das heißt der Teilbereich 13 kann insbesondere ring- oder rahmenförmig um den Anschlusskontakt 14 herumgeführt sein.
  • Der Anschlusskontakt 14 ist vorzugsweise außerhalb der Mitte des Halbleiterchips 1 angeordnet. Wie in der Aufsicht in 1B zu sehen, ist der Anschlusskontakt 14 vorzugsweise in der Nähe einer Ecke des Halbleiterchips 1 angeordnet.
  • Es ist vorteilhaft, wenn der Anschlusskontakt 14 nicht unmittelbar an eine Seitenflanke 24 der Halbleiterschichtenfolge 2 angrenzt. Vorzugsweise ist der Anschlusskontakt 14 in lateraler Richtung gesehen allseitig von einem Teil der Halbleiterschichtenfolge 2 umgeben. Dies ermöglicht es, dass der Kontakt zwischen der ersten elektrischen Kontaktschicht 7 und Teilbereichen 13 des ersten Halbleiterbereichs 3 umlaufend um den Anschlusskontakt 14 herum ausgeführt wird, um eine besonders effektive Stromeinprägung in den ersten Halbleiterbereich 3 zu erzielen.
  • In den folgenden 2A bis 2M wird ein Ausführungsbeispiel eines Verfahrens zur Herstellung des optoelektronischen Halbleiterchips beschrieben. Die zuvor beschriebenen vorteilhaften Ausgestaltungen einzelner Bestandteile des optoelektronischen Halbleiterchips gelten in gleicher Weise für das im Folgenden beschriebene Verfahren und umgekehrt.
  • Bei dem in 2A dargestellten Zwischenschritt des Verfahrens ist die Halbleiterschichtenfolge 2, die den ersten Halbleiterbereich 3, die aktive Zone 4 und den zweiten Halbleiterbereich 5 umfasst, auf ein Aufwachssubstrat 20 aufgewachsen worden. Das Aufwachsen erfolgt vorzugsweise epitaktisch, insbesondere mittels MOVPE. Die Halbleiterschichtenfolge 2 kann beispielsweise Nitridverbindungshalbleitermaterialien enthalten und das Aufwachsubstrat 20 ein Saphirsubstrat sein. Der erste Halbleiterbereich 3 ist vorzugsweise ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 5 ist vorzugsweise ein n-Typ-Halbleiterbereich.
  • Bei dem in 2B dargestellten Verfahrensschritt wurde eine Oxidschicht 25, beispielsweise eine Siliziumoxidschicht, auf den zweiten Halbleiterbereich 5 aufgebracht. Die Oxidschicht 25 dient zum Schutz des ersten Halbleiterbereichs 3 bei nachfolgenden Fotolithographie- und Ätzprozessen.
  • Beim dem in 2C dargestellten Zwischenschritt wurde die Halbleiterschichtenfolge 2 fotolithographisch, insbesondere mittels reaktivem Ionenätzen (RIE-Reactive Ion Etching) strukturiert, wobei die Halbleiterschichtenfolge 2 in Teilbereichen bis in den zweiten Halbleiterbereich 5 hinein abgetragen wurde, das heißt der erste Halbleiterbereich 3 und die aktive Zone 4 sind in diesen Bereichen vollständig entfernt worden. Die auf diese Weise in Teilbereichen freigelegte Oberfläche des zweiten Halbleiterbereichs 5 kann durch induktiv gekoppeltes Plasmaätzen (ICP) behandelt werden, um das spätere Aufbringen eines Anschlusskontakts vorzubereiten.
  • Bei dem in 2D dargestellten Verfahrensschritt ist die zuvor aufgebrachte Oxidschicht wieder entfernt worden, beispielsweise durch Ätzen mittels gepufferter Flusssäure (BOE – Buffered Oxide Etch). Weiterhin ist auf die zuvor strukturierte Halbleiterschichtenfolge 2 eine Metallisierung 26 aufgebracht worden, die vorzugsweise Silber oder Aluminium enthält und im fertigen Halbleiterchip Bereiche der Spiegelschicht und der zweiten elektrischen Kontaktschicht ausbildet. Vorteilhaft wird auf die Silber oder Aluminium enthaltende Metallisierung 26 eine Schutzschicht aufgebracht, beispielsweise ein Pt-Ti-Pt-Schichtenfolge (nicht dargestellt).
  • Bei dem in 2E dargestellten Verfahrensschritt ist die Metallisierung 26 zur Ausbildung von getrennten Kontakten für den ersten Halbleiterbereich 3 und den zweiten Halbleiterbereich 5 strukturiert worden, beispielsweise mittels Fotolithographie. Die nach der Strukturierung auf dem ersten Halbleiterbereich 3 angeordneten Teilbereiche der Metallisierung bilden im fertigen Halbleiterchip die Spiegelschicht 6 aus. Die auf dem zweiten Halbleiterbereich 5 angeordneten Bereiche 8a der Metallisierung bilden im fertigen Halbleiterchip Teile der zweiten elektrischen Kontaktschicht aus.
  • Auf die auf diese Weise hergestellte Struktur wurde bei dem in 2F dargestellten Zwischenschritt eine elektrisch isolierende Schicht 9 aufgebracht. Die elektrisch isolierende Schicht 9 kann insbesondere eine Siliziumoxid- oder eine Siliziumnitridschicht sein.
  • Beim dem in 2G dargestellten Zwischenschritt wurden Öffnungen in der elektrisch isolierenden Schicht 9 erzeugt, um insbesondere die Spiegelschicht 6 freizulegen. Die Öffnungen können mittels Fotolithographie erzeugt werden, wobei insbesondere eine Ätzschritt mittels BOE erfolgen kann. Dies ermöglicht es, in einem späteren Verfahrensschritt eine Kontaktschicht auf die von der Halbleiterschichtenfolge 2 abgewandte Grenzfläche 16 der Spiegelschicht 6 aufbringen zu können. Bereichsweise wurde die elektrisch isolierende Schicht 9 bis zu einem Teilbereich 13 des ersten Halbleiterbereichs 3 abgetragen.
  • Bei dem in 2H dargestellten Zwischenschritt ist die erste elektrische Kontaktschicht 7 aufgebracht und fotolithographisch strukturiert worden. Die erste elektrische Kontaktschicht 7 bedeckt die Oberfläche der Spiegelschicht 6 und stellt auf diese Weise zum einen den elektrischen Anschluss zum ersten Halbleiterbereich 3 her, und dient zum anderen als Verkapselung für das Material der Spiegelschicht 6. Die erste elektrische Kontaktschicht 7 kann insbesondere Gold, Titan, Chrom, Titannitrid, Titanwolframnitrid oder Nickel enthalten oder daraus bestehen. Es ist auch möglich, dass die erste elektrische Kontaktschicht 7 mehrere Teilschichten umfasst. Beispielsweise kann die erste elektrische Kontaktschicht 7 eine Titanschicht und eine nachfolgende Goldschicht umfassen.
  • Bei dem in 2I dargestellten Zwischenschritt wurde eine elektrisch isolierende Schicht 9 aufgebracht, um die zuvor aufgebrachte erste elektrische Kontaktschicht 7 zu isolieren.
  • Bei dem in 2J dargestellten Zwischenschritt wurden Öffnungen in der elektrisch isolierenden Schicht 9 erzeugt, um die zuvor aufgebrachten Teilbereiche 8a der zweiten elektrischen Kontaktschicht freizulegen. Dies kann beispielsweise fotolithografisch in Verbindung mit einem BOE-Ätzen erfolgen.
  • Bei dem in 2K dargestellten Zwischenschritt wurde die gesamte zuvor hergestellte Schichtstruktur mit der zweiten elektrischen Kontaktschicht 8 überdeckt. Die zweite elektrische Kontaktschicht 8 enthält vorzugsweise Silber, Aluminium oder eine Legierung mit Silber oder Aluminium. Die zweite elektrische Kontaktschicht 8 dient zur elektrischen Kontaktierung des zweiten Halbleiterbereichs 5, der insbesondere ein n-Typ-Halbleiterbereich sein kann. Zur Herstellung des Kontakts zum zweiten Halbleiterbereich 5 grenzt die zweite elektrische Kontaktschicht 8 zum einen in einen Durchbruch 18, der durch den ersten Halbleiterbereich 3 und die aktive Zone 4 hindurch verläuft, an den zweiten Halbleiterbereich 5 an. Weiterhin grenzt die zweite elektrische Kontaktschicht 8 in einem Teilbereich 15 des zweiten Halbleiterbereichs 5, der entlang des Randes des Halbleiterchips 1 verläuft, an den zweiten Halbleiterbereich 5 an. Insbesondere ist auf diese Weise ein vollständig um einen Rand des Halbleiterchips 1 umlaufender Kontakt zwischen der zweiten elektrischen Kontaktschicht 8 und dem zweiten Halbleiterbereich 5 realisiert. Auf diese Weise wird eine besonders effiziente Stromeinprägung in den Halbleiterchip 1 erzielt.
  • Bei dem in 2L dargestellten Zwischenschritt ist der Halbleiterchip 1 an einer von dem Aufwachssubstrat 20 abgewandten Seite mittels einer Lotschicht 21 mit einem Trägersubstrat 10 verbunden worden. Vor dem Verbinden des Trägersubstrats 10 mit dem Halbleiterchip 1 wird vorzugsweise eine Barriereschicht 22 auf die zweite elektrische Kontaktschicht 8 aufgebracht, um die vorzugsweise Silber oder Aluminium enthaltende zweite elektrische Kontaktschicht 8 vor einer Diffusion von Bestandteilen der Lotschicht 21 zu schützen. Die Lotschicht 21 kann insbesondere AuSn enthalten. Die Barriereschicht 22 kann beispielsweise TiWN enthalten.
  • Das Trägersubstrat 10 ist vorzugsweise ein elektrisch leitfähiges Substrat, beispielsweise ein dotierter Halbleiterwafer aus Silizium oder Germanium.
  • Bei dem in 2M dargestellten Zwischenschritt ist das Aufwachssubstrat 20 von dem Halbleiterchip 1 abgelöst worden. Der Halbleiterchip 1 ist im Vergleich zu den vorherigen Figuren um 180° gedreht dargestellt, da nun das dem ursprünglichen Aufwachssubstrat gegenüberliegende Trägersubstrat 10 als alleiniger Träger des Halbleiterchips 1 fungiert. Das Aufwachssubstrat, insbesondere ein Saphir-Substrat, kann zum Beispiel mittels eines Laser-Lift-Off-Prozesses von der Halbleiterschichtenfolge 2 abgelöst werden. Die Hauptfläche 12 des Halbleiterchips 1, von dem das Aufwachssubstrat 20 abgelöst wurde, wurde bei dem in 2M dargestellten Zwischenschritt zusätzlich mit einer Auskoppelstruktur 23 versehen, beispielsweise durch Ätzen mit KOH. Dies ist vorteilhaft, da die zweite Hauptfläche 12 des Halbleiterchips 1 im fertigen optoelektronischen Halbleiterchip 1 als Strahlungsauskoppelfläche dient.
  • In einem weiteren Verfahrensschritt wird, wie in 1A dargestellt, der zweite Halbleiterbereich 5 mit einer Mesa-Struktur versehen, so dass der Halbleiterchip 1 in dem zweiten Halbleiterbereich 5 insbesondere schräge Seitenflanken 24 aufweisen kann. Weiterhin wird in dem zweiten Halbleiterbereich 5 eine Ausnehmung 17 erzeugt, in der der zweite Halbleiterbereich 5 bis zu der ersten elektrischen Kontaktschicht 7 abgetragen wird. Die Ausnehmung 17 kann schräge Seitenflanken 28 aufweisen. Das Herstellen der Mesa-Struktur und der Ausnehmung 17 kann durch einen nasschemischen Ätzprozess oder durch Trockenätzen erfolgen. Dadurch, dass die erste elektrische Kontaktschicht 7 in der Ausnehmung 17 freigelegt ist, bildet sie dort einen von außen zugänglichen elektrischen Anschlusskontakt 14 aus, der insbesondere als Bondpad zur Herstellung eines Drahtanschlusses dienen kann. Ein weiterer elektrischer Anschluss kann an der Rückseite des vorzugsweise elektrisch leitfähigen Trägersubstrats 10 vorgesehen sein, um auf diese Weise die zweite elektrische Kontaktschicht 8 elektrisch anzuschließen.
  • Auf diese Weise wurde das in 1A dargestellte Ausführungsbeispiel eines optoelektronischen Halbleiterchips 1 hergestellt.
  • Das in 3A in einem Querschnitt und in 3B in einer Aufsicht dargestellte zweite Ausführungsbeispiel eines optoelektronischen Halbleiterchips unterscheidet sich von dem in 1A dargestellten ersten Ausführungsbeispiel dadurch, dass die Ausnehmung 17 in der Halbleiterschichtenfolge 2 durch die gesamte Halbleiterschichtenfolge 2 hindurch bis zu der ersten elektrischen Kontaktschicht 7 hin führt. Der Anschlusskontakt 14 befindet sich daher auf der Höhe der ursprünglichen Oberflächen der Halbleiterschichtenfolge 2.
  • Gegenüber dem in Figur 1A dargestellten Ausführungsbeispiel hat das in 3A dargestellte Ausführungsbeispiel folgenden Vorteil: Bei dem in 1A dargestellten Ausführungsbeispiel werden die an den Randbereich des Anschlusskontakts 14 angrenzenden Teilbereiche der elektrisch isolierenden Schicht 9 von der ersten elektrischen Kontaktschicht 7 überformt, die wiederum von dem Bereich der elektrisch isolierenden Schicht 9 überformt wird, der in einem Teilbereich 19 in Kontakt mit der Spiegelschicht 6 ist. Falls die Stufe, die durch die an den Anschlusskontakt angrenzenden Bereich der elektrisch isolierenden Schicht 9 gebildet werden, nur schlecht von der elektrischen Kontaktschicht 7 überformt werden, besteht die Gefahr, dass diese Teilbereiche der elektrisch isolierenden Schicht 9 mit der darüber angeordneten elektrisch isolierenden Schicht 9 in Kontakt geraten und auf diese Weise die Gefahr besteht, dass Feuchtigkeit durch die an das Umgebungsmedium angrenzenden Teilbereiche der elektrisch isolierenden Schicht 9 bis zur Spiegelschicht 6 gelangt.
  • Dieses wird bei dem in 3A dargestellten Ausführungsbeispiel vermieden, da die elektrisch isolierende Schicht 9, die in Kontakt mit der Spiegelschicht 6 ist, keine weitere elektrisch isolierende Schicht überformt, die in Kontakt mit dem Umgebungsmedium ist. Allerdings muss bei dem in 3A dargestellten Ausführungsbeispiel eine weitere elektrisch isolierende Schicht 27 zumindest auf die Seitenflanken 28 der Ausnehmung 17 aufgebracht werden, um die dort freigelegte aktive Zone 4 zu schützen. Diese zusätzliche elektrisch isolierende Schicht 27 kann beispielsweise auf die gesamte vom Trägersubstrat 10 abgewandte zweite Hauptfläche 12 des Halbleiterchips 1, mit Ausnahme des Anschlusskontakts 14, aufgebracht werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2009/106069 A1 [0002]

Claims (15)

  1. Optoelektronischer Halbleiterchip (1), umfassend: – eine Halbleiterschichtenfolge (2), die einen ersten Halbleiterbereich (3) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (5) eines zweiten Leitungstyps und eine zwischen dem ersten (3) und dem zweiten Halbleiterbereich (5) angeordnete aktive Zone (4) aufweist, – ein Trägersubstrat (10), wobei die Halbleiterschichtenfolge (2) eine dem Trägersubstrat (10) zugewandte erste Hauptfläche (11) und eine gegenüberliegende zweite Hauptfläche (12) aufweist, – eine erste elektrische Kontaktschicht (7) und eine zweite elektrische Kontaktschicht (8), die zumindest bereichsweise zwischen dem Trägersubstrat (10) und der ersten Hauptfläche (11) der Halbleiterschichtenfolge (2) angeordnet sind, wobei die zweite elektrische Kontaktschicht (8) durch einen Durchbruch (18) in dem ersten Halbleiterbereich (3) und der aktiven Zone (4) in den zweiten Halbleiterbereich (5) geführt ist, – eine elektrisch isolierende Schicht (9), die die erste elektrische Kontaktschicht (7) und die zweite elektrische Kontaktschicht (8) elektrisch voneinander isoliert, und – eine Spiegelschicht (6), die zwischen der Halbleiterschichtenfolge (2) und dem Trägersubstrat angeordnet (10) ist, wobei – die Spiegelschicht (6) an Teilbereiche der ersten elektrischen Kontaktschicht (7) und an Teilbereiche (19) der elektrisch isolierenden Schicht (9) angrenzt, wobei der überwiegende Teil der dem Trägersubstrat (10) zugewandten Grenzfläche (16) der Spiegelschicht (6) von der ersten elektrischen Kontaktschicht (7) bedeckt ist, – die Teilbereiche (19) der elektrisch isolierenden Schicht (9), die an die Spiegelschicht (6) angrenzen, derart von der zweiten elektrischen Kontaktschicht (8) bedeckt sind, dass sie an keiner Stelle an ein Umgebungsmedium des optoelektronischen Halbleiterchips (1) angrenzen, und – die Halbleiterschichtenfolge (2) eine Ausnehmung (17) aufweist, in der die erste elektrische Kontaktschicht (8) zur Ausbildung eines Anschlusskontakts (14) freigelegt ist.
  2. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die erste elektrische Kontaktschicht (7) Gold, Titan, Chrom, Titannitrid, Titanwolframnitrid oder Nickel enthält.
  3. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Spiegelschicht (6) Silber, Aluminium oder eine Silber- oder Aluminiumlegierung enthält.
  4. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die zweite elektrische Kontaktschicht (8) Silber, Aluminium oder eine Silber- oder Aluminiumlegierung enthält.
  5. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die elektrisch isolierende Schicht (9) ein Siliziumoxid, ein Siliziumnitrid, ein Siliziumoxinitrid oder ein Aluminiumoxid enthält.
  6. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die erste elektrische Kontaktschicht (7) unmittelbar an einen Teilbereich (13) des ersten Halbleiterbereichs (3) angrenzt, der neben dem Anschlusskontakt (14) angeordnet ist.
  7. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei ein Teilbereich (15) des zweiten Halbleiterbereichs (5) den ersten Halbleiterbereich (3) seitlich überragt.
  8. Optoelektronischer Halbleiterchip nach Anspruch 7, wobei die zweite elektrische Kontaktschicht (8) in dem Teilbereich (15), in dem der zweite Halbleiterbereich (5) den ersten Halbleiterbereich (3) seitlich überragt, zumindest teilweise direkt an den zweiten Halbleiterbereich (5) angrenzt.
  9. Optoelektronischer Halbleiterchip nach Anspruch 8, wobei die zweite elektrische Kontaktschicht (8) einen umlaufenden Kontakt, der vollständig um den ersten Halbeiterbereich (3) herumgeführt ist, zu dem zweiten Halbleiterbereich (5) der Halbleiterschichtenfolge (2) ausbildet.
  10. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Anschlusskontakt (14) außerhalb der Mitte des Halbleiterchips (1) angeordnet ist.
  11. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Anschlusskontakt (14) in lateraler Richtung gesehen allseitig von einem Teil der Halbleiterschichtenfolge (2) umgeben ist.
  12. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterbereich (3) ein p-Typ Halbleiterbereich ist.
  13. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterbereich (5) ein n-Typ Halbleiterbereich ist.
  14. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge (2) kein Aufwachssubstrat (20) aufweist.
  15. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (1) mittels einer Lotschicht (21) mit dem Trägersubstrat (10) verbunden ist.
DE102010045784.1A 2010-09-17 2010-09-17 Optoelektronischer Halbleiterchip Expired - Fee Related DE102010045784B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102010045784.1A DE102010045784B4 (de) 2010-09-17 2010-09-17 Optoelektronischer Halbleiterchip
JP2013528584A JP5759004B2 (ja) 2010-09-17 2011-08-22 オプトエレクトロニクス半導体チップ
KR1020137008958A KR101590235B1 (ko) 2010-09-17 2011-08-22 광전자 반도체 칩
CN201180044299.5A CN103109382B (zh) 2010-09-17 2011-08-22 光电子半导体芯片
US13/821,554 US8866175B2 (en) 2010-09-17 2011-08-22 Optoelectronic semiconductor chip
PCT/EP2011/064386 WO2012034828A1 (en) 2010-09-17 2011-08-22 Optoelectronic semiconductor chip
EP11746249.9A EP2617068A1 (de) 2010-09-17 2011-08-22 Optoelektronischer halbleiterchip
TW100131880A TWI451568B (zh) 2010-09-17 2011-09-05 光電半導體晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010045784.1A DE102010045784B4 (de) 2010-09-17 2010-09-17 Optoelektronischer Halbleiterchip

Publications (2)

Publication Number Publication Date
DE102010045784A1 true DE102010045784A1 (de) 2012-03-22
DE102010045784B4 DE102010045784B4 (de) 2022-01-20

Family

ID=44509350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010045784.1A Expired - Fee Related DE102010045784B4 (de) 2010-09-17 2010-09-17 Optoelektronischer Halbleiterchip

Country Status (8)

Country Link
US (1) US8866175B2 (de)
EP (1) EP2617068A1 (de)
JP (1) JP5759004B2 (de)
KR (1) KR101590235B1 (de)
CN (1) CN103109382B (de)
DE (1) DE102010045784B4 (de)
TW (1) TWI451568B (de)
WO (1) WO2012034828A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014032938A1 (de) * 2012-09-03 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2014044752A1 (de) * 2012-09-20 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen
WO2014114524A1 (de) * 2013-01-28 2014-07-31 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2014154503A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2015121062A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
US10566500B2 (en) 2016-06-17 2020-02-18 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
JP6462274B2 (ja) * 2014-08-21 2019-01-30 株式会社東芝 半導体発光素子
TWI563490B (en) 2015-12-04 2016-12-21 Ind Tech Res Inst Display pixel and display panel
CN113380932A (zh) 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法
WO2022247742A1 (zh) * 2021-05-24 2022-12-01 厦门乾照光电股份有限公司 一种led芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147886A1 (de) * 2001-09-28 2003-04-24 Osram Opto Semiconductors Gmbh Lumineszenzdiode und Herstellungsverfahren
DE102007022947A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2009106069A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102009030243A1 (de) * 2008-10-22 2010-05-12 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemittervorrichtung
DE102009010480A1 (de) * 2009-02-25 2010-09-02 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemissionsvorrichtung, Verfahren zum Herstellen derselben und Halbleiter-Lichtemissionsvorrichtungs-Baugruppe, die diese verwendet

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP2003243705A (ja) * 2002-02-07 2003-08-29 Lumileds Lighting Us Llc 発光半導体の方法及び装置
JP4973189B2 (ja) * 2004-10-19 2012-07-11 日亜化学工業株式会社 半導体素子
JP4453515B2 (ja) * 2004-10-22 2010-04-21 豊田合成株式会社 半導体発光素子
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR100872717B1 (ko) * 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
CN101257076B (zh) * 2008-03-27 2011-03-23 鹤山丽得电子实业有限公司 发光二极管的制造方法
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008032236A1 (de) * 2008-06-30 2010-04-01 Eberhard-Karls-Universität Tübingen Isolierung und/oder Identifizierung von Stammzellen mit adipozytärem, chondrozytärem und pankreatischem Differenzierungspotential
KR101165252B1 (ko) 2008-06-30 2012-07-17 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP7127503B2 (ja) * 2018-11-14 2022-08-30 株式会社デンソー 送信制御装置、携帯機、車両システム、送信制御方法、制御方法、及び制御プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147886A1 (de) * 2001-09-28 2003-04-24 Osram Opto Semiconductors Gmbh Lumineszenzdiode und Herstellungsverfahren
DE102007022947A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2009106069A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102009030243A1 (de) * 2008-10-22 2010-05-12 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemittervorrichtung
DE102009010480A1 (de) * 2009-02-25 2010-09-02 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemissionsvorrichtung, Verfahren zum Herstellen derselben und Halbleiter-Lichtemissionsvorrichtungs-Baugruppe, die diese verwendet

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014032938A1 (de) * 2012-09-03 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2014044752A1 (de) * 2012-09-20 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen
JP2015533022A (ja) * 2012-09-20 2015-11-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ
US9299897B2 (en) 2012-09-20 2016-03-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip having a plurality of active regions arranged alongside one another
DE102012108879B4 (de) 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
WO2014114524A1 (de) * 2013-01-28 2014-07-31 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
CN104956501A (zh) * 2013-01-28 2015-09-30 欧司朗光电半导体有限公司 用ald层封装的光电子半导体芯片和相应的制造方法
US9761770B2 (en) 2013-01-28 2017-09-12 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip encapsulated with an ALD layer and corresponding method for production
WO2014154503A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2015121062A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
US9685591B2 (en) 2014-02-14 2017-06-20 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
US10566500B2 (en) 2016-06-17 2020-02-18 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
KR20130054416A (ko) 2013-05-24
EP2617068A1 (de) 2013-07-24
US8866175B2 (en) 2014-10-21
TW201230319A (en) 2012-07-16
KR101590235B1 (ko) 2016-01-29
TWI451568B (zh) 2014-09-01
DE102010045784B4 (de) 2022-01-20
JP2013537369A (ja) 2013-09-30
JP5759004B2 (ja) 2015-08-05
US20130228819A1 (en) 2013-09-05
WO2012034828A1 (en) 2012-03-22
CN103109382B (zh) 2016-10-19
CN103109382A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
DE102010045784B4 (de) Optoelektronischer Halbleiterchip
EP2149161B1 (de) Optoelektronisches bauelement
EP2695207B1 (de) Optoelektronischer halbleiterchip
DE102006057747B4 (de) Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102008022942A1 (de) Strahlungsemittierender Halbleiterchip
WO2009039805A1 (de) Optoelektronisches bauelement sowie verfahren zu dessen herstellung
DE102005007601A1 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015100578A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
DE102014102029A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102015120323A1 (de) Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2017178627A1 (de) Optoelektronischer halbleiterchip
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2017009085A1 (de) Optoelektronisches halbleiterbauelement
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015102857A1 (de) Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed

Effective date: 20131126

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee