WO2015177164A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2015177164A1
WO2015177164A1 PCT/EP2015/061015 EP2015061015W WO2015177164A1 WO 2015177164 A1 WO2015177164 A1 WO 2015177164A1 EP 2015061015 W EP2015061015 W EP 2015061015W WO 2015177164 A1 WO2015177164 A1 WO 2015177164A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
mesa
semiconductor chip
sequence
aluminum
Prior art date
Application number
PCT/EP2015/061015
Other languages
English (en)
French (fr)
Inventor
Alexander Pfeuffer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/309,260 priority Critical patent/US9806225B2/en
Priority to DE112015002379.8T priority patent/DE112015002379B4/de
Publication of WO2015177164A1 publication Critical patent/WO2015177164A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • Optoelectronic semiconductor chip can be, for example, a light-emitting diode chip or a laser diode chip, which are each provided for the emission of electromagnetic radiation. Furthermore, it may be in the
  • Optoelectronic semiconductor chip to a photodiode chip which is provided for the detection of electromagnetic radiation act.
  • a growth substrate is first provided.
  • the growth substrate may be a temporary carrier that is removed during the process or after completion of the process.
  • the growth substrate may be a semiconductor body, on which subsequent layers of the semiconductor chip can be epitaxially deposited, for example.
  • a semiconductor layer sequence having a p-type layer, an active zone and an n-type layer is grown on the growth substrate.
  • the growth of the n-type layer occurs before the growth of the active region and the p-type layer.
  • the n-type layer is thus arranged in a stacking direction between the growth substrate and the p-type layer.
  • a top surface of the p-type layer then forms a top surface of the
  • the semiconductor layer sequence has a
  • Main extension plane in which it extends in lateral directions. Perpendicular to the main extension plane, for example in the stacking direction, ie in a vertical direction
  • the semiconductor layer sequence has a thickness.
  • the thickness of the semiconductor layer sequence is small compared to the maximum extent of the semiconductor layer sequence in a lateral direction.
  • the active zone is particularly for emission or for
  • the semiconductor layer sequence may comprise a nitride compound semiconductor material or be formed of a nitride compound semiconductor material.
  • the semiconductor layer sequence becomes at its the growth substrate away side by area removed. As a result, an opening is formed which extends through the p-conducting layer and the active zone into the n-conducting layer of the semiconductor layer sequence.
  • the breakthrough completely penetrates the p-type layer and the active region.
  • the n-type layer is not completely broken by the breakdown. That is, the breakdown ends in the n-type layer and
  • At least one top surface of the p-type layer is no longer simply contiguous after the area-wise removal, while at least one top surface of the n-type layer is simply coherent after the area-wise removal.
  • the breakthrough allows electrical contacting of the n-type layer.
  • Photographic technique done. For this purpose, a photoresist is first applied as a mask and then the to be removed
  • a protective layer is deposited on a side of the semiconductor layer sequence facing away from the growth substrate. At least one top surface of the protective layer is contiguous
  • the protective layer surrounds the opening in the manner of a frame, the opening remaining free of the protective layer.
  • the protective layer can be constructed in the stacking direction from one or more layers.
  • the protective layer may be a metal such as
  • titanium, chromium, silver, rhodium, tungsten, nickel or a transparent conductive oxide such as ITO include.
  • the active zone which generates red and / or infrared light the
  • Protective layer further gold include.
  • the layer sequence of the protective layer can be constructed as follows: Ti-Ag-TiWN or ITO-Ag-TiWN.
  • the specified order of the materials is observed in the stacking direction.
  • the protective layer may be formed electrically conductive.
  • the multi-layered design can ensure the simultaneous fulfillment of different requirements.
  • a high reflectivity can be ensured by the choice of, for example, silver, rhodium and / or gold as the middle layer of the layer sequence of the protective layer.
  • an outer layer that allows titanium, chromium, tungsten, nickel, ITO and / or combinations of these
  • a "high reflectivity" of a layer and / or layer sequence can be given here and below if the reflectivity of the layer and / or the
  • Layer sequence for an electromagnetic radiation emitted by the active zone is at least 80%, preferably at least 90%.
  • the geometric shape of the Protective layer is produced for example by means of a lift-off process.
  • an aluminum layer is deposited over the whole area on the side of the semiconductor layer sequence facing away from the growth substrate.
  • the deposition can be done, for example, by vapor deposition of the aluminum layer.
  • the aluminum layer in particular contains aluminum or may be used in the context of
  • Manufacturing tolerances consist of aluminum. "In the context of manufacturing tolerances” can here and below
  • Aluminum layer may be present.
  • the aluminum layer may in particular be designed to be electrically conductive. It is possible that the aluminum layer of the electric
  • the aluminum layer may at least in places be in direct contact with the aluminum layer.
  • the aluminum layer may further be formed in the stacking direction of a plurality of layers, wherein at least one of the layers may comprise a compound of aluminum and titanium.
  • the aluminum layer covers a the
  • the aluminum layer completely covers a side of the protective layer facing away from the growth substrate.
  • the deposition of the aluminum layer can in particular
  • the aluminum layer directly adjoins the
  • the aluminum layer is therefore in direct contact with the protective layer and may be electrically conductively connected to the protective layer.
  • the growth substrate is removed.
  • Semiconductor chip is thus free of a growth substrate after its completion.
  • the growth substrate can
  • a mesa is formed. This is a mesa
  • the p-type layer, the n-type layer and the active region at the regions of the protective layer are completely removed.
  • Protective layer done. In other words, it is possible that the semiconductor layer sequence is removed only in areas that are covered by the protective layer.
  • the protective layer is at least partially freely accessible from the outside.
  • the mesa also includes a p conductive layer, an active zone and an n-type
  • the mesa may take the form of a
  • this comprises the following steps:
  • Aluminum layer as n-contact layer provides.
  • Such a layer has the particular advantage that the threshold voltage of the semiconductor chip is reduced due to reduced ohmic losses and the n-contact region has a high reflectivity.
  • values of a threshold voltage of less than 3 V, with a starting current of approximately 350 mA can be achieved.
  • Aluminum has a higher aging stability and does not tarnish strongly in comparison to silver during oxidation.
  • Dielectric relatively strong compared to a also offering as n-contacting material silver.
  • the semiconductor layer sequence on a nitride compound semiconductor material In accordance with at least one embodiment of the method for producing an optoelectronic semiconductor chip the semiconductor layer sequence on a nitride compound semiconductor material.
  • nitride compound semiconductor based means that the epitaxial epitaxial layer sequence, or at least one layer thereof, comprises a nitride III / V compound semiconductor material, preferably Al n Ga m In ] ⁇ n m where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1. This material does not necessarily have to be mathematically exact
  • composition according to the above formula may contain one or more dopants as well as additional
  • the formation of the mesa in step F) takes place with a wet-chemical etching method.
  • a wet-chemical etching method Preferably, hot phosphoric acid is used for this purpose.
  • hot potassium liquor it is also possible to use hot potassium liquor for the wet-chemical etching process.
  • dry chemical etching process is cheaper to use, has a higher accuracy of the etched structures result and the resulting component may have, for example, a better small-current behavior.
  • wet chemistry which is used to etch a
  • Nitride compound semiconductor material particularly of GaN, such as hot phosphoric acid, however, there is a problem that aluminum passes through them
  • the protective layer that seals against the hot phosphoric acid provided.
  • the protective layer can be constructed in the stacking direction of several layers.
  • the protective layer is formed from a material which is etched by the wet chemistry used at an etching rate which is at least a factor of 100, preferably a factor of 1000, particularly preferably a factor of 10000, lower than the etching rate for the nitride compound semiconductor material.
  • the protective layer is thus hardly or not etched by the hot phosphoric acid and / or the hot potassium hydroxide. In particular, the etching can thus be stopped before it can lead to material changes or material removal on the protective layer.
  • the deposition of the protective layer in step D) takes place by means of a deposition method which conforms conformally. Especially become during the deposition of the protective layer corners and / or
  • Edges of previously grown layers conformally covered by the protective layer conformally covered by the protective layer.
  • a conformal deposition for example, sputtering or vapor deposition with a planetary gear is suitable.
  • vapor deposition in which no conforming
  • edges or corners results, thus a complete or conformal deformation of the corners and / or edges can be achieved.
  • steep edges grain boundaries at the edges and / or corners and / or incomplete over-shaping of the previously grown layers can thus be avoided.
  • the mirror layer deposited on a the growth substrate facing away from the top surface of the semiconductor layer sequence.
  • the deposition can be done for example by vapor deposition.
  • the mirror layer may in particular be an electrically conductive layer, which is provided for contacting the p-type layer.
  • the mirror layer can be in direct contact with the p-type
  • the mirror layer stand.
  • the mirror layer is in a top view
  • a "top view” is here and below by a supervision of a
  • the mirror layer is in particular designed to be reflective for electromagnetic radiation generated by the active zone.
  • the mirror layer may comprise silver, gold, rhodium, aluminum and / or platinum.
  • the top surface of the semiconductor layer sequence remains free at least in places in the areas in which the formation of the openings in step B), at least in places free of the mirror layer. For this purpose, for example, find a photo technique application.
  • a contacting layer is deposited on a side of the mirror layer facing away from the semiconductor layer sequence.
  • the contacting layer is electrically conductively connected to the mirror layer.
  • the contacting layer covers the mirror layer at least in places. However, it is also possible that the contacting layer the
  • the contacting layer may be formed, for example, with gold and / or platinum.
  • the contacting layer is partially adjacent directly to the top surface of the semiconductor layer sequence.
  • facing contact surface of the contacting layer is in a plane with the top surface of the semiconductor layer sequence.
  • a first passivation layer is formed over the whole area of the substrate
  • the first passivation layer is in particular formed electrically insulating.
  • Passivation layer may consist of several layers in the stacking direction, but it is also possible that the first passivation layer is composed of only a single layer.
  • the first passivation layer comprises a dielectric, electrically insulating material, such as
  • silicon oxide for example, silicon oxide
  • the first passivation layer is in the region of the breakdown
  • the first passivation layer is removed in the region in which the at least one breakdown adjoins the n-conducting layer. This allows in particular an electrical contacting of the n-type layer from the outside.
  • Passivation layer remains in particular in the areas of the breakthrough, in which the breakthrough adjacent to the p-type layer and the active zone. This is to avoid a short circuit.
  • the first passivation layer extends into the aperture.
  • regions of the aluminum layer at least fill the at least one breakthrough after the application of the aluminum layer
  • the breakthrough except for the areas where the first passivation layer is present, completely filled by the aluminum layer.
  • the aluminum layer is electrically conductively connected to the n-type layer.
  • connection carrier may include a Lotsystem and a Lotsperre.
  • the Lotsperre can be, for example, surface applied TiWN layers.
  • connection carrier is in particular for electrical
  • connection carrier can be contacted from the outside.
  • the connection carrier can, for example, be placed on another carrier and connected to it by means of soldering, gluing and / or sintering.
  • Connection carrier can do this on his the
  • the other carrier such as a printed circuit board
  • the component resulting from the connection of the optoelectronic semiconductor chip and the further carrier can be, for example, SMD-mountable.
  • connection carrier can in particular mechanically
  • Connection carrier a mechanically stabilizing
  • Decoupling structure formed on a side facing away from the connection carrier outer surface of the mesa.
  • the coupling-out structure can be any suitable coupling-out structure.
  • the coupling-out structure can be any suitable coupling-out structure.
  • the coupling-out structure serves for improved decoupling of the generated electromagnetic radiation.
  • the coupling-out structure the transmission of the electromagnetic radiation which is on the the
  • connection carrier facing away from the outer surface of the mesa, increased by said outer surface.
  • a second passivation layer is deposited over the whole area on all the exposed outer surfaces of the mesa facing away from the connection carrier.
  • the second passivation layer covers all the exposed outer surfaces of the protective layer and / or the contacting layer facing away from the connection carrier.
  • Optoelectronic semiconductor chip is thus at this stage of the manufacturing process thus electrically insulated on its sides facing away from the connection carrier surfaces to the outside.
  • the second passivation layer is in particular of a
  • the second Passivation layer is formed electrically insulating.
  • Silica be formed.
  • the second passivation layer is removed in places, wherein the contacting layer is subsequently freely accessible from outside at locations. At these points, a contact pad is then vapor-deposited. This contact pad is used for
  • the optoelectronic semiconductor chip is
  • the optoelectronic semiconductor chip has a mesa.
  • the mesa comprises a semiconductor layer sequence with a p-type layer, an active zone and an n-type layer.
  • the active zone is for generating or detecting
  • the optoelectronic semiconductor chip comprises a via which extends through the p-conducting layer and the active zone into the n-conducting layer.
  • the Through-connection comprises an electrically conductive material, which is electrically conductively connected to the n-conductive layer.
  • the via breaks through the p-type
  • the optoelectronic semiconductor chip comprises a connection carrier with a connection substrate which is attached to one of the
  • the optoelectronic semiconductor chip can, for example, by means of the connection carrier on a
  • Printed circuit board are applied and contacted electrically.
  • the latter comprises a full-surface aluminum layer containing aluminum.
  • the aluminum layer is arranged in particular between the mesa and the connection carrier.
  • the aluminum layer is electrically conductively connected to the n-type layer.
  • the aluminum layer reflects the electromagnetic energy emitted or absorbed by the active zone
  • Aluminum layer for the radiation emitted by the active zone at least 80%, preferably at least 90%.
  • the aluminum layer can directly adjoin the n-type layer.
  • a further layer applied over the entire surface which are formed with a transparent conductive oxide, such as, for example, with ITO can, is upset.
  • This further layer may, for example, have a thickness of at most 100 nm, preferably at most 50 nm. Such a further layer serves for improved electrical contacting of the n-conducting layer of the semiconductor layer sequence.
  • the mesa is lateral of a trench
  • the mesa is characterized by the fact that it is bounded by a frame-like trench.
  • the at least one via is at least partially formed by the material of the aluminum layer.
  • the aluminum layer extends through the p-conducting layer and the active zone into the n-conducting layer.
  • the material of the aluminum layer may in particular be the only electrically conductive material of the plated through hole.
  • the material of the aluminum layer may in particular be the only electrically conductive material of the plated through hole.
  • Aluminum layer may be the only layer of the optoelectronic semiconductor chip, which is provided for electrically contacting the n-type layer.
  • the aluminum layer is formed in a top view, that is, in a plan view from a direction which is perpendicular to the main plane of extension, simply connected.
  • the base of the mesa is completely covered by the aluminum layer in a top view, with the aluminum layer forming the mesa laterally
  • the aluminum layer is thus over the entire surface formed and has along the main extension plane to a greater extent than the mesa.
  • the latter comprises a contacting layer, which is connected in an electrically conductive manner to the p-conducting layer.
  • the contacting layer is at least in places in the region of the trench lateral to the mesa
  • the contact surface of the contacting layer has no depressions and / or roughness which exceeds the usual uniformity or unevenness of the surface roughness of a vapor-deposited layer.
  • the roughness of the contact surface can thus be used to detect the wet-chemical etching process used.
  • this comprises a second one Passivation layer, which is connected to the connection carrier
  • the second passivation layer envelops the mesa in a form-fitting manner.
  • Passivation layer of the trench which encloses the mesa - with the exception of areas where a contact pad
  • the second passivation layer is thus formed almost completely over the entire surface.
  • a cover surface of the second passivation layer facing away from the connection carrier has the same vertical distance, that is to say an equal distance in the vertical direction, to the connection substrate of the connection carrier.
  • the second passivation layer is planar
  • wet chemical etching can be detected. This is explained as follows. As already described, in the case of using a dry chemical etching process, the contacting layer would also be easily etched. In this case, the contact surface of the contacting layer with the top surface of the semiconductor layer sequence would no longer lie in one plane. Thus, on one side of the mesa, where the contacting layer is present, a deeper trench would form than on the other side of the mesa. This would then lead to a non-planar implementation of the second passivation layer. Thus, the top surface of the second passivation layer would not be planar in the region of the trench when using a dry chemical etching process.
  • the optoelectronic semiconductor chip all side surfaces of the mesa are free of the material of the contacting layer. In particular, in the method for producing such an optoelectronic semiconductor chip described above, it is not necessary to remove the material of the contacting layer from the side surfaces of the mesa. In the case of using a
  • Semiconductor chip can be detected.
  • the latter comprises a protective layer whose at least one cover surface is designed to be continuous.
  • the protective layer surrounds the mesa like a frame and is arranged at least in places between the contacting layer and the aluminum layer.
  • the protective layer is in the regions of the trench of the mesa
  • the latter further comprises a mirror layer whose one cover surface is designed to be continuous.
  • the mirror layer is electrically conductively connected to the p-type layer and the contacting layer.
  • the mirror layer almost completely covers the p-type layer of the mesa.
  • the mirror layer surrounds the via-like frame-like.
  • the mirror layer and / or the protective layer are identical to each other.
  • Radiation is reflected by the mirror layer and / or the protective layer.
  • the reflectivity of the protective layer and / or the mirror layer is for the electromagnetic radiation emitted by the active zone
  • a cover surface of the protective layer facing away from the mesa does not form a planar surface and / or the surface
  • Protective layer does not have a uniform thickness.
  • the "thickness" of a layer here and hereinafter is the extent of the layer along the stacking direction. This uneven thickness of the protective layer points to the one used
  • the protective layer is deposited with a conformal covering deposition process.
  • the protective layer is sputtered
  • the Use double-lacquer system provided for the deposition by sputtering. This creates a non-uniformly thick protective layer. In particular, due to the uneven thickness of the protective layer, the
  • the cover surface of the protective layer has, in at least one cross section perpendicular to the connection carrier, a shape which can be approximated by a curve which has a local maximum at the edges of the protective layer, at least one between the two local maxima local minimum is present.
  • the curve it is possible for the curve to run along a lateral direction.
  • the shape of this cross section can therefore correspond to a curve which has horns or points on the sides. These horns or tips are formed in the areas where the masking layers were deposited by deposition by the conformally depositing deposition method.
  • the manufacturing process of the protective layer can be detected at this form of the protective layer.
  • the top surface of the protective layer along a lateral direction at the edges of the protective layer may be spaced a greater distance from the connection carrier than away from the edges.
  • the protective layer can therefore be a
  • FIG. 1 shows an exemplary embodiment of one here
  • Figures 2 to 4 show embodiments of a
  • a growth substrate 1 having a cover surface 1a is provided on the growth substrate 1 .
  • a growth substrate 1 having a cover surface 1a is provided on the growth substrate 1 .
  • a mirror layer 31 is further applied, which is electrically conductively connected to the p-type layer 23 of the semiconductor layer sequence 2.
  • a top surface 31a of the mirror layer 31 is formed in particular continuous.
  • a cover surface 2a of the semiconductor layer sequence 2 remains partially free of the mirror layer 31. In these areas, in later Process steps a breakthrough 70 (not shown here) formed.
  • the contacting layer 4 is in particular electrically conductively connected to the mirror layer 31.
  • the contacting layer 4 covers the mirror layer 31 at least partially.
  • the semiconductor layer sequence 2 is removed in regions, whereby an opening 70, which extends through the p-conducting layer 21 and the active zone 22 into the n-conducting layer 23 of the semiconductor layer sequence 2,
  • the breakdown thus completely penetrates the p-type layer 21 and the active region 22, the n-type layer 23 being only partially penetrated by the aperture 70.
  • a bottom surface 23a of the n-type layer 23 after the formation of the aperture 70 is further formed simply continuous.
  • the first passivation layer 51 completely covers the mirror layer 31 and the contacting layer 4.
  • Semiconductor layer sequence 2 becomes a protective layer 32 after the application of the first passivation layer 51
  • Protective layer 32 is formed simply connected.
  • the protective layer 32 encloses the opening 70 like a frame.
  • the protective layer 32 directly adjoins the first one
  • the aluminum layer 33 becomes
  • the aluminum layer 33 thus completely covers all previously grown layers. In particular, the aluminum layer 33 extends into the aperture 70. In the region of the aperture, the aluminum layer 33 then forms together with the first
  • connection carrier 6 is attached to the side of the aluminum layer 33 facing away from the growth substrate 1.
  • the connection carrier 6 comprises a solder barrier 61, a solder system 62 and a connection substrate 63
  • Substrate 63 is formed in particular mechanically stabilizing.
  • the growth substrate 1 was removed in this process step.
  • a mesa 72 is formed. This is done by removing the
  • Semiconductor layer sequence 2 at the areas of the protective layer 32.
  • the removal is preferably carried out by wet chemical etching. At the areas where the
  • the mesa has a base surface 72 a, which on the side facing the connection carrier 6 side
  • Semiconductor layer sequence 2 is located.
  • outgoing coupling structures 24 are attached to the outer surface of the mesa 72 facing away from the connection carrier 6.
  • the n-conductive layer 23 is at least partially removed, resulting in recesses 24.
  • Connection carrier 6 facing away from outer surface 24a of the mesa then forms a radiation exit surface of the optoelectronic semiconductor chip. According to the schematic sectional illustration of FIG. 1C, a further method step is one described here
  • the process step shows already a finished optoelectronic semiconductor chip.
  • a second passivation layer 52 is applied to exposed outer surfaces of the mesa 72 and the trench facing away from the connection carrier 6. This second passivation layer 52 is subsequently removed in regions. At the areas where the second passivation layer 52 has been removed, a contact pad 41 is applied. A cover surface 6 facing away from the top surface in the region of the trench 52a of the second passivation layer 52 is formed in particular planar. In other words, the top surface in the region of the trench 52a of the second passivation layer 52 has an equal distance in the vertical direction to the terminal substrate 63 of the connection carrier 6. The wet-chemical etching process used to fabricate the mesa 72 is detectable in this planar design.
  • the contacting layer 4 is designed in such a way that it almost nearly reaches the mirror layer 31 on the cover surface of the mirror layer 31 facing away from the semiconductor layer sequence 2
  • FIG. 3 A further exemplary embodiment of an optoelectronic semiconductor chip described here is explained in greater detail in accordance with the schematic sectional representation of FIG. In the embodiment shown here is instead of a Aluminum layer 33, a second mirror layer 34 is attached. As a result, for the production of the optoelectronic semiconductor chip according to the exemplary embodiment of FIG. 3, a further photographic technique is compared to the previous ones
  • the second mirror layer 34 used in the embodiment may be formed with AgPt, for example.
  • the via 71 in the illustrated embodiment includes an additional contact material 35, which may be formed with ZnO, for example.
  • ZnO has the disadvantage that it has a
  • the second mirror layer 34 may start because silver is susceptible to the ingress of moisture, and thus the reflectivity of the second mirror layer 34
  • Top view is taken from above, that is, from a direction perpendicular to the main plane of extension of the
  • FIG. 4A The plan view of Figure 4A corresponds to the sectional view of Figure 3, while the top view of Figure 4B corresponds to the sectional views of Figures IE and / or 2.
  • Main extension plane laterally spaced from each other.
  • the plated-through holes 71 of the embodiment of FIG. 4A are formed, for example, with ZnO. This material reflects those emitted by the active zone
  • the plated-through holes 71 in the supervision are no longer recognizable. Accordingly, the electromagnetic radiation emitted by the active zone appears spatially more homogeneous and results in an aesthetic
  • the embodiment of Figure 4B also has a higher efficiency, since due to the higher reflectivity of the aluminum layer 33 compared to ZnO more light from the active zone 22 can be coupled.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip angegeben, aufweisend: -eine Mesa (72) mit -einer Halbleiterschichtenfolge (2) zur Erzeugung elektromagnetischer Strahlung umfassend eine p-leitende Schicht (21), eine aktive Zone (22) und eine n-leitende Schicht (23), -einer Grundfläche (72a) und -einer Strahlungsdurchtrittsfläche (24a), -eine Durchkontaktierung (71), die sich durch die p-leitende Schicht (21) und die aktive Zone (22) hindurch in die n- leitende Schicht (23) erstreckt, -einen Anschlussträger (6) mit einem Anschlusssubstrat (62), der an einer der Strahlungsdurchtrittsfläche (24a) abgewandten Seite der Mesa (72) angeordnet ist, und -eine ganzflächig ausgebildete Aluminiumschicht (33), die Aluminium enthält und zwischen der Mesa (72) und dem Anschlussträger (6) angeordnet ist, wobei -die Mesa (72) lateral von einem Graben (73) umschlossen ist, die frei von dem Material der Halbleiterschichtenfolge (2) ist, -die Durchkontaktierung (71) zumindest teilweise durch das Material der Aluminiumschicht (33) gebildet ist.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips sowie optoelektronischer Halbleiterchip
Die Druckschrift US 2010/0171135 beschreibt ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie einen optoelektronischen Halbleiterchip. Eine zu lösende Aufgabe ist es, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anzugeben, das besonders effizient durchführbar ist. Zudem soll ein
optoelektronischer Halbleiterchip angegeben werden, der besonders kostengünstig und effizient ist.
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Bei dem
optoelektronischen Halbleiterchip kann es sich beispielsweise um einen Leuchtdiodenchip oder einen Laserdiodenchip, die jeweils zur Emission von elektromagnetischer Strahlung vorgesehen sind, handeln. Ferner kann es sich bei dem
optoelektronischen Halbleiterchip um einen Fotodiodenchip, der zur Detektion elektromagnetischer Strahlung vorgesehen ist, handeln.
Gemäß zumindest einer Ausführung des Verfahrens wird zunächst ein Aufwachssubstrat bereitgestellt. Bei dem Aufwachssubstrat kann es sich beispielsweise um einen temporären Träger handeln, der während des Verfahrens oder nach Abschluss des Verfahrens entfernt wird. Beispielsweise kann es sich bei dem Aufwachssubstrat um einen Halbleiterkörper handeln, auf den nachfolgende Schichten des Halbleiterchips zum Beispiel epitaktisch abgeschieden werden können. Gemäß zumindest einer Ausführungsform des Verfahrens wird auf dem Aufwachssubstrat eine Halbleiterschichtenfolge mit einer p-leitenden Schicht, einer aktiven Zone und einer n-leitenden Schicht aufgewachsen. Zum Beispiel erfolgt das Aufwachsen der n-leitenden Schicht vor dem Aufwachsen der aktiven Zone und der p-leitenden Schicht. Die n-leitende Schicht ist somit in einer Stapelrichtung zwischen dem Aufwachssubstrat und der p- leitenden Schicht angeordnet. Eine Deckfläche der p-leitenden Schicht bildet dann eine Deckfläche der
Halbleiterschichtenfolge .
Die Halbleiterschichtenfolge weist eine
Haupterstreckungsebene auf, in der sie sich in lateralen Richtungen erstreckt. Senkrecht zur Haupterstreckungsebene, beispielsweise in Stapelrichtung, also in einer vertikalen
Richtung, weist die Halbleiterschichtenfolge eine Dicke auf.
Die Dicke der Halbleiterschichtenfolge ist klein gegen die maximale Erstreckung der Halbleiterschichtenfolge in einer lateralen Richtung. Eine Hauptebene der
Halbleiterschichtenfolge bildet dann die Deckfläche der
Halbleiterschichtenfolge .
Die aktive Zone ist insbesondere zur Emission oder zur
Absorption elektromagnetischer Strahlung vorgesehen und befindet sich in Stapelrichtung zwischen der p-leitenden Schicht und der n-leitenden Schicht. Beispielsweise kann die Halbleiterschichtenfolge ein Nitrid- Halbleiterverbindungsmaterial umfassen oder aus einem Nitrid- Halbleiterverbindungsmaterial gebildet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge an ihrer dem Aufwachssubstrat abgewandten Seite bereichsweise entfernt. Hierdurch wird ein Durchbruch ausgebildet, der sich durch die p-leitende Schicht und die aktive Zone hindurch in die n-leitende Schicht der Halbleiterschichtenfolge erstreckt .
Der Durchbruch durchdringt die p-leitende Schicht und die aktive Zone vollständig. Die n-leitende Schicht wird jedoch nicht vollständig von dem Durchbruch durchbrochen. Das heißt, der Durchbruch endet in der n-leitenden Schicht und
durchdringt diese nicht vollständig. Somit ist zumindest eine Deckfläche der p-leitenden Schicht nach dem bereichsweisen Entfernen nicht mehr einfach zusammenhängend ausgebildet, während zumindest eine Deckfläche der n-leitenden Schicht nach dem bereichsweisen Entfernen einfach zusammenhängend ausgebildet ist. Der Durchbruch ermöglicht eine elektrische Kontaktierung der n-leitenden Schicht.
Hier und im Folgenden kann ein bereichsweises oder
stellenweises Entfernen einer Schicht jeweils mit einer
Fototechnik erfolgen. Hierzu wird zunächst ein Fotolack als Maske aufgebracht und anschließend das zu entfernende
Material an den Stellen der Maske oder alternativ an den Stellen, an denen keine Maske vorhanden ist, mittels eines nasschemischen oder trockenchemischen Ätzverfahrens entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Schutzschicht an einer dem Aufwachssubstrat abgewandten Seite der Halbleiterschichtenfolge abgeschieden. Zumindest eine Deckfläche der Schutzschicht ist zusammenhängend
ausgebildet. Die Schutzschicht umschließt den Durchbruch rahmenartig, wobei der Durchbruch frei von der Schutzschicht bleibt. Die Schutzschicht kann in Stapelrichtung aus einer oder mehreren Schichten aufgebaut werden. Beispielsweise kann die Schutzschicht ein Metall wie
beispielsweise Titan, Chrom, Silber, Rhodium, Wolfram, Nickel oder ein transparentes leitfähiges Oxid, wie beispielsweise ITO, umfassen. Insbesondere im Fall einer aktiven Zone, die rotes und/oder infrarotes Licht erzeugt, kann die
Schutzschicht ferner Gold umfassen. Beispielsweise kann die Schichtenfolge der Schutzschicht wie folgt aufgebaut sein: Ti-Ag-TiWN oder ITO-Ag-TiWN. Bevorzugt wird die angegebene Reihenfolge der Materialien in Stapelrichtung eingehalten. Die Schutzschicht kann elektrisch leitend ausgebildet sein.
Durch die mehrschichtige Ausführung kann das gleichzeitige Erfüllen verschiedener Anforderungen gewährleistet werden. So kann durch die Wahl von beispielsweise Silber, Rhodium und/oder Gold als mittlere Schicht der Schichtenfolge der Schutzschicht eine hohe Reflektivität gewährleistet werden. Zudem ermöglicht eine äußere Schicht, die Titan, Chrom, Wolfram, Nickel, ITO und/oder Kombinationen dieser
Materialien enthält, eine höhere Haftwirkung zu benachbarten Dielektrika. Eine "hohe Reflektivität " einer Schicht und/oder Schichtenfolge kann hierbei und im Folgenden dann gegeben sein, wenn die Reflektivität der Schicht und/oder der
Schichtenfolge für eine von der aktiven Zone emittierte elektromagnetische Strahlung wenigstens 80 %, bevorzugt wenigstens 90 %, beträgt.
Insbesondere ist die Schichtenfolge der Schutzschicht
chemisch dicht gegenüber bei einem nasschemischen
Ätzverfahren verwendeten Chemikalien. Dadurch kann die
Schutzschicht nachfolgend aufgewachsene Schichten gegen eine verwendete Säure abdichten. Die geometrische Form der Schutzschicht wird beispielsweise mittels eines Lift-Off- Verfahrens erzeugt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Aluminiumschicht an der dem Aufwachssubstrat abgewandten Seite der Halbleiterschichtenfolge ganzflächig abgeschieden. Das Abscheiden kann beispielsweise mittels Aufdampfen der Aluminiumschicht erfolgen. Die Aluminiumschicht enthält insbesondere Aluminium oder kann im Rahmen der
Herstellungstoleranzen aus Aluminium bestehen. „Im Rahmen der Herstellungstoleranzen" kann hierbei und im Folgenden
bedeuten, dass herstellungsbedingte Unreinheiten in der
Aluminiumschicht vorhanden sein können. Die Aluminiumschicht kann insbesondere elektrisch leitend ausgebildet sein. Es ist möglich, dass die Aluminiumschicht der elektrischen
Kontaktierung der n-leitenden Schicht dient. Hierfür kann die Aluminiumschicht zumindest stellenweise in direktem Kontakt mit der Aluminiumschicht stehen.
Die Aluminiumschicht kann ferner in Stapelrichtung aus mehreren Schichten gebildet sein, wobei zumindest eine der Schichten eine Verbindung aus Aluminium und Titan umfassen kann. Bevorzugt bedeckt die Aluminiumschicht eine dem
Aufwachssubstrat abgewandte Seite der
Halbleiterschichtenfolge vollständig. Ferner bedeckt die Aluminiumschicht eine dem Aufwachssubstrat abgewandte Seite der Schutzschicht vollständig.
Das Abscheiden der Aluminiumschicht kann insbesondere
ganzflächig erfolgen. Hierbei und im Folgenden ist eine
Schicht „ganzflächig ausgebildet", wenn besagte Schicht zumindest eine einfach zusammenhängende Deckfläche aufweist. Mit anderen Worten, eine ganzflächig ausgebildete Schicht weist keine Löcher oder Durchbrüche auf.
Bevorzugt grenzt die Aluminiumschicht direkt an die
Schutzschicht an. Die Aluminiumschicht befindet sich also in direktem Kontakt mit der Schutzschicht und kann elektrisch leitend mit der Schutzschicht verbunden sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Aufwachssubstrat entfernt. Der optoelektronische
Halbleiterchip ist nach dessen Fertigstellung also frei von einem Aufwachssubstrat . Das Aufwachssubstrat kann
beispielsweise mittels Ätzen oder einem Laser-Lift-Off- Verfahren entfernt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Mesa ausgebildet. Bei einer Mesa handelt es sich
vorliegend um eine von einem Graben umgebene, zum Beispiel tafelbergförmige, Erhöhung, die Teil des optoelektronischen Halbleiterchips ist. Die Erzeugung des Grabens und damit die Ausbildung der Mesa erfolgt mittels bereichsweisen Entfernens der Halbleiterschichtenfolge an den Bereichen der
Schutzschicht. Bevorzugt werden die p-leitende Schicht, die n-leitende Schicht und die aktive Zone an den Bereichen der Schutzschicht vollständig entfernt. Insbesondere kann das Ausbilden der Mesa ausschließlich im Bereich der
Schutzschicht erfolgen. Mit anderen Worten, es ist möglich, dass die Halbleiterschichtenfolge nur in Bereichen, die von der Schutzschicht überdeckt bzw. bedeckt sind entfernt wird.
Nach dem Entfernen der Halbleiterschichtenfolge an den
Bereichen ist die Schutzschicht zumindest stellenweise von außen frei zugänglich. Die Mesa umfasst weiterhin eine p- leitende Schicht, eine aktive Zone und eine n-leitende
Schicht. Die Mesa kann beispielsweise die Form eines
Pyramidenstumpfes oder eines Kegelstumpfes aufweisen, wobei die Seitenflächen der Mesa steil ausgebildet sein können.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips umfasst dieses folgende Schritte:
A) Bereitstellen eines Aufwachssubstrats und einer auf dem Aufwachssubstrat aufgewachsenen Halbleiterschichtenfolge mit einer Haupterstreckungsebene umfassend eine p-leitende
Schicht, eine aktive Zone und eine n-leitende Schicht,
B) bereichsweises Entfernen der Halbleiterschichtenfolge zum Ausbilden zumindest eines Durchbruchs, der sich durch die p- leitende Schicht und die aktive Zone hindurch in die n- leitende Schicht der Halbleiterschichtenfolge erstreckt,
C) Abscheiden einer Schutzschicht an einer dem
Aufwachssubstrat abgewandten Seite der
Halbleiterschichtenfolge, wobei zumindest eine Deckfläche der Schutzschicht einfach zusammenhängend ausgebildet ist und die Schutzschicht den zumindest einen Durchbruch rahmenartig umschließt,
D) ganzflächiges Abscheiden einer Aluminiumschicht, die
Aluminium enthält, an einer dem Aufwachssubstrat abgewandten Seite der Halbleiterschichtenfolge, wobei die
Aluminiumschicht die Schutzschicht vollständig bedeckt,
E) Entfernen des Aufwachssubstrats und
F) Ausbilden einer Mesa mittels Entfernen der
Halbleiterschichtenfolge an den Bereichen der Schutzschicht, wobei die Schutzschicht anschließend zumindest stellenweise von außen frei zugänglich ist. Bevorzugt werden die Verfahrensschritte in der angegebenen Reihenfolge durchgeführt.
Bei dem hier beschriebenen Verfahren wird insbesondere die Idee verfolgt, einen optoelektronischen Halbleiterchip herzustellen, welcher eine ganzflächige, hochreflektive
Aluminiumschicht als n-Kontaktschicht zur Verfügung stellt. Eine solche Schicht hat insbesondere den Vorteil, dass die Einsatzspannung des Halbleiterchips aufgrund von verringerten ohmschen Verlusten reduziert wird und der n-Kontaktbereich eine hohe Reflektivität aufweist. Hierdurch kann für einen blaues Licht emittierenden optoelektronischen Halbleiterchip mit einer Strahlungsaustrittsfläche von 1 mm^ Werte einer Einsatzspannung von weniger als 3 V, bei einem Einsatzstrom von etwa 350 mA, erzielt werden.
Ferner ist bei der Verwendung einer Aluminiumschicht eine hohe Alterungsstabilität des optoelektronischen
Halbleiterchips zu erwarten. Im Gegensatz zu einem
Halbleiterchip, bei dem Zinkoxid und/oder Silber anstelle von Aluminium als n-Kontaktschicht verwendet wird, weist
Aluminium eine höhere Alterungsstabilität auf und läuft im Vergleich zu Silber bei Oxidation nicht stark an. Zudem ist mit dem hier beschriebenen Verfahren möglich, eine
Fototechnik weniger und eine Metallisierungsschicht weniger als bei einem Herstellungsverfahren für einen Halbleiterchip, welcher keine Aluminiumschicht aufweist, zu verwenden.
Weiterhin ist eine Haftung zwischen Aluminium zu einem
Dielektrikum relativ stark im Vergleich zu einem sich auch als n-Kontaktierungsmaterial anbietenden Silber.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips basiert die Halbleiterschichtenfolge auf einem Nitrid- Verbindungshalbleitermaterial. Insbesondere kann die
Halbleiterschichtenfolge auf GaN basieren. Auf "Nitrid-Verbindungshalbleitern basierend" bedeutet hier und im Folgenden, dass die aktive Epitaxie-Schichtenfolge oder zumindest eine Schicht davon ein Nitrid-III/V- Verbindungshalbleitermaterial , vorzugsweise AlnGamIn]__n_mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche
Bestandteile aufweisen, die die charakteristischen
physikalischen Eigenschaften des AlnGamIn]__n_mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Ausbilden der Mesa in Schritt F) mit einem nasschemischen Ätzverfahren. Bevorzugt wird hierfür heiße Phosphorsäure verwendet. Es ist jedoch auch möglich, heiße Kaliumlauge für das nasschemische Ätzverfahren zu verwenden.
Ein solches nasschemisches Ätzverfahren birgt insbesondere den Vorteil, dass es im Vergleich zu einem üblicherweise bei Nitrid-Verbindungshalbleitermaterialien verwendeten
trockenchemischen Ätzverfahren billiger in der Anwendung ist, eine höhere Genauigkeit der geätzten Strukturen zur Folge hat und das resultierende Bauteil hierdurch beispielsweise ein besseres Kleinstromverhalten aufweisen kann. Bei der Verwendung von Nasschemie, die zur Atzung eines
Nitrid-Verbindungshalbleitermaterials, insbesondere von GaN, geeignet ist, wie beispielsweise heiße Phosphorsäure, ergibt sich jedoch das Problem, dass Aluminium durch diese
Nasschemie ebenfalls geätzt wird. Die heiße Phosphorsäure wird zwar durch Dielektrika, welche als zusätzliche
Schutzschichten aufgebracht sind, aufgehalten, jedoch könnte die Phosphorsäure durch verbleibende Fehlstellen in besagten Dielektrika in das Material der Aluminiumschicht eindringen.
Zum Schutz der Aluminiumschicht vor der verwendeten
Nasschemie ist die Schutzschicht, welche gegen die heiße Phosphorsäure abdichtet, vorgesehen. Für die Verbesserung der Abdichtung kann die Schutzschicht in Stapelrichtung aus mehreren Schichten aufgebaut sein. Die Schutzschicht
ermöglicht somit insbesondere die Verwendung eines
nasschemischen Ätzverfahrens für die Herstellung der Mesa.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Schutzschicht aus einem Material gebildet, das von der verwendeten Nasschemie mit einer Ätzrate geätzt wird, die wenigstens um einen Faktor 100, bevorzugt um einen Faktor 1000, besonders bevorzugt um einen Faktor 10000, geringer ist als die Ätzrate für das Nitrid-Verbindungshalbleitermaterial. Die Schutzschicht wird somit durch die heiße Phosphorsäure und/oder die heiße Kaliumlauge kaum oder gar nicht geätzt. Insbesondere kann das Ätzen somit gestoppt werden, bevor es zu Materialveränderungen beziehungsweise Materialabtrag an der Schutzschicht kommen kann.
Gemäß zumindest einer Ausführungsform des Verfahrens erfol das Abscheiden der Schutzschicht in Schritt D) mit einem Abscheideverfahren, welches konform überformt. Insbesonder werden beim Abscheiden der Schutzschicht Ecken und/oder
Kanten von zuvor aufgewachsenen Schichten konform von der Schutzschicht überdeckt. Für ein solches konformes Abscheiden eignet sich beispielsweise Sputtern oder ein Bedampfen mit einem Planetengetriebe. Im Gegensatz zu dem üblicherweise verwendeten Aufdampfen, bei dem sich keine konforme
Überformung der Kanten beziehungsweise Ecken ergibt, kann somit eine vollständige beziehungsweise konforme Überformung der Ecken und/oder Kanten erzielt werden. Insbesondere steile Kanten, Korngrenzen an den Kanten und/oder Ecken und/oder eine unvollständige Überformung der zuvor aufgewachsenen Schichten kann somit vermieden werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor der Erzeugung des Durchbruchs im Schritt B) eine
Spiegelschicht an einer dem Aufwachssubstrat abgewandten Deckfläche der Halbleiterschichtenfolge abgeschieden. Das Abscheiden kann beispielsweise mittels Aufdampfen erfolgen. Bei der Spiegelschicht kann es sich insbesondere um eine elektrisch leitende Schicht handeln, welche zur Kontaktierung der p-leitenden Schicht vorgesehen ist. Insbesondere kann die Spiegelschicht in direktem Kontakt mit der p-leitenden
Schicht stehen. Die Spiegelschicht ist in einer Aufsicht von oben
zusammenhängend ausgebildet. Eine „Aufsicht von oben" ist hierbei und im Folgenden durch eine Aufsicht aus einer
Richtung, die senkrecht zur Haupterstreckungsebene verläuft, also aus der Stapelrichtung, gegeben. Die Spiegelschicht ist insbesondere reflektierend für von der aktiven Zone erzeugte elektromagnetische Strahlung ausgebildet. Beispielsweise kann die Spiegelschicht Silber, Gold, Rhodium, Aluminium und/oder Platin umfassen. Die Deckfläche der Halbleiterschichtenfolge bleibt insbesondere in den Bereichen, in denen die Ausbildung der Durchbrüche in Schritt B) vorgesehen ist, zumindest stellenweise frei von der Spiegelschicht. Hierfür kann beispielsweise eine Fototechnik Anwendung finden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor der Erzeugung des Durchbruchs in Schritt B) und nach dem Abscheiden der Spiegelschicht eine Kontaktierungsschicht an einer der Halbleiterschichtenfolge abgewandten Seite der Spiegelschicht abgeschieden. Das Abscheiden der
Kontaktierungsschicht erfolgt beispielsweise mittels
Aufdampfen. Die Kontaktierungsschicht ist elektrisch leitend mit der Spiegelschicht verbunden. Die Kontaktierungsschicht bedeckt die Spiegelschicht zumindest stellenweise. Es ist jedoch auch möglich, dass die Kontaktierungsschicht die
Spiegelschicht nahezu vollständig bedeckt. Beispielsweise kann die Kontaktierungsschicht 90 % der Deckfläche der
Spiegelschicht bedecken. Die Kontaktierungsschicht kann beispielsweise mit Gold und/oder Platin gebildet sein.
Die Kontaktierungsschicht grenzt bereichsweise direkt an die Deckfläche der Halbleiterschichtenfolge an. Mit anderen
Worten, zumindest eine der Halbleiterschichtenfolge
zugewandte Kontaktfläche der Kontaktierungsschicht liegt in einer Ebene mit der Deckfläche der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach der Erzeugung des Durchbruchs in Schritt B) und vor dem Abscheiden der Aluminiumschicht in Schritt C) eine erste Passivierungsschicht ganzflächig auf der
Halbleiterschichtenfolge abgewandten Außenfläche der
Spiegelschicht und/oder der Kontaktierungsschicht
abgeschieden. Die erste Passivierungsschicht ist insbesondere elektrisch isolierend ausgebildet. Die erste
Passivierungsschicht kann in Stapelrichtung aus mehreren Schichten bestehen, es ist jedoch auch möglich, dass die erste Passivierungsschicht nur aus einer einzigen Schicht aufgebaut ist. Die erste Passivierungsschicht umfasst ein dielektrisches, elektrisch isolierendes Material, wie
beispielsweise Siliziumoxid.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die erste Passivierungsschicht im Bereich des Durchbruchs
zumindest teilweise entfernt. Insbesondere wird die erste Passivierungsschicht in dem Bereich entfernt, in dem der zumindest eine Durchbruch an die n-leitende Schicht angrenzt. Dies ermöglicht insbesondere eine elektrische Kontaktierung der n-leitenden Schicht von außen. Die erste
Passivierungsschicht verbleibt insbesondere in den Bereichen des Durchbruchs, in denen der Durchbruch an die p-leitende Schicht und die aktive Zone angrenzt. Hierdurch soll ein Kurzschluss vermieden werden. Insbesondere erstreckt sich die erste Passivierungsschicht in den Durchbruch hinein.
Gemäß zumindest einer Ausführungsform des Verfahrens füllen Bereiche der Aluminiumschicht den zumindest einen Durchbruch nach dem Aufbringen der Aluminiumschicht zumindest
stellenweise aus. Bevorzugt wird der Durchbruch, bis auf die Bereiche, an denen die erste Passivierungsschicht vorhanden ist, vollständig von der Aluminiumschicht ausgefüllt.
Insbesondere ist die Aluminiumschicht elektrisch leitend mit der n-leitenden Schicht verbunden. Diese Bereiche der
Aluminiumschicht, welche sich in den Durchbruch erstrecken, bilden dann zusammen mit Teilen der ersten
Passivierungsschicht, welche sich ebenfalls in den Durchbruch erstrecken, eine Durchkontaktierung . Mit anderen Worten, der Durchbruch bildet mit Bereichen der ersten
Passivierungsschicht und Bereichen der Aluminiumschicht eine Durchkontaktierung, welche zur elektrischen Kontaktierung der n-leitenden Schicht vorgesehen ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Entfernen des Aufwachssubstrats in Schritt G) ein
Anschlussträger an einer der Halbleiterschichtenfolge
abgewandten Außenfläche angebracht. Der Anschlussträger kann ein Lotsystem und eine Lotsperre umfassen. Bei der Lotsperre kann es sich beispielsweise um flächig aufgebrachte TiWN- Schichten handeln.
Der Anschlussträger ist insbesondere zur elektrischen
Kontaktierung der Halbleiterschichtenfolge vorgesehen.
Insbesondere kann der Anschlussträger von außen kontaktiert werden. Der Anschlussträger kann beispielsweise auf einen weiteren Träger aufgesetzt werden und mit diesem mittels Löten, Kleben und/oder Sintern verbunden werden. Der
Anschlussträger kann hierzu auf seiner der
Halbleiterschichtenfolge abgewandten freiliegenden
Außenfläche ebenfalls Kontaktstellen auf, welche
beispielsweise auf den weiteren Träger, wie beispielsweise eine Leiterplatte, aufgelötet werden können. Das sich durch die Verbindung des optoelektronischen Halbleiterchips und des weiteren Trägers ergebende Bauteil kann beispielsweise SMD- verbaubar sein.
Der Anschlussträger kann insbesondere mechanisch
stabilisierend ausgebildet sein. Hierzu umfasst der
Anschlussträger ein mechanisch stabilisierendes
Anschlusssubstrat. „Mechanisch stabilisierend" heißt hier und im Folgenden, dass der optoelektronische Halbleiterchip durch das Anschlusssubstrat mechanisch selbsttragend wird. Mit anderen Worten, der optoelektronische Halbleiterchip kann etwa im Rahmen eines Fertigungsverfahrens mit Werkzeugen wie beispielsweise einer Pinzette gehandhabt werden, ohne dass ein weiteres stützendes Element vorhanden sein muss.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Ausbilden der Mesa in Schritt F) eine
Auskopplungsstruktur an einer dem Anschlussträger abgewandten Außenfläche der Mesa ausgebildet. Bei der
Auskopplungsstruktur kann es sich beispielsweise um
Einkerbungen in der n-leitenden Schicht handeln. Insbesondere dient die Auskopplungsstruktur einer verbesserten Auskopplung der erzeugten elektromagnetischen Strahlung. Mit anderen Worten, durch die Auskopplungsstruktur wird die Transmission der elektromagnetischen Strahlung, die auf die dem
Anschlussträger abgewandte Außenfläche der Mesa trifft, durch besagte Außenfläche erhöht. Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Ausbilden der Auskopplungsstruktur ganzflächig eine zweite Passivierungsschicht auf alle dem Anschlussträger abgewandten freiliegenden Außenflächen der Mesa abgeschieden. Zudem bedeckt die zweite Passivierungsschicht sämtliche dem Anschlussträger abgewandten freiliegenden Außenflächen der Schutzschicht und/oder der Kontaktierungsschicht . Der
optoelektronische Halbleiterchip ist in diesem Stadium des Herstellungsverfahrens somit an seinen dem Anschlussträger abgewandten Flächen elektrisch nach außen hin isoliert. Die zweite Passivierungsschicht ist insbesondere aus einem
Dielektrikum gebildet und optisch transparent für die von der aktiven Zone emittierte oder absorbierte Strahlung
ausgebildet. Mit anderen Worten, die zweite Passivierungsschicht ist elektrisch isolierend ausgebildet. Beispielsweise kann die zweite Passivierungsschicht mit
Siliziumoxid gebildet sein. Gemäß zumindest einer Ausführungsform des Verfahrens wird die zweite Passivierungsschicht stellenweise entfernt, wobei die Kontaktierungsschicht anschließend stellenweise von außen frei zugänglich ist. An diesen Stellen wird anschließend ein Kontaktpad aufgedampft. Dieses Kontaktpad dient der
elektrischen Kontaktierung der Kontaktierungsschicht von außen .
Es wird ferner ein optoelektronischer Halbleiterchip
angegeben. Der optoelektronische Halbleiterchip ist
vorzugsweise mittels eines hier beschriebenen Verfahrens hergestellt. Das heißt, sämtliche für das Verfahren
offenbarten Merkmale sind auch für den optoelektronischen Halbleiterchip offenbart und umgekehrt. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist dieser eine Mesa auf. Die Mesa umfasst eine Halbleiterschichtenfolge mit einer p-leitenden Schicht, einer aktiven Zone und einer n-leitenden Schicht. Die aktive Zone ist zur Erzeugung oder zur Detektion von
elektromagnetischer Strahlung vorgesehen. Die Mesa umfasst ferner eine Grundfläche und eine Strahlungsdurchtrittsfläche . Die Strahlungsdurchtrittsfläche ist insbesondere auf der der Grundfläche abgewandten Seite der Mesa angeordnet. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst der optoelektronische Halbleiterchip eine Durchkontaktierung, die sich durch die p-leitende Schicht und die aktive Zone hindurch bis in die n-leitende Schicht erstreckt. Die Durchkontaktierung umfasst ein elektrisch leitendes Material, das mit der n-leitenden Schicht elektrisch leitend verbunden ist. Die Durchkontaktierung durchbricht die p-leitende
Schicht und die aktive Zone vollständig, während die n- leitende Schicht nicht vollständig von der Durchkontaktierung durchdrungen wird.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst der optoelektronische Halbleiterchip einen Anschlussträger mit einem Anschlusssubstrat, der an einer der
Strahlungsdurchtrittsfläche abgewandten Seite der Mesa angeordnet ist. Der optoelektronische Halbleiterchip kann mittels des Anschlussträgers beispielsweise auf eine
Leiterplatte aufgebracht werden und elektrisch kontaktiert werden .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine ganzflächig ausgebildete Aluminiumschicht, die Aluminium enthält. Die Aluminiumschicht ist insbesondere zwischen der Mesa und dem Anschlussträger angeordnet. Bevorzugt ist die Aluminiumschicht elektrisch leitend mit der n-leitenden Schicht verbunden. Die
Aluminiumschicht reflektiert insbesondere die von der aktiven Zone emittierte oder absorbierte elektromagnetische
Strahlung. Beispielsweise beträgt die Reflektivität der
Aluminiumschicht für die von der aktiven Zone emittierte Strahlung wenigstens 80 %, bevorzugt wenigstens 90 %.
Die Aluminiumschicht kann direkt an die n-leitende Schicht angrenzen. Es ist jedoch auch möglich, dass zwischen der n- leitenden Schicht und der Aluminiumschicht eine ganzflächig aufgebrachte weitere Schicht, die mit einem transparenten leitfähigen Oxid, wie beispielsweise mit ITO, gebildet sein kann, aufgebracht ist. Diese weitere Schicht kann beispielsweise eine Dicke von höchstens 100 nm, bevorzugt höchstens 50 nm, aufweisen. Eine solche weitere Schicht dient einer verbesserten elektrischen Kontaktierung der n-leitenden Schicht der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Mesa lateral von einem Graben
umschlossen, der frei von dem Material der
Halbleiterschichtenfolge ist. Die Mesa zeichnet sich somit dadurch aus, dass sie von einem rahmenartig ausgebildeten Graben begrenzt wird.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die zumindest eine Durchkontaktierung zumindest teilweise durch das Material der Aluminiumschicht gebildet. Die Aluminiumschicht erstreckt sich hierfür durch die p-leitende Schicht und die aktive Zone hindurch in die n- leitende Schicht. Das Material der Aluminiumschicht kann insbesondere das einzige elektrisch leitende Material der Durchkontaktierung sein. Insbesondere kann die
Aluminiumschicht die einzige Schicht des optoelektronischen Halbleiterchips sein, die zur elektrischen Kontaktierung der n-leitenden Schicht vorgesehen ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Aluminiumschicht in einer Aufsicht von oben, das heißt, in einer Aufsicht aus einer Richtung, die senkrecht zur Haupterstreckungsebene verläuft, einfach zusammenhängend ausgebildet. Die Grundfläche der Mesa wird in einer Aufsicht von oben vollständig von der Aluminiumschicht bedeckt, wobei die Aluminiumschicht die Mesa lateral
überragt. Die Aluminiumschicht ist somit ganzflächig ausgebildet und weist entlang der Haupterstreckungsebene eine größere Ausdehnung als die Mesa auf.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine Kontaktierungsschicht, die elektrisch leitend mit der p-leitenden Schicht verbunden ist. Insbesondere ist die Kontaktierungsschicht zumindest stellenweise im Bereich des Grabens lateral zur Mesa
angeordnet, wobei eine der Halbleiterschichtenfolge
zugewandte Kontaktfläche der Kontaktierungsschicht eben verläuft und im Rahmen der Herstellungstoleranz eine
gleichmäßige Oberflächenrauheit aufweist. Die
Oberflächenrauheit bezeichnet hierbei die Unebenheit der Oberflächenhöhe. Beispielsweise ergibt sich die
Oberflächenrauheit aus dem mittleren Abstand der Punkte auf der Kontaktfläche der Kontaktierungsschicht zu einer
gedachten mathematischen Ebene, die parallel zur
Haupterstreckungsebene der Halbleiterschichtenfolge verläuft. Die Kontaktfläche der Kontaktierungsschicht weist demnach keine Vertiefungen und/oder Rauheiten auf, die über die übliche Gleichmäßigkeit beziehungsweise Ungleichmäßigkeit der Oberflächenrauheit einer aufgedampften Schicht hinausgeht. An der Rauheit der Kontaktfläche kann somit das verwendete nasschemische Ätzverfahren nachgewiesen werden. Im Fall der Verwendung eines trockenchemischen Ätzverfahrens würde auch die Kontaktierungsschicht des optoelektronischen
Halbleiterchips leicht eingeätzt werden, wodurch sich eine ungleichmäßige Oberflächenrauheit und/oder eine unebene
Kontaktfläche ergeben würde.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine zweite Passivierungsschicht , die an der dem Anschlussträger
abgewandten Seite der Halbleiterschichtenfolge angebracht ist und eine Außenfläche des optoelektronischen Halbleiterchips bildet. Die zweite Passivierungsschicht umhüllt die Mesa formschlüssig. Insbesondere bedeckt die zweite
Passivierungsschicht den Graben, welcher die Mesa umschließt - mit Ausnahme von Bereichen, an denen ein Kontaktpad
vorhanden ist - vollständig. Die zweite Passivierungsschicht ist somit nahezu vollständig ganzflächig ausgebildet.
Eine dem Anschlussträger abgewandte Deckfläche der zweiten Passivierungsschicht weist im gesamten Bereich des Grabens einen gleichen vertikalen Abstand, das heißt einen gleichen Abstand in vertikaler Richtung, zu dem Anschlusssubstrat des Anschlussträgers auf. Mit anderen Worten, im Bereich des Grabens ist die zweite Passivierungsschicht planar
ausgebildet .
An dieser planaren Ausbildung kann das verwendete
nasschemische Ätzverfahren nachgewiesen werden. Dies erklärt sich wie folgt. Wie bereits beschrieben würde im Fall der Verwendung eines trockenchemischen Ätzverfahrens auch die Kontaktierungsschicht leicht geätzt werden. In diesem Fall würde die Kontaktfläche der Kontaktierungsschicht mit der Deckfläche der Halbleiterschichtenfolge nicht mehr in einer Ebene liegen. Somit würde sich auf eine Seite der Mesa, an welcher die Kontaktierungsschicht vorhanden ist, ein tieferer Graben ausbilden als an der anderen Seite der Mesa. Dies würde dann zu einer nicht-planaren Ausführung der zweiten Passivierungsschicht führen. Somit wäre die Deckfläche der zweiten Passivierungsschicht im Bereich des Grabens bei der Verwendung eines trockenchemischen Ätzverfahrens nicht planar beziehungsweise eben ausgebildet. Somit kann das nasschemische Ätzverfahren an der planaren Ausführung der Deckfläche der zweiten Passivierungsschicht im Bereich des Grabens der Mesa nachgewiesen werden. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind alle Seitenflächen der Mesa frei von dem Material der Kontaktierungsschicht. Insbesondere ist es bei dem oben beschriebenen Verfahren zur Herstellung eines solchen optoelektronischen Halbleiterchips nicht nötig, das Material der Kontaktierungsschicht von den Seitenflächen der Mesa zu entfernen. Im Fall der Verwendung eines
trockenchemischen Ätzverfahrens würden, aufgrund der
ebenfalls auftretenden Ätzung der Kontaktierungsschicht, Teile des Materials der Kontaktierungsschicht auf die
Seitenflächen der Mesa gestreut werden. Hierdurch könnte beispielsweise das Kleinstromverhalten des optoelektronischen Halbleiterchips negativ beeinflusst werden, da Kurzschlüsse im μΑ-Bereich entstehen würden. Durch die Tatsache, dass keine Spuren des Materials der Kontaktierungsschicht an den Seitenflächen der Mesa vorhanden sind, kann ebenfalls das verwendete nasschemische Ätzverfahren am fertigen
Halbleiterchip nachgewiesen werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine Schutzschicht, deren zumindest eine Deckfläche zusammenhängend ausgebildet ist. Hierbei umschließt die Schutzschicht die Mesa rahmenartig und ist zumindest stellenweise zwischen der Kontaktierungsschicht und der Aluminiumschicht angeordnet. Insbesondere ist die Schutzschicht in den Bereichen des Grabens der Mesa
angeordnet. An diesen Stellen wurde die Aluminiumschicht während des Herstellungsverfahrens durch die Schutzschicht vor den bei der nasschemischen Ätzung verwendeten Chemikalien geschützt .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser ferner eine Spiegelschicht, deren eine Deckfläche zusammenhängend ausgebildet ist. Die Spiegelschicht ist elektrisch leitend mit der p-leitenden Schicht und der Kontaktierungsschicht verbunden. Insbesondere bedeckt die Spiegelschicht die p-leitende Schicht der Mesa nahezu vollständig. Ferner umschließt die Spiegelschicht die Durchkontaktierung rahmenartig.
Die Spiegelschicht und/oder die Schutzschicht sind
insbesondere reflektierend ausgebildet. Dies bedeutet, dass eine von der aktiven Zone emittierte elektromagnetische
Strahlung durch die Spiegelschicht und/oder die Schutzschicht reflektiert wird. Beispielsweise beträgt die Reflektivität der Schutzschicht und/oder der Spiegelschicht für die von der aktiven Zone emittierte elektromagnetische Strahlung
wenigstens 80 %, bevorzugt wenigstens 90 %.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips bildet eine der Mesa abgewandte Deckfläche der Schutzschicht keine ebene Fläche und/oder die
Schutzschicht weist keine gleichmäßige Dicke auf. Die „Dicke" einer Schicht ist hierbei und im Folgenden die Ausdehnung der Schicht entlang der Stapelrichtung. Diese ungleichmäßige Dicke der Schutzschicht weist auf das verwendete
Abscheideverfahren für die Schutzschicht hin. Bei dem
Herstellungsverfahren wird die Schutzschicht mit einem konform überdeckenden Abscheideverfahren abgeschieden.
Insbesondere wird die Schutzschicht mittels Sputtern
abgeschieden. Für das Abscheiden mittels Sputtern ist die Verwendung Doppellacksystems vorgesehen. Hierdurch entsteht eine nicht gleichmäßig dicke Schutzschicht. Insbesondere kann an der ungleichmäßigen Dicke der Schutzschicht das
Herstellungsverfahren der Schutzschicht nachgewiesen werden.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die Deckfläche der Schutzschicht in zumindest einem Querschnitt senkrecht zum Anschlussträger eine Form auf, die durch eine Kurve angenähert werden kann, die an den Kanten der Schutzschicht jeweils ein lokales Maximum aufweist, wobei zwischen den beiden lokalen Maxima zumindest ein lokales Minimum vorhanden ist. Insbesondere ist es möglich, dass die Kurve entlang einer lateralen Richtung verläuft.
Beispielsweise kann die Form dieses Querschnitts also einer Kurve, welche an den Seiten Hörner oder Spitzen aufweist, entsprechen. Diese Hörner oder Spitzen sind in den Bereichen, in denen beim Abscheiden mittels dem konform abscheidenden Abscheideverfahren die Maskenschichten angebracht war, ausgebildet. An dieser Form der Schutzschicht kann somit das Herstellungsverfahren der Schutzschicht nachgewiesen werden.
Insbesondere kann die Deckfläche der Schutzschicht entlang einer lateralen Richtung an den Kanten der Schutzschicht einen größeren Abstand zum Anschlussträger aufweisen als abseits der Kanten. Die Schutzschicht kann also eine
ausgehöhlte Form aufweisen.
Im Folgenden werden das hier beschriebene Verfahren sowie der hier beschriebene optoelektronische Halbleiterchip anhand von Ausführungsbeispielen und in den dazugehörigen Figuren näher erläutert . Die Figur 1 zeigt ein Ausführungsbeispiel eines hier
beschriebenen Verfahrens sowie ein
Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips anhand schematischer Schnittdarstellungen.
Die Figuren 2 bis 4 zeigen Ausführungsbeispiele eines
optoelektronischen Halbleiterchips anhand schematischer Schnittdarstellungen .
Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente zur besseren
Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Anhand der schematischen Schnittdarstellung der Figur 1A ist ein erster Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterchips näher erläutert. Bei dem Verfahren wird zunächst ein Aufwachssubstrat 1 mit einer Deckfläche la bereitgestellt. Auf das Aufwachssubstrat 1 wird eine
Halbleiterschichtenfolge 2 mit einer n-leitenden Schicht 23, einer aktiven Zone 22 und einer p-leitenden Schicht 21 angeordnet. Auf der p-leitenden Schicht 21 wird ferner eine Spiegelschicht 31 aufgebracht, welche elektrisch leitend mit der p-leitenden Schicht 23 der Halbleiterschichtenfolge 2 verbunden ist. Eine Deckfläche 31a der Spiegelschicht 31 ist insbesondere zusammenhängend ausgebildet. Eine Deckfläche 2a der Halbleiterschichtenfolge 2 bleibt bereichsweise frei von der Spiegelschicht 31. In diesen Bereichen wird in späteren Verfahrensschritten ein Durchbruch 70 (hier nicht gezeigt) ausgebildet .
An der der Halbleiterschichtenfolge 2 abgewandten Seite der Spiegelschicht 31 ist eine Kontaktierungsschicht 4
aufgebracht. Die Kontaktierungsschicht 4 ist insbesondere elektrisch leitend mit der Spiegelschicht 31 verbunden. Die Kontaktierungsschicht 4 bedeckt die Spiegelschicht 31 zumindest teilweise.
Anhand der schematischen Schnittdarstellung der Figur 1B ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterchips näher erläutert. In diesem Verfahrensschritt wird die Halbleiterschichtenfolge 2 bereichsweise entfernt, wodurch ein Durchbruch 70, der sich durch die p-leitende Schicht 21 und die aktive Zone 22 hindurch in die n-leitende Schicht 23 der Halbleiterschichtenfolge 2 erstreckt,
entsteht .
Der Durchbruch durchdringt somit die p-leitende Schicht 21 und die aktive Zone 22 vollständig, wobei die n-leitende Schicht 23 nur teilweise von dem Durchbruch 70 durchdrungen wird. Insbesondere ist eine Bodenfläche 23a der n-leitenden Schicht 23 nach der Erzeugung des Durchbruchs 70 weiterhin einfach zusammenhängend ausgebildet.
Nach dem Ausbilden des Durchbruchs 70 wird eine erste
Passivierungsschicht 51 aufgebracht und anschließend im
Bereich des Durchbruchs 70 teilweise entfernt, so dass die n- leitende Schicht 23 im Bereich des Durchbruchs 70 elektrisch kontaktiert werden kann. Die erste Passivierungsschicht 51 überdeckt die Spiegelschicht 31 und die Kontaktierungsschicht 4 vollständig.
Auf der dem Aufwachssubstrat 1 abgewandten Seite der
Halbleiterschichtenfolge 2 wird nach dem Aufbringen der ersten Passivierungsschicht 51 eine Schutzschicht 32
abgeschieden, wobei zumindest eine Deckfläche 32a der
Schutzschicht 32 einfach zusammenhängend ausgebildet ist. Die Schutzschicht 32 umschließt den Durchbruch 70 rahmenartig. Die Schutzschicht 32 grenzt direkt an die erste
Passivierungsschicht 51 an.
Auf die dem Aufwachssubstrat 1 abgewandte Seite der
Halbleiterschichtenfolge 2 wird nun eine Aluminiumschicht 33 abgeschieden, welche die Schutzschicht 32 vollständig
bedeckt. Insbesondere wird die Aluminiumschicht 33
ganzflächig abgeschieden. Die Aluminiumschicht 33 bedeckt somit sämtliche zuvor aufgewachsenen Schichten vollständig. Insbesondere erstreckt sich die Aluminiumschicht 33 in den Durchbruch 70. In dem Bereich des Durchbruchs bildet die Aluminiumschicht 33 dann zusammen mit der ersten
Passivierungsschicht 51 eine Durchkontaktierung 71, mittels derer die n-leitende Schicht 23 elektrisch kontaktiert werden kann .
Anhand der schematischen Schnittdarstellung der Figur IC ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterchips näher erläutert. Nach dem Aufbringen der Aluminiumschicht 33 wird an der dem Aufwachssubstrat 1 abgewandten Seite der Aluminiumschicht 33 ein Anschlussträger 6 angebracht. Der Anschlussträger 6 umfasst eine Lotbarriere 61, ein Lotsystem 62 und ein Anschlusssubstrat 63. Das Anschlusssubstrat 63 ist insbesondere mechanisch stabilisierend ausgebildet.
Anhand der schematischen Schnittdarstellung der Figur 1D ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens näher erläutert. Das Aufwachssubstrat 1 wurde in diesem Verfahrensschritt entfernt.
Nach dem Entfernen des Aufwachssubstrats 1 wird eine Mesa 72 ausgebildet. Dies erfolgt mittels Entfernen der
Halbleiterschichtenfolge 2 an den Bereichen der Schutzschicht 32. Das Entfernen erfolgt bevorzugt mittels nasschemischen Ätzens. An den Bereichen, an denen die
Halbleiterschichtenfolge 2 entfernt wurde, befindet sich nun ein Graben 73. In dem Bereich des Grabens 73 sind die
Kontaktierungsschicht 4 und/oder die erste
Passivierungsschicht 51 nun frei von außen zugänglich. Die Mesa weist eine Grundfläche 72a auf, die sich auf der dem Anschlussträger 6 zugewandten Seite der
Halbleiterschichtenfolge 2 befindet.
Weiterhin werden an der dem Anschlussträger 6 abgewandten Außenfläche der Mesa 72 Auskoppelstrukturen 24 angebracht. Hierzu wird die n-leitende Schicht 23 zumindest teilweise entfernt, wodurch sich Ausnehmungen 24 ergeben. Eine dem
Anschlussträger 6 abgewandte Außenfläche 24a der Mesa bildet dann eine Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips . Gemäß der schematischen Schnittdarstellung der Figur IE ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterchips näher erläutert. Der Verfahrensschritt zeigt bereits einen fertigen optoelektronischen Halbleiterchip. Bei dem hier dargestellten Verfahrensschritt wird eine zweite Passivierungsschicht 52 auf den Anschlussträger 6 abgewandten freiliegenden Außenflächen der Mesa 72 und des Grabens aufgebracht. Diese zweite Passivierungsschicht 52 wird anschließend bereichsweise entfernt. An den Bereichen, an denen die zweite Passivierungsschicht 52 entfernt wurde, wird ein Kontaktpad 41 aufgebracht. Eine dem Anschlussträger 6 abgewandte Deckfläche im Bereich des Grabens 52a der zweiten Passivierungsschicht 52 ist insbesondere planar ausgebildet. Mit anderen Worten, die Deckfläche im Bereich des Grabens 52a der zweiten Passivierungsschicht 52 weist einen gleichen Abstand in vertikaler Richtung zu dem Anschlusssubstrat 63 des Anschlussträgers 6 auf. An dieser planaren Ausbildung ist das für die Herstellung der Mesa 72 verwendete nasschemische Ätzverfahren nachweisbar.
Gemäß der Figur 2 ist ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips näher erläutert. Bei dem hier gezeigten Ausführungsbeispiel ist die Kontaktierungsschicht 4 derart ausgebildet, dass sie die Spiegelschicht 31 an der der Halbleiterschichtenfolge 2 abgewandten Deckfläche der Spiegelschicht 31 nahezu
vollständig bedeckt. Beispielsweise bedeckt die
Kontaktierungsschicht 4 90 % der Deckfläche der
Spiegelschicht 31. Die Kontaktierungsschicht 4 in dem
gezeigten Ausführungsbeispiel weist zudem ein Loch im Bereich der Durchkontaktierung 71 auf. Gemäß der schematischen Schnittdarstellung der Figur 3 ist ein weiteres Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips näher erläutert. Bei dem hier gezeigten Ausführungsbeispiel ist anstelle einer Aluminiumschicht 33 eine zweite Spiegelschicht 34 angebracht. Hierdurch ist für die Herstellung des optoelektronischen Halbleiterchips gemäß dem Ausführungsbeispiel der Figur 3 eine weitere Fototechnik im Vergleich zu den vorherigen
Ausführungsbeispielen nötig. Die in dem Ausführungsbeispiel verwendete zweite Spiegelschicht 34 kann beispielsweise mit AgPt gebildet sein.
Ferner enthält die Durchkontaktierung 71 bei dem gezeigten Ausführungsbeispiel ein zusätzliches Kontaktmaterial 35, das beispielsweise mit ZnO gebildet sein kann. ZnO birgt jedoch den Nachteil, dass es im Vergleich zu Aluminium eine
geringere Alterungsstabilität aufweist, da es bei Kontakt mit der Umgebungsluft schnell oxidiert. Ferner weist ZnO eine sehr geringe chemische Beständigkeit gegen Säuren und Basen auf. Zudem kann die zweite Spiegelschicht 34 anlaufen, da Silber anfällig für das Eindringen von Feuchtigkeit ist, und somit die Reflektivität der zweiten Spiegelschicht 34
reduziert wird.
Anhand der Aufsicht der Figuren 4A und 4B sind weitere
Ausführungsbeispiele eines hier beschriebenen
optoelektronischen Halbleiterchips näher erläutert. Die
Aufsicht erfolgt von oben, das heißt, aus einer Richtung, die senkrecht zur Haupterstreckungsebene der
Halbleiterschichtenfolge 2 verläuft. Die Aufsicht der Figur 4A entspricht der Schnittdarstellung gemäß der Figur 3, während die Aufsicht der Figur 4B den Schnittdarstellungen gemäß den Figuren IE und/oder 2 entspricht.
Bei der Aufsicht der Figur 4A ist eine Vielzahl von
Durchkontaktierungen 71 erkennbar, welche entlang der
Haupterstreckungsebene lateral voneinander beabstandet sind. Bei dem Ausführungsbeispiel der Figur 4A ist keine ganzflächig ausgebildete Aluminiumschicht 33 vorhanden. Die Durchkontaktierungen 71 des Ausführungsbeispiels der Figur 4A sind beispielsweise mit ZnO gebildet. Dieses Material reflektiert die von der aktiven Zone emittierte
elektromagnetische Strahlung schlecht, weshalb die
Durchkontaktierungen 71 dunkler als die die
Durchkontaktierungen 71 umgebenden Bereiche erscheinen. Dies führt zunächst unästhetischen Abstrahlcharakteristik des optoelektronischen Halbleiterchips. Die schlechte
Reflektivität wirkt sich zudem gravierend auf die Effizienz eines solchen optoelektronischen Halbleiterchips ohne eine ganzflächig ausgebildete Aluminiumschicht 33. So wird bei einem optoelektronischen Halbleiterchip mit einem ZnO-Kontakt weit weniger Licht ausgekoppelt als bei einem
optoelektronischen Halbleiterchip mit einer ganzflächig ausgebildeten Aluminiumschicht 33.
Im Gegensatz hierzu ist bei der Aufsicht der Figur 4B eine ganzflächig aufgebrachte Aluminiumschicht 33 vorhanden.
Hierdurch sind die Durchkontaktierungen 71 in der Aufsicht nicht mehr erkennbar. Dementsprechend erscheint die von der aktiven Zone emittierte elektromagnetische Strahlung räumlich homogener und es ergibt sich eine ästhetische
Abstrahlcharakteristik. Das Ausführungsbeispiel der Figur 4B weist zudem eine höhere Effizienz aus, da aufgrund der höheren Reflektivität der Aluminiumschicht 33 im Vergleich zu ZnO mehr Licht aus der aktiven Zone 22 ausgekoppelt werden kann .
Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 10 2014 107 123.9, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips mit den folgenden Schritten:
A) Bereitstellen eines Aufwachssubstrats (1) und einer auf dem Aufwachssubstrat (1) aufgewachsenen
Halbleiterschichtenfolge (2) mit einer
Haupterstreckungsebene umfassend eine p-leitende Schicht (21), eine aktive Zone (22) und eine n-leitende Schicht (23) ,
B) bereichsweises Entfernen der Halbleiterschichtenfolge (2) zum Ausbilden zumindest eines Durchbruchs (70), der sich durch die p-leitende Schicht (21) und die aktive Zone (22) hindurch in die n-leitende Schicht (23) der Halbleiterschichtenfolge (2) erstreckt,
C) Abscheiden einer Schutzschicht (32) an einer dem Aufwachssubstrat (1) abgewandten Seite der
Halbleiterschichtenfolge (2), wobei zumindest eine
Deckfläche (32a) der Schutzschicht (32) einfach
zusammenhängend ausgebildet ist und die Schutzschicht (32) den zumindest einen Durchbruch (70) rahmenartig umschließt,
D) ganzflächiges Abscheiden einer Aluminiumschicht (33) , die Aluminium enthält, an einer dem Aufwachssubstrat (1) abgewandten Seite der Halbleiterschichtenfolge (2), wobei die Aluminiumschicht (33) die Schutzschicht (32) vollständig bedeckt,
E) Entfernen des Aufwachssubstrats und
F) Ausbilden einer Mesa (72) mittels Entfernen der
Halbleiterschichtenfolge (2) an den Bereichen der
Schutzschicht (32), wobei die Schutzschicht (32)
anschließend zumindest stellenweise von außen frei zugänglich ist. Verfahren nach dem vorherigen Anspruch,
wobei
- die Halbleiterschichtenfolge (2) auf einem Nitrid- Verbindungshalbleitermaterial basiert und
- das Ausbilden der Mesa (72) in Schritt F) mit einem nasschemischen Ätzverfahren erfolgt.
Verfahren nach dem vorherigen Anspruch, wobei die
Halbleiterschichtenfolge (2) auf GaN basiert.
Verfahren nach einem der beiden vorherigen Ansprüche, wobei die Schutzschicht (32) aus einem Material gebildet ist, das von der verwendeten Nasschemie mit einer
Ätzrate geätzt wird, die wenigstens um einen Faktor 100, bevorzugt um einen Faktor 100, besonders bevorzugt um einen Faktor 10000, geringer als die Ätzrate für das Nitrid-Verbindungshalbleitermaterial ist .
Verfahren nach einem der vorherigen Ansprüche,
wobei das Abscheiden der Schutzschicht (32) in Schritt D) mit einem Abscheideverfahren erfolgt derart, dass Ecken und Kanten von zuvor aufgewachsenen Schichten (31, 51) konform von der Schutzschicht (32) überdeckt werden.
Verfahren nach einem der vorherigen Ansprüche,
wobei vor der Erzeugung des Durchbruchs (70) in Schritt
B) die folgenden Verfahrensschritte durchgeführt werden:
- Abscheiden einer Spiegelschicht (31) an einer dem Aufwachssubstrat (1) abgewandten Deckfläche (2a) der Halbleiterschichtenfolge (2) und - Abscheiden einer Kontaktierungsschicht (4) an einer der Halbleiterschichtenfolge (2) abgewandten Seite der Spiegelschicht (31), wobei
- die Spiegelschicht (31) elektrisch leitend mit der p- leitenden Schicht (21) der Halbleiterschichtenfolge (2) verbunden ist,
- die Spiegelschicht (31) in einer Aufsicht aus einer Richtung, die senkrecht zur Haupterstreckungsebene verläuft, zusammenhängend ausgebildet ist,
- die Deckfläche (2a) der Halbleiterschichtenfolge (2) zumindest stellenweise frei von der Spiegelschicht (31) ist,
- die Kontaktierungsschicht (4) elektrisch leitend mit der Spiegelschicht (31) verbunden ist und
- die Kontaktierungsschicht (4) die Spiegelschicht (31) zumindest stellenweise bedeckt.
Verfahren nach einem der vorherigen Ansprüche,
wobei nach der Erzeugung des Durchbruchs (70) in Schritt B) und vor dem Abscheiden der Aluminiumschicht (33) in Schritt C) folgende Verfahrensschritte durchgeführt werden :
- ganzflächiges Abscheiden einer ersten
Passivierungsschicht (51) auf der
Halbleiterschichtenfolge (2) abgewandte Außenflächen der Spiegelschicht (31) und/oder der Kontaktierungsschicht (4)
- zumindest teilweises Entfernen der ersten
Passivierungsschicht (51) in dem Bereich des Durchbruchs (70) . Verfahren nach einem der vorherigen Ansprüche,
wobei nach Schritt C) Bereiche der Aluminiumschicht (33) den zumindest einen Durchbruch (70) zumindest
stellenweise ausfüllen, wobei
die Aluminiumschicht (33) elektrisch leitend mit der n- leitenden Schicht (23) verbunden ist, sodass besagte Bereiche zusammen mit Teilen der ersten
Passivierungsschicht (51), welche sich in den Durchbruch erstrecken, eine Durchkontaktierung (71) bilden.
Verfahren nach einem der vorherigen Ansprüche,
wobei vor dem Entfernen des Aufwachssubstrats (1) in Schritt E) ein Anschlussträger (6) an einer der
Halbleiterschichtenfolge (2) abgewandten Außenfläche (33a) angebracht wird und nach dem Ausbilden der Mesa (72) in Schritt F) folgende Verfahrensschritte
durchgeführt werden:
- Ausbilden einer Auskopplungsstruktur (42) an einer dem Anschlussträger (6) abgewandten Außenfläche der Mesa (72) ,
- ganzflächiges Abscheiden einer zweiten
Passivierungsschicht (52) auf alle dem Anschlussträger
(6) abgewandten freiliegenden Außenflächen der Mesa
(72), der Schutzschicht (31) und/oder der
Kontaktierungsschicht (4),
- stellenweises Entfernen der zweiten
Passivierungsschicht (52), wobei die
Kontaktierungsschicht (4) anschließend stellenweise von außen frei zugänglich ist und
- Aufdampfen eines Kontaktpads (41) an den Stellen, an denen die Kontaktierungsschicht (4) frei von der zweiten Passivierungsschicht (52) ist. Optoelektronischer Halbleiterchip aufweisend
- eine Mesa (72) mit
- einer Halbleiterschichtenfolge (2) zur Erzeugung elektromagnetischer Strahlung umfassend eine p- leitende Schicht (21), eine aktive Zone (22) und eine n-leitende Schicht (23) ,
- einer Grundfläche (72a) und
- einer Strahlungsdurchtrittsflache (24a) ,
- eine Durchkontaktierung (71), die sich durch die p- leitende Schicht (21) und die aktive Zone (22) hindurch in die n-leitende Schicht (23) erstreckt
- einen Anschlussträger (6) mit einem Anschlusssubstrat (62), der an einer der Strahlungsdurchtrittsfläche (24a) abgewandten Seite der Mesa (72) angeordnet ist, und
- eine ganzflächig ausgebildete Aluminiumschicht (33) , die Aluminium enthält und zwischen der Mesa (72) und dem Anschlussträger (6) angeordnet ist, wobei
- die Mesa (72) lateral von einem Graben (73)
umschlossen ist, die frei von dem Material der
Halbleiterschichtenfolge (2) ist,
- die Durchkontaktierung (71) zumindest teilweise durch das Material der Aluminiumschicht (33) gebildet ist.
Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die Aluminiumschicht (33) elektrisch leitend ausgebildet ist.
Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
bei dem die Aluminiumschicht (33) in einer Aufsicht au der Richtung, die senkrecht zur Haupterstreckungsrichtung verläuft, einfach
zusammenhängend ausgebildet ist, die Grundfläche (72a) der Mesa (72) vollständig bedeckt, und die Mesa (72) lateral überragt.
Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
bei dem eine Kontaktierungsschicht (4) vorhanden ist, die elektrisch leitend mit der p-leitenden Schicht (23) verbunden ist und zumindest stellenweise im Bereich des Grabens (73) lateral zur Mesa (72) angeordnet ist, wobei eine der Halbleiterschichtenfolge zugewandte
Kontaktfläche (4a) der Kontaktierungsschicht (4) eben verläuft und eine gleichmäßige Oberflächenrauheit aufweist .
Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
bei dem eine zweite Passivierungsschicht (52) vorhanden ist, die eine Außenfläche des optoelektronischen
Halbleiterchips bildet, wobei
- die zweite Passivierungsschicht (52) die Mesa (72) formschlüssig umhüllt und
- die zweite Passivierungsschicht (52) den Graben (73), mit Ausnahme von Bereichen, an denen ein Kontaktpad (41) vorhanden ist, vollständig bedeckt und
- eine dem Anschlussträger (6) abgewandte Deckfläche (52a) der zweiten Passivierungsschicht (52) überall im Bereich des Grabens (73) einen gleichen vertikalen
Abstand zu dem Anschlusssubstrat (63) des
Anschlussträgers (6) aufweist. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche,
bei dem alle Seitenflächen (72b) der Mesa (72) frei vom Material der Kontaktschicht (4) sind.
Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche,
bei dem eine reflektierend ausgebildete Schutzschicht (32) und eine reflektierend ausgebildete Spiegelschicht (31) vorhanden sind, wobei
- die Schutzschicht (32)
- die Mesa (72) rahmenartig umschließt und
- zumindest stellenweise zwischen der
Kontaktschicht (4) und der Aluminiumschicht (33) angeordnet ist,
- die Spiegelschicht (31)
- elektrisch leitend mit der p-leitenden Schicht (23) und der Kontaktschicht (4) verbunden ist,
- die p-leitende Schicht (23) der Mesa (72) nahezu vollständig bedeckt und
- die Durchkontaktierung (71) rahmenartig
umschließt .
Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die Schutzschicht (31) Ecken und Kanten der Spiegelschicht (31) konform überdeckt.
Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche,
bei dem eine der Mesa (72) abgewandte Deckfläche (32a) der Schutzschicht (32) keine ebene Fläche bildet und/oder die Schutzschicht (32) keine gleichmäßige Dicke aufweist .
Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
bei dem die Deckfläche (32a) der Schutzschicht (32) entlang einer lateralen Richtung eine Form aufweist, die durch eine Kurve angenähert oder beschrieben werden kann, die an den Kanten (32f) der Schutzschicht jeweils ein lokales Maximum aufweist, wobei zwischen den beiden lokalen Maxima zumindest ein lokales Minimum vorhanden ist .
PCT/EP2015/061015 2014-05-20 2015-05-19 Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip WO2015177164A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/309,260 US9806225B2 (en) 2014-05-20 2015-05-19 Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip
DE112015002379.8T DE112015002379B4 (de) 2014-05-20 2015-05-19 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107123.9 2014-05-20
DE102014107123.9A DE102014107123A1 (de) 2014-05-20 2014-05-20 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2015177164A1 true WO2015177164A1 (de) 2015-11-26

Family

ID=53181299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/061015 WO2015177164A1 (de) 2014-05-20 2015-05-19 Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip

Country Status (3)

Country Link
US (1) US9806225B2 (de)
DE (2) DE102014107123A1 (de)
WO (1) WO2015177164A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US10461218B2 (en) * 2015-11-03 2019-10-29 Lg Innotek Co., Ltd. Semiconductor device
DE102016114550B4 (de) 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen
DE102017113407A1 (de) * 2017-06-19 2018-12-20 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und ein Verfahren zur Herstellung einer strahlungsemittierenden Anordnung
DE102020104372A1 (de) * 2020-01-15 2021-07-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102021124129A1 (de) 2021-09-17 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und optoelektronisches modul

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
EP2402995A2 (de) * 2010-07-01 2012-01-04 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Beleuchtungseinheit
EP2408030A2 (de) * 2010-07-12 2012-01-18 LG Innotek Co., Ltd. Elektrodenanordnung für eine lichtemittierende Vorrichtung
US20120138969A1 (en) * 2010-12-20 2012-06-07 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting device with the same
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20130062657A1 (en) * 2011-09-14 2013-03-14 Lextar Electronics Corporation Light emitting diode structure and manufacturing method thereof
DE102012108879A1 (de) * 2012-09-20 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
EP2725629A2 (de) * 2012-10-24 2014-04-30 Nichia Corporation Lichtemittierendes Element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102012108883A1 (de) 2012-09-20 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012110775A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
EP2402995A2 (de) * 2010-07-01 2012-01-04 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Beleuchtungseinheit
EP2408030A2 (de) * 2010-07-12 2012-01-18 LG Innotek Co., Ltd. Elektrodenanordnung für eine lichtemittierende Vorrichtung
US20120138969A1 (en) * 2010-12-20 2012-06-07 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting device with the same
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20130062657A1 (en) * 2011-09-14 2013-03-14 Lextar Electronics Corporation Light emitting diode structure and manufacturing method thereof
DE102012108879A1 (de) * 2012-09-20 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
EP2725629A2 (de) * 2012-10-24 2014-04-30 Nichia Corporation Lichtemittierendes Element

Also Published As

Publication number Publication date
US9806225B2 (en) 2017-10-31
DE112015002379A5 (de) 2017-02-23
DE112015002379B4 (de) 2021-08-05
US20170084777A1 (en) 2017-03-23
DE102014107123A1 (de) 2015-11-26

Similar Documents

Publication Publication Date Title
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
DE112015005964B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
EP2340568A1 (de) Optoelektronischer halbleiterkörper
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP3259783B1 (de) Verfahren zur herstellung eines halbleiterkörpers
WO2016135024A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung eines elektrischen kontakts und verfahren zur herstellung eines halbleiterbauelements
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2017178627A1 (de) Optoelektronischer halbleiterchip
DE102016124860A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015102378B4 (de) Verfahren zur Herstellung eines Halbleiterkörpers
WO2014072410A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
WO2021043901A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2019025206A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102019220215A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
WO2018215265A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15723029

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15309260

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015002379

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015002379

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15723029

Country of ref document: EP

Kind code of ref document: A1