DE102012217533A1 - Verfahren zur Herstellung eines optoelektronischen Bauelements - Google Patents

Verfahren zur Herstellung eines optoelektronischen Bauelements

Info

Publication number
DE102012217533A1
DE102012217533A1 DE201210217533 DE102012217533A DE102012217533A1 DE 102012217533 A1 DE102012217533 A1 DE 102012217533A1 DE 201210217533 DE201210217533 DE 201210217533 DE 102012217533 A DE102012217533 A DE 102012217533A DE 102012217533 A1 DE102012217533 A1 DE 102012217533A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
layer
recess
support
side
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201210217533
Other languages
English (en)
Inventor
Siegfried Herrmann
Norwin von Malm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OSRAM Opto Semiconductors GmbH
Original Assignee
OSRAM Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0079Processes for devices with an active region comprising only III-V compounds wafer bonding or at least partial removal of the growth substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0066Processes relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

Die Erfindung betrifft ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements, wobei auf einem Aufwachssubstrat eine Schichtstruktur mit einer positiv dotierten Halbleiterschicht und einer negativ dotierten Halbleiterschicht mit einer aktiven Zone zur Erzeugung von Licht und einer Spiegelschicht aufgewachsen wird, wobei die Schichtstruktur über eine Verbindungsschicht auf einer ersten Seite eines Trägers befestigt wird, und wobei über eine zweite Seite des Trägers elektrische Kontakte für die Schichtstruktur eingebracht werden und das Aufwachssubstrat entfernt wird.

Description

  • Die Erfindung betrifft ein Verfahren gemäß Patentanspruch 1 und ein Bauelement gemäß Patentanspruch 9.
  • Aus DE 10 2010 025 320 A1 ist ein optoelektronisches Bauelement und ein Verfahren zu dessen Herstellung bekannt.
  • Bei dem beschriebenen Verfahren wird eine optisch aktive Schicht auf einem Aufwachssubstrat aufgewachsen. Anschließend wird die optisch aktive Schicht von der freien Seite her strukturiert, wobei elektrische Kontakte eingebracht werden. Die elektrischen Kontakte stehen mit einer positiv dotierten Schicht und mit einer negativ dotierten Schicht in Verbindung. Nach Abschluss der Strukturierung wird das Bauelement auf einem Träger befestigt. Anschließend wird das Aufwachssubstrat entfernt.
  • Die Aufgabe der Erfindung besteht darin, ein verbessertes Verfahren zur Herstellung des Bauelementes und ein einfach aufgebautes Bauelement bereitzustellen.
  • Die Aufgabe der Erfindung wird durch das Verfahren gemäß Patentanspruch 1 und durch das Bauelement gemäß Patentanspruch 9 gelöst.
  • Ein Vorteil des beschriebenen Verfahrens und des beschriebenen Bauelementes besteht darin, dass der Träger in das Bauelement integriert ist. Somit entfallen die Arbeitsschritte, die für eine Trägerherstellung extra notwendig sind, wie z. B. das Ausbilden von Vias, das Füllen von Vias, Bondpads auf der Vorderseite usw.
  • Zudem kann durch die Integration des Trägers in das optoelektronische Bauelement sowohl die Struktur des Trägers als auch die Größe des Trägers optimal an das Bauelement angepasst werden.
  • Weitere vorteilhafte Ausführungsformen des Verfahrens und des Bauelementes sind in den abhängigen Ansprüchen angegeben.
  • In einer Ausführungsform wird als Verbindungsschicht ein elektrisch isolierendes Material, insbesondere ein Klebematerial verwendet. Die Verwendung des elektrisch isolierenden Materials als Verbindungsschicht bietet den Vorteil, dass auch elektrisch leitende Materialien oder halbleitende Materialen als Träger verwendet werden können. Insbesondere die Verwendung eines Klebematerials bietet die Möglichkeit, eine sichere und feste Verbindung zwischen der Schichtstruktur und dem Träger bei kleiner Schichtdicke zu ermöglichen. Zudem kann durch die Verwendung von Klebematerial eine Einsparung von Kosten erreicht werden.
  • In einer weiteren Ausführungsform wird als Träger ein elektrisch halbleitendes oder elektrisch leitendes Material, insbesondere in Form einer Folie verwendet. Die Verwendung eines elektrisch halbleitenden oder eines elektrisch leitenden Materials als Träger, insbesondere in Form einer Folie bietet den Vorteil, dass die Verarbeitung einfach möglich ist. Zudem können dünne Träger ausgebildet werden, die eine ausreichende Stabilität für das optoelektronische Bauelement darstellen. Insbesondere bei der Verwendung von dünnen Trägern ist die Einbringung der Ausnehmung in dem Träger zur Ausbildung der Kontakte schnell durchzuführen. Somit wird Prozesszeit und damit Kosten eingespart.
  • In einer weiteren Ausführung werden zur Verbesserung der reflektierenden Eigenschaften die elektrischen Kontakte mit einer Spiegelschicht versehen.
  • In einer weiteren Ausführungsform wird zur Verbesserung der reflektierenden Eigenschaften des Bauelementes auf der Seite des Trägers ein Verbindungsmaterial verwendet, das für das vom Bauelement emittierte Licht im Wesentlichen durchlässig ist. Zudem wird ein Träger verwendet, dessen Seite der Verbindungsschicht zugewandt ist, spiegelnd ausgebildet ist. Damit wird Licht, das von der aktiven Zone in Richtung des Trägers abgestrahlt wird, von der spiegelnden Seite des Trägers reflektiert. Somit wird der über die Abstrahlseite abgegebene Lichtfluss erhöht.
  • In einer weiteren Ausführungsform ist der erste Kontakt in der Weise ausgebildet, dass der erste Kontakt an einer der negativ dotierten Halbleiterschicht zugewandten Seite spiegelnd ausgebildet ist. Auch dadurch wird die Reflexion des emittierten Lichts in Richtung der Abstrahlseite erhöht.
  • In einer weiteren Ausführungsform wird ein Füllmaterial mit Inhomogenitäten verwendet, wobei das Füllmaterial beispielsweise ein fotosensitives Material aufweist. Auf diese weise kann eine einfache Prozessierung erreicht werden. Zudem kann das Füllmaterial zur Einbringung eines Kontaktes beispielsweise mit einem DRIE-Prozess schnell und einfach entfernt werden.
  • Beispielsweise können die Ausnehmungen in der Verbindungsschicht durch Laserablation erzeugt werden, wobei eine Öffnung des Trägers dabei als Blende fungieren kann. Auch dadurch ist eine schnelle und einfache Prozessierung möglich.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei
  • 1 bis 3 einen ersten Verfahrensabschnitt,
  • 4 einen zweiten Verfahrensabschnitt,
  • 5 und 6 einen dritten Verfahrensabschnitt,
  • 7 und 8 einen vierten Verfahrensabschnitt,
  • 9 und 10 einen fünften Verfahrensabschnitt,
  • 11 einen sechsten Verfahrensabschnitt,
  • 12 eine Ansicht mit Blick auf den Träger einer ersten Ausführungsform gemäß 11,
  • 13 eine Ansicht mit Blick auf den Träger einer zweiten Ausführungsform gemäß dem sechsten Verfahrensabschnitt,
  • 14 einen Blick auf einen Träger gemäß einer dritten Ausführungsform,
  • 15 bis 17 einen vierten Prozessabschnitt,
  • 18 einen gedünnten Wafer,
  • 19 eine schematische Darstellung eines optischen Bauelementes mit der Verwendung eines gedünnten Wafers als Träger,
  • 20 Bauelemente mit Konverter und Linse,
    und 21 ein Bauelement mit einer Trägerstruktur.
  • 1 zeigt einen ersten Verfahrensschritt, bei dem auf ein Aufwachssubstrat 1 eine negativ dotierte Halbleiterschicht 2 aufgewachsen wird. Auf die negativ dotierte Halbleiterschicht 2 wird eine positiv dotierte Halbleiterschicht 3 aufgewachsen. An einer Grenzfläche zwischen der negativ dotierten Halbleiterschicht 2 und der positiv dotierten Halbleiterschicht 3 ist eine aktive Zone vorgesehen, die ausgebildet ist, um Licht zu erzeugen. Die negativ dotierte Halbleiterschicht 2 wird im Folgenden als erste Hableiterschicht 2 und die positiv dotierte Halbleiterschicht 3 wird im folgenden als zweite Halbleiterschicht 3 bezeichnet. Alternativ kann auch die erste Halbleiterchicht 2 p-dotiert und die zweite Halbleiterschicht n-dotiert sein. Die erste und die zweite Halbleiterschicht 2, 3 bilden z.B. eine Dünnfilmdiode. Die erste und die zweite Halbleiterschicht 2, 3 bilden eine Schichtstruktur.
  • Das Aufwachssubstrat 1 kann beispielsweise in Form von Saphir oder kristallinen Silizium ausgebildet sein. Zudem kann das Aufwachssubstrat 1 aus Siliziumkarbid oder aus Galliumnitrid aufgebaut sein. Die erste und zweite Halbleiterschicht 2, 3 werden epitaktisch auf dem Aufwachssubstrat 1 aufgewachsen. Abhängig von der gewählten Ausführungsform kann eine Zwischenschicht auf dem Aufwachssubstrat 1 aufgebracht werden, die im Wesentlichen die gleiche Gitterstruktur wie die aufzuwachsende Schichtstruktur aufweist. Auf diese Weise kann ein Aufwachsen der ersten Halbleiterschicht 2 verbessert werden, sodass weniger oder keine Fehler in der Gitterstruktur der ersten Halbleiterschicht beim Aufwachsen erzeugt werden.
  • Anschließend wird, wie in 2 dargestellt ist, eine Spiegelschicht 4 auf die zweite Halbleiterschicht 3 aufgebracht. Die Spiegelschicht 4 kann ein Metall beispielsweise Silber und/oder Titan mit einem hohen Reflektionskoeffizienten enthalten. Zudem ist in der Spiegelschicht 4 eine Öffnung 5 vorgesehen, sodass nach dem Aufbringen der Spiegelschicht 4 im Bereich der Öffnung 5 eine Oberfläche der positiv dotierten Halbleiterschicht 3 freiliegt, wie in 2 dargestellt ist. Die Öffnung 5 kann gleichzeitig mit dem Aufbringen der Spiegelschicht 4 vorgesehen sein oder nachträglich in die Spiegelschicht 4 eingebracht werden. In einem folgenden Verfahrensschritt, der in 3 dargestellt ist, wird auf die Spiegelschicht 4 eine elektrisch leitende Schicht 6 aufgebracht. Abhängig von der gewählten Ausführungsform kann auch auf die leitende Schicht 6 verzichtet werden. Die leitende Schicht 6 weist ebenso wie die Spiegelschicht 4 die Öffnung 5 auf. Diese kann separat oder zusammen mit der Öffnung in der Spiegelschicht 4 erzeugt werden. Dadurch kann die Öffnung 5 in den beiden Schichten 4 und 6 die gleiche oder unterschiedliche Ausnehmungen aufweisen.
  • Die erste und zweite Halbleiterschicht 2, 3 können als Epitaxieschichtenfolge, also als epitaktisch gewachsene Schichtstruktur, ausgeführt sein. Dabei können die Halbleiterschichten 2, 3 beispielsweise auf der Basis von InGaAlN ausgeführt sein. Unter InGaAlN-basierten Schichtstrukturen fallen insbesondere solche, bei denen die epitaktisch hergestellte Schichtstruktur in der Regel eine Schichtenfolge aus unterschiedlichen Einzelschichten aufweist, die mindestens eine Einzelschicht enthält, die ein Material aus dem III-V-Verbindungshalbleitermaterialsystem InxAlyGa1-x-yN mit 0 <= x <= 1, 0 <= y <= 1 und x + y <= 1 aufweist. Die Schichtstrukturen, die zumindest eine aktive Schicht oder einen aktiven Bereich auf Basis von InGaAlN aufweist, kann beispielsweise bevorzugt elektromagnetische Strahlung in einem ultravioletten bis grünen Wellenlängenbereich emittieren.
  • Alternativ oder zusätzlich können die Halbleiterschichten 2, 3 beziehungsweise der Halbleiterchip auch auf InGaAlP basieren, das heißt, dass die Schichtstruktur unterschiedliche Einzelschichten aufweisen kann, wovon mindestens eine Einzelschicht ein Material aus dem III-V-Verbindungshalbleitermaterialsystem InxAlyGa1-x-yP mit 0 <= x <= 1, 0 <= y <= 1 und x + y <= 1 aufweist. Die Schichtstruktur, die zumindest eine aktive Schicht oder einen aktiven Bereich auf Basis von InGaAlP aufweist, kann beispielsweise bevorzugt elektromagnetische Strahlung mit einer oder mehreren spektralen Komponenten in einen grünen bis roten Wellenlängenbereich emittieren.
  • Alternativ oder zusätzlich können die Halbleiterschichten 2, 3 auch andere III-V-Verbindungshalbleitermaterialsysteme, beispielsweise ein AlGaAs-basiertes Material, oder II-VI-Verbindungshalbleitermaterialsysteme aufweisen. Insbesondere kann eine aktive Schicht, die ein AlGaAs-basiertes Material aufweist, geeignet sein, elektromagnetische Strahlung mit einer oder mehreren spektralen Komponenten in einem roten bis infraroten Wellenlängenbereich zu emittieren.
  • Ein II-VI-Verbindungshalbleitermaterialsystem kann wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie beispielsweise O, S, Se, aufweisen. Insbesondere umfasst ein II-VI-Verbindungshalbleitermaterialsystem eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Beispielsweise gehören zu den II-VI-Verbindungshalbleitermaterialien ZnSe, ZnTe, ZnO, ZnMgO, ZnS, CdS, ZnCdS, MgBeO.
  • Das Aufwachssubstrat 1 kann dabei ein Halbleitermaterial, beispielsweise ein oben genanntes Verbindungshalbleitermaterialsystem, umfassen. Insbesondere kann das Aufwachssubstrat 1 Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder aus einem solchen Material sein.
  • Die Halbleiterschichten 2, 3 können als aktiven Bereich beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Struktur) aufweisen. Die Bezeichnung Quantentopfstruktur umfasst im Rahmen der Anmeldung insbesondere jegliche Struktur, beider Ladungsträger durch Einschluss ("confinement") eine Quantisierung ihrer Energiezustände erfahren können. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Die Halbleiterschichten 2, 3 können neben dem aktiven Bereich weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte Ladungsträgertransportschichten, also Elektronen- oder Löchertransportschichten, undotierte oder p- oder n-dotierte Confinement-, Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten, Kontaktschichten und/oder Elektroden sowie Kombinationen daraus. Solche Strukturen, die den aktiven Bereich oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
  • In einem folgenden Verfahrensschritt, der in 4 dargestellt ist, wird ein Graben 7 in die erste und zweite Halbleiterschicht 2, 3 eingebracht, der einen Teil der Schichtstruktur bestehend aus der ersten und der zweiten Halbleiterschicht 2, 3 von dem übrigen Teil der Schichtstruktur trennt. Der Graben 7 ist umlaufend um einen Teil der Schichtstruktur 2, 3 ausgebildet und bis zum Aufwachssubstrat 1 geführt.
  • Abhängig von der gewählten Ausführungsform werden die Verfahrensschritte der 1 bis 3 auf einer größeren Fläche eines Aufwachssubstrates 1 ausgeführt, wobei gleichzeitig bei den Verfahrensschritten der 2 und 3 für mehrere optoelektronische Bauelemente entsprechende voneinander getrennte Spiegelschichten 4 und leitende Schichten 6 auf die großflächige erste und zweite Halbleiterschicht 2, 3 aufgebracht werden. In dem Verfahrensschritt gemäß 4 werden Bereiche der großflächigen Schichtstruktur in einzelne Teilbereiche für jeweils ein Bauelement strukturiert.
  • 5 zeigt die Anordnung der 4, wobei die Anordnung umgedreht ist. Die Anordnung gemäß 5 wird über eine Verbindungsschicht 8 auf eine Oberseite 9 eines Trägers 10 befestigt. Das Material der Verbindungsschicht wird auch in den Bereich der Öffnung 5 eingefüllt. Abhängig von der gewählten Ausführungsform kann die Öffnung 5 mit einem weiteren Füllmaterial 11 aufgefüllt werden. Mit Hilfe der Verbindungsschicht 8 werden die erste und die zweite Halbleiterschicht 2, 3 mit der Spiegelschicht 5 und der leitenden Schicht 4 an der Oberseite 9 des Trägers 10 befestigt. In einer Ausführungsform wird ein Füllmaterial 11 mit Inhomogenitäten, beispielweise Hohlräumen und/oder Füllstoffen und/oder Streupartikeln verwendet. Zudem kann das Füllmaterial 11 beispielsweise als fotosensitives Material ausgebildet sein. Auf diese Weise kann eine einfache Prozessierung erreicht werden.
  • Die Verbindungsschicht 8 kann aus einem Klebematerial gebildet sein, beispielsweise als elektrisch nicht leitender Klebstoff ausgebildet sein. In einer weiteren Ausführungsform kann die Verbindungsschicht 8 auch in Form eines elektrisch leitenden Materials, beispielsweise aus Metall ausgebildet sein, das über eine Lötverbindung die Halbleiterschichten 2, 3 an der Oberseite 9 des Trägers 10 befestigt.
  • Für die Ausbildung der Verbindungsschicht in Form eines Klebstoffes eignen sich folgende Materialien: Thermoplaste (z.B. Brewer Science Waferbond), zweikomponentige Polyurethane (DELO-PUR 9604), zweikomponentige Epoxidharze (Di- oder Polyepoxide auf der Basis von Bisphenol A, Novolaken etc., Härter Polyamine, Merkaptane), Polyimide (Adhesives HD 3007 / HD 7010 Dupont/ HD Microsystems) Acrylate, Silikone (Dimetylsilikon).
  • Der Klebevorgang gemäß 6 wird beispielsweise in einem Membranbonder durchgeführt. Abhängig von der gewählten Ausführungsform können Schichtdicken für die Verbindungsschicht 8 im Bereich kleiner als 10 µm zwischen der Oberseite des Trägers 10 und der freien Oberseite der freien Spiegelschicht bzw. der freien Oberseite der leitenden Schicht 6 erreicht werden. Die Dicke der Verbindungsschicht 8 kann beispielsweise auch kleiner als 1 µm sein.
  • Bei der Verwendung einer nicht elektrisch leitenden Verbindungsschicht 8 können auch elektrisch leitende Materialien wie z. B. Metalle (Mo, W, C, CuW, AlSi, AlSiC) oder elektrisch halbleitende Materialien wie z. B. Si, Ge, GaAs als Träger 10 verwendet werden. Der Träger 10 kann auch in Form einer Folie ausgebildet sein, wobei die Schichtdicken z. B. im Bereich von 100 µm, aber auch kleiner bis in den Bereich von 10 µm sein können. Bei der Ausbildung des Trägers 10 aus einem Metall, kann der Träger mit einer elektrischen Isolierungsschicht z. B. mit einem ALDCVD oder PVD-Prozess versehen werden. Der Träger 10 kann auch in Form einer elektrisch isolierenden Schicht, insbesondere in Form einer Folie, beispielsweise in Form einer Kunststofffolie ausgebildet sein.
  • Weiterhin kann vor dem Klebeprozess die Öffnung 5 mit einem Füllmaterial 11 aufgefüllt werden. Als Füllmaterial 11 eignet sich beispielsweise ein fotosensitives Material (ProTEK) oder ein Coating, die mit einem DRIE-Prozess wieder abgetragen werden können.
  • Durch die Bereitstellung des Trägers 10 in Form von Folien, insbesondere in Form von Metallfolien kann eine Rolle zu Rolle Herstellung bei dem Verbindungsprozess gemäß 6 eingesetzt werden. Zudem kann die Verbindung Träger 10 zu den Halbleiterschichten 2, 3 aufgrund der Prozessfolge planar, sehr dünn und homogen ausgestaltet werden. Weiterhin kann eine ESD-Diode direkt in das System integriert werden, z. B. zwischen die Kontaktpads auf einer Unterseite des Trägers. Bei einer Ausbildung des Trägers 10 in Form von Silizium kann die ESD-Diode auch direkt in das Silizium integriert werden. Dies kann durch eine lokale Implantation erfolgen, wobei der Anschluss über eine Bondpadmetallisierung bzw. die damit verbundenen Umverdrahtungsebenen erfolgt.
  • Bei der Verwendung einer Lötverbindung als Verbindungsschicht auf einem passivierten Träger 10 aus Silizium wird die Strukturierung durch die Gräben 7 (Mesastrukturierung) nach dem Ablösen des Aufwachssubstrates 1 durchgeführt. Die Passivierung erfolgt beispielsweise mit einem ALD-Verfahren nach einem Rückätzen der Spiegelschicht 4.
  • In einem folgenden Verfahrensschritt, der in 7 dargestellt ist, wird von einer Unterseite 13 des Trägers 10 her eine erste Ausnehmung 14 im Bereich der Öffnung 5 der Spiegelschicht 4 eingebracht. Zudem wird eine zweite Ausnehmung 15 im Bereich der Spiegelschicht eingebracht. Die erste und die zweite Ausnehmung 14, 15 werden abhängig von dem Material des Trägers 10 mit entsprechenden Verfahren eingebracht. Bei der Ausbildung des Trägers 10 in Form von halbleitendem Material können beispielsweise Ätzverfahren eingesetzt werden. Bei der Ausbildung des Trägers 10 in Form von Metall können metallabtragende Verfahren wie z.B. Laserablation eingesetzt werden. Dieser Verfahrensstand ist in 7 dargestellt.
  • Anschließend werden in einem folgenden Verfahrensschritt die Verbindungsschicht 8 und ggf. das Füllmaterial 11 oberhalb der ersten Ausnehmung 14 entfernt, sodass die Ausnehmung 14 bis an die negativ dotierte Halbleiterschicht 2 grenzt, die oberhalb der aktiven Zone 16 angeordnet ist. Zudem wird im Bereich der zweiten Ausnehmung 15 die Verbindungsschicht 8 entfernt, sodass die zweite Ausnehmung 15 bis zu der leitenden Schicht 6 oder bei fehlender leitenden Schicht 6 bis zur Spiegelschicht 4 geführt ist. Dieser Verfahrensstand ist in 8 dargestellt.
  • Abhängig von der Art des Füllmaterials 11 un der Verbindungsschicht 8 kann z. B. ein DRIE-Prozess zum Entfernen der Verbindungsschicht 8 und des Füllmaterials 11 verwendet werden. Zudem kann das Füllmaterial 11 und die Verbindungsschicht 8 z. B. mit einem Laserablationsverfahren entfernt werden. Dabei dient die im Träger 10 bereits vorgesehen erste und/oder zweite Ausnehmung 14, 15 als Blende.
  • In einem folgenden Verfahrensschritt, der in 9 dargestellt ist, wird auf die Unterseite 13, und die Seitenwände der ersten und der zweiten Ausnehmung 14, 15 eine Isolationsschicht 17 aufgebracht. Abhängig von der gewählten Ausführungsform kann die Isolationsschicht 17 an der Seitenwand der Ausnehmung 14 in Form einer Spiegelschicht ausgebildet sein. Nach dem Aufbringen der Isolationsschicht 17 und Strukturieren derselben grenzt die erste Ausnehmung 14 noch direkt an die erste Halbleiterschicht 2. Zudem grenzt die zweite Ausnehmung 15 an die leitende Schicht 6 bzw. bei fehlender leitender Schicht 6 an die Spiegelschicht 4. Die Isolationsschicht 17 kann beispielsweise mit Hilfe eines ALD oder eines TEOS-basierten CVD-Prozess abgeschieden werden. In einer weiteren Ausführungsform wird vor dem Einbringen des elektrisch leitfähigen Materials für das Herstellen des ersten Kontaktes eine elektrisch leitende und spiegelnde Metallschicht auf die freie Fläche der negativ dotierten Halbleiterschicht 2 und die freie Fläche der Isolationsschicht 17 im Bereich der ersten Ausnehmung 14 aufgebracht.
  • In einem folgenden Verfahrensschritt werden die erste und die zweite Ausnehmung 14, 15 mit einem elektrisch leitenden Material, beispielsweise mit einem Metall unter Verwendung eines galvanischen Verfahrens aufgefüllt und anschließend ein erstes bzw. ein zweites Kontaktpad 18, 19 auf eine Unterseite der Isolationsschicht 17 aufgebracht. Abhängig von der Ausführungsform des Trägers 10 kann vor oder nach dem Aufbringen der Kontaktpads 18, 19 ein Planarisierungsschritt erfolgen, z. B. mittels CMP. Dieser Verfahrensstand ist in 10 dargestellt.
  • Zudem kann bei der Verwendung eines Trägers aus einem halbleitenden Material, beispielsweise in Form eines Siliziumwafers die Isolationsschicht 17 als Siliziumdioxidschicht ausgebildet werden.
  • Anschließend wird das Aufwachssubstrat 1 entfernt. Dazu kann das Aufwachssubstrat 1 beispielsweise mit einem Laserabhebeverfahren abgehoben werden oder mit einem CMP-Verfahren abgetragen werden. Anschließend wird eine obere Seitenfläche 20 der ersten Halbleiterschicht 2 aufgeraut. Dieser Verfahrensstand ist in 11 dargestellt, wobei die Dicke der ersten Halbleiterschicht 2 vergrößert dargestellt ist. Zudem werden die einzelnen Bauelemente vereinzelt.
  • 12 zeigt ein erstes Bauelement 21 mit einer Draufsicht auf das erste und das zweite Kontaktpad 18, 19. Das erste und das zweite Kontaktpad 18, 19 sind durch einen zweiten Graben 22 elektrisch getrennt. Zudem sind in der dargestellten Ausführungsform mehrere erste und zweite Ausnehmungen 14, 15 vorgesehen, die mit elektrisch leitendem Material gefüllt sind und die erste bzw. zweite elektrische Kontakte 32, 33 darstellen. Die ersten elektrischen Kontakte für die negativ dotierte Halbleiterschicht 2 sind in einer 4 × 4 Anordnung angeordnet. Die zweiten elektrischen Kontakte für die positiv dotierte Halbleiterschicht 3 sind in Form von vier in Reihe angeordneten zweiten elektrischen Kontakten angeordnet.
  • 13 zeigt eine Ausführungsform eines zweiten Bauelementes 34, wobei in vier Eckbereichen angeordnete zweite Kontaktpads 19 vorgesehen sind. Die zweiten Kontaktpads 19 sind über jeweils einen zweiten Graben 22 von dem ersten Kontaktpad 18 getrennt. Analog zu der Anordnung der zweiten Kontaktpads 19 sind auch die zweiten elektrischen Kontakte 33 in den Eckbereichen des Quadrates angeordnet. Analog zu der Ausbildung der Form des ersten Kontaktpads 18 sind die ersten elektrischen Kontakte 32 gleichmäßig über die Fläche des ersten Kontaktpads 18 verteilt angeordnet.
  • 14 zeigt eine Ausführungsform eines dritten Bauelementes 35, wobei nur ein zweites Kontaktpad 19 in einem Eckbereich angeordnet ist, das über einen zweiten Graben 22 von dem ersten Kontaktpad 18, das im Wesentlichen quadratisch ausgebildet ist, elektrisch isoliert ist. In analoger Weise ist auch nur ein zweiter elektrischer Kontakt 33 zur Kontaktierung der positiv dotierten Halbleiterschicht 3 vorgesehen. Zudem sind über die Fläche des ersten Kontaktpads 18 gleichmäßig verteilt erste elektrische Kontakte 32vorgesehen.
  • Die in den 12 bis 14 dargestellten Ausführungsformen sind nur Beispiele von möglicher Aufteilung des ersten und des zweiten Kontaktpads 18, 19 und der entsprechenden ersten und zweiten elektrischen Kontakte 32, 33.
  • 15 zeigt eine weitere Ausführungsform, die im Wesentlichen gemäß 11 aufgebaut ist, wobei jedoch eine zusätzliche Isolationsschicht 23 auf dem ersten Kontaktpad 18 teilweise in einem Bereich angrenzend an das zweite Kontaktpad 19 aufgebracht ist. Weiterhin ist das zweite Kontaktpad 18 seitlich bis über die zusätzliche Isolationsschicht 23 ausgebildet. Zudem ist das erste Kontaktpad 18 in zwei Schichten ausgebildet, wobei die erste Schicht auf der Isolationsschicht 17 und die zweite Schicht auf der ersten Schicht und auf der weiteren Isolationsschicht 23 aufliegt. Die zusätzliche Isolationsschicht 23 weist im Bereich der ersten Ausnehmung 14 eine Vertiefung auf, die sich durch einen fehlenden Planarisierungsprozess ausbildet. In analoger Weise weist das erste Kontaktpad 18 im Bereich der zweiten Schicht eine Einbuchtung 24 auf. Eine solche Einbuchtung kann auch im Bereich der Ausnehmung 15 entstehen. Anschließend kann das erste und zweite Kontaktpad 18, 19 planarisiert werden, sodass seine Struktur gemäß 16 erhalten wird.
  • 17 zeigt eine Ansicht auf das erste und das zweite Kontaktpad 18, 19. Durch das Vorsehen der zusätzlichen Isolationsschicht 23 ist es möglch, die Geometrie des ersten und des zweiten Kontaktpads 18, 19 flexibler zu gestalten und von der tatsächlichen Anordnung der ersten und der zweiten Kontakte zu entkoppeln.
  • 18 zeigt einen Träger 10 in Form eines Halbleiterwafers, der einen ringförmig umlaufenden Rand 24 mit einer gegenüber einem Mittenbereich 36 erhöhten Dicke aufweist. Beispielsweise ist der Wafer als Siliziumwafer ausgebildet. Diese Form des Trägers wird dadurch erreicht, dass ein innerer Bereich des Wafers gedünnt wird, wobei ein umlaufender Randbereich in einer größeren Dicke verbleibt. Dadurch wird der Wafer in seiner mechanischen Stabilität unterstützt. Der Träger gemäß 18 wird z.B. mit einem Taiko-Verfahren der Firma Disco hergestellt. Die Dicke des Siliziumwafers weist im Mittenbereich 36 beispielsweise 10 µm auf.
  • Der in 18 dargestellte Träger wird als Träger 10 gemäß 6 verwendet. Anschließend werden entsprechende Strukturierungsmaßnahmen durchgeführt, wobei 19 den Verfahrensstand gemäß 8 darstellt. Analog zu der in 19 dargestellten Anordnung können eine Vielzahl von Bauelementen auf den Träger gemäß 19 prozessiert werden.
  • 20 zeigt einen Verfahrensstand, bei dem zwei Bauelemente gemäß 16 auf einem Träger 10 angeordnet sind, wobei zwischen die Bauelemente 21 eine umlaufende Trennstruktur 25 in Form eines Rahmens beispielsweise mit Hilfe eines Fotolacks aufgebracht wurde. Zudem wurde in den Rahmen auf die negativ dotierte Halbleiterschicht 2 eine Konverterschicht 26 und eine Linse 27 aufgebracht.
  • Die rahmenförmige Trennstruktur 25 wird beispielsweise mit Hilfe eines Fotoresistprozesses hergestellt. Die Rahmenstruktur kann beispielsweise aus einem Kunststoff, z. B. Benzocyclobutene hergestellt werden. Die Konverterschicht 26 weist beispielsweise Silikon auf, in das ein luminiszierender Konversionsstoff z. B. YAG: Ce oder andere Stoffe eingebettet ist.
  • In 20 ist schematisch eine ESD-Diode 28 durch eine entsprechende Dotierung in den Träger 10 eingebracht. Zudem kann die ESD-Diode 28 auch auf einer Unterseite des Trägers 10 ausgebildet sein, z. B. zwischen den Kontaktpads 18, 19.
  • Das in 20 dargestellte Bauelement kann anschließend auf eine weitere Trägerstruktur 29 mit Vias 30 und weiteren Kontakten 31 aufgebracht werden, wie in einem schematischen Querschnitt in 21 dargestellt. Die weiteren Kontakte 31 sind auf einer Unterseite der Trägerstruktur 29 und das Bauelement 21 auf der Oberseite der Trägerstruktur 29 angeordnet.
  • Die weiteren Kontakte sind auf der Unterseite der Trägerstruktur 29 angeordnet und über die Vias 30 mit entsprechenden Kontaktpads 18, 19 des Bauelements verbunden.
  • Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
  • 1
    Aufwachssubstrat
    2
    negativ dotierte Halbleiterschicht
    3
    positiv dotierte Halbleiterschicht
    4
    Spiegelschicht
    5
    Öffnung
    6
    leitende Schicht
    7
    Graben
    8
    Verbindungsschicht
    9
    Oberseite
    10
    Träger
    11
    Füllmaterial
    13
    Unterseite
    14
    1. Ausnehmung
    15
    2. Ausnehmung
    16
    aktive Zone
    17
    Isolationsschicht
    18
    1. Kontaktpad
    19
    2. Kontaktpad
    20
    Oberseite
    21
    1. Bauelement
    22
    2. Graben
    23
    zusätzliche Isolationsschicht
    24
    Rand
    25
    Trennstruktur
    26
    Konverterschicht
    27
    Linse
    28
    ESD Diode
    29
    Trägerstruktur
    30
    Via
    31
    weitere Kontakte
    32
    1. elektrischer Kontakt
    33
    2. elektrischer Kontakt
    34
    2. Bauelement
    35
    3. Bauelement
    36
    Mittenbereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102010025320 A1 [0002]

Claims (15)

  1. Verfahren zur Herstellung eines optoelektronischen Bauelements, wobei auf einem Aufwachssubstrat eine Schichtstruktur mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht mit einer aktiven Zone zur Erzeugung von Licht aufgewachsen wird, wobei auf die dem Aufwachssubstrat abgewandten ersten Halbleiterschicht eine Spiegelschicht aufgebracht wird, wobei die Schichtstruktur über eine Verbindungsschicht auf einer ersten Seite eines Trägers befestigt wird, und wobei über eine zweite Seite des Trägers elektrische Kontakte für die Schichtstruktur eingebracht werden, und wobei das Aufwachssubstrat entfernt wird.
  2. Verfahren nach Anspruch 1, wobei die Verbindungsschicht aus einem elektrisch isolierenden Material, insbesondere aus einem Klebematerial gebildet wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei als Träger ein elektrisch halbleitendes oder ein elektrisch leitendes Material, insbesondere in Form einer Folie verwendet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei in die Verbindungsschicht, in den Träger und in die erste Halbleiterschicht eine Ausnehmung eingebracht wird, wobei die Ausnehmung an die zweite Halbleiterschicht grenzt, wobei eine Seitenfläche der Ausnehmung mit einer Isolationsschicht bedeckt wird, wobei ein erster elektrischer Kontakt zur Kontaktierung der zweiten Halbleiterschicht in die Ausnehmung eingebracht wird, wobei in den Träger eine zweite Ausnehmung eingebracht wird, wobei die zweite Ausnehmung an die Spiegelschicht oder eine die Spiegelschicht bedeckende elektrisch leitende Schicht grenzt, wobei eine Seitenfläche der zweiten Ausnehmung mit einer weiteren Isolationsschicht bedeckt wird, wobei ein zweiter elektrischer Kontakt zur Kontaktierung einer zweiten Halbeiterschicht in die zweite Ausnehmung eingebracht wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, a. wobei vor dem Einbringen des ersten und/oder des zweiten Kontaktes eine weitere Spiegelschicht auf die Seitenfläche der ersten und/oder der zweiten Ausnehmung aufgebracht wird, b. oder wobei ein für das von der aktiven Zone emittierte Licht im wesentlichen durchlässiges Verbindungsmaterial verwendet wird, und wobei als Träger ein Träger verwendet wird, der an einer der Verbindungsschicht zugewandten Seite spiegelnd ausgebildet ist, oder c. wobei der erste Kontakt in der Weise ausgebildet wird, dass der erste Kontakt an einer der ersten Halbleiterschicht zugewandten Seite spiegelnd ausgebildet ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei auf den Träger eine dritte Isolationsschicht aufgebracht wird, wobei auf die dritte Isolationsschicht eine elektrisch leitende erste Kontaktfläche aufgebracht wird, die mit dem ersten Kontakt in Verbindung steht, und wobei auf die dritte Isolationsschicht eine elektrisch leitende zweite Kontaktfläche aufgebracht wird, die mit dem zweiten Kontakt in Verbindung steht, wobei die erste und die zweite Kontaktfläche elektrisch voneinander isoliert sind, wobei auf die erste Kontaktfläche eine vierte Isolationsschicht aufgebracht wird, wobei die zweite Kontaktfläche wenigstens teilweise auf die vierte Isolationsschicht aufgebracht wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachssubstrat von einer Oberfläche der ersten Halbleiterschicht entfernt wird, wobei die freigelegte Oberfläche der freigegebenen ersten Halbleiterschicht aufgeraut wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei als Träger ein Wafer, insbesondere ein gedünnter Wafer mit einem dickeren Randbereich verwendet wird.
  9. Optoelektronisches Bauelement (21, 34, 35), das insbesondere nach einem der Ansprüche 1 bis 8 hergestellt ist, mit einem Träger (10) mit einer Schichtstruktur mit einer zweiten Halbleiterschicht (3) und einer ersten Halbleiterschicht (2) mit einer aktiven Zone zur Erzeugung von Licht und einer Spiegelschicht (4), wobei die Schichtstruktur (2, 3) über eine Verbindungsschicht (8) mit einer ersten Seite des Trägers (10) verbunden ist, und wobei im Träger (10) elektrisch Kontakte (32, 33) zur Kontaktierung der Schichtstruktur (2, 3) vorgesehen sind, wobei die Kontakte von der ersten Seite zu einer gegenüber liegenden zweiten Seite des Trägers (10) geführt sind, und wobei die Verbindungsschicht (8) aus einem elektrisch isolierenden Material gebildet ist.
  10. Bauelement nach Anspruch 9, wobei der Träger (10) aus einem elektrisch halbleitenden oder elektrisch leitenden Material, insbesondere aus Metall gebildet ist.
  11. Bauelement nach Anspruch 9 oder 10, wobei der Träger (10) in Form einer Folie aus Metal oder einem Halbleitermaterial ausgebildet ist.
  12. Bauelement nach einem der Ansprüche 9 bis 11, wobei die Spiegelschicht (4), die Verbindungsschicht (8), die zweite Halbleiterschicht (3) und der Träger (10) eine Ausnehmung (14) aufweisen, wobei die Ausnehmung (14) an die erste Halbleiterschicht (2) grenzt, wobei die zweite Halbleiterschicht (3) zwischen der ersten Halbleiterschicht (2) und dem Träger (10) angeordnet ist, wobei eine Seitenfläche der Ausnehmung (14) mit einer Isolationsschicht (17) bedeckt ist, wobei ein erster elektrischer Kontakt (32) in der Ausnehmung (14) angeordnet ist, wobei in dem Träger (10) eine weitere Ausnehmung (15) eingebracht ist, wobei die weitere Ausnehmung (15) an die Spiegelschicht (4) oder eine die Spiegelschicht bedeckende elektrisch leitende Schicht(6) grenzt, wobei eine Seitenfläche der weiteren Ausnehmung (15) mit einer Isolationsschicht (17) bedeckt ist, wobei ein zweiter elektrischer Kontakt (32) in der weiteren Ausnehmung (15) angeordnet ist.
  13. Bauelement nach einem der Ansprüche 9 bis 12, wobei auf den Träger (10) eine Isolationsschicht (17) aufgebracht ist, wobei auf die Isolationsschicht (17) eine elektrisch leitende erste Kontaktfläche (18) aufgebracht wird, die mit dem ersten Kontakt (32) in Verbindung steht, und wobei auf die Isolationsschicht (17) eine elektrisch leitende zweite Kontaktfläche (19) aufgebracht ist, die mit dem zweiten Kontakt (32) in Verbindung steht, und wobei die erste und die zweite zwei Kontaktfläche (18, 19) elektrisch voneinander getrennt sind, wobei auf die erste Kontaktfläche eine weitere Isolationsschicht (23) aufgebracht ist, wobei die zweite Kontaktfläche (19) auch auf die weitere Isolationsschicht (23) teilweise aufgebracht ist.
  14. Bauelement nach einem der Ansprüche 9 bis 13, wobei die Verbindungsschicht (8) eine Schichtdicke von kleiner als 10 µm, insbesondere kleiner als 1µm, und wobei der Träger (10) eine Schichtdicke von kleiner als 100µm, insbesondere kleiner als 10µm aufweist.
  15. Bauelement nach einem der Ansprüche 9 bis 14, wobei eine für das von der aktiven Zone emittierte Licht im Wesentlichen durchlässiges Verbindungsmaterial vorgesehen ist, und wobei als Träger ein Träger verwendet wird, der an einer der Verbindungsschicht zugewandten Seite spiegelnd ausgebildet ist.
DE201210217533 2012-09-27 2012-09-27 Verfahren zur Herstellung eines optoelektronischen Bauelements Pending DE102012217533A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201210217533 DE102012217533A1 (de) 2012-09-27 2012-09-27 Verfahren zur Herstellung eines optoelektronischen Bauelements

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE201210217533 DE102012217533A1 (de) 2012-09-27 2012-09-27 Verfahren zur Herstellung eines optoelektronischen Bauelements
PCT/EP2013/069966 WO2014048988A1 (de) 2012-09-27 2013-09-25 Verfahren zur herstellung eines optoelektronischen bauelements
CN 201380050764 CN104704642A (zh) 2012-09-27 2013-09-25 用于制造光电子器件的方法
JP2015533571A JP6099752B2 (ja) 2012-09-27 2013-09-25 オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
KR20157010780A KR20150058504A (ko) 2012-09-27 2013-09-25 광전자 소자를 제조하기 위한 방법
US14430893 US20150255685A1 (en) 2012-09-27 2013-09-25 Method for producing an optoelectronic component

Publications (1)

Publication Number Publication Date
DE102012217533A1 true true DE102012217533A1 (de) 2014-03-27

Family

ID=49253295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210217533 Pending DE102012217533A1 (de) 2012-09-27 2012-09-27 Verfahren zur Herstellung eines optoelektronischen Bauelements

Country Status (6)

Country Link
US (1) US20150255685A1 (de)
JP (1) JP6099752B2 (de)
KR (1) KR20150058504A (de)
CN (1) CN104704642A (de)
DE (1) DE102012217533A1 (de)
WO (1) WO2014048988A1 (de)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013111977A1 (de) * 2013-10-30 2015-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
DE102014107123A1 (de) * 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015113310A1 (de) * 2015-08-12 2017-02-16 Osram Opto Semiconductors Gmbh Halbleiterchip
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016101652A1 (de) * 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten
DE102016111113A1 (de) * 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102016114550A1 (de) * 2016-08-05 2018-02-08 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung von Bauelementen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142327A (ko) * 2014-06-11 2015-12-22 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010025320A1 (de) 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191584A1 (en) * 2004-02-27 2005-09-01 Kevin Shea Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US20070207611A1 (en) * 2006-03-03 2007-09-06 Lavoie Adrien R Noble metal precursors for copper barrier and seed layer
DE102007020291A1 (de) * 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Kontaktstruktur für einen derartigen Chip
DE102008021403A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
JP5244703B2 (ja) * 2009-05-22 2013-07-24 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ、並びに照明装置
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010025320A1 (de) 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
US9780078B2 (en) 2013-10-18 2017-10-03 Osram Opto Semiconductor Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
DE102013111977A1 (de) * 2013-10-30 2015-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
DE102014107123A1 (de) * 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
US9806225B2 (en) 2014-05-20 2017-10-31 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US9985151B2 (en) 2014-11-19 2018-05-29 Osram Opto Semiconductors Gmbh Component and method for producing a component
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015113310A1 (de) * 2015-08-12 2017-02-16 Osram Opto Semiconductors Gmbh Halbleiterchip
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016101652A1 (de) * 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten
DE102016111113A1 (de) * 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102016114550A1 (de) * 2016-08-05 2018-02-08 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung von Bauelementen

Also Published As

Publication number Publication date Type
WO2014048988A1 (de) 2014-04-03 application
JP6099752B2 (ja) 2017-03-22 grant
JP2015530755A (ja) 2015-10-15 application
US20150255685A1 (en) 2015-09-10 application
KR20150058504A (ko) 2015-05-28 application
CN104704642A (zh) 2015-06-10 application

Similar Documents

Publication Publication Date Title
DE102009006177A1 (de) Strahlungsemittierender Halbleiterchip
DE102008011848A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102005007601A1 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010025320A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE10026255A1 (de) Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN
DE102007030129A1 (de) Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102007029370A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE10044500A1 (de) Licht emittierendes Verbindungshalbleiter-Bauteil und Verfahren zur Herstellung desselben
DE10213464A1 (de) Auf hochohmigen Substraten gebildeten monolithische serielle/parallele LED-Arrays
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008030584A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102009022966A1 (de) Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
DE102005035722A1 (de) Optoelektronischer Halbleiterchip
DE102004050371A1 (de) Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102005053274A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
DE102009032486A1 (de) Optoelektronisches Bauelement
US20080237629A1 (en) Group III-V Semiconductor device and method for producing the same
DE102011016302A1 (de) Optoelektronischer Halbleiterchip
DE102007062046A1 (de) Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelementes sowie Verfahren zum Herstellen einer Bauelementeanordnung
DE10017337A1 (de) Verfahren zum Herstellen lichtaussendender Halbleiterbauelemente
DE102008005497A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers
DE102007046743A1 (de) Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung
DE102009053064A1 (de) Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102005055293A1 (de) Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150227