DE102019220215A1 - Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement Download PDF

Info

Publication number
DE102019220215A1
DE102019220215A1 DE102019220215.2A DE102019220215A DE102019220215A1 DE 102019220215 A1 DE102019220215 A1 DE 102019220215A1 DE 102019220215 A DE102019220215 A DE 102019220215A DE 102019220215 A1 DE102019220215 A1 DE 102019220215A1
Authority
DE
Germany
Prior art keywords
area
thickness
assembly
lead frame
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019220215.2A
Other languages
English (en)
Inventor
Matthias Hien
Matthias Goldbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102019220215.2A priority Critical patent/DE102019220215A1/de
Priority to PCT/EP2020/084928 priority patent/WO2021122112A1/de
Publication of DE102019220215A1 publication Critical patent/DE102019220215A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen (1) angegeben, aufweisend die Schritte:a) Bereitstellen eines Leiterrahmenverbundes (3) mit einer Mehrzahl von Bauelementbereichen (35), wobei der Leiterrahmenverbund (3) stellenweise eine erste Dicke (d1) und stellenweise eine zweite Dicke (d2), welche kleiner ist als die erste Dicke (d1), aufweist;b) Befestigen von jeweils mindestens einem Halbleiterchip (2) auf einem der Bauelementbereiche (35);c) Umformen des Leiterrahmenverbunds (3) mit einer Formmasse zur Ausbildung eines Formkörperverbunds (4);d) Bereichsweises Entfernen von Material des Leiterrahmenverbunds;e) Vereinzeln in die Mehrzahl von Halbleiterbauelementen (1) entlang von Vereinzelungslinien (9) zwischen benachbarten Bauelementbereichen (3).Weiterhin wird ein Halbleiterbauelement (1) angegeben.

Description

  • Die vorliegende Anmeldung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen und ein Halbleiterbauelement.
  • Die Herstellung von Halbleiterbauelementen kann beispielsweise auf der Basis von Leiterrahmen-Technologien erfolgen. Hierbei kann bei der Vereinzelung in Halbleiterbauelemente abgetragenes Material des Leiterrahmens eine Beeinträchtigung der Funktionalität des entstehenden Halbleiterbauelements verursachen.
  • Eine Aufgabe ist es, hochwertige Halbleiterbauelemente einfach und zuverlässig herzustellen.
  • Diese Aufgabe wird durch ein Verfahren beziehungsweise ein Halbleiterbauelement gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche.
  • Es wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen angegeben. Die Halbleiterbauelemente sind beispielsweise optoelektronische Halbleiterbauelemente mit zumindest einem Halbleiterchip, der einen zum Erzeugen und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich aufweist. Beispielsweise enthält der Halbleiterchip, insbesondere der aktive Bereich ein III-V-Verbindungs-Halbleitermaterial.
  • III-V-Verbindungs-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten (Alx Iny Ga1-x-yN) über den sichtbaren (Alx Iny Ga1-x-yN, insbesondere für blaue bis grüne Strahlung, oder AlX Iny Ga1-x-yP, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (Alx Iny Ga1-x-y As) Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, insbesondere mit x ≠ 1, y ≠ 1, x ≠ 0 und/oder y ≠ 0. Mit III-V-Verbindungs-Halbleitermaterialien, insbesondere aus den genannten Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem ein Leiterrahmenverbund mit einer Mehrzahl von Bauelementbereichen bereitgestellt wird. In vertikaler Richtung erstreckt sich der Leiterrahmenverbund zwischen einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüber liegenden zweiten Hauptfläche. In lateraler Richtung, also in einer Richtung parallel zur ersten Hauptfläche, sind die Bauelemente nebeneinander angeordnet, beispielsweise matrixförmig.
  • Die einzelnen Bauelementbereiche des Leiterrahmenverbunds sind insbesondere miteinander verbunden. Beispielsweise ist der Leiterrahmenverbund durchgängig und über die Bauelementbereiche zusammenhängend. Beispielsweise ist der Leiterrahmenverbund ein strukturiertes Metallblech.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist der Leiterrahmenverbund stellenweise eine erste Dicke und stellenweise eine zweite Dicke auf, wobei die zweite Dicke kleiner ist als die erste Dicke. Als Dicke wird hierbei die vertikale Ausdehnung des Leiterrahmenverbunds verstanden.
  • Der Leiterrahmenverbund weist also Bereiche auf, in denen die Dicke des Leiterrahmenverbunds gegenüber der ursprünglichen Dicke des Ausgangsmaterials reduziert ist, beispielsweise durch Ätzen.
  • Beispielsweise weist jeder Bauelementbereich einen Montagebereich für die Befestigung von zumindest einem Halbleiterchip auf. Zusätzlich kann jeder Bauelementbereich einen oder mehrere von dem Montagebereich beabstandete Kontaktierungsbereiche aufweisen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem jeweils mindestens ein Halbleiterchip auf einem der Bauelementbereiche befestigt wird, insbesondere auf dem Montagebereich des Bauelementbereichs. Beispielsweise wird der Halbleiterchip mit einer Verbindungsschicht an dem Leiterrahmenverbund befestigt, etwa mittels eines insbesondere elektrisch leitfähigen Klebemittels oder eines Lots.
  • Vorzugsweise wird der Halbleiterchip in diesem Schritt mit dem Leiterrahmenverbund auch elektrisch leitend verbunden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Leiterrahmenverbund zur Ausbildung eines Formkörperverbunds mit einer Formmasse umformt wird. Der Formkörperverbund wird beispielsweise mittels eines Gieß-Verfahrens ausgebildet.
  • Unter einem Gieß-Verfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse gemäß einer vorgegebenen Form ausgestaltet und erforderlichenfalls ausgehärtet werden kann. Insbesondere umfasst der Begriff „Gieß-Verfahren“ Gießen (molding), Folien assistiertes Gießen (film assisted molding), Spritzgießen (injection molding), Spritzpressen (transfer molding) und Formpressen (compression molding).
  • Die Formmasse wird insbesondere so ausgebildet, dass sich der Formkörperverbund durchgängig über mehrere Bauelementbereiche, insbesondere über alle Bauelementbereiche, erstreckt.
  • Zum Zeitpunkt des Gieß-Verfahrens sind die Halbleiterchips zweckmäßigerweise bereits an dem Leiterrahmenverbund befestigt, sodass die Formmasse auch an die Halbleiterchips angeformt wird. Eine vom Leiterrahmenverbund abgewandte Vorderseite des Halbleiterchips bleibt vorzugsweise frei von der Formmasse. Für die Formmasse kann so auch ein Material Anwendung finden, das für die von dem Halbleiterchip zu erzeugende und/oder zu empfangende Strahlung undurchlässig ist.
  • Die Formmasse enthält beispielsweise ein Polymermaterial, etwa ein Epoxid oder ein Silikon. Die Formmasse kann mit Füllstoffen gefüllt sein, um die Eigenschaften des Formkörperverbunds zu steuern, beispielsweise die optischen Eigenschaften. Beispielsweise ist der Formkörperverbund reflektierend ausgebildet, etwa mit einer Reflektivität für die zu empfangende und/oder zu erzeugende Strahlung von mindestens 60 %, mindestens 80 % oder mindestens 90 %. Beispielsweise kann durch die Zugabe von TiO2-Partikeln eine hohe Reflektivität erreicht werden.
  • Alternativ kann die Formmasse auch für die zu erzeugende und/oder zu empfangende Strahlung gezielt absorbierend ausgebildet sein, sodass mindestens 50 % der auftreffenden Strahlung im für den Halbleiterchip maßgeblichen Spektralbereich absorbiert wird. Beispielsweise können der Formmasse Rußpartikel zugesetzt sein. Weiterhin kann die Formmasse auch für die zu erzeugende und/oder zu empfangende Strahlung transparent sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem bereichsweise Material des Leiterrahmenverbunds entfernt wird. Dieser Schritt erfolgt insbesondere nach dem Befestigen der Halbleiterchips auf dem Leiterrahmenverbund und weiterhin auch nach dem Umformen des Leiterrahmenverbunds.
  • Beispielsweise wird das Material des Leiterrahmenverbunds chemisch entfernt, etwa durch Ätzen.
  • Insbesondere wird das Material des Leiterrahmenverbunds von der zweiten Hauptfläche des Leiterrahmenverbunds her bereichsweise entfernt. Nicht zu bearbeitende Bereiche des Leiterrahmenverbunds können in diesem Schritt beispielsweise durch eine Maskierungsschicht geschützt sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine Vereinzelung in die Mehrzahl von Halbleiterbauelementen entlang von Vereinzelungslinien zwischen benachbarten Bauelementbereichen erfolgt. Aus jedem Bauelementbereich geht somit ein Halbleiterbauelement hervor, das einen Teil des Formkörperverbunds als Formkörper mit einem Teil des Leiterrahmenverbunds als Leiterrahmen aufweist. Die das entstehende Halbleiterbauelement in lateraler Richtung begrenzenden Seitenflächen entstehen also erst bei der Vereinzelung. Entsprechend können die Seitenflächen des Halbleiterbauelements für das Vereinzelungsverfahren charakteristische Spuren aufweisen, beispielsweise Spuren eines mechanischen Vereinzelungsverfahrens, etwa Sägens, Ritzens und/oder Brechens. Alternativ oder ergänzend kann auch kohärente Strahlung, beispielsweise Laserstrahlung, für die Vereinzelung Anwendung finden.
  • In mindestens einer Ausführungsform des Verfahrens zur Herstellung einer Mehrzahl von Halbleiterbauelementen wird ein Leiterrahmenverbund mit einer Mehrzahl von Bauelementbereichen bereitgestellt, wobei der Leiterrahmenverbund stellenweise eine erste Dicke und stellenweise eine zweite Dicke, welche kleiner ist als die erste Dicke, aufweist. Auf den Bauelementbereichen wird jeweils mindestens ein Halbleiterchip befestigt. Der Leiterrahmenverbund wird mit einer Formmasse zur Ausbildung eines Formkörperverbunds umformt. Material des Leiterrahmenverbunds wird bereichsweise entfernt und es erfolgt ein Vereinzeln des Leiterrahmenverbunds in die Mehrzahl von Halbleiterbauelementen entlang von Vereinzelungslinien zwischen benachbarten Bauelementbereichen.
  • Das Verfahren wird vorzugsweise in der oben genannten Reihenfolge der Aufzählung der Herstellungsschritte durchgeführt.
  • Mit dem beschriebenen Verfahren wird insbesondere der Leiterrahmenverbund bearbeitet, nachdem die Halbleiterchips bereits auf dem Leiterrahmenverbund angeordnet sind und der Leiterrahmenverbund mit der Formmasse umformt ist. Durch den Formkörperverbund wird eine mechanische Stabilität über die Bauelementbereiche hinweg gewährleistet, sodass Material des Leiterrahmenverbunds auch so entfernt werden kann, dass der Leiterrahmenverbund an sich bereits vor dem Vereinzeln des Leiterrahmenverbunds nicht mehr zusammenhängend ist.
  • Insbesondere kann das Material des Leiterrahmenverbunds, das beim Vereinzeln durchtrennt wird, reduziert oder sogar entlang der Vereinzelungslinien vollständig entfernt werden. Das nachfolgende Vereinzeln wird dadurch vereinfacht. Weiterhin kann das Vereinzelungsverfahren beschleunigt durchgeführt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds zumindest stellenweise Material des Leiterrahmenverbunds entlang der Vereinzelungslinien entfernt. Insbesondere kann das Material entlang der Vereinzelungslinien vollständig entfernt werden, sodass beim Vereinzeln des Leiterrahmenverbunds kein Durchtrennen des Leiterrahmenverbunds mehr erfolgen muss.
  • Dies ist jedoch nicht zwingend erforderlich. Vielmehr kann auch Material des Leiterrahmenverbunds nach dem bereichsweisen Entfernen von Material des Leiterrahmenverbunds im Vereinzelungsschritt durchtrennt werden, etwa durch Sägen. In diesem Fall sind der Formkörperverbund und der Leiterrahmenverbund vorzugsweise so ausgebildet, dass beim Vereinzeln entstehendes Material des Leiterrahmenverbunds die Funktionalität der Halbleiterbauelemente nicht beeinträchtigt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem bereichsweisen Entfernen von Material des Leiterrahmenverbunds eine Beschichtung des Leiterrahmenverbunds ausgebildet. Die Beschichtung dient beispielsweise der Erhöhung der Korrosionsbeständigkeit und/oder der verbesserten Lötbarkeit der Halbleiterbauelemente. Die Beschichtung umfasst beispielsweise eine oder mehrere Metallschichten. Die Beschichtung wird beispielsweise galvanisch aufgebracht. Insbesondere kann die Beschichtung so ausgebildet werden, dass alle freiliegenden Teile des Leiterrahmens eines entstehenden Halbleiterbauelements die Beschichtung aufweisen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Bauelementbereiche des Leiterrahmenverbunds beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds voneinander getrennt. Die einzelnen Bauelementbereiche des Leiterrahmenverbunds sind also nicht mehr direkt, sondern nur noch über den Formkörperverbund mechanisch stabil miteinander verbunden. Insbesondere kann das Material des Leiterrahmenverbunds entlang der Vereinzelungslinien vollständig entfernt werden, sodass beim Vereinzeln kein Material des Leiterrahmenverbunds mehr durchtrennt werden muss.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist der bereitgestellte Leiterrahmenverbund einen gitterförmigen Bereich auf. Der gitterförmige Bereich umläuft beispielsweise die Bauelementbereiche entlang der Vereinzelungslinien jeweils rahmenförmig. Mit anderen Worten befinden sich die Bauelementbereiche jeweils innerhalb einer Zelle des gitterförmigen Bereichs.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist der gitterförmige Bereich des Leiterrahmenverbunds die zweite Dicke auf. Insbesondere kann der gitterförmige Bereich bei der Bearbeitung des Leiterrahmenverbunds entlang der Vereinzelungslinien vollständig entfernt werden. Durch die reduzierte Dicke des gitterförmigen Bereichs wird das Entfernen des gitterförmigen Bereichs vereinfacht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind der Montagebereich und der Kontaktierungsbereich des bereitgestellten Leiterrahmenverbunds jeweils über mindestens einen Verbindungssteg mit dem gitterförmigen Bereich verbunden. Die Verbindungsstege stellen also eine mechanische Verbindung zwischen den Montagebereichen und den Kontaktierungsbereichen einerseits und dem gitterförmigen Bereich andererseits her.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds stellenweise Material der Verbindungsstege zur Ausbildung einer Kavität entfernt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weisen die Verbindungsstege die zweite Dicke auf. Insbesondere werden die Verbindungsstege beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds im Bereich der Kavität in vertikaler Richtung vollständig entfernt. Beispielsweise bildet die Kavität einen Graben, der einen Verbindungssteg in zwei parallel zueinander verlaufende Teilstege trennt.
  • Vorzugsweise weist die Kavität die Beschichtung des Leiterrahmenverbunds auf. Im vereinzelten Halbleiterbauelement kann die Kavität in einer Seitenansicht des Halbleiterbauelements sichtbar sein. Dadurch kann auf einfache und zuverlässige Weise eine Kontrollstruktur realisiert werden, anhand der bei der Montage des Halbleiterbauelements an einem Anschlussträger, beispielsweise einer Leiterplatte, durch optische Inspektion überprüft werden kann, ob eine zuverlässige Lotverbindung zwischen dem Halbleiterbauelement und dem Anschlussträger erfolgt ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weisen die Verbindungsstege die erste Dicke auf und beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds wird die Kavität als eine Vertiefung in den Verbindungsstegen ausgebildet. In diesem Fall erstreckt sich die Kavität in vertikaler Richtung also nicht vollständig durch den Leiterrahmenverbund hindurch.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterchip eines Bauelementbereichs jeweils mit zumindest einem zugeordneten Kontaktierungsbereich elektrisch leitend verbunden, insbesondere nach dem Umformen des Leiterrahmenverbunds mit der Formmasse. Beispielsweise wird die elektrisch leitende Verbindung mittels einer Kontaktierungsbeschichtung auf dem Formkörperverbund ausgebildet. Die Kontaktierungsbeschichtung enthält beispielsweise ein Metall und/oder ein transparentes leitfähiges Oxid (Transparent Conductive Oxide, kurz TCO).
  • Eine solche Verbindung wird auch als planare Kontaktierung bezeichnet. Im Vergleich zu einer Kontaktierung mittels einer Drahtbondverbindung können besonders geringe Bauteilhöhen erreicht werden. Weiterhin können alle Halbleiterchips auf dem Leiterrahmenverbund gleichzeitig elektrisch kontaktiert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist der Montagebereich in einem ersten Teilbereich die erste Dicke und in einem zweiten Teilbereich die zweite Dicke auf. Der Halbleiterchip wird zweckmäßigerweise an dem zweiten Teilbereich befestigt.
  • Vorzugsweise ist die erste Dicke gleich der Summe aus zweiter Dicke, Dicke der Verbindungsschicht und Dicke des Halbleiterchips, etwa mit einer Toleranz von höchstens 50 µm oder höchstens 20 µm oder höchstens 15 µm oder höchstens 10 µm. Die Herstellung des Formkörperverbunds wird dadurch vereinfacht. Beispielsweise kann die bei einem Folien assistierten Gießverfahren verwendete Folie Höhenunterschiede in dem angegebenen Toleranzbereich ausgleichen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens bildet eine erste Region des Leiterrahmenverbunds mit einer dritten Dicke die erste Hauptfläche und eine zweite Region des Leiterrahmenverbunds mit der zweiten Dicke die zweite Hauptfläche, wobei die dritte Dicke kleiner ist als die erste Dicke. Das Ausgangsmaterial des Leiterrahmenverbunds ist also für die Ausbildung der ersten Region und der zweiten Region von entgegengesetzten Richtungen her gedünnt. Die dritte Dicke kann hierbei gleich der zweiten Dicke sein oder sich von der zweiten Dicke unterscheiden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist zwischen der ersten Region und der zweiten Region ein Übergangsbereich des Leiterrahmenverbunds mit der ersten Dicke angeordnet. Beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds kann im Übergangsbereich Material des Leiterrahmenverbunds entfernt werden und der Übergangsbereich kann beim Vereinzeln durchtrennt werden. In diesem Fall wird also beim Vereinzeln Material des Leiterrahmenverbunds durchtrennt. Durch die Ausgestaltung des Leiterrahmenverbunds mit dem Übergangsbereich besteht jedoch keine Gefahr, dass das dabei abgetragene Material des Leiterrahmenverbunds eine Schädigung der entstehenden Halbleiterbauelemente verursacht. Weiterhin kann durch das bereichsweise Entfernen von Material des Leiterrahmenverbunds im Übergangsbereich eine Kavität ausgebildet werden. Diese Kavität kann wie vorstehend bereits beschrieben eine Lotkontrollstruktur bilden.
  • Weiterhin wird ein Halbleiterbauelement angegeben. Das Halbleiterbauelement ist insbesondere ein oberflächenmontierbares Bauelement (surface mounted device, kurz smd).
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements weist das Halbleiterbauelement einen Halbleiterchip und einen Leiterrahmen auf, wobei der Leiterrahmen einen Montagebereich und einen von dem Montagebereich beabstandeten Kontaktierungsbereich aufweist. Der Halbleiterchip ist auf dem Montagebereich angeordnet und der Leiterrahmen und der Halbleiterchip sind in einen Formkörper eingebettet. Der Halbleiterchip ist über eine Verbindungsleitung mit dem Kontaktierungsbereich elektrisch leitend verbunden. Der Formkörper weist eine Montageseite und eine der Montageseite gegenüberliegende Vorderseite auf, wobei sich der Leiterrahmen stellenweise vollständig von der Montageseite bis zur Vorderseite erstreckt. Der Montagebereich und der Kontaktierungsbereich bilden jeweils an der Rückseite des Formkörpers extern zugängliche Kontaktflächen des Halbleiterbauelements. Der Leiterrahmen bildet zumindest eine Kavität, die in einer Seitenansicht des Halbleiterbauelements sichtbar ist.
  • Die Kavität geht insbesondere von der Montageseite des Halbleiterbauelements aus. An der der Montageseite gegenüberliegenden Vorderseite können der Halbleiterchip, der Formkörper und der Leiterrahmen bündig abschließen, etwa mit einer Toleranz von höchstens 50 µm oder höchstens 20 µm.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements weist der Formkörper eine Einbuchtung auf, die sich in Draufsicht auf das Halbleiterbauelement entlang des gesamten Umfangs des Halbleiterbauelements erstreckt. Insbesondere ist die Kavität in einer Seitenansicht des Halbleiterbauelements im Bereich der Einbuchtung sichtbar.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements ist der Leiterrahmen in einer Draufsicht auf das Halbleiterbauelement an jeder Stelle von einer äußeren Umrandung des Formkörpers beabstandet. Die äußere Umrandung definiert hierbei die maximale laterale Ausdehnung des Formkörpers und damit des Halbleiterbauelements.
  • Der Leiterrahmen kann insbesondere an jeder Stelle, die von außen zugänglich ist, eine Beschichtung aufweisen, beispielsweise zum Schutz vor Korrosion.
  • Das weiter oben beschriebene Verfahren ist zur Herstellung des Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch für das Halbleiterbauelement herangezogen werden und umgekehrt.
  • Das Verfahren eignet sich insbesondere für die Herstellung von optoelektronischen Halbleiterbauelementen, insbesondere für die kostengünstige Herstellung von optoelektronischen Halbleiterbauelementen, beispielsweise Leuchtdioden, kurz LEDs, die eine vergleichsweise hohe Helligkeit liefern sollen.
  • Insbesondere können die folgenden Effekte erzielt werden.
  • Es können Halbleiterbauelemente hergestellt werden, die sich durch eine besonders hohe Robustheit, insbesondere in Bezug auf die Korrosionsbeständigkeit, auszeichnen.
  • Dadurch eignen sich die Halbleiterbauelemente besonders auch für Außenanwendungen, beispielsweise für den Einsatz in Fahrzeugen, etwa Kraftfahrzeugen.
  • Weiterhin kann bei der Befestigung der Halbleiterbauelemente die Qualität der Lötverbindung zuverlässig von der Seite des Halbleiterbauelements durch optische Inspektion überprüft werden.
  • Das Vereinzelungsverfahren kann erheblich beschleunigt werden, insbesondere wenn der Leiterrahmenverbund bei der Vereinzelung nicht mehr durchtrennt werden muss.
  • Insbesondere kann das Halbleiterbauelement so hergestellt werden, dass alle freiliegenden Teile des Leiterrahmens die Beschichtung aufweisen. Dadurch kann die Korrosion von Kupfer ausgeschlossen werden, ohne dass hierfür eine extra Schutzschicht auf dem Halbleiterbauelement vorgesehen werden muss.
  • Auch die Verbindungsleitung an der Vorderseite des Halbleiterbauelements kann die Beschichtung aufweisen. Dadurch, dass die Vorderseite des Halbleiterbauelements nicht separat geschützt werden muss, eignet sich das Halbleiterbauelement auch besonders für Anwendungen, bei denen ein optisches Element, beispielsweise eine Glasfaser, nahe an den Halbleiterchip herangeführt werden muss.
  • Weiterhin wird die Freiheit bei der Wahl des Vereinzelungsverfahrens erhöht, sodass insbesondere auch ein anderes Vereinzelungsverfahren als Sägen Anwendung finden kann, etwa Ritzen und/oder Brechen.
  • Auch beim Vereinzeln mittels Sägens können die Herstellungskosten gesenkt werden, da das Sägen mit einer deutlich erhöhten Geschwindigkeit durchgeführt werden kann, wenn nicht die Gefahr der Schädigung der Halbleiterbauelemente durch das abgetragene Kupfer besteht.
  • Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.
  • Es zeigen:
    • die 1A bis 1N ein Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterbauelementen anhand von schematisch in Schnittansicht dargestellten Zwischenschritten, wobei die 1A, 1C, 1E, 1H und 1L jeweils eine Draufsicht, die 1B, 1D, 1F und 1I jeweils eine zugehöriger Schnittansicht entlang der Linie AA`, die 1G, 1J und 1M jeweils eine Rückseitenansicht und die 1K und 1N eine Schnittansicht entlang der Linie BB' zeigen;
    • die 2A bis 2D ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterbauelementen anhand von schematisch in Schnittansicht dargestellten Zwischenschritten, wobei die 2A eine Draufsicht, die 2B eine zugehörige Schnittansicht entlang der Linie AA', die 2C eine Rückseitenansicht und die 2D eine Schnittansicht entlang der Linie BB' zeigen;
    • die 3A bis 3D ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterbauelementen anhand von schematisch in Schnittansicht dargestellten Zwischenschritten, wobei die 3A bis 3C jeweils eine Schnittansicht und die 3D eine dazu senkrechte Schnittansicht entlang der Linie CC' zeigen; und
    • die 4A bis 4C ein Ausführungsbeispiel für ein Halbleiterbauelement in schematischer Draufsicht (4A), in schematischer Rückansicht (4B) und in schematischer Seitenansicht (4C).
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
  • Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein.
  • In 1A ist ein Teilbereich eines Leiterrahmenverbunds 3 gezeigt, der acht Bauelementbereiche 35 aufweist. Aus jedem Bauelementbereich geht bei der Herstellung ein Halbleiterbauelement 1 hervor.
  • In vertikaler Richtung erstreckt sich der Leiterrahmenverbund 3 zwischen einer ersten Hauptfläche 31 und einer zweiten Hauptfläche 32.
  • Der Leiterrahmenverbund 3 weist weiterhin einen gitterförmigen Bereich 39 auf. Jeder Bauelementbereich 35 befindet sich innerhalb einer Zelle des gitterförmigen Bereichs 39 und ist somit rahmenförmig vom gitterförmigen Bereich 39 umgeben.
  • Ein Bauelementbereich 35 weist jeweils einen Montagebereich 351 und einen Kontaktierungsfläche 352 auf. Der Montagebereich 351 und der Kontaktierungsbereich 352 sind jeweils über mindestens einen, in dem gezeigten Ausführungsbeispiel jeweils über zwei, Verbindungsstege 37 mit dem gitterförmigen Bereich 39 verbunden. Davon abweichend kann ein Bauelementbereich 35 auch mehrere Montagebereiche 351 und/oder mehrere Kontaktierungsbereiche 352 aufweisen.
  • Der Leiterrahmenverbund 3 erstreckt sich also durchgängig über alle Bauelementbereiche 35 hinweg. Der Kontaktierungsbereich 352 und der Montagebereich 351 eines Bauelementbereichs sind nicht direkt miteinander verbunden, sondern nur über die Verbindungsstege 37 und den gitterförmigen Bereich 39.
  • Der Leiterrahmenverbund 3 ist beispielsweise durch ein strukturiertes Blech, etwa ein Kupferblech gebildet. Die Strukturierung erfolgt beispielsweise durch Stanzen.
  • Weiterhin ist der Leiterrahmenverbund 3 in vertikaler Richtung strukturiert, so dass der Leiterrahmenverbund 3 stellenweise eine erste Dicke d1 und stellenweise eine zweite Dicke d2 aufweist, welche kleiner ist als die erste Dicke d1. Hierfür kann das Ausgangsmaterial des Leiterrahmenverbunds 3 stellenweise gedünnt, beispielsweise geätzt werden. In dem gezeigten Ausführungsbeispiel erfolgt das stellenweise Dünnen von der ersten Hauptfläche 31 des Leiterrahmenverbunds 3 her. Die erste Hauptfläche 31 wird nur durch die Bereiche des Leiterrahmenverbunds gebildet, die die erste Dicke d1 aufweisen. Die zweite Hauptfläche 32 des Leiterrahmenverbunds 3 ist eben.
  • In dem gezeigten Ausführungsbeispiel weist der Montagebereich 351 einen ersten Teilbereich 3511 mit der ersten Dicke d1 und einen zweiten Teilbereich 3512 mit der zweiten Dicke d2 auf.
  • Der Kontaktierungsbereich 352 weist ebenfalls einen ersten Teilbereich 3521 der ersten Dicke d1 und einen zweiten Teilbereich 3522 der zweiten Dicke d2 auf.
  • Die Verbindungsstege 37 und der gitterförmigen Bereich 39 weisen jeweils die zweite Dicke d2 auf.
  • Nachfolgend wird, wie in den 1C und 1D dargestellt, auf den Montagebereichen 351 des Leiterrahmenverbunds ein Halbleiterchip 2 an dem Leiterrahmenverbund 3 befestigt, beispielsweise mittels einer Verbindungsschicht 6, etwa einer elektrisch leitfähigen Klebeschicht oder einem Lot.
  • Die erste Dicke d1 und die zweite Dicke d2 des Leiterrahmenverbunds 3 sind vorzugsweise so aufeinander abgestimmt, dass sich die erste Dicke d1 von der Summe aus zweiter Dicke d2, Dicke der Verbindungsschicht 6 und Dicke des Halbleiterchips 2 nicht oder nur geringfügig, beispielsweise um höchstens 50 µm oder höchstens 20 µm oder um höchstens 10 µm, voneinander unterscheiden.
  • Die Vorderseiten 20 der Halbleiterchips 2 und die erste Hauptfläche 31 des Leiterrahmenverbunds 3 schließen somit bündig ab oder unterscheiden sich bezogen auf den Abstand von der zweiten Hauptfläche 32 des Leiterrahmenverbunds 3 nur geringfügig voneinander.
  • Nachfolgend wird, wie in den 1E, 1F und 1G dargestellt ein Formkörperverbund 40 ausgebildet. Hierfür kann eine Formmasse mittels eines Gieß-Verfahrens aufgebracht werden. Die Formmasse wird an den Leiterrahmenverbund 3 und die Halbleiterchips 2 angeformt, so dass der Formkörperverbund unmittelbar an den Leiterrahmenverbund 3 und an die Halbleiterchips 2 angrenzt.
  • Der Formkörperverbund 4 erstreckt sich durchgehend über den Leiterrahmenverbund 3 und verbindet so die Bauelement Bereiche 35 unabhängig vom Leiterrahmenverbund 3 mechanisch stabil miteinander.
  • Der Formkörperverbund 4 wird so ausgebildet, dass der fertiggestellte Formkörperverbund 4 die Vorderseiten 20 der Halbleiterchips 2 die erste Hauptfläche 31 des Leiterrahmenverbunds und die zweite Hauptfläche 32 des Leiterrahmenverbunds 3 nicht bedeckt. Insbesondere sind die Bereiche der ersten Dicke d1 an der ersten Hauptfläche frei von dem Formkörperverbund. Hierfür eignet sich insbesondere eignet ein Folien assistiertes Gieß-Verfahren, so dass die Vorderseiten 20 der Halbleiterchips und die Hauptflächen des Leiterrahmenverbunds bereits beim Ausbilden des Formkörperverbunds 4 frei bleiben. Diese Flächen müssen also nicht nach dem Ausbilden des Formkörperverbunds freigelegt werden. Dies ist grundsätzlich jedoch möglich, beispielsweise durch ein mechanisches oder chemisches Verfahren.
  • Die freiliegenden Bereiche des Leiterrahmenverbunds 3 mit der zweiten Dicke d2 werden beim Ausbilden des Formkörperverbunds 4 vollständig überdeckt.
  • Nach dem Ausbilden des Formkörperverbunds 4 können die Halbleiterchips 2 eines Bauelementbereichs 35 mit dem zugehörigen Kontaktierungsbereich 352 elektrisch leitend verbunden werden. Hierfür kann zur Ausbildung einer Verbindungsleitung 5 eine einschichtige oder mehrschichtige Kontaktierungsbeschichtung auf dem Formkörperverbund 4 aufgebracht werden, so dass die Verbindungsleitung an der ersten Hauptfläche 31 an den Kontaktierungsbereich 352 angrenzt. Die Halbleiterchips 2 werden an ihrer Vorderseite 20 also mittels einer planaren Kontaktierung elektrisch angeschlossen.
  • Nachfolgend wird, wie in den 1H bis 1K schematisch dargestellt, Material des Leiterrahmenverbunds 3 von der zweiten Hauptfläche 32 her stellenweise abgetragen, beispielsweise durch Ätzen. Insbesondere wird der Leiterrahmenverbund an den Stellen, an denen das Material abgetragen wird, in vertikaler Richtung vollständig entfernt. Hierbei wird insbesondere der gitterförmige Bereich 39 entfernt. Die Montagebereiche 351 und die Kontaktierungsbereiche 352 werden zumindest stellenweise vor dem Materialabtrag geschützt, beispielsweise durch eine Maskenschicht.
  • Die Bauelementbereiche 35 des Leiterrahmenverbunds 3 sind somit nur noch über den Formkörperverbund 4 mechanisch miteinander verbunden. Der Leiterrahmenverbund 3 selbst erstreckt sich nicht mehr über die Bauelementbereiche 35 hinweg.
  • Weiterhin wird in diesem Bearbeitungsschritt des Leiterrahmenverbunds, wie in den 1J und 1K gezeigt, bereichsweise Material der Verbindungsstege 37 entfernt, so dass in den Verbindungsstegen 37 eine Kavität 36 ausgebildet wird.
  • Die geätzten Bereiche 7, in denen Material des Leiterrahmenverbunds 3 entfernt wird, sind in 1J schraffiert dargestellt.
  • In dem gezeigten Ausführungsbeispiel wird werden die Verbindungsstege 37 mittels der Kavität 36 in voneinander getrennte, parallel zueinander verlaufende Teilstege unterteilt.
  • Nachfolgend wird, wie in den 1L bis 1N gezeigt, eine Beschichtung 38 aufgebracht, beispielsweise durch galvanische Abscheidung. Dies kann insbesondere so erfolgen, dass alle freiliegenden metallischen Flächen beschichtet werden. Eine Maskierung ist also nicht erforderlich. Diese Beschichtung 38 bedeckt die Verbindungsleitung 5. Weiterhin weist der Leiterrahmenverbund 30 die Beschichtung 38 auf. Für die Beschichtung eignet sich beispielsweise eine Schichtfolge mit zumindest einer metallischen Schicht, beispielsweise eine Beschichtung mit Schichten aus Nickel, Platin und Gold.
  • Durch eine solche Beschichtung 38 kann die Korrosionsbeständigkeit der aus dem Leiterrahmenverbund hervorgehenden Leiterrahmen 3 und der Verbindungsleitungen 5 erreicht werden. Weiterhin wird die Lötbarkeit des entstehenden Halbleiterbauelements 1 vereinfacht.
  • Insbesondere wird die Beschichtung 38 erst aufgebracht, nachdem der Leiterrahmenverbund 30 stellenweise abgetragen wurde, so dass die durch den Materialabtrag entstehenden Oberflächen ebenfalls geschützt werden können, beispielsweise die Oberflächen der Kavitäten 36.
  • Abschließend erfolgt eine Vereinzelung des Formkörperverbunds 4 zwischen benachbarten Bauelementbereichen 35 entlang von Vereinzelungslinien 9. Entlang dieser Vereinzelungslinien 9 befindet sich kein Material des Leiterrahmenverbunds 3 mehr, so dass beim Vereinzeln kein metallisches Material des Leiterrahmenverbunds 3 durchtrennt werden muss. Bei einem Vereinzeln durch Sägen kann das Sägen so mit einer deutlich erhöhten Geschwindigkeit durchgeführt werden, ohne dass die Gefahr einer Schädigung der bestehenden Halbleiterbauelemente durch beim Sägen entstehenden Materialabtrieb des Leiterrahmenverbunds 3 besteht.
  • An den Stellen, an denen der Leiterrahmenverbund 3 ursprünglich den gitterförmigen Bereich 39 aufgewiesen hat, weist der beim Vereinzeln aus dem Formkörperverbund 4 entstandene Formkörper 40 des Halbleiterbauelements 1 eine Einbuchtung 41 auf. Diese Einbuchtung erstreckt sich insbesondere entlang des gesamten Umfangs des beim Vereinzeln entstandenen Halbleiterbauelements 1.
  • Der Formkörper 40 bildet den Gehäusekörper des Halbleiterbauelements 1 und erstreckt sich in vertikaler Richtung zwischen einer Montageseite 45 und einer der Montageseite gegenüber liegenden Vorderseite 46. An der Montageseite 45 weist das Halbleiterbauelement Kontaktflächen für die externe elektrische Kontaktierung auf. Diese sind in 1N zur verbesserten Darstellung nicht gezeigt.
  • Die Einbuchtung 41 befindet sich an der Rückseite 45 des Formkörpers 40.
  • Beim Vereinzeln entstehen die Seitenflächen 15 des Halbleiterbauelements 1. Diese Seitenflächen sind durch den Formkörper 40 gebildet. Die Seitenflächen können daher für das Vereinzelungsverfahren charakteristische Spuren aufweisen, beispielsweise Sägespuren.
  • An zumindest einer der Seitenflächen 15 ist eine Kavität 36 sichtbar. Die Kavität 36 eignet sich somit bei einer Montage des Halbleiterbauelements 1 als eine Lotkontrollstruktur, welche in einer Seitenansicht des Halbleiterbauelements 1 sichtbar ist. Es können auch an zwei oder mehr, insbesondere an allen Seitenflächen des Halbleiterbauelements 1 jeweils mindestens eine Kavität 26 sichtbar sein.
  • Das in den 2A bis 2D dargestellte Ausführungsbeispiel für ein Verfahren entspricht im Wesentlichen dem im Zusammenhang mit den 1A bis 1N beschriebenen Ausführungsbeispiel.
  • Im Unterschied hierzu weisen die Verbindungsstege 37 des bereitgestellten Leiterrahmenverbunds 3 die erste Dicke d1 auf.
  • Nach dem Ausbilden des Formkörperverbunds 4 kann wiederum wie im Zusammenhang mit 1J beschrieben der gitterförmige Bereich des Leiterrahmenverbunds 3 entfernt werden. Hierbei wird in den Verbindungsstegen 37 eine Kavität 36 in Form einer Ausnehmung in den Verbindungsstellen 37 ausgebildet.
  • Die Verbindungsstege 37 erstrecken sich in vertikaler Richtung vollständig durch den entstehenden Formkörper 40 des vereinzelten Halbleiterbauelements 1 hindurch.
  • Die übrigen Schritte können wie im Zusammenhang mit dem vorherigen Ausführungsbeispiel beschrieben durchgeführt werden. Insbesondere muss auch bei diesem Ausführungsbeispiel beim Vereinzeln kein Material des Leiterrahmenverbunds 3 durchtrennt werden, da dieses entlang der Vereinzelungslinien 9 bereits entfernt ist.
  • Der Materialabtrag des Leiterrahmenverbunds 3 erfolgt in vertikaler Richtung insbesondere so, dass der gitterförmige Bereich in vertikaler Richtung vollständig abgetragen wird und die Verbindungsstege 37 in vertikaler Richtung nicht vollständig abgetragen werden, so dass die Kavitäten 36 in den Verbindungsstegen 37 entstehen.
  • In der Schnittansicht der 2D entlang der Linie BB' weisen die Verbindungsstege 37 somit eine U-förmige Grundform auf. Die Verbindungsstege 37 mit der Kavität 36 bilden wiederum eine Lotkontrollstruktur.
  • Das in den 3A bis 3D dargestellte Ausführungsbeispiel für ein Verfahren entspricht im Wesentlichen dem im Zusammenhang mit den 1A bis 1N beschrieben Ausführungsbeispiel.
  • Im Unterschied hierzu wird der Leiterrahmenverbund 3 von der ersten Hauptfläche 31 und der zweiten Hauptfläche 32 her in vertikaler Richtung strukturiert. Eine erste Region 331 mit einer dritten Dicke d3 bildet stellenweise die erste Hauptfläche 31 des Leiterrahmenverbunds 3. Eine zweite Region 332 mit der zweiten Dicke d2 bildet stellenweise die zweite Hauptfläche 32 des Leiterrahmenverbunds 3. Zwischen der ersten Region 331 und der zweiten Region 332 verläuft ein Übergangsbereich 34 mit der ersten Dicke. Die dritte Dicke d3 ist kleiner als die erste Dicke d1 und kann insbesondere gleich der zweiten Dicke d2 sein. Dadurch kann die Strukturierung von der ersten Hauptfläche 31 und der zweiten Hauptfläche 32 her in einem gemeinsamen Herstellungsschritt erfolgen. Grundsätzlich können die zweite Dicke d2 und die dritte Dicke d3 aber auch voneinander verschieden sein.
  • Der Übergangsbereich 34 verläuft entlang der Vereinzelungslinien 9. Nach dem Ausbilden des Formkörperverbunds 4 wird wiederum Material des Leiterrahmenverbunds 3 stellenweise entfernt. Dadurch werden entlang der Vereinzelungslinien 9 Kavitäten 36 im Leiterrahmenverbund 3 ausgebildet.
  • Nach dem Vereinzeln sind diese Kavitäten 36 an der Seitenfläche 15 des entstehenden Halbleiterbauelements 1 sichtbar und können so als Lotkontrollstrukturen dienen.
  • Im Unterschied zu den vorangegangenen Ausführungsbeispielen wird der Leiterrahmenverbund 3 entlang der Vereinzelungslinien 9 vor dem Vereinzeln jedoch nicht vollständig entfernt. Beim Vereinzeln wird also auch der Leiterrahmenverbund 3 durchtrennt. Aufgrund der geometrischen Ausgestaltung des Leiterrahmenverbunds 3 mit dem Übergangsbereich 34 besteht jedoch nicht die Gefahr, dass beim Sägen abgetragenes Metall des Leiterrahmenverbunds 3 zu einer Schädigung der entstehenden Halbleiterbauelemente 1 führt.
  • In den 4A bis 4C ist exemplarisch ein Halbleiterbauelement 1 gezeigt, wie es mit einem Verfahren gemäß dem in den 1A bis 1N beschriebenen Ausführungsbeispiel hergestellt werden kann.
  • Das Halbleiterbauelement 1 weist einen Halbleiterchip 2, beispielsweise einen LED-Halbleiterchip auf. Weiterhin weist das Halbleiterbauelement 1 einen Leiterrahmen 30 mit einem Montagebereich 351 und einem vom Montagebereich beabstandeten Kontaktierungsbereich 352 auf. Der Halbleiterchip 2 ist auf dem Montagebereich 351 angeordnet und beispielsweise mit einer Verbindungsschicht 6 an dem Montagebereich 351 befestigt. Der Leiterrahmen 30 und der Halbleiterchip 2 sind in einen Formkörper 4 eingebettet. Der Halbleiterchip 2 ist über eine Verbindungsleitung 5 mit dem Kontaktierungsbereich 352 über eine planaren Kontaktierung elektrisch leitend verbunden.
  • Der Formkörper 40 weist eine Montageseite 45 und eine der Montageseite gegenüberliegende Vorderseite 46 auf. Der Leiterrahmen 30 erstreckt sich stellenweise vollständig von der Montageseite 45 bis zur Vorderseite 46. Der Montagebereich 351 und der Kontaktierungsbereich 352 bilden jeweils an der Rückseite des Formkörpers 40 extern zugängliche Kontaktflächen 8 des Halbleiterbauelements. Insbesondere sind alle für die elektrische Kontaktierung des Halbleiterbauelements 1 erforderlichen Kontaktflächen an der Montageseite des Formkörpers zugänglich, so dass das Halbleiterbauelement 1 ein oberflächenmontierbares Bauelement ist.
  • Der Leiterrahmen 30 bildet zumindest eine Kavität 36, die in einer Seitenansicht des Halbleiterbauelements 1 sichtbar ist. Die Kavität 36 geht von der Montageseite 45 aus. In Draufsicht auf das Halbleiterbauelement 1 ist der Leiterrahmen 30 an jeder Stelle von einer äußeren Umrandung 49 des Formkörpers 40 beabstandet.
  • An der Vorderseite des Formkörpers 46 liegt die Vorderseite 20 des Halbleiterchips frei, so dass die vom Halbleiterchip 2 im Betrieb zu erzeugende und/oder zu empfangende Strahlung nicht durch den Formkörper 40 hindurch laufen muss. Der Formkörper 40 kann für die zu empfangende und/oder zu erzeugende Strahlung durchlässig, reflektierend oder gezielt absorbierend ausgebildet sein. Beispielsweise eignet sich für den Formkörper 40 ein durch ein Gieß-Verfahren verarbeitbares Material, etwa ein Polymermaterial wie ein Silikon oder ein Epoxid.
  • Die Seitenflächen 15 des Halbleiterbauelements 1 entstehen während der Herstellung bei der Vereinzelung, so dass die Seitenflächen 15 Spuren 91 aufweisen können, was in 4B in einer vergrößerten Darstellung 91 gezeigt ist.
  • Alle metallischen Bereiche des Halbleiterbauelements 1, die an der Außenfläche des Halbleiterbauelements 1 zugänglich sind, weisen eine Beschichtung 38 auf, insbesondere die Verbindungsleitung 5 und der Leiterrahmen 30, insbesondere auch im Bereich der Kavität 36. Hinsichtlich der Lötbarkeit weist die Kavität 36 also dieselben Eigenschaften wie die elektrischen Kontaktierungsflächen 8 auf, so dass sich bei der Montage des Halbleiterbauelements 1 am Verlauf des Lot im Bereich der Kavität 36 erkennen lässt, ob eine zuverlässige Lotverbindung zwischen dem Halbleiterbauelement 1 und einem Anschlussträger, beispielsweise einer Leiterplatte erfolgt ist.
  • Der Formkörper 40 weist in Schnittansicht, wie in 4C gezeigt eine rechteckige Grundform mit einer Einbuchtung 41 an der Montageseite 45 auf. Die Einbuchtung 41 verläuft entlang des gesamten Umfangs des Halbleiterbauelements 1 (vergleiche 4B). Im Bereich der Einbuchtung 41 ist die Kavität 36 des Halbleiterbauelements 1 sichtbar.
  • Von dem beschriebenen Ausführungsbeispiel abweichend kann die Kavität 36, wie im Zusammenhang mit den 2A bis 2D beschrieben, auch als eine Vertiefung ausgebildet sein.
  • Weiterhin kann der Leiterrahmen 30 auch wie im Zusammenhang mit den 3A bis 3D beschrieben ausgebildet sein. In diesem Fall weist der Formkörper 40 keine umlaufende Einbuchtung 41 auf und der Leiterrahmen 30 erstreckt sich bis zur Seitenfläche 15 des Halbleiterbauelements 1, insbesondere stellenweise bis zur äußeren Umrandung 49 des Formkörpers 40.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Halbleiterbauelement
    15
    Seitenfläche
    2
    Halbleiterchip
    20
    Vorderseite des Halbleiterchips
    3
    Leiterrahmenverbund
    30
    Leiterrahmen
    31
    erste Hauptfläche
    32
    zweite Hauptfläche
    331
    erste Region
    332
    zweite Region
    34
    Übergangsbereich
    35
    Bauelementbereich
    351
    Montagebereich
    3511
    erster Teilbereich des Montagebereichs
    3512
    zweiter Teilbereich des Montagebereichs
    352
    Kontaktierungsbereich
    3521
    erster Teilbereich des Kontaktierungsbereichs
    3522
    zweiter Teilbereich des Kontaktierungsbereichs
    36
    Kavität
    37
    Verbindungssteg
    38
    Beschichtung
    39
    gitterförmiger Bereich
    4
    Formkörperverbund
    40
    Formkörper
    41
    Einbuchtung
    45
    Montageseite
    46
    Vorderseite
    49
    äußere Umrandung
    5
    Verbindungsleitung
    6
    Verbindungsschicht
    7
    geätzter Bereich
    8
    Kontaktfläche
    9
    Vereinzelungslinie
    91
    Spuren
    d1
    erste Dicke
    d2
    zweite Dicke
    d3
    dritte Dicke

Claims (18)

  1. Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen (1) mit den Schritten: a) Bereitstellen eines Leiterrahmenverbundes (3) mit einer Mehrzahl von Bauelementbereichen (35), wobei der Leiterrahmenverbund (3) stellenweise eine erste Dicke (d1) und stellenweise eine zweite Dicke (d2), welche kleiner ist als die erste Dicke (d1), aufweist; b) Befestigen von jeweils mindestens einem Halbleiterchip (2) auf einem der Bauelementbereiche (35); c) Umformen des Leiterrahmenverbunds (3) mit einer Formmasse zur Ausbildung eines Formkörperverbunds (4); d) Bereichsweises Entfernen von Material des Leiterrahmenverbunds; e) Vereinzeln in die Mehrzahl von Halbleiterbauelementen (1) entlang von Vereinzelungslinien (9) zwischen benachbarten Bauelementbereichen (3).
  2. Verfahren nach Anspruch 1, wobei im Schritt d) zumindest stellenweise Material des Leiterrahmenverbunds (3) entlang der Vereinzelungslinien (9) entfernt wird.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei nach Schritt d) eine Beschichtung (38) des Leiterrahmenverbunds (3) ausgebildet wird.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei die Bauelementbereiche (35) des Leiterrahmenverbunds (3) in Schritt d) voneinander getrennt werden.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei der in Schritt a) bereitgestellte Leiterrahmenverbund (3) einen gitterförmigen Bereich (39) aufweist, der die Bauelementbereiche entlang der Vereinzelungslinien (9) jeweils rahmenförmig umläuft.
  6. Verfahren nach Anspruch 5, wobei der gitterförmige Bereich (39) des Leiterrahmenverbunds die zweite Dicke (d2) aufweist und in Schritt d) entlang der Vereinzelungslinien (9) vollständig entfernt wird.
  7. Verfahren nach Anspruch 6, wobei die Bauelementbereiche (35) jeweils einen Montagebereich (351) für die Befestigung von zumindest einem Halbleiterchip und zumindest einen vom Montagebereich beabstandeten Kontaktierungsbereich (352) aufweisen.
  8. Verfahren nach Anspruch 7, wobei der Montagebereich (351) und der Kontaktierungsbereich (352) in Schritt a) jeweils über mindestens einen Verbindungssteg (37) mit dem gitterförmigen Bereich (39) verbunden sind.
  9. Verfahren nach Anspruch 8, wobei in Schritt d) stellenweise Material der Verbindungsstege (37) zur Ausbildung einer Kavität (36) entfernt wird.
  10. Verfahren nach Anspruch 9, wobei die Verbindungsstege (37) die zweite Dicke (d2) aufweisen und in Schritt d) im Bereich der Kavität (36) vollständig durchtrennt werden.
  11. Verfahren nach Anspruch 9, wobei die Verbindungsstege (37) die erste Dicke (d1) aufweisen und in Schritt d) die Kavität (36) als eine Vertiefung in den Verbindungsstegen ausgebildet wird.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei der Halbleiterchip (2) eines Bauelementbereichs (35) jeweils mit zumindest einem zugeordneten Kontaktierungsbereich (352) nach Schritt c) elektrisch leitend verbunden wird.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei der Montagebereich (351) in einem ersten Teilbereich (3511) die erste Dicke (d1) und in einem zweiten Teilbereich (3512) die zweite Dicke (d2) aufweist.
  14. Verfahren nach einem der vorherigen Ansprüche, wobei sich in Schritt a) der Leiterrahmenverbund (3) zwischen einer ersten Hauptfläche (31) und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (32) erstreckt, wobei eine erste Region (331) des Leiterrahmenverbunds (3) mit einer dritten Dicke (d3) die erste Hauptfläche (31) bildet und eine zweite Region (332) des Leiterrahmenverbunds (3) mit der zweiten Dicke (d3) die zweite Hauptfläche (32) bildet, wobei die dritte Dicke (d3) kleiner ist als die erste Dicke (d1).
  15. Verfahren nach Anspruch 14, wobei zwischen der ersten Region (331) und der zweiten Region (332) ein Übergangsbereich (34) des Leiterrahmenverbunds (3) mit der ersten Dicke angeordnet ist, wobei in Schritt d) im Übergangsbereich (34) Material des Leiterrahmenverbunds (3) entfernt wird und der Übergangsbereich (34) in Schritt e) durchtrennt wird.
  16. Halbleiterbauelement (1) mit einem Halbleiterchip (2) und einem Leiterrahmen (30), der einen Montagebereich (351) und einen von dem Montagebereich (351) beabstandeten Kontaktierungsbereich (352) aufweist, wobei - der Halbleiterchip (2) auf dem Montagebereich (351) angeordnet ist; - der Leiterrahmen (30) und der Halbleiterchip (2) in einen Formkörper (40) eingebettet sind; - der Halbleiterchip (2) über eine Verbindungsleitung (5) mit dem Kontaktierungsbereich (352) elektrisch leitend verbunden ist; - der Formkörper (40) eine Montageseite (45) und eine der Montageseite (45) gegenüberliegende Vorderseite (46) aufweist, wobei sich der Leiterrahmen (30) stellenweise vollständig von der Montageseite (45) bis zur Vorderseite (46) erstreckt; - der Montagebereich (351) und der Kontaktierungsbereich (352) jeweils an der Montageseite (45) des Formkörpers extern zugängliche Kontaktflächen (8) des Halbleiterbauelements (1) bilden; und - der Leiterrahmen (30) zumindest eine Kavität (36) bildet, die in einer Seitenansicht des Halbleiterbauelements (1) sichtbar ist.
  17. Halbleiterbauelement nach Anspruch 16, bei dem der Leiterrahmen (30) in einer Draufsicht auf das Halbleiterbauelement (1) an jeder Stelle von einer äußeren Umrandung (49) des Formkörpers (40) beabstandet ist.
  18. Halbleiterbauelement nach Anspruch 16 oder 17, das nach einem Verfahren gemäß einem der Ansprüche 1 bis 15 hergestellt ist.
DE102019220215.2A 2019-12-19 2019-12-19 Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement Withdrawn DE102019220215A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019220215.2A DE102019220215A1 (de) 2019-12-19 2019-12-19 Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
PCT/EP2020/084928 WO2021122112A1 (de) 2019-12-19 2020-12-07 Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019220215.2A DE102019220215A1 (de) 2019-12-19 2019-12-19 Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102019220215A1 true DE102019220215A1 (de) 2021-06-24

Family

ID=73748127

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019220215.2A Withdrawn DE102019220215A1 (de) 2019-12-19 2019-12-19 Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102019220215A1 (de)
WO (1) WO2021122112A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022123579A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Gehäuse, leiterrahmenverbund und herstellungsverfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20130015577A1 (en) * 2010-09-09 2013-01-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Base Substrate with Cavities Formed through Etch-Resistant Conductive Layer for Bump Locking
US20150084177A1 (en) * 2010-11-02 2015-03-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting led elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
DE102014116133A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016207220A1 (de) * 2015-06-22 2016-12-29 Osram Opto Semiconductors Gmbh Herstellung elektronischer bauelemente

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169651B2 (en) * 2004-08-11 2007-01-30 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
WO2009036604A1 (en) * 2007-09-20 2009-03-26 Asat Limited Etching isolation of lpcc/qfn strip
US9012268B2 (en) * 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20130015577A1 (en) * 2010-09-09 2013-01-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Base Substrate with Cavities Formed through Etch-Resistant Conductive Layer for Bump Locking
US20150084177A1 (en) * 2010-11-02 2015-03-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting led elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
DE102014116133A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016207220A1 (de) * 2015-06-22 2016-12-29 Osram Opto Semiconductors Gmbh Herstellung elektronischer bauelemente

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022123579A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Gehäuse, leiterrahmenverbund und herstellungsverfahren

Also Published As

Publication number Publication date
WO2021122112A1 (de) 2021-06-24

Similar Documents

Publication Publication Date Title
DE112014001665B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010031945A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP2396832A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102011054891A1 (de) Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2009079983A1 (de) Leuchtdiodenchip mit überspannungsschutz
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102016118990A1 (de) Sensor
WO2015177164A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2016015966A1 (de) Halbleiterbauelement, beleuchtungsvorrichtung und verfahren zur herstellung eines halbleiterbauelements
DE102020107409B4 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
DE102015113310A1 (de) Halbleiterchip
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2016165977A1 (de) Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen
WO2022214464A1 (de) Bauelement mit strukturiertem leiterrahmen und gehäusekörper sowie verfahren zur herstellung des bauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee