WO2021023577A1 - Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil - Google Patents

Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil Download PDF

Info

Publication number
WO2021023577A1
WO2021023577A1 PCT/EP2020/071253 EP2020071253W WO2021023577A1 WO 2021023577 A1 WO2021023577 A1 WO 2021023577A1 EP 2020071253 W EP2020071253 W EP 2020071253W WO 2021023577 A1 WO2021023577 A1 WO 2021023577A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
areas
base material
component carrier
substrate
Prior art date
Application number
PCT/EP2020/071253
Other languages
English (en)
French (fr)
Inventor
Andreas DOBNER
Matthias Goldbach
Georg Bogner
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/633,081 priority Critical patent/US20220336697A1/en
Priority to CN202080056243.0A priority patent/CN114175213A/zh
Publication of WO2021023577A1 publication Critical patent/WO2021023577A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the components are preferably optoelectronic semiconductor components, for example radiation-emitting or radiation-detecting semiconductor components.
  • QFN Quad Flat No Leads
  • starting components can be used large-area substrates with a plastic coating can be used.
  • a composite formed from the starting components must then be separated into individual components.
  • a common method is the separation by means of sawing. However, this method is complex in various ways.
  • One problem to be solved in the present case is to specify a simpler method for separating components from a component assembly. Another one to solve The task is to specify a component that can be manufactured in a simpler manner.
  • the method has the following steps:
  • connection areas of the structured substrate are at least partially embedded
  • the component carrier bodies are preferably also at least partially embedded in the base material. It is also possible for the separating areas to have areas of the base material in addition to the connecting areas. As a result of the removal of the base material in the separating regions, the composite component has a smaller thickness there, which facilitates the separation of the composite component. As a result, other less complex cutting methods than previously used, for example punching methods, which otherwise require high forces, can advantageously be used.
  • a separating area is preferably assigned to each component carrier body or component, the severing of the assigned separating area leading to isolation of the component carrier body or component from the component assembly.
  • a separation area is in each case arranged in a frame-like manner around a component carrier body or a component.
  • the structured substrate can be produced, for example, by structuring a raw material or starting material into various functional areas, including the component carrier bodies and the connecting areas. During the structuring, intermediate spaces can be formed in the starting material, which lead to a subdivision of the starting material into the component carrier bodies and the connection areas, the component carrier bodies merging into the connection areas and vice versa.
  • the connection areas can be narrow connecting webs between the component carrier bodies.
  • the intermediate spaces can be perforations in the starting material.
  • a structured substrate is used in which the component carrier bodies are arranged regularly. A regular arrangement denotes a recurring arrangement pattern.
  • the component carriers can be arranged in rows and columns.
  • two directly adjacent component carrier bodies are connected to one another by at least one connection area.
  • the component carrier bodies have an at least approximately rectangular, for example square, shape. Other geometric shapes of the component carrier bodies, in particular triangular, hexagonal or circular structures, are also suitable here.
  • a preferred embodiment provides that the components that are separated from the component assembly are optoelectronic semiconductor components and each have a component carrier body and at least one optoelectronic semiconductor chip arranged on the component carrier body.
  • the component carrier body advantageously has at least one chip mounting area for fastening the semiconductor chip and at least one connection area to which the semiconductor chip is connected in an electrically conductive manner.
  • the semiconductor chip can be a radiation-emitting semiconductor chip, for example a light-emitting diode chip or laser diode chip, or a radiation-detecting semiconductor chip, for example a photodiode or a phototransistor.
  • the radiation-emitting semiconductor chip is suitable for the emission of electromagnetic radiation in the visible, ultraviolet or infrared spectral range.
  • the radiation-detecting semiconductor chip is preferably suitable for the detection of electromagnetic radiation in the visible, ultraviolet or infrared spectral range.
  • the semiconductor chip can be provided for the detection of chemicals, for example gases.
  • the radiation-emitting or radiation-emitting semiconductor chip can have a semiconductor body with an active zone that is suitable for generating or detecting radiation.
  • the active zone is a pn junction zone.
  • the active zone can be designed as a layer or as a layer sequence of several layers.
  • nitride or phosphide preferably nitride or phosphide
  • nitride compound semiconductors are compounds into consideration. "Based on nitride compound semiconductors" means in the present context that at least one layer of the semiconductor body is a nitride III / V
  • Compound semiconductor material preferably Al n Ga m Ini- nm N, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • “based on phosphide compound semiconductors” means that at least one layer of the semiconductor body Al n Ga m In- n- m P, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula comprise a plurality of dopants and additional ingredients of Al n Ga m-nm N- or Al n Ga m-nm P- material does not substantially change the characteristic physical properties.
  • the above formula includes only the essential Components of the crystal lattice (Al, Ga, In, N), even if some of these can be replaced by small amounts of other substances.
  • connection areas are, in particular, substrate areas of reduced thickness.
  • the component carrier bodies comprise substrate regions of maximum thickness, that is to say regions in which the substrate in particular has its initial thickness.
  • the substrate preferably has a maximum thickness or vertical extent between 100 gm and 300 gm inclusive, with deviations of ⁇ 10% within the tolerance range.
  • the connection areas on a front side of the substrate are preferably protruded in the vertical direction by the component carrier bodies, at least in places. On a rear side of the substrate, too, the connection areas can be protruded in the vertical direction by the component carrier bodies, at least in places, or else end flush with them.
  • the rear side refers in particular to a side provided for later assembly of the finished components, while the front side is a side opposite the rear side, for example intended for radiation emission.
  • connection areas on the front side of the substrate are preferably completely covered by the base material.
  • the connection areas can be completely covered by the base material, in particular if a flush finish with the component carrier bodies is to be achieved.
  • the base material is removed in the separation areas by means of a photo-structured coating.
  • a photosensitive coating is first applied to the component assembly and the photo-structured coating is produced by means of a lithographic process, the photosensitive coating being removed in the separating areas of the component assembly.
  • Solvents such as propylene glycol monomethyl ether acetate (PGMEA), acetone, N-methyl-2-pyrrolidone (NMP) and dimethyl sulfoxide (DMSO) can be used to remove the photosensitive coating, especially if the photosensitive coating is a photoresist.
  • the photosensitive coating contains or consists of an epoxy, acetone or a substance known under the name "Dynasolve" is preferably used as the solvent.
  • the photosensitive coating can be applied to a front and / or back of the component assembly.
  • the photosensitive coating that is applied to the component assembly is preferably a photoresist, both positive and negative resists being suitable for the photosensitive coating.
  • a photoresist By exposing the photosensitive coating to a suitable mask, on the one hand, areas are defined that are removed in a subsequent stripping process, and on the other hand, areas that remain on the component assembly during the stripping process. During this process, the photo-structured coating is formed, which has interruptions in the separation areas of the component assembly.
  • At least one embodiment of the method provides that the component assembly is separated by means of punching. Compared to sawing, punching can take place much faster and is therefore particularly advantageous when a large number of components are to be separated from a component assembly. In addition, no additional film is required to support the process, which has to be applied and then removed again.
  • the component carrier bodies are punched out of the substrate or the components are punched out of the composite.
  • the separating areas that are cut through during punching follow a contour of the component carrier body or components, so that the component carrier body or components are detached as a whole from the component assembly during punching.
  • several component carriers or components are punched out at the same time.
  • a punching tool is used for punching, which has at least one punch and a die.
  • the at least one punch can have a punching crown for better punching.
  • This is designed in particular in the shape of a frame with a preferably flat end face which has an edge that serves as a cutting edge during punching.
  • the punch or the punching crown has in particular a cross-sectional shape corresponding to the component carrier body or component, which is preferably at least approximately rectangular, in particular square, triangular, hexagonal or circular. Compared to sawing, more complex geometric shapes of the component carrier bodies are advantageously possible during punching.
  • the stamp or the punching crown preferably has a contour which corresponds in shape and size to the separating areas.
  • the separation or punching process can be carried out starting from a rear side of the component assembly ("upside-down”), that is to say from the side of the substrate.
  • the component assembly can be carried out starting from a front side of the component assembly (“upside-up”), that is, can be separated or punched from the side on which the base material is arranged.
  • the machining direction can advantageously be freely selected.
  • connection areas are at least partially exposed when the base material is removed.
  • the base material is removed as far as a surface of each connection region arranged on the front side of the substrate.
  • the surface is preferably largely exposed.
  • At least one depression can be produced in the base material at the connection areas.
  • the depression is located on the front of the assembly.
  • the photo-structured coating is preferably completely removed from the component assembly after the at least one depression has been produced.
  • the depression advantageously has a lateral extent which corresponds to the thickness of the starting material of the substrate. Such a lateral expansion provides a sufficient stability when separating the component assembly.
  • the connecting areas arranged in a common separating area are preferably exposed by a single depression.
  • the depressions arranged at the connecting areas of a common separating area are contiguous, so that only one depression exists.
  • This recess can be arranged in the form of a frame around the respective component carrier body or the respective component.
  • all of the separating areas can be designed to be contiguous and have a common, for example grid-shaped, recess.
  • An advantageous embodiment provides that side walls of the depression formed from the base material, which laterally delimit it, form at least parts of side walls of the components after the separation.
  • the base material in the finished component can form an edge region laterally encircling the semiconductor chip.
  • the base material can form not only part of the side walls, but also part of a component carrier which comprises the component carrier body and the base material.
  • the base material can be arranged in the interstices of the component carrier body.
  • a plastic material is particularly suitable for the base material.
  • silicone or epoxy resins can be used as the base material.
  • Radiation-absorbing and / or reflective additional materials can be incorporated into the base material.
  • the base material can be a photosensitive one or act photo-structurable material. In this case, the base material can be structured directly without using an additional photosensitive layer.
  • the base material is applied to the substrate by means of an injection molding process.
  • the base material can be applied to the substrate by means of an additive manufacturing process.
  • stereolithographic processes or melting processes come into consideration here.
  • the substrate has a base body, which preferably contains or consists of one of the following materials: metal, plastic, glass, ceramic.
  • the substrate can be a lead frame, that is to say a structured metal body.
  • the substrate can be a film or a glass or ceramic carrier with metallizations.
  • a component in accordance with at least one embodiment of a component, it comprises a component carrier body and at least one semiconductor chip which is arranged on the component carrier body. Furthermore, the component has a base material which is arranged downstream of the semiconductor chip on the circumferential side and partially delimits the component to the outside on side surfaces, the component having separation tracks on the side surfaces.
  • the separation tracks are preferably tracks caused by punching. These have a horizontal structure, while traces caused by sawing have a vertical structure. The structure of the separation tracks therefore contains an indication of the separation process.
  • the component is preferably a so-called "QFN package", so that the component carrier body is flush with the housing material on the side surfaces.
  • the housing material can also be flush with the component carrier body or in a vertical direction above it In the latter case, the housing material in particular encloses a cavity in which, for example, a potting can be arranged that envelops the at least one semiconductor chip.
  • the at least one semiconductor chip can be embedded in the base material.
  • the component carrier body can have at least one chip mounting area for fastening the semiconductor chip and at least one connection area, to which the semiconductor chip is connected in an electrically conductive manner.
  • the semiconductor chip can be connected to the connection area by means of an electrical connection means, for example a planar conductor (so-called "planar interconnect") or a bonding wire.
  • the chip mounting area can be provided as a further connection area on which the semiconductor chip is attached in an electrically conductive manner.
  • main surfaces of the component that are arranged on the front and rear are designed to be planar.
  • connection and chip mounting areas on the underside main surface of the component are not covered by the base material. This means that the component can be electrically connected to the underside and can therefore be surface-mounted.
  • the method described above is particularly suitable for producing a plurality of the components described here. Features described in connection with the component can therefore also be used for the method and vice versa.
  • the component is particularly suitable for applications in the automotive and multimedia sector, for example for dashboard or video wall applications, as well as in the field of general lighting.
  • FIG. 1 shows a schematic cross-sectional view of a composite component or of an intermediate stage of a method for separating components according to a first exemplary embodiment
  • FIG. 2 shows a schematic top view of a component assembly or an intermediate stage of a method for separating components according to a second exemplary embodiment
  • FIG. 3 shows a schematic cross-sectional view of a section of the composite component or of an intermediate stage of the method for separating components according to the second exemplary embodiment.
  • elements that are the same, of the same type or have the same effect can each be provided with the same reference symbols.
  • the elements shown and their proportions to one another are not necessarily to be regarded as true to scale; rather, individual elements can be used for the better
  • the component assembly 1 comprises a structured substrate 3, which has component carrier bodies 4 and connecting areas 5 arranged between the component carrier bodies 4. Furthermore, the component assembly 1 comprises a base material 6, 6A, in which the connection areas 5 of the structured substrate 3 are at least partially embedded.
  • the component carrier bodies 4 are each provided to form a load-bearing or mechanically stabilizing element of a component carrier in the finished components 2.
  • the base material 6, 6A respectively arranged between two adjacent component carrier bodies 4 can be part of a housing in the finished component 2 and have a mechanical protective function.
  • the connection areas 5 in the composite ensure a mechanical connection between the component carrier bodies 4.
  • the substrate 3 is structured into different functional areas in comparison with a raw material or unprocessed starting material.
  • the component carrier bodies 4 can be separated from one another by spaces.
  • the connecting areas 5 can also be spaced apart from one another are separated.
  • the connection areas 5 can be narrow connecting webs between the component carrier bodies 4.
  • the interspaces can be perforations, that is to say through holes, in the starting material.
  • the structured substrate 3 is a lead frame, that is to say a structured metal body.
  • the structured substrate 3 can have a base body made of, for example, plastic, glass or ceramic and be provided with metallizations.
  • the structured substrate 3 can have areas of different thickness d, that is to say areas with a different extent in the vertical direction V.
  • the connecting areas 5 are in particular substrate areas of reduced thickness d.
  • the component carrier bodies 4 comprise substrate regions of maximum thickness d, that is to say regions in which the substrate 3 in particular has its initial thickness.
  • the component carrier bodies 4 in the first exemplary embodiment are of planar design, that is to say that they have flat main surfaces on their front and rear sides.
  • the substrate 3 preferably has a maximum thickness d or vertical dimension between 100 ⁇ m and 300 ⁇ m inclusive, with deviations of ⁇ 10% within the tolerance range.
  • the thickness d of the connection areas 5 is preferably a third up to and including 100% of the initial thickness of the substrate 3.
  • the vertical extent d of the component assembly 1 or of the individual components 2 is preferably between 200 ⁇ m and 700 ⁇ m, with deviations of ⁇ 10 % are within the tolerance range.
  • the reduced thickness d of the connection areas 5 facilitates a division of the component assembly 1 at the connection areas 5.
  • connection areas 5 can be protruded from the component carrier bodies 4 both on a front side and on a rear side of the substrate 3 in the vertical direction V, so that in cross section on the front and rear side there is a step at the transition between each component carrier body 4 and a connection area 5 is formed. Among other things, this ensures better adhesion of the base material 6, 6A to the component carrier body 4.
  • a plastic material is particularly suitable for the base material 6.
  • 6 silicones or epoxy resins can be used as the base material.
  • Radiation-absorbing and / or reflective additional materials can be introduced into the base material 6.
  • the base material 6 can be a photosensitive material, in which case the base material 6 can be structured directly without using an additional photosensitive layer.
  • the base material 6 can be made by means of an injection molding process or an additive one
  • Manufacturing process such as a stereolithographic process or melting process can be applied to the substrate 3, the component carrier bodies 4 being embedded in the base material 6.
  • cavities 11 can then be generated on the front side of the component assembly 1, each of which is on the side of the base material 6A and on the underside of the component carrier body 4 and further base material 6B be limited.
  • the cavities 11 are provided for receiving semiconductor chips 9A, 9B, 9C.
  • Component carrier bodies 4 are regularly arranged in rows A and columns B (cf. FIG. 2 in this regard), the connecting regions 5 being arranged between each row A and column B.
  • the component carrier bodies 4 have an at least approximately rectangular, for example square, shape in plan view of the front side of the component assembly 1, other shapes such as triangular, hexagonal or circular structures also being possible.
  • the components 2 that are separated from the component assembly 1 are, in particular, optoelectronic semiconductor components which each have a component carrier 4 and one or more optoelectronic semiconductor chips 9A, 9B, 9C arranged on the component carrier 4 (see also FIG. 2). .
  • the component carrier body 4 has at least one chip mounting area 4A for fastening the semiconductor chips 9A, 9B, 9C and one or more connection areas 4B, 4C for an electrical supply of the semiconductor chips 9A, 9B, 9C.
  • the semiconductor chips 9A, 9B, 9C are radiation-emitting or radiation-detecting semiconductor chips, each of which has a semiconductor body with an active zone which is suitable for generating or detecting radiation.
  • the active zone is a pn junction zone.
  • the active zone can be designed as a layer or as a layer sequence of several layers.
  • the active zone when the component 2 is in operation, the active zone emits or detects electromagnetic radiation, for example in the visible, ultraviolet or infrared spectral range.
  • the components 2 can be provided to emit white light during operation.
  • the semiconductor chips 9A, 9B, 9C emit light of different colors during operation, such as blue (for example semiconductor chip 9A), red (for example semiconductor chip 9B) and green light (for example semiconductor chip 9C).
  • nitride or phosphide layers are preferably used for the layers of the semiconductor bodies.
  • the method for separating the components 2 from the component assembly 1 comprises the steps: a) comprising providing the component assembly 1
  • connection areas 5 are embedded, b) removal of the base material 6 in the separation areas 7 of the component assembly 1, which include the connection areas 5, c) separation of the component assembly 1 into the components 2 at the separation areas 7.
  • Each component carrier body 4 or component 2 is assigned a separating area 7, the severing of the assigned separating area 7 resulting in isolation of the component carrier body 4 or component 2 from the component assembly 1.
  • a separating area 7 is arranged in a frame-like manner around a component carrier body 4 or a component 2.
  • Connection areas 5 include separating areas 7 areas of base material 6.
  • the intermediate stage of the process shown in FIG. 1 is reached after process steps a) to b) have been carried out and before process step c) has been carried out.
  • connection areas 5 are covered by the base material 6 on the front and back and on their sides before process step b) is carried out.
  • the base material 6 is removed in the separating areas 7 by means of a photo-structured coating.
  • a photosensitive coating 10 is first applied to the component assembly 1 and structured in a suitable manner by means of a lithographic process, with areas of the coating 10 located in the separating areas 7, in particular areas arranged on the connecting areas 5, being removed.
  • the photosensitive coating 10 can be applied to a front and / or rear side of the component assembly 1, in particular to exposed areas of the base material.
  • the photosensitive coating is a photoresist, both positive and negative resists being possible for the photosensitive coating 10.
  • areas are defined which are removed in a subsequent detachment process and, on the other hand, areas which remain on the component assembly 1 during the detachment process.
  • the photo textured Coating 10 consists of the areas remaining on component assembly 1.
  • the connecting areas 5 are exposed on the front and back and optionally on the sides.
  • the base material 6 is removed in each case up to a surface of each connection region 5 arranged on the front and rear side of the substrate 3. The respective surface is preferably exposed for the most part.
  • the recess 8 advantageously has a lateral extent e which corresponds to the thickness d of the starting material of the substrate 3.
  • the lateral extent e is determined parallel to a lateral direction L which is arranged perpendicular to the vertical direction V and parallel to a main extension plane of the component assembly 1.
  • the connecting areas 5 arranged in a common separating area 7 are advantageously exposed by a single recess 8, which is arranged in particular in the form of a frame around the associated component carrier body 4 or the associated component 2.
  • all of the separating areas 7 can be contiguous and have a common lattice-shaped depression 8 (cf. FIG. 2 in this regard).
  • the composite component 1 advantageously has a smaller thickness there, which facilitates the separation of the composite component 1.
  • the composite component 1 is advantageously separated into the components 2 by means of punching.
  • the component carrier bodies 4 are punched out of the substrate 3 or the components 2 are punched out of the composite 1.
  • a punching tool which has at least one punch and a die (not shown) can be used for punching.
  • the at least one punch can have a punching crown for better punching.
  • This is designed in particular in the shape of a frame with a preferably flat end face which has an edge that serves as a cutting edge during punching.
  • the punching crown or a shaping recess in the die has in particular a cross-sectional shape corresponding to the component carrier body 4 or component 2, which is preferably at least approximately rectangular, in particular square, triangular, hexagonal or circular.
  • the punching crown or the shaping recess of the die preferably has a contour which corresponds to the separating areas 7 in terms of shape and size.
  • the separating regions 7 have an at least approximately rectangular, for example square, or triangular, hexagonal or circular shape in a plan view of the front side of the component assembly 1.
  • the separation or punching process can be carried out starting from a rear side of the component assembly 1 ("upside-down"), that is to say from the side of the substrate 3.
  • the component assembly 1 can be carried out starting from a front side of the component assembly 1 (“upside-down”). up "), that is, from the side on which the base material 6 is arranged, can be separated or punched.
  • the processing direction can be freely selected and, on the other hand, an additional film can be dispensed with.
  • Embodiment of the individual component 2 comprises, as can be seen from FIG. 1, a component carrier body 4 and a plurality of semiconductor chips 9A, 9B, 9C which are arranged on the component carrier body 4. Furthermore, the component 2 has a base material 6A, which is arranged circumferentially downstream of the semiconductor chips 9A, 9B, 9C and partially delimits the component 2 to the outside on side surfaces 2A, the component 2 having separation tracks on the side surfaces 2A. These are in particular traces of isolation caused by punching. These have a horizontal structure, while traces caused by sawing have a vertical structure.
  • the component 2 is a "QFN package" so that the component carrier body 4 is flush with the housing material 6A at the side surfaces 2A.
  • the housing material 6A protrudes in the vertical direction V beyond the component carrier body 4.
  • the housing material 6A encloses a cavity 11 in which the semiconductor chips 9A, 9B, 9C and a potting compound are arranged, which the Encapsulates semiconductor chips 9A, 9B, 9C.
  • the potting terminates on the front side of the component 2, preferably flush with the housing material 6A.
  • the encapsulation is, in particular, a radiation-permeable plastic material.
  • the component carrier body 4 has a common chip mounting area 4A for fastening the semiconductor chips 9A, 9B, 9C, the chip mounting area 4A also serving as a connection area of a first polarity. Furthermore, the component carrier body 4 has further connection areas 4B, 4C of a second polarity, a semiconductor chip 9A, 9B, 9C being connected to a connection area of a second polarity.
  • the semiconductor chips 9A, 9B, 9C are connected to the respective connection area 4B, 4C by means of an electrical connection means 12, namely by means of a bonding wire.
  • Main surfaces 2B, 2C of the component 2, which are arranged on the front and rear sides, are planar. Furthermore, the connection and chip mounting areas 4A, 4B, 4C on the underside main surface 2C of the component 2 are not covered by the base material 6. The component 2 can thus be electrically connected to the underside and is thus surface-mountable.
  • the component carrier bodies 4 in contrast to the first exemplary embodiment, have an uneven front-side main surface 2B. Another difference is the type of contact.
  • the connecting means 12 are planar conductors (so-called "planar interconnects"), which each extend in an uncurved manner from the semiconductor chips 9A, 9B, 9C to the associated connection areas 4B, 4C of the second polarity. This is made possible by the fact that the semiconductor chips 9A, 9B, 9C are arranged in a recess 13 of the component carrier body 4, the semiconductor chips 9A, 9B, 9C each flush with the component carrier bodies 4 on the front side.
  • the semiconductor chips 9A, 9B, 9C are preferably inserted into the housing material 6, 6B embedded, which fills the recesses 13.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zur Vereinzelung von Bauteilen (2) aus einem Bauteilverbund (1) angegeben, wobei das Verfahren folgende Schritte umfasst: - Bereitstellen des Bauteilverbunds (1) umfassend: ein strukturiertes Substrat (3), das Bauteilträgerkörper (4) und zwischen den Bauteilträgerkörpern (4) angeordnete Verbindungsbereiche (5) aufweist; ein Grundmaterial (6), in das die Verbindungsbereiche (5) des strukturierten Substrats (3) zumindest teilweise eingebettet sind; Entfernen des Grundmaterials (6) in Trennbereichen (7) des Bauteilverbunds (1), welche die Verbindungsbereiche (5) umfassen; Vereinzelung des Bauteilverbunds (1) in die Bauteile (2) an den Trennbereichen (7). Ferner wird ein Bauteil angegeben, das mit einem derartigen Verfahren herstellbar ist.

Description

Beschreibung
VERFAHREN ZUR VEREINZELUNG VON BAUTEILEN AUS EINEM
BAUTEILVERBUND SOWIE BAUTEIL
Es wird ein Verfahren zur Vereinzelung von Bauteilen aus einem Bauteilverbund angegeben. Vorzugsweise handelt es sich bei den Bauteilen um optoelektronische Halbleiterbauteile, etwa strahlungsemittierende oder strahlungsdetektierende Halbleiterbauteile .
Zur Erzielung von kompakten Bauteilen, beispielsweise von sogenannten QFN (Quad Flat No Leads)-Packages, bei welchen die aus Leiterrahmenelementen eines Leiterrahmens gebildeten elektrischen Anschlüsse nicht über eine Kunststoffummantelung beziehungsweise einen Gehäusekörper hinausragen, sondern plan in Oberflächen des Gehäusekörpers integriert sind, können als Ausgangskomponenten großflächige Substrate mit einer Kunststoffummantelung verwendet werden. Ein aus den Ausgangskomponenten gebildeter Verbund muss anschließend in Einzelkomponenten vereinzelt werden. Ein gängiges Verfahren stellt dabei die Vereinzelung mittels Sägen dar. Diese Methode ist jedoch in verschiedenerlei Hinsicht aufwändig.
Zum einen erfordert sie zur Unterstützung des Prozesses eine Sägefolie, die vor dem Sägen auf den Verbund aufgebracht und nach dem Sägen abgelöst werden muss. Zum anderen ist eine Bearbeitungsrichtung aufgrund einer möglichen Gratbildung in den meisten Fällen vorgegeben.
Eine zu lösende Aufgabe besteht vorliegend darin, ein einfacheres Verfahren zur Vereinzelung von Bauteilen aus einem Bauteilverbund anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein Bauteil anzugeben, das auf einfachere Weise herstellbar ist.
Diese Aufgaben werden unter anderem durch ein Verfahren zur Vereinzelung von Bauteilen und ein Bauteil mit den Merkmalen der unabhängigen Ansprüche gelöst.
Vorteilhafte Weiterbildungen des Verfahrens zur Vereinzelung von Bauteilen aus einem Bauteilverbund und des Bauteils sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform eines Verfahrens zur Vereinzelung von Bauteilen aus einem Bauteilverbund weist dieses folgende Schritte auf:
- Bereitstellen des Bauteilverbunds umfassend
- ein strukturiertes Substrat, das Bauteilträgerkörper und zwischen den Bauteilträgerkörpern angeordnete Verbindungsbereiche aufweist,
- ein Grundmaterial, in das die Verbindungsbereiche des strukturierten Substrats zumindest teilweise eingebettet sind,
- Entfernen des Grundmaterials in Trennbereichen des Bauteilverbunds, welche die Verbindungsbereiche umfassen,
- Vereinzelung des Bauteilverbunds in die Bauteile an den Trennbereichen .
Vorzugsweise sind auch die Bauteilträgerkörper zumindest teilweise in das Grundmaterial eingebettet. Weiterhin ist es möglich, dass die Trennbereiche zusätzlich zu den Verbindungsbereichen auch Bereiche des Grundmaterials aufweisen . Durch das Entfernen des Grundmaterials in den Trennbereichen weist der Bauteilverbund dort eine geringere Dicke auf, welche die Vereinzelung des Bauteilverbunds erleichtert. Vorteilhafterweise können dadurch andere als bisher verwendete, weniger aufwändige Trennverfahren, beispielsweise Stanzverfahren, die ansonsten hohe Kräfte erfordern, zum Einsatz kommen.
Vorzugsweise ist jedem Bauteilträgerkörper beziehungsweise Bauteil ein Trennbereich zugeordnet, wobei die Durchtrennung des zugeordneten Trennbereichs zu einer Isolierung des Bauteilträgerkörpers beziehungsweise Bauteils aus dem Bauteilverbund führt. Insbesondere ist jeweils ein Trennbereich rahmenförmig um einen Bauteilträgerkörper beziehungsweise ein Bauteil angeordnet. Eine mögliche Ausführungsform sieht vor, dass die den Bauteilen zugeordneten Trennbereiche zusammenhängend, das heißt übergangslos, ausgebildet sind.
Das strukturierte Substrat kann beispielsweise durch Strukturierung eines Rohmaterials oder Ausgangsmaterials in verschiedene funktionelle Bereiche, darunter die Bauteilträgerkörper und die Verbindungsbereiche, hergestellt werden. Bei der Strukturierung können in dem Ausgangsmaterial Zwischenräume ausgebildet werden, die zu einer Unterteilung des Ausgangsmaterials in die Bauteilträgerkörper und die Verbindungsbereiche führen, wobei die Bauteilträgerkörper in die Verbindungsbereiche übergehen und umgekehrt. Beispielsweise kann es sich bei den Verbindungsbereichen um schmale Verbindungsstege zwischen den Bauteilträgerkörpern handeln. Weiterhin kann es sich bei den Zwischenräumen um Perforationen im Ausgangsmaterial handeln. Bei einer bevorzugten Ausgestaltung wird ein strukturiertes Substrat verwendet, bei dem die Bauteilträgerkörper regelmäßig angeordnet sind. Eine regelmäßige Anordnung bezeichnet hierbei ein wiederkehrendes Anordnungsmuster. Beispielsweise können die Bauteilträgerkörper in Reihen und Spalten angeordnet sein. Vorzugsweise werden jeweils zwei direkt benachbarte Bauteilträgerkörper durch zumindest einen Verbindungsbereich miteinander verbunden. Insbesondere weisen die Bauteilträgerkörper eine zumindest annähernd rechteckförmige, beispielsweise quadratische Form auf. Auch andere geometrische Formen der Bauteilträgerkörper, insbesondere Dreieck-, Sechseck- oder Kreisstrukturen, sind vorliegend geeignet.
Eine bevorzugte Ausführungsform sieht vor, dass die Bauteile, die aus dem Bauteilverbund vereinzelt werden, optoelektronische Halbleiterbauteile sind und jeweils einen Bauteilträgerkörper und zumindest einen auf dem Bauteilträgerkörper angeordneten optoelektronischen Halbleiterchip aufweisen. Mit Vorteil weist der Bauteilträgerkörper zumindest einen Chipmontagebereich zur Befestigung des Halbleiterchips sowie zumindest einen Anschlussbereich auf, mit dem der Halbleiterchip elektrisch leitend verbunden ist.
Bei dem Halbleiterchip kann es sich um einen strahlungsemittierenden Halbleiterchip, zum Beispiel einen Leuchtdiodenchip oder Laserdiodenchip, oder einen strahlungsdetektierenden Halbleiterchip, zum Beispiel eine Photodiode oder einen Phototransistor, handeln. Insbesondere ist der strahlungsemittierende Halbleiterchip zur Emission von elektromagnetischer Strahlung im sichtbaren, ultravioletten oder infraroten Spektralbereich geeignet. Weiterhin ist der strahlungsdetektierende Halbleiterchip vorzugsweise zur Detektion von elektromagnetischer Strahlung im sichtbaren, ultravioletten oder infraroten Spektralbereich geeignet. Darüber hinaus kann der Halbleiterchip zur Detektion von Chemikalien, etwa von Gasen, vorgesehen sein. Der strahlungsemittierende oder strahlungsemittierende Halbleiterchip kann einen Halbleiterkörper mit einer aktiven Zone aufweisen, die zur Strahlungserzeugung oder Strahlungsdetektion geeignet ist. Insbesondere ist die aktive Zone eine p-n-Übergangszone. Die aktive Zone kann dabei als eine Schicht oder als eine Schichtenfolge mehrerer Schichten ausgebildet sein.
Für die Schichten des Halbleiterkörpers kommen jeweils vorzugsweise auf Nitrid- oder Phosphid-
Verbindungshalbleitern basierende Materialien in Betracht. "Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass zumindest eine Schicht des Halbleiterkörpers ein Nitrid-III/V-
Verbindungshalbleitermaterial , vorzugsweise AlnGamIni-n-mN, umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Entsprechend bedeutet „Auf Phosphid-Verbindungshalbleitern basierend", dass zumindest eine Schicht des Halbleiterkörpers AlnGamIni-n- mP umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIni-n-mN- oder AlnGamIni- n-mP- Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Weiterhin sind die Verbindungsbereiche insbesondere Substratbereiche reduzierter Dicke. Demgegenüber umfassen die Bauteilträgerkörper Substratbereiche maximaler Dicke, das heißt Bereiche, in denen das Substrat insbesondere seine Ausgangsdicke aufweist. Das Substrat weist vorzugsweise eine maximale Dicke beziehungsweise vertikale Ausdehnung zwischen einschließlich 100 gm und 300 gm auf, wobei Abweichungen von ± 10 % im Toleranzbereich liegen. Vorzugsweise werden die Verbindungsbereiche an einer Vorderseite des Substrats in vertikaler Richtung von den Bauteilträgerkörpern zumindest stellenweise überragt. Auch an einer Rückseite des Substrats können die Verbindungsbereiche in vertikaler Richtung von den Bauteilträgerkörpern zumindest stellenweise überragt werden oder aber bündig mit diesen abschließen.
Im Rahmen der vorliegenden Anmeldung bezeichnet die Rückseite insbesondere eine für eine spätere Montage der fertigen Bauteile vorgesehene Seite, während es sich bei der Vorderseite um eine der Rückseite gegenüberliegende, beispielsweise zur Strahlungsemission vorgesehene Seite handelt .
Vorzugsweise werden die Verbindungsbereiche an der Vorderseite des Substrats von dem Grundmaterial vollständig bedeckt. An der Rückseite können die Verbindungsbereiche insbesondere dann von dem Grundmaterial vollständig bedeckt sein, wenn ein bündiger Abschluss mit den Bauteilträgerkörpern erzielt werden soll. Gemäß zumindest einer Ausführungsform wird das Grundmaterial in den Trennbereichen mittels einer fotostrukturierten Beschichtung entfernt.
Dabei wird zunächst eine fotoempfindlichen Beschichtung auf den Bauteilverbund aufgebracht und mittels eines lithografischen Verfahrens die fotostrukturierte Beschichtung erzeugt, wobei die fotoempfindliche Beschichtung in den Trennbereichen des Bauteilverbunds entfernt wird. Zum Entfernen der fotoempfindlichen Beschichtung können, insbesondere wenn es sich bei der fotoempfindlichen Beschichtung um einen Fotolack handelt, Lösemittel wie Propylenglycolmonomethyletheracetat (PGMEA), Aceton, N- Methyl-2-pyrrolidon (NMP) und Dimethylsulfoxid (DMSO) verwendet werden. Enthält oder besteht die fotoempfindliche Beschichtung aus einem Epoxid wird als Lösemittel vorzugsweise Aceton oder eine unter der Bezeichnung „Dynasolve" bekannte Substanz verwendet. Die fotoempfindliche Beschichtung kann auf einer Vorder- und/oder Rückseite des Bauteilverbunds aufgebracht werden.
Vorzugweise handelt es sich bei der fotoempfindlichen Beschichtung, die auf den Bauteilverbund aufgebracht wird, um einen Fotolack, wobei sowohl Positiv- als auch Negativlacke für die fotoempfindliche Beschichtung in Frage kommen. Durch Belichtung der fotoempfindlichen Beschichtung mit einer geeigneten Maske werden zum einen Bereiche definiert, die in einem anschließenden Ablöseverfahren entfernt werden, und zum anderen Bereiche, die bei dem Ablöseverfahren auf dem Bauteilverbund verbleiben. Bei diesem Vorgang wird die fotostrukturierte Beschichtung ausgebildet, die in den Trennbereichen des Bauteilverbunds Unterbrechungen aufweist. Zumindest eine Ausführungsform des Verfahrens sieht vor, dass die Vereinzelung des Bauteilverbunds mittels Stanzen erfolgt. Gegenüber Sägen kann das Stanzen wesentlich schneller erfolgen und ist daher insbesondere vorteilhaft, wenn eine Vielzahl von Bauteilen aus einem Bauteilverbund vereinzelt werden soll. Außerdem wird zur Unterstützung des Prozesses keine zusätzliche Folie benötigt, die aufgebracht und wieder abgelöst werden muss. Insbesondere werden die Bauteilträgerkörper aus dem Substrat beziehungsweise die Bauteile aus dem Verbund ausgestanzt. Hierfür ist es von Vorteil, wenn die Trennbereiche, die beim Stanzen durchtrennt werden, einer Kontur der Bauteilträgerkörper beziehungsweise Bauteile folgen, so dass die Bauteilträgerkörper beziehungsweise Bauteile beim Stanzen als Ganzes aus dem Bauteilverbund herausgelöst werden. Vorzugsweise werden mehrere Bauteilträgerkörper beziehungsweise Bauteile gleichzeitig ausgestanzt.
Bei einer möglichen Ausgestaltung des Verfahrens wird zum Stanzen ein Stanzwerkzeug verwendet, das zumindest einen Stanzstempel und eine Matrize aufweist. Der zumindest eine Stanzstempel kann zum besseren Stanzen eine Stanzkrone aufweisen. Diese ist insbesondere rahmenförmig mit einer vorzugsweise ebenen Stirnfläche ausgebildet, welche eine Kante aufweist, die als Schneidkante beim Stanzen dient. Der Stempel beziehungsweise die Stanzkrone hat insbesondere eine dem Bauteilträgerkörper beziehungsweise Bauteil entsprechende Querschnittsform, die vorzugsweise zumindest annähernd rechteckig, insbesondere quadratisch, dreieckig, sechseckig oder kreisförmig ist. Vorteilhafterweise sind beim Stanzen im Vergleich zum Sägen komplexere geometrische Formen der Bauteilträgerkörper möglich. Weiterhin weist der Stempel beziehungsweise die Stanzkrone vorzugsweise eine Kontur auf, die in Form und Größe mit den Trennbereichen übereinstimmt.
Der Vereinzelungs- beziehungsweise Stanzprozess kann ausgehend von einer Rückseite des Bauteilverbunds („upside- down"), das heißt von der Seite des Substrats aus, durchgeführt werden. Alternativ kann der Bauteilverbund ausgehend von einer Vorderseite des Bauteilverbunds („upside- up"), das heißt von der Seite aus, an der das Grundmaterial angeordnet ist, vereinzelt beziehungsweise gestanzt werden.
Im Gegensatz zu einem herkömmlichen Sägeprozess kann also die Bearbeitungsrichtung vorteilhafterweise frei gewählt werden.
Bei einer vorteilhaften Ausgestaltung des Verfahrens werden die Verbindungsbereiche beim Entfernen des Grundmaterials zumindest teilweise freigelegt. Insbesondere wird das Grundmaterial bis zu einer an der Vorderseite des Substrats angeordneten Oberfläche jedes Verbindungsbereichs entfernt. Die Oberfläche wird dabei vorzugsweise größtenteils freigelegt .
Durch das Entfernen des Grundmaterials kann an den Verbindungsbereichen zumindest eine Vertiefung im Grundmaterial erzeugt werden. Insbesondere befindet sich die Vertiefung an der Vorderseite des Verbunds. Vorzugsweise wird die fotostrukturierte Beschichtung nach dem Erzeugen der zumindest einen Vertiefung vollständig von dem Bauteilverbund entfernt .
Mit Vorteil weist die Vertiefung eine laterale Ausdehnung auf, die der Dicke des Ausgangsmaterials des Substrats entspricht. Eine derartige laterale Ausdehnung sorgt für eine ausreichende Stabilität bei der Vereinzelung des Bauteilverbunds .
Vorzugsweise werden die in einem gemeinsamen Trennbereich angeordneten Verbindungsbereiche durch eine einzige Vertiefung freigelegt. In anderen Worten sind die an den Verbindungsbereichen eines gemeinsamen Trennbereichs angeordneten Vertiefungen zusammenhängend ausgebildet, so dass nur eine Vertiefung existiert. Diese Vertiefung kann rahmenförmig um den jeweiligen Bauteilträgerkörper beziehungsweise das jeweilige Bauteil angeordnet sein.
Darüber hinaus können alle Trennbereiche zusammenhängend ausgebildet sein und eine gemeinsame, beispielsweise gitterförmige, Vertiefung aufweisen.
Eine vorteilhafte Ausgestaltung sieht vor, dass aus dem Grundmaterial gebildete Seitenwände der Vertiefung, welche diese lateral begrenzen, nach der Vereinzelung zumindest Teile von Seitenwänden der Bauteile bilden. Das Grundmaterial kann dabei im fertigen Bauteil einen den Halbleiterchip lateral umlaufenden Randbereich bilden. Das Grundmaterial kann im fertigen Bauteil nicht nur einen Teil der Seitenwände, sondern auch einen Teil eines Bauteilträgers bilden, der den Bauteilträgerkörper und das Grundmaterial umfasst. Dabei kann das Grundmaterial in Zwischenräumen des Bauteilträgerkörpers angeordnet sein.
Für das Grundmaterial ist insbesondere ein Kunststoffmaterial geeignet. Beispielsweise kommen als Grundmaterial Silikone oder Epoxidharze in Frage. In das Grundmaterial können strahlungsabsorbierende und/oder reflektierende Zusatzmaterialien eingebracht sein. Weiterhin kann es sich bei dem Grundmaterial um ein fotoempfindliches beziehungsweise fotostrukturierbares Material handeln. In diesem Fall kann das Grundmaterial ohne Verwendung einer zusätzlichen fotoempfindlichen Schicht direkt strukturiert werden.
Gemäß einem vorteilhaften Aspekt wird das Grundmaterial mittels eines Spritzgussverfahrens auf das Substrat aufgebracht. Ferner kann das Grundmaterial mittels eines additiven Fertigungsverfahrens auf das Substrat aufgebracht werden. Dabei kommen insbesondere stereolithografische Verfahren oder Schmelzverfahren in Frage.
Weiterhin weist das Substrat einen Grundkörper auf, der vorzugsweise eines der folgenden Materialien enthält oder daraus besteht: Metall, Kunststoff, Glas, Keramik. Beispielsweise kann es sich bei dem Substrat um einen Leiterrahmen, das heißt um einen strukturierten Metallkörper, handeln. Weiterhin kann das Substrat eine Folie oder ein Glas- oder Keramikträger mit Metallisierungen sein.
Gemäß zumindest einer Ausführungsform eines Bauteils umfasst dieses einen Bauteilträgerkörper und zumindest einen Halbleiterchip, der auf dem Bauteilträgerkörper angeordnet ist. Weiterhin weist das Bauteil ein Grundmaterial auf, das dem Halbleiterchip umfangsseitig nachgeordnet ist und das Bauteil an Seitenflächen teilweise nach außen begrenzt, wobei das Bauteil an den Seitenflächen Vereinzelungsspuren aufweist. Vorzugsweise sind die Vereinzelungsspuren durch Stanzen verursachte Spuren. Diese weisen eine horizontale Struktur auf, während durch Sägen verursachte Spuren eine vertikale Struktur aufweisen. Die Struktur der Vereinzelungsspuren enthält also einen Hinweis auf den Vereinzelungsprozess . Vorzugsweise handelt es sich bei dem Bauteil um ein sogenanntes „QFN-Package", so dass der Bauteilträgerkörper an den Seitenflächen mit dem Gehäusematerial bündig abschließt. An einer Vorderseite des Bauteils kann das Gehäusematerial ebenfalls bündig mit dem Bauteilträgerkörper abschließen oder aber in vertikaler Richtung über diesen hinausragen. In letzterem Fall umschließt das Gehäusematerial insbesondere einen Hohlraum, in dem beispielsweise ein Verguss angeordnet werden kann, der den zumindest einen Halbleiterchip einhüllt. Alternativ kann der zumindest eine Halbleiterchip in das Grundmaterial eingebettet sein.
Wie bereits oben erwähnt kann der Bauteilträgerkörper zumindest einen Chipmontagebereich zur Befestigung des Halbleiterchips sowie zumindest einen Anschlussbereich aufweisen, mit dem der Halbleiterchip elektrisch leitend verbunden ist. Der Halbleiterchip kann mittels eines elektrischen Verbindungsmittels, beispielsweise eines planaren Leiters (sogenannter „planar interconnect") oder eines Bonddrahtes, mit dem Anschlussbereich verbunden sein. Ferner kann der Chipmontagebereich als weiterer Anschlussbereich vorgesehen sein, auf dem der Halbleiterchip elektrisch leitend befestigt ist.
Bei einer bevorzugten Ausgestaltung sind an der Vorder- und Rückseite angeordnete Hauptflächen des Bauteils plan ausgebildet. Insbesondere sind die Anschluss- und Chipmontagebereiche an der unterseitigen Hauptfläche des Bauteils von dem Grundmaterial unbedeckt. Damit kann das Bauteil an der Unterseite elektrisch angeschlossen werden und ist somit oberflächenmontierbar. Das oben beschriebene Verfahren ist für die Herstellung einer Mehrzahl der hier beschriebenen Bauteile besonders geeignet. Im Zusammenhang mit dem Bauteil beschriebene Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt .
Das Bauteil eignet sich besonders für Anwendungen im Automotive- und Multimedia-Bereich, beispielsweise für Dashboard- oder Videowall-Applikationen, sowie im Bereich der Allgemeinbeleuchtung .
Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen .
Es zeigen:
Figur 1 eine schematische Querschnittsansicht eines Bauteilverbunds beziehungsweise eines Zwischenstadiums eines Verfahrens zur Vereinzelung von Bauteilen gemäß einem ersten Ausführungsbeispiel,
Figur 2 eine schematische Draufsicht eines Bauteilverbunds beziehungsweise eines Zwischenstadiums eines Verfahrens zur Vereinzelung von Bauteilen gemäß einem zweiten Ausführungsbeispiel und
Figur 3 eine schematische Querschnittsansicht eines Ausschnitts des Bauteilverbunds beziehungsweise eines Zwischenstadiums des Verfahrens zur Vereinzelung von Bauteilen gemäß dem zweiten Ausführungsbeispiel. In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht notwendigerweise als maßstabsgerecht anzusehen; vielmehr können einzelne Elemente zur besseren
Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Bei dem in Figur 1 dargestellten ersten Ausführungsbeispiel eines Bauteilverbunds 1 beziehungsweise Zwischenstadiums eines Verfahrens zur Vereinzelung von Bauteilen 2 umfasst der Bauteilverbund 1 ein strukturiertes Substrat 3, das Bauteilträgerkörper 4 und zwischen den Bauteilträgerkörpern 4 angeordnete Verbindungsbereiche 5 aufweist. Weiterhin umfasst der Bauteilverbund 1 ein Grundmaterial 6, 6A, in das die Verbindungsbereiche 5 des strukturierten Substrats 3 zumindest teilweise eingebettet sind. Die Bauteilträgerkörper 4 sind jeweils dafür vorgesehen, in den fertigen Bauteilen 2 ein tragendes beziehungsweise mechanisch stabilisierendes Element eines Bauteilträgers zu bilden. Das jeweils zwischen zwei benachbarten Bauteilträgerkörpern 4 angeordnete Grundmaterial 6, 6A kann im fertigen Bauteil 2 Teil eines Gehäuses sein und eine mechanische Schutzfunktion aufweisen. Die Verbindungsbereiche 5 sorgen im Verbund für eine mechanische Verbindung zwischen den Bauteilträgerkörpern 4.
Insgesamt ist das Substrat 3 im Vergleich zu einem Rohmaterial oder unbearbeiteten Ausgangsmaterial in verschiedene funktionelle Bereiche strukturiert. Die Bauteilträgerkörper 4 können dabei durch Zwischenräume voneinander getrennt sein. Ebenso können auch die Verbindungsbereiche 5 durch Zwischenräume voneinander getrennt sind. Beispielsweise kann es sich bei den Verbindungsbereichen 5 um schmale Verbindungsstege zwischen den Bauteilträgerkörpern 4 handeln. Weiterhin kann es sich bei den Zwischenräumen um Perforationen, also Durchgangslöcher, im Ausgangsmaterial handeln.
Bei dem in Figur 1 dargestellten Ausführungsbeispiel handelt es sich bei dem strukturierten Substrat 3 um einen Leiterrahmen, das heißt um einen strukturierten Metallkörper. Alternativ kann das strukturierte Substrat 3 einen Grundkörper aus beispielsweise Kunststoff, Glas oder Keramik aufweisen und mit Metallisierungen versehen sein.
Weiterhin kann das strukturierte Substrat 3 Bereiche unterschiedlicher Dicke d aufweisen, das heißt Bereiche mit einer unterschiedlichen Ausdehnung in vertikaler Richtung V. Dabei sind die Verbindungsbereiche 5 insbesondere Substratbereiche reduzierter Dicke d. Demgegenüber umfassen die Bauteilträgerkörper 4 Substratbereiche maximaler Dicke d, das heißt Bereiche, in denen das Substrat 3 insbesondere seine Ausgangsdicke aufweist. Insbesondere sind die Bauteilträgerkörper 4 beim ersten Ausführungsbeispiel plan ausgebildet, das heißt dass sie an ihrer Vorder- und Rückseite ebene Hauptflächen aufweisen. Das Substrat 3 weist vorzugsweise eine maximale Dicke d beziehungsweise vertikale Ausdehnung zwischen einschließlich 100 gm und 300 gm auf, wobei Abweichungen von ± 10 % im Toleranzbereich liegen. Die Dicke d der Verbindungsbereiche 5 beträgt vorzugsweise ein Drittel bis zu einschließlich 100% der Ausgangsdicke des Substrats 3. Ferner beträgt die vertikale Ausdehnung d des Bauteilverbunds 1 beziehungsweise der einzelnen Bauteile 2 vorzugsweise zwischen zwischen einschließlich 200 pm und 700 pm, wobei Abweichungen von ± 10 % im Toleranzbereich liegen. Die reduzierte Dicke d der Verbindungsbereiche 5 erleichtert eine Zerteilung des Bauteilverbunds 1 an den Verbindungsbereichen 5.
Die Verbindungsbereiche 5 können sowohl an einer Vorderseite als auch an einer Rückseite des Substrats 3 in vertikaler Richtung V von den Bauteilträgerkörpern 4 überragt werden, so dass im Querschnitt auf der Vorder- und Rückseite jeweils eine Stufe am Übergang zwischen jeweils einem Bauteilträgerkörper 4 und einem Verbindungsbereich 5 ausgebildet ist. Dies sorgt unter anderem für eine bessere Adhäsion des Grundmaterials 6, 6A am Bauteilträgerkörper 4.
Für das Grundmaterial 6 ist insbesondere ein Kunststoffmaterial geeignet. Beispielsweise kommen als Grundmaterial 6 Silikone oder Epoxidharze in Frage. In das Grundmaterial 6 können strahlungsabsorbierende und/oder reflektierende Zusatzmaterialien eingebracht sein. Weiterhin kann es sich bei dem Grundmaterial 6 um ein fotoempfindliches Material handeln, wobei in diesem Fall eine direkte Strukturierung des Grundmaterials 6 ohne Verwendung einer zusätzlichen fotoempfindlichen Schicht erfolgen kann. Beispielsweise kann das Grundmaterial 6 mittels eines Spritzgussverfahrens oder eines additiven
Fertigungsverfahrens wie etwa einem stereolithografischen Verfahren oder Schmelzverfahren auf das Substrat 3 aufgebracht werden, wobei die Bauteilträgerkörper 4 in das Grundmaterial 6 eingebettet werden. Durch eine Strukturierung des Grundmaterials 6 können anschließend an der Vorderseite des Bauteilverbunds 1 Hohlräume 11 erzeugt werden, die jeweils seitlich von dem Grundmaterial 6A und unterseitig von dem Bauteilträgerkörper 4 und weiterem Grundmaterial 6B begrenzt werden. Die Hohlräume 11 sind zur Aufnahme von Halbleiterchips 9A, 9B, 9C vorgesehen.
Bei dem strukturierten Substrat 3 sind die
Bauteilträgerkörper 4 regelmäßig in Reihen A und Spalten B angeordnet (vgl. hierzu Figur 2), wobei zwischen den Reihen A und Spalten B jeweils die Verbindungsbereiche 5 angeordnet sind. Insbesondere weisen die Bauteilträgerkörper 4 in Draufsicht auf die Vorderseite des Bauteilverbunds 1 eine zumindest annähernd rechteckförmige, beispielsweise quadratische, Form auf, wobei andere Formen, wie etwa Dreieck-, Sechseck- oder Kreisstrukturen, ebenfalls möglich sind.
Bei den Bauteilen 2, die aus dem Bauteilverbund 1 vereinzelt werden, handelt es sich insbesondere um optoelektronische Halbleiterbauteile, die jeweils einen Bauteilträgerkörper 4 und einen oder mehrere auf dem Bauteilträgerkörper 4 angeordnete optoelektronische Halbleiterchips 9A, 9B, 9C aufweisen (vgl. auch Figur 2). Dabei weist der Bauteilträgerkörper 4 zumindest einen Chipmontagebereich 4A zur Befestigung der Halbleiterchips 9A, 9B, 9C sowie einen oder mehrere Anschlussbereiche 4B, 4C für eine elektrische Versorgung der Halbleiterchips 9A, 9B, 9C auf.
Bei den Halbleiterchips 9A, 9B, 9C handelt es sich um strahlungsemittierende oder strahlungsdetektierende Halbleiterchips, die jeweils einen Halbleiterkörper mit einer aktiven Zone aufweisen, die zur Strahlungserzeugung beziehungsweise Strahlungsdetektion geeignet ist.
Insbesondere ist die aktive Zone eine p-n-Übergangszone. Die aktive Zone kann dabei als eine Schicht oder als eine Schichtenfolge mehrerer Schichten ausgebildet sein. Beispielsweise emittiert oder detektiert die aktive Zone im Betrieb des Bauteils 2 jeweils elektromagnetische Strahlung, etwa im sichtbaren, ultravioletten oder infraroten Spektralbereich. Beispielsweise können die Bauteile 2 dafür vorgesehen sein, im Betrieb weißes Licht zu emittieren. Dies kann dadurch verwirklicht sein, dass die Halbleiterchips 9A, 9B, 9C im Betrieb verschiedenfarbiges Licht, etwa blaues (zum Beispiel Halbleiterchip 9A), rotes (zum Beispiel Halbleiterchip 9B) und grünes Licht (zum Beispiel Halbleiterchip 9C) emittieren. Für die Schichten der Halbleiterkörper kommen, wie bereits oben erwähnt, jeweils vorzugsweise auf Nitrid- oder Phosphid-
Verbindungshalbleitern basierende Materialien in Betracht.
Das Verfahren zur Vereinzelung der Bauteile 2 aus dem Bauteilverbund 1 umfasst gemäß dem ersten Ausführungsbeispiel die Schritte: a) Bereitstellen des Bauteilverbunds 1 umfassend
- das strukturierte Substrat 3 und
- das Grundmaterial 6, in das die Verbindungsbereiche 5 eingebettet sind, b) Entfernen des Grundmaterials 6 in Trennbereichen 7 des Bauteilverbunds 1, welche die Verbindungsbereiche 5 umfassen, c) Vereinzelung des Bauteilverbunds 1 in die Bauteile 2 an den Trennbereichen 7.
Dabei ist jedem Bauteilträgerkörper 4 beziehungsweise Bauteil 2 ein Trennbereich 7 zugeordnet, wobei die Durchtrennung des zugeordneten Trennbereichs 7 zu einer Isolierung des Bauteilträgerkörpers 4 beziehungsweise Bauteils 2 aus dem Bauteilverbund 1 führt. Insbesondere ist jeweils ein Trennbereich 7 rahmenförmig um einen Bauteilträgerkörper 4 beziehungsweise ein Bauteil 2 angeordnet. Neben den Verbindungsbereichen 5 umfassen die Trennbereiche 7 Bereiche des Grundmaterials 6.
Das in Figur 1 dargestellte Zwischenstadium des Verfahrens ist nach einer Durchführung der Verfahrensschritte a) bis b) und vor der Durchführung des Verfahrensschritts c) erreicht.
Die Verbindungsbereiche 5 sind vor der Durchführung des Verfahrensschritts b) auf der Vorder- und Rückseite sowie an ihren Seiten von dem Grundmaterial 6 bedeckt.
Im Verfahrensschritt b) wird das Grundmaterial 6 in den Trennbereichen 7 mittels einer fotostrukturierten Beschichtung entfernt.
Dabei wird zunächst eine fotoempfindliche Beschichtung 10 auf den Bauteilverbund 1 aufgebracht und mittels eines lithografischen Verfahrens in geeigneter Weise strukturiert, wobei in den Trennbereichen 7 liegende Bereiche, insbesondere an den Verbindungsbereichen 5 angeordnete Bereiche, der Beschichtung 10 entfernt werden. Die fotoempfindliche Beschichtung 10 kann auf einer Vorder- und/oder Rückseite des Bauteilverbunds 1, insbesondere auf freiliegende Bereiche des Grundmaterials, aufgebracht werden. Beispielsweise handelt es sich bei der fotoempfindlichen Beschichtung um einen Fotolack, wobei sowohl Positiv- als auch Negativlacke für die fotoempfindliche Beschichtung 10 in Frage kommen. Durch Belichtung der fotoempfindlichen Beschichtung 10 mit einer geeigneten Maske werden zum einen Bereiche definiert, die in einem anschließenden Ablöseverfahren entfernt werden, und zum anderen Bereiche, die bei dem Ablöseverfahren auf dem Bauteilverbund 1 verbleiben. Die fotostrukturierte Beschichtung 10 besteht aus den auf dem Bauteilverbund 1 verbleibenden Bereichen.
Durch das Entfernen des Grundmaterials 6 in den Trennbereichen 7 werden die Verbindungsbereiche 5 auf der Vorder- und Rückseite und gegebenenfalls an den Seiten freigelegt. Insbesondere wird das Grundmaterial 6 jeweils bis zu einer an der Vorder- und Rückseite des Substrats 3 angeordneten Oberfläche jedes Verbindungsbereichs 5 entfernt. Vorzugweise wird die jeweilige Oberfläche dabei größtenteils freigelegt .
Durch das Entfernen des Grundmaterials 6 wird an den Verbindungsbereichen 5 zumindest eine Vertiefung 8 im Grundmaterial 6 erzeugt. Mit Vorteil weist die Vertiefung 8 eine laterale Ausdehnung e auf, die der Dicke d des Ausgangsmaterials des Substrats 3 entspricht. Die laterale Ausdehnung e wird dabei parallel zu einer lateralen Richtung L bestimmt, die senkrecht zur vertikalen Richtung V und parallel zu einer Haupterstreckungsebene des Bauteilverbunds 1 angeordnet ist. Die in einem gemeinsamen Trennbereich 7 angeordneten Verbindungsbereiche 5 sind mit Vorteil durch eine einzige Vertiefung 8 freigelegt, die insbesondere rahmenförmig um den zugehörigen Bauteilträgerkörper 4 beziehungsweise das zugehörige Bauteil 2 angeordnet ist. Darüber hinaus können alle Trennbereiche 7 zusammenhängend ausgebildet sein und eine gemeinsame gitterförmige Vertiefung 8 aufweisen (vgl. hierzu Figur 2).
Aus dem Grundmaterial 6, 6A gebildete Seitenwände der Vertiefung 8, welche diese lateral begrenzen, bilden nach der Vereinzelung Seitenwände der Bauteile 2. Das Grundmaterial 6 kann im fertigen Bauteil 2 einen die Halbleiterchips 9A, 9B, 9C lateral umlaufenden Randbereich bilden.
Durch das Entfernen des Grundmaterials 6 in den Trennbereichen 7 weist der Bauteilverbund 1 dort vorteilhafterweise eine geringere Dicke auf, welche die Vereinzelung des Bauteilverbunds 1 erleichtert.
Im Verfahrensschritt c) wird der Bauteilverbund 1 mit Vorteil mittels Stanzen in die Bauteile 2 vereinzelt. Dabei werden die Bauteilträgerkörper 4 aus dem Substrat 3 beziehungsweise die Bauteile 2 aus dem Verbund 1 ausgestanzt.
Zum Stanzen kann ein Stanzwerkzeug verwendet werden, das zumindest einen Stanzstempel und eine Matrize aufweist (nicht dargestellt) . Der zumindest eine Stanzstempel kann zum besseren Stanzen eine Stanzkrone aufweisen. Diese ist insbesondere rahmenförmig mit einer vorzugsweise ebenen Stirnfläche ausgebildet, welche eine Kante aufweist, die als Schneidkante beim Stanzen dient. Die Stanzkrone beziehungsweise eine formgebende Aussparung der Matrize hat insbesondere eine dem Bauteilträgerkörper 4 oder Bauteil 2 entsprechende Querschnittsform, die vorzugsweise zumindest annähernd rechteckig, insbesondere quadratisch, dreieckig, sechseckig oder kreisförmig ist. Weiterhin weist die Stanzkrone beziehungsweise formgebende Aussparung der Matrize vorzugsweise eine Kontur auf, die in Form und Größe mit den Trennbereichen 7 übereinstimmt. Insbesondere weisen die Trennbereiche 7 in Draufsicht auf die Vorderseite des Bauteilverbunds 1 eine zumindest annähernd rechteckförmige, beispielsweise quadratische, oder aber dreieckige, sechseckige oder kreisförmige Form auf. Der Vereinzelungs- beziehungsweise Stanzprozess kann ausgehend von einer Rückseite des Bauteilverbunds 1 („upside- down"), das heißt von der Seite des Substrats 3 aus, durchgeführt werden. Alternativ kann der Bauteilverbund 1 ausgehend von einer Vorderseite des Bauteilverbunds 1 („upside-up"), das heißt von der Seite aus, an der das Grundmaterial 6 angeordnet ist, vereinzelt beziehungsweise gestanzt werden. Im Gegensatz zu einem herkömmlichen Sägeprozess kann zum einen die Bearbeitungsrichtung frei gewählt und zum anderen auf eine zusätzliche Folie verzichtet werden.
Ein mittels des Verfahrens gemäß dem ersten
Ausführungsbeispiel vereinzeltes Bauteil 2 umfasst, wie aus Figur 1 hervorgeht, einen Bauteilträgerkörper 4 und mehrere Halbleiterchips 9A, 9B, 9C, die auf dem Bauteilträgerkörper 4 angeordnet sind. Weiterhin weist das Bauteil 2 ein Grundmaterial 6A auf, das den Halbleiterchips 9A, 9B, 9C umfangsseitig nachgeordnet ist und das Bauteil 2 an Seitenflächen 2A teilweise nach außen begrenzt, wobei das Bauteil 2 an den Seitenflächen 2A Vereinzelungsspuren aufweist. Dabei handelt es sich insbesondere um durch Stanzen verursachte Vereinzelungsspuren. Diese weisen eine horizontale Struktur auf, während durch Sägen verursachte Spuren eine vertikale Struktur aufweisen.
Das Bauteil 2 ist ein „QFN-Package", so dass der Bauteilträgerkörper 4 an den Seitenflächen 2A mit dem Gehäusematerial 6A bündig abschließt. An der Vorderseite des Bauteils 2 ragt das Gehäusematerial 6A in vertikaler Richtung V über den Bauteilträgerkörper 4 hinaus. Das Gehäusematerial 6A umschließt einen Hohlraum 11, in dem die Halbleiterchips 9A, 9B, 9C und ein Verguss angeordnet sind, der die Halbleiterchips 9A, 9B, 9C einhüllt. Der Verguss schließt an der Vorderseite des Bauteils 2 vorzugsweise bündig mit dem Gehäusematerial 6A ab. Bei dem Verguss handelt es sich insbesondere um ein strahlungsdurchlässiges Kunststoffmaterial .
Der Bauteilträgerkörper 4 weist einen gemeinsamen Chipmontagebereich 4A zur Befestigung der Halbleiterchips 9A, 9B, 9C auf, wobei der Chipmontagebereich 4A zugleich als Anschlussbereich einer ersten Polarität dient. Weiterhin weist der Bauteilträgerkörper 4 weitere Anschlussbereiche 4B, 4C einer zweiten Polarität auf, wobei jeweils ein Halbleiterchip 9A, 9B, 9C mit einem Anschlussbereich einer zweiten Polarität verbunden ist. Die Halbleiterchips 9A, 9B, 9C sind dabei mittels eines elektrischen Verbindungsmittels 12, nämlich mittels eines Bonddrahtes, mit dem jeweiligen Anschlussbereich 4B, 4C verbunden.
An der Vorder- und Rückseite angeordnete Hauptflächen 2B, 2C des Bauteils 2 sind plan ausgebildet. Weiterhin sind die Anschluss- und Chipmontagebereiche 4A, 4B, 4C an der unterseitigen Hauptfläche 2C des Bauteils 2 von dem Grundmaterial 6 unbedeckt. Damit kann das Bauteil 2 an der Unterseite elektrisch angeschlossen werden und ist somit oberflächenmontierbar .
Bei dem in den Figuren 2 und 3 dargestellten zweiten Ausführungsbeispiel eines Bauteilverbunds 1 beziehungsweise Zwischenstadiums eines Verfahrens zur Vereinzelung von Bauteilen 2 weisen die Bauteilträgerkörper 4 im Unterschied zum ersten Ausführungsbeispiel eine unebene vorderseitige Hauptfläche 2B auf. Ein weiterer Unterschied besteht in der Art der Kontaktierung. Bei dem zweiten Ausführungsbeispiel handelt es sich bei den Verbindungsmitteln 12 um planare Leiter (sogenannte „planar interconnects"), die sich jeweils in ungekrümmter Weise von den Halbleiterchips 9A, 9B, 9C zu den zugehörigen Anschlussbereichen 4B, 4C der zweiten Polarität erstrecken. Dies wird dadurch ermöglicht, dass die Halbleiterchips 9A, 9B, 9C in einer Ausnehmung 13 des Bauteilträgerkörpers 4 angeordnet sind, wobei die Halbleiterchips 9A, 9B, 9C an der Vorderseite jeweils mit den Bauteilträgerkörpern 4 bündig abschließen. Vorzugsweise sind die Halbleiterchips 9A, 9B, 9C in das Gehäusematerial 6, 6B eingebettet, das die Ausnehmungen 13 ausfüllt.
Für die weiteren Merkmale des Bauteilverbunds 1, des Verfahrens zur Vereinzelung und der vereinzelten Bauteile 2 wird auf die im Zusammenhang mit dem ersten
Ausführungsbeispiel gemachten Erläuterungen verwiesen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019121449.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugszeichenliste
1 Bauteilverbund
2 Bauteil
2A Seitenfläche 2B, 2C Hauptfläche
3 Substrat
4 Bauteilträgerkörper 4A Chipmontagebereich 4B, 4C Anschlussbereich
5 Verbindungsbereich
6, 6A, 6B Grundmaterial
7 Trennbereich
8 Vertiefung
9A, 9B, 9C Halbleiterchip
10 Beschichtung
11 Hohlraum
12 elektrisches Verbindungsmittel
13 Ausnehmung
A Reihe B Spalte d Dicke e laterale Ausdehnung L laterale Richtung V vertikale Richtung

Claims

Patentansprüche
1. Verfahren zur Vereinzelung von Bauteilen (2) aus einem Bauteilverbund (1), wobei das Verfahren folgende Schritte umfasst:
- Bereitstellen des Bauteilverbunds (1) umfassend
- ein strukturiertes Substrat (3), das Bauteilträgerkörper (4) und zwischen den Bauteilträgerkörpern (4) angeordnete Verbindungsbereiche (5) aufweist,
- ein Grundmaterial (6), in das die Verbindungsbereiche (5) des strukturierten Substrats (3) zumindest teilweise eingebettet sind,
- Entfernen des Grundmaterials (6) in Trennbereichen (7) des Bauteilverbunds (1), welche die Verbindungsbereiche (5) umfassen,
- Vereinzelung des Bauteilverbunds (1) in die Bauteile (2) an den Trennbereichen (7).
2. Verfahren gemäß dem vorhergehenden Anspruch, wobei die Vereinzelung mittels Stanzen erfolgt.
3. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Bauteilträgerkörper (4) aus dem Substrat (3) ausgestanzt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verbindungsbereiche (5) beim Entfernen des Grundmaterials (6) zumindest teilweise freigelegt werden.
5. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei durch das Entfernen des Grundmaterials (6) an den Verbindungsbereichen (5) zumindest eine Vertiefung (8) im Grundmaterial (6) erzeugt wird.
6. Verfahren gemäß dem vorhergehenden Anspruch, wobei die Vertiefung (8) eine laterale Ausdehnung (e) aufweist, die der Dicke (d) eines Ausgangsmaterials des Substrats (3) entspricht .
7. Verfahren gemäß zumindest einem der beiden vorhergehenden Ansprüche, wobei aus dem Grundmaterial (6) gebildete Seitenwände der Vertiefung (8), welche diese lateral begrenzen, nach der Vereinzelung zumindest Teile von Seitenwänden der Bauteile (2) bilden.
8. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Grundmaterial (6) in den Trennbereichen (7) mittels einer fotostrukturierten Beschichtung (10) entfernt wird.
9. Verfahren gemäß dem vorhergehenden Anspruch, wobei eine fotoempfindlichen Beschichtung auf den Bauteilverbund (1) aufgebracht und mittels eines lithografischen Verfahrens die fotostrukturierte Beschichtung (10) erzeugt wird, wobei die fotoempfindliche Beschichtung in den Trennbereichen (7) des Bauteilverbunds (1) entfernt wird.
10. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Verbindungsbereiche (5) Substratbereiche reduzierter Dicke (d) sind und die Bauteilträgerkörper (4) Substratbereiche maximaler Dicke (d) aufweisen.
11. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Bauteile (2) optoelektronische Halbleiterbauteile sind und jeweils einen Bauteilträgerkörper (4) und zumindest einen auf dem Bauteilträgerkörper (4) angeordneten optoelektronischen Halbleiterchip (9A, 9B, 9C) aufweisen.
12. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Grundmaterial (6) ein Kunststoffmaterial enthält.
13. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Substrat (3) einen Grundkörper aufweist, der eines der folgenden Materialien enthält oder daraus besteht: Metall, Kunststoff, Glas, Keramik.
14. Bauteil (2) umfassend
- einen Bauteilträgerkörper (4),
- zumindest einen Halbleiterchip (9A, 9B, 9C), der auf dem Bauteilträgerkörper (4) angeordnet ist,
- ein Grundmaterial (6, 6A), das dem Halbleiterchip (9A, 9B, 9C) umfangsseitig nachgeordnet ist und das Bauteil (2) an Seitenflächen (2A) teilweise nach außen begrenzt, wobei das Bauteil (2) an den Seitenflächen (2A) Vereinzelungsspuren aufweist.
15. Bauteil (2) gemäß dem vorhergehenden Anspruch, wobei die Vereinzelungsspuren durch Stanzen verursachte Spuren sind.
PCT/EP2020/071253 2019-08-08 2020-07-28 Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil WO2021023577A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/633,081 US20220336697A1 (en) 2019-08-08 2020-07-28 Method for Singulating Components from A Component Composite, and Component
CN202080056243.0A CN114175213A (zh) 2019-08-08 2020-07-28 从部件复合体中分离部件的方法及部件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019121449.1 2019-08-08
DE102019121449.1A DE102019121449A1 (de) 2019-08-08 2019-08-08 Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil

Publications (1)

Publication Number Publication Date
WO2021023577A1 true WO2021023577A1 (de) 2021-02-11

Family

ID=71899720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/071253 WO2021023577A1 (de) 2019-08-08 2020-07-28 Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil

Country Status (4)

Country Link
US (1) US20220336697A1 (de)
CN (1) CN114175213A (de)
DE (1) DE102019121449A1 (de)
WO (1) WO2021023577A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023285290A1 (de) * 2021-07-14 2023-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauteils
WO2023198429A1 (de) * 2022-04-12 2023-10-19 Ams-Osram International Gmbh Verfahren zur herstellung eines optoelektronischen bauteils sowie optoelektronischer bauteilverbund

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
US20150333232A1 (en) * 2012-12-21 2015-11-19 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Device, and Optoelectronic Semiconductor Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641094C1 (de) * 1996-10-04 1997-06-26 Beiersdorf Ag Verfahren zum verlustfreien Stanzen von klebenden Stanzlingen
DE19837764C1 (de) * 1998-08-20 2000-03-16 Lohmann Therapie Syst Lts Verfahren zum Herstellen von klebenden Stanzlingen aus einer endlosen Bahn und nach dem Verfahren hergestellter Stanzling
ATE293064T1 (de) * 1999-08-06 2005-04-15 Fofitec Ag Formular mit heraus- oder abtrennbarer karte sowie vorrichtung und verfahren zum aufspenden von folien und papieren
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
DE102011102350A1 (de) * 2011-05-24 2012-11-29 Osram Opto Semiconductors Gmbh Optisches Element, optoelektronisches Bauelement und Verfahren zur Herstellung dieser
US9842794B2 (en) * 2015-11-18 2017-12-12 Stmicroelectronics, Inc. Semiconductor package with integrated heatsink

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20150333232A1 (en) * 2012-12-21 2015-11-19 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Device, and Optoelectronic Semiconductor Device
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023285290A1 (de) * 2021-07-14 2023-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauteils
WO2023198429A1 (de) * 2022-04-12 2023-10-19 Ams-Osram International Gmbh Verfahren zur herstellung eines optoelektronischen bauteils sowie optoelektronischer bauteilverbund

Also Published As

Publication number Publication date
DE102019121449A1 (de) 2021-02-11
CN114175213A (zh) 2022-03-11
US20220336697A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102013112549B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102014102184A1 (de) Herstellung eines optoelektronischen Bauelements
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
DE102013225552A1 (de) Optoelektronisches Bauelement
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE102016118996A1 (de) Herstellung von sensoren
DE102017129924A1 (de) Verkapseltes, anschlussleiterloses Package mit zumindest teilweise freiliegender Innenseitenwand eines Chipträgers
EP2308105B1 (de) Optoelektronisches halbleiterbauelement
WO2017129698A1 (de) Herstellung eines multichip-bauelements
WO2024126206A1 (de) Verfahren zum herstellen elektronischer bauelemente
WO2024042049A1 (de) Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung von strahlung emittierenden halbleiterbauelementen
DE112016000360B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2022100976A1 (de) Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2016165977A1 (de) Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20750206

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20750206

Country of ref document: EP

Kind code of ref document: A1