JP6604476B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法

Info

Publication number
JP6604476B2
JP6604476B2 JP2016048006A JP2016048006A JP6604476B2 JP 6604476 B2 JP6604476 B2 JP 6604476B2 JP 2016048006 A JP2016048006 A JP 2016048006A JP 2016048006 A JP2016048006 A JP 2016048006A JP 6604476 B2 JP6604476 B2 JP 6604476B2
Authority
JP
Japan
Prior art keywords
protective film
substrate
layer
plasma
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016048006A
Other languages
English (en)
Other versions
JP2017163073A (ja
Inventor
文二 水野
満 廣島
尚吾 置田
功幸 松原
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016048006A priority Critical patent/JP6604476B2/ja
Priority to US15/427,548 priority patent/US9911677B2/en
Priority to CN201710088441.5A priority patent/CN107180789B/zh
Publication of JP2017163073A publication Critical patent/JP2017163073A/ja
Application granted granted Critical
Publication of JP6604476B2 publication Critical patent/JP6604476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H10P50/244—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials comprising alternated and repeated etching and passivation steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/503—Located in scribe lines

Landscapes

  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma Technology (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、素子チップの製造方法に関し、特に抗折強度に優れる素子チップの製造方法に関する。
素子チップは、図７に示すように、半導体層である第１層３１と絶縁膜を含む第２層３２とを含む基板３０をダイシングすることによって製造される。基板３０は、基板３０を区画する分割領域Ｒ１１と分割領域Ｒ１１によって画定される複数の素子領域Ｒ１２とを備える（図７（ａ））。基板３０の分割領域Ｒ１１を除去することにより、基板３０はダイシングされて、複数の素子チップ１３０が形成される。特許文献１は、分割領域Ｒ１１をレーザ光Ｌによってスクライビングした後（図７（ｂ））、プラズマＰによってエッチングすることにより（図７（ｃ））、基板３０をダイシングすることを教示している。
特表２０１３−５３５１１４号公報
しかし、この方法で得られる素子チップ１３０の端面には第１層３１が露出している。半導体層である第１層３１は、高い結晶性を備えているため、劈開の起点になりやすい。そのため、素子チップ１３０の抗折強度が低下し易い。
本発明の一局面は、第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成された絶縁膜を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域を備える基板を準備する工程と、前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域に前記第１層が露出する露出部を備える開口を形成するレーザスクライブ工程と、前記レーザスクライブ工程の後、前記素子領域および前記分割領域に保護膜を堆積させる保護膜堆積工程と、前記保護膜堆積工程の後、前記基板を第１プラズマに晒すことにより前記保護膜を異方的にエッチングして、前記分割領域に堆積した前記保護膜の一部および前記素子領域に堆積した前記保護膜を除去するとともに、前記素子領域の端面を覆う前記保護膜を残存させる、保護膜エッチング工程と、前記保護膜エッチング工程の後、前記基板を第２プラズマに晒すことにより前記分割領域を等方的にエッチングする等方エッチング工程と、前記等方エッチング工程の後、前記第２主面を支持部材で支持した状態で前記基板を第３プラズマに晒すことにより、前記分割領域を異方的にエッチングして、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える、素子チップの製造方法に関する。
本発明の他の一局面は、積層面およびその反対側の面を備える半導体層である第１層と、前記積層面上に積層された絶縁膜を含む第２層と、保護膜と、を備え、前記保護膜は、前記第２層の外周を取り囲み、前記第１層の端面よりも突出するように形成されており、前記第１層の端面の少なくとも一部には形成されていない、素子チップに関する。
本発明によれば、保護膜によって、劈開の起点になり得る半導体層の損傷が抑制されるため、素子チップの抗折強度が向上する。さらに、素子チップの割れや欠けなどの損傷が生じ難い。
本発明の実施形態に係る製造方法の一部の工程を示す断面図である（（ａ）〜（ｃ））。 本発明の実施形態に係る製造方法の残りの工程を示す断面図である（（ｄ）〜（ｆ））。 本発明の実施形態に係る素子チップを示す断面図である。 本発明の実施形態に係る他の製造方法の一部の工程を示す断面図である（（ａ）〜（ｃ））。 本発明の実施形態に係る他の製造方法の残りの工程を示す断面図である（（ｄ）〜（ｆ））。 本発明の実施形態に係る他の素子チップを示す断面図である。 搬送キャリアを示す上面図（ａ）と断面図（ｂ）である。 プラズマ処理装置の概略構造を断面で示す概念図である。 従来の素子チップの製造方法の各工程を示す断面図である（（ａ）〜（ｃ））。
本実施形態では、ダイシングされた素子チップの半導体層が損傷され難くなるように、素子チップを製造する。すなわち、第１主面および第２主面を備え、半導体層である第１層と、第１層の第１主面側に形成された絶縁膜を含む第２層と、を備える基板であって、複数の素子領域と、素子領域を画定する分割領域を備える基板を準備する工程と、分割領域に第１主面側からレーザ光を照射して、分割領域に第１層が露出する露出部を備える開口を形成するレーザスクライブ工程と、レーザスクライブ工程の後、素子領域および分割領域に保護膜を堆積させる保護膜堆積工程と、保護膜堆積工程の後、基板を第１プラズマに晒すことにより保護膜を異方的にエッチングして、分割領域に堆積した保護膜の一部および素子領域に堆積した保護膜を除去するとともに、素子領域の端面を覆う保護膜を残存させる、保護膜エッチング工程と、保護膜エッチング工程の後、基板を第２プラズマに晒すことにより分割領域を等方的にエッチングする等方エッチング工程と、等方エッチング工程の後、第２主面を支持部材で支持した状態で基板を第３プラズマに晒すことにより、分割領域を異方的にエッチングして、基板を、素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える方法により、素子チップを製造する。
（第1実施形態）
本発明に係る一実施形態を、図１Ａおよび図１Ｂを参照しながら説明する。図１Ａおよび図１Ｂは、本実施形態に係る製造方法の各工程を示す断面図である（図１Ａ（ａ）〜図１Ｂ（ｆ））。
（１）準備工程
まず、ダイシングの対象となる基板１０を準備する（図１Ａ（ａ））。基板１０は、第１主面１０Ｘおよび第２主面１０Ｙを備えており、半導体層である第１層１１と、第１層１１の第１主面１０Ｘ側に形成された絶縁膜を含む第２層１２と、を備える。また、基板１０は、分割領域Ｒ１と、分割領域Ｒ１によって画定される複数の素子領域Ｒ２とに区画されている。したがって、第１層１１は、分割領域Ｒ１に対応する第１分割領域１１１と、素子領域Ｒ２に対応する複数の第１素子領域１１２とを備える。第２層１２は、分割領域Ｒ１に対応する第２分割領域１２１と、素子領域Ｒ２に対応する複数の第２素子領域１２２とを備える。基板１０の素子領域Ｒ２（第１素子領域１１２および第２素子領域１２２）には、電子部品素子、ＭＥＭＳ等の回路層（いずれも図示せず）が形成されていてもよい。
第１層１１は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等からなる半導体層である。第２層１２は、少なくとも絶縁膜を含んでいる。絶縁膜は、例えば、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等を含む。第２層１２は、絶縁膜の他、多層配線層（例えば、ｌｏｗ−ｋ（低誘電率）材料と銅（Ｃｕ）配線層との積層体）、金属材料、樹脂保護層（例えば、ポリイミド）、レジスト等を含んでいてもよい。
（２）レーザスクライブ工程
レーザスクライブ工程では、第２分割領域１２１に第１主面１０Ｘ側からレーザ光Ｌを照射して、第２分割領域１２１の一部を除去し、第１分割領域１１１が一部露出した開口１０Ａを形成する（図１Ａ（ｂ））。言い換えれば、レーザスクライブ工程では、第１分割領域１１１の一部を露出させて、露出部１１１ａを形成する。レーザ光Ｌの中心波長は特に限定されず、例えば３５０〜６００ｎｍである。
レーザスクライブ工程以降の工程は、ハンドリング性の観点から、第２主面１０Ｙを支持部材２２で支持した状態で行われることが好ましい。支持部材２２の材質は特に限定されない。なかでも、基板１０が支持部材２２で支持された状態でダイシングされることを考慮すると、得られる素子チップ１１０がピックアップし易い点で、支持部材２２は、柔軟性のある樹脂フィルムであることが好ましい。この場合、ハンドリング性の観点から、支持部材２２はフレーム２１に固定される。以下、フレーム２１と、フレーム２１に固定された支持部材２２とを併せて、搬送キャリア２０と称する。図３に、搬送キャリア２０の上面図（ａ）およびＢ−Ｂ線における断面図（ｂ）を示す。
樹脂フィルムの材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。
支持部材２２は、例えば、粘着剤を有する面（粘着面２２ａ）と粘着剤を有しない面（非粘着面２２ｂ）とを備えている。粘着面２２ａの外周縁は、フレーム２１の一方の面に貼着しており、フレーム２１の開口を覆っている。粘着面２２ａのフレーム２１の開口から露出した部分に、基板１０が貼着されて支持される。プラズマ処理の際、支持部材２２は、プラズマ処理ステージ（以下、単にステージと称す）と非粘着面２２ｂとが接するように、ステージに載置される。
粘着面２２ａは、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップ１１０をピックアップする際、ＵＶ照射を行うことにより、素子チップ１１０が粘着面２２ａから容易に剥離されて、ピックアップし易くなる。例えば、支持部材２２は、樹脂フィルムの片面にＵＶ硬化型アクリル粘着剤を、５〜２０μｍの厚みに塗布することにより得られる。
フレーム２１は、基板１０の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム２１は、支持部材２２および基板１０を保持した状態で搬送できる程度の剛性を有している。フレーム２１の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。フレーム２１の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
（３）保護膜堆積工程
レーザスクライブ工程の後、第２素子領域１２２の表面と露出部１１１ａと第２素子領域１２２の端面とに、保護膜１３を堆積させる（図１Ａ（ｃ））。保護膜１３の堆積は、例えば、基板１０を第４プラズマＰ４に晒すことにより行うことができる。この方法は、プラズマＣＶＤといわれ、比較的低温かつ速いスピードで薄膜を形成できる点で優れている。
堆積される保護膜１３は絶縁性であればよく、その組成は特に限定されない。保護膜１３は、酸化シリコン、窒化シリコン、酸窒化シリコンなどの無機材料を含んでいてもよいし、ポリマーなどの有機材料を含んでいてもよいし、無機材料と有機材料との複合材料を含んでいてもよい。なかでも、保護膜１３の一部が、ダイシング後の素子チップ１１０を構成する要素になる点（図２参照）を考慮すると、撥水性が高く、吸湿性の低い材料であることが好ましい。このような材料としては、例えば、フッ化炭素が挙げられる。
フッ化炭素を含む保護膜１３を堆積させるには、ＣＦ４、Ｃ４Ｆ８等のフッ化炭素を含むプロセスガスを原料とするプラズマを用いればよい。堆積させる保護膜１３の厚みは特に限定されず、例えば、０．５〜１０μｍである。保護膜１３は、例えば、原料ガスとしてＣ４Ｆ８を１５０ｓｃｃｍ、ヘリウム（Ｈｅ）を５０ｓｃｃｍで供給しながら、処理室内の圧力を１５〜２５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜１５０Ｗとする条件により堆積される。この条件で３００秒処理すると、厚さ３μｍの保護膜１３を形成することができる。本実施形態では、原料ガスとして、Ｃ４Ｆ８とＨｅとの混合ガスを用いる。Ｈｅを用いることにより、プラズマ中でＣ４Ｆ８の乖離が促進され、その結果、緻密で密着性の高い保護膜１３が形成される。
図４を参照しながら、プラズマＣＶＤ、プラズマエッチングおよびプラズマダイシングに使用されるプラズマ処理装置２００を具体的に説明するが、プラズマ処理装置はこれに限定されるものではない。図４は、本実施形態に用いられるプラズマ処理装置２００の構造の断面を概略的に示している。
プラズマ処理装置２００は、ステージ２１１を備えている。搬送キャリア２０は、支持部材２２の基板１０を保持している面が上方を向くように、ステージ２１１に搭載される。ステージ２１１の上方には、フレーム２１および支持部材２２の少なくとも一部を覆うとともに、基板１０の少なくとも一部を露出させるための窓部２２４Ｗを有するカバー２２４が配置されている。
ステージ２１１およびカバー２２４は、処理室（真空チャンバ２０３）内に配置されている。真空チャンバ２０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材２０８により閉鎖されている。真空チャンバ２０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材２０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材２０８の上方には、上部電極としてのアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと電気的に接続されている。ステージ２１１は、真空チャンバ２０３内の底部側に配置される。
真空チャンバ２０３には、ガス導入口２０３ａが接続されている。ガス導入口２０３ａには、プロセスガスの供給原であるプロセスガス源２１２およびアッシングガス源２１３が、それぞれ配管によって接続されている。また、真空チャンバ２０３には、排気口２０３ｂが設けられており、排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧するための真空ポンプを含む減圧機構２１４が接続されている。
ステージ２１１は、それぞれ略円形の電極層２１５と、金属層２１６と、電極層２１５および金属層２１６を支持する基台２１７と、電極層２１５、金属層２１６および基台２１７を取り囲む外周部２１８とを備える。外周部２１８は導電性および耐エッチング性を有する金属により構成されており、電極層２１５、金属層２１６および基台２１７をプラズマから保護する。外周部２１８の上面には、円環状の外周リング２２９が配置されている。外周リング２２９は、外周部２１８の上面をプラズマから保護する役割をもつ。電極層２１５および外周リング２２９は、例えば、上記の誘電体材料により構成される。
電極層２１５の内部には、静電吸着機構を構成する電極部（以下、ＥＳＣ電極２１９と称する）と、第２高周波電源２１０Ｂに電気的に接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９には、直流電源２２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極２１９および直流電源２２６により構成されている。
金属層２１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層２１６内には、冷媒流路２２７が形成されている。冷媒流路２２７は、ステージ２１１を冷却する。ステージ２１１が冷却されることにより、ステージ２１１に搭載された支持部材２２が冷却されるとともに、ステージ２１１にその一部が接触しているカバー２２４も冷却される。これにより、基板１０や支持部材２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路２２７内の冷媒は、冷媒循環装置２２５により循環される。
ステージ２１１の外周付近には、ステージ２１１を貫通する複数の支持部２２２が配置されている。支持部２２２は、昇降機構２２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ２０３内に搬送されると、所定の位置まで上昇した支持部２２２に受け渡される。支持部２２２は、搬送キャリア２０のフレーム２１を支持する。支持部２２の上端面がステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ２１１の所定の位置に搭載される。
カバー２２４の端部には、複数の昇降ロッド２２１が連結しており、カバー２２４を昇降可能にしている。昇降ロッド２２１は、昇降機構２２３Ｂにより昇降駆動される。昇降機構２２３Ｂによるカバー２２４の昇降の動作は、昇降機構２２３Ａとは独立して行うことができる。
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００を構成する要素の動作を制御する。
なお、保護膜１３の堆積方法としては、上記プラズマＣＶＤ法の他、熱ＣＶＤ法、スパッタリング法などを用いることができる。
（４）保護膜エッチング工程
保護膜堆積工程の後、基板１０を第１プラズマＰ１に晒すことにより、保護膜１３を異方的にエッチングする（図１Ｂ（ｄ））。異方性エッチングにより、露出部１１１ａに堆積した保護膜１３の一部および第２素子領域１２２の表面に堆積した保護膜１３が除去される。一方、第２素子領域１２２の端面は、保護膜１３に被覆されたままである。
このとき、エッチングが異方的に進行し易い点で、高周波電極部２２０に高周波電力を印加して、バイアス電圧をかけながら、エッチングを行うことが好ましい。上記エッチングは、例えば、原料ガスとしてアルゴン（Ａｒ）を１５０〜３００ｓｃｃｍ、酸素（Ｏ２）を０〜１５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を０．２〜１．５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を１５０〜３００Ｗとする条件により行われる。この条件では、０．５μｍ／分程度の速度で、保護膜１３をエッチングすることができる。
（５）等方エッチング工程
保護膜エッチング工程の後、プラズマダイシング工程の前に、基板１０を第２プラズマＰ２に晒す（図１Ｂ（ｅ））。このとき、第２素子領域１２２および保護膜１３は、マスクとして機能する。しかし、等方的に進行するエッチング条件でエッチングすることにより、第１分割領域１１１の保護膜１３で覆われていない部分に加えて、保護膜１３に覆われる部分もエッチングされる。図１Ｂ（ｅ）では、第１分割領域１１１の保護膜１３で覆われていた部分の全面が、下方にエッチングされている。等方エッチング工程の条件は特に限定されないが、第１分割領域１１１がエッチングされ、かつ、エッチングが等方的に進行し易い点で、六フッ化硫黄（ＳＦ６）等を含むプロセスガスが好ましく用いられる。
（６）プラズマダイシング工程
次に、基板１０を第３プラズマＰ３に晒す（図１Ｂ（ｆ））。第３プラズマＰ３は、第１分割領域１１１が異方的にエッチングされる条件で発生させる。例えば、六フッ化硫黄（ＳＦ６）等を含むプロセスガスを用いるとともに、高周波電極部２２０に高周波電力を印加して、バイアス電圧をかける。これにより、基材１０の厚みに平行な方向に、異方的にエッチングが行われる。上記エッチング条件は、第１層１１の材質に応じて適宜選択することができる。第１層１１がＳｉの場合、第１分割領域１１１のエッチングには、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスでは、堆積膜堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、第１分割領域１１１を深さ方向に掘り進む。
堆積膜堆積ステップは、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を１５〜２５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０Ｗとして、５〜１５秒間、処理する条件で行われる。
堆積膜エッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を１００〜３００Ｗとして、２〜１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜２００Ｗとして、１０〜２０秒間、処理する条件で行われる。
上記のような条件で、堆積膜堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、第１分割領域１１１は、１０μｍ／分の速度で深さ方向に垂直にエッチングされ得る。
このとき、第２素子領域１２２はマスクとして機能する。そのため、プラズマダイシング工程では、等方エッチング工程で露出した第１分割領域１１１が異方的にエッチングされる。これにより、基板１０は、素子領域Ｒ２を備える複数の素子チップ１１０にダイシングされる。
このようにして得られる素子チップ１１０の断面を、図２に示す。素子チップ１１０は、積層面１１２Ｘとその反対側の下面１１２Ｙとを備える半導体層である第１層（第１素子領域１１２）と、積層面１１２Ｘ上に積層された絶縁膜を含む第２層（第２素子領域１２２）と、を備える。さらに、素子チップ１１０は、第２素子領域１２２の外周を取り囲むように形成された保護膜１３を備える。保護膜１３は、第１素子領域１１２の端面よりも面方向に突出した、突出部Ｐを形成する。
本実施形態では、基板１０は、支持部材２２により支持された状態でダイシングされる。そのため、ダイシング後、得られる素子チップ１１０は支持部材２２から剥離されながらピックアップされる。プラズマダイシング後、支持部材２２に素子チップ１１０同士が密接して保持されている場合でも、保護膜１３により形成された突出部Ｐ同士が衝突するため、第１素子領域１１２や第２素子領域１２２における衝突が回避される。よって、第１素子領域１１２や第２素子領域１２２の損傷が抑制される。特に、第１素子領域１１２の損傷が抑制されることにより、第１素子領域１１２からの劈開が抑制され、素子チップ１１０の抗折強度が向上する。
（第２実施形態）
本発明に係る他の実施形態を、図３Ａおよび図３Ｂを参照しながら説明する。図３Ａおよび図３Ｂは、本実施形態に係る製造方法の各工程を示す断面図である（図３Ａ（ａ）〜図３Ｂ（ｆ））。
本実施形態は、レーザスクライブ工程（図３Ａ（ｂ））において、第１分割領域１１１の表面よりも深い位置までレーザスクライブすること、および、等方エッチング工程（図３Ｂ（ｅ））において、第１分割領域１１１の保護膜１３で覆われていた部分の一部が、エッチングされること以外、第１実施形態と同様である。つまり、本実施形態の等方エッチング工程における保護膜１３の厚み方向のエッチング量は、保護膜１３の厚みよりも少ない。
この方法により得られる素子チップ１１０は、図４に示すように、第１素子領域１１２の端面が、保護膜１３の表面よりも内側であって、第２素子領域１２２の端面よりも外側に位置する。つまり、第１素子領域１１２と保護膜１３との接触面は、断面がＬ字形状である。これにより、保護膜１３と素子チップ１１０との密着性が向上する。また、素子チップ１１０の端面には、保護膜１３による突出部Ｐが形成されるとともに、第１素子領域１１２と第２素子領域１２２との境界（積層面１１２Ｘ）の端部が、保護膜１３によって被覆される。よって、積層面１１２Ｘにおける第１素子領域１１２と第２素子領域１２２との剥離も抑制される。なお、突出部Ｐの突出量は、等方エッチング工程（図３Ｂ（ｅ））におけるエッチング量により調整することができる。
本発明に係る方法によれば、抗折強度に優れる素子チップが得られるため、種々の基板から素子チップを製造する方法として有用である。
１０：基板
１０Ａ：開口
１０Ｘ：第１主面
１０Ｙ：第２主面
１１：第１層
１１１：第１分割領域
１１１ａ：露出部
１１２：第１素子領域
１１２Ｘ：積層面
１１２Ｙ：積層面とは反対側の面
１２：第２層
１２１：第２分割領域
１２２：第２素子領域
１３：保護膜
１１０：素子チップ
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：支持部材
２２ａ：粘着面
２２ｂ：非粘着面
２００：プラズマ処理装置
２０３：真空チャンバ
２０３ａ：ガス導入口
２０３ｂ：排気口
２０８：誘電体部材
２０９：アンテナ
２１０Ａ：第１高周波電源
２１０Ｂ：第２高周波電源
２１１：ステージ
２１２：プロセスガス源
２１３：アッシングガス源
２１４：減圧機構
２１５：電極層
２１６：金属層
２１７：基台
２１８：外周部
２１９：ＥＳＣ電極
２２０：高周波電極部
２２１：昇降ロッド
２２２：支持部
２２３Ａ、２２３Ｂ：昇降機構
２２４：カバー
２２４Ｗ：窓部
２２５：冷媒循環装置
２２６：直流電源
２２７：冷媒流路
２２８：制御装置
２２９：外周リング
３０：基板
３１：第１層
３２：第２層
１３０：素子チップ

Claims (3)

  1. 第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成された絶縁膜を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域を備える基板を準備する工程と、
    前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域に前記第１層が露出する露出部を備える開口を形成するレーザスクライブ工程と、
    前記レーザスクライブ工程の後、前記素子領域および前記分割領域に保護膜を堆積させる保護膜堆積工程と、
    前記保護膜堆積工程の後、前記基板を第１プラズマに晒すことにより前記保護膜を異方的にエッチングして、前記分割領域に堆積した前記保護膜の一部および前記素子領域に堆積した前記保護膜を除去するとともに、前記素子領域の端面を覆う前記保護膜を残存させる、保護膜エッチング工程と、
    前記保護膜エッチング工程の後、前記基板を第２プラズマに晒すことにより前記分割領域を等方的にエッチングする等方エッチング工程と、
    前記等方エッチング工程の後、前記第２主面を支持部材で支持した状態で前記基板を第３プラズマに晒すことにより、前記分割領域を異方的にエッチングして、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える、素子チップの製造方法。
  2. 前記保護膜堆積工程では、フッ化炭素を含むプロセスガスを原料として第４プラズマを発生させる、請求項１に記載の素子チップの製造方法。
  3. 前記等方エッチング工程では、六フッ化硫黄を含むプロセスガスを原料として前記第２プラズマを発生させる、請求項１または２に記載の素子チップの製造方法。
JP2016048006A 2016-03-11 2016-03-11 素子チップの製造方法 Active JP6604476B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016048006A JP6604476B2 (ja) 2016-03-11 2016-03-11 素子チップの製造方法
US15/427,548 US9911677B2 (en) 2016-03-11 2017-02-08 Element chip and method for manufacturing the same
CN201710088441.5A CN107180789B (zh) 2016-03-11 2017-02-17 元件芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048006A JP6604476B2 (ja) 2016-03-11 2016-03-11 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017163073A JP2017163073A (ja) 2017-09-14
JP6604476B2 true JP6604476B2 (ja) 2019-11-13

Family

ID=59787028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048006A Active JP6604476B2 (ja) 2016-03-11 2016-03-11 素子チップの製造方法

Country Status (3)

Country Link
US (1) US9911677B2 (ja)
JP (1) JP6604476B2 (ja)
CN (1) CN107180789B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018110156A (ja) * 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
JP7233019B2 (ja) * 2018-06-05 2023-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
GB201917988D0 (en) * 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process
US11545404B2 (en) * 2020-05-06 2023-01-03 Qualcomm Incorporated III-V compound semiconductor dies with stress-treated inactive surfaces to avoid packaging-induced fractures, and related methods
KR20250139320A (ko) 2023-02-21 2025-09-23 미쯔이가가꾸가부시끼가이샤 수지층 구비 반도체 칩의 제조 방법 및 기판 적층체의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
JP5101157B2 (ja) * 2007-05-07 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP4985291B2 (ja) * 2007-10-01 2012-07-25 株式会社デンソー ウェハの加工方法
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
JP5383464B2 (ja) * 2009-12-16 2014-01-08 新光電気工業株式会社 半導体装置及びその製造方法
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
DE102011010248B3 (de) * 2011-02-03 2012-07-12 Infineon Technologies Ag Ein Verfahren zum Herstellen eines Halbleiterbausteins
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
JP5713043B2 (ja) * 2012-05-07 2015-05-07 株式会社デンソー 半導体基板の製造方法
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
WO2014171076A1 (ja) * 2013-04-17 2014-10-23 パナソニックＩｐマネジメント株式会社 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
US9636783B2 (en) * 2014-04-30 2017-05-02 International Business Machines Corporation Method and apparatus for laser dicing of wafers
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP2016136579A (ja) * 2015-01-23 2016-07-28 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN107180789B (zh) 2021-09-21
CN107180789A (zh) 2017-09-19
US9911677B2 (en) 2018-03-06
US20170263526A1 (en) 2017-09-14
JP2017163073A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6524562B2 (ja) 素子チップおよびその製造方法
JP6604476B2 (ja) 素子チップの製造方法
JP6575874B2 (ja) 素子チップの製造方法
CN107180754B (zh) 等离子体处理方法
JP2019125723A (ja) 素子チップの製造方法
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
CN107180753B (zh) 元件芯片的制造方法
JP6524535B2 (ja) 素子チップおよびその製造方法
JP2020150166A (ja) 素子チップの製造方法
JP2019114712A (ja) 素子チップの製造方法
JP6524558B2 (ja) 素子チップの製造方法
CN107180787B (zh) 元件芯片及其制造方法
US9941167B2 (en) Method for manufacturing element chip
JP7281709B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP7209247B2 (ja) 素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
JP7209246B2 (ja) 素子チップの製造方法
JP6624590B2 (ja) 素子チップの製造方法
JP2017163072A (ja) 素子チップおよびその製造方法
JP2021144999A (ja) エッチング方法および素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R151 Written notification of patent or utility model registration

Ref document number: 6604476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151