JP2021144999A - エッチング方法および素子チップの製造方法 - Google Patents

エッチング方法および素子チップの製造方法 Download PDF

Info

Publication number
JP2021144999A
JP2021144999A JP2020041311A JP2020041311A JP2021144999A JP 2021144999 A JP2021144999 A JP 2021144999A JP 2020041311 A JP2020041311 A JP 2020041311A JP 2020041311 A JP2020041311 A JP 2020041311A JP 2021144999 A JP2021144999 A JP 2021144999A
Authority
JP
Japan
Prior art keywords
resin layer
etching
film
resin
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020041311A
Other languages
English (en)
Other versions
JP7493159B2 (ja
Inventor
尚吾 置田
Shogo Okita
尚吾 置田
篤史 針貝
Atsushi Harigai
篤史 針貝
彰宏 伊藤
Akihiro Ito
彰宏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020041311A priority Critical patent/JP7493159B2/ja
Priority to US17/188,005 priority patent/US11817323B2/en
Publication of JP2021144999A publication Critical patent/JP2021144999A/ja
Application granted granted Critical
Publication of JP7493159B2 publication Critical patent/JP7493159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】電子部品に与えるダメージを低減しながら、樹脂層を除去する。【解決手段】樹脂層と前記樹脂層に支持された電子部品とを準備する準備工程と、前記樹脂層をエッチングする樹脂エッチング工程と、を備え、前記電子部品は、保護膜で覆われた第１の面と第２の面と前記第１の面と前記第２の面との間にある側壁とを備えるとともに、前記第２の面が前記樹脂層に対向しており、前記第１の面側から見たとき、前記樹脂層は、前記電子部品よりも大きく、前記樹脂エッチング工程は、第１のプラズマを用いて、前記保護膜および前記樹脂層の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、前記樹脂層に堆積する前記第１の膜とともに、前記樹脂層の少なくとも一部を除去する除去工程と、を備え、前記樹脂エッチング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、エッチング方法。【選択図】図８

Description

本発明は、エッチング方法および素子チップの製造方法に関する。
１枚の基板から、例えばフラッシュメモリ等の多段積層される複数の素子チップを作製する際、基板をダイアタッチフィルムに貼り付けた状態で、ダイシングが行われる場合がある（特許文献１）。ダイアタッチフィルム（ＤＡＦ）は、例えば、樹脂と無機フィラーとを含む樹脂組成物により形成される。
特開２０１７−１１４９４５号公報
通常、ＤＡＦに貼り付けられた基板のダイシングでは、まず、基板をメカニカルダイシングやステルスダイシングなどの物理的な手法でダイシング（あるいはハーフカット）し、その後、他の方法でＤＡＦが分断される。ＤＡＦを分断する方法としては、例えば、クールエキスパンド法、レーザーアブレーション法等が挙げられる。
パッケージの小型化および薄型化に伴い、基板の薄化が進んでいる。フラッシュメモリなどのデバイスでは、多段積層技術の進展に伴い、基板の厚みは３０μｍ程度にまで小さくなっている。今後さらに、基板の厚みは１０μｍ程度にまで小さくなると考えられる。
クールエキスパンド法では、ダイシング用のテープ（保持テープ）およびＤＡＦに貼着された基板がハーフカットされた後、保持テープを伸張する。基板は、ハーフカットされた位置で分割されて、複数の素子チップが形成される。このとき、基板に貼着していたＤＡＦも分断される。しかし、基板が薄くなると、その物理的な強度も低下する。そのため、基板の損傷を抑制しながら、ＤＡＦが分断される程度の伸張力を、保持テープにかけることが難しくなってきている。また、機能の多様化に伴い、基板の材料であるシリコンの結晶方位が多様化したり、シリコンへの注入イオン濃度が高くなっている。そのため、基板の分割する方向が定まらず、ＤＡＦの分断方向も不安定になり易い。
レーザーアブレーション法を用いる場合、ＤＡＦは粘着性を有するため、バリが発生しやすい。そのため、素子チップの端面とＤＡＦの端面とが面一になり難い。さらに、このバリによって、分断されたＤＡＦ同士が再付着することもある。また、レーザ照射は、素子チップ間を狙って行われる。そのため、基板のダイシング後、素子チップの位置をマッピングする必要があり、工程時間が長くなり易い。
本発明の一局面は、樹脂層と、樹脂層に支持された電子部品と、を準備する準備工程と、前記樹脂層をエッチングする樹脂エッチング工程と、を備え、前記電子部品は、保護膜で覆われた第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面との間にある側壁と、を備えるとともに、前記第２の面が前記樹脂層に対向しており、前記第１の面側から見たとき、前記樹脂層は、前記電子部品よりも大きく、前記樹脂エッチング工程は、第１のプラズマを用いて、前記保護膜および前記樹脂層の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、前記樹脂層に堆積する前記第１の膜とともに、前記樹脂層の少なくとも一部を除去する除去工程と、を備え、前記樹脂エッチング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、エッチング方法に関する。
本発明の他の一局面は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第１の面および前記第１の面とは反対側の第２の面を有する基板と、前記第２の面側に配置された樹脂層と、を備える積層体を準備する準備工程と、前記第１の面を保護膜で被覆する保護膜形成工程と、前記分割領域に対応する少なくとも前記保護膜を除去して、開口を形成する開口形成工程と、前記開口から露出する前記基板を前記第１の面から前記第２の面までエッチングする基板エッチング工程と、前記基板エッチング工程の後、前記基板のエッチングにより形成された溝の底部に露出する前記樹脂層をエッチングする樹脂エッチング工程と、を備え、前記樹脂エッチング工程は、第１のプラズマを用いて、前記保護膜および前記樹脂層の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、前記樹脂層に堆積する前記第１の膜とともに、前記樹脂層の少なくとも一部を除去する除去工程と、を備え、前記樹脂エッチング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、素子チップの製造方法に関する。
本発明によれば、電子部品に与えるダメージを低減しながら、樹脂層を除去することができる。
本発明の第１実施形態に係る樹脂エッチング工程に供される電子部品の要部を模式的に示す断面図である。 本発明の第１実施形態に係る１回目の堆積工程後の電子部品の要部を模式的に示す断面図である。 本発明の第１実施形態に係る１回目の除去工程後の電子部品の要部を模式的に示す断面図である。 本発明の第１実施形態に係るＮ回目（Ｎ≧２）の堆積工程後の電子部品の要部を模式的に示す断面図である。 本発明の第１実施形態に係るＮ回目（Ｎ≧２）の除去工程後の電子部品の要部を模式的に示す断面図である。 本発明の第２実施形態に係る樹脂エッチング工程に供される電子部品の要部を模式的に示す断面図である。 本発明の第２実施形態に係るＮ回目（Ｎ≧２）の除去工程後の電子部品の要部を模式的に示す断面図である。 本発明の一実施形態に係る電子部品のエッチング方法を示すフローチャートである。 本発明の一実施形態に係る準備工程で準備された電子部品を模式的に示す上面図である。 図９ＡのＡ−Ａ線における断面図である。 本発明の他の実施形態に係る準備工程で準備された電子部品を模式的に示す上面図である。 図１０ＡのＢ−Ｂ線における断面図である。 本発明の一実施形態に係る素子チップの製造方法を示すフローチャートである。 本発明の第Ｉ実施形態に係る素子チップの製造方法を示すフローチャートである。 本発明の第Ｉ実施形態に係る準備工程により準備された積層体を模式的に示す上面図である。 本発明の第Ｉ実施形態に係る準備工程により準備された積層体の一部を模式的に示す断面図である。 本発明の第Ｉ実施形態に係る保護膜形成工程後の積層体の一部を模式的に示す断面図である。 本発明の第Ｉ実施形態に係る開口形成工程後の積層体の一部を模式的に示す断面図である。 本発明の第Ｉ実施形態に係る基板エッチング工程で作製された素子チップを模式的に示す断面図である。 本発明の第Ｉ実施形態に係る樹脂エッチング工程後の素子チップを模式的に示す断面図である。 本発明の第Ｉ実施形態に係る保護膜除去工程後の素子チップを模式的に示す断面図である。 本発明の第ＩＩ実施形態に係る素子チップの製造方法を示すフローチャートである。 本発明の第ＩＩ実施形態に係る準備工程により準備された積層体を模式的に示す上面図である。 本発明の第ＩＩ実施形態に係る準備工程により準備された積層体の一部を模式的に示す断面図である。 本発明の第ＩＩ実施形態に係る保護膜除去工程後の素子チップを、模式的に示す断面図である。 本発明の一実施形態で使用されるプラズマ処理装置の構造を概略的に示す断面図である。 本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。
基板をダイシングする方法として、基板にプラズマエッチングを施して個々のチップに分割するプラズマダイシングが注目されている。プラズマダイシングにおいて、通常、基板の素子領域はマスクによって保護されており、素子領域を画定する分割領域のみがプラズマによりエッチングされる。マスクは、例えば、基板の表面を保護膜で覆った後、分割領域における保護膜を除去することにより形成される。マスクは、製造中の基板および流通後の電子部品を保護するために、予め基板の表面に設けられている場合もある。保護膜には、これら基板に後から付与される樹脂製の膜および基板に予め設けられている絶縁性の膜（例えば、ポリイミド、窒化ケイ素（Ｓｉ３Ｎ４）、シリコン酸化膜（ＳｉＯ２））が含まれる。
プラズマエッチングにおいて、プラズマの発生に用いられるプロセスガスは、加工対象物の材料や厚み等によって変える必要がある。上記のような基板および樹脂材料を含む対象物をプラズマダイシングする場合、主に半導体材料からなる基板をエッチングするためのプロセスガスと、有機物である樹脂材料をエッチングするためのプロセスガスとは異なる。
マスク、すなわち保護膜は、素子領域を保護するために設けられており、プラズマエッチングの対象ではない。つまり、基板とＤＡＦとを含む積層体をプラズマエッチングする場合、ＤＡＦをエッチングしつつ、保護膜を残存させることが求められる。保護膜が除去されてしまうと、素子領域が損傷する場合がある。しかし、保護膜が、ＤＡＦと同様に樹脂材料によって形成されている場合、ＤＡＦのみを選択的にプラズマエッチングすることは難しい。
樹脂製の保護膜を残存させるには、厚く形成することが考えられる。しかし、厚い保護膜を均一に形成することは難しい。保護膜の厚みが不均一であると、エッチングの質が低下して、得られる素子チップの品質が低下し易い。また、厚いマスクは、除去するのに時間がかかってコスト高の要因になる場合がある。
保護膜がＳｉ３Ｎ４からなる場合も同様に、保護膜を残存させつつ、ＤＡＦのみを選択的にプラズマエッチングすることは難しいＳｉ３Ｎ４もまた樹脂材料をエッチングするためのプロセスガスによりエッチングされる上に、Ｓｉ３Ｎ４を用いて厚い膜を形成することが難しいためである。
さらに、ＤＡＦには通常、フィラーが配合されている。フィラーの近傍では、プラズマエッチングが進行し易い。プラズマエッチングの際、フィラーが飛散して保護膜に付着すると、その付着した部分の近傍において局所的にプラズマエッチングが進行し、保護膜にピンホールが生じる場合もある。
本実施形態では、電子部品の主面とこれを支持する樹脂層との間におけるプラズマ処理のされ易さの違いを利用して、樹脂層を除去する。これにより、電子部品の主面を被覆する保護膜を残存させたまま、樹脂層を除去することができる。本実施形態の樹脂エッチング工程では、下記の堆積工程と除去工程とが繰り返される。
堆積工程では、第１のプラズマを用いて、電子部品の一方の主面（第１の面）を被覆する保護膜および樹脂層の表面に、第１の膜を堆積させる。第１の膜は、プラズマが照射され易い保護膜の表面により厚く堆積する。一方、第１の膜は、樹脂層に保護膜の表面よりも薄く堆積する。第１の面は、保護膜および厚い第１の膜によって保護される。
除去工程では、第２のプラズマを用いて、樹脂層に堆積する第１の膜とともに、樹脂層の少なくとも一部を除去する。上記の通り、樹脂層には第１の膜がより薄く堆積しているため、除去工程によって、第１の膜とともに樹脂層も除去される。一方、第１の面には第１の膜が厚く堆積しているため、除去工程によって保護膜はエッチングされないか、あるいは、そのエッチング量が抑制される。保護膜表面の第１の膜は除去される。
上記の堆積工程と除去工程との繰り返しによって、第１の面では、第１の膜の堆積および除去が繰り返される。言い換えれば、堆積工程と除去工程とを繰り返しても、保護膜自体のエッチングは抑制される。よって、樹脂エッチング工程による第１の面の損傷は抑制される。一方、樹脂層の表面では、第１の膜の堆積および除去が繰り返されるとともに、第１の膜が除去される際に、樹脂層自体も除去される。繰返し回数は特に限定されず、樹脂層が除去されるまで繰り返すことができる。上記の通り、保護膜自体のエッチングは抑制されるためである。
本実施形態に係るエッチング方法によれば、保護膜を残存させながら、樹脂層を簡便な方法で除去することができる。そのため、本実施形態に係るエッチング方法は、電子部品に貼り付いたＤＡＦの除去に特に適している。本実施形態に係るエッチング方法は、また、電子部品に貼り付いた接着剤の除去に特に適している。
本実施形態は、樹脂層と基板とを含む積層体から素子チップを製造する方法を包含する。本実施形態に係る素子チップの製造方法によれば、高品質の素子チップが得られる。上記積層体は、樹脂層と樹脂層の一方の面側に配置された１以上の基板との積層体であってよく、樹脂層と樹脂層の両面側にそれぞれ配置された１以上の基板との積層体（例えば、貼り合わせ基板）であってよい。
以下、樹脂エッチング工程を詳細に説明する。
樹脂エッチング工程は、堆積工程および除去工程を含む。樹脂エッチング工程において、堆積工程と除去工程とは交互に複数回繰り返される。
（ａ）堆積工程
本工程では、保護膜および樹脂層の表面に第１の膜を堆積させる。
第１の膜の堆積には、例えば、炭素原子（Ｃ）を含む第１のプロセスガスにより発生する第１のプラズマが用いられる。炭素原子を含むガスによって、保護膜および側壁の表面に第１の膜が効率よく堆積する。炭素原子を含むガスとしては、例えば、Ｃ４Ｆ８、Ｃ５Ｆ８等のフッ化炭素ガス；ＣＨＦ３、ＣＨ２Ｆ２等のフッ化炭化水素等が挙げられる。
第１のプロセスガスは、その他のガス、例えばＡｒ、ＣＨ４、Ｈ２、Ｎ２等を含んでいてもよい。炭素原子を含むガスの第１のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
保護膜の表面に堆積する第１の膜の厚みは特に限定されない。保護膜の表面に堆積する第１の膜の厚みは、除去工程の条件、生産性等を考慮して適宜設定すればよい。保護膜の表面に堆積する第１の膜の厚みは、３ｎｍ以上６６０ｎｍ以下であってよく、５０ｎｍ以上３００ｎｍ以下であってよい。このような第１の膜は、堆積速度２００ｎｍ／分以上２０００ｎｍ／分以下、堆積時間１秒以上２０秒以下の条件で形成できる。
第１の膜は、樹脂層の表面に過度に堆積されないことが望ましい。保護膜の表面に堆積する第１の膜の厚みＤ１に対する樹脂層の表面に堆積する第１の膜の厚みＤ２の比：Ｄ２／Ｄ１は、４／１０以下であることが好ましく、３／１０以下であることがより好ましい。Ｄ２／Ｄ１は、１／１００以上であることが好ましく、１／５０以上であることがより好ましい。厚みＤ２は、樹脂層の表面に堆積する第１の膜の任意の５点の平均値である。
第１のプラズマを発生させる条件は、第１の膜の厚みおよび成分等に応じて適宜設定される。なかでも、第１のプラズマは、保護膜の表面に十分な厚みの第１の膜が堆積する一方、樹脂層の表面に第１の膜が過度に堆積しないような条件で行うことが望ましい。これにより、少ないサイクル数で樹脂層を除去することができて、生産性が向上する。
堆積工程における第１の膜が保護膜の表面に堆積する速度を、速度ＲＤ１とする。堆積工程における第１の膜が樹脂層の表面に堆積する速度を、速度ＲＤ２とする。上記の観点から、速度ＲＤ１に対する速度ＲＤ２の比：ＲＤ２／ＲＤ１は、４／１０以下であることが好ましく、３／１０以下であることがより好ましい。ＲＤ２／ＲＤ１は、１／１００以上であることが好ましく、１／５０以上であることがより好ましい。
第１の膜の堆積速度は、例えば、樹脂エッチング工程に用いられるプラズマ処理装置において、電子部品が載置されるステージに対向するように配置される第１の電極に印加される高周波電力、ステージに内蔵される第２の電極に印加される高周波電力、ガスの流量および、電子部品の温度等により制御することができる。第２の電極に高周波電力が印加されることにより、ステージにバイアス電圧がかかる。ただし、堆積工程において第２の電極に印加される高周波電力は低い方が望ましく、０Ｗであってもよい。これにより、第１の膜が樹脂層の表面に堆積する速度ＲＤ２を抑制することができる。
保護膜の表面に十分な厚みの第１の膜を堆積させながら、樹脂層の表面に第１の膜が過度に堆積しないようにするには、処理室内の圧力を高くする方法が挙げられる。特に、第１の膜の堆積速度の絶対値を大きくしながら、処理室内の圧力を高くする方法が効果的である。これにより、単位時間に第１の膜が保護膜の表面に堆積する量と樹脂層の表面に堆積する量との差がより大きくなって、ＲＤ２／ＲＤ１は小さくなり易い。
処理室内の圧力を高くするには、例えば、ガス流量を増加する方法が挙げられる。第１の膜の堆積速度の絶対値を大きくするには、例えば、ガス流量を増加する方法、第１の電極に印加される高周波電力を大きくする方法、電子部品の温度を下げる方法等が挙げられる。ただし、ガス流量には、第１の電極に印加される高周波電力の電力値に応じて、上限値（閾値）が設定されている。したがって、ガス流量をこの上限値付近に設定した上で排気速度を調整することにより、処理室内の圧力の増加と第１の膜の堆積速度の絶対値の増加とを両立することができる。上記の方法の２つ以上を組み合わせてもよい。例えば、ガス流量を増加させながら、電子部品を冷却し、さらに、第１の電極に印加される高周波電力を増加してもよい。堆積工程において、処理室内の圧力は１０Ｐａ以上であることが好ましい。電子部品の冷却は、例えば、冷却されたステージに強く吸着させることにより行うことができる。
第１のプラズマを発生させる条件は、例えば以下の通りである。プロセスガスとしてＣ４Ｆ８を、１００ｓｃｃｍ以上６００ｓｃｃｍ以下で処理室（真空チャンバ）に供給する。真空チャンバ内の圧力は１０Ｐａ以上４０Ｐａ以下であり、高周波電力ＰＤ１は１０００Ｗ以上４８００Ｗ以下、高周波電力ＰＤ２は０Ｗ以上１００Ｗ以下である。ステージ温度は−１５℃以上１５℃以下である。以上の条件によれば、堆積速度は１００ｎｍ／分以上２５００ｎｍ／以下程度になる。処理時間は、保護膜の表面に堆積する第１の膜の厚みを考慮して設定すればよい。処理時間は、例えば、１秒以上１０秒以下である。
（ｂ）除去工程
本工程では、樹脂層の少なくとも一部を、第２のプラズマにより除去する。樹脂層は、第１の膜とともに除去される。このとき、保護膜の表面を被覆する第１の膜も除去され得る。ただし、保護膜上の第１の膜は厚いため、保護膜の損傷は抑制される。
樹脂層および／または第１の膜（以下、樹脂層等と総称する場合がある。）の除去には、例えば、酸素原子を含む第２のプロセスガスにより発生する第２のプラズマが用いられる。有機物を主成分として含む樹脂層等は、酸素原子を含むガス由来の第２のプラズマにより効率よく除去される。酸素原子を含むガスとしては、例えば、Ｏ２、ＣＯ２、ＣＯ、Ｈ２Ｏが挙げられる。
第２のプロセスガスは、その他のガス、例えばフッ素含有ガスやＡｒ等の希ガスを含んでもよい。フッ素含有ガスにより、樹脂層がシリカ等のフィラーを含有する場合であっても、樹脂層等の除去効果が高まり易くなる。希ガスにより、第２のプラズマによる物理的スパッタリング効果を高めることができる。フッ素含有ガスとしては、例えば、ＣＦ４、Ｃ４Ｆ８等のフッ化炭素ガスおよびＣＨＦ３等のフッ化炭化水素、ＳＦ６等が挙げられる。酸素原子を含むガスの第２のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
第２のプラズマを発生させる条件は、樹脂層等の量および成分等に応じて適宜設定される。ただし、第２のプラズマは、保護膜上の第１の膜が過度に除去されないような条件で行うことが望ましい。これにより、保護膜の損傷が抑制されて、第１の面が保護される。
除去工程における保護膜の表面の第１の膜が除去される速度を、速度ＲＲ１とする。除去工程において樹脂層の表面の第１の膜が除去される速度を、速度ＲＲ２とする。上記の観点から、速度ＲＲ１に対する速度ＲＲ２の比：ＲＲ２／ＲＲ１は、例えば、３／１０以上１０／１０以下であることが好ましい。
樹脂層の表面の第１の膜の除去速度もまた、第１の電極に印加される高周波電力、第２の電極に印加される高周波電力、処理室内の圧力およびガスの流量等により制御することができる。
樹脂層の表面の第１の膜の除去を効率的に行うためには、例えば、処理室内の圧力を低くする方法、第２の高周波電極に印加される高周波電力を大きくする方法が挙げられる。特に、第１の膜の除去速度の絶対値を大きくしながら、処理室内の圧力を低くする方法が効果的である。第１の膜の除去速度の絶対値を大きくするには、第１の高周波電極に印加される高周波電力を大きくする方法が挙げられる。これらの方法は、組み合わせて用いられてもよい。すなわち、処理室内の圧力を低くしながら、第２の電極に印加される高周波電力を増加させ、さらに、第１の電極に印加される高周波電力を増加してもよい。
除去工程において、処理室内の圧力は１５Ｐａ以下が好ましく、第２の電極に印加される高周波電力は、単位面積あたり０．４２Ｗ／ｃｍ２以上（第２の電極の寸法が直径３００ｍｍの場合に換算すると３００Ｗ以上）が好ましい。
第２のプラズマを発生させる条件は、例えば以下の通りである。プロセスガスとしてＯ２、Ｏ２およびＳＦ６の混合ガス（流量比Ｏ２／ＣＯ２／ＳＦ６＝１７５／１７５／５０）を、５０ｓｃｃｍ以上６００ｓｃｃｍ以下で真空チャンバに供給する。真空チャンバ内の圧力は１Ｐａ以上１５Ｐａ以下であり、高周波電力ＰＲ１は１０００Ｗ以上４０００Ｗ以下、高周波電力ＰＲ２は１００Ｗ以上１０００Ｗ以下、ステージ温度は−１５℃以上１５℃以下である。以上の条件によれば、第１の膜の除去速度は２００ｎｍ／分以上３０００ｎｍ／分以下程度となる。また、樹脂層の除去速度は、フィラーを含まないダイアタッチフィルムの場合３３００ｎｍ／分程度、フィラー含有率１０％のダイアタッチフィルムの場合３２００ｎｍ／分程度、フィラー含有率３０％のダイアタッチフィルムの場合１５００ｎｍ／分程度となる。処理時間は、堆積工程で保護膜の表面に堆積した第１の膜の膜厚が除去される程度に設定すればよい。処理時間は、例えば、１秒以上２００秒以下であり、好ましくは４秒以上２００秒以下である。
堆積工程と除去工程とは交互に複数回繰り返される。除去工程を行うごとに、樹脂層の量は減少していく。一方、保護膜の厚みは維持される。各堆積工程は、同じ条件で行われてもよいし、異なる条件で行われてもよい。例えば、堆積工程における処理時間を徐々に短くしてもよい。各除去工程も同様に、同じ条件で行われてもよいし、異なる条件で行われてもよい。例えば、除去工程における処理時間を徐々に長くしてもよい。あるいは、除去工程において、第２の電極に印加される高周波電力ＰＲ２を時間の経過とともに増加させてもよい。樹脂エッチング工程は、堆積工程から開始されてもよいし、除去工程から開始されてもよい。ただし、除去工程で終了することが望ましい。
樹脂エッチング工程は、上記の通り、電子部品の主面と樹脂層との間におけるプラズマ処理のされ易さの違いを利用して行われる。樹脂エッチング工程は、堆積工程における速度ＲＤ１に対する速度ＲＤ２の比：ＲＤ２／ＲＤ１と、除去工程における速度ＲＲ１に対する速度ＲＲ２の比：ＲＤ２／ＲＤ１とが、ＲＲ２／ＲＲ１＞ＲＤ２／ＲＤ１の関係を満たすように行われることが好ましい。すなわち、保護膜上の第１の膜との比較において、樹脂層には第１の膜が堆積し難い一方、樹脂層およびその表面の第１の膜が除去され易い条件で、樹脂エッチング工程を行うことが好ましい。これにより、樹脂層の除去がより効率的に行われる。
ＲＲ２／ＲＲ１＞ＲＤ２／ＲＤ１の関係を満たすには、例えば、堆積工程における処理室の圧力ＰＤ１と、除去工程における処理室の圧力ＰＲ１とを、ＰＤ１＞ＰＲ１の関係を満たすように制御すればよい。
また、堆積工程において第２の電極に印加される高周波電力ＰＤ２と、除去工程において第２の電極に印加される高周波電力ＰＤ２とを、ＰＤ２＜ＰＲ２の関係を満たすように制御してもよい。
樹脂エッチング工程では、複数の電子部品が同時に処理されてもよい。これにより、生産性が向上する。この場合、任意の２つの電子部品の対向する側壁同士の距離Ｗと、いずれか一方の電子部品の当該側壁の高さＨとは、Ｈ≧２×Ｗの関係を満たしていてもよい。このように高アスペクト比の凹凸がある場合にも、本実施形態によれば、電子部品の主面を被覆する保護膜を残存させたまま、樹脂層を除去することができる。さらに、Ｈ≦５０×Ｗの関係を満たしていてもよい。
上記側壁の高さＨは特に限定されない。側壁の高さＨは、例えば２０μｍ以上である。上記側壁同士の距離Ｗも特に限定されない。側壁同士の距離Ｗは、例えば４μｍ以上６０μｍ以下である。
距離Ｗは、任意の２つの電子部品の対向する側壁の第１の面側の端部同士の任意の２点における最短距離の平均値である。側壁の全面が対向していない場合、側壁の対向する部分同士の最短距離を測定すればよい。側壁の高さＨは、距離Ｗを算出するのに使用された２つの側壁（あるいはその部分）の任意の２点の高さの平均値のうち、低い方の高さである。側壁の高さは、当該側壁が繋いでいる第１の面と第２の面との間の最短距離である。
［第１実施形態］
本実施形態において、樹脂層はダイアタッチフィルム（ＤＡＦ）を含む。電子部品は、ＤＡＦに貼着されることにより支持されている。
（ＤＡＦ）
ＤＡＦは、粘着性を有し、ダイシングテープとボンディング材としての機能を併せ持っている。例えばフラッシュメモリ等の多段積層される複数の素子チップを作製する際、基板をＤＡＦに貼り付けた状態で、基板がダイシングされる。
ＤＡＦは、例えば、樹脂と無機フィラーとを含む樹脂組成物により形成される。
樹脂としては、例えば、フェノール／ホルムアルデヒドノボラック樹脂、クレゾール／ホルムアルデヒドノボラック樹脂、キシレノール／ホルムアルデヒドノボラック樹脂、レゾルシノール／ホルムアルデヒドノボラック樹脂、フェノール−ナフトール／ホルムアルデヒドノボラック樹脂等の感光性を有するフェノール樹脂が挙げられる。
無機フィラーとしては、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、シリカ等が挙げられる。
ＤＡＦの厚みは特に限定されない。ＤＡＦの厚みは、取り扱い性等の観点から、５μｍ以上１００μｍ以下であってよく、５μｍ以上２０μｍ以下であってよい。
以下、半導体層と配線層とを有する電子部品を例示して、図面を参照しながら第１実施形態を具体的に説明する。ただし、本実施形態に係る電子部品はこれに限定されない。
図１は、樹脂エッチング工程に供される電子部品の要部を模式的に示す断面図である。複数の電子部品２００が、ＤＡＦ３０Ａおよび保持シート２２に支持されている。保持シート２２はハンドリング性向上のために使用されており、必ずしも要しない。保持シート２２については後述する。
電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に配置された配線層１２と、を備える。第１の面２００Ｘは、保護膜４０により被覆されている。第２の面２００Ｙは、ＤＡＦ（樹脂層）３０Ａに貼着されている。
図２は、１回目の堆積工程後の電子部品の要部を模式的に示す断面図である。第１の膜５０は、保護膜４０の表面、および、隣接する電子部品２００の隙間から露出するＤＡＦ３０Ａの表面にそれぞれ堆積している。ただし、保護膜４０の表面に堆積する第１の膜５０よりも、ＤＡＦ３０Ａの表面に堆積する第１の膜５０は薄い。
図３は、１回目の除去工程後の電子部品の要部を模式的に示す断面図である。堆積工程により堆積された第１の膜５０とともにＤＡＦ３０Ａの一部も除去されて、ＤＡＦ３０Ａは薄くなっている。
図４は、Ｎ回目（Ｎ≧２）の堆積工程後の電子部品の要部を模式的に示す断面図である。保護膜４０の表面およびＤＡＦ３０Ａの表面に、それぞれ第１の膜５０が堆積している。保護膜４０の表面に堆積する第１の膜５０よりも、ＤＡＦ３０Ａの表面に堆積する第１の膜５０は薄い。
図５は、Ｎ回目（Ｎ≧２）の除去工程後の電子部品の要部を模式的に示す断面図である。ＤＡＦ３０Ａの残部が除去されている。
［第２実施形態］
本実施形態において、樹脂層は接着層である。１以上の電子部品は、接着層とともに支持部材により支持されている。電子部品と接着層と支持部材との積層体は、例えば多層基板である。堆積工程および除去工程が複数回繰り返されて、接着層は除去される。
（接着層）
接着層の材料は特に限定されず、基板および支持部材の材料に応じて適宜選択すればよい。接着層の材料としては、例えば、未硬化あるいは半硬化のＵＶ硬化性樹脂、未硬化あるいは半硬化の熱硬化性樹脂、感圧接着剤、熱可塑性樹脂等が挙げられる。ＵＶ硬化性樹脂としては、例えば、アクリル樹脂等が挙げられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、ポリイミド、ポリアミドイミド等が挙げられる。熱可塑性樹脂としては、例えば、ポリエステル、ポリスチレン、ポリテトラフルオロエチレン等が挙げられる。感圧接着剤としては、例えば、シリコーン樹脂等が挙げられる。
接着層の厚みは特に限定されない。接着層の厚みは、例えば、５μｍ以上、１００μｍ以下であってよく、５μｍ以上、１５μｍ以下であってよい。
（支持部材）
支持部材は、電子部品を支持する。
支持部材の材質は特に限定されない。支持部材としては、例えば、ガラス基板、樹脂基板、ガラスエポキシ基板、セラミック基板およびシリコン基板等の基板が挙げられる。
支持部材の厚みは特に限定されない。支持部材の厚みは、例えば、５０μｍ以上２ｍｍ以下であってよく、１００μｍ以上５００μｍ以下であってよい。
以下、半導体層と配線層とを有する電子部品を例示して、図面を参照しながら第２実施形態を具体的に説明する。ただし、本実施形態に係る電子部品はこれに限定されない。
図６は、樹脂エッチング工程に供される電子部品の要部を模式的に示す断面図である。複数の電子部品２００が、接着層３０Ｂとともに支持部材７０により支持されている。電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に配置された配線層１２と、を備える。第１の面２００Ｘは、保護膜４０により被覆されている。第２の面２００Ｙは、接着層（樹脂層）３０Ｂの一方の面に貼着されている。接着層３０Ｂの他方の面には、支持部材７０が貼着している。
図７は、Ｎ回目（Ｎ≧２）の除去工程後の電子部品の要部を模式的に示す断面図である。接着層３０Ｂが除去されて、隣接する電子部品２００の隙間から支持部材７０が露出している。図６と図７との間では、図２から図４と同様に堆積工程および除去工程が繰り返されている。
次に、上記の樹脂エッチング工程を備えるエッチング方法を説明する。
Ａ．エッチング方法
本実施形態に係るエッチング方法は、樹脂層と、樹脂層に支持された電子部品と、を準備する準備工程と、樹脂層をエッチングする樹脂エッチング工程と、を備える。電子部品は、保護膜で覆われた第１の面と、第１の面とは反対側の第２の面と、第１の面と第２の面との間にある側壁と、を備える。第２の面は樹脂層に対向している。第１の面側から見たとき、樹脂層は、電子部品よりも大きい。
樹脂エッチング工程は、第１のプラズマを用いて、保護膜および樹脂層の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、樹脂層に堆積する第１の膜とともに、樹脂層の少なくとも一部を除去する除去工程と、を備える。堆積工程と除去工程とは、保護膜が残存するように、交互に複数回繰り返される。図８は、本実施形態に係るエッチング方法を示すフローチャートである。
（ｉ）準備工程（Ｓ０１）
保護膜で覆われた第１の面と、第１の面とは反対側の第２の面と、第１の面と第２の面との間にある側壁と、を備える少なくとも１つの電子部品と、これを支持する樹脂層と、を準備する。電子部品の第２の面が樹脂層に対向している。電子部品は、例えば、ボッシュプロセスによって、基板をプラズマダイシングすることにより作製される素子チップである。側壁には、スキャロップ、すなわち凹部と凸部とが形成されていてもよい。
電子部品は、例えば、半導体層と配線層とを備える。
半導体層は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。電子部品における半導体層の厚みは特に限定されず、例えば、２０μｍ以上１０００μｍ以下であり、５０μｍ以上３００μｍ以下であってもよい。
配線層は、例えば、半導体回路、電子部品素子（ＬＥＤ、レーザ、ＭＥＭＳ等）等を構成しており、絶縁膜、金属材料、樹脂層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
保護膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。このようなレジスト材料により形成される保護膜は、通常、製造中の電子部品を保護するために形成され、電子部品が完成するまでの間に除去される。電子部品の最表面に配置されている絶縁膜（窒化ケイ素やシリコン酸化膜など）および／または樹脂層（ポリイミド）を、保護膜としてもよい。このような絶縁膜により形成される保護膜は、製造中のみならず、流通後の電子部品を保護するために形成されており、除去されない。
保護膜の厚みは特に限定されない。ただし、保護膜が上記のレジスト材料により形成される場合、保護膜の厚みは、ボッシュプロセスを用いたエッチング工程により完全には除去されない程度であることが好ましい。保護膜の厚みは、例えば、上記エッチング工程において保護膜がエッチングされる量（厚み）を算出し、このエッチング量以上になるように設定される。保護膜の厚みは、例えば、５μｍ以上６０μｍ以下である。なお、保護膜が上記の絶縁膜等である場合、上記エッチング工程における保護膜のエッチング量が数μｍ以下になるように、ボッシュプロセスの条件を調整する。
樹脂エッチング工程において複数の電子部品が同時に処理される場合、ハンドリング性の観点から、複数の電子部品は、フレームに固定された保持シートに貼着されていることが望ましい。フレームとフレームに固定された保持シートとを備える部材を、搬送キャリアと称す。
（搬送キャリア）
フレームは、複数の電子部品を囲める程度の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび複数の電子部品を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
保持シートの材質は特に限定されない。なかでも、電子部品が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上３００μｍ以下であり、好ましくは５０μｍ以上１５０μｍ以下である。
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、樹脂層を備える電子部品が間接的に貼着される。
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、保護膜除去工程後に電子部品をピックアップする際、ＵＶ照射を行うことにより、電子部品が粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上１００μｍ以下（好ましくは５μｍ以上１５μｍ以下）の厚みに塗布することにより得られる。
程については後述する。
図９Ａは、準備工程で準備された電子部品を模式的に示す上面図である。図９Ｂは、図９ＡのＡ−Ａ線における断面図である。図９Ａおよび図９Ｂにおいて、樹脂層はＤＡＦである。電子部品は、ＤＡＦおよび保持シートに支持されている。
搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。保持シート２２は、粘着面２２Ｘと非粘着面２２Ｙとを備えており、粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着している。粘着面２２Ｘのフレーム２１の開口から露出した部分に、電子部品２００を支持するＤＡＦ３０Ａが貼着される。
複数の電子部品２００は、ＤＡＦ３０Ａに間隔を空けて貼着されている。隣接する電子部品２００の隙間からＤＡＦ３０Ａが露出している。このような複数の電子部品２００は、例えば、ボッシュプロセスによって、基板をプラズマダイシングすることにより得られる。電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に積層される配線層１２と、を備える。電子部品２００の第１の面２００Ｘに、保護膜４０が形成されている。
図１０Ａは、準備工程で準備された他の電子部品を模式的に示す上面図である。図１０Ｂは、図１０ＡのＢ−Ｂ線における断面図である。図１０Ａおよび図１０Ｂにおいて、樹脂層は接着層である。電子部品は、接着層および支持部材に支持されている。
搬送キャリア２０は、図９Ａおよび図９Ｂと同様の構成を有する。粘着面２２Ｘのフレーム２１の開口から露出した部分に、電子部品２００を支持する支持部材７０が貼着される。複数の電子部品２００は、接着層３０Ｂに間隔を空けて貼着されている。隣接する電子部品２００の隙間から接着層３０Ｂが露出している。このような電子部品２００は、例えば、ボッシュプロセスによって、基板をプラズマダイシングすることにより得られる。
（ｉｉ）樹脂エッチング工程（Ｓ０２）
樹脂エッチング工程は、上記の（ａ）堆積工程（Ｓ０２１）および（ｂ）除去工程（Ｓ０２２）により実行される。上記樹脂エッチング工程によれば、保護膜を残存させながら、樹脂層を除去することができる。堆積工程と除去工程とは、樹脂層が除去されるまで繰り返される。
Ｂ．素子チップの製造方法
本実施形態に係る素子チップの製造方法は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第１の面および第１の面とは反対側の第２の面を有する基板と、第２の面側に配置された樹脂層と、を備える積層体を準備する準備工程と、第１の面を保護膜で被覆する保護膜形成工程と、記分割領域に対応する少なくとも保護膜を除去して、開口を形成する開口形成工程と、開口から露出する基板を第１の面から第２の面までエッチングする基板エッチング工程と、基板エッチング工程の後、基板のエッチングにより形成された溝の底部に露出する樹脂層をエッチングする樹脂エッチング工程と、を備える。基板に予め保護膜が形成されている場合、保護膜形成工程は省略される。
樹脂エッチング工程は、第１のプラズマを用いて、保護膜および樹脂層の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、樹脂層に堆積する第１の膜とともに、樹脂層の少なくとも一部を除去する除去工程と、を備える。堆積工程と除去工程とは、保護膜が残存するように、交互に複数回繰り返される。図１１は、本実施形態に係る素子チップの製造方法を示すフローチャートである。
（１）積層体の準備工程（Ｓ１１）
まず、処理の対象となる積層体を準備する。
積層体は、基板と接着層とを備えている。
接着層は、あらかじめ所定の形状に成形された後、基板の第２の面に貼着されることにより形成されてもよいし、基板の第２の面に接着層の原料（接着剤）を塗布することにより形成されてもよい。
（基板）
基板は、第１の面および第２の面を備えるとともに、複数の素子領域と素子領域を画定する分割領域とを備える。基板は、上記の半導体層を備える。基板の素子領域は、さらに上記の配線層を備えてよい。基板の分割領域は、さらに絶縁膜とＴＥＧ（Test Element Group）等の金属材料とを備えてよい。分割領域における基板をエッチングすることにより、複数の素子チップが得られる。
基板の大きさは特に限定されず、例えば、最大径５０ｍｍ〜３００ｍｍ程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠きが設けられていてもよい。
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。
（樹脂層）
樹脂層は、有機物を主成分（５０質量％以上）として含む。樹脂層としては、例えば上記のようなＤＡＦおよび接着層が挙げられる。
積層体は、フレームに固定された保持シートに貼着されてもよい。これにより、ハンドリング性が向上する。保持シートに貼着された積層体をエッチングすることにより、保持シート上に間隔を空けて配置された複数の電子部品が得られる。フレームおよび保持シートの形状、材質等は上記の通りである。
（２）保護膜形成工程（Ｓ１２）
基板の第１の面を被覆する保護膜を形成する。
保護膜は、基板の素子領域をプラズマ等から保護するために設けられる。樹脂エッチング工程後、保護膜は除去される。保護膜の材料、厚みは上記の通りである。
保護膜は、例えば、レジスト材料をシート状に成型した後、このシートを基板に貼り付けるか、あるいは、レジスト材料の原料液を、スピンコートやスプレー塗布等の方法を用いて、基板に塗布することにより形成される。原料液の塗布量を変えなから塗布することにより、保護膜の厚みを部分的に変えることができる。スピンコートとスプレー塗布とを併用して、塗布量を調整してもよい。
（３）開口形成工程（Ｓ１３）
保護膜に開口を形成して、基板の分割領域を露出させる。
開口は、例えば、フォトレジストにより形成された保護膜のうち、分割領域に対応する領域をフォトリソグラフィ法によって除去することにより形成される。熱硬化性樹脂あるいは水溶性レジストにより形成された保護膜のうち、分割領域に対応する領域をレーザスクライビングによりパターニングして、開口を形成してもよい。
開口は、分割領域における保護膜および配線層が除去されることにより形成されてもよい。分割領域における配線層の除去は、後述する基板エッチング工程において行ってもよい。この場合、配線層を除去するためのプラズマを発生させる条件と、基板をエッチングするためのプラズマを発生させる条件とは異なり得る。
開口形成工程の後、基板エッチング工程を行う前に、開口にレーザ光あるいはプラズマを照射してもよい。この工程は、例えば、開口形成工程に起因する残渣を低減する目的で行われる。これにより、高品質のプラズマエッチングを行うことが可能になる。
（４）基板エッチング工程（Ｓ１４）
基板をプラズマに晒して、開口から露出する分割領域を第２の面までエッチングし、基板から複数の素子チップを形成する。本工程において、樹脂層はエッチングされなくてよい。
基板エッチング工程は、いわゆるボッシュプロセスにより行われる。ボッシュプロセスでは、基板に、分割領域に対応する溝を形成するエッチングステップと、溝の内壁に膜を堆積させる堆積ステップと、を含むサイクルが１回以上、行われる。さらに、エッチングステップと堆積ステップとの間には、上記膜（堆積膜）の除去ステップが行われる。
１回目のサイクルのエッチングステップにより、まず、分割領域に対応する浅い凹部が形成される。続いて、堆積ステップにより、形成された浅い凹部の内壁に堆積膜が形成される。２回目のサイクルは、堆積膜の除去ステップから開始される。堆積膜除去ステップでは、異方性エッチングが行われる。つまり、凹部の内壁のうち、底部を被覆する堆積膜が除去される。続いて、エッチングステップが行われ、凹部の底部が等方的にエッチングされる。エッチングステップの後、再び堆積ステップを行い、凹部の内壁に堆積膜を形成する。このように２回目のサイクル（堆積膜除去ステップ、エッチングステップおよび堆積ステップ）を繰り返すことにより、保護膜で覆われた第１の面と、第２の面と、側壁と、を備える少なくとも１つの素子チップが得られる。形成される素子チップの側壁には、スキャロップが形成されていてもよい。
堆積膜除去ステップにおける処理条件は、例えば以下の通りである。プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で、Ｏ２を０ｓｃｃｍ以上２０ｓｃｃｍ以下で、真空チャンバに供給する。真空チャンバ内の圧力は５Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は１５００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力は５０Ｗ以上２００Ｗ以下である。処理時間は、１秒以上５秒以下である。
エッチングステップにおける処理条件は、例えば以下の通りである。プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で、Ｏ２を０ｓｃｃｍ以上２０ｓｃｃｍ以下で、真空チャンバに供給する。真空チャンバ内の圧力は５Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は１５００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力は０Ｗ以上１００Ｗ以下である。処理時間は、３秒以上３０秒以下である。
堆積ステップにおける処理条件は、例えば以下の通りである。プロセスガスとしてＣ４Ｆ８を１００ｓｃｃｍ以上６００ｓｃｃｍ以下で真空チャンバに供給する。真空チャンバ内の圧力は５Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は１５００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力は０Ｗ以上１００Ｗ以下である。処理時間は、１秒以上１０秒以下である。
上記のような条件で、堆積ステップ、堆積膜除去ステップおよびエッチングステップを繰り返すことにより、半導体層は、１０μｍ／分以上２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。
（５）樹脂エッチング工程（Ｓ１５）
分割領域における基板が除去されることにより、積層体には溝が形成される。溝の底部からは樹脂層が露出している。この露出した樹脂層をエッチングして除去する。樹脂エッチング工程は、上記のエッチング方法における樹脂エッチング工程（ｉｉ）により実行される。本実施形態に係る樹脂エッチング工程によれば、保護膜を残存させながら、樹脂層を除去することができる。
基板エッチング工程および樹脂エッチング工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、両方のエッチング工程は連続して行われてもよい。
（６）保護膜除去工程（Ｓ１６）
最後の除去工程の後、保護膜を除去してもよい。保護膜が、電子部品の最表面に配置されている絶縁膜および／または樹脂層である場合、保護膜を除去しなくてもよい。このような保護膜は、製造中に加えて、流通後の電子部品を保護するために形成されているためである。
保護膜の除去には、例えば、酸素ガス（Ｏ２）を含む第３のプロセスガスにより発生する第３のプラズマが用いられる。第３のプロセスガスは、Ｏ２とともにフッ素含有ガスを含んでもよい。フッ素含有ガスとしては、上記と同様の化合物が挙げられる。Ｏ２の第３のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
第３のプラズマを発生させる条件は、保護膜の量および成分等に応じて適宜設定される。
第３のプラズマを発生させる条件は、例えば以下の通りである。アッシングガスとしてＣＦ４とＯ２との混合ガス（流量比ＣＦ４／Ｏ２＝０％以上１０％以下）を５０ｓｃｃｍ以上６００ｓｃｃｍ以下で、真空チャンバに供給する。真空チャンバ内の圧力は１Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力ＰＡ１は、１０００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力ＰＡ２は、０Ｗ以上１００Ｗ以下である。アッシング工程において第２の電極に印加される高周波電力ＰＡ２は、エッチング工程における第２の電極への印加電力よりも小さくなるように設定することが望ましい。処理時間は、保護膜の量に応じて適宜設定されるが、例えば、３秒以上、３００秒以下である。
保護膜が水溶性である場合、第３のプラズマに替えて、水洗により保護膜を除去してもよい。
樹脂エッチング工程あるいは保護膜除去工程の後、素子チップは、保持シートから取り外される。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
以下、素子チップの製造方法を、図面を参照しながら具体的に説明する。ただし、本実施形態はこれに限定されるものではない。
［第Ｉ実施形態］
本実施形態において、樹脂層はＤＡＦである。積層体の準備工程は、基板を、ＤＡＦを介して、フレームに固定された保持シートに貼着する工程（Ｓ１１１）を含む。本実施形態は、これ以外、上記の工程により実行される。図１２は、本実施形態に係る製造方法を示すフローチャートである。
基板を貼着する工程では、保持シート上に配置されたＤＡＦに、基板を貼着してもよい。この場合、ＤＡＦは、例えば、ＤＡＦの材料である上記樹脂組成物を保持シートの所定の位置に塗布することにより形成される。あるいは、ＤＡＦは、あらかじめ所定の形状に成形された後、保持シートの所定の位置に配置されてもよい。
図１３は、本実施形態に係る積層体の準備工程により準備された積層体を模式的に示す上面図である。図１４は、当該積層体の一部を模式的に示す断面図である。積層体は、基板１０とＤＡＦ３０Ａとを備えている。積層体は、フレームに固定された保持シート２２に貼着されている。基板１０は、第１の面１０Ｘおよび第２の面１０Ｙを備えるとともに、複数の素子領域１０１と素子領域１０１を画定する分割領域１０２とを備える。素子領域１０１は、半導体層１１と、半導体層１１の第１の面１０Ｘ側に積層される配線層１２と、を備える。分割領域１０２は、半導体層１１と、絶縁膜１４とを備える。
図１５は、本実施形態に係る保護膜形成工程後の積層体の一部を模式的に示す断面図である。基板１０の第１の面１０Ｘに、保護膜４０が形成されている。
図１６は、本実施形態に係る開口形成工程後の積層体の一部を模式的に示す断面図である。分割領域１０２における保護膜４０および絶縁膜１４が除去されて、開口から分割領域１０２において半導体層１１が露出している。
図１７は、本実施形態に係る基板エッチング工程で作製された素子チップを、模式的に示す断面図である。基板の分割領域１０２がエッチングされて、基板から複数の素子チップ２００が形成されている。素子チップ２００の第１の面２００Ｘは、保護膜４０により覆われている。隣接する素子チップ２００の隙間からＤＡＦ３０Ａが露出している。
図１８は、本実施形態に係る樹脂エッチング工程後の素子チップを、模式的に示す断面図である。露出していたＤＡＦ３０Ａが除去されている。
図１９は、本実施形態に係る保護膜除去工程後の素子チップを、模式的に示す断面図である。第１の面２００Ｘを覆っていた保護膜４０が除去されている。
［第ＩＩ実施形態］
本実施形態において、樹脂層は接着層である。積層体の準備工程は、基板を、接着層を介して支持部材に接着する工程（Ｓ１１２）を含む。本実施形態は、これ以外、第Ｉ実施形態と同様である。図２０は、本実施形態に係る製造方法を示すフローチャートである。
基板を接着する工程では、接着層の材料である接着剤を支持部材の所定の位置に塗布してもよい。保護膜形成工程以降の工程は、ＤＡＦを接着層に替えて、第１実施形態と同様に行われる。樹脂層がＤＡＦである場合以外にも、ハンドリング性の観点から、保護膜形成工程以降、特に基板エッチング工程以降の工程は、積層体を搬送キャリアで保持した状態で行ってよい。
図２１は、本実施形態に係る積層体の準備工程により準備された積層体を模式的に示す上面図である。図２２は、当該積層体の一部を模式的に示す断面図である。積層体は、基板１０と支持部材７０とこれらの間に介在する接着層（樹脂層）３０Ｂとを備えている。積層体は、フレームに固定された保持シート２２に貼着されている。
図２３は、本実施形態に係る保護膜除去工程後の素子チップを、模式的に示す断面図である。隣接する素子チップの隙間に露出する接着層３０Ｂが除去されている。第１の面２００Ｘを覆っていた保護膜４０も除去されている。
以下、基板エッチング工程および樹脂エッチング工程で用いられるプラズマ処理装置について、図２４を参照しながら具体的に説明する。ただし、プラズマ処理装置は、これに限定されるものではない。図２４は、プラズマ処理装置１００の構造を概略的に示す断面図である。図２４において、複数の電子部品（素子チップ）は、搬送キャリアに保持されている。
（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備えている。複数の電子部品２００を保持する搬送キャリア２０は、保持シート２２の電子部品２００を保持している面が上方を向くように、ステージ１１１に搭載される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、少なくとも１つの電子部品２００を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。ステージ１１１と第１の電極１０９とは対向している。
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられており、排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。
ステージ１１１は、第２の電極１２０を内蔵している。具体的には、ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９と称す。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に搭載された保持シート２２が冷却されるとともに、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、電子部品２００や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１の所定の位置に載置される。
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。
制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、第１の昇降機構１２３Ａ、第２の昇降機構１２３Ｂおよび静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。図２５は、本実施形態で使用されるプラズマ処理装置のブロック図である。
電子部品２００へのプラズマ処理は、電子部品２００が保持された搬送キャリア２０を真空チャンバ内に搬入し、電子部品２００がステージ１１１に載置された状態で行われる。
搬送キャリア２０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着面が上方を向くように、支持部１２２の上端面に受け渡される。
搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されるとともに、フレーム２１がカバー１２４によって覆われ、基板１０は窓部１２４Ｗから露出する。
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージ１１１の所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、少なくとも１つの電子部品２００が露出する。
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に、開始されてもよい。
プラズマ処理が終了すると、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。複数の電子部品２００を保持する搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置にまで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。
本発明によれば、保護膜を残存させたまま、樹脂層を除去することができるため、樹脂層を含む種々の電子部品のエッチング方法として有用である。
２００：電子部品（素子チップ）
２００Ｘ：第１の面
２００Ｙ：第２の面
２００Ｚ：側壁
１０：基板
１０Ｘ：第１の面
１０Ｙ：第２の面
１０１：素子領域
１０２：分割領域
１１：半導体層
１２：配線層
１４：絶縁膜
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
３０Ａ：ダイアタッチフィルム（ＤＡＦ）
３０Ｂ：樹脂層
４０：保護膜
５０：第１の膜
７０：支持部材
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ：第１の昇降機構
１２３Ｂ：第２の昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング

Claims (12)

  1. 樹脂層と、前記樹脂層に支持された電子部品と、を準備する準備工程と、
    前記樹脂層をエッチングする樹脂エッチング工程と、を備え、
    前記電子部品は、保護膜で覆われた第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面との間にある側壁と、を備えるとともに、前記第２の面が前記樹脂層に対向しており、
    前記第１の面側から見たとき、前記樹脂層は、前記電子部品よりも大きく、
    前記樹脂エッチング工程は、
    第１のプラズマを用いて、前記保護膜および前記樹脂層の表面に第１の膜を堆積させる堆積工程と、
    第２のプラズマを用いて、前記樹脂層に堆積する前記第１の膜とともに、前記樹脂層の少なくとも一部を除去する除去工程と、を備え、
    前記樹脂エッチング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、エッチング方法。
  2. 前記樹脂エッチング工程は、
    前記堆積工程において、前記第１の膜が前記保護膜の表面に堆積する速度ＲＤ１に対する前記第１の膜が前記樹脂層の表面に堆積する速度ＲＤ２の比：ＲＤ２／ＲＤ１と、
    前記除去工程において、前記保護膜の表面の前記第１の膜が除去される速度ＲＲ１に対する前記樹脂層の表面の前記第１の膜が除去される速度ＲＲ２の比：ＲＲ２／ＲＲ１とが、
    ＲＲ２／ＲＲ１＞ＲＤ２／ＲＤ１の関係を満たすように行われる、請求項１に記載のエッチング方法。
  3. 前記樹脂エッチング工程は、処理室と、処理室内に配置され、かつ、前記電子部品が載置されるステージと、前記ステージに内蔵される第２の電極と、を備えるプラズマ処理装置を用いて行われ、
    前記堆積工程における前記処理室の圧力ＰＤ１と、
    前記除去工程における前記処理室の圧力ＰＲ１とは、
    ＰＤ１＞ＰＲ１の関係を満たす、請求項２に記載のエッチング方法。
  4. 前記樹脂エッチング工程は、前記電子部品が載置されるステージと、前記ステージに対向するように配置される第１の電極と、前記ステージに内蔵される第２の電極と、を備えるプラズマ処理装置を用いて行われ、
    前記堆積工程において、前記第２の電極に印加される高周波電力ＰＤ２と、
    前記除去工程において、前記第２の電極に印加される高周波電力ＰＲ２とは、
    ＰＤ２＜ＰＲ２の関係を満たす、請求項２または３に記載のエッチング方法。
  5. 前記樹脂エッチング工程では、複数の前記電子部品が処理され、
    任意の２つの前記電子部品の対向する前記側壁同士の距離Ｗと、いずれか一方の前記電子部品の当該側壁の高さＨとは、
    Ｈ≧２×Ｗの関係を満たす、請求項１〜４のいずれか一項に記載のエッチング方法。
  6. 前記樹脂層は、ダイアタッチフィルムである、請求項１〜５のいずれか一項に記載のエッチング方法。
  7. 前記樹脂層は、接着層であり、
    前記電子部品は、前記接着層とともに支持部材により支持されている、請求項１〜５のいずれか一項に記載のエッチング方法。
  8. 前記第１のプラズマは、炭素原子を含むプロセスガスにより発生される、請求項１〜７のいずれか一項に記載のエッチング方法。
  9. 前記第２のプラズマは、酸素原子を含むプロセスガスにより発生される、請求項１〜８のいずれか一項に記載のエッチング方法。
  10. 複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第１の面および前記第１の面とは反対側の第２の面を有する基板と、前記第２の面側に配置された樹脂層と、を備える積層体を準備する準備工程と、
    前記第１の面を保護膜で被覆する保護膜形成工程と、
    前記分割領域に対応する少なくとも前記保護膜を除去して、開口を形成する開口形成工程と、
    前記開口から露出する前記基板を前記第１の面から前記第２の面までエッチングする基板エッチング工程と、
    前記基板エッチング工程の後、前記基板のエッチングにより形成された溝の底部に露出する前記樹脂層をエッチングする樹脂エッチング工程と、を備え、
    前記樹脂エッチング工程は、
    第１のプラズマを用いて、前記保護膜および前記樹脂層の表面に第１の膜を堆積させる堆積工程と、
    第２のプラズマを用いて、前記樹脂層に堆積する前記第１の膜とともに、前記樹脂層の少なくとも一部を除去する除去工程と、を備え、
    前記樹脂エッチング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、素子チップの製造方法。
  11. 前記樹脂層は、ダイアタッチフィルムを含み、
    前記準備工程は、前記基板を、前記ダイアタッチフィルムを介して、フレームに固定された保持シートに貼着する工程を含む、請求項１０に記載の素子チップの製造方法。
  12. 前記樹脂層は、接着層を含み、
    前記準備工程は、前記基板を、前記接着層を介して支持部材に接着する工程を含む、請求項１０に記載の素子チップの製造方法。

JP2020041311A 2020-03-10 2020-03-10 エッチング方法および素子チップの製造方法 Active JP7493159B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020041311A JP7493159B2 (ja) 2020-03-10 2020-03-10 エッチング方法および素子チップの製造方法
US17/188,005 US11817323B2 (en) 2020-03-10 2021-03-01 Etching method and element chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041311A JP7493159B2 (ja) 2020-03-10 2020-03-10 エッチング方法および素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2021144999A true JP2021144999A (ja) 2021-09-24
JP7493159B2 JP7493159B2 (ja) 2024-05-31

Family

ID=77663778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041311A Active JP7493159B2 (ja) 2020-03-10 2020-03-10 エッチング方法および素子チップの製造方法

Country Status (2)

Country Link
US (1) US11817323B2 (ja)
JP (1) JP7493159B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8859430B2 (en) 2012-06-22 2014-10-14 Tokyo Electron Limited Sidewall protection of low-K material during etching and ashing
JP6597280B2 (ja) 2015-12-21 2019-10-30 日立化成株式会社 ダイボンディングフィルム
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI776026B (zh) 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法

Also Published As

Publication number Publication date
US20210287913A1 (en) 2021-09-16
JP7493159B2 (ja) 2024-05-31
US11817323B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
JP6994646B2 (ja) 素子チップの製造方法
US10923357B2 (en) Element chip and manufacturing process thereof
US11189480B2 (en) Element chip manufacturing method
JP6604476B2 (ja) 素子チップの製造方法
CN107871659B (zh) 元件芯片的制造方法
CN107180754B (zh) 等离子体处理方法
JP7209247B2 (ja) 素子チップの製造方法
JP6485702B2 (ja) プラズマ処理方法および電子部品の製造方法
JP7493159B2 (ja) エッチング方法および素子チップの製造方法
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP7316638B2 (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7281709B2 (ja) 素子チップの製造方法
JP7209246B2 (ja) 素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
WO2021181768A1 (ja) 電子部品のクリーニング方法および素子チップの製造方法
JP2017163071A (ja) 素子チップおよびその製造方法
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
JP2019160883A (ja) 素子チップの製造方法
JP7390615B2 (ja) 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法
JP6516125B2 (ja) プラズマ処理方法および電子部品の製造方法
JP2017163072A (ja) 素子チップおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240509

R150 Certificate of patent or registration of utility model

Ref document number: 7493159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150