JP2019160883A - 素子チップの製造方法 - Google Patents
素子チップの製造方法 Download PDFInfo
- Publication number
- JP2019160883A JP2019160883A JP2018042328A JP2018042328A JP2019160883A JP 2019160883 A JP2019160883 A JP 2019160883A JP 2018042328 A JP2018042328 A JP 2018042328A JP 2018042328 A JP2018042328 A JP 2018042328A JP 2019160883 A JP2019160883 A JP 2019160883A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- holding sheet
- raw material
- protective film
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
Description
以下、第1実施形態に係る製造方法について、適宜図面を参照しながら説明する。
本実施形態に係る素子チップの製造方法は、保持シートに貼着された基板を準備する第1工程と、保持シートの少なくとも一部および保持シートに貼着された基板を被覆する保護膜を形成する第2工程と、保護膜に開口を形成して、第1の面における分割領域を露出させる第3工程と、露出した分割領域の第1の面から第2の面までをプラズマエッチングして、基板を複数の素子チップに個片化する第4工程と、を備える。保持シートは基板よりも大きい。第2工程は、保護膜の原料および溶媒を含む原料液を、基板および保持シートに液体状で供給して、第1の面および基板の端面を被覆し、流動性を備える第1被覆層と、第1被覆層を取り囲み、かつ、保持シートの少なくとも一部を被覆し、流動性を備える第2被覆層と、を形成する塗布工程と、第1被覆層および第2被覆層を乾燥して、保護膜を形成する乾燥工程と、を備える。
まず、ダイシングの対象となる基板を準備する。
図1に基板10の断面を模式的に示す。
基板10は、複数の素子領域R1と素子領域R1を画定する分割領域R2とを備えるとともに、第1の面10X、第2の面10Yおよび端面10Zを備える。基板10は、例えば、半導体層11と、半導体層11の第1の面10X側に積層される回路層12と、を備える。基板10の分割領域R2をエッチングすることにより素子チップが得られる。
フレーム21は、例えば、基板10より大きい開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム21は、保持シート22および基板10を保持した状態で搬送できる程度の剛性を有している。フレーム21の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム21には、位置決めのためのノッチ21aやコーナーカット21bが設けられていてもよい。フレーム21の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。以下、フレーム21と、フレーム21に固定された保持シート22とを併せて、搬送キャリア20と称する。
保持シート22の材質は特に限定されない。なかでも、基板10が貼着され易い点で、保持シート22は、粘着層および基材層の積層体であることが好ましい。
第2工程は、保護膜の原料および溶媒を含む原料液を、基板10および保持シート22に液体状で供給して、基板10の第1の面10Xおよび端面10Z(以下、まとめて基板の表面と称す場合がある)を被覆する第1被覆層と、第1被覆層を取り囲み、かつ、保持シート22の少なくとも一部を被覆する第2被覆層と、を形成する塗布工程と、第1被覆層および第2被覆層を乾燥して、保護膜を形成する乾燥工程と、を備える。保護膜は、第1被覆層に対応する第1保護膜と、第2被覆層に対応する第2保護膜とを備える。
保護膜の原料および溶媒を含む原料液を、基板10だけでなく、保持シート22にも供給する。図3Aは、塗布工程における基板10、搬送キャリア20およびノズル301を模式的に示す断面図である。塗布工程および乾燥工程において、基板10を保持する搬送キャリア20は、例えば、テーブル302に水平に載置される。テーブル302は、搬送キャリア20を吸着することができる機構(図示せず)を備えていてもよい。
続いて、第1被覆層31aおよび第2被覆層31bを乾燥して、各被覆層に含まれる溶媒を除去し、保護膜40を形成する。保護膜40は、第1被覆層31aに対応する第1保護膜と、第2被覆層31bに対応する第2保護膜とを備える。図3Cは、乾燥工程により形成された保護膜40を備える基板10および搬送キャリア20を模式的に示す断面図である。
保護膜40に開口を形成して、分割領域R2を露出させる。
図4は、開口が形成された基板を保持する保持シートを模式的に示す断面図である。
本工程では、基板10をプラズマに晒して、開口から露出する分割領域R2を第2の面10Yまでエッチングし、基板10から複数の素子チップを形成する。複数の素子チップは、保持シート22に保持された状態で得られる。図5に、素子チップ200の断面を模式的に示す。
プラズマ処理装置100は、ステージ111を備えている。搬送キャリア20は、保持シート22の第3の面22Xが上方を向くように、ステージ111に搭載される。ステージ111は、搬送キャリア20の全体を載置できる程度の大きさを備える。ステージ111の上方には、基板10の少なくとも一部を露出させるための窓部124Wを有するカバー124が配置されている。カバー124には、フレーム21がステージ111に載置されている状態のとき、フレーム21を押圧するための押さえ部材107が配置されている。押さえ部材107は、例えば、フレーム21と点接触できる部材(例えば、コイルバネや弾力性を有する樹脂)である。これにより、フレーム21およびカバー124の熱が互いに影響し合うことを抑制しながら、フレーム21の歪みを矯正することができる。
基板10の搬入の際、真空チャンバ103内では、昇降ロッド121の駆動により、カバー124が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア20が搬入される。複数の支持部122は、上昇した状態で待機している。搬送キャリア20がステージ111上方の所定の位置に到達すると、支持部122に搬送キャリア20が受け渡される。搬送キャリア20は、保持シート22の粘着層が上方を向くように、支持部122の上端面に受け渡される。
素子チップ200は、例えば、保持シート22の第4の面22Y側から、保持シート22とともに突き上げピンで突き上げる。これにより、素子チップ200の少なくとも一部は、保持シート22から浮き上がる。その後、ピックアップ装置により、素子チップ200は保持シート22から取り外される。
本実施形態は、第2工程の前に、保持シート22の第3の面22Xに、基板10を取り囲む環状の凸部を形成する第5工程を備え、塗布工程において、原料液30を、上記凸部に囲まれた領域に供給すること以外、第1実施形態と同様である。図7Aは、本実施形態に係る基板および凸部が形成された搬送キャリアの上面図であり、図7Bは、図7AのB−B線における断面図である。図7Aでは、便宜上、凸部60にハッチングを付して示している。
本実施形態は、第2工程の前に、保持シート22の第3の面22Xに、基板10を取り囲み、原料液30に対する濡れ性の低い環状の表面処理領域を形成する第6工程を備え、塗布工程において、原料液30を、上記表面処理領域に囲まれた領域に供給すること以外、第1実施形態と同様である。図8Aは、本実施形態に係る基板および表面処理領域が形成された搬送キャリアの上面図であり、図8Bは、図8AのC−C線における断面図である。図8Aでは、便宜上、表面処理領域70にハッチングを付して示している。
本実施形態は、塗布工程において、保持シート22のフレーム21との貼着領域(第1貼着領域22a)が、保持シート22の基板10との貼着領域(第2貼着領域22b)よりも上方に配置されていること以外、第1実施形態と同様である。図9は、本実施形態に係る塗布工程における基板、搬送キャリアを示す断面図である。
10X:第1の面
10Y:第2の面
10Z:端面
11:半導体層
12:回路層
20:搬送キャリア
21:フレーム
21X:対向面
21a:ノッチ
21b:コーナーカット
22:保持シート
22X:第3の面
22Y:第4の面
22a:第1貼着領域
22b:第2貼着領域
30:原料液
31:被覆層
31a:第1被覆層
31b:第2被覆層
40:保護膜
40a:第1保護膜
40b:第2保護膜
60:凸部
70:表面処理領域
100:プラズマ処理装置
103:真空チャンバ
103a:ガス導入口
103b:排気口
108:誘電体部材
109:第1の電極
110A:第1の高周波電源
110B:第2の高周波電源
111:ステージ
112:プロセスガス源
113:アッシングガス源
114:減圧機構
115:電極層
116:金属層
117:基台
118:外周部
119:ESC電極
120:第2の電極
121:昇降ロッド
122:支持部
123A、123B:昇降機構
124:カバー
124W:窓部
125:冷媒循環装置
126:直流電源
127:冷媒流路
128:制御装置
129:外周リング
140:保護膜
200:素子チップ
301:ノズル
302:テーブル
Claims (5)
- 保持シートに保持された基板から、プラズマエッチングにより素子チップを製造する方法であって、
前記基板は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有しており、
前記素子チップの製造方法は、
前記保持シートに前記第2の面が貼着された前記基板を準備する第1工程と、
前記保持シートの少なくとも一部および前記保持シートに貼着された前記基板を被覆する保護膜を形成する第2工程と、
前記保護膜に開口を形成して、前記第1の面における前記分割領域を露出させる第3工程と、
露出した前記分割領域の前記第1の面から前記第2の面までをプラズマエッチングして、前記基板を複数の素子チップに個片化する第4工程と、を備え、
前記保持シートは前記基板よりも大きく、
前記第2工程は、前記保護膜の原料および溶媒を含む原料液を、前記基板および前記保持シートに液体状で供給して、前記第1の面および前記基板の端面を被覆し、流動性を備える第1被覆層と、前記第1被覆層を取り囲み、かつ、前記保持シートの少なくとも一部を被覆し、流動性を備える第2被覆層と、を形成する塗布工程と、
前記第1被覆層および前記第2被覆層を乾燥して、前記保護膜を形成する乾燥工程と、を備える、素子チップの製造方法。 - 前記塗布工程において、前記第2被覆層の厚みは、前記基板の厚みよりも大きい、請求項1に記載の素子チップの製造方法。
- 前記第2工程の前に、前記保持シートに、前記基板を取り囲む環状の凸部を形成する第5工程を備え、
前記塗布工程において、前記原料液を、前記凸部に囲まれた領域に供給する、請求項1または2に記載の素子チップの製造方法。 - 前記第2工程の前に、前記保持シートに、前記基板を取り囲み、前記原料液に対する濡れ性の低い環状の表面処理領域を形成する第6工程を備え、
前記塗布工程において、前記原料液を、前記表面処理領域に囲まれた領域に供給する、請求項1または2に記載の素子チップの製造方法。 - 前記保持シートの外周縁は、環状体のフレームに貼着されており、
前記保持シートは、前記フレームが貼着する第1貼着領域と、前記基板が貼着する第2貼着領域とを備え、
前記塗布工程において、前記第1貼着領域は、前記第2貼着領域よりも上方に配置されている、請求項1または2に記載の素子チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018042328A JP7054813B2 (ja) | 2018-03-08 | 2018-03-08 | 素子チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018042328A JP7054813B2 (ja) | 2018-03-08 | 2018-03-08 | 素子チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019160883A true JP2019160883A (ja) | 2019-09-19 |
JP7054813B2 JP7054813B2 (ja) | 2022-04-15 |
Family
ID=67992664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018042328A Active JP7054813B2 (ja) | 2018-03-08 | 2018-03-08 | 素子チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7054813B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11830758B2 (en) | 2020-12-03 | 2023-11-28 | Panasonic Intellectual Property Management Co., Ltd. | Plasma processing method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000354819A (ja) * | 1999-06-14 | 2000-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 平坦樹脂膜の形成装置および形成方法 |
JP2011258823A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体基板 |
JP2018006677A (ja) * | 2016-07-07 | 2018-01-11 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
-
2018
- 2018-03-08 JP JP2018042328A patent/JP7054813B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000354819A (ja) * | 1999-06-14 | 2000-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 平坦樹脂膜の形成装置および形成方法 |
JP2011258823A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体基板 |
JP2018006677A (ja) * | 2016-07-07 | 2018-01-11 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11830758B2 (en) | 2020-12-03 | 2023-11-28 | Panasonic Intellectual Property Management Co., Ltd. | Plasma processing method |
JP7539045B2 (ja) | 2020-12-03 | 2024-08-23 | パナソニックIpマネジメント株式会社 | プラズマ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7054813B2 (ja) | 2022-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6994646B2 (ja) | 素子チップの製造方法 | |
US10049933B2 (en) | Element chip manufacturing method | |
JP2018137405A (ja) | 素子チップおよびその製造方法 | |
CN107180754B (zh) | 等离子体处理方法 | |
JP2017162998A (ja) | 素子チップの製造方法 | |
JP6604476B2 (ja) | 素子チップの製造方法 | |
JP2017216302A (ja) | 素子チップの製造方法 | |
CN107871659B (zh) | 元件芯片的制造方法 | |
US10964597B2 (en) | Element chip manufacturing method | |
JP6524564B2 (ja) | 素子チップの製造方法および基板加熱装置 | |
JP7170261B2 (ja) | 素子チップの製造方法 | |
JP7054813B2 (ja) | 素子チップの製造方法 | |
US11219929B2 (en) | Element chip cleaning method, element chip cleaning apparatus, and element chip manufacturing method | |
JP7209246B2 (ja) | 素子チップの製造方法 | |
US11688641B2 (en) | Element chip isolation method using laser grooving and plasma etching | |
JP7316638B2 (ja) | 樹脂組成物、樹脂被覆基板および素子チップの製造方法 | |
JP7281764B2 (ja) | 素子チップの製造方法 | |
JP7390615B2 (ja) | 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法 | |
JP2021034552A (ja) | 素子チップのスムージング方法および素子チップの製造方法 | |
JP7390614B2 (ja) | 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法 | |
US11682575B2 (en) | Plasma processing apparatus, plasma processing method, and element chip manufacturing method | |
US11817323B2 (en) | Etching method and element chip manufacturing method | |
JP7213477B2 (ja) | 素子チップの製造方法 | |
JP2020188154A (ja) | 樹脂組成物、樹脂被覆基板および素子チップの製造方法 | |
JP2020035791A (ja) | 素子チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220309 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7054813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |