CN1692493A - 半导体晶片的切割方法和切割方法中使用的保护片 - Google Patents
半导体晶片的切割方法和切割方法中使用的保护片 Download PDFInfo
- Publication number
- CN1692493A CN1692493A CNA2003801005002A CN200380100500A CN1692493A CN 1692493 A CN1692493 A CN 1692493A CN A2003801005002 A CNA2003801005002 A CN A2003801005002A CN 200380100500 A CN200380100500 A CN 200380100500A CN 1692493 A CN1692493 A CN 1692493A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- plasma
- cutting
- screening glass
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000005520 cutting process Methods 0.000 title claims abstract description 63
- 230000001681 protective effect Effects 0.000 title abstract 3
- 238000001020 plasma etching Methods 0.000 claims abstract description 55
- 239000011521 glass Substances 0.000 claims description 66
- 238000012216 screening Methods 0.000 claims description 66
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 19
- 230000006378 damage Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract 3
- 239000012790 adhesive layer Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 53
- 239000007789 gas Substances 0.000 description 34
- 238000009832 plasma treatment Methods 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000003685 thermal hair damage Effects 0.000 description 6
- 239000000110 cooling liquid Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000007664 blowing Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012809 cooling fluid Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000008246 gaseous mixture Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000803 paradoxical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
在通过等离子蚀刻切割半导体晶片6的半导体晶片切割方法中,保护片30通过粘结层30c粘到电路形成面6a上,在保护片30上,在绝缘片30a的一个面上形成有等离子蚀刻率低的金属层30b,并且等离子从掩模侧暴露于电路形成面6a的相对侧,通过用抗蚀剂膜31a覆盖除切割线31b以外的区域而形成掩模,以便在切割线部分上进行等离子蚀刻。由于以上结构,使用金属层作为蚀刻停止层来抑制蚀刻进程是可能的。因此,能够避免蚀刻进程的波动,并且能够防止引起保护片的热损坏。
Description
技术领域
本发明涉及一种利用等离子蚀刻来切割半导体晶片的方法。本发明也涉及一种在切割半导体晶片的方法中使用的保护片。
背景技术
安装在电子设备面板上的半导体器件通常以一种方式制成:引线框的引脚和金属凸点连接着半导体元件,在晶片状态下在该半导体元件上形成了电路图形,并且该半导体元件经过封装工艺,使得它们能用树脂密封。由于电子设备近来的小型化,半导体器件的尺寸也被减小。尤其是,积极研究减小半导体元件的厚度。
厚度减小的半导体元件的机械强度降低,以至于在划片步骤中进行的切割工艺中半导体元件易碎,在划片步骤中,晶片状态的半导体元件被切割成单个,并且加工产量不可避免地降低。关于厚度减少的半导体元件的切割方法,代替机械切割方法,提议采用等离子划片方法,其中在通过等离子蚀刻行为形成切割槽时切割半导体晶片。关于这种方法,例如,参见日本公报JP-A-2002-93752。
然而,在上述现有技术的等离子划片工艺中,由于利用等离子进行的蚀刻行为缺乏均匀性,引起下述问题,且尚未解决。在等离子蚀刻工艺中,在半导体晶片上进行掩蔽,其中除了切割线以外的区域被抗蚀剂层覆盖。完成掩蔽之后,半导体晶片被装入等离子处理装置的处理室中,并且仅仅切割线区域暴露在处理室中的等离子下,以便通过蚀刻除去这些部分。
关于这一点,表示通过等离子进行的蚀刻程度的蚀刻率不必然是均匀的。因此,处理室中蚀刻率分布波动。因此,在处理室中进行的等离子划片工艺中,切割线部分(其处于高蚀刻率范围)的硅比其它部分的硅更快被去除。因此,在这些部分,切割更快地完成。
这些高蚀刻率部分中的切割线连续地暴露至等离子,直到位于低蚀刻率区域的切割线部分中的硅被除去。由此,当硅从高蚀刻率区域被完全除去时,在半导体晶片的下表面侧上的保护片被直接暴露在等离子下。
当等离子处理在上述状态下继续的时候,由等离子产生的热量直接作用于保护片。结果,存在保护片过热、燃烧和变形的可能性。依照传统的等离子划片方法,不可能有效地防止保护片被等离子蚀刻行为缺乏均匀性而引起的热量所损坏。
发明内容
因此,本发明要解决的技术问题是提供一种切割半导体晶片的方法,能够防止保护片被利用等离子蚀刻切割半导体晶片时产生的热量所损坏。本发明要解决的另一技术问题是提供用在半导体晶片切割方法中的保护片。
依照本发明,一种切割半导体晶片的方法,其中在半导体晶片的第一面上形成有半导体元件,通过等离子蚀刻从与第一面相反的第二面切割半导体晶片,包括:片附加步骤,附加保护片在第一面上;掩模形成步骤,形成掩模以确定用于切割半导体晶片的、第二面上的切割线;以及等离子蚀刻步骤,通过从掩模侧暴露半导体晶片给等离子来在切割线部分上进行等离子蚀刻,其中保护片由成为基底材料的绝缘片和设置在绝缘片的一个面上的、其等离子蚀刻率低于半导体晶片的金属层组成,并且在片附加步骤中将金属层侧经由粘结层附加到第一面上。
优选地,用在等离子划片步骤中的等离子产生气体可以至少含有氟气,且金属层可以含有铝或者铜。
依照本发明的另一个方面,提供了用于半导体晶片切割方法的保护片,当通过等离子蚀刻从与第一面相反的第二面切割半导体晶片时,该保护片附加到半导体晶片的第一面上,半导体元件形成于半导体晶片的第一面上,保护片包括:成为基底材料的绝缘片;和设置在绝缘片的一个面上并由金属构成的金属层,其等离子蚀刻率低于半导体晶片的等离子蚀刻率。
优选地,用于等离子蚀刻的等离子产生气体可以至少含有氟气,金属层可以含有铝或者铜。
而且,在金属层的面上可以提供粘结层。
依照本发明,在用等离子蚀刻切割半导体晶片的方法中,使用了保护片,在保护片上,在作为基底材料的绝缘片的一个面上形成有其等离子蚀刻率低于半导体晶片的等离子蚀刻率的金属层,并且该金属层用作蚀刻停止层,用于抑制等离子蚀刻进程。综上所述,很可能实现有效等离子蚀刻操作,其中避免了等离子蚀刻进程的波动,使得能够防止在切割工艺中出现保护片的热损坏。
附图说明
图1是本发明实施例的等离子处理装置的横剖面侧视图;
图2是本发明实施例的等离子处理装置的下电极的部分横剖面图;
图3(a)和图3(b)是本发明实施例的等离子处理装置的横剖面图;
图4(a)到图4(e)是解释本发明实施例的半导体器件制造方法的工艺的示意图;
图5是本发明实施例的等离子处理方法的流程图;以及
图6(a)到图6(c)是解释本发明实施例的半导体器件制造方法的工艺的示意图。
具体实施方式
接下来,参照附图,本发明实施例将在下文解释。
首先,参照图1至图3(b),等离子处理装置将在下文解释。该等离子处理装置用在半导体器件的制造工艺中,半导体器件以一种方式获得,即,半导体晶片(在其电路形成面(第一面)上形成了多个半导体元件)被分割成单个半导体元件,以便得到厚度不超过100um的半导体器件。
在这种半导体器件的制造工艺中,首先,由一种材料(其等离子蚀刻率比作为半导体主要材料的硅的等离子蚀刻率低)制成的保护片被附加到半导体晶片的电路形成面。在与半导体晶片的电路形成面相对的反面上,形成用于确定切割线的掩模,该切割线用来将半导体晶片分割为单个半导体元件。通过本等离子处理装置在上述半导体晶片上进行等离子划片步骤。
在图1中,在真空室1内部提供了用于在半导体晶片上进行等离子处理的处理室2。该处理室2形成了一个紧密封空间,以便在压力降低的状态下产生等离子。在处理室2内部的下部,设置下电极3。在下电极3的上部,设置与下电极3相对的上电极4。下电极3和上电极4分别形成圆柱形,并彼此同心地设置在处理室2内。
下电极3由导体材料如铝制成。下电极3的外形以一种方式形成,即,支撑部分3b从盘状电极部分3a向下延伸。当支撑部分3b经绝缘材料5c被真空室1握持时,下电极3被电绝缘地安装。按照与下电极3同样的方式,上电极4由导体材料例如铝制成。支撑部分4b从盘状电极部分4a向上延伸。
支撑部分4b与真空室1电连通,且能被图中未示出的电极提升机械装置24升高。在上电极4降低的条件下,产生用于等离子处理的等离子放电的放电空间在上电极4和下电极3之间形成。电极提升机械装置24作为电极距离改变装置。当上电极4被电极提升机械装置24提高时,能改变下电极3和上电极4之间的电极距离。
接下来,将解释下电极3和待加工的半导体晶片的结构。下电极3的电极部分3a的上表面是一个平面形状吸持面,在其上放置半导体晶片。在吸持面的外围部分提供绝缘涂层3f。绝缘涂层3f由陶瓷如铝制成。由于以上结构,下电极3的外围部分与放电空间2b中产生的等离子绝缘,以便能够防止异常放电的发生。
图2是一幅状态图,表明在等离子划片开始之前,半导体晶片6被放在下电极3上。半导体晶片6是半导体基板,其主要成分是硅。保护片30附着在半导体晶片6的表面(图2中的下表面)的电路形成面(第一面)。在半导体晶片6被放在下电极3上的情况下,保护片30和电极部分3a的吸持面3g紧密接触。
保护片由一种方式构造,即,其等离子蚀刻率低于半导体晶片6的金属层(例如,含有铝或者铜的金属层30b)形成在基底材料的绝缘片30a的一个面上,以及粘结层30c提供在金属层30b的表面上,如图6所示。在将保护片30附加到半导体晶片6上的情况下,金属层30b一侧经由粘结层30c附着到电路形成面上。
由于前述,即使由于等离子划片工艺中等离子的蚀刻率分布不均匀造成半导体晶片的蚀刻率局部波动,金属层30b起到蚀刻停止层的功能。
绝缘片30a是由绝缘树脂如聚烯烃、聚酰亚胺或聚对酞酸乙二酯制成的树脂片,并形成100um厚的膜。在保护片30附着到半导体晶片6的情况下,当半导体晶片6被静电吸附到电极部分3a的吸持面3g时,绝缘片30a起到电介质体的功能。
在与电路形成面相对侧(图2中的上侧)的反面(第二面)上,形成用于确定后述等离子划片工艺中切割线的掩模。在如后述机械加工反面之后,当利用抗蚀剂膜进行构图时形成了该掩模。综上所述,除了作为等离子蚀刻目标的切割线31b部分以外的区域被树脂膜31a覆盖。
如图2所示,在下电极3中设置有多个朝向吸持面3g开口的吸引孔3e。这些吸引孔3e和设置在下电极3中的抽气孔3c相连通。如图1所示,抽气孔3c经由气体管道转换阀11和抽真空泵12相连。气体管道转换阀11和提供氮气的N2供气部件13相连。当气体管道转换阀11转换时,抽气孔3c可以有选择地在抽真空泵12和N2供气部件13之间切换连接。
在抽气孔3c和抽真空泵12相连通的条件下驱动真空泵12时,从吸引孔3e进行抽真空,并且放在下电极3上的半导体晶片6被真空吸持。因此,吸引孔3e、抽气孔3c和抽真空泵12构成了吸持装置,当从朝向下电极3的吸持面3g开口的吸引孔3e进行抽真空时,在保护片30紧紧接触电极部分3a的吸持面3g的条件下吸持半导体晶片6。
当抽气孔3c和N2供气部件13连接时,N2气能从吸引孔3e吹出到保护片30的下表面。正如后文所述,该N2气(从吸引孔3e吹出到保护片30的下表面)被吹出的目的是强行把保护片30从吸持面3g分开。
冷却液流道3d(其中流动着用于冷却的冷却液)提供在下电极3中。冷却液流道3d和冷却机构10相连。当冷却机构10被驱动时,冷却液(如冷却水)在冷却液流道3d中循环。因此,下电极3和下电极3上的保护片30(其温度通过等离子处理工艺中产生的热量而升高)通过循环冷却液被冷却。冷却液流道3d和冷却机构10组成了用于冷却下电极3的冷却装置。
与处理室2连通的排气口1a经由排气转换阀7和真空泵8相连。当排气转换阀7转换且真空泵8工作时,真空室1的处理室2的内部通过抽真空排气,使得处理室2中的压力能够降低。处理室2中装有压力传感器28,图中未画出。当根据通过该压力传感器28测试压力的结果来控制真空泵8时,处理室2中的压力能降低到理想值。真空泵8组成了将处理室2中的压力降低到理想值的降压装置。当排气转换阀7转换到大气一侧时,大气进入处理室2中,且处理室2中的压力能恢复到大气压。
接下来,将详细解释上电极4。上电极4包括:中心电极4a;和用绝缘材料制成的、包绕电极部分4a且延伸到中心电极4a的外周缘部分的延伸部分4f。延伸部分4f的外形比下电极3的外形大,且设置为延伸到下电极3外部。在上电极4的底表面上的中心部分处提供鼓气部分4e。
鼓气部分4e提供产生等离子的气体,该等离子用于在形成于上电极4和下电极3之间的放电空间中产生等离子放电。鼓气部分4e是一个圆盘状构件,其由多孔材料制成,里面有许多微孔。用于产生等离子的气体经微孔从气体停留空间4g均匀地吹出到放电空间中,使得气体能均匀供给。
与气体停留空间4g连通的供气孔4c设置于支撑部分4b中。供气孔4c经由气体流速调节部分19和气体开关阀20连接到第一等离子产生供气部分21。等离子产生供气部分21提供含有氟气的混合气,如其中六氟化硫(SF6)或四氟化碳(CF4)与氦气混合的混合气。
当气体开关阀20打开时,可以将等离子产生气体从等离子产生供气部分21经由鼓气部分4e供应到放电空间2b中。
在上述等离子产生供气系统中,当根据来自控制部分(图中未示出)的命令来控制气体流速调节部分19时,供应到放电空间2b中的气体的流速可任意调节。综上所述,依照预先设定的等离子处理条件,并且依照由压力传感器探测的处理室2中的压力,控制其中供应了等离子产生气体的处理室2中的压力。因此,气体流速调节部分19组成了控制处理室2中压力的压力控制装置。
下电极3经由匹配电路16电连接到高频电源部分17。当高频电源部分17被驱动时,高频电压被施加到上电极4和下电极3之间,上电极4电连接到与接地部分9相连的真空室1。综上所述,在上电极4和下电极3之间的放电空间2b中产生等离子放电。由此,供应给处理室2的等离子产生气体被转换成等离子状态。在产生等离子的情况下,匹配电路16在处理室2中的等离子放电电路和高频电源部分17之间进行阻抗匹配。
下电极3经RF滤波器15连接到静电吸引直流电源部分18。当静电吸引直流电源部分18工作时,如图3(a)所示,负电荷累积在下电极3的表面上。通过驱动高频电源部分17,在处理室2中产生等离子,如图3(b)中打点部分33所示,经等离子在处理室2中形成直流电流外加电路(DCcurrent impressing circuit)32,以连接经保护片30放在吸持面3g上的半导体晶片6和接地部分9。综上所述,形成闭合电路,其中下电极3、RF滤波器15、静电吸引直流电源部分18、接地部分9、等离子、和半导体晶片6按此序列顺序地连接在一起,并且正电荷累积在半导体晶片6上。
库仑力作用在负电荷和正电荷之间,负电荷累积在由导体材料制成的下电极3的吸持面3g上,正电荷经由含有绝缘层的保护片30(其是一个电介质体)累积在半导体晶片6上。通过这个库仑力,半导体晶片6被下电极3吸持。同时,RF滤波器15防止高频电源部分17的高频电压直接加给静电吸引直流电源部分18。关于这一点,静电吸引直流电源部分18的极性可以反接。
上述结构中,静电吸引直流电源部分18构成直流电压外加装置,当直流电压施加到下电极3上时,利用作用于半导体晶片6和下电极3的吸持面3g(它们通过保护片30彼此隔开)之间的库仑力,来静电吸引半导体晶片6。也就是说,关于用于吸持半导体晶片6在下电极3上的吸持装置,提供了通过真空经由朝向吸持面3g开口的多个吸引孔3e来吸引保护片30的真空吸引装置和上面提及的直流电压外加装置,这两种类型的装置被恰当使用。
在处理室2的一侧,提供了一个开口部分(图中未示出),其能够自由开关,用于将待加工物体运进和运出。
在输送进和输送出半导体晶片6的情况下,上电极4被电极提高机构升高,并且确保在下电极3上有输送空间。在这种条件下,半导体晶片6经开口部分通过晶片输送机构运进和运出。
等离子处理装置的构成前文已提及。参照图4和其它附图,将解释使用上面提及的等离子处理装置来制作半导体器件的方法和运用在该半导体器件制作方法的工艺中的等离子处理方法。
首先,在图4(a)中,参考数字6指半导体晶片,在半导体晶片上形成了多个半导体元件,通过机械加工减少半导体晶片的厚度。在之前进行的厚度减少步骤中,厚度被减少到不超过100um的值。在厚度减少步骤之前,保护片30被附加到半导体晶片6的电路形成面(第一面)上(片附加步骤)。
在这种情况下,保护片30的外形和半导体晶片6的外形相同,使得保护片30能覆盖整个电路形成面6a,而不会突出到半导体晶片6的外面。综上所述,在之后进行的等离子处理过程中,保护片30不会暴露给等离子。因此,可以防止保护片30受到等离子的损坏。
在厚度减少步骤后,在半导体晶片6的电路形成面6a的背面(第二面)上,形成覆盖半导体晶片6整个表面的抗蚀剂膜31。该抗蚀剂膜31用来形成掩模,以确定将半导体晶片6划分成单个半导体元件的切割线。通过光刻法在抗蚀剂膜31上进行构图,以便除去与切割线31b对应的抗蚀剂膜31部分。综上所述,在半导体晶片6的背面上,形成了掩模,除切割线31b部分外的区域被抗蚀剂膜31a覆盖。这种状态下具有掩模的半导体晶片6成为将要用等离子处理方法加工的物体(掩模形成步骤)。
参照图5所示的流程图并且还参照各个附图,下文将要解释等离子处理方法,待加工的物体是这种具有掩模的半导体晶片6。首先,具有掩模的半导体晶片6被输送到处理室2中(ST1)。接下来,真空吸引泵12工作,以便通过真空从吸引孔3e吸引,并且接通半导体晶片6的真空吸引和接通静电吸引直流电源部分18(ST2)。当保护片30紧紧地接触下电极3的吸持面3g时,通过这个真空吸引,半导体晶片6被下电极3吸持。
此后,关闭处理室2的门,并降低上电极4(ST3)。综上所述,上电极4和下电极3之间的电极距离被设定在等离子处理条件所要求的电极距离。接下来,真空泵8工作,以便开始减压处理室2(ST4)。当处理室2中的真空度达到预定值时,从等离子产生供气部分21供给由含有六氟化硫和氦气的混合气体组成的蚀刻气体(等离子划片气体)(ST5)。
当处理室2中的压力达到等离子处理条件所示值时,高频电源18工作,高频电压被加到上电极4和下电极3之间,使得开始等离子放电(ST6)。综上所述,含有氟气的等离子划片气体在上电极4和下电极3之间的放电空间中被转换成等离子态。通过等离子的产生,氟气如六氟化硫从掩模侧(抗蚀剂膜31a侧)照射到半导体晶片6。经过此等离子照射,仅仅半导体晶片6的主要材料的硅的一部分(其是未被抗蚀剂膜31a覆盖的切割线31b部分)通过氟气等离子被等离子蚀刻。
同时,直流电流施加电路形成在上电极4和下电极3之间的放电空间中,如图3所示。综上所述,静电吸引力在下电极3和半导体晶片6之间产生,使得半导体晶片6通过静电吸引力被吸持在下电极3上。因此,保护片30紧紧地接触下电极3的吸持面3g。由此,在等离子处理过程中,半导体晶片6能够被牢牢地吸持。同时,通过下电极3提供的冷却功能,保护片30能够被有效地冷却,使得能够防止出现由等离子放电产生的热损坏现象。
如图4(e)所示,当该等离子蚀刻发生时,切割槽6d仅形成在半导体晶片6上的切割线31b部分中。当该切割槽6d的深度达到半导体晶片6的整个厚度时,半导体晶片6被划分成单个半导体元件6c(等离子划片步骤)。
参照图6,下面将要解释等离子划片的发展过程。图6(a)是等离子划片开始前的状态示意图。保护片30经由粘结层30c被附加到半导体晶片6的电路形成面6a上。当等离子划片开始时,氟气等离子从掩模侧暴露,暴露至等离子的切割线31b部分被等离子蚀刻,并且在半导体晶片6的内部形成切割槽6d。
图6(b)是等离子蚀刻开始后、等离子处理时间已过去的状态剖面图,切割槽6d的形成已经发生。此时,由于处理室2中蚀刻率分布均匀性的缺乏,等离子蚀刻进程在切割槽31b之间波动。
例如,在图6(b)中,在位于图6(b)右侧的切割线31b位置处,因为在这个区域中蚀刻率高,切割槽6d已经完全穿透了半导体晶片6的整个厚度。因此,等离子蚀刻前进到暴露至等离子的粘结层30c。另一方面,在位于图中左侧的切割线31b位置处,切割槽6d还没有到达半导体晶片6的底表面,因为该区域中的蚀刻率低,也就是说,在此区域,切割不完全。
就通过等离子蚀刻形成切割槽而言,在槽宽度方向上,蚀刻进展程度不恒定。因此,槽下端部的横截面外形呈V字型,其中槽中心向下突出。因此,如图中右侧切割槽6d所示,即使在半导体晶片6的厚度已经被完全切透的状态下,切割槽6d在底部的槽宽小于切割槽31b的宽度。在半导体晶片6的划片过程中,就半导体晶片6的整个厚度而言,优选将半导体晶片6切割成使得能够形成均匀槽宽的切割槽。为了形成均匀槽宽的切割槽,按照传统的方法,必须使切割槽沿着厚度方向向下过度地前进。结果,保护片30被等离子蚀刻工艺中产生的热量所损坏。
图6(c)是等离子处理时间已经过去更长的状态示意图。当等离子蚀刻在图6(b)所示状态的两个切割线31b上进行时,首先,在位于图右侧的切割线31b上,切割槽6d前进到完全穿透粘结层30c并到达金属层30b。因为在氟气等离子作用在金属层30c上的情况下蚀刻率很低,在厚度方向上切割槽6d的进程实质上停止在金属层30b的表面。另一方面,等离子蚀刻连续地作用于半导体晶片6和粘结层30c上。因此,当等离子蚀刻连续地进行预定的一段时间后,切割槽在底部的槽宽变得与切割槽在上部的槽宽相等。因而,能够形成槽宽均匀的切割槽6d。
如上所述,在连续执行等离子蚀刻的过程中,在位于左侧的切割线31b上(其是低蚀刻率的区域),随着时间推移,形成了相对于粘结层30c全部厚度的切割槽6d。按照上面所述的同样方式,在厚度方向上的蚀刻进程停止在金属层30b的表面。当此后连续进行等离子蚀刻时,按上文所述的同样方式,切割槽6d在底部的槽宽变得与在上部的槽宽相同。利用这种方式,能够形成槽宽均匀的切割槽6d。
如上所述,设置于保护片30上的金属层30b作为蚀刻停止层,用于停止通过等离子蚀刻在厚度方向上形成槽的进程。当设置有蚀刻停止层时,能够防止出现因等离子在保护片30上引起的热损坏,同时能提供下述效应。
直到等离子蚀刻进展到图6(c)所示的状态,具有掩模的半导体晶片6连续地暴露至等离子,并且由等离子产生的热量集中在切割线31b位置处的切割槽6d的底部。因此,在图6(b)所示的状态下,在切割槽6d底部周边的保护片30被强烈地加热。即使在上述状态下,因为在保护片30上、在绝缘片30a和半导体晶片6之间提供了作为蚀刻停止层的金属层30b,则等离子蚀刻不会向下前进到绝缘片30a。
因为金属层30b由高热导率的材料如铝或铜构成,即使切割槽6d的周围被集中加热,热量扩散到保护片的整个表面。扩散的热传递到被冷却装置冷却的下电极3的吸持面3g。因此,在等离子蚀刻工艺中保护片不会过热,也就是说,没有问题出现,且等离子划片能够在良好的条件下进行。
当等离子处理连续进行一段预定的时间后,等离子划片完成。接着,等离子放电停止(ST7)。此后,真空泵8停止工作(ST8),且排气转换阀7转换使得它能够通向大气(ST9)。综上所述,处理室中的压力回到大气压。接着,真空吸引切断,并且切断静电吸引直流电源(ST10)。由此,已经被分割成单个半导体元件6c且被吸持在保护带30上的半导体晶片6脱离吸引。
此后,已经经过了等离子处理的半导体晶片6被运送出(ST11)。当氮气从吸引孔3e吹出时,半导体晶片6被未示出的操纵机构(例如吸引头)吸持并送出处理室2。在等离子划片工艺中,如上所述保护片30被半导体晶片6完全覆盖。因此,不会产生当保护片30暴露于等离子时引起的损伤,如热变形。由此,保护片30总是与吸持面3g和半导体晶片6紧密接触,完成它的功能。
与保护片30一起运送出的半导体晶片6被送到掩模去除步骤。如图4(d)所示,抗蚀剂膜31a从单个半导体元件6c上移走。接下来,半导体晶片6被送到剥片步骤,并从将半导体晶片6分割成单个半导体元件6c时得到的半导体器件的电路形成面剥离保护片30(剥片步骤)。剥片步骤以这样一种方式进行,即用于保持的粘结片37被粘到半导体元件6c的背面,以便每个半导体元件6c能被保持在粘结片37上,如图4(e)。
如上面所解释的,在本实施例切割半导体晶片的方法中,在通过等离子蚀刻切割半导体晶片的等离子划片工艺中,在保护片上,在作为基底材料的绝缘片的一个面上设置了其等离子蚀刻率低于半导体晶片等离子蚀刻率的金属层,该金属层作为抑制蚀刻进程的蚀刻停止层。
综上所述,解决传统上未被解决的热损坏问题成为可能,该热损坏由于缺乏蚀刻率的均匀性产生于保护片上,也就是说,可能解决当半导体晶片下表面侧上的保护片直接暴露于等离子并且完全除去高蚀刻率区域中的半导体晶片的硅时在保护片上引起的热损坏问题。
本实施例提供了一个实例,其中利用一种含有氟气的混合气体来执行等离子划片步骤。然而,可以当多种类型气体逐步改变时进行等离子划片步骤。例如,等离子产生供气装置的构成和工艺可以以一种方式改变,即半导体晶片的SiO2层被含有氢的氟气等离子蚀刻,并且保护膜(钝化膜)被氧气等离子蚀刻。
工业应用
根据本发明,在用等离子蚀刻方法切割半导体晶片的方法中,一保护片被设置在作为基底材料的绝缘片的一个面上,在保护片上形成了其等离子蚀刻率低于半导体晶片的等离子蚀刻率的金属层,并且该金属层用作抑制蚀刻进程的蚀刻停止层。因此,实现高效率、可避免进程波动的等离子蚀刻是可能的。而且,防止保护片被切割工艺中产生的热量所损坏是可能的。
Claims (6)
1.一种切割半导体晶片的方法,其中在所述半导体晶片的第一面上形成有半导体元件,通过等离子蚀刻从与所述第一面相对的第二面切割所述半导体晶片,包括:
片附加步骤,将保护片附加到所述第一面上;
掩模形成步骤,形成掩模以确定用于切割所述半导体晶片的、所述第二面上的切割线;和
等离子蚀刻步骤,通过从掩模侧暴露所述半导体晶片于等离子,在所述切割线部分上进行等离子蚀刻,
其中所述保护片由成为基底材料的绝缘片和位于所述绝缘片的一个面上的、比所述半导体晶片的等离子蚀刻率更低的金属层构成,以及
在所述片附加步骤中将金属层一侧经由粘结层附加到所述第一面上。
2.按照权利要求1的切割半导体晶片的方法,其中等离子划片步骤中使用的等离子产生气体至少包含氟气,以及所述金属层包含铝或者铜。
3.一种在切割半导体晶片的方法中使用的保护片,在所述半导体晶片的第一面上形成有半导体元件,当通过等离子蚀刻从与所述第一面相对的第二面切割所述半导体晶片时将所述保护片附加在所述半导体晶片的所述第一面上,所述保护片包括:
成为基底材料的绝缘片;以及
在所述绝缘片的一个面上设置的、由金属制成的金属层,其等离子蚀刻率低于所述半导体晶片的等离子蚀刻率。
4.按照权利要求3的用在切割半导体晶片方法中的保护片,其中用于等离子蚀刻中的等离子产生气体至少含有氟气,且所述金属层含有铝或者铜。
5.按照权利要求3的用于切割半导体晶片方法中的保护片,其中在所述金属层的面上设置粘结层。
6.按照权利要求4的用于切割半导体晶片方法中的保护片,其中在所述金属层的面上设置粘结层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002359051A JP4013753B2 (ja) | 2002-12-11 | 2002-12-11 | 半導体ウェハの切断方法 |
JP359051/2002 | 2002-12-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1692493A true CN1692493A (zh) | 2005-11-02 |
CN100356549C CN100356549C (zh) | 2007-12-19 |
Family
ID=32500922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801005002A Expired - Fee Related CN100356549C (zh) | 2002-12-11 | 2003-12-11 | 半导体晶片的切割方法和切割方法中使用的保护片 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7060531B2 (zh) |
EP (1) | EP1570519B1 (zh) |
JP (1) | JP4013753B2 (zh) |
KR (1) | KR100971760B1 (zh) |
CN (1) | CN100356549C (zh) |
AT (1) | ATE489727T1 (zh) |
AU (1) | AU2003295231A1 (zh) |
DE (1) | DE60335137D1 (zh) |
WO (1) | WO2004053981A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101374384B (zh) * | 2007-08-24 | 2010-10-06 | 富葵精密组件(深圳)有限公司 | 电路板用粘胶膜的切割方法 |
CN101542714B (zh) * | 2007-02-08 | 2011-01-26 | 松下电器产业株式会社 | 半导体芯片制造方法 |
CN102388438A (zh) * | 2009-04-10 | 2012-03-21 | 松下电器产业株式会社 | 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法 |
CN102388440A (zh) * | 2009-04-10 | 2012-03-21 | 松下电器产业株式会社 | 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法 |
CN105814666A (zh) * | 2013-12-10 | 2016-07-27 | 应用材料公司 | 用于划切晶片的方法与载具 |
CN106057738A (zh) * | 2015-04-17 | 2016-10-26 | 株式会社迪思科 | 晶片的分割方法 |
CN109075062A (zh) * | 2016-04-18 | 2018-12-21 | 库库创作股份有限公司 | 干式蚀刻装置的控制方法 |
CN111640827A (zh) * | 2019-03-01 | 2020-09-08 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED芯片的切割方法 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI231534B (en) * | 2003-12-11 | 2005-04-21 | Advanced Semiconductor Eng | Method for dicing a wafer |
JP4018096B2 (ja) | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
JP4288229B2 (ja) * | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
TWI267133B (en) * | 2005-06-03 | 2006-11-21 | Touch Micro System Tech | Method of segmenting a wafer |
JP2007180395A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US7871899B2 (en) * | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
JP4997955B2 (ja) * | 2006-12-18 | 2012-08-15 | パナソニック株式会社 | 半導体チップの製造方法 |
KR100828025B1 (ko) * | 2007-06-13 | 2008-05-08 | 삼성전자주식회사 | 웨이퍼 절단 방법 |
US7838424B2 (en) * | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
US7781310B2 (en) | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US7989319B2 (en) * | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US8012857B2 (en) * | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
JP2009260272A (ja) * | 2008-03-25 | 2009-11-05 | Panasonic Corp | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
KR101104134B1 (ko) * | 2009-10-30 | 2012-01-13 | 전자부품연구원 | 반도체 칩 패키징 방법 |
TWI430415B (zh) * | 2009-12-01 | 2014-03-11 | Xintec Inc | 晶片封裝體及其製造方法 |
US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
US9165833B2 (en) * | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US8384231B2 (en) | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US20110175209A1 (en) * | 2010-01-18 | 2011-07-21 | Seddon Michael J | Method of forming an em protected semiconductor die |
USRE46339E1 (en) * | 2011-03-14 | 2017-03-14 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
US8802545B2 (en) | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
JP5833411B2 (ja) * | 2011-11-11 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに液晶表示装置 |
US8815706B2 (en) | 2012-01-20 | 2014-08-26 | Infineon Technologies Ag | Methods of forming semiconductor devices |
US9553021B2 (en) * | 2012-09-03 | 2017-01-24 | Infineon Technologies Ag | Method for processing a wafer and method for dicing a wafer |
US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
KR102029646B1 (ko) * | 2013-01-31 | 2019-11-08 | 삼성전자 주식회사 | 반도체 장치 제조 방법 |
US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
US9112050B1 (en) * | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
US9472458B2 (en) * | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
JP6506606B2 (ja) * | 2015-04-27 | 2019-04-24 | 株式会社ディスコ | ウエーハの分割方法 |
JP6516125B2 (ja) * | 2015-09-07 | 2019-05-22 | パナソニックIpマネジメント株式会社 | プラズマ処理方法および電子部品の製造方法 |
JP6492288B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP6492287B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法 |
GB201518756D0 (en) | 2015-10-22 | 2015-12-09 | Spts Technologies Ltd | Apparatus for plasma dicing |
JP6575874B2 (ja) * | 2016-03-09 | 2019-09-18 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
WO2019104630A1 (zh) * | 2017-11-30 | 2019-06-06 | 深圳市柔宇科技有限公司 | 显示屏保护结构、显示组件及切割方法、贴膜方法 |
TWI825080B (zh) | 2018-03-30 | 2023-12-11 | 日商琳得科股份有限公司 | 半導體晶片的製造方法 |
US10916474B2 (en) * | 2018-06-25 | 2021-02-09 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
CN110634796A (zh) * | 2018-06-25 | 2019-12-31 | 半导体元件工业有限责任公司 | 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 |
US10607889B1 (en) * | 2018-09-19 | 2020-03-31 | Semiconductor Components Industries, Llc | Jet ablation die singulation systems and related methods |
US10818551B2 (en) | 2019-01-09 | 2020-10-27 | Semiconductor Components Industries, Llc | Plasma die singulation systems and related methods |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2836334B2 (ja) | 1992-01-23 | 1998-12-14 | 三菱電機株式会社 | 高出力半導体装置の製造方法 |
US5268065A (en) | 1992-12-21 | 1993-12-07 | Motorola, Inc. | Method for thinning a semiconductor wafer |
DE19618895A1 (de) | 1996-05-10 | 1997-11-13 | Itt Ind Gmbh Deutsche | Verfahren zum Bearbeiten von Seitenflächen elektronischer Elemente |
US5910687A (en) * | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
EP0860876A3 (de) * | 1997-02-21 | 1999-09-22 | DaimlerChrysler AG | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile |
US5972781A (en) | 1997-09-30 | 1999-10-26 | Siemens Aktiengesellschaft | Method for producing semiconductor chips |
JP2002093752A (ja) | 2000-09-14 | 2002-03-29 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
JP2002273824A (ja) * | 2001-03-16 | 2002-09-25 | Tomoegawa Paper Co Ltd | 接着剤付き銅箔積層体およびその作製方法 |
-
2002
- 2002-12-11 JP JP2002359051A patent/JP4013753B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-10 US US10/732,677 patent/US7060531B2/en not_active Expired - Fee Related
- 2003-12-11 AU AU2003295231A patent/AU2003295231A1/en not_active Abandoned
- 2003-12-11 EP EP03786235A patent/EP1570519B1/en not_active Expired - Lifetime
- 2003-12-11 WO PCT/JP2003/015887 patent/WO2004053981A1/en active Application Filing
- 2003-12-11 CN CNB2003801005002A patent/CN100356549C/zh not_active Expired - Fee Related
- 2003-12-11 AT AT03786235T patent/ATE489727T1/de not_active IP Right Cessation
- 2003-12-11 KR KR1020047019210A patent/KR100971760B1/ko not_active IP Right Cessation
- 2003-12-11 DE DE60335137T patent/DE60335137D1/de not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101542714B (zh) * | 2007-02-08 | 2011-01-26 | 松下电器产业株式会社 | 半导体芯片制造方法 |
CN101374384B (zh) * | 2007-08-24 | 2010-10-06 | 富葵精密组件(深圳)有限公司 | 电路板用粘胶膜的切割方法 |
CN102388438A (zh) * | 2009-04-10 | 2012-03-21 | 松下电器产业株式会社 | 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法 |
CN102388440A (zh) * | 2009-04-10 | 2012-03-21 | 松下电器产业株式会社 | 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法 |
CN102388438B (zh) * | 2009-04-10 | 2014-07-02 | 松下电器产业株式会社 | 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法 |
CN105814666A (zh) * | 2013-12-10 | 2016-07-27 | 应用材料公司 | 用于划切晶片的方法与载具 |
CN113421846A (zh) * | 2013-12-10 | 2021-09-21 | 应用材料公司 | 划切由载具支撑的晶片或基板的方法 |
CN106057738A (zh) * | 2015-04-17 | 2016-10-26 | 株式会社迪思科 | 晶片的分割方法 |
CN109075062A (zh) * | 2016-04-18 | 2018-12-21 | 库库创作股份有限公司 | 干式蚀刻装置的控制方法 |
CN109075062B (zh) * | 2016-04-18 | 2023-08-11 | 库库创作股份有限公司 | 干式蚀刻装置的控制方法 |
CN111640827A (zh) * | 2019-03-01 | 2020-09-08 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED芯片的切割方法 |
CN111640827B (zh) * | 2019-03-01 | 2021-03-12 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED芯片的切割方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040121611A1 (en) | 2004-06-24 |
JP4013753B2 (ja) | 2007-11-28 |
DE60335137D1 (de) | 2011-01-05 |
ATE489727T1 (de) | 2010-12-15 |
JP2004193305A (ja) | 2004-07-08 |
AU2003295231A1 (en) | 2004-06-30 |
KR100971760B1 (ko) | 2010-07-21 |
WO2004053981A1 (en) | 2004-06-24 |
EP1570519B1 (en) | 2010-11-24 |
KR20050084789A (ko) | 2005-08-29 |
US7060531B2 (en) | 2006-06-13 |
CN100356549C (zh) | 2007-12-19 |
EP1570519A1 (en) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1692493A (zh) | 半导体晶片的切割方法和切割方法中使用的保护片 | |
CN1306564C (zh) | 制造半导体器件的方法 | |
CN1261995C (zh) | 被处理体的保持装置 | |
TWI233153B (en) | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method | |
CN1294636C (zh) | 基板台及其制造方法以及等离子体处理装置 | |
CN1669109A (zh) | 等离子体处理设备和等离子体处理方法 | |
CN1692492A (zh) | 半导体器件制造方法、等离子处理设备及等离子处理方法 | |
US20050279459A1 (en) | Plasma treating apparatus and plasma treating method | |
CN1720349A (zh) | 以大气压力等离子体处理衬底表面的装置 | |
CN101040376A (zh) | 半导体芯片制造方法 | |
CN101038849A (zh) | 等离子体处理装置和方法以及聚焦环 | |
CN1842242A (zh) | 等离子体处理装置和等离子体处理方法 | |
US6239036B1 (en) | Apparatus and method for plasma etching | |
CN1897243A (zh) | 静电吸附电极、基板处理装置和静电吸附电极的制造方法 | |
US11189480B2 (en) | Element chip manufacturing method | |
CN1228820C (zh) | 等离子体处理装置以及等离子体处理方法 | |
CN107180753A (zh) | 元件芯片的制造方法 | |
CN1679148A (zh) | 等离子体处理方法及等离子体处理装置 | |
JP4245868B2 (ja) | 基板載置部材の再利用方法、基板載置部材および基板処理装置 | |
CN100341125C (zh) | 电子部件安装设备及方法 | |
JP2004247443A (ja) | 半導体ウエーハの加工方法 | |
JP4227865B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
JP3356654B2 (ja) | 半導体ウエハ成膜装置 | |
CN101042989A (zh) | 等离子体处理装置 | |
CN1638084A (zh) | 静电卡盘、基片支持、夹具和电极结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20211211 |