CN105814666A - 用于划切晶片的方法与载具 - Google Patents

用于划切晶片的方法与载具 Download PDF

Info

Publication number
CN105814666A
CN105814666A CN201480066583.6A CN201480066583A CN105814666A CN 105814666 A CN105814666 A CN 105814666A CN 201480066583 A CN201480066583 A CN 201480066583A CN 105814666 A CN105814666 A CN 105814666A
Authority
CN
China
Prior art keywords
wafer
etch
carrier
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480066583.6A
Other languages
English (en)
Inventor
J·M·霍尔登
B·伊顿
A·伊耶
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN202110540233.0A priority Critical patent/CN113421846A/zh
Publication of CN105814666A publication Critical patent/CN105814666A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/18—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine for positioning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

描述了划切半导体晶片的方法以及用于划切半导体晶片的载具，每一个晶片都具有多个集成电路。在示例中，用于在蚀刻工艺中支撑晶片或基板的载具包含框，所述框具有环绕内开口的周界。所述载具也包含带，所述带耦合至所述框，并且设置在所述框的所述内开口下方，所述带包括设置在支撑层上方的蚀刻终止层。

Description

用于划切晶片的方法与载具
相关申请的交叉引用
本申请主张于2013年12月10日提交的美国临时申请第61/914,323号的权益，此美国临时申请的完整内容以引用的方式并入本文。
背景
1)技术领域
本发明的实施例涉及半导体处理领域，并且特别涉及划切半导体晶片的方法以及用于划切半导体晶片的载具，所述半导体晶片中的每一个上都具有多个集成电路。
2)背景技术
在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(也称为基板)上。一般而言，利用半导电的、导电的或绝缘的各种材料层来形成集成电路。使用各种公知工艺来掺杂、沉积并蚀刻这些材料以形成集成电路。每一个晶片经处理以形成大量含有被称作管芯(dice)的集成电路的单个区域。
在集成电路形成工艺之后，晶片经“划切(dice)”以将单个管芯彼此分开以用于封装或用于在较大电路内以未封装形式使用。用于晶片划切的两个主要技术为划片(scribing)和锯切(sawing)。对于划片，沿预先形成的划片线(scribeline)、跨晶片表面来移动尖端镶有金刚石的划片器。这些划片线沿管芯之间的空间延伸。这些空间通常被称作“划切道(street)”。金刚石划片器沿划切道、在晶片表面中形成浅划痕(scratch)。当施加压力时(例如，使用滚轴(roller))，晶片沿划片线分开。晶片中的破裂遵循晶片基板的晶格结构。划片可用于厚度约10密耳(千分之一英寸)或更小的晶片。对于较厚的晶片，当前锯切是用于划切的较佳方法。
对于锯切，以每分钟高转数旋转的尖端镶有金刚石的锯接触晶片表面，并且沿划切道来锯切晶片。晶片安装在支撑构件(例如，跨膜框伸展的附着膜)上，并且重复地将锯应用于竖直划切道和水平划切道两者。划片或锯切中的任一者的一个问题在于，碎片(chip)和凿痕(gouge)可能沿管芯的被切断的边缘形成。此外，裂缝(crack)可能形成且从管芯的边缘传播到基板中，并且导致集成电路无效。碎裂(chipping)和开裂(cracking)对于划片尤其是问题，因为方形或矩形的管芯仅一侧可以沿结晶结构的<110>方向被划片。因此，管芯的另一侧的裂开导致锯齿状(jagged)的分离线。由于碎裂和开裂，在晶片上的管芯之间需要附加的间隔以防止对集成电路的损伤，例如，以距实际集成电路某个距离来维持碎片和裂缝。作为间隔要求的结果，在标准的尺寸经设定的晶片上没有那么多管芯可形成，并且浪费了否则可用于电路的晶片可用区(waferrealestate)。锯切的使用加剧了半导体晶片上的可用区的浪费。锯的刀刃约15微米厚。由此，为了确保由锯引起的环绕切口的开裂和其他损伤不伤害集成电路，经常必须将管芯中的每一个的电路分开三百微米到五百微米。此外，在划切之后，每一个管芯需要大量清洁来去除源自锯切工艺的微粒和其他污染物。
也已使用等离子体划切，但它也可能具有限制。例如，妨碍等离子体划切实现的一个限制可能是成本。用于图案化光阻的标准光刻操作可能导致实现成本过高。可能妨碍等离子体划切实现的另一限制在于，在沿划切道划切时，对常见金属(例如，铜)的等离子体处理可能产生生产问题或产量限制。
发明内容
本发明的实施例包含划切半导体晶片的方法以及用于划切半导体晶片的载具。
在实施例中，用于在蚀刻工艺中支撑晶片或基板的载具包含框，所述框具有环绕内开口的周界。所述载具也包含带，所述带耦合至所述框，并且设置在所述框的所述内开口下方。所述带包含设置在支撑层上方的蚀刻终止层。
在另一实施例中，用于在蚀刻工艺中支撑晶片或基板的载具包含框，所述框具有环绕内开口的周界。所述载具也包含带，所述带耦合至所述框，并且设置在所述框的内开口下方。所述带包含具有蚀刻终止特性的层。
在又一实施例中，划切由载具支撑的晶片或基板的方法涉及：通过等离子体工艺来蚀刻所述晶片或基板。所述方法也涉及：在蚀穿所述晶片或基板并且使所述载具暴露之后，检测蚀刻副产物的改变。
附图说明
图1绘示根据本发明的实施例的、待划切的半导体晶片的顶部平面图。
图2绘示根据本发明的实施例的、待划切的半导体晶片的顶部平面图，所述半导体晶片具有形成在所述半导体晶片上的划切掩模。
图3绘示根据本发明的实施例的、适用于在单颗化(singulation)工艺期间支撑晶片的基板载具的平面视图。
图4绘示根据本发明的实施例晶片和载具的横截面视图。
图5是根据本发明的实施例的、表示划切包含多个集成电路的半导体晶片的方法中的操作的流程图。
图6A绘示根据本发明的实施例的、在执行对应于图5的流程图的操作502的划切半导体晶片的方法期间，包含多个集成电路的半导体晶片的横截面视图。
图6B绘示根据本发明的实施例的、在执行对应于图5的流程图的操作504的划切半导体晶片的方法期间，包含多个集成电路的半导体晶片的横截面视图。
图6C绘示根据本发明的实施例的、在执行对应于图5的流程图的操作506的划切半导体晶片的方法期间，包含多个集成电路的半导体晶片的横截面视图。
图7绘示根据本发明的实施例的、相比较长脉冲时间、使用飞秒范围的激光脉冲的效应。
图8绘示根据本发明的实施例的、用于对晶片或基板进行激光和等离子体划切的工具布局的框图。
图9绘示根据本发明的实施例的示例性计算机系统的框图。
具体实施方式
描述了划切半导体晶片的方法以及用于划切半导体晶片的载具，每一个晶片上都具有多个集成电路。在以下的描述中陈述了众多特定细节(诸如，用于薄晶片的基板载具、划片和等离子体蚀刻条件以及材料体系(materialregime)，以便提供对本发明的实施例的透彻理解。对于本领域技术人员将显而易见的是，可在没有这些特定细节的情况来实践本发明的实施例。在其他实例中，未详细地描述公知的方面(诸如，集成电路制造)，以免不必要地使本发明的实施例模糊。此外，应理解的是，附图中所示的各种实施例是说明性表示，并且不一定是按比例绘制的。
本文中所述的一个或更多个实施例涉及通过以下步骤的晶片划切：(1)以一种或更多种适当的掩模材料对晶片掩模，(2)在掩模时或在掩模之后，图案化所述掩模，所述图案使将从晶片中划切的器件之间的划切道区域暴露，并且使所述晶片中包含所述器件的区域由所述掩模保护，(3)由载具附着并支撑所述晶片，(4)所述载具包含以下各项中的至少一者的部件：划切带隔膜(membrane)、管芯附着膜、附着剂、蚀刻终止层以及支撑结构，所述支撑结构诸如，由金属或塑料或其他适合的材料制成的框，(5)通过激光、等离子体蚀刻、等离子体沉积中的至少一者来蚀刻晶片，使得绕所述器件完全蚀刻所述沟槽，并且所述器件从晶片和相邻的器件被完全分开。所述蚀刻工艺蚀穿所述晶片但在所述载具与晶片的界面处基本上停止，或者蚀刻到所述载具中但不以显著地减少所述载具的结构完整性的方式蚀穿所述载具。
一方面，针对管芯单颗化可实现涉及初始的激光划片以及后续的等离子体蚀刻的混合式晶片或基板划切工艺。激光划片处理可用于清洁地去除掩模层、有机和无机电介质层以及器件层。随后，在暴露或部分蚀刻所述晶片或基板之后，可终止所述激光蚀刻工艺。随后，可采用划切工艺的等离子体蚀刻部分来蚀穿所述晶片或基板的块体(bulk)(例如，蚀穿块体单晶硅)，从而产生管芯或芯片单颗化或划切。在实施例中，在单颗化工艺期间(包含在所述单颗化工艺的蚀刻部分期间)，由基板载具支撑所述晶片或基板。
为了提供上下文，常规的晶片划切方式包含：基于纯粹机械分离的金刚石锯切、初始的激光划片与后续的金刚石锯划切、或者纳秒或皮秒激光划切。对于薄晶片或基板的单颗化(例如，50微米厚的块体硅的单颗化)，常规方式仅产生不良的工艺质量。当从薄晶片或基板单颗化管芯时可能面对的挑战中的一些挑战可能包含：不同层之间的微裂缝形成或剥层(delamination)、无机电介质层的碎裂、严格的切口宽度(kerfwidth)控制的保持或精确烧蚀(ablation)深度控制。本发明的实施例包含对于克服上述挑战中的一个或更多个挑战可能有用的混合式激光划片与等离子体蚀刻管芯单颗化方式。
根据本发明的实施例，激光划片与等离子体蚀刻的组合用于将半导体晶片划切成单个化或单颗化的集成电路。在一个实施例中，飞秒基激光划片被用作基本上非热(non-thermal)的工艺(如果不是完全非热的工艺)。例如，可局部化飞秒基激光划片，而无热损伤区域或具有可忽略不计的热损伤区域。在实施例中，本文中的方式用于单颗化具有超低k膜的集成电路。对于常规划切，可能需要减慢锯以适应此类低k膜。此外，如今在划切之前经常薄化半导体晶片。由此，在实施例中，利用飞秒基激光的掩模图案化以及部分晶片划片的组合(随后为等离子体蚀刻工艺)现在是实际的。在一个实施例中，利用激光的直接刻划(writing)可消除对光阻层的光刻图案化操作的需求，并且能以非常低的成本来实现。在一个实施例中，使用通孔型硅蚀刻以在等离子体蚀刻环境中完成划切工艺。
因此，在本发明的一方面，激光划片与等离子体蚀刻的组合可用于将半导体晶片划切成单颗化的集成电路。图1绘示根据本发明的实施例的、待划切的半导体晶片的顶部平面。图2绘示根据本发明的实施例的、待划切的半导体晶片的顶部平面，所述半导体晶片具有形成在所述半导体晶片上的划切掩模。
参照图1，半导体晶片100具有多个区域102，所述多个区域102包含集成电路。区域102通过竖直划切道104和水平划切道106分开。划切道104和划切道106是不含集成电路的半导体晶片区域，并且被设计为将沿着它来划切晶片的位置。本发明的某些实施例涉及用于沿划切道、穿过半导体切割出沟槽而使多个管芯被分开为单个晶片或管芯的组合式等离子体划切和等离子体蚀刻技术。由于激光划片和等离子体蚀刻工艺两者都独立于晶体结构取向，因此待划切的半导体晶片的晶体结构对于实现穿过晶片的竖直沟槽是无关紧要的。
参照图2，半导体晶片100具有沉积在半导体晶片100上的掩模200。在一个实施例中，掩模以常规方式沉积以实现约4～10微米厚的层。在一个实施例中，以激光划片工艺来图案化掩模200以及半导体晶片100的部分，以便界定沿半导体晶片100将被划切的划切道104和划切道106的位置(例如，间隙202和间隙204)。半导体晶片100的集成电路区域由掩模200覆盖和保护。掩模200的区域206经定位，使得在后续蚀刻工艺期间，不因蚀刻工艺而使集成电路降级。水平间隙204和竖直间隙202形成在区域206之间，以便界定将在蚀刻工艺期间被蚀刻的区域，从而最终划切半导体晶片100。根据本发明的实施例，在激光划片工艺和/或等离子体蚀刻工艺中的一者或两者期间，由晶片载具支撑半导体晶片100。
如上文简要提及的那样，在实施例中，在管芯单颗化工艺(例如，混合式激光烧蚀与等离子体蚀刻单颗化方案)的等离子体蚀刻部分期间，由基板载具支撑用于划切的基板。例如，图3绘示根据本发明的实施例的、适用于在单颗化工艺期间支撑晶片的基板载具的平面视图。
参照图3，基板载具300包含由带环或框304环绕的支撑带(backingtape)302的层。晶片或基板306由基板载具300的支撑带302支撑。在一个实施例中，晶片或基板306通过管芯附着膜而附着至支撑带302。在一个实施例中，带环304由不锈钢组成。
在实施例中，单颗化工艺可被容纳在尺寸设计为接受基板载具(诸如，基板载具300)的系统中。在一个此类实施例中，以下关联于图8更详细地描述的系统(诸如，系统800)可容纳晶片框而对于系统占地面积(footprint)没有影响，所述系统占地面积否则尺寸经设计为容纳不由基板载具支撑的基板或晶片。在一个实施例中，此类处理系统尺寸经设计为容纳300毫米直径的晶片或基板。如图3中所描绘，相同的系统可容纳约宽度380毫米乘以长度380毫米的晶片载具。然而，应当理解的是，系统可经设计为用于搬运450毫米的晶片或基板载具，或更特定而言，450毫米的晶片或基板载具。
在提供进一步上下文的实施例中，通过蚀刻工艺在称作“芯片”的集成电路器件的生产中使用的晶片(例诸如，硅或砷化镓晶片)，所述蚀刻工艺可能包含使用例如离子轰击或反应性物质的等离子体蚀刻以及激光蚀刻(例如，热烧蚀或非热烧蚀)，同时器件由掩模材料保护，所述掩模材料诸如，水溶性聚乙烯醇(PVA)、非水溶性材料(诸如，光阻剂)或电介质材料(诸如，二氧化硅)。专门执行蚀刻处理以：(1)完全蚀穿晶片以使器件单颗化，同时(2)不以可能危害载具的结构完整性而足以妨碍载具实现此载具的支撑往返于蚀刻工艺的基板目的的方式来蚀穿此载具，并且允许从此载具拾取单颗化的器件而不损伤单个器件。
图4绘示根据本发明的实施例的晶片和载具的横截面视图。
参照图4，基板载具400包含框402以及下方的划切带404。载具400的尺寸经设计以将晶片或基板406容纳在框402内，在下方的带404上。在晶片或基板406上可包含掩模层408。载具400与基板406的配对可适用于暴露于蚀刻等离子体410。
再次参照图4，载具400包含支撑层420。载具400可包含下列各项中的一者或更多者(1)任选的管芯附着膜(DAF)422，(2)任选的附着剂424，和/或(3)任选的专用蚀刻终止层426。作为载具400的部分的多达四种层类型420/426/424/422的集合被称作划切带404。
在实施例中，在包含DAF层422的情况下，DAF层422是通常与晶片406接触的层，当DAF层422存在时，此DAF层422成为单颗化的器件的部分。在实施例中，在包含附着剂424的情况下，附着层424可与DAF422不同或可以是DAF422的附着层成分，并且可分别用于在蚀刻之前以及之后将晶片406和得到的单颗化的器件附着至载具400。此外，如果包含附着层424，则此附着层424可以是释放附着剂，当暴露于例如UV光或提升的温度时，此释放附着剂可释放。在实施例中，支撑层420是柔性的可伸展膜。
根据本发明的实施例，在图4中描绘四个示例性蚀刻工艺，“蚀刻0”、“蚀刻1”、“蚀刻2”和“蚀刻3”。如图所示，蚀刻0已进展穿过晶片406的顶部(并且如果掩模层408存在，也穿过此掩模层408)，并且可以已通过所述的激光蚀刻来实现，这对于当后续的蚀刻工艺不能够蚀穿晶片顶部上的层(诸如，可含有电介质以及诸如铜之类的金属的器件和测试结构)时是特别有用的。蚀刻0可被视为图案化工艺的部分，并且可能已通过激光蚀刻操作来实现。或者，图案化可以是分开的操作，所述分开的操作诸如在集成电路生产中所常采用的光阻沉积、暴露和显影工艺中仅图案化掩模408，或诸如在丝网印刷(silkscreening)工艺中本质上图案化膜的部分。
如图所示，“蚀刻1”进展穿过晶片406以及任选的DAF422，并且已在任选的附着层424中停止。在此情况下，任选的附着层424充当蚀刻终止层。如图所示，“蚀刻2”进展穿过晶片406、任选的DAF422、任选的附着层424，并且已在任选的蚀刻终止层426中停止。在此情况下，任选的蚀刻终止层426充当蚀刻终止层。如图所示，“蚀刻3”进展穿过晶片406、任选的DAF422、任选的附着层424、任选的蚀刻终止层426，并且已在支撑层420内部停止但并不足以深到实质上破坏支撑层420的结构完整性以及此支撑层420的支撑晶片与允许单颗化的器件在单颗化后被拾取的目的。如图所示，“蚀刻4”进展穿过晶片406、任选的DAF422、任选的附着层424、任选的蚀刻终止层426，并且深入支撑层420中并严重地且实质地破坏支撑层420的结构完整性。蚀刻4是不期望的蚀刻的示例，此不期望的蚀刻将造成晶片上全部器件的部分或完全损失以及潜在地受污染的蚀刻设备(例如，吸座、真空腔室或激光腔室)。
任选的附着层424、任选的蚀刻终止层426以及支撑层420中的无一者、任一者或全部可具有蚀刻终止性质。蚀刻终止允许足够久地执行蚀刻工艺以在晶片406的全部点处完全蚀穿晶片406和任选的DAF422而因此使所有器件从晶片406以及从彼被单颗化，但安全地执行蚀刻工艺，使得不蚀穿或在结构上破坏支撑层420。为了成为蚀刻终止，层可具有来自以下列表中的若干性质中的至少一者(1)相对于与足够厚度一致的晶片的低蚀刻率以及对蚀刻工艺的高耐受性，以及(2)能够生成去往终点传感器的可区分信号，所述终点传感器诸如，光学发射传感器(OES)终点检测系统或激光终点系统。
根据本发明的实施例，图4的载具400包含在设置在分开的支撑层420上方的专用的不同蚀刻终止层426。晶片406可通过DAF422和/或附着层424而附着至蚀刻终止层，DAF422和附着层424中的一者或两者可被包含在载具400中，或替代地可在附着至载具时与晶片一起被递送至载具，从而提供经修改的载具。在一个实施例中，附着的晶片406是硅基晶片，且专用的蚀刻终止层426是二氧化硅层。在特定实施例中，相比在用于单颗化硅晶片的蚀刻中(例如，诸如在氟化物基等离子体蚀刻工艺中)的硅晶片，二氧化硅层蚀刻慢大约20倍。在特定的实施例中，硅晶片约为200微米厚，并且约20微米的二氧化硅层用作载具中分立的蚀刻终止层。在那个实施例中，在暴露于过度蚀刻的情况下，蚀刻终止层426的厚度目标为蚀刻进入蚀刻终止层的厚度约一半。在另一实施例中，蚀刻终止层426是有机聚合物层。
功能性蚀刻终止层的低蚀刻率是蚀刻终止性质，因为当蚀刻工艺到达蚀刻终止层时，材料缓慢地蚀刻。即便基板可能显著地更厚(诸如，50微米至500微米厚)，蚀刻终止材料的可管理的薄层(例如，1微米至20微米)相比晶片可能花显著更长时间来蚀穿。因此，当用非均匀蚀刻工艺来蚀刻基板时(例如，具有中央至边缘(center-to-edge；CTE)非均匀性的蚀刻率的工艺，或蚀穿非均匀厚度的晶片)，尽管例如CTE非均匀性或非均匀厚度的基板，蚀刻工艺可能运行更久以完全蚀穿晶片且跨晶片的整个表面蚀刻。
替代地或附加地，蚀刻终止层426的蚀刻终止性质可以是在对蚀刻终止层426的蚀刻后生成可区分信号，因为对蚀刻终止层的蚀刻在终点设备(诸如，OES)中生成可检测的信号。例如，在等离子体蚀刻工艺期间至OES的可区分信号典型地是相对于先前层(在此情况下为基板)正在蚀刻的新层的不同成分的结果。新层可以是有机聚合物，从而造成来自蚀刻等离子体的显著的发射，此显著的发射直到蚀刻工艺已经清除通过至少介于中间的晶片(其可以是硅)中的至少一些之前通常不存在。在OES仪器的光谱中拾取不同的发射，并且给予信号来控制软件以停止蚀刻工艺，这是被称为“终点”的步骤。基于反应物中的光吸收(例如，而不是光发射)的终点仪器法也是可能的。在此类传感器中，光源(诸如，激光束或宽频带源)定向为通过在晶片上方或接近晶片或可能在腔室下游的等离子体腔室，并且检测到由等离子体反应物导致的对光的吸收。光源可以是单波长的，或光源可具有多个波长，或光源可以是来自例如氙电弧的宽频带光源的连续光谱。对光的检测也通过单波长，或对光的检测可诸如通过光谱以而对若干或许多波长操作。
在基本上不破坏支撑层420在蚀刻单颗化之前与之后支撑晶片406的目的的情况下完全蚀穿晶片406以及任选的DAF层422的期望结果，以及在不损害器件的情况下允许拾取具有任选的DAF422的器件可通过下列各项中的至少一者来实现：(1)对蚀刻定时，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到任选的附着层424中而导致具有支撑层420可能在结构上被破坏的任何风险。(2)对蚀刻定时，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到任选的蚀刻终止层426中而导致具有支撑层420可能在结构上被破坏的任何风险。(3)对蚀刻定时，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到支撑层420中而导致支撑层420可能在结构上被破坏。(4)选择具有足够低蚀刻率的附着剂，使得完全单颗化晶片和任选的DAF422，但蚀刻不过深地进展到任选的附着层424中而导致具有支撑层420可能在结构上被破坏的任何风险。(5)选择具有足够低蚀刻率的蚀刻终止层426，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到蚀刻终止层426中而导致具有有支撑层420可能在结构上被破坏的任何风险。(6)选择具有足够低蚀刻率的支撑层420，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到支撑层420中而导致支撑层420可能在结构上被破坏。(7)选择足够厚的附着剂，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到任选的附着层424中而导致具有支撑层420可能在结构上被破坏的任何风险。(8)选择足够厚的蚀刻终止层426，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到蚀刻终止层426中而导致具有支撑层420可能在结构上被破坏的任何风险。(9)选择足够厚的支撑层420，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到支撑层420中而导致支撑层420可能在结构上被破坏。(10)选择具有充分可区分的终点信号的附着剂，并且供应适当的终点检测设备和控制系统以检测终点并停止蚀刻工艺，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到任选的附着层424中而导致具有支撑层420可能在结构上被破坏的任何风险。(11)选择具有充分可区分的终点信号的蚀刻终止层426，并且供应适当的终点检测设备和控制系统以检测终点并停止蚀刻工艺，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到蚀刻终止层426中而导致具有支撑层420可能在结构上被破坏的任何风险。(12)选择具有充分可区分的终点信号的支撑层420，并且供应适当的终点检测设备和控制系统以检测终点并停止蚀刻工艺，使得完全单颗化晶片406和任选的DAF422，但蚀刻不过深地进展到支撑层420中而导致支撑层420可能在结构上被破坏。
在本发明的一方面，在单颗化工艺期间，基板载具容纳在蚀刻腔室中。在实施例中，在基板载具上包含晶片或基板的组件在不影响(例如，蚀刻)膜框(例如，带环304)和膜(例如，支撑带302)的情况下经受等离子体蚀刻反应器。
另一方面，图5是表示根据本发明的实施例的划切包含多个集成电路的半导体晶片的方法中的操作的流程图500。图6A至图6C绘示根据本发明的实施例的、在执行对应于流程图500的操作的划切半导体晶片的方法期间、包含多个集成电路的半导体晶片的横截面视图。
参照流程图500的操作502以及对应的图6A，掩模602形成在半导体晶片或基板604上方。掩模602由覆盖并保护集成电路606的层组成，所述集成电路606形成在半导体晶片604的表面上。掩模602也覆盖形成在集成电路606中的每一个之间的介于中间的划切道607。诸如关联于图4所描述，半导体晶片或基板604由基板载具614支撑(基板载具614的带部分在图6A中示出)。例如，在实施例中，基板载具614包含具有蚀刻终止层或具有蚀刻终止特性或这两者的带。
在实施例中，基板载具614包含支撑带层，所述支撑带层的部分在图6A中描绘为614，由带环或框(未示出)环绕。在一个此类实施例中，如图6A中所示，半导体晶片或基板1204设置在管芯附着膜616上，所述管芯附着膜616设置在基板载具614上。
根据本发明的实施例，形成掩模602的步骤包含形成层的步骤，所述层例如但不限于，光阻层或I线(I-line)图案化层。例如，聚合物层(诸如，光阻层)可由以其他方式适用于光刻工艺的材料组成。在一个实施例中，光阻层由正光阻材料组成，所述正光阻材料例如但不限于，248纳米(nm)光阻、193nm光阻、157nm光阻、极紫外(EUV)光阻或具有双氮基醌(diazonaphthoquinone)敏化剂的酚醛树脂基质(phenolicresinmatrix)。在另一实施例中，光阻层由负光阻材料组成，所述负光阻材料例如但不限于，聚顺异戊二烯(poly-cis-isoprene)和聚乙烯基肉桂酸酯(poly-vinyl-cinnamate)。
在另一实施例中，掩模602是水溶性掩模层。在实施例中，此水溶性掩模层在水介质中容易溶解。例如，在一个实施例中，水溶性掩模层由在碱性溶液、酸性溶液或去离子水中的一者或更多者中可溶解的材料组成。在实施例中，在暴露于加热工艺(诸如，在大约50至160摄氏度的范围中加热)后，水溶性掩模层维持其水溶性。例如，在一个实施例中，在暴露于激光和等离子体蚀刻单颗化工艺中使用的腔室条件之后，水溶性掩模层在水溶液中是可溶解的。在一个实施例中，水溶性掩模层由诸如但不限于下列材料组成：聚乙烯醇(polyvinylalcohol)、聚丙烯酸(polyacrylicacid)、葡聚糖(dextran)、聚甲基丙烯酸(polymethacrylicacid)、聚乙烯亚胺(polyethyleneimine)或聚乙烯氧化物(polyethyleneoxide)的材料所组成。在特定的实施例中，水溶性掩模层在水溶液中的蚀刻率大约在每分钟1微米至每分钟15微米的范围中，并且更特定而言，大约为每分钟1.3微米。
在另一实施例中，掩模602是UV可固化掩模层。在实施例中，此掩模层具有对于UV光的易感性，此易感性将UV可固化层的附着性降低至少约80％。在一个此类实施例中，UV层由聚氯乙烯(polyvinylchloride)或丙烯酸基(acrylic-based)材料组成。在实施例中，UV可固化层由具有在暴露于UV光后弱化的附着性质的材料或材料叠层组成。在实施例中，UV可固化附着层对于约365nmUV光敏感。在一个此类实施例中，此敏感性允许使用LED光来执行固化。
在实施例中，半导体晶片或基板604由适于耐受制造工艺的材料组成，并且半导体处理层可合适地设置在此材料上。例如，在一个实施例中，半导体晶片或基板604由IV族基材料组成，所述IV族基材料诸如但不限于，结晶硅、锗或硅/锗。在特定的实施例中，提供半导体晶片604的步骤包含提供单晶硅基板的步骤。在特定的实施例中，以杂质原子来掺杂单晶硅基板。在另一实施例中，半导体晶片或基板604由III-V族材料组成，所述III-V族材料诸如例如，在发光二极管(LED)的制造中使用的III-V族材料基板。
在实施例中，半导体晶片或基板604具有约300微米或更小的厚度。例如，在一个实施例中，块体单晶硅基板在附着至管芯附着膜616之前从背侧薄化。可通过背侧研磨工艺来执行薄化。在一个实施例中，块体单晶硅基板薄化为在大约50微米至300微米的范围中的厚度。重要的是应注意到，在实施例中，在激光烧蚀和等离子体蚀刻划切工艺之前执行薄化。在实施例中，管芯附着膜616(或能够将薄化的或薄晶片或基板接合至基板载具614的任何适合的替代物)具有约20微米的厚度。
在实施例中，半导体晶片或基板604在此半导体晶片或基板604之上或之中设置有作为集成电路606的部分的半导体器件阵列。此类半导体器件的示例包含但不限于，在硅基板中制造且封围在电介质层中的存储器器件或互补式金属氧化物半导体(CMOS)晶体管。多个金属互连可形成在这些器件或晶体管上方，并且形成在环绕的电介质层中，并且可用于电耦合这些器件或晶体管以形成集成电路606。构成划切道607的材料可与用于形成集成电路606的那些材料类似或相同。例如，划切道607可由电介质材料层、半导体材料层和金属化层组成。在一个实施例中，划切道607中的一者或更多者包含与集成电路606的实际器件类似的测试器件。
参照流程图500的操作504以及对应的图6B，以激光划片工艺来图案化掩模602，以便提供具有间隙610的经图案化的掩模608，从而使在集成电路606之间的半导体晶片或基板604的区域暴露。在一个此类实施例中，激光划片工艺是飞秒基激光划片工艺。激光划片工艺用于去除最初形成在集成电路606之间的划切道607的材料。根据本发明的实施例，如图6B中所描绘：以激光划片工艺来图案化掩模602的步骤包含以下步骤：将沟槽612部分地形成到集成电路606之间的半导体晶片604的区域中。
在实施例中，以激光划片工艺来图案化掩模602的步骤包含以下步骤：使用具有飞秒范围的脉冲宽度的激光。具体而言，具有波长在可见光谱加上紫外(UV)和红外(IR)范围(合计为宽频带光谱)的激光可用于提供飞秒基激光，即，具有飞秒的数量级(10-15秒)脉冲宽度的激光。在一个实施例中，烧蚀不依赖于波长或基本上不依赖于波长，并因此适合复合膜(诸如，掩模602、划切道607以及可能的半导体晶片或基板604的部分的膜。
图7绘示根据本发明的实施例的、相比较长频率的、使用在飞秒范围中的激光脉冲的效应。参照图7，相比较长的脉冲宽度(例如，对通孔700B的皮秒处理造成的损伤702B以及对通孔700A的纳秒处理造成的显著损伤702A)，通过使用具有飞秒范围中的脉冲宽度的激光，减轻或消除了热损伤问题(例如，对通孔700C的飞秒处理造成的最小损害至无损害702C)。如图7中所描绘，在通孔700C的形成期间损伤的消除或减轻可能由于缺乏低能量再耦合(如针对皮秒基激光烧蚀所见)或热平衡(如针对纳秒基激光烧蚀所见)。
激光参数选择(诸如，脉冲宽度)对于开发使碎裂、微裂缝和剥层最小化以实现清洁的激光划片切口的成功的激光划片和划切工艺是关键的。激光划片切口越清洁，可为最终管芯单颗化执行的蚀刻工艺就越平顺。在半导体器件晶片中，许多不同材料类型(例如，导体、绝缘体、半导体)与厚度的功能层典型地设置在半导体器件晶片上。此类材料可包含但不限于，有机材料(诸如，聚合物)、金属或无机电介质(诸如，二氧化硅和氮化硅)。
相比之下，如果选择了非最优激光参数，则在涉及例如无机电介质、有机电介质、半导体或金属中的两者或更多者的堆叠结构中，激光烧蚀工艺可能导致剥层问题。例如，激光穿透高带隙能量电介质(诸如，具有约9eV带隙的二氧化硅)而没有可测量到的吸收。然而，激光能量可能在下方的金属或硅层中被吸收，从而导致金属层或硅层的显著蒸发。蒸发可能生成高压力而剥离覆于上方的二氧化硅电介质层，并且潜在地导致严重的层间剥层和微开裂。在实施例中，虽然皮秒基激光照射工艺在复合叠层中导致微开裂和剥层，但是已证明飞秒基激光照射工艺不导致相同材料叠层的微开裂或剥层。
为了能够直接烧蚀电介质层，电介质材料的电离可能需要发生，使得它们通过强烈地吸收光子以便表现得与导体材料类似。吸收可阻止激光能量中的大部分在电介质层的最终烧蚀之前穿透至下方的硅层或金属层。在实施例中，当激光强度足够高以引发光子电离并影响无机电介质材料中的电离时，无机电介质的电离是可行的。
根据本发明的实施例，适合的飞秒基激光工艺特征在于高峰值强度(辐照度)，所述高峰值强度通常导致各种材料中的非线性交互作用。在一个此类实施例中，飞秒激光源具有大约在10飞秒至500飞秒的范围中的脉冲宽度，但是较佳地在100飞秒至400飞秒的范围中。在一个实施例中，飞秒激光源具有大约在1570纳米至200纳米的范围中的波长，但是较佳地在540纳米至250纳米的范围中。在一个实施例中，激光和对应的光学系统在工作表面处提供大约在3微米至15微米的范围中的焦斑(focalspot)，但是较佳地大约在5微米至10微米的范围中。
在工作表面处的空间束轮廓可以是单模(高斯)或具有成形的顶帽型(top-hat)轮廓。在实施例中，激光源具有大约在200kHz至10MHz的范围中的脉冲重复率，但是较佳地大约在500kHz至5MHz的范围中。在实施例中，激光源在工作表面处递送大约在0.5uJ至100uJ的范围中的脉冲能量，但是较佳地大约在1uJ至5uJ的范围中。在实施例中，激光划片工艺以大约在500mm/秒至5m/秒的范围中的速度、沿工件表面运作，但是较佳地大约在600mm/秒至2m/秒的范围中。
划片工艺可仅以单程(singlepass)运作或以多程运作，但在实施例中，较佳地以1程至2程运作。在一个实施例中，在工件中的划片深度大约在5微米至50微米深的范围中，较佳地大约在10微米至20微米深的范围中。能以按给定脉冲重复率的一系列单脉冲或一系列脉冲猝发来施加激光。在实施例中，在器件/硅界面处所测，生成的激光束的切口宽度大约在2微米至15微米的范围中，但是在硅晶片划片/划切中较佳地大约在6微米至10微米的范围中。
激光参数可经选择而具有益处和优点，所述益处和优点诸如，提供足够高的激光强度以实现无机电介质(例如，二氧化硅)的电离，并且使得在直接烧蚀无机电介质之前由下层损伤导致的剥层和碎裂最小化。此外，参数可经选择以便以精确受控的烧蚀宽度(例如，刀口宽度)和深度来提供用于产业应用的有意义的工艺产量。如上所述，相比皮秒基和纳秒基激光烧蚀工艺，飞秒基激光对于提供此类优点要适合得多。然而，即使在飞秒基激光烧蚀的光谱中，某些波长可提供比其他波长更好的性能。例如，在一个实施例中，相比具有接近IR范围或在IR范围中的波长的飞秒基激光工艺，具有接近UV范围或在UV范围中的波长的飞秒基激光处理提供更清洁的烧蚀工艺。在特定的此类实施例中，适用于半导体晶片或基板划片的飞秒基激光工艺基于具有近似小于或等于540纳米的波长的激光。在特定的此类实施例中，使用具有大约小于或等于540纳米波长的激光的大约小于或等于400飞秒的脉冲。然而，在替代实施例中，使用双激光波长(例如，IR激光和UV激光的组合)。
参照流程图500的操作506以及对应的图6C，通过经图案化的掩模608中的间隙610来蚀刻半导体晶片或基板604以单颗化集成电路606。根据本发明的实施例，蚀刻半导体晶片604的步骤包含以下步骤：如图6C中所描绘，蚀刻以延伸以激光划片工艺形成的沟槽612并最终完全蚀穿半导体晶片或基板604。
在实施例中，蚀刻半导体晶片或基板604的步骤包含使用等离子体蚀刻工艺的步骤。在一个实施例中，使用穿硅通孔型(through-siliconviatype)蚀刻工艺。例如，在特定的实施例中，对半导体晶片或基板604的材料的蚀刻速率大于每分钟25微米。超高密度等离子体源可用于管芯单颗化工艺的等离子体蚀刻部分。适于执行此类等离子体蚀刻工艺的工艺腔室的示例是可从美国加州桑尼维尔市的应用材料公司购得的AppliedSilviaTM蚀刻系统。AppliedSilviaTM蚀刻系统组合了容性和感性RF耦合，相比仅具有容性耦合、甚至具有由磁性增强提供的改进的可能情况，此组合给予对离子密度和离子能量的独立得多的控制。此组合允许有效地从离子能量中解耦离子密度，从而实现相对高密度的等离子体，并且甚至在非常低的压力下也不具有高的、潜在破坏性的DC偏置水平。结果为非常宽的工艺窗口。然而，可使用能够蚀刻硅的任何等离子体蚀刻腔室。在示例性实施例中，使用深层硅蚀刻以便以大于常规硅蚀刻率的约40％的蚀刻率来蚀刻单晶硅基板或晶片604，同时维持基本上精确的轮廓控制以及几乎无扇形扭曲(scallop-free)的侧壁。在特定的实施例中，使用穿硅通孔型蚀刻工艺。蚀刻工艺基于从反应气体中生成的等离子体，所述反应气体通常是氟基气体，诸如，SF6、C4F8、CHF3、XeF2或能够以相对快的蚀刻率来蚀刻硅的任何其他反应气体。然而，在一个实施例中，使用涉及扇形扭曲轮廓的形成的博施(Bosch)工艺。
在实施例中，单颗化可进一步包含对管芯附着膜616的图案化。在一个实施例中，通过例如但不限于激光烧蚀、干式(等离子体)蚀刻或湿式蚀刻之类的技术来图案化管芯附着膜616。在实施例中，如图6C中所描绘，在单颗化工艺的激光划片部分和等离子体蚀刻部分之后顺序地图案化管芯附着膜616，以便提供管芯附着膜部分618。在实施例中，同样如图6C中所描绘，在单颗化工艺的激光划片部分和等离子体蚀刻部分之后，去除经图案化的掩模608。可在对管芯附着膜616的图案化之前、期间或之后去除经图案化的掩模608。在实施例中，在由基板载具614支撑半导体晶片或基板604时，蚀刻此半导体晶片或基板604。在实施例中，管芯附着膜616当设置在基板载具614上时也被图案化。
相应地，再次参照流程图500以及图6A至图6C，可通过初始的激光烧蚀穿过掩模、穿过晶片划切道(包含金属化层)并部分地进入硅基板来执行晶片划切。可在飞秒范围中选择激光脉冲宽度。随后，可通过后续的穿硅深等离子体蚀刻来完成管芯单颗化。此外，执行对管芯附着膜的被暴露部分的去除以提供单颗化的集成电路，这些单颗化的集成电路各自在其上都具有管芯附着膜的部分。如图6C中所描绘，随后，可将单个的集成电路(包括管芯附着部分)从基板载具614去除。在实施例中，从基板载具614去除单颗化的集成电路以用于封装。在一个此类实施例中，经图案化的管芯附着膜618被保持在每一个集成电路的背侧上，并且被包含在最终的封装中。然而，在另一实施例中，在单颗化工艺期间或后续去除经图案化的管芯附着膜614。
单工艺工具可经配置以执行在混合式激光烧蚀和等离子体蚀刻单颗化工艺中的许多或全部操作。例如，图8绘示根据本发明的实施例的、用于激光和等离子体划切晶片或基板的工具布局的框图。
参照图8，工艺工具800包含工厂接口802(FI)，工厂接口802具有与此工厂接口802耦合的多个负载锁804。群集工具806与工厂接口802耦合。群集工具806包含一个或更多个等离子体蚀刻腔室，诸如，等离子体蚀刻腔室808。激光划片设备810也耦合至工厂接口802。在一个实施例中，如图8中所描绘，工艺工具800的总占地面积可以为约3500毫米(3.5米)乘以约3800毫米(3.8米)。
在实施例中，激光划片设备810容置飞秒基激光。飞秒基激光可适用于执行混合式激光和蚀刻单颗化工艺的激光烧蚀部分，诸如，上述的激光烧蚀工艺。在一个实施例中，激光划片设备810中还包含可移动台阶，所述可移动台阶经配置以相对于飞秒基激光来移动晶片或基板(或晶片或基板的载具)。在特定的实施例中，飞秒基激光也是可移动的。在一个实施例中，如图8中所绘示，激光划片设备810的总占地面积可以为约2240毫米乘以约1270毫米。
在实施例中，这一个或更多个等离子体蚀刻腔室808经配置以用于穿过经图案化的掩模中的间隙来蚀刻晶片或基板以单颗化多个集成电路。在一个此类实施例中，这一个或更多个等离子体蚀刻腔室808经配置以执行深层硅蚀刻工艺。在特定的实施例中，这一个或更多个等离子体蚀刻腔室808是可从美国加州桑尼维尔市的应用材料公司购得的AppliedSilviaTM蚀刻系统。蚀刻腔室可专门设计为用于深硅蚀刻，所述深硅蚀刻用于容置在单晶硅基板或晶片之上或之中的单颗化的集成电路。在实施例中，等离子体蚀刻腔室808中包含高密度等离子体源以促进高的硅蚀刻速率。在实施例中，工艺工具800的群集工具806部分中包含多于一个的蚀刻腔室以允许单颗化或划切工艺的高制造产量。根据本发明的实施例，蚀刻腔室808中的一者或更多者配备有终点检测系统899。例如，在一个实施例中，如关联于图4所描述，终点检测系统899用于检测当在基板载具上的蚀刻期间蚀刻条件的改变。
工厂接口802可以是用于在具有激光划片设备810的外部制造设置与群集工具806之间对接的合适的大气压端口。工厂接口802可包含具有手臂或叶片的机器人，用于将晶片(或晶片的载具)从存储单元(诸如，前开式晶片传送盒)传送到群集工具806中或激光划片设备810中的任一者中或传送到这两者中。
群集工具806可包含适用于执行单颗化方法中的功能的其他腔室。例如，在一个实施例中，取代附加的蚀刻腔室，包含沉积腔室812。沉积腔室812可经配置以用于在激光划片晶片或基板之前，在晶片或基板的器件层上或在晶片或基板的器件层上方的掩模沉积。在一个此类实施例中，沉积腔室812适用于沉积水溶性掩模层。在另一实施例中，取代附加的蚀刻腔室，包含湿式/干式站814。湿式/干式站可适用于在对基板或晶片的激光划片和等离子体蚀刻单颗化工艺之后清洁残留物和碎片以及去除水溶性掩模。在实施例中，还包含计量站作为工艺工具800的部件。
可将本发明的实施例提供为计算机程序产品或软件，所述计算机程序产品或软件可包含机器可读介质，所述机器可读介质具有存储在此机器可读介质上的指令，所述指令可用于将计算机系统(或其他电子装置)编程为执行根据本发明的实施例的工艺。在一个实施例中，计算机系统与关联于图8所述的工艺工具800耦合，例如，与蚀刻腔室808的终点检测系统899耦合。机器可读介质包含用于以机器(例如，计算机)可读取的形式来存储或传送信息的任何机制。例如，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存装置，等等)、机器(例如，计算机)可读传送介质(电、光、声或其他形式的传播信号(例如，红外信号、数字信号等))，等等。
图9绘示计算机系统900的示例性形式的机器的图示表示，在所述计算机系统900内可执行用于使所述机器执行本文中所述的方法中的任何一种或更多种(诸如，终点检测)的一组指令。在替代实施例中，机器可连接(例如，联网)至局域网(LAN)、内联网、外联网或因特网中的其他机器。机器可在客户端-服务器网络环境中充当服务器或客户端机器，或者在对等(peer-to-peer)(或分布式)网络环境中作为对等机器(peermachine)。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、web应用设备、服务器、网络路由器、交换机或桥接器，或能够执行指定将由那个机器采取的动作的一组指令(依序的或以其他方式)的任何机器。此外，虽然仅绘示单个机器，但是术语“机器”也应视为包含单独地或联合地执行用于执行本文所述的方法中的任何一种或更多种的一组(或多组)指令的机器(例如，计算机)的任何组合。
示例性计算机系统900包含处理器902、主存储器904(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)(诸如，同步DRAM(SDRAM)或RambusDRAM(RDRAM))等)、静态存储器906(例如，闪存、静态随机存取存储器(SRAM)等)以及次存储器918(例如，数据存储装置)，所述处理器902、主存储器904、静态存储器906以及次存储器918经由总线930彼此通信。
处理器902表示一个或更多个通用处理装置，诸如，微处理器、中央处理单元，等等。更具体而言，处理器902可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字集VLIW)微处理器、实现其他指令集的处理器或实现指令集的组合的处理器。处理器902也可以是一个或更多个专用处理装置，诸如，专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器，等等。处理器902经配置以执行处理逻辑926以便执行本文所述的操作。
计算机系统900可进一步包含网络接口装置908。计算机系统900也可包含视频显示单元910(例如，液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入装置912(例如，键盘)、光标控制装置914(例如，鼠标)以及信号发生装置916(例如，扬声器)。
次存储器918可包含机器可存取存储介质(或更具体而言，计算机可读存储介质)932，在此机器可存取存储介质上存储了具体化本文中所述的方法或功能中的任何一者或更多者的一组或更多组指令(例如，软件922)。在由计算机系统900对软件922的执行期间，软件922也可完全地或至少部分地驻留在主存储器904内和/或在处理器902内，主存储器904和处理器902也构成机器可读存储介质。软件922可进一步经由网络接口装置908、通过网络920被传送或接收。
虽然机器可存取存储介质932在示例实施例中示出为单个介质，但是术语“机器可读存储介质”应解读为包含存储这一组或更多组指令的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”也应解读为包含能够存储或编码供由机器执行的一组指令的任何介质，并且所述指令使所述机器执行本发明的方法中的任何一种或更多种。术语“机器可读存储介质”相应地应解读为包含但不限于固态存储器以及光和磁介质。
根据本发明的一个实施例，机器可存取存储介质具有存储于其上的指令，所述指令使数据处理系统执行划切具有多个集成电路的半导体晶片的方法。
因此，已公开划切半导体晶片的方法以及用于划切半导体晶片的载具，每一个晶片都具有多个集成电路。

Claims (15)

1.一种用于在蚀刻工艺中支撑晶片或基板的载具，所述载具包括：
框，所述框具有环绕内开口的周界；以及
带，所述带耦合至所述框，并且设置在所述框的所述内开口下方，所述带包括蚀刻终止层，所述蚀刻终止层设置在支撑层上方。
2.如权利要求1所述的载具，其中所述蚀刻终止层包括二氧化硅层或有机聚合物层。
3.如权利要求1所述的载具，其中所述带进一步包括：
管芯附着膜(DAF)，所述管芯附着膜设置在所述蚀刻终止层上方。
4.如权利要求1所述的载具，其中所述带进一步包括：
附着层，所述附着层设置在所述蚀刻终止层上方。
5.如权利要求4所述的载具，其中所述带进一步包括：
管芯附着膜(DAF)，所述管芯附着膜设置在所述附着层上方。
6.如权利要求1所述的载具，其中所述框包括不锈钢。
7.一种用于在蚀刻工艺中支撑晶片或基板的载具，所述载具包括：
框，所述框具有环绕内开口的周界；以及
带，所述带耦合至所述框，并且设置在所述框的所述内开口下方，所述带包括具有蚀刻终止特性的层。
8.如权利要求7所述的载具，其中所述蚀刻终止特性为比在所述蚀刻工艺中的被支撑的晶片的蚀刻速率慢约20倍的蚀刻速率。
9.如权利要求7所述的载具，其中所述蚀刻终止特性为由光学发射传感器(OES)终点检测系统或激光终点系统能检测的发射。
10.一种划切由载具支撑的晶片或基板的方法，所述方法包括以下步骤：
通过等离子体工艺来蚀刻所述晶片或基板；以及
在蚀穿所述晶片或基板以及使所述载具暴露之后，检测蚀刻副产物的改变。
11.如权利要求10所述的方法，其中所述检测步骤通过使用光学发射传感器(OES)终点检测系统或激光终点系统来执行。
12.如权利要求10所述的方法，进一步包括以下步骤：
在检测到蚀刻副产物的所述改变之后，终止所述蚀刻步骤。
13.如权利要求10所述的方法，其中通过所述等离子体工艺蚀刻所述晶片或基板的步骤使所述晶片或基板单颗化为单个的管芯或集成电路。
14.如权利要求10所述的方法，进一步包括以下步骤：
在通过所述等离子体工艺蚀刻所述晶片或基板之前，在所述晶片或基板上形成蚀刻掩模。
15.如权利要求14所述的方法，进一步包括以下步骤：
在形成所述蚀刻掩模之后且在蚀刻所述晶片或基板之前，激光划片所述蚀刻掩模以使所述晶片或基板的划切道暴露。
CN201480066583.6A 2013-12-10 2014-11-26 用于划切晶片的方法与载具 Pending CN105814666A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110540233.0A CN113421846A (zh) 2013-12-10 2014-11-26 划切由载具支撑的晶片或基板的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361914323P 2013-12-10 2013-12-10
US61/914,323 2013-12-10
US14/538126 2014-11-11
US14/538,126 US9299614B2 (en) 2013-12-10 2014-11-11 Method and carrier for dicing a wafer
PCT/US2014/067762 WO2015088791A1 (en) 2013-12-10 2014-11-26 Method and carrier for dicing a wafer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110540233.0A Division CN113421846A (zh) 2013-12-10 2014-11-26 划切由载具支撑的晶片或基板的方法

Publications (1)

Publication Number Publication Date
CN105814666A true CN105814666A (zh) 2016-07-27

Family

ID=53271914

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110540233.0A Pending CN113421846A (zh) 2013-12-10 2014-11-26 划切由载具支撑的晶片或基板的方法
CN201480066583.6A Pending CN105814666A (zh) 2013-12-10 2014-11-26 用于划切晶片的方法与载具

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110540233.0A Pending CN113421846A (zh) 2013-12-10 2014-11-26 划切由载具支撑的晶片或基板的方法

Country Status (6)

Country Link
US (1) US9299614B2 (zh)
JP (1) JP6527517B6 (zh)
KR (1) KR102378339B1 (zh)
CN (2) CN113421846A (zh)
TW (1) TWI647783B (zh)
WO (1) WO2015088791A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309047A (zh) * 2017-07-26 2019-02-05 株式会社迪思科 处理衬底的方法
CN112635399A (zh) * 2019-10-09 2021-04-09 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件的制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102180A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
US9704748B2 (en) 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer
GB201611652D0 (en) * 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
JP6941939B2 (ja) * 2016-12-22 2021-09-29 リンテック株式会社 検査部材、および検査部材の製造方法
JP6906845B2 (ja) * 2017-06-22 2021-07-21 株式会社ディスコ 被加工物の加工方法
TWI776026B (zh) 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) * 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
WO2023041709A1 (en) * 2021-09-20 2023-03-23 Nil Technology Aps Embedded, slanted optical grating structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692493A (zh) * 2002-12-11 2005-11-02 松下电器产业株式会社 半导体晶片的切割方法和切割方法中使用的保护片
CN101248507A (zh) * 2005-08-23 2008-08-20 奥立孔美国公司 时分多工工艺中的用于终点的波长选择
CN101663747A (zh) * 2007-04-23 2010-03-03 丘费尔资产股份有限公司 超薄堆叠的芯片封装
CN101772831A (zh) * 2007-07-19 2010-07-07 积水化学工业株式会社 切割和芯片接合用带以及半导体芯片的制造方法
CN101848974A (zh) * 2007-12-27 2010-09-29 Lg化学株式会社 具有优异的毛刺性能和可靠性的切割模片粘合膜以及应用该粘合膜的半导体器件
US20120322239A1 (en) * 2011-06-15 2012-12-20 Saravjeet Singh Hybrid laser and plasma etch wafer dicing using substrate carrier
CN103009758A (zh) * 2012-12-31 2013-04-03 崔庆珑 易于捡取的防静电晶圆切割膜
CN103109353A (zh) * 2010-07-13 2013-05-15 日立化成株式会社 切割-芯片焊接一体型膜及其制造方法、半导体芯片的制造方法

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
US6908846B2 (en) 2002-10-24 2005-06-21 Lam Research Corporation Method and apparatus for detecting endpoint during plasma etching of thin films
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
US6982175B2 (en) * 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP5025103B2 (ja) * 2004-07-09 2012-09-12 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP5441332B2 (ja) * 2006-10-30 2014-03-12 アプライド マテリアルズ インコーポレイテッド フォトマスクエッチングのための終点検出
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010263041A (ja) 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692493A (zh) * 2002-12-11 2005-11-02 松下电器产业株式会社 半导体晶片的切割方法和切割方法中使用的保护片
CN101248507A (zh) * 2005-08-23 2008-08-20 奥立孔美国公司 时分多工工艺中的用于终点的波长选择
CN101663747A (zh) * 2007-04-23 2010-03-03 丘费尔资产股份有限公司 超薄堆叠的芯片封装
CN101772831A (zh) * 2007-07-19 2010-07-07 积水化学工业株式会社 切割和芯片接合用带以及半导体芯片的制造方法
CN101848974A (zh) * 2007-12-27 2010-09-29 Lg化学株式会社 具有优异的毛刺性能和可靠性的切割模片粘合膜以及应用该粘合膜的半导体器件
CN103109353A (zh) * 2010-07-13 2013-05-15 日立化成株式会社 切割-芯片焊接一体型膜及其制造方法、半导体芯片的制造方法
US20120322239A1 (en) * 2011-06-15 2012-12-20 Saravjeet Singh Hybrid laser and plasma etch wafer dicing using substrate carrier
CN103009758A (zh) * 2012-12-31 2013-04-03 崔庆珑 易于捡取的防静电晶圆切割膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309047A (zh) * 2017-07-26 2019-02-05 株式会社迪思科 处理衬底的方法
CN109309047B (zh) * 2017-07-26 2023-05-26 株式会社迪思科 处理衬底的方法
CN112635399A (zh) * 2019-10-09 2021-04-09 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件的制备方法

Also Published As

Publication number Publication date
KR20160097268A (ko) 2016-08-17
JP6527517B6 (ja) 2019-06-26
JP2017500740A (ja) 2017-01-05
WO2015088791A1 (en) 2015-06-18
TW201528423A (zh) 2015-07-16
TWI647783B (zh) 2019-01-11
US20150162244A1 (en) 2015-06-11
US9299614B2 (en) 2016-03-29
JP6527517B2 (ja) 2019-06-05
KR102378339B1 (ko) 2022-03-25
CN113421846A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
CN105814666A (zh) 用于划切晶片的方法与载具
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
CN107078015B (zh) 用于等离子体切割的接近接触盖环
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
TWI494983B (zh) 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
CN104246986B (zh) 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
TW201426840A (zh) 從晶圓背側切割晶圓
WO2015017097A1 (en) A method and system for laser focus plane determination in laser scribing process
WO2015041851A1 (en) Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
CN112689892A (zh) 使用具有中间穿透处理的混合激光刻划及等离子体蚀刻方法的晶片切割
TW201603170A (zh) 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160727

RJ01 Rejection of invention patent application after publication