TW201603170A - 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具 - Google Patents

用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具 Download PDF

Info

Publication number
TW201603170A
TW201603170A TW104115275A TW104115275A TW201603170A TW 201603170 A TW201603170 A TW 201603170A TW 104115275 A TW104115275 A TW 104115275A TW 104115275 A TW104115275 A TW 104115275A TW 201603170 A TW201603170 A TW 201603170A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
carrier
wafer
frame
substrate
Prior art date
Application number
TW104115275A
Other languages
English (en)
Inventor
類維生
伊頓貝德
庫默亞傑
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201603170A publication Critical patent/TW201603170A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

描述切割半導體晶圓之方法及用於切割半導體晶圓的載具，各晶圓具有複數個積體電路。在實例中，用於在蝕刻處理中支撐晶圓或基板的載具包含框架，框架具有環繞內部開口的周長。框架由抗熱材料所組成。載具亦包含載具帶，載具帶耦合至框架且設置於至少在框架之內部開口內。載具帶包含基底薄膜。

Description

用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具 【相關申請案之交互參照】
本申請案主張申請於2014年5月16日之美國臨時申請案序號第61/994,387號之權益，該申請案之全文內容在此以引用之方式併入本文。
本發明之實施例涉及半導體處理之領域，且特定而言，涉及切割半導體晶圓之方法及用於切割半導體晶圓的載具，各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料所組成的晶圓(亦稱為基板)上。一般而言，採用半導電的、導電的或絕緣的任一之各種材料之層來形成積體電路。使用各種熟知的處理來摻雜、沉積及蝕刻這些材料以形成積體電路。各晶圓經處理以形成大量的、含有被稱作晶粒(dice)的積體電路的個別區域。
於積體電路形成處理之後，晶圓被「切割(diced)」以將個別晶粒彼此分離用於封裝或用於在較大電路內以未封裝的形式使用。用於晶圓切割的 兩個主要技術為劃線(scribing)及鋸切(sawing)。使用劃線，鑽石尖端劃片(diamond tipped scribe)沿著預先形成的刻劃線(scribe lines)移動跨越晶圓表面。這些刻劃線沿著晶粒之間的空間延伸。這些空間通常被稱作「切割道(streets)」。鑽石劃片在晶圓表面沿著切割道形成淺劃痕(scratch)。當施加壓力時，例如使用滾軸(roller)，使晶圓沿著刻劃線分離。晶圓中的破裂(break)遵循晶圓基板之晶格結構。劃線可用於厚度約10密耳(千分之一吋)或更薄的晶圓。對於較厚的晶圓，鋸切為目前用於切割之較佳的方法。
使用鋸切，於每分鐘高轉數下旋轉的鑽石尖端鋸接觸晶圓表面且沿著切割道鋸切晶圓。晶圓安裝在支撐構件上，支撐構件例如跨越薄膜框架(film frame)而拉伸的黏著薄膜(adhesive film)，且鋸重複地施加至垂直切割道及水平切割道兩者。劃線或鋸切任一者帶來的一個問題為，碎片(chips)及鑿痕(gouges)可能沿著晶粒之被切斷的邊緣形成。此外，裂縫(cracks)可能從晶粒的邊緣形成且傳播到基板中而導致積體電路損壞。碎片(chipping)和裂縫(cracking)是劃線所特別具有的問題，因為方形或矩形的晶粒僅有一側可以沿著結晶結構之<110>方向被劃線。因此，該晶粒的另一側的裂開導致鋸齒狀(jagged)的分離線 (separation line)。因為碎片和裂縫，在晶圓上的晶粒之間需要額外的間隔以避免損害積體電路，舉例而言，碎片和裂縫維持在與真正的積體電路具有一段距離處。由於間隔需求，沒有那麼多的晶粒可以被形成在標準尺寸的晶圓上，且浪費了原本可以被用作電路系統的晶圓使用面積(wafer real estate)。鋸切的使用加劇了半導體晶圓上之使用面積的浪費。鋸之刀刃近似15微米厚。因此，為了確保由鋸所引起的環繞切口的裂縫及其他損壞不會傷害積體電路，晶粒之各者之電路系統經常必須分離三百微米到五百微米。此外，在切割之後，各晶粒需要大量的清洗以移除由鋸切處理所造成的微粒及其他污染物。
亦使用過電漿切割，但電漿切割可能具有限制。舉例而言，妨礙電漿切割之實施的一個限制可能為成本。用於圖案化光阻的標準微影術操作可能導致實施成本過高。可能妨礙電漿切割之實施的另一個限制條件在於沿著切割道切割常見金屬(舉例而言，銅)的電漿處理可能會產生生產問題或產量限制。
本發明之實施例包含切割半導體晶圓之方法及用於切割半導體晶圓之設備。
在實施例中，用於在蝕刻處理中支撐晶圓或基板的載具包含框架，框架具有環繞內部開口的周長。框架由抗熱材料所組成。載具亦包含載具帶， 載具帶耦合至框架且設置於至少在該框架之內部開口內。載具帶包含基底薄膜。
在另一個實施例中，切割半導體晶圓之方法涉及提供半導體晶圓，半導體晶圓具有前表面，前表面具有複數個積體電路，半導體晶圓具有圖案化的遮罩，圖案化的遮罩覆蓋該等積體電路，且半導體晶圓具有該等積體電路之間的刻劃線。方法亦涉及電漿蝕刻半導體晶圓穿過刻劃線，以切單該等積體電路。在電漿蝕刻期間半導體晶圓支撐於基板載具之帶上，基板載具具有抗熱框架。
在另一個實施例中，切割半導體晶圓之方法涉及在半導體晶圓之前表面上形成遮罩，半導體晶圓具有前表面，前表面具有複數個積體電路。遮罩覆蓋該等積體電路及介於該等積體電路之間的切割道。方法亦涉及雷射劃線遮罩及切割道，以提供介於該等積體電路之間的刻劃線，及留下覆蓋該等積體電路的圖案化的遮罩。方法亦涉及電漿蝕刻半導體晶圓穿過刻劃線，以切單該等積體電路。在電漿蝕刻期間半導體晶圓支撐於基板載具之帶上，基板載具具有抗熱框架。
100‧‧‧半導體晶圓
102‧‧‧區域
104‧‧‧垂直切割道
106‧‧‧水平切割道
200‧‧‧遮罩
202‧‧‧縫隙
204‧‧‧縫隙
206‧‧‧區域
300‧‧‧基板載具
302‧‧‧支撐帶
304‧‧‧帶環或框架
306‧‧‧晶圓或基板
400‧‧‧帶
402‧‧‧基底薄膜
404‧‧‧黏著層/黏著薄膜
406‧‧‧釋放層
410‧‧‧薄膜框架
412‧‧‧內部開口
414‧‧‧切割或載具帶
416‧‧‧晶圓或基板
418‧‧‧前表面
420‧‧‧框架背側
450‧‧‧材料
452‧‧‧方程式
454‧‧‧方程式
456‧‧‧表格
500‧‧‧流程圖
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
602‧‧‧遮罩
604‧‧‧半導體晶圓或基板
606‧‧‧積體電路
607‧‧‧切割道
608‧‧‧圖案化的遮罩
610‧‧‧縫隙
612‧‧‧溝渠
614‧‧‧基板載具
616‧‧‧晶粒黏著薄膜
618‧‧‧晶粒黏著薄膜
700A‧‧‧經由奈秒處理
700B‧‧‧經由皮秒處理
700C‧‧‧經由飛秒處理
702A‧‧‧顯著損害
702B‧‧‧損害
702C‧‧‧最小至無損害
800‧‧‧處理工具
802‧‧‧工廠介面
804‧‧‧裝載閘
806‧‧‧群集工具
808‧‧‧電漿蝕刻腔室
810‧‧‧雷射劃線設備
812‧‧‧沉積腔室
814‧‧‧濕式/乾式站
900‧‧‧電腦系統
902‧‧‧處理器
904‧‧‧主要記憶體
906‧‧‧靜態記憶體
908‧‧‧網路介面裝置
910‧‧‧影像顯示單元
912‧‧‧字母數字輸入裝置
914‧‧‧游標控制裝置
916‧‧‧訊號產生裝置
918‧‧‧次要記憶體
920‧‧‧網路
922‧‧‧軟體
926‧‧‧處理邏輯
930‧‧‧匯流排
932‧‧‧機器可存取儲存媒體
A‧‧‧框架表面面積
k‧‧‧熱傳導率
L‧‧‧框架厚度
q‧‧‧熱輸入
T1‧‧‧框架前側溫度
T2‧‧‧框架背側溫度
第1圖繪示根據本發明之實施例待切割的半導體晶圓之俯視圖。
第2圖繪示根據本發明之實施例待切割的半導體晶圓之俯視圖，該半導體晶圓具有形成於該半導體晶圓上的切割遮罩。
第3圖繪示根據本發明之實施例在切單(singulation)處理期間適用於支撐晶圓的基板載具之平面視圖。
第4A圖繪示根據本發明之實施例載具帶之橫截面視圖。
第4B圖繪示根據本發明之實施例，(a)薄膜框架及(b)晶圓及載具組件之平面視圖及對應的橫截面視圖。
第4C圖根據本發明之實施例，包含用以決定針對基板載具之薄膜框架適合的抗熱材料之方程式及材料性質。
第5圖為根據本發明之實施例代表切割半導體晶圓之方法中的操作的流程圖，半導體晶圓包含複數個積體電路。
第6A圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於第5圖之流程圖之操作502，包含複數個積體電路的半導體晶圓之橫截面視圖。
第6B圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於第5圖之流程 圖之操作504，包含複數個積體電路的半導體晶圓之橫截面視圖。
第6C圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於第5圖之流程圖之操作506，包含複數個積體電路的半導體晶圓之橫截面視圖。
第7圖繪示根據本發明之實施例，相對於較長脈衝時間，使用飛秒範圍的雷射脈衝之效應。
第8圖繪示根據本發明之實施例用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
第9圖繪示根據本發明之實施例示例性電腦系統之方塊圖。
描述切割半導體晶圓之方法及用於切割半導體晶圓的載具，各晶圓上具有複數個積體電路。在以下的描述中記載了眾多具體細節，例如用於薄晶圓的基板載具、劃線及電漿蝕刻條件及材料體系(material regimes)，用以提供本發明之實施例之徹底瞭解。對於本領域熟知技藝者而言將為顯而易見的是，在沒有這些具體細節的情況下可實踐本發明之實施例。在其他情況下，並未詳細描述熟知態樣，例如積體電路製造，以免不必要地使本發明之實施例模糊。此外，應瞭解，圖式中所示的各種實施例為說明性表示且未必是按比例繪製。
本文所述的一或更多個實施例針對用於晶圓安裝的抗熱薄膜框架及用於基於電漿的晶圓切割的該抗熱薄膜框架之應用。
為了提供上下文(context)，在安裝於基於帶框架(tape frame)的載具上的晶圓之電漿切割期間，包含晶圓/帶/框架的組件之熱管理很關鍵。由於晶圓、切割或載具帶及薄膜框架之間的熱傳導係數及熱膨脹係數之顯著差異，在電漿蝕刻期間載具帶可能變得扭曲或受損。雖然不受限於理論，損害模式中之一者可能有關於切割或載具帶自框架的黏著強度降低(或甚至剝層(delamination))。
在不鏽鋼薄膜框架的情況下以上潛在損害可能尤其如此，不鏽鋼薄膜框架在今日產業中為主導的。不鏽鋼具有優越的熱傳導係數，導致框架厚度各處非常均勻的溫度分布。在框架前側上的高溫負載(舉例而言，在電漿處理期間所經歷的)因此容易傳導至框架背側。然而，在許多情況下，切割或載具帶黏著至框架背側。因此，框架之加熱可能造成帶與框架之間的黏著減弱。因此，在電漿切割之後切割或載具帶可能自載具框架剝層，此可能為災難性失效。另一個潛在的災難性失效可包含帶與框架之間的黏著顯著地減弱至在用於晶粒拾取的帶膨脹期間帶從框架剝離的程度的程度。
根據本發明之實施例，解決上述問題中之一或更多者，抗熱塑膠框架用於基板載具。在一個如此實施例中，抗熱塑膠框架包含聚苯硫醚(polyphenylene sulfide；PPS)。在一個如此具體實施例中，大致聚苯硫醚-玻璃纖(glass fiber)增強材料用以製造在電漿蝕刻期間使用的晶圓載具之框架。
在示例性的實施方式中，本文所述的一或更多個實施例是針對藉由以下步驟的晶圓切割：(1)用適當的一或更多種遮罩材料遮蔽晶圓，(2)該遮罩於遮蔽時或遮蔽後續被圖案化，該圖案為使得將從晶圓切割的裝置之間的切割道區域曝露出且包含該等裝置的晶圓之區域藉由該遮罩保護，(3)晶圓藉由載具黏著且支撐，(4)載具包含由抗熱帶框架所支撐的切割帶或載具帶，(5)藉由雷射、電漿蝕刻、電漿沉積中之至少一者蝕刻晶圓，使得繞該等裝置溝渠(trench)完全被蝕刻，且該等裝置從晶圓及鄰近裝置完全分離。蝕刻處理涉及蝕刻穿過晶圓但於載具及晶圓之介面處實質上停止，或蝕刻進入載具但不以會實質上減低載具之結構完整性的方式蝕刻穿過載具。
在一種態樣中，針對晶粒切單可實施涉及初始雷射劃線及後續電漿蝕刻的混合式晶圓或基板切割處理。雷射劃線處理可用以乾淨地移除遮罩層、有機介電層及無機介電層以及裝置層。然後當暴 露或部分蝕刻晶圓或基板之時可終止雷射蝕刻處理。然後可採用切割處理之電漿蝕刻部分以蝕刻穿過晶圓或基板之塊體(bulk)，例如穿過塊體單晶矽，以產生晶粒或晶片切單或切割。在實施例中，在切單處理期間藉由具有抗熱帶框架的基板載具支撐晶圓或基板，包含在切單處理之蝕刻部分期間作支撐。
為了提供上下文，習知晶圓切割方式包含基於純機械分離的鑽石鋸切割、初始雷射劃線及後續鑽石鋸切割，或奈秒或皮秒雷射切割。針對薄晶圓或基板切單，例如50微米厚的塊體矽切單，習知方式已僅產生不良的處理品質。當從薄晶圓或基板切單晶粒時，可能面對的某些挑戰可能包含微裂縫形成或不同層之間的剝層、無機介電層之碎片、嚴格切口寬度(kerf width)控制之保持，或精確燒蝕(ablation)深度控制。本發明之實施例包含可適用於克服上述挑戰中之一或更多者的混合式雷射劃線及電漿蝕刻晶粒切單方式。
根據本發明之實施例，雷射劃線及電漿蝕刻之組合用以將半導體晶圓切割成個別或切單的積體電路。在一個實施例中，基於飛秒雷射劃線用作為若非全部的話則為實質上非熱(non-thermal)處理。舉例而言，基於飛秒雷射劃線可受侷限而無或可忽略不計的熱損害區域。在實施例中，本文的方式是用於具有超低介電常數(k)薄膜的切單的積體電 路。用習知切割，鋸可能需要減慢以適應如此低介電常數(k)薄膜。此外，半導體晶圓現經常在切割之前變薄。因此，在實施例中，用基於飛秒雷射的遮罩圖案化及部分晶圓劃線之組合，繼之以電漿蝕刻處理，現為實際可行的。在一個實施例中，用雷射直接刻劃(writing)可消除光阻層之微影圖案化操作之需求且可以非常低成本來實施。在一個實施例中，通孔(through-via)型矽蝕刻用以在電漿蝕刻環境中完成切割處理。
因此，在本發明之一種態樣中，雷射劃線及電漿蝕刻之組合可用以將半導體晶圓切割成切單的積體電路。第1圖繪示根據本發明之實施例待切割的半導體晶圓之俯視圖。第2圖繪示根據本發明之實施例待切割的半導體晶圓之俯視圖，該半導體晶圓具有形成於該半導體晶圓上的切割遮罩。
參照第1圖，半導體晶圓100具有複數個區域102，該複數個區域102包含積體電路。區域102藉由垂直切割道104及水平切割道106所分離。切割道104及切割道106為不含積體電路的半導體晶圓之區域，且經設計為切割晶圓所沿著的位置。本發明之某些實施例涉及組合雷射劃線及電漿蝕刻技術之使用，以沿著切割道穿過半導體晶圓切割出溝渠，使得數個晶粒被分離成個別晶片或晶粒。由於雷射劃線及電漿蝕刻處理兩者皆與晶體結構定向無 關，待切割的半導體晶圓之晶體結構對於達成穿過晶圓的垂直溝渠為無關緊要的。
參照第2圖，半導體晶圓100具有沉積在半導體晶圓100上的遮罩200。在一個實施例中，遮罩以習知方式沉積以達成近似4~10微米厚的層。在一個實施例中，遮罩200及半導體晶圓100之一部分用雷射劃線處理來圖案化，以界定沿著半導體晶圓100將被切割處的切割道104及切割道106的位置(舉例而言，縫隙202及縫隙204)。半導體晶圓100之積體電路區域由遮罩200所覆蓋且保護。遮罩200之區域206經定位而使得在後續蝕刻處理期間積體電路並不被蝕刻處理所劣化。水平縫隙204及垂直縫隙202形成在區域206之間，以界定將在蝕刻處理期間被蝕刻的區域，以最終切割半導體晶圓100。根據本發明之實施例，半導體晶圓100在雷射劃線處理及/或電漿蝕刻處理中之一者或兩者期間藉由晶圓載具所支撐。在一個如此實施例中，晶圓載具包含抗熱帶框架。
如上簡要所提及，在實施例中，在晶粒切單處理之電漿蝕刻部分期間，舉例而言，混合式雷射燒蝕及電漿蝕刻切單方案之電漿蝕刻部分期間，用於切割的基板藉由基板載具所支撐。舉例而言，第3圖繪示根據本發明之實施例在切單處理期間適用於支撐晶圓的基板載具之平面視圖。
參照第3圖，基板載具300包含由帶環或框架304所環繞的支撐帶(backing tape)302之層。晶圓或基板306由基板載具300之支撐帶302所支撐。在一個實施例中，晶圓或基板306藉由晶粒黏著薄膜黏著至支撐帶302。在一個實施例中，帶環304由抗熱材料所組成。
在實施例中，切單處理可容納於大小經設計為接受基板載具例如基板載具300的系統中。在一個如此實施例中，以下關聯第8圖更詳細描述的系統例如系統800可容納晶圓框架而不影響系統佔地面積(footprint)，否則該系統的大小經設計為容納並未由基板載具所支撐的基板或晶圓。在一個實施例中，如此處理系統的大小經設計為容納直徑300毫米的晶圓或基板。如第3圖所描繪，相同的系統可容納近似寬度380毫米乘以長度380毫米的晶圓載具。然而，應理解，系統可經設計為用以處理450毫米的晶圓或基板，或更特定而言，450毫米的晶圓或基板載具。
晶圓或基板載具可包含帶，帶包含於載具薄膜框架內，或藉由載具薄膜框架帶被支撐於上方。作為適合的帶之實例，第4A圖繪示根據本發明之實施例載具帶之橫截面視圖。參照第4A圖，帶400包含基底薄膜402。黏著層404設置於基底薄膜402上。
基底薄膜402及黏著薄膜404一起可稱作切割帶或載具帶或支撐帶。在實施例中，黏著層為熱可固化或紫外線(UV)可固化黏著層。在一個如此實施例中，當如此固化時，黏著層404之黏著強度減弱，用以促使在切單處理之後自黏著層404的晶粒拾取(pick)。在實施例中，黏著層404或基底薄膜402為熱敏感的，或兩者皆為熱敏感的。在實施例中，基底薄膜402為可撓式、可拉伸膜。
再次參照第4A圖，可包含釋放層(release layer)406，釋放層406設置於黏著層404上。在一個如此實施例中，在將晶圓或基板黏著至黏著層404用以處理之前，移除釋放層406。
第4B圖繪示根據本發明之實施例(a)薄膜框架(亦稱作帶框架)及(b)晶圓及載具組件之平面視圖及對應的橫截面視圖。參照第4B圖之(a)部分，薄膜框架410具有內部開口412。參照第4B圖之(b)部分，薄膜框架410耦合至切割或載具帶414。在一個實施例中，薄膜框架410安裝於切割或載具帶414上，如第4B圖中所描繪。然而，在其他實施例中，僅在內部開口412內包含切割或載具帶414，且切割或載具帶414黏著至框架410之內部表面。在任一個情況下，切割或載具帶414可用以將晶圓或基板416支撐於薄膜框架410之內部開口412內，如第4B圖中所描繪。
在薄膜框架410之前表面418上的熱負載(heat load)(舉例而言，可能在電漿處理期間所經歷)可傳導至框架背側420且可能不利地影響切割或載具帶414至薄膜框架410的黏著性。然而，根據本發明之實施例，薄膜框架410由抗熱材料所組成。在一個如此實施例中，抗熱材料可有效地減輕或消除從薄膜框架410之前表面418至框架背側420的熱負載之傳導。
在實施例中，薄膜框架410包含聚苯硫醚(PPS)材料。在此類具體的實施例中，聚苯硫醚藉由玻璃纖所增強以提供適合製造晶圓載具之框架的材料。
在實施例中，切割或載具帶414包含基底薄膜，例如關於第4A圖所述的基底薄膜402。在一個此類實施例中，切割或載具帶414進一步包含設置於基底薄膜上的黏著層，例如關於第4A圖所述的黏著層404。在具體實施例中，黏著層為熱可固化或紫外線(UV)可固化黏著層。在另一個具體實施例中，黏著層及基底薄膜中之一者或兩者為熱敏感的。在該情況下，原本將經由不鏽鋼薄膜框架傳送的熱負載將足以損害黏著層或基底薄膜或黏著層和基底薄膜兩者。然而，在一個實施例中，抗熱薄膜框架之使用藉由禁止藉由框架本身的熱負載之傳導來減輕或消除如此損害。
在實施例中，在將晶圓或基板416黏著至切割或載具帶414之前，釋放層設置於切割或載具帶414之黏著層上。移除釋放層以準備好將晶圓或基板416黏著至切割或載具帶414。在一個如此實施例中，在釋放層之移除後，晶粒黏著薄膜(DAF)用以作為切割或載具帶414與晶圓或基板416的中間層。此晶粒黏著薄膜可獨立地設置於切割或載具帶414上或可經傳遞作為已經貼附至晶圓或基板416之背側。因此，配置可包含晶粒黏著薄膜直接設置於基底薄膜與基板或晶圓之間(若不使用黏著層)，或直接設置於基板或晶圓與切割帶之黏著層之間。在一個實施例中，若存在晶粒黏著薄膜的話，晶粒黏著薄膜可成為切單的晶粒之一部分。
第4C圖包含根據本發明之實施例用以決定針對基板載具之薄膜框架適合的抗熱材料的方程式及材料性質。參照第4C圖，可使用方程式452決定材料450之熱傳導。使用方程式452，熱輸入q為熱傳導率k、框架表面面積A、框架厚度L及框架前側溫度(T1)與框架背側溫度(T2)之差的函數。
使用以上資訊，決定兩種材料之間的比較，舉例而言，不鏽鋼與聚苯硫醚(PPS)之間。更具體而言，對於給定的q、A、L及T1，方程式454可用以比較競爭的框架材料之背側溫度。使用來自表格456的參數，對於熱絕緣塑膠框架例如PPS，在黏著 至切割帶的框架背側表面(T2)上的溫度遠低於不鏽鋼框架上的溫度(T2)。在實例中，若對於兩種框架T1皆假設為180℃，且使T2,pps=30℃，則T2，不鏽鋼=近似176℃~178℃，T2，不鏽鋼近似等於T1。在不鏽鋼的情況下帶剝層或熱損害的機會遠大於PPS材料的情況。因此，在實施例中，由於相較於不鏽鋼基於PPS的薄膜框架具有高得多的熱抗性(thermal resistance)，基於PPS的薄膜框架之使用可顯著地降低於框架背側/切割帶介面處的溫度。因此，PPS框架背側與切割帶之間的減弱黏著(或導致切割帶剝層)的可能性比使用不鏽鋼框架低得多。再者，在實施例中，PPS框架之剛度及尺寸穩定度基本上與不鏽鋼框架之剛度及尺寸穩定度相同。
在實施例中，例如關於第4A圖~第4C圖的實施例中所述的基板載具用以在電漿處理操作中支撐晶圓或基板，例如電漿蝕刻操作。在一個如此實施例中，特別實行蝕刻處理以完全蝕刻穿過晶圓以切單積體電路，而不以經由蝕刻處理且可能地經由後續晶粒拾取操作會折衷載具之結構完整性的任何方式蝕刻穿過載具，晶粒拾取操作可能涉及支撐帶之拉伸或膨脹。在一個如此實施例中，在帶之膨脹之前從框架移除支撐帶。
在另一種態樣中，第5圖為根據本發明之實施例代表切割半導體晶圓之方法中的操作的流程 圖500，半導體晶圓包含複數個積體電路。第6A圖至第6C圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於流程圖500之操作，包含複數個積體電路的半導體晶圓之橫截面視圖。
參照流程圖500之操作502，且對應第6A圖，遮罩602形成於半導體晶圓或基板604上方。遮罩602由覆蓋且保護形成於半導體晶圓604之表面上的積體電路606的層所組成。遮罩602亦覆蓋形成於積體電路606之各者之間的介於中間的切割道607。半導體晶圓或基板604由例如關聯第3圖及第4A圖~第4C圖所述的基板載具614所支撐，舉例而言，具有抗熱薄膜框架的基板載具。
在實施例中，基板載具614包含支撐帶之層，支撐帶之層之一部分在第6A圖中描繪為614，由抗熱帶環或框架所環繞(未圖示)。在一個此類實施例中，半導體晶圓或基板604設置於晶粒黏著薄膜616上，晶粒黏著薄膜616設置於基板載具614上，如第6A圖中所描繪。
根據本發明之實施例，形成遮罩602的步驟包含形成層，例如但不限於光阻層或I線(I-line)圖案化層。舉例而言，聚合物層例如光阻層可由另外適用於微影處理的材料所組成。在一個實施例中，光阻層由正光阻材料所組成，例如但不限於，248奈米(nm)光阻、193nm光阻、157nm 光阻、極紫外線(EUV)光阻或具有雙氮基醌(diazonaphthoquinone)敏化劑的酚醛樹脂基質(phenolic resin matrix)。在另一個實施例中，光阻層由負光阻材料所組成，例如但不限於，聚順異戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。
在另一個實施例中，遮罩602為水溶性遮罩層。在實施例中，水溶性遮罩層在水性介質中容易溶解。舉例而言，在一個實施例中，水溶性遮罩層由在鹼性溶液、酸性溶液或去離子水中之一或更多者中可溶解的材料所組成。在實施例中，當曝露於加熱處理，例如在近似攝氏50度~160度的範圍中加熱時，水溶性遮罩層維持其水溶性。舉例而言，在一個實施例中，在曝露於雷射及電漿蝕刻切單處理中使用的腔室條件之後，水溶性遮罩層可溶解於水溶液中。在一個實施例中，水溶性遮罩層由例如但不限於聚乙烯醇(polyvinyl alcohol)、聚丙烯酸(polyacrylic acid)、葡聚糖(dextran)、聚甲基丙烯酸(polymethacrylic acid)、聚乙烯亞胺(polyethylene imine)或聚乙烯氧化物(polyethylene oxide)的材料所組成。在具體的實施例中，水溶性遮罩層在水溶液中的蝕刻率在近似每分鐘1微米~每分鐘15微米的範圍中，且更特定而言，近似每分鐘1.3微米。
在另一個實施例中，遮罩602為UV可固化遮罩層。在實施例中，遮罩層具有對於UV光的易感性，易感性將UV可固化層之黏著性降低至少近似80%。在一個如此實施例中，UV層由聚氯乙烯(polyvinyl chloride)或丙烯酸系(acrylic-based)材料所組成。在實施例中，UV可固化層由具有當曝露於UV光時弱化的黏著性質的材料或材料之堆疊所組成。在實施例中，UV可固化黏著層對於近似365nm UV光為敏感的。在一個此類實施例中，此敏感性賦能使用LED光來實行固化。
在實施例中，半導體晶圓或基板604由適合耐受製造處理的材料所組成，且半導體晶圓或基板604上可適合設置半導體處理層。舉例而言，在一個實施例中，半導體晶圓或基板604由第IV族系材料所組成，例如但不限於，結晶矽、鍺或矽/鍺。在具體的實施例中，提供半導體晶圓604的步驟包含提供單晶矽基板。在特定的實施例中，單晶矽基板由雜質原子所摻雜。在另一個實施例中，半導體晶圓或基板604由III-V族材料所組成，例如，舉例而言，在發光二極體(LED)之製造中使用的III-V族材料基板。
在實施例中，半導體晶圓或基板604具有近似300微米或更薄的厚度。舉例而言，在一個實施例中，塊體單晶矽基板在貼附至晶粒黏著薄膜616之前從背側變薄。可藉由背側研磨處理來實行薄化。 在一個實施例中，塊體單晶矽基板變薄至厚度在近似50微米~300微米的範圍中。重要的是應注意到，在實施例中，薄化是在雷射燒蝕及電漿蝕刻切割處理之前實行。在實施例中，晶粒黏著薄膜616(或任何能夠將變薄的或薄晶圓或基板接合至基板載具614的適合的替代物)具有近似20微米的厚度。
在實施例中，半導體晶圓或基板604在半導體晶圓或基板604上或其中設置有半導體裝置之陣列，作為積體電路606之一部分。此半導體裝置之實例包含但不限於，在矽基板中製造且封裝於介電層中的記憶體裝置或互補式金屬氧化物半導體(CMOS)電晶體。複數個金屬互連可形成於該等裝置或電晶體上方，且在環繞的介電層中，且可用以電性耦合該等裝置或電晶體以形成積體電路606。構成切割道607的材料可與用以形成積體電路606的那些材料相似或相同。舉例而言，切割道607可由介電材料層、半導體材料層及金屬化層所組成。在一個實施例中，切割道607中之一或更多者包含與積體電路606之實際裝置相似的測試裝置。
參照流程圖500之操作504，且對應第6B圖，用雷射劃線處理圖案化遮罩602，以提供具有縫隙610的圖案化的遮罩608，從而曝露出在積體電路606之間半導體晶圓或基板604之區域。在一個如此實施例中，雷射劃線處理為基於飛秒雷射劃線處 理。雷射劃線處理用以移除原本形成在積體電路606之間的切割道607之材料。根據本發明之實施例，用雷射劃線處理來圖案化遮罩602的步驟包含在積體電路606之間部分進入半導體晶圓604之區域中形成溝渠612，如第6B圖中所描繪。
在其他實施例中，然而，不用雷射劃線處理，可藉由例如絲網印刷圖案化的遮罩、光微影術或藉由施加預先圖案化的乾式層壓(dry laminate)遮罩來達成遮罩之圖案化。在其他實施例中，使用無遮罩處理，例如採用乾式層壓下填(underfill)層作為遮罩的方式。
在實施例中，用雷射劃線處理來圖案化遮罩602的步驟包含使用具有飛秒範圍的脈衝寬度之雷射。具體而言，具有波長在可見光譜加上紫外(UV)範圍及紅外(IR)範圍(合計為寬帶光譜)的雷射可用以提供基於飛秒雷射，亦即，具有脈衝寬度在飛秒之等級(10-15秒)的雷射。在一個實施例中，燒蝕與波長無關或基本上與波長無關，且因此適合複雜薄膜，例如遮罩602之薄膜、切割道607之薄膜及可能半導體晶圓或基板604之一部分之薄膜。
第7圖繪示根據本發明之實施例，相對於較長頻率，使用在飛秒範圍中的雷射脈衝之效應。參照第7圖，相對於較長脈衝寬度(舉例而言，經由700B之皮秒處理帶來的損害702B及經由700A之 奈秒處理帶來的顯著損害702A)，藉由使用具有飛秒範圍中的脈衝寬度的雷射，熱損壞問題被減輕或消除(舉例而言，經由700C之飛秒處理帶來的最小至無損害702C)。如第7圖中所描繪，在經由700C之形成期間損害之消除或減輕可能起因於缺乏低能量再耦合(如針對基於皮秒雷射燒蝕所見)或熱平衡(如針對基於奈秒雷射燒蝕所見)。
雷射參數選擇，例如脈衝寬度，對於發展成功的雷射劃線及使得碎片、微裂縫及剝層最小化以達成乾淨雷射劃線切口的切割處理為關鍵性的。雷射劃線切口越乾淨，用於最終晶粒切單可實行的蝕刻處理越順利。在半導體裝置晶圓中，許多不同材料類型(舉例而言，導體、絕緣體、半導體)與厚度的功能性層通常設置於半導體裝置晶圓上。該等材料可包含但不限於，有機材料例如聚合物、金屬或無機介電質例如二氧化矽及氮化矽。
相對地，若選擇了非最佳的雷射參數，則在涉及舉例而言無機介電質、有機介電質、半導體或金屬中之兩者或多於兩者的堆疊結構中，雷射燒蝕處理可能導致剝層問題。舉例而言，雷射穿透高能帶隙能量介電質(例如具有近似9eV能帶隙的二氧化矽)而無可測量到的吸收。然而，雷射能量可能在下方的金屬或矽層中被吸收，導致金屬層或矽層之顯著汽化。汽化可能產生高壓而剝離覆於上方的二氧化矽 介電層且潛在地導致嚴重層間剝層及微裂縫。在實施例中，雖然基於皮秒雷射照射處理導致複雜堆疊中的微裂縫及剝層，但基於飛秒雷射照射處理已被證實不導致相同材料堆疊之微裂縫或剝層。
為了能夠直接燒蝕介電層，可能需要發生介電材料之游離化，使得他們藉由強烈吸收光子表現出相似於導體材料的行為。吸收可阻擋大多數的雷射能量免於在介電層之最終燒蝕之前穿透至下方的矽層或金屬層。在實施例中，當雷射強度足夠高以引發光子游離及衝擊在無機介電材料中的游離化時，無機介電質之游離化為可行的。
根據本發明之實施例，適合的基於飛秒雷射處理特徵在於高峰值強度(輻射照度)，高峰值強度通常導致在各種材料中的非線性交互作用。在一個如此實施例中，飛秒雷射源具有在近似10飛秒至500飛秒的範圍中的脈衝寬度，雖然較佳在100飛秒至400飛秒的範圍中。在一個實施例中，飛秒雷射源具有在近似1570奈米至200奈米的範圍中的波長，雖然較佳在540奈米至250奈米的範圍中。在一個實施例中，雷射及對應的光學系統提供在工作表面處在近似3微米至15微米的範圍中的焦斑(focal spot)，雖然較佳在近似5微米至10微米的範圍中。
在工作表面處的空間光束輪廓可為單模(高斯)或具有成形的頂帽型(top-hat)輪廓。在實施 例中，雷射源具有在近似200kHz至10MHz的範圍中的脈衝重複率(pulse repetition rate)，雖然較佳在近似500kHz至5MHz的範圍中。在實施例中，雷射源在工作表面處傳遞在近似0.5uJ至100uJ的範圍中的脈衝能量，雖然較佳在近似1uJ至5uJ的範圍中。在實施例中，雷射劃線處理沿著工作件表面以在近似500mm/秒至5m/秒的範圍中的速率運作，雖然較佳速度在近似600mm/秒至2m/秒的範圍中。
劃線處理可以僅單次(single pass)運作或以多次(multiple passes)運作，但在實施例中，較佳為1次至2次。在一個實施例中，在工作件中的劃線深度為在近似5微米至50微米深的範圍中，較佳在近似10微米至20微米深的範圍中。雷射可以於給定脈衝重複率下的單脈衝列(train)或以脈衝叢發(burst)列來施加。在實施例中，產生的雷射束之切口寬度在近似2微米至15微米的範圍中，雖然在矽晶圓劃線/切割中於裝置/矽介面處測量的較佳為在近似6微米至10微米的範圍中。
雷射參數可經選擇而具有益處及優點，例如提供足夠高雷射強度以達成無機介電質(舉例而言，二氧化矽)之游離化，及使得在直接燒蝕無機介電質之前由下層損害導致的剝層及碎片最小化。此外，參數可經選擇以提供用於產業應用的有意義的處 理產量且具有精確控制的燒蝕寬度(舉例而言，切口寬度)及深度。如上所述，相較於基於皮秒及基於奈秒雷射燒蝕處理，基於飛秒雷射遠遠更適合提供該等優點。然而，即使在基於飛秒雷射燒蝕之光譜中，比起其他波長，某些波長可提供更佳效能。舉例而言，在一個實施例中，比起具有波長靠近IR範圍或在IR範圍中的基於飛秒雷射處理，具有波長靠近UV範圍或在UV範圍中的基於飛秒雷射處理提供更乾淨的燒蝕處理。在具體的如此實施例中，適用於半導體晶圓或基板劃線的基於飛秒雷射處理是基於具有近似小於或等於540奈米的波長的雷射。在特定的此類實施例中，使用近似小於或等於400飛秒的雷射之脈衝，該雷射具有近似小於或等於540奈米的波長。然而，在替代的實施例中，使用雙雷射波長(舉例而言，IR雷射及UV雷射之組合)。
參照流程圖500之操作506，且對應第6C圖，半導體晶圓或基板604被蝕刻穿過圖案化的遮罩608中的縫隙610，以切單積體電路606。根據本發明之實施例，蝕刻半導體晶圓604的步驟包含蝕刻以延伸用雷射劃線處理所形成的溝渠612及最終整個蝕刻穿過半導體晶圓或基板604，如第6C圖中所描繪。
在實施例中，蝕刻半導體晶圓或基板604的步驟包含使用電漿蝕刻處理。在一個實施例 中，使用穿矽通孔型(through-silicon via type)蝕刻處理。舉例而言，在具體的實施例中，半導體晶圓或基板604之材料之蝕刻率大於每分鐘25微米。超高密度電漿源可用於晶粒切單處理之電漿蝕刻部分。適合實行該電漿蝕刻處理的處理腔室之實例為可自美國加州森尼韋爾之應用材料公司購得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統組合電容式及電感式RF耦合，比起僅用電容式耦合可能的，即使具有由磁性增強所提供的改進，該組合給予離子密度及離子能量之更獨立得多的控制。該組合促使離子密度從離子能量有效解耦，以便達成相對高密度電漿而無即使在非常低壓下潛在具有損害的高直流偏壓位準。結果為異常寬的處理窗口。然而，可使用任何能夠蝕刻矽的電漿蝕刻腔室。在示例的實施例中，使用深層矽蝕刻，以於大於習知矽蝕刻率之近似40%的蝕刻率下蝕刻單晶矽基板或晶圓604，同時維持基本上精確輪廓控制及幾乎無扇形扭曲(scallop-free)的側壁。在具體的實施例中，使用穿矽通孔型蝕刻處理。蝕刻處理是基於從反應氣體產生的電漿，反應氣體大體是基於氟氣體，例如SF6、C4F8、CHF3、XeF2或能在相對快的蝕刻率下蝕刻矽的任何其它反應氣體。在一個實施例中，然而，使用涉及扇形扭曲輪廓之形成的波希(Bosch)處理。
再次參照第6C圖，根據本發明之實施例，在切單處理期間具有抗熱薄膜框架的基板或晶圓載具容納於蝕刻腔室中。在實施例中，在不影響(舉例而言，蝕刻)薄膜框架(舉例而言，帶環304)及薄膜(舉例而言，支撐帶302)的情況下，在基板載具上包含晶圓或基板的組件承受電漿蝕刻反應器。
在實施例中，切單可進一步包含晶粒黏著薄膜616之圖案化。在一個實施例中，晶粒黏著薄膜616由例如但不限於雷射燒蝕、乾式(電漿)蝕刻或濕式蝕刻的技術來圖案化。在實施例中，晶粒黏著薄膜616以在切單處理之雷射劃線部分及電漿蝕刻部分之後的順序來圖案化，以提供晶粒黏著薄膜部分618，如第6C圖中所描繪。在實施例中，在切單處理之雷射劃線部分及電漿蝕刻部分之後移除圖案化的遮罩608，亦如第6C圖中所描繪。可在晶粒黏著薄膜616之圖案化之前、在晶粒黏著薄膜616之圖案化期間或在晶粒黏著薄膜616之圖案化之後移除圖案化的遮罩608。在實施例中，當半導體晶圓或基板604由基板載具614所支撐時被蝕刻。在實施例中，當晶粒黏著薄膜616設置於基板載具614上時亦被圖案化。
因此，再次參照流程圖500及第6A圖~第6C圖，藉由初始雷射燒蝕穿過遮罩、穿過晶圓切割道(包含金屬化層)及部分進入矽基板，可實行晶圓切 割。雷射脈衝寬度可經選擇為在飛秒範圍中。然後藉由後續穿矽深電漿蝕刻，可完成晶粒切單。此外，實行晶粒黏著薄膜之曝露部分之移除，以提供切單的積體電路，該等積體電路上各具有一部分的晶粒黏著薄膜。個別積體電路，包含晶粒黏著薄膜部分，然後可從基板載具614移除，如第6C圖中所描繪。在實施例中，切單的積體電路從基板載具614移除用於封裝。在一個此類實施例中，圖案化的晶粒黏著薄膜618保持在各積體電路之背側上且被包含於最終封裝中。然而，在另一個實施例中，圖案化的晶粒黏著薄膜614在切單處理期間或切單處理後續被移除。
單一處理工具可經配置以實行在混合式雷射燒蝕及電漿蝕刻切單處理中的許多或全部操作。舉例而言，第8圖繪示根據本發明之實施例，用於晶圓或基板之雷射及電漿切割的工具佈局之方塊圖。
參照第8圖，處理工具800包含工廠介面802(FI)，工廠介面802具有與工廠介面802耦合的複數個裝載閘(load lock)804。群集工具806與工廠介面802耦合。群集工具806包含一或更多個電漿蝕刻腔室，例如電漿蝕刻腔室808。雷射劃線設備810也與工廠介面802耦合。在一個實施例中，如第8圖中所描繪，處理工具800之整體佔地面積可為 近似3500毫米(3.5公尺)乘以近似3800毫米(3.8公尺)。
在實施例中，雷射劃線設備810容置基於飛秒雷射。基於飛秒雷射可適用於實行混合式雷射及蝕刻切單處理之雷射燒蝕部分，例如上述的雷射燒蝕處理。在一個實施例中，雷射劃線設備810中還包含可移動的平台，該可移動的平台經配置以相對於基於飛秒雷射移動晶圓或基板(或晶圓或基板之載具)。在具體的實施例中，基於飛秒雷射也是可移動的。在一個實施例中，如第8圖中所描繪，雷射劃線設備810之整體佔地面積可為近似2240毫米乘以近似1270毫米。
在實施例中，該一或更多個電漿蝕刻腔室808經配置用於蝕刻晶圓或基板穿過圖案化的遮罩中的縫隙，以切單複數個積體電路。在一個此類實施例中，該一或更多個電漿蝕刻腔室808經配置以實行深層矽蝕刻處理。在具體的實施例中，該一或更多個電漿蝕刻腔室808為可自美國加州森尼韋爾的應用材料公司購得的Applied Centura® SilviaTM Etch系統。可將蝕刻腔室具體設計為針對在用以產生切單的積體電路的深層矽蝕刻，該等積體電路容置於單晶矽基板或晶圓上或在單晶矽基板或晶圓中。在實施例中，電漿蝕刻腔室808中包含高密度電漿源，以促進高的矽蝕刻速率。在實施例中， 處理工具800之群集工具806部分中包含多於一個的蝕刻腔室，以賦能切單或切割處理之高製造產量。
工廠介面802可為適合的常壓接口，以在具有雷射劃線設備810的外部製造設施與群集工具806之間連繫。工廠介面802可包含具有手臂或葉片的機器人，用於將晶圓(或晶圓之載具)從儲存單元(例如前開式晶圓傳送盒)傳送進入群集工具806或雷射劃線設備810中之任一者或二者。
群集工具806可包含其它適合實行在切單之方法中的功能的腔室。舉例而言，在一個實施例中，取代額外的蝕刻腔室，包含沉積腔室812。沉積腔室812可經配置用於在晶圓或基板之雷射劃線之前於晶圓或基板之裝置層上或於晶圓或基板之裝置層上方的遮罩沉積。在一個此類的實施例中，沉積腔室812適用於沉積水溶性遮罩層。在另一個實施例中，取代額外的蝕刻腔室，包含濕式/乾式站814。濕式/乾式站可適用於清洗殘留物及碎片，或適用於在基板或晶圓之雷射劃線及電漿蝕刻切單處理後續移除水溶性遮罩。在實施例中，還包含計量站作為處理工具800之部件。
可提供本發明之實施例作為電腦程式產品或軟體，該電腦程式產品或軟體可包含機器可讀取媒體，該機器可讀取媒體具有儲存於該機器可讀取媒體上的指令，該等指令可用以程式化電腦系統(或其 他電子裝置)以根據本發明之實施例實行處理。在一個實施例中，電腦系統與關聯第8圖所述的處理工具800耦合。機器可讀取媒體包含任何用於以機器(舉例而言，電腦)可讀取的形式來儲存或傳送資訊的機制。舉例而言，機器可讀取(舉例而言，電腦可讀取)媒體包含機器(舉例而言，電腦)可讀取儲存媒體(舉例而言，唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)、機器(舉例而言，電腦)可讀取傳送媒體(電性、光學、聲學或其他形式的傳播訊號(舉例而言，紅外訊號、數位訊號等))等等。
第9圖繪示以電腦系統900之示例形式的機器之圖示表示，在電腦系統900內可執行用於導致該機器實行本文所述的方法之任何一或更多者(例如終點偵測)的一組指令。在替代的實施例中，機器可連結(舉例而言，網路連結)至在區域網路(LAN)、內部網路、外部網路或網際網路中的其他機器。機器可在客戶端-伺服器網路環境中以伺服器或客戶端機器之能力操作，或在同級間(peer-to-peer)(或分佈式)網路環境中作為同級機器(peer machine)。該機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、行動電話、網路應用設備、伺服器、網路路由器、交換機或橋接器，或能夠執行指明該機器將採 取的行動之一組指令(依序的或其他方式)的任何機器。此外，雖然僅繪示單一機器，但用語「機器」亦應視為包含單獨地或聯合地執行一組(或多組)指令以實行本文所述的方法之任何一或更多者之機器(舉例而言，電腦)之任何組合。
示例的電腦系統900包含處理器902、主要記憶體904(舉例而言，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、靜態記憶體906(舉例而言，快閃記憶體、靜態隨機存取記憶體(SRAM)等)，及次要記憶體918(舉例而言，資料儲存裝置)，處理器902、主要記憶體904、靜態記憶體906及次要記憶體918透過匯流排930彼此溝通。
處理器902代表一或更多個通用處理裝置例如微處理器、中央處理單元或類似者。更特定而言，處理器902可為複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字集(very long instruction word；VLIW)微處理器、實施其他指令集的處理器或實施指令集之組合的處理器。處理器902亦可為一或更多個專用處理裝置例如特殊應用積體電路(application specific integrated circuit；ASIC)、場可程式化閘陣列(field programmable gate array；FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器或類似者。處理器902經配置以執行處理邏輯926用於實行本文所述之操作。
電腦系統900可進一步包含網路介面裝置908。電腦系統900亦可包含影像顯示單元910(舉例而言，液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、字母數字輸入裝置912(舉例而言，鍵盤)、游標控制裝置914(舉例而言，滑鼠)及訊號產生裝置916(舉例而言，揚聲器)。
次要記憶體918可包含機器可存取儲存媒體(或更具體而言為電腦可讀取儲存媒體)932，體現本文所述之方法或功能之任何一或更多者的一或更多組指令(舉例而言，軟體922)儲存於機器可存取儲存媒體932上。在由電腦系統900執行軟體922期間，軟體922亦可完全地或至少部分地駐留於主要記憶體904內及/或於處理器902內，主要記憶體904及處理器902亦構成機器可讀取儲存媒體。軟體922可進一步經由網路介面裝置908透過網路920傳送或接收。
雖然機器可存取儲存媒體932在示例實施例中圖示為單一媒體，用語「機器可讀取儲存媒體」應解讀為包含儲存該一或更多組指令的單一媒體或多個媒體(舉例而言，集中式或分散式資料庫，及/或關聯的快取記憶體及伺服器)。用語「機器可讀取儲存媒體」亦應解讀為包含能夠儲存或編碼由該機器所執行之一組指令的任何媒體，且該組指令導致該機器實行本發明之方法之任何一或更多者。用語「機器可讀取儲存媒體」因此應解讀為包含但不限於固態記憶體，及光學及磁性媒體。
根據本發明之一個實施例，機器可存取儲存媒體具有儲存於其上的指令，該等指令導致資料處理系統實行切割具有複數個積體電路的半導體晶圓之方法。
因此，已揭示切割半導體晶圓之方法及用於切割半導體晶圓的載具，各晶圓具有複數個積體電路。
410‧‧‧薄膜框架
412‧‧‧內部開口
414‧‧‧切割或載具帶
416‧‧‧晶圓或基板
418‧‧‧前表面
420‧‧‧框架背側

Claims (20)

  1. 一種用於在一蝕刻處理中支撐一晶圓或基板之載具，該載具包括：一框架，該框架具有環繞一內部開口的一周長，該框架由一抗熱材料所組成；及一載具帶，該載具帶耦合至該框架且設置於至少在該框架之該內部開口內，該載具帶包括一基底薄膜。
  2. 如請求項1所述之載具，其中該框架包括聚苯硫醚(polyphenylene sulfide；PPS)。
  3. 如請求項2所述之載具，其中該聚苯硫醚由玻璃纖所增強。
  4. 如請求項1所述之載具，其中該載具帶進一步設置於該框架下。
  5. 如請求項1所述之載具，其中該載具帶進一步包括：一黏著層，該黏著層設置於該基底薄膜上。
  6. 如請求項5所述之載具，其中該黏著層為一熱可固化或一紫外光(UV)可固化黏著層。
  7. 如請求項5所述之載具，其中該黏著層及該基底薄膜中之一者或兩者為熱敏感的。
  8. 如請求項5所述之載具，其中該載具帶進一步包括：一釋放層，該釋放層設置於該黏著層上。
  9. 如請求項1所述之載具，其中該帶進一步包括：一晶粒黏著薄膜(DAF)，該晶粒黏著薄膜設置於該基底薄膜上方。
  10. 一種切割一半導體晶圓之方法，該半導體晶圓包括一前表面，該前表面上具有複數個積體電路，該方法包括以下步驟：提供該半導體晶圓，該半導體晶圓具有一圖案化的遮罩，該圖案化的遮罩覆蓋該等積體電路，且該半導體晶圓具有該等積體電路之間的刻劃線；及電漿蝕刻該半導體晶圓穿過該等刻劃線，以切單該等積體電路，其中在該電漿蝕刻期間該半導體晶圓支撐於一基板載具之一帶上，該基板載具具有一抗熱框架。
  11. 如請求項10所述之方法，進一步包括以下步驟：電漿蝕刻該半導體晶圓之步驟之後，延展該基板載具之該帶及實行一晶粒拾取操作。
  12. 如請求項10所述之方法，進一步包括以下步驟： 在電漿蝕刻該半導體晶圓穿過該等刻劃線之步驟之後，移除該圖案化的遮罩，其中當移除該圖案化的遮罩時該半導體晶圓進一步支撐於該基板載具之該帶上。
  13. 如請求項10所述之方法，其中該等刻劃線包含該半導體晶圓中在該等積體電路之間的溝渠，且其中電漿蝕刻該半導體晶圓穿過該等刻劃線之步驟包括形成對應於該等溝渠的溝渠延伸之步驟。
  14. 如請求項10所述之方法，其中該基板載具之該抗熱框架包括聚苯硫醚(PPS)。
  15. 一種切割一半導體晶圓之方法，該半導體晶圓包括一前表面，該前表面上具有複數個積體電路，該方法包括以下步驟：在該半導體晶圓之該前表面上形成一遮罩，該遮罩覆蓋該等積體電路及介於該等積體電路之間的切割道；雷射劃線該遮罩及該等切割道，以提供介於該等積體電路之間的刻劃線，及留下覆蓋該等積體電路的一圖案化的遮罩；及電漿蝕刻該半導體晶圓穿過該等刻劃線，以切單該等積體電路，其中在該電漿蝕刻期間該半導體晶圓支撐於一基板載具之一帶上，該基板載具具有一抗 熱框架。
  16. 如請求項15所述之方法，進一步包括以下步驟：在電漿蝕刻該半導體晶圓之步驟之後，延展該基板載具之該帶及實行一晶粒拾取操作。
  17. 如請求項15所述之方法，其中在該雷射劃線期間該半導體晶圓進一步支撐於該基板載具之該帶上。
  18. 如請求項17所述之方法，其中當形成該遮罩時該半導體晶圓進一步支撐於該基板載具之該帶上。
  19. 如請求項15所述之方法，進一步包括以下步驟：在電漿蝕刻該半導體晶圓穿過該等刻劃線之步驟之後，移除該圖案化的遮罩，其中當移除該圖案化的遮罩時該半導體晶圓進一步支撐於該基板載具之該帶上。
  20. 如請求項15所述之方法，其中雷射劃線該遮罩及該等切割道之步驟進一步包括在該半導體晶圓中在該等積體電路之間形成溝渠，且其中電漿蝕刻該半導體晶圓穿過該等刻劃線之步驟包括形成對應於該等溝渠的溝渠延伸之步驟。
TW104115275A 2014-05-16 2015-05-13 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具 TW201603170A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461994387P 2014-05-16 2014-05-16
US201414297292A 2014-06-05 2014-06-05

Publications (1)

Publication Number Publication Date
TW201603170A true TW201603170A (zh) 2016-01-16

Family

ID=54480469

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115275A TW201603170A (zh) 2014-05-16 2015-05-13 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具

Country Status (2)

Country Link
TW (1) TW201603170A (zh)
WO (1) WO2015175322A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546754A (zh) * 2017-04-21 2019-12-06 英帆萨斯邦德科技有限公司 晶粒处理
TWI778094B (zh) * 2017-08-08 2022-09-21 日商迪思科股份有限公司 金屬露出之基板的加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101637945A (zh) * 2008-07-30 2010-02-03 信越聚合物株式会社 划片框架
CN102421865B (zh) * 2009-05-12 2013-11-13 电气化学工业株式会社 粘合剂、粘合片及电子元件的制造方法
JP5384443B2 (ja) * 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546754A (zh) * 2017-04-21 2019-12-06 英帆萨斯邦德科技有限公司 晶粒处理
CN110546754B (zh) * 2017-04-21 2024-01-26 艾德亚半导体接合科技有限公司 晶粒处理
TWI778094B (zh) * 2017-08-08 2022-09-21 日商迪思科股份有限公司 金屬露出之基板的加工方法

Also Published As

Publication number Publication date
WO2015175322A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
EP3869546B1 (en) Wafer dicing from wafer backside and front side
US9126285B2 (en) Laser and plasma etch wafer dicing using physically-removable mask
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9076860B1 (en) Residue removal from singulated die sidewall
TWI647783B (zh) 用於切割晶圓的方法與載具
US8940619B2 (en) Method of diced wafer transportation
US9252057B2 (en) Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9299611B2 (en) Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
WO2015116457A1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
US8999816B1 (en) Pre-patterned dry laminate mask for wafer dicing processes
US20150332970A1 (en) Carrier with thermally resistant film frame for supporting wafer during singulation
TW201603170A (zh) 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩