TWI647783B - 用於切割晶圓的方法與載具 - Google Patents

用於切割晶圓的方法與載具 Download PDF

Info

Publication number
TWI647783B
TWI647783B TW103143053A TW103143053A TWI647783B TW I647783 B TWI647783 B TW I647783B TW 103143053 A TW103143053 A TW 103143053A TW 103143053 A TW103143053 A TW 103143053A TW I647783 B TWI647783 B TW I647783B
Authority
TW
Taiwan
Prior art keywords
wafer
carrier
etch
substrate
layer
Prior art date
Application number
TW103143053A
Other languages
English (en)
Other versions
TW201528423A (zh
Inventor
霍登詹姆士Ｍ
伊頓貝德
伊爾亞帕爾納
庫默亞傑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201528423A publication Critical patent/TW201528423A/zh
Application granted granted Critical
Publication of TWI647783B publication Critical patent/TWI647783B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/18—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine for positioning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

描述切割半導體晶圓之方法及用於切割半導體晶圓之載具，各晶圓具有複數個積體電路。在實例中，用於在蝕刻處理中支撐晶圓或基板之載具包含框，該框具有環繞內部開口的周長。載具亦包含帶，該帶耦合至框且設置於該框之內部開口下方，該帶包括設置於支撐層上方的蝕刻終止層。

Description

用於切割晶圓的方法與載具 【相關申請案之交互參照】
本申請案主張申請於2013年12月10日之美國臨時申請案序號第61/914,323號之權益，該申請案之全文內容以引用之方式併入本文。
本發明之實施例涉及半導體處理之領域，且特定而言，涉及切割半導體晶圓之方法及用於切割半導體晶圓之載具，各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料所組成的晶圓(亦稱為基板)上。一般而言，採用半導電的、導電的或絕緣的任一之各種材料之層來形成積體電路。使用各種熟知的處理來摻雜、沉積及蝕刻這些材料以形成積體電路。各晶圓經處理以形成大量的、含有被稱作晶粒(dice)的積體電路的個別區域。
於積體電路形成處理之後，晶圓被「切割(diced)」以將個別晶粒彼此分離用於封裝或用於在較大電路內以未封裝的形式使用。用於晶圓切割的兩個主要技術為劃線(scribing) 及鋸切(sawing)。使用劃線，鑽石尖端(diamond tipped)劃線沿著預先形成的刻劃線(scribe lines)移動跨越晶圓表面。這些刻劃線沿著晶粒之間的空間延伸。這些空間通常被稱作「切割道(streets)」。鑽石劃線在晶圓表面沿著切割道形成淺劃痕(scratch)。當施加壓力時，例如使用滾軸(roller)，使晶圓沿著刻劃線分離。晶圓中的破裂遵循晶圓基板之晶格結構。劃線可用於厚度約10密耳(千分之一吋)或更薄的晶圓。對於較厚的晶圓，鋸切為目前用於切割之較佳的方法。
使用鋸切，於每分鐘高轉數下旋轉的鑽石尖端鋸接觸晶圓表面且沿著切割道鋸切晶圓。晶圓安裝在支撐部件上，支撐部件例如跨越膜框而拉伸的附著膜，且鋸重複地施加至垂直切割道及水平切割道兩者。劃線或鋸切任一者帶來的一個問題為，碎片(chips)及鑿痕(gouges)可能沿著晶粒之被切斷的邊緣形成。此外，裂縫(cracks)可能從晶粒的邊緣形成且傳播到基板中而導致積體電路為無效的。碎片(chipping)和裂縫(cracking)是劃線所特別具有的問題，因為方形或矩形的晶粒僅有一邊可以沿著結晶結構之<110>方向被劃線。因此，該晶粒的另一邊的裂開導致鋸齒狀(jagged)的分離線。因為碎片和裂縫，在晶圓上的晶粒之間需要額外的間隔以避免損害積體電路，舉例而言，碎片和裂縫維持在與真正的積體電路之間具有一段距離處。由於間隔需求，沒有那麼多的晶粒可以被形成在標準尺寸的晶圓上，且浪費了否則可以被用作電路的晶圓可用區(wafer real estate)。鋸切的使用加劇了半導體晶圓上之可用區的浪費。鋸之刀刃近似15微米厚。因此，為 確保由鋸所引起的環繞切口的裂縫及其他損壞不會傷害積體電路，晶粒之各者之電路經常必須分離三百微米到五百微米。此外，在切割之後，各晶粒需要大量的清洗以移除由鋸切處理所造成的微粒及其他污染物。
亦使用過電漿切割，但亦可能具有限制條件。舉例而言，妨礙電漿切割實施的一個限制條件可能為成本。用於圖案化光阻的標準微影術操作可能導致實施成本過高。可能妨礙電漿切割實施的另一個限制條件在於沿著切割道切割常見金屬(例如，銅)的電漿處理可能會產生生產問題或產量限制。
本發明之實施例包含切割半導體晶圓之方法及用於切割半導體晶圓之載具。
在實施例中，用於在蝕刻處理中支撐晶圓或基板之載具包含框，該框具有環繞內部開口的周長。載具亦包含帶，該帶耦合至框且設置於該框之內部開口下方。帶包含設置於支撐層上方的蝕刻終止層。
在另一個實施例中，用於在蝕刻處理中支撐晶圓或基板之載具包含框，該框具有環繞內部開口的周長。載具亦包含帶，該帶耦合至框且設置於該框之內部開口下方。帶包含具有蝕刻終止特徵的層。
在另一個實施例中，切割藉由載具支撐的晶圓或基板之方法涉及藉由電漿處理蝕刻該晶圓或基板。方法亦涉及當蝕刻通過晶圓或基板及曝露出載具時，偵測蝕刻副產物之 改變。
100‧‧‧半導體晶圓
102‧‧‧區域
104‧‧‧切割道
106‧‧‧切割道
200‧‧‧遮罩
202‧‧‧縫隙
204‧‧‧縫隙
206‧‧‧區域
300‧‧‧基板載具
302‧‧‧支撐帶
304‧‧‧帶環或框
306‧‧‧晶圓或基板
400‧‧‧基板載具
402‧‧‧框
404‧‧‧切割帶
406‧‧‧晶圓或基板
408‧‧‧遮罩層
410‧‧‧蝕刻電漿
420‧‧‧支撐層
422‧‧‧晶粒附著膜/DAF層
424‧‧‧附著劑/附著層
426‧‧‧蝕刻終止層
500‧‧‧流程圖
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
602‧‧‧遮罩
604‧‧‧半導體晶圓或基板
606‧‧‧積體電路
607‧‧‧切割道
608‧‧‧圖案化之遮罩
610‧‧‧縫隙
612‧‧‧溝渠
614‧‧‧基板載具
616‧‧‧晶粒附著膜
618‧‧‧圖案化之晶粒附著膜
700A‧‧‧經由奈秒處理
700B‧‧‧經由皮秒處理
700C‧‧‧經由飛秒處理
702A‧‧‧顯著損害
702B‧‧‧損害
702C‧‧‧最小至無損害
800‧‧‧系統/處理工具
802‧‧‧工廠介面
804‧‧‧負載鎖定腔室
806‧‧‧群集工具
808‧‧‧電漿蝕刻腔室
810‧‧‧雷射劃線設備
812‧‧‧沉積腔室
814‧‧‧濕式/乾式站
899‧‧‧終點偵測系統
900‧‧‧電腦系統
902‧‧‧處理器
904‧‧‧主要記憶體
906‧‧‧靜態記憶體
908‧‧‧網路介面裝置
910‧‧‧影像顯示單元
912‧‧‧字母數字輸入裝置
914‧‧‧游標控制裝置
916‧‧‧訊號產生裝置
918‧‧‧次要記憶體
920‧‧‧網路
922‧‧‧軟體
926‧‧‧處理邏輯
930‧‧‧匯流排
932‧‧‧機器可存取儲存媒體
第1圖繪示根據本發明之實施例待切割的半導體晶圓之頂平面。
第2圖繪示根據本發明之實施例待切割的半導體晶圓之頂平面，該半導體晶圓具有形成於該半導體晶圓上的切割遮罩。
第3圖繪示根據本發明之實施例適用於在切單(singulation)處理期間支撐晶圓的基板載具之平面視圖。
第4圖繪示根據本發明之實施例晶圓及載具之橫截面視圖。
第5圖為根據本發明之實施例代表切割半導體晶圓之方法中的操作的流程圖，半導體晶圓包含複數個積體電路。
第6A圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於第5圖之流程圖之操作502，包含複數個積體電路的半導體晶圓之橫截面視圖。
第6B圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於第5圖之流程圖之操作504，包含複數個積體電路的半導體晶圓之橫截面視圖。
第6C圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於第5圖之流程圖之操作506，包含複數個積體電路的半導體晶圓之橫截面視圖。
第7圖繪示根據本發明之實施例，相對於較長脈衝時間，使用飛秒範圍的雷射脈衝之效應。
第8圖繪示根據本發明之實施例用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
第9圖繪示根據本發明之實施例示例性電腦系統之方塊圖。
描述切割半導體晶圓之方法及用於切割半導體晶圓之載具，各晶圓上具有複數個積體電路。在以下的描述中記載了眾多具體細節，例如用於薄晶圓的基板載具、劃線及電漿蝕刻條件及材料體系(material regimes)，用以提供本發明之實施例之徹底瞭解。對於本領域具有習知技藝者而言將為顯而易見的是，在沒有這些具體細節的情況下可實踐本發明之實施例。在其他情況下，並未詳細描述熟知態樣例如積體電路製造，以免不必要地使本發明之實施例模糊。此外，應瞭解，圖式中所示的各種實施例為說明性表示且未必是按比例繪製。
本文所述的一或更多個實施例是針對藉由以下步驟的晶圓切割：(1)用適當的一或更多遮罩材料遮蔽晶圓，(2)該遮罩於遮蔽時或遮蔽後續被圖案化，該圖案為使得將從晶圓切割的裝置之間的切割道區域曝露出且包含該等裝置的晶圓之區域藉由該遮罩保護，(3)晶圓藉由載具附著且支撐，(4)載具包含切割帶膜、晶粒附著膜、附著劑、蝕刻終止層及支撐結構中之至少一者之部件，支撐結構例如由金屬或塑膠或其他適合的材料所構成的框，(5)藉由雷射、電漿蝕刻、電漿沉積中之至少一者蝕刻晶圓，使得繞該等裝置溝渠完全被蝕 刻，且該等裝置從晶圓及鄰近裝置完全分離。蝕刻處理蝕刻通過晶圓但於載具及晶圓之介面處實質上停止，或蝕刻進入載具但不以會實質上減低載具之結構完整性的方式通過載具。
在一種態樣中，針對晶粒切單可實施涉及初始雷射劃線及後續電漿蝕刻的混合晶圓或基板切割處理。雷射劃線處理可用以乾淨地移除遮罩層、有機介電層及無機介電層以及裝置層。然後當晶圓或基板之暴露或部分蝕刻時可終止雷射蝕刻處理。然後可採用切割處理之電漿蝕刻部分以蝕刻通過晶圓或基板之塊體(bulk)，例如通過塊體單晶矽，以產生晶粒或晶片切單或切割。在實施例中，在切單處理期間藉由基板載具支撐晶圓或基板，包含在切單處理之蝕刻部分期間。
為了提供上下文，習知晶圓切割方式包含基於純機械分離的鑽石鋸切割、初始雷射劃線及後續鑽石鋸切割，或奈秒或皮秒雷射切割。針對薄晶圓或基板切單，例如50微米厚的塊體矽切單，習知方式已僅產生不良的處理品質。當從薄晶圓或基板切單晶粒時，可能面對的某些挑戰可能包含微裂縫形成或不同層之間的剝層(delamination)、無機介電層之碎片、嚴格切口寬度(kerf width)控制之保持，或精確燒蝕(ablation)深度控制。本發明之實施例包含可適用於克服上述挑戰中之一或更多者的混合雷射劃線及電漿蝕刻晶粒切單方式。
根據本發明之實施例，雷射劃線及電漿蝕刻之組合用以將半導體晶圓切割成個別或切單的積體電路。在一個實 施例中，飛秒系雷射劃線用作為若非全部的話則為實質上非熱(non-thermal)處理。舉例而言，飛秒系雷射劃線可受侷限而無或可忽略不計的熱損害區域。在實施例中，本文的方式是用於具有超低介電常數k薄膜的切單的積體電路。用習知切割，鋸可能需要減慢以適應如此的低介電常數k薄膜。此外，半導體晶圓現經常在切割之前變薄。因此，在實施例中，用飛秒系雷射的遮罩圖案化及部分晶圓劃線之組合，繼之以電漿蝕刻處理，現為實際的。在一個實施例中，用雷射直接刻劃(writing)可消除光阻層之微影圖案化操作之需求且可以非常低成本來實施。在一個實施例中，通孔型矽蝕刻用以在電漿蝕刻環境中完成切割處理。
因此，在本發明之一種態樣中，雷射劃線及電漿蝕刻之組合可用以將半導體晶圓切割成切單的積體電路。第1圖繪示根據本發明之實施例待切割的半導體晶圓之頂平面。第2圖繪示根據本發明之實施例待切割的半導體晶圓之頂平面，該半導體晶圓具有形成於該半導體晶圓上的切割遮罩。
參照第1圖，半導體晶圓100具有複數個區域102，該複數個區域102包含積體電路。區域102藉由垂直切割道104及水平切割道106所分離。切割道104及切割道106為不含積體電路的半導體晶圓之區域，且經設計為位置，晶圓將沿著該等位置被切割。本發明之某些實施例涉及組合雷射劃線及電漿蝕刻技術之使用，以通過半導體晶圓沿著切割道切割出溝渠，使得數個晶粒被分離成個別晶片或晶粒。由於雷射劃線及電漿蝕刻處理兩者皆與晶體結構定向無關，待切割 的半導體晶圓之晶體結構對於達成通過晶圓的垂直溝渠為無關緊要的。
參照第2圖，半導體晶圓100具有沉積在半導體晶圓100上的遮罩200。在一個實施例中，遮罩以習知方式沉積以達成近似4~10微米厚的層。在一個實施例中，遮罩200及半導體晶圓100之一部分用雷射劃線處理來圖案化以界定沿著半導體晶圓100將被切割處的切割道104及切割道106的位置(舉例而言，縫隙202及縫隙204)。半導體晶圓100之積體電路區域被遮罩200覆蓋且保護。遮罩200之區域206經定位而使得在後續蝕刻處理期間積體電路並不被蝕刻處理所劣化。水平縫隙204及垂直縫隙202形成在區域206之間，以界定將在蝕刻處理期間被蝕刻的區域，以最終切割半導體晶圓100。根據本發明之實施例，半導體晶圓100在雷射劃線處理及/或電漿蝕刻處理中之一或兩者期間藉由晶圓載具所支撐。
如上簡要所提及，在實施例中，用於切割的基板在晶粒切單處理之電漿蝕刻部分期間，舉例而言，混合雷射燒蝕及電漿蝕刻切單方案之電漿蝕刻部分期間，藉由基板載具支撐。舉例而言，第3圖繪示根據本發明之實施例適用於在切單處理期間支撐晶圓的基板載具之平面視圖。
參照第3圖，基板載具300包含由帶環或框304所環繞的支撐帶(backing tape)302之層。晶圓或基板306由基板載具300之支撐帶302所支撐。在一個實施例中，晶圓或基板306藉由晶粒附著膜附著至支撐帶302。在一個實施例中， 帶環304由不銹鋼所組成。
在實施例中，切單處理可容納於大小經設計為接受基板載具例如基板載具300的系統中。在該實施例中，以下關聯第8圖更詳細描述的系統例如系統800可容納晶圓框而不衝擊系統佔地面積(footprint)，否則該系統大小經設計為容納並未由基板載具支撐的基板或晶圓。在一個實施例中，該處理系統大小經設計為容納直徑300毫米的晶圓或基板。如第3圖所描繪，相同的系統可容納近似寬度380毫米乘以長度380毫米的晶圓載具。然而，應理解，系統可經設計為用以處理450毫米的晶圓或基板載具，或更特定而言，450毫米的晶圓或基板載具。
在實施例中，提供進一步上下文，在稱作「晶片」的積體電路裝置之生產中使用的晶圓，例如矽或砷化鎵晶圓，是藉由蝕刻處理來切割，蝕刻處理可能包含使用舉例而言離子轟擊或反應性物種的電漿蝕刻及雷射蝕刻，舉例而言，熱燒蝕或非熱燒蝕，同時裝置藉由遮罩材料來保護，遮罩材料例如水溶性聚乙烯醇(PVA)、非水溶性材料例如光阻劑，或介電材料例如二氧化矽。具體而言，實行蝕刻處理以(1)完全蝕刻通過晶圓以切單裝置，同時(2)不以任何可能危及載具之結構完整性足以避免載具達成載具之目的的方式蝕刻通過載具，載具之目的為支撐晶圓給蝕刻處理且自蝕刻處理離開，及允許從載具拾取切單的裝置而不損害個別裝置。
第4圖繪示根據本發明之實施例晶圓及載具之橫截面視圖。
參照第4圖，基板載具400包含框402及下方的切割帶404。載具400的大小經設計為將晶圓或基板406容納於框402內，在下方的帶404上。晶圓或基板406上可包含遮罩層408。載具400及基板406之配對可適用於曝露於蝕刻電漿410
再次參照第4圖，載具400包含支撐層420。載具400可包含下列中之一或更多者(1)任選的晶粒附著膜(DAF)422，(2)任選的附著劑424，及/或(3)任選的專用蝕刻終止層426。作為載具400之部分的多達四層類型420/426/424/422之集合稱作切割帶404。
在實施例中，在包含DAF層422的情況下，DAF層422為通常與晶圓406接觸的層，當DAF層422存在時，成為切單的裝置之一部分。在實施例中，在包含附著劑424的情況下，附著層424可與DAF 422不同或為DAF 422之附著層部件，且可用以分別在蝕刻之前及之後將晶圓406及造成的切單的裝置附著至載具400。此外，若包含附著層424的話，則附著層424可為釋放附著劑，當曝露於舉例而言UV光或提升的溫度時釋放附著劑可釋放。在實施例中，支撐層420為可撓的、可拉伸的膜。
根據本發明之實施例，四個示例的蝕刻處理描繪於第4圖中，「蝕刻0」、「蝕刻1」、「蝕刻2」、及「蝕刻3」。如圖示，蝕刻0前進通過晶圓406之頂部(且若遮罩層408存在的話則並且通過遮罩層408)，且可藉由所述的雷射蝕刻來達成，且此特別有用於當後續蝕刻處理無法蝕刻通過晶 圓之頂部上的層時，例如可能含有介電及金屬(例如銅)的裝置及測試結構。蝕刻0可被視為圖案化處理之一部分且可能已藉由雷射蝕刻操作達成。或者，圖案化可為分離操作而僅圖案化遮罩408，例如在積體電路生產中所共同採用的光阻沉積、曝露及顯影處理中，或本質上為薄膜之一部分，例如在絲網印刷(silk screening)處理中。
如圖示，「蝕刻1」前進通過晶圓406及任選的DAF 422且在任選的附著層424中停止。在此情況下，任選的附著層424作為蝕刻終止層。如圖示，「蝕刻2」前進通過晶圓406、任選的DAF 422、任選的附著層424且在任選的蝕刻終止層426中停止。在此情況下，任選的蝕刻終止層426作為蝕刻終止層。如圖示，「蝕刻3」前進通過晶圓406、任選的DAF 422、任選的附著層424、任選的蝕刻終止層426且在支撐層420內停止但並不那麼深以致於實質上危及支撐層420之結構完整性及支撐層420之支撐晶圓與允許切單的裝置於切單後被拾取之目的。如圖示，「蝕刻4」前進通過晶圓406、任選的DAF 422、任選的附著層424、任選的蝕刻終止層426且深入支撐層420並嚴重地與實質上危及支撐層420之結構完整性。蝕刻4為不欲的蝕刻之實例，該實例將造成晶圓上全部裝置之部分或完全損失以及潛在污染之蝕刻設備，舉例而言，靜電吸座、真空腔室或雷射腔室。
任選的附著層424、任選的蝕刻終止層426及支撐層420中皆無、任一或全部可具有蝕刻終止性質。蝕刻終止允許蝕刻處理實行足夠久以在晶圓406之全部點處皆完全蝕 刻通過晶圓406及任選的DAF 422，使得裝置從晶圓406彼此被切單，但安全地切單以致於支撐層420並不被蝕刻通過或結構上被危及。作為蝕刻終止，層可具有來自以下清單中的數個性質中之至少一者(1)相對於與足夠厚度協調的晶圓對於蝕刻處理具有低蝕刻率及高抗性，及(2)能夠產生可區分訊號給終點感測器，例如光學發射感測器(OES)終點偵測系統或雷射終點系統。
根據本發明之實施例，第4圖之載具400包含在設置於分離支撐層420上方的專用的不同的蝕刻終止層426。晶圓406可藉由DAF 422及/或附著層424附著至蝕刻終止層，DAF 422及附著層424中之一者或兩者可被包含於載具400中，或替代地可在附著至載具時與晶圓傳遞至載具，從而提供修改的載具。在一個實施例中，附著的晶圓406為基於矽的晶圓且專用蝕刻終止層426為二氧化矽之層。在具體的實施例中，比起在用以切單矽晶圓的蝕刻中(舉例而言，例如在基於氟化物的電漿蝕刻處理中)的矽晶圓，二氧化矽層蝕刻慢了近似20倍。在特定的實施例中，矽晶圓近似200微米厚，且近似20微米的二氧化矽層用作為載具中的離散蝕刻終止層。在該實施例中，在曝露於過度蝕刻的情況下，蝕刻終止層426的厚度目標為蝕刻進入蝕刻終止層之厚度約一半。在另一個實施例中，蝕刻終止層426為有機聚合物之層。
功能上蝕刻終止層之低蝕刻率是蝕刻終止性質因為當蝕刻處理抵達蝕刻終止層時，材料蝕刻緩慢。蝕刻終止材料之可管理的薄層，舉例而言1微米至20微米，比起晶圓可 能花費實質上較長時間來蝕刻通過，即使晶圓可能相當更厚，例如50微米至500微米厚。因此，當用非均勻蝕刻處理蝕刻晶圓時，舉例而言用中央至邊緣(center-to-edge；CTE)非均勻性的蝕刻率，或蝕刻通過非均勻厚度之晶圓，蝕刻處理可能運作更久以完全蝕刻通過晶圓且跨越晶圓之整個表面，儘管舉例而言CTE非均勻性或非均勻厚度晶圓。
或者，或附加地，蝕刻終止層426之蝕刻終止性質可為當蝕刻終止層426蝕刻時產生可區分訊號，因為蝕刻終止層蝕刻在終點設備例如OES中產生可偵測訊號。舉例而言，在電漿蝕刻處理期間至OES的可區分訊號通常為相對於先前層(在此情況下為基板)正在蝕刻的新層具不同組成的結果。新層可為有機聚合物，造成來自蝕刻電漿的顯著發射，該顯著發射通常不存在直到蝕刻處理已經清除通過至少某些介於中間的晶圓，介於中間的晶圓可為矽。在OES儀器之光譜儀中獲取不同發射，且給予訊號以控制軟體停止蝕刻處理，此步驟稱為「終點」。舉例而言，不是發射，其他基於反應物中光吸收的終點儀表亦為可行的。在該感測器中，光源例如雷射束或寬帶源導向通過在晶圓上方或接近晶圓或可能在腔室之下游處的電漿腔室，且偵測到藉由電漿反應物導致的光之吸收。光源可為單波長或光源可具有複數個波長，或光源可為來自例如氙電弧的寬帶光源的連續光譜。光之檢測亦藉由單波長，或光之檢測可在數個或許多波長下操作，例如藉由光譜儀。
在實質上不危及支撐層420在蝕刻切單之前與之後 支撐晶圓406的目的的情況下，及在不損害裝置的情況下允許拾取具有任選的DAF 422的裝置，完全蝕刻通過晶圓406及任選的DAF層422之所欲結果可藉由下列中之至少一者來達成：(1)計時蝕刻，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到任選的附著層424中以致於有支撐層420可能結構上被危及的任何風險。(2)計時蝕刻，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到任選的蝕刻終止層426中以致於有支撐層420可能結構上被危及的任何風險。(3)計時蝕刻，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到支撐層420中以致於支撐層420可能結構上被危及。(4)選擇具有足夠低的蝕刻率的附著劑，使得晶圓及任選的DAF 422完全被切單但蝕刻並不會前進太深入到任選的附著層424中以致於有支撐層420可能結構上被危及的任何風險。(5)選擇具有足夠低的蝕刻率的蝕刻終止層426，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到蝕刻終止層426中以致於有支撐層420可能結構上被危及的任何風險。(6)選擇具有足夠低的蝕刻率的支撐層420，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到支撐層420中以致於支撐層420可能結構上被危及。(7)選擇足夠厚的附著劑，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到任選的附著層424中以致於有支撐層420可能結構上被危及的任何風險。(8)選擇足夠厚的蝕刻終止層426，使得晶圓406及任選的DAF 422完全被切單但蝕 刻並不會前進太深入到蝕刻終止層426中以致於有支撐層420可能結構上被危及的任何風險。(9)選擇足夠厚的支撐層420，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到支撐層420中以致於支撐層420可能結構上被危及。(10)選擇具有足夠可區分的終點訊號的附著劑，且供應適當的終點偵測設備及控制系統以偵測終點與停止蝕刻處理，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到任選的附著層424中以致於有支撐層420可能結構上被危及的任何風險。(11)選擇具有足夠可區分的終點訊號的蝕刻終止層426，且供應適當的終點偵測設備及控制系統以偵測終點與停止蝕刻處理，使得晶圓406及任選的DAF422完全被切單但蝕刻並不會前進太深入到蝕刻終止層426中以致於有支撐層420可能結構上被危及的任何風險。(12)選擇具有足夠可區分的終點訊號的支撐層420，且供應適當的終點偵測設備及控制系統以偵測終點與停止蝕刻處理，使得晶圓406及任選的DAF 422完全被切單但蝕刻並不會前進太深入到支撐層420中以致於支撐層420可能結構上被危及。
在本發明之一種態樣中，在切單處理期間基板載具容納於蝕刻腔室中。在實施例中，包含基板載具上的晶圓或基板的組件在不影響(舉例而言，蝕刻)薄膜框(舉例而言，帶環304)及薄膜(舉例而言，支撐帶302)的情況下承受電漿蝕刻反應器。
在另一種態樣中，第5圖為根據本發明之實施例代表切割半導體晶圓之方法中的操作的流程圖500，半導體晶圓 包含複數個積體電路。第6A圖至第6C圖繪示根據本發明之實施例在實行切割半導體晶圓之方法期間，對應於流程圖500之操作，包含複數個積體電路的半導體晶圓之橫截面視圖。
參照流程圖500之操作502，且對應第6A圖，遮罩602形成於半導體晶圓或基板604上方。遮罩602由覆蓋且保護形成於半導體晶圓604之表面上的積體電路606的層所組成。遮罩602亦覆蓋形成於積體電路606之各者之間的介於中間的切割道607。半導體晶圓或基板604由基板載具614所支撐(基板載具614之帶部分圖示於第6A圖中)，例如關聯第4圖所述。舉例而言，在實施例中，基板載具614包含帶，該帶具有蝕刻終止層或具有蝕刻終止特徵或兩者皆有。
在實施例中，基板載具614包含支撐帶之層，支撐帶之層之一部分在第6A圖中描繪為614，被帶環或框環繞(未圖示)。在該實施例中，半導體晶圓或基板1204設置於晶粒附著膜616上，晶粒附著膜616設置於基板載具614上，如第6A圖中所描繪。
根據本發明之實施例，形成遮罩602的步驟包含形成層，例如但不限於光阻層或I線(I-line)圖案化層。舉例而言，聚合物層例如光阻層可由另外適用於微影處理的材料所組成。在一個實施例中，光阻層由正光阻材料所組成，例如但不限於，248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外線(EUV)光阻或具有雙氮基醌(diazonaphthoquinone)敏化劑的酚醛樹脂基質(phenolic resin matrix)。在另一個實施例中，光阻層由負光阻材料所組成，例如但不限於，聚順異戊 二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。
在另一個實施例中，遮罩602為水溶性遮罩層。在實施例中，水溶性遮罩層在水性介質中容易溶解。舉例而言，在一個實施例中，水溶性遮罩層由在鹼性溶液、酸性溶液或去離子水中之一或更多者中可溶解的材料所組成。在實施例中，當曝露於加熱處理，例如在近似攝氏50度至160度的範圍中加熱時，水溶性遮罩層維持其水溶性。舉例而言，在一個實施例中，在曝露於雷射及電漿蝕刻切單處理中使用的腔室條件之後，水溶性遮罩層可溶解於水溶液中。在一個實施例中，水溶性遮罩層由例如但不限於聚乙烯醇(polyvinyl alcohol)、聚丙烯酸(polyacrylic acid)、葡聚糖(dextran)、聚甲基丙烯酸(polymethacrylic acid)、聚乙烯亞胺(polyethylene imine)或聚乙烯氧化物(polyethylene oxide)的材料所組成。在明確的實施例中，水溶性遮罩層在水溶液中的蝕刻率在近似每分鐘1微米至每分鐘15微米的範圍中，且更特定而言，近似每分鐘1.3微米。
在另一個實施例中，遮罩602為UV可固化遮罩層。在實施例中，遮罩層具有對於UV光的易感性，易感性將UV可固化層之附著性降低至少近似80%。在該實施例中，UV層由聚氯乙烯(polyvinyl chloride)或丙烯酸系(acrylic-based)材料所組成。在實施例中，UV可固化層由具有當曝露於UV光時弱化的附著性質的材料或材料之堆疊所組成。在實施例中，UV可固化附著層對於近似365nm UV光為敏感的。在該 實施例中，此敏感性促使使用LED光以實行固化。
在實施例中，半導體晶圓或基板604由適合耐受製造處理的材料所組成，且半導體晶圓或基板604上可適合設置半導體處理層。舉例而言，在一個實施例中，半導體晶圓或基板604由IV族系材料所組成，例如但不限於，結晶矽、鍺或矽/鍺。在明確的實施例中，提供半導體晶圓604的步驟包含提供單晶矽基板。在特定的實施例中，單晶矽基板由雜質原子來摻雜。在另一個實施例中，半導體晶圓或基板604由III-V族材料所組成，例如，舉例而言，在發光二極體(LED)之製造中使用的III-V族材料基板。
在實施例中，半導體晶圓或基板604具有近似300微米或更薄的厚度。舉例而言，在一個實施例中，塊體單晶矽基板在附著至晶粒附著膜616之前從背側變薄。可藉由背側研磨處理來實行薄化。在一個實施例中，塊體單晶矽基板變薄成厚度在近似50微米至300微米的範圍中。重要的是應注意到，在實施例中，薄化是在雷射燒蝕及電漿蝕刻切割處理之前實行。在實施例中，晶粒附著膜616(或任何能夠將變薄的或薄晶圓或基板接合至基板載具614的適合的替代物)具有近似20微米的厚度。
在實施例中，半導體晶圓或基板604在半導體晶圓或基板604上或其中設置有半導體裝置之陣列，作為積體電路606之一部分。該等半導體裝置之實例包含但不限於，在矽基板中製造且封裝於介電層中的記憶體裝置或互補式金屬氧化物半導體(CMOS)電晶體。複數個金屬互連可形成於該等 裝置或電晶體上方，且在環繞的介電層中，且可用以電性耦合該等裝置或電晶體以形成積體電路606。構成切割道607的材料可與用以形成積體電路606的那些材料相似或相同。舉例而言，切割道607可由介電材料層、半導體材料層及金屬化層所組成。在一個實施例中，切割道607中之一或更多者包含與積體電路606之實際裝置相似的測試裝置。
參照流程圖500之操作504，且對應第6B圖，用雷射劃線處理圖案化遮罩602，以提供具有縫隙610的圖案化之遮罩608，曝露出在積體電路606之間半導體晶圓或基板604之區域。在該實施例中，雷射劃線處理為飛秒系雷射劃線處理。雷射劃線處理用以移除原本形成在積體電路606之間的切割道607之材料。根據本發明之實施例，用雷射劃線處理來圖案化遮罩602的步驟包含在積體電路606之間部分進入半導體晶圓604之區域中形成溝渠612，如第6B圖中所描繪。
在實施例中，用雷射劃線處理來圖案化遮罩602的步驟包含使用具有飛秒範圍的脈衝寬度之雷射。具體而言，具有波長在可見光譜加上紫外(UV)範圍及紅外(IR)範圍(合計為寬帶光譜)的雷射可用以提供飛秒系雷射，亦即，具有脈衝寬度在飛秒之等級(10-15秒)的雷射。在一個實施例中，燒蝕與波長無關或實質上與波長無關，且因此適合複雜薄膜例如遮罩602、切割道607及可能有半導體晶圓或基板604之一部分之薄膜。
第7圖繪示根據本發明之實施例，相對於較長頻率，使用在飛秒範圍中的雷射脈衝之效應。參照第7圖，相 對於較長脈衝寬度(舉例而言，經由700B之皮秒處理帶來的損害702B及經由700A之奈秒處理帶來的顯著損害702A)，藉由使用具有飛秒範圍中的脈衝寬度的雷射，熱損壞問題被減輕或消除(舉例而言，經由700C之飛秒處理帶來的最小至無損害702C)。如第7圖所描繪，在經由700C之形成期間損害之消除或減輕可能起因於缺乏低能量再耦合(如針對皮秒系雷射燒蝕所見)或熱平衡(如針對奈秒系雷射燒蝕所見)。
雷射參數選擇，例如脈衝寬度，對於發展成功的雷射劃線及使得碎片、微裂縫及剝層最小化以達成乾淨雷射劃線切口的切割處理為關鍵性的。雷射劃線切口越乾淨，用於最終晶粒切單可實行的蝕刻處理越順利。在半導體裝置晶圓中，許多不同材料類型(舉例而言，導體、絕緣體、半導體)與厚度的功能性層通常設置於半導體裝置晶圓上。該等材料可包含但不限於，有機材料例如聚合物、金屬或無機介電質例如二氧化矽及矽氮化物。
相對地，若選擇了非最佳的雷射參數，則在涉及舉例而言無機介電質、有機介電質、半導體或金屬中之兩者或多於兩者的堆疊結構中，雷射燒蝕處理可能導致剝層問題。舉例而言，雷射穿透高能帶隙能量介電質(例如具有近似9eV能帶隙的二氧化矽)而無可測量到的吸收。然而，雷射能量可能在下方的金屬或矽層中被吸收，導致金屬層或矽層之顯著汽化。汽化可能產生高壓而剝離覆於上方的二氧化矽介電層且可能導致嚴重層間剝層及微裂縫。在實施例中，雖然皮秒系雷射照射處理在複雜堆疊中導致微裂縫及剝層，但飛秒系 雷射照射處理已被證實不導致相同材料堆疊之微裂縫或剝層。
為了能夠直接燒蝕介電層，可能需要發生介電材料之游離化，使得他們藉由強烈吸收光子表現出相似於導體材料的行為。吸收可阻擋大多數的雷射能量免於在介電層之最終燒蝕之前穿透至下方的矽層或金屬層。在實施例中，當雷射強度足夠高以引發光子游離及衝擊在無機介電材料中的游離化時，無機介電質之游離化為可行的。
根據本發明之實施例，適合的飛秒系雷射處理特徵在於高峰值強度(輻射照度)，高峰值強度通常導致在各種材料中的非線性交互作用。在該實施例中，飛秒雷射源具有在近似10飛秒至500飛秒的範圍中的脈衝寬度，雖然較佳在100飛秒至400飛秒的範圍中。在一個實施例中，飛秒雷射源具有在近似1570奈米至200奈米的範圍中的波長，雖然較佳在540奈米至250奈米的範圍中。在一個實施例中，雷射及對應的光學系統提供在工作表面處在近似3微米至15微米的範圍中的焦斑(focal spot)，雖然較佳在近似5微米至10微米的範圍中。
在工作表面處的空間光束輪廓可為單模(高斯)或具有成形的頂帽型(top-hat)輪廓。在實施例中，雷射源具有在近似200kHz至10MHz的範圍中的脈衝重複率，雖然較佳在近似500kHz至5MHz的範圍中。在實施例中，雷射源在工作表面處傳遞在近似0.5uJ至100uJ的範圍中的脈衝能量，雖然較佳在近似1uJ至5uJ的範圍中。在實施例中，雷射劃線處理 沿著工作件表面以在近似500mm/秒至5m/秒的範圍中的速率運作，雖然較佳在近似600mm/秒至2m/秒的範圍中。
劃線處理可以僅單程運作或以多程運作，但在實施例中，較佳為1程至2程。在一個實施例中，在工作件中的劃線深度為在近似5微米至50微米深的範圍中，較佳在近似10微米至20微米深的範圍中。雷射可以單脈衝串於給定脈衝重複率下或脈衝叢發的列來施加。在實施例中，產生的雷射束之切口寬度在近似2微米至15微米的範圍中，雖然在矽晶圓劃線/切割中於裝置/矽介面處測量的較佳為在近似6微米至10微米的範圍中。
雷射參數可經選擇而具有益處及優點，例如提供足夠高雷射強度以達成無機介電質(舉例而言，二氧化矽)之游離化，及使得在直接燒蝕無機介電質之前由下層損害導致的剝層及碎片最小化。此外，參數可經選擇以提供用於產業應用的有意義的處理產量且具有精確控制的燒蝕寬度(舉例而言，切口寬度)及深度。如上所述，相較於皮秒系及奈秒系雷射燒蝕處理，飛秒系雷射遠遠更適合提供該等優點。然而，即使在飛秒系雷射燒蝕之光譜中，比起其他波長，某些波長可提供更佳效能。舉例而言，在一個實施例中，比起具有波長靠近IR範圍或在IR範圍中的飛秒系雷射處理，具有波長靠近UV範圍或在UV範圍中的飛秒系雷射處理提供更乾淨的燒蝕處理。在明確的該實施例中，適用於半導體晶圓或基板劃線的飛秒系雷射處理是基於具有近似小於或等於540奈米的波長的雷射。在特定的該實施例中，使用近似小於或等於400 飛秒的雷射之脈衝，該雷射具有近似小於或等於540奈米的波長。然而，在替代的實施例中，使用雙雷射波長(舉例而言，IR雷射及UV雷射之組合)。
參照流程圖500之操作506，且對應第6C圖，半導體晶圓或基板604被蝕刻通過圖案化之遮罩608中的縫隙610，以切單積體電路606。根據本發明之實施例，蝕刻半導體晶圓604的步驟包含蝕刻以延伸用雷射劃線處理形成的溝渠612及最終整個蝕刻通過半導體晶圓或基板604，如第6C圖中所描繪。
在實施例中，蝕刻半導體晶圓或基板604的步驟包含使用電漿蝕刻處理。在一個實施例中，使用穿矽通孔型(through-silicon via type)蝕刻處理。舉例而言，在具體的實施例中，半導體晶圓或基板604之材料之蝕刻率大於每分鐘25微米。超高密度電漿源可用於晶粒切單處理之電漿蝕刻部分。適合實行該電漿蝕刻處理的處理腔室之實例為可自美國加州森尼韋爾之應用材料購得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統組合電容式及電感式RF耦合，比起僅有電容式耦合可能的，即使具有由磁性增強所提供的改進，該組合給予離子密度及離子能量之更獨立得多的控制。該組合促使離子密度從離子能量有效解耦，以便達成相當高密度電漿而無高、潛在損害的直流偏壓位準，即使在非常低壓下。結果為異常寬的處理窗口。然而，可使用任何能夠蝕刻矽的電漿蝕刻腔室。在示例的實施例中，使用深層矽蝕刻以於大於習知矽蝕刻率之近似40%的蝕 刻率下蝕刻單晶矽基板或晶圓604，同時維持實質上精確輪廓控制及幾乎無扇形扭曲(scallop-free)的側壁。在明確的實施例中，使用穿矽通孔型蝕刻處理。蝕刻處理是基於從反應氣體產生的電漿，反應氣體通常是氟系氣體，例如SF6、C4F8、CHF3、XeF2或能在相對快的蝕刻率下蝕刻矽的任何其它反應氣體。在一個實施例中，然而，使用涉及扇形扭曲輪廓之形成的波希(Bosch)處理。
在實施例中，切單可進一步包含晶粒附著膜616之圖案化。在一個實施例中，晶粒附著膜616由例如但不限於雷射燒蝕、乾式(電漿)蝕刻或濕式蝕刻的技術來圖案化。在實施例中，晶粒附著膜616以在切單處理之雷射劃線部分及電漿蝕刻部分之後的順序來圖案化，以提供晶粒附著膜部分618，如第6C圖中所描繪。在實施例中，在切單處理之雷射劃線部分及電漿蝕刻部分之後移除圖案化之遮罩608，亦如第6C圖中所描繪。可在晶粒附著膜616之圖案化之前、在晶粒附著膜616之圖案化期間或在晶粒附著膜616之圖案化之後移除圖案化之遮罩608。在實施例中，半導體晶圓或基板604被蝕刻同時由基板載具614所支撐。在實施例中，晶粒附著膜616當設置於基板載具614上時亦被圖案化。
因此，再次參照流程圖500及第6A圖至第6C圖，藉由初始雷射燒蝕通過遮罩、通過晶圓切割道(包含金屬化層)及部分進入矽基板，可實行晶圓切割。雷射脈衝寬度可選擇為在飛秒範圍中。然後藉由後續穿矽深電漿蝕刻，可完成晶粒切單。此外，實行晶粒附著膜之曝露部分之移除，以提供 切單的積體電路，該等積體電路上各具有一部分的晶粒附著膜。個別積體電路，包含晶粒附著膜部分，然後可從基板載具614移除，如第6C圖中所描繪。在實施例中，切單的積體電路從基板載具614移除用於封裝。在該實施例中，圖案化之晶粒附著膜618保持在各積體電路之背側上且被包含於最終封裝中。然而，在另一個實施例中，圖案化之晶粒附著膜614在切單處理期間或切單處理後續被移除。
單一處理工具可經配置以實行在混合雷射燒蝕及電漿蝕刻切單處理中的許多或全部操作。舉例而言，第8圖繪示根據本發明之實施例，用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
參照第8圖，處理工具800包含工廠介面802(FI)，工廠介面802具有與工廠介面802耦合的複數個負載鎖定腔室804。群集工具806與工廠介面802耦合。群集工具806包含一或更多個電漿蝕刻腔室，例如電漿蝕刻腔室808。雷射劃線設備810也與工廠介面802耦合。在一個實施例中，如第8圖中所繪示，處理工具800之整體佔地面積可為近似3500毫米(3.5公尺)乘以近似3800毫米(3.8公尺)。
在實施例中，雷射劃線設備810容置飛秒系雷射。飛秒系雷射可適用於實行混合雷射及蝕刻切單處理之雷射燒蝕部分，例如上述的雷射燒蝕處理。在一個實施例中，雷射劃線設備810中還包含可移動的台階，該可移動的台階經配置以相對於飛秒系雷射移動晶圓或基板(或晶圓或基板之載具)。在具體的實施例中，飛秒系雷射也是可移動的。在一個 實施例中，如第8圖中所繪示，雷射劃線設備810之整體佔地面積可為近似2240毫米乘以近似1270毫米。
在實施例中，該一或更多個電漿蝕刻腔室808經配置用於蝕刻晶圓或基板通過圖案化之遮罩中的縫隙，以切單複數個積體電路。在該實施例中，該一或更多個電漿蝕刻腔室808經配置以實行深層矽蝕刻處理。在明確的實施例中，該一或更多個電漿蝕刻腔室808為可自美國加州森尼韋爾的應用材料公司購得的Applied Centura® SilviaTM Etch系統。可將蝕刻腔室具體設計為針對在用以產生切單的積體電路的深層矽蝕刻，該等積體電路容置於單晶矽基板或晶圓上或在單晶矽基板或晶圓中。在實施例中，電漿蝕刻腔室808中包含高密度電漿源，以促進高的矽蝕刻速率。在實施例中，處理工具800之群集工具806部分中包含多於一個的蝕刻腔室，以促使切單或切割處理之高製造產量。根據本發明之實施例，蝕刻腔室808中之一或更多者配備有終點偵測系統899。舉例而言，在一個實施例中，終點偵測系統899用以偵測在基板載具上在蝕刻期間蝕刻條件之改變，如關聯第4圖所述。
工廠介面802可為適合的常壓接口，以在具有雷射劃線設備810的外部製造設施與群集工具806之間連繫。工廠介面802可包含具有手臂或葉片的機器人，用於將晶圓(或晶圓之載具)從儲存單元(例如前開式晶圓傳送盒)傳送進入群集工具806或雷射劃線設備810中之任一者或二者。
群集工具806可包含其它適合實行在切單之方法中 的功能的腔室。舉例而言，在一個實施例中，取代額外的蝕刻腔室，包含沉積腔室812。沉積腔室812可經配置用於在雷射劃線晶圓或基板之前於晶圓或基板之裝置層上或於晶圓或基板之裝置層上方的遮罩沉積。在一個如此的實施例中，沉積腔室812適用於沉積水溶性遮罩層。在另一個實施例中，取代額外的蝕刻腔室，包含濕式/乾式站814。濕式/乾式站可適用於清洗殘留物及碎片，或適用於在基板或晶圓之雷射劃線及電漿蝕刻切單處理後續移除水溶性遮罩。在實施例中，還包含計量站作為處理工具800之部件。
可提供本發明之實施例作為電腦程式產品或軟體，該電腦程式產品或軟體可包含機器可讀取媒體，該機器可讀取媒體具有儲存於該機器可讀取媒體上的指令，該等指令可用以程式化電腦系統(或其他電子裝置)以根據本發明之實施例實行處理。在一個實施例中，電腦系統與關聯第8圖所述的處理工具800耦合，舉例而言，與蝕刻腔室808之終點偵測系統899耦合。機器可讀取媒體包含任何用於以機器(舉例而言，電腦)可讀取的形式來儲存或傳送資訊的機制。舉例而言，機器可讀取(舉例而言，電腦可讀取)媒體包含機器(舉例而言，電腦)可讀取儲存媒體(舉例而言，唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)、機器(舉例而言，電腦)可讀取傳送媒體(電性、光學、聲學或其他形式的傳播訊號(舉例而言，紅外訊號、數位訊號等))等等。
第9圖繪示以電腦系統900之示例形式的機器之圖 示表示，在電腦系統900內可執行用於導致該機器實行本文所述的方法之任何一或更多者(例如終點偵測)的一組指令。在替代的實施例中，機器可連結(舉例而言，網路連結)至在區域網路(LAN)、內部網路、外部網路或網際網路中的其他機器。機器可在客戶端-伺服器網路環境中以伺服器或客戶端機器之能力操作，或在點對點(peer-to-peer)(或分佈式)網路環境中作為個別機器(peer machine)。該機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、行動電話、網路應用設備、伺服器、網路路由器、開關或橋接器，或能夠執行一組指明該機器將採取的行動之指令(依序的或其他方式)的任何機器。此外，雖然僅繪示單一機器，但用語「機器」亦應視為包含單獨地或聯合地執行一組(或多組)指令以實行本文所述的方法之任何一或更多者之機器(舉例而言，電腦)之任何組合。
示例的電腦系統900包含處理器902、主要記憶體904(舉例而言，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、靜態記憶體906(舉例而言，快閃記憶體、靜態隨機存取記憶體(SRAM)等)，及次要記憶體918(舉例而言，資料儲存裝置)，處理器902、主要記憶體904、靜態記憶體906及次要記憶體918透過匯流排930彼此溝通。
處理器902代表一或更多個通用處理裝置例如微處理器、中央處理單元或類似者。更特定而言，處理器902可為複雜指令集計算(complex instruction set computing；CISC) 微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字集(very long instruction word；VLIW)微處理器、實施其他指令集的處理器或實施指令集之組合的處理器。處理器902亦可為一或更多個專用處理裝置例如特殊應用積體電路(application specific integrated circuit；ASIC)、場可程式化閘陣列(field programmable gate array；FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器或類似者。處理器902經配置以執行處理邏輯926用於實行本文所述之操作。
電腦系統900可進一步包含網路介面裝置908。電腦系統900亦可包含影像顯示單元910(舉例而言，液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、字母數字輸入裝置912(舉例而言，鍵盤)、游標控制裝置914(舉例而言，滑鼠)及訊號產生裝置916(舉例而言，揚聲器)。
次要記憶體918可包含機器可存取儲存媒體(或更具體而言為電腦可讀取儲存媒體)932，體現本文所述之方法或功能之任何一或更多者的一或更多組指令(舉例而言，軟體922)儲存於機器可存取儲存媒體932上。在由電腦系統900執行軟體922期間，軟體922亦可完全地或至少部分地駐留於主要記憶體904內及/或於處理器902內，主要記憶體904及處理器902亦構成機器可讀取儲存媒體。軟體922可進一步經由網路介面裝置908透過網路920傳送或接收。
雖然機器可存取儲存媒體932在示例實施例中圖示為單一媒體，用語「機器可讀取儲存媒體」應解讀為包含儲 存該一或更多組指令的單一媒體或多個媒體(舉例而言，中央式或分散式資料庫，及/或關聯的快取及伺服器)。用語「機器可讀取儲存媒體」亦應解讀為包含能夠儲存或編碼由該機器所執行之一組指令的任何媒體，且該組指令導致該機器實行本發明之方法之任何一或更多者。用語「機器可讀取儲存媒體」因此應解讀為包含但不限於固態記憶體，及光學及磁性媒體。
根據本發明之一個實施例，機器可存取儲存媒體具有儲存於其上的指令，該等指令導致資料處理系統實行切割具有複數個積體電路的半導體晶圓之方法。
因此，已揭示切割半導體晶圓之方法及用於切割半導體晶圓之載具，各晶圓具有複數個積體電路。

Claims (18)

  1. 一種用於在一蝕刻處理中支撐一晶圓或基板之載具，該載具包括：一框，該框具有環繞一內部開口的一周長；及一帶，該帶耦合至該框且設置於該框之該內部開口下方，該帶包括一蝕刻終止層，該蝕刻終止層設置於一支撐層上方。
  2. 如請求項1所述之載具，其中該蝕刻終止層包括一二氧化矽之層或一有機聚合物之層。
  3. 如請求項1所述之載具，其中該帶進一步包括：一晶粒附著膜(DAF)，該晶粒附著膜設置於該蝕刻終止層上方。
  4. 如請求項1所述之載具，其中該帶進一步包括：一附著層，該附著層設置於該蝕刻終止層上方。
  5. 如請求項4所述之載具，其中該帶進一步包括：一晶粒附著膜(DAF)，該晶粒附著膜設置於該附著層上方。
  6. 如請求項1所述之載具，其中該框包括不銹鋼。
  7. 一種用於在一蝕刻處理中支撐一晶圓或基板之載具，該載具包括：一框，該框具有環繞一內部開口的一周長；及一帶，該帶耦合至該框且設置於該框之該內部開口下方，該帶包括一具有一蝕刻終止特徵的層。
  8. 如請求項7所述之載具，其中該蝕刻終止特徵為相較於在該蝕刻處理中支撐之該晶圓之一蝕刻率慢了近似20倍的蝕刻率。
  9. 如請求項7所述之載具，其中該蝕刻終止特徵為藉由一光學發射感測器(OES)終點偵測系統或一雷射終點系統可偵測到的一發射。
  10. 一種切割藉由一載具支撐的一晶圓或基板之方法，該方法包括以下步驟：藉由一電漿處理蝕刻該晶圓或基板，其中該載具包括一框及一帶，該框具有環繞一內部開口的一周長，該帶耦合至該框且設置於該框之該內部開口下方，且其中該帶包括一蝕刻終止層，該蝕刻終止層設置於一支撐層上方，該蝕刻終止層包括一二氧化矽之層；及當蝕刻通過該晶圓或基板及曝露出該載具時偵測蝕刻副產物之一改變，其中當蝕刻通過該晶圓或基板及曝露出該載具時偵測蝕刻副產物之該改變的步驟包括當曝露出該蝕刻終 止層時偵測該改變。
  11. 如請求項10所述之方法，其中該偵測步驟是藉由使用一光學發射感測器(OES)終點偵測系統或一雷射終點系統來實行。
  12. 如請求項10所述之方法，進一步包括以下步驟：當偵測到蝕刻副產物之該改變時，終止該蝕刻。
  13. 如請求項10所述之方法，其中藉由該電漿處理蝕刻該晶圓或基板的步驟將該晶圓或基板切單成個別晶粒或積體電路。
  14. 如請求項10所述之方法，進一步包括以下步驟：在藉由該電漿處理蝕刻該晶圓或基板的步驟之前，在該晶圓或基板上形成一蝕刻遮罩。
  15. 如請求項14所述之方法，進一步包括以下步驟：在形成該蝕刻遮罩的步驟後續且在蝕刻該晶圓或基板的步驟之前，雷射劃線該蝕刻遮罩以曝露出該晶圓或基板之切割道。
  16. 如請求項14所述之方法，進一步包括以下步驟：在蝕刻該晶圓或基板的步驟後續，移除該蝕刻遮罩。
  17. 如請求項10所述之方法，其中該帶進一步包括一附著層，該附著層設置於該蝕刻終止層上方。
  18. 如請求項10所述之方法，其中該帶進一步包括一晶粒附著膜(DAF)，該晶粒附著膜設置於該蝕刻終止層上方。
TW103143053A 2013-12-10 2014-12-10 用於切割晶圓的方法與載具 TWI647783B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361914323P 2013-12-10 2013-12-10
US61/914,323 2013-12-10
US14/538,126 2014-11-11
US14/538,126 US9299614B2 (en) 2013-12-10 2014-11-11 Method and carrier for dicing a wafer

Publications (2)

Publication Number Publication Date
TW201528423A TW201528423A (zh) 2015-07-16
TWI647783B true TWI647783B (zh) 2019-01-11

Family

ID=53271914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143053A TWI647783B (zh) 2013-12-10 2014-12-10 用於切割晶圓的方法與載具

Country Status (6)

Country Link
US (1) US9299614B2 (zh)
JP (1) JP6527517B6 (zh)
KR (1) KR102378339B1 (zh)
CN (2) CN105814666A (zh)
TW (1) TWI647783B (zh)
WO (1) WO2015088791A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102180A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
US9704748B2 (en) 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer
GB201611652D0 (en) * 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
JP6941939B2 (ja) * 2016-12-22 2021-09-29 リンテック株式会社 検査部材、および検査部材の製造方法
JP6906845B2 (ja) * 2017-06-22 2021-07-21 株式会社ディスコ 被加工物の加工方法
DE102017212858A1 (de) 2017-07-26 2019-01-31 Disco Corporation Verfahren zum Bearbeiten eines Substrats
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) * 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
CN112635399B (zh) * 2019-10-09 2023-07-14 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件的制备方法
WO2023041709A1 (en) * 2021-09-20 2023-03-23 Nil Technology Aps Embedded, slanted optical grating structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982175B2 (en) * 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
US7906410B2 (en) * 2007-02-08 2011-03-15 Panasonic Corporation Method of manufacturing semiconductor chip using laser light and plasma dicing

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
US6908846B2 (en) 2002-10-24 2005-06-21 Lam Research Corporation Method and apparatus for detecting endpoint during plasma etching of thin films
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP4013753B2 (ja) 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
US20060006139A1 (en) * 2003-05-09 2006-01-12 David Johnson Selection of wavelengths for end point in a time division multiplexed process
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP5025103B2 (ja) * 2004-07-09 2012-09-12 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
KR100932574B1 (ko) * 2006-10-30 2009-12-17 어플라이드 머티어리얼스, 인코포레이티드 포토마스크 에칭을 위한 엔드포인트 검출
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5286085B2 (ja) * 2007-07-19 2013-09-11 積水化学工業株式会社 ダイシング−ダイボンディングテープ及び半導体チップの製造方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
KR101047923B1 (ko) * 2007-12-27 2011-07-08 주식회사 엘지화학 버 특성 및 신뢰성이 우수한 다이싱 다이 본딩 필름 및반도체 장치
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010263041A (ja) 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5833005B2 (ja) * 2010-07-13 2015-12-16 日立化成株式会社 ダイシング・ダイボンディング一体型フィルム
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US20120322235A1 (en) 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
CN103009758A (zh) * 2012-12-31 2013-04-03 崔庆珑 易于捡取的防静电晶圆切割膜

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982175B2 (en) * 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
US7906410B2 (en) * 2007-02-08 2011-03-15 Panasonic Corporation Method of manufacturing semiconductor chip using laser light and plasma dicing

Also Published As

Publication number Publication date
CN113421846A (zh) 2021-09-21
JP6527517B2 (ja) 2019-06-05
TW201528423A (zh) 2015-07-16
US20150162244A1 (en) 2015-06-11
JP6527517B6 (ja) 2019-06-26
KR102378339B1 (ko) 2022-03-25
JP2017500740A (ja) 2017-01-05
US9299614B2 (en) 2016-03-29
WO2015088791A1 (en) 2015-06-18
CN105814666A (zh) 2016-07-27
KR20160097268A (ko) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI647783B (zh) 用於切割晶圓的方法與載具
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
US8845854B2 (en) Laser, plasma etch, and backside grind process for wafer dicing
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
TWI644353B (zh) 使用具中間反應性後遮罩開口清潔的混合式雷射劃線及電漿蝕刻手段之晶圓切割
US20150011073A1 (en) Laser scribing and plasma etch for high die break strength and smooth sidewall
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
US9852997B2 (en) Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
US10535561B2 (en) Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
WO2012173793A2 (en) Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US20150243559A1 (en) Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20150332970A1 (en) Carrier with thermally resistant film frame for supporting wafer during singulation
TW201603170A (zh) 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具