JP6527517B2 - ウエハをダイシングする方法及びそのためのキャリア - Google Patents

ウエハをダイシングする方法及びそのためのキャリア Download PDF

Info

Publication number
JP6527517B2
JP6527517B2 JP2016537003A JP2016537003A JP6527517B2 JP 6527517 B2 JP6527517 B2 JP 6527517B2 JP 2016537003 A JP2016537003 A JP 2016537003A JP 2016537003 A JP2016537003 A JP 2016537003A JP 6527517 B2 JP6527517 B2 JP 6527517B2
Authority
JP
Japan
Prior art keywords
wafer
etch
substrate
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016537003A
Other languages
English (en)
Other versions
JP6527517B6 (ja
JP2017500740A (ja
Inventor
ジェームズ エム． ホールデン，
ジェームズ エム． ホールデン，
ブラッド イートン，
ブラッド イートン，
アパルナ アイヤー，
アパルナ アイヤー，
アジャイ クマール，
アジャイ クマール，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017500740A publication Critical patent/JP2017500740A/ja
Application granted granted Critical
Publication of JP6527517B2 publication Critical patent/JP6527517B2/ja
Publication of JP6527517B6 publication Critical patent/JP6527517B6/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/18—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine for positioning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

関連出願の相互参照
本願は、２０１３年７月２日出願の米国特許仮出願第６１／９１４，３２３号の優先権を主張し、その全内容は参照によって本明細書に組み込まれる。
１）分野
本発明の実施形態は半導体処理の分野に関し、具体的には、複数の集積回路を有する半導体ウエハをダイシングするための方法及びキャリアに関する。
２）関連する技術の説明
半導体のウエハ処理においては、シリコン又は他の半導体材料で構成された集積回路がウエハ（基板とも称される）上に形成される。一般的には、半導電性、導電性、又は絶縁性の何れかの様々な材料層を用いて集積回路が形成される。これらの材料は、集積回路を形成するために、様々な周知のプロセスを用いて、ドープされ、堆積され、エッチングされる。各ウエハは処理されて、ダイとして知られる集積回路が含まれる多数の個別領域を形成する。
集積回路形成プロセスに続いて、ウエハは、パッケージ化のために、或いはより大きな回路内におけるパッケージ化されない形態での使用のために、「ダイシング」されて互いに個別のダイに分離される。ウエハをダイシングするために使用される２つの主要な技法は、スクライビングとソーイング（鋸引き）である。スクライビングでは、予め形成されたスクライブラインに沿って、先端にダイアモンドが付けられたスクライバーがウエハ表面上を動かされる。このスクライブラインは、ダイ間の空間に沿って延びている。この空間は一般的に「ストリート」と呼ばれる。ダイアモンドスクライバーにより、ストリートに沿ってウエハ表面に浅いキズ（ｓｃｒａｔｃｈ）が形成される。ローラなどで圧力をかけると、スクライブラインに沿ってウエハが分離する。ウエハの割れ目は、ウエハ基板の結晶格子構造に沿ったものになる。スクライビングは、厚みが約１０ミル（千分の１インチ）以下のウエハに対して使用され得る。厚いウエハに対しては、現時点では、ソーイングが好ましいダイシング方法である。
ソーイングでは、大きな毎分回転数で回転する、先端にダイアモンドの付いた切断ソーがウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハは膜フレーム全体に広げた接着膜などの支持部材の上にマウントされ、切断ソーが垂直ストリートと水平ストリートの双方に繰り返し当てられる。スクライビングとソーイングのいずれにおいても問題となるのは、ダイの切断されたエッジに沿ってチップと溝が形成され得ることである。これに加えて、亀裂が形成されてダイのエッジから基板の中まで伝播して、集積回路が動作不能になる可能性もある。結晶構造の［１１０］方位において正方形又は長方形のダイの片側しかスクライビングできないため、スクライビングに関してはチップ形成と亀裂形成が特に問題となる。その結果、ダイの他方の側が切り裂かれ結果的に分離線が波状になる。チップ及び亀裂の形成により、集積回路への損傷を防ぐために、例えば、チップ及び亀裂が実際の集積回路からある距離に保たれるようにウエハ上のダイ間に余分な間隔が必要となる。間隔要件の結果として、標準サイズのウエハにあまり多くのダイを形成することができず、回路のために使用できるウエハの面積が無駄になる。切断ソーを使用すると、半導体ウエハの面積が更に無駄になってしまう。切断ソーの刃には、約１５ミクロンの厚みがある。このため、切断ソーによって生じた切断部周囲の亀裂やその他の損傷によって集積回路が悪影響を受けないように、多くの場合３００〜５００ミクロンで各ダイの回路を分離しなければならない。更に、切断後、各ダイを十分に洗浄して、ソーイング処理で生じた粒子及び他の汚染物質を取り除く必要がある。
プラズマダイシングも使用されてきたが、これにも限界があり得る。例えば、プラズマダイシングの実装を阻む制約の１つはそのコストであり得る。レジストをパターニングするための標準的なリソグラフィ工程の実装費用は高額となり得る。プラズマダイシングの実装を阻み得るもう１つの制約は、ストリートに沿ったダイシングにおいて通常直面する金属（例えば、銅）のプラズマ処理により、製造上の問題又はスループット限界が生じ得ることである。
本発明の実施形態は、半導体ウエハをダイシングする方法及びそのためのキャリアを含む。
一実施形態で、エッチング処理においてウエハ又は基板を支持するためのキャリアは、内側開口を囲む外周を有するフレームを含む。キャリアは、フレームに連結されてフレームの内側開口の下に配置されたテープも含む。テープは、支持層の上に配置されたエッチング停止層を含む。
別の実施形態で、エッチング処理においてウエハ又は基板を支持するためのキャリアは、内側開口を囲む外周を有するフレームを含む。キャリアは、フレームに連結されてフレームの内側開口の下に配置されたテープも含む。テープは、エッチング停止特性を有する層を含む。
別の実施形態で、キャリアによって支持されたウエハ又は基板をダイシングする方法は、ウエハ又は基板をプラズマ処理によってエッチングすることを含む。本方法は、ウエハ又は基板を貫通してエッチングしキャリアを露出させる際のエッチング副生成物（ｂｙ−ｐｒｏｄｕｃｔｓ）の変化を検知することも含む。
は、本発明の一実施形態による、ダイシングされる半導体ウエハの上面図を示す。 は、本発明の一実施形態による、ダイシングされる半導体ウエハの上面図を示す。ウエハ上にダイシングマスクが形成されている。 本発明の一実施形態による、個片化処理中のウエハの支持に適した基板キャリアの平面図を示す。 本発明の一実施形態によるウエハ及びキャリアの概略側断面図である。 本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を示すフロー図である。 本発明の一実施形態による、半導体ウエハをダイシングする方法を実施中の、図５のフロー図の工程５０２に相当する複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法を実施中の、図５のフロー図の工程５０４に相当する複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法を実施中の、図５のフロー図の工程５０６に相当する複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、長いパルス時間に対してフェムト秒範囲のレーザパルスを使用する効果を示す。 本発明の一実施形態による、ウエハ又は基板のレーザ及びプラズマダイシングのためのツールレイアウトのブロック図を示す。 本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
複数の集積回路（ＩＣ）を有する半導体ウエハをダイシングする方法及びそのためのキャリアが記載される。下記の説明では、本発明の実施形態が完全に理解されるよう、薄型ウエハ用キャリア、スクライビング及びプラズマエッチングの条件及び材料レジームなど、多数の具体的な詳細が記述される。本発明の実施形態がこれらの具体的な詳細なしに実施可能であることは当業者には明らかであろう。その他の場合、本発明の実施形態が不必要に不明瞭とならないよう、集積回路の製造などの既知の態様については詳細に説明していない。更に、図に示す様々な実施形態は実例の提示であり、必ずしも縮尺どおりには描かれていないことを理解されたい。
本明細書に記載の一以上の実施形態は、（１）適切なマスキング材料（一又は複数）を用いてウエハをマスキングすること、（２）マスキングにおいて又はマスキングの後にマスクがパターニングされることであって、パターンは、ウエハからダイシングされるべきデバイス間のストリート領域が露出され且つウエハのうちデバイスを含む領域がマスクによって保護されるようなパターンである、パターニングされること、（３）ウエハがキャリアに取り付けられ且つ支持されること、（４）ダイシングテープ膜、ダイ接着膜、接着剤、エッチング停止層、及び、金属もしくはプラスチックもしくは他の適切な材料で作製したフレームなどの支持構造のうち少なくとも一の構成要素をキャリアが含むこと、（５）デバイス周囲にトレンチが完全にエッチングされ且つデバイスがウエハと隣接しているデバイスとから完全にから分離されるように、レーザ、プラズマエッチング、プラズマ堆積のうち少なくとも一によってウエハをエッチングすること、によるウエハダイシングを対象とする。エッチング処理ではウエハが貫通してエッチングされるが、基本的にはキャリアとウエハとのインターフェースで停止されるか、或いはキャリア内へとエッチングされるもののキャリアの構造的一体性を実質的に低下させるような方式でキャリアを貫通することはない。
一態様では、最初のレーザスクライビングとその後のプラズマエッチングを含む、ウエハ又は基板のハイブリッドダイシング処理が、ダイを個片化するために実施され得る。レーザスクライビングプロセスを使用して、マスク層、有機及び無機誘電体層、及びデバイス層をクリーンに取り除くことができる。次に、ウエハ又は基板が露出したか或いは部分的にエッチングされたところで、レーザエッチングプロセスが終了され得る。次にダイシングプロセスのプラズマエッチング部分を用いて、単一結晶シリコンのバルクなどのウエハ又は基板のバルクを貫通するようにエッチングして、ダイ又はチップを個片化又はダイシングすることができる。一実施形態では、個片化処理のうちエッチング部分を含む個片化処理中に、ウエハ又は基板が基板キャリアにより支持される。
背景を説明すると、従来のウエハダイシング方式は、純粋に機械的に分離することによるダイヤモンドソーカッティング、はじめにレーザスクライビングを行いその後にダイヤモンドソーダイシングを行うこと、又はナノ秒もしくはピコ秒レーザダイシングを含む。薄型ウエハ又は基板の個片化、例えば５０ミクロン厚のバルクシリコンの個片化に関しては、従来のアプローチでは低い処理品質しか得られない。薄型ウエハ又は基板からダイを個片化する際に直面し得る幾つかの課題には、異なる層の間での微小亀裂形成もしくは層間剥離、無機誘電体層のチッピング、厳密なカーフ幅制御の保持、或いは正確なアブレーション深度制御が含まれ得る。本発明の実施形態には、上記の課題の一又は複数を克服するのに有用な、レーザスクライビングとプラズマエッチングとのハイブリッドのダイ個片化方式が含まれている。
本発明の一実施形態によれば、半導体ウエハを個々のすなわち個片化された集積回路にダイシングするため、レーザスクライビングとプラズマエッチングとの組み合わせが使用される。一実施形態では、完全にではなくとも基本的に非熱処理としてフェムト秒レーザスクライビングが使用される。例えば、フェムト秒レーザスクライビングは、熱損傷ゾーンが全くないかごくわずかで局所集中され得る。一実施形態では、本明細書に記載の手法は、超低誘電率膜を有する個片化された集積回路に使用される。従来のダイシングでは、このような低誘電率膜に適応するために切断ソーを低速化することが必要となる。更に、現在では、半導体ウエハがダイシングの前にしばしば薄く加工される。このように、一実施形態では、マスクパターニングとフェムト秒レーザによる部分的なウエハスクライビング、後続するプラズマエッチング処理の組み合わせが実際的である。一実施形態では、レーザによる直接描画は、フォトレジスト層のリソグラフィパターニング工程の必要性をなくすことができわずかなコストで実装可能である。一実施形態では、プラズマエッチング環境でダイシング処理を完了するため、電極貫通タイプのシリコンエッチングが使用される。
従って、本発明の一態様では、半導体ウエハを個片化された集積回路にダイシングするため、レーザスクライビングとプラズマエッチングの組み合わせが使用され得る。図１は、本発明の一実施形態によるダイシングされる半導体ウエハの上面図を示す。図２は、本発明の一実施形態によるダイシングされる半導体ウエハの上面図を示す。ウエハ上にダイシングマスクが形成されている。
図１を参照すると、半導体ウエハ１００は、集積回路を含む複数の領域１０２を有する。領域１０２は、垂直ストリート１０４及び水平ストリート１０６によって分離される。ストリート１０４及び１０６は、集積回路を含まない半導体ウエハの領域であり、ウエハがダイシングされる場所に沿って設計されている。本発明の幾つかの実施形態は、複数のダイが個々のチップやダイに分離されるように、ストリートに沿って半導体ウエハを貫通するトレンチを切るため、レーザスクライブとプラズマエッチング技法との組み合わせを使用することを含む。レーザスクライビングもプラズマエッチング処理も結晶構造の配向に依存しないため、ウエハを貫通する垂直トレンチを実現するのに、ダイシングされる半導体ウエハの結晶構造は関与しない。
図２を参照すると、半導体ウエハ１００は、半導体ウエハ１００上に堆積されたマスク２００を有する。一実施形態で、マスクは、約４〜１０ミクロン厚さの層を実現するために従来型の方式で堆積されている。一実施形態で、マスク２００及び半導体ウエハ１００の一部は、半導体ウエハ１００がダイシングされるストリート１０４及び１０６に沿った位置（例えば、間隙２０２及び２０４）を画定するため、レーザスクライビング処理によってパターン形成される。半導体ウエハ１００の集積回路領域は、マスク２００によって覆われ保護されている。マスク層２００の領域２０６は、その後のエッチング処理中に集積回路がエッチング処理によって劣化しないように位置決めされる。エッチング処理中にエッチングされ、半導体ウエハ１００を最終的にダイシングする領域を画定するため、領域２０６の間に水平の間隙２０４及び垂直の間隙２０２が形成される。本発明の一実施形態によれば、レーザスクライビング及び／又はプラズマエッチング処理のうちの一方又は双方の間に、半導体ウエハ１００はウエハキャリアにより支持される。
上記で簡単に述べたように、一実施形態では、ダイ個片化処理、例えば、レーザアブレーションとプラズマエッチングとのハイブリッド個片化スキームのうちプラズマエッチング部分の間、ダイシングするための基板は基板キャリアにより支持される。例えば、図３は、本発明の一実施形態による、個片化処理中の薄型ウエハの支持に適した基板キャリアの平面図を示す。
図３を参照すると、基板キャリア３００は、テープリング又はフレーム３０４で囲まれた支持テープ（ｂａｃｋｉｎｇ ｔａｐｅ）３０２の層を含む。ウエハ又は基板３０６が、基板キャリア３００の支持テープ３０２により支持されている。一実施形態で、ウエハ又は基板３０６は、ダイ接着膜によって支持テープ３０２に接着されている。一実施形態で、テープリング３０４はステンレス鋼で構成されている。
一実施形態で、個片化処理は、基板キャリア３００などの基板キャリアを受容するサイズとされたシステムに適合され得る。そのような一実施形態では、図８との関連で後述するシステム８００などのシステムが、基板キャリアによって支持されない基板又はウエハを収容するような他のサイズのシステム設置面積に影響することなく、薄型ウエハフレームを収容できる。一実施形態で、そのような処理システムは、直径３００ミリメートルのウエハ又は基板を収容するサイズである。図３に示すように、同じシステムが、約３８０ミリメートル幅×３８０ミリメートル長さのウエハキャリアを収容可能である。しかしながら、システムが、４５０ミリメートルのウエハもしくは基板、又はより具体的には４５０ミリメートルのウエハもしくは基板キャリアをハンドリングするように設計され得ることを理解されたい。
一実施形態で、更に背景を説明すると、「チップ」と呼ばれる集積回路デバイスの生産に用いる、シリコン又はガリウムヒ素のウエハなどのウエハは、エッチング処理によってダイシングされる。エッチング処理は、例えばイオンボンバード又は反応性核種を用いたプラズマエッチング、及びレーザエッチング（例えば熱的アブレーションもしくは非熱アブレーション）を含み得、その間、デバイスは、水溶性ポリビニルアルコール（ＰＶＡ）、フォトレジストなどの非水溶性材料、又は二酸化ケイ素などの誘電性の材料などのマスキング材料によって保護される。エッチング処理は、（１）デバイスを個片化するためにウエハを完全に貫通してエッチングする、（２）キャリアの構造的一体性を損ね、エッチング処理の前後までウエハを支持し且つ個片化された個々のデバイスを損傷なくキャリアからピックすることを可能にするというキャリアの目的達成を阻むような方式で、キャリアを貫通してエッチングすることはしないように特に実施される。
図４は、本発明の一実施形態によるウエハ及びキャリアの概略側断面図である。
図４を参照すると、基板キャリア４００は、フレーム４０２とその下のダイシングテープ４０４とを含む。キャリア４００は、その下のテープ４０４上でフレーム４０２内にウエハ又は基板４０６を収容するサイズである。ウエハ又は基板４０６上にマスク層４０８が含まれ得る。キャリア４００と基板４０６とのペアは、エッチングプラズマ４１０への露出に適切なものであり得る。
再度図４を参照すると、キャリア４００は支持層４２０を含む。キャリア４００は、（１）オプションとしてダイ接着膜（ＤＡＦ）４２２、（２）オプションとして接着剤４２４、及び／又は（３）、オプションとして専用のエッチング停止層４２６のうちの一以上も含み得る。キャリア４００の一部として最大で４つのタイプの層４２０／４２６／４２４／４２２の集合が、ダイシングテープ４０４と称される。
一実施形態で、ＤＡＦ層４２２が含まれる場合、ＤＡＦ層４２２は一般的に、ウエハ４０６と接触する層であり、ＤＡＦ層４２２が存在する場合には個片化されたデバイスの一部となる。一実施形態で、接着剤４２４が含まれる場合、接着剤層４２４はＤＡＦ４２２の接着剤層の構成要素とは異なり得、エッチングの前と後それぞれにおいて、ウエハ４０６と得られた個片化済みのデバイスとをキャリア４００に接着するために用いられ得る。更に、接着剤層４２４が含まれる場合、接着剤層４２４は、例えばＵＶ光又は高温に晒されると剥離し得る剥離型接着剤であり得る。一実施形態で、支持層４２０は可撓性の伸長可能な膜である。
本発明の一実施形態によれば、「エッチング０」、「エッチング１」、「エッチング２」、及び「エッチング３」の４つの例示的なエッチング処理が図４に示されている。図示のように、エッチング０は、ウエハ４０６の上部（及び、存在する場合にはマスク層４０８）を貫通して進み、レーザエッチングによって達成されていてよく、これは、後のエッチング処理が、誘電体及び銅などの金属を含有し得るデバイス及びテスト構造などのウエハの上部層を貫通してエッチングできない場合に特に有用である。エッチング０がパターニング処理の一部とされ得、レーザエッチング工程によって達成されていてもよい。代替的に、パターニングが、集積回路の製造によく用いられるフォトレジスト堆積、露光、及び現像処理などにおけるマスク４０８、又は本質的にシルク印刷処理などの膜の一部のみをパターニングする別の工程であってもよい。
図示のように、「エッチング１」はウエハ４０６及びオプションとしてのＤＡＦ４２２を貫通して進んでおり、オプションとしての接着剤層４２４で停止している。この場合、オプションの接着剤層４２４がエッチング停止層として機能する。図示のように、「エッチング２」は、ウエハ４０６、オプションのＤＡＦ４２２、オプションの接着剤層４２４を貫通して進んでおり、オプションのエッチング停止層４２６で停止している。この場合、オプションのエッチング停止層４２６がエッチング停止層として機能する。図示のように、「エッチング３」は、ウエハ４０６、オプションのＤＡＦ４２２、オプションの接着剤層４２４、オプションのエッチング停止層４２６を貫通して進んでおり、支持層４２０内で停止しているが、支持層４２０の構造的一体性と、ウエハを支持し、且つ個片化されたデバイスが個片化後にピックされることを可能にするという支持層４２０の目的とを実質的に損なうほど深くは進んでいない。図示のように、「エッチング４」は、ウエハ４０６、オプションのＤＡＦ４２２、オプションの接着剤４２４、オプションのエッチング停止４２６、及び支持層４２０内深く、支持層４２０の構造的一体性を有意且つ実質的に損なうほど貫通して進んでいる。エッチング４は、ウエハ上のデバイスが部分的又は完全に失われ、且つ潜在的にエッチング装置、例えば、チャック、真空チャンバ、又はレーザチャンバが汚染（ｆｏｕｌ）される結果となり得る望ましくないエッチングの一例である。
オプションの接着剤４２４、オプションのエッチング停止４２６、及び支持層４２０のうちの何れか、もしくはすべてがエッチング停止特性を有していてもよく、すべてが有していなくてもよい。エッチング停止により、ウエハ４０６のすべての点においてウエハ４０６とオプションとしてＤＡＦ４２２とを完全に貫通してエッチングするためにエッチング処理が十分に長く実施されることが可能となり、すべてのデバイスが、支持層４２が貫通してエッチングされるか或いは構造的に損傷しないよう安全に、ウエハ４０６と互いとから個片化される。エッチング停止層となる層は、（１）低いエッチング速度、及び、十分な厚さと相まった、エッチング処理に対するウエハと比較して高い耐性、並びに、（２）光放射センサ（ＯＥＳ）エンドポイント検知システムもしくはレーザエンドポイントシステムなどのエンドポイントセンサに対する弁別可能な信号生成能力、のリストからの幾つかの特性のうち少なくとも一を有し得る。
本発明の一実施形態によれば、図４のキャリア４００は、別個の支持層４２０の上に配置された専用のエッチング停止層４２６を含む。ウエハ４０６は、ＤＡＦ４２２及び／又は接着剤層４２４によってエッチング停止層に取り付けられ得る。これらのうち一方又は双方は、キャリア４００内に含められているか、或いはキャリアへの取付け時にウエハと共にキャリアへと送達されて改変されたキャリアを提供する。一実施形態で、接着されたウエハ４０６はシリコン系ウエハであり、専用のエッチング停止層４２６は二酸化ケイ素の層である。ある特定の実施形態では、シリコンウエハの個片化に用いるエッチング（例えば、フッ素系プラズマエッチング処理など）において、二酸化ケイ素層はシリコンウエハよりも約２０倍低速でエッチングする。ある特定の実施形態では、シリコンウエハが約２００ミクロンの厚さを有し、約２０ミクロンの二酸化ケイ素層が個別のエッチング停止層としてキャリア内で用いられる。この実施形態では、エッチング停止層４２６の厚さは、過剰なエッチングに晒された場合、エッチング停止層の厚さの約半分に至るエッチングに適応することを目標としている。別の実施形態で、エッチング停止層４２６は有機ポリマーの層である。
エッチング処理がエッチング停止層に到達すると材料が低速でエッチングされるので、機能的エッチング停止層の低いエッチング速度は、エッチング停止特性である。扱いやすく（ｍａｎａｇｅａｂｌｙ）薄い層、例えば、１〜２０ミクロンのエッチング停止材料は、ウエハの厚さの方がかなり上回っている（例えば５０〜５００ミクロン厚さ）にもかかわらず、貫通エッチングするのに実質的にウエハよりも長い時間がかかり得る。従って、非均一な（例えば、中心〜エッジ（ＣＴＥ）にかけて非均一なエッチング速度の）エッチング処理によってウエハをエッチングするか或いは非均一な厚さでウエハを貫通してエッチングしながらも、例えばＣＴＥの非均一性又はウエハの非均一な厚さにかかわらず、ウエハを完全に貫通して且つウエハの表面全体をエッチングするエッチング処理にはより時間がかかり得る。
代替的に又は付加的に、エッチング停止層のエッチングがＯＥＳなどのエンドポイント装置において検知可能な信号を生成するので、エッチング停止層４２６のエッチング停止特性が、エッチング停止層４２６のエッチングに際して弁別可能な信号が生成されることであり得る。例えばプラズマエッチング処理中の、ＯＥＳに対する弁別可能な信号は典型的に、先行する層 （この場合、基板）に対して、エッチングされている新しい層の異なる組成に起因する。新しい層は、エッチング処理が、介在しているウエハ（シリコンであり得る）のうち少なくとも幾らかを完全に除去するまで、通常は存在しない、エッチングプラズマからの認識可能な発光をもたらす有機ポリマーであり得る。この異なる発光がＯＥＳ機器の分光器でピックアップされ、エッチング処理を停止するようソフトウェアを制御するための信号が付与される（「エンドポイント」として知られるステップ）。反応物における光吸収に基づくその他の（例えば発光以外の）エンドポイントの機器利用も可能である。そのようなセンサにおいては、レーザビーム又は広帯域光源などの光源が、ウエハの上方もしくはその近傍で、又は可能な場合にはチャンバの下流で、プラズマチャンバを通って向けられ、プラズマ反応物が検知されたことに起因する光が吸収される。光源は、単一波長であるか又は複数波長であり得るか、或いは、キセノンアークなどの広帯域光源からの連続スペクトルであり得る。光の検知はまた、単一波長によってであり得るか、又は、分光器などにより幾つかもしくは多くの波長にわたり行われてもよい。
エッチングによる個片化の前後までウエハ４０６を支持し、且つオプションのＤＡＦ４２２と共にデバイスを損傷なくピックすることを可能にするという目的において支持層４２０を実質的に損傷することなく、ウエハ４０６とオプションのＤＡＦ層４２２とを完全に貫通してエッチングすることによる望ましい成果は、下記のうちの少なくとも一によって達成され得る。（１）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがオプションの接着剤層４２４内にまで深く進行しないよう、エッチングを計時すること、（２）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがオプションのエッチング停止層４２６内にまで深く進行しないよう、エッチングを計時すること、（３）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれないように、エッチングが支持層４２０内にまで深く進行しないよう、エッチングを計時すること、（４）ウエハとオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがオプションの接着剤層４２４内にまで深く進行しないよう、エッチング速度が十分に低い接着剤を選択すること、（５）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがエッチング停止層４２６内にまで深く進行しないよう、エッチング速度が十分に低いエッチング停止層４２６を選択すること、（６）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれないように、エッチングが支持層４２０内にまで深く進行しないよう、エッチング速度が十分に低い支持層４２０を選択すること、（７）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがオプションの接着剤層４２４内にまで深く進行しないよう、十分に厚い接着剤を選択すること、（８）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがエッチング停止層４２６内にまで深く進行しないよう、十分に厚いエッチング停止層４２６を選択すること、（９）ウエハ４０６とオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれないように、エッチングが支持層４２０内にまで深く進行しないよう、十分に厚い支持層４２０を選択すること、（１０）ウエハとオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがオプションの接着剤層４２４内にまで深く進行しないよう、十分に弁別可能なエンドポイント信号を有する接着剤を選択すること、及び、エンドポイントを検知してエッチング処理を停止するための適切なエンドポイント検出装置と制御システムとを提供すること、（１１）ウエハとオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれ得るというリスクがないように、エッチングがオプションのエッチング停止層４２６にまで深く進行しないよう、十分に弁別可能なエンドポイント信号を有するエッチング停止層４２６を選択すること、及び、エンドポイントを検知してエッチング処理を停止するための適切なエンドポイント検出装置と制御システムとを提供すること、（１２）ウエハとオプションのＤＡＦ４２２とが完全に個片化されるものの、支持層４２０が構造的に損なわれないように、エッチングが支持層４２０にまで深く進行しないよう、十分に弁別可能なエンドポイント信号を有する支持層４２０を選択すること、及び、エンドポイントを検知してエッチング処理を停止するための適切なエンドポイント検出装置と制御システムとを提供すること。
本発明の一態様では、個片化処理中、基板キャリアはエッチングチャンバ内に収容される。一実施形態で、基板キャリア上にウエハ又は基板を含むアセンブリが、フィルムフレーム（例えば、テープリング３０４）及びフィルム（例えば、支持テープ３０２）に影響する（例えば、エッチングする）ことなく、プラズマエッチングリアクタに晒される。
図５は、本発明の実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を示すフロー図５００である。図６Ａ〜６Ｃは、本発明の一実施形態による、半導体ウエハをダイシングする方法を実施中の、図５のフロー図５００の工程に相当する複数の集積回路を含む半導体ウエハの断面図を示す。
フロー図５００の工程５０２及び対応する図６Ａを参照すると、半導体ウエハ又は基板６０４の上にマスク６０２が形成される。マスク６０２は、半導体ウエハ６０４の表面に形成された集積回路６０６を覆い且つ保護する層で構成されている。マスク６０２はまた、各集積回路の間に形成された、介在するストリート６０７も覆う。図４に関連して説明したように、半導体ウエハ又は基板６０４は基板キャリア６１４（テープ部分を図６Ａに示す）により支持される。例えば、一実施形態で、基板キャリア６１４は、エッチング停止層を有するか、エッチング停止特性を有するか、或いはその両方であり得るテープを含む。
一実施形態で、基板キャリア６１４は、テープリング又はフレーム（図示せず）によって囲まれた支持テープの層（その一部分を６１４として図６Ａに示す）を含む。そのような一実施形態では、図６Ａに示すように、半導体ウエハ又は基板１２０４が、基板キャリア６１４上に配置されたダイ接着膜６１６上に配置されている。
本発明の実施形態によると、マスク６０２を形成することには、限定しないが例としては、フォトレジスト層、及びｉ線パターニング層といった層を形成することが含まれる。例えば、フォトレジスト層等のポリマー層は、リソグラフィプロセスで使用するのに好適な材料からなっていてよい。一実施形態においては、フォトレジスト層は、限定しないが例としては、２４８ナノメータ（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極端紫外線（ＥＵＶ）レジスト、またはジアゾナフトキノン増感剤を伴うフェノール樹脂母材といった、ポジ型フォトレジスト材料からなる。別の実施形態においては、フォトレジスト層は、限定しないが例としては、ポリシスイソプレン及びポリビニルシンナメートといった、ネガ型フォトレジスト材料からなる。
別の実施形態で、マスク６０２は水溶性マスク層である。一実施形態で、水溶性マスク層は水性の媒体に容易に溶解可能である。例えば、一実施形態で、水溶性マスク層は、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの一以上に可溶な材料で構成される。一実施形態で、水溶性マスク層は、摂氏約５０〜１６０度の範囲の加熱などの熱処理に晒される際にも、水溶性を維持する。例えば、一実施形態で、水溶性マスク層は、レーザ・プラズマエッチング個片化処理で使用されるチャンバ条件に晒された後も、水溶液に可溶である。一実施形態で、水溶性マスク層は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、又はポリエチレンオキシドなどであるがこれらに限定されない材料で構成されている。ある具体的な実施形態で、水溶性マスク層は、毎分約１〜１５ミクロンの範囲の、より詳細には毎分約１．３ミクロンの水溶液中のエッチング速度を有する。
別の実施形態で、マスク６０２はＵＶ硬化性マスク層である。一実施形態で、マスク層は、ＵＶ硬化性層の接着性を少なくとも約８０％低減させるＵＶ光に対し感受性を有する。そのような一実施形態では、ＵＶ層がポリ塩化ビニル又はアクリル系材料で構成されている。一実施形態で、ＵＶ硬化性層は、ＵＶ光に晒されると接着特性が弱まる材料又は材料のスタックで構成されている。一実施形態で、ＵＶ硬化性接着フィルムが約３６５ｎｍのＵＶ光に感受性を有する。そのような一実施形態では、この感受性によってＬＥＤ光を用いた硬化が実施され得る。
一実施形態では、半導体ウエハ又は基板６０４が、製造プロセスに適切に耐えられ且つ半導体処理層が適切に堆積され得る材料で構成されている。例えば、一実施形態では、半導体ウエハ又は基板６０４は、ＩＶ族系材料、例えば、非限定的に、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムで構成される。具体的な実施形態で、半導体ウエハ６０４を提供することは、単結晶シリコン基板を提供することを含む。具体的な実施形態で、単結晶シリコン基板は不純物原子がドープされている。別の実施形態で、半導体ウエハ又は基板６０４は、ＩＩＩ−Ｖ材料、例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ材料基板などで構成されている。
一実施形態で、半導体ウエハ又は基板６０４が約３００ミクロン以下の厚さを有する。例えば、一実施形態で、バルク単結晶シリコン基板が、ダイ接着膜６１６に固定される前に裏側から薄化（ｔｈｉｎｎｉｎｇ）される。薄化は、裏側研削処理によって実施される。一実施形態で、バルク単結晶シリコン基板が約５０〜３００ミクロンの範囲の厚さまで薄化される。一実施形態では、薄化が、レーザアブレーション及びプラズマエッチングダイシング処理の前に実施されることが重要であることに留意されたい。一実施形態では、ダイ接着膜６１６（又は、薄化されたか又は薄型のウエハもしくは基板を基板キャリア６１４に接合可能な任意の適切な代替物）が、約２０ミクロンの厚さを有する。
一実施形態では、半導体ウエハ又は基板６０４が、表面又は内部に配置された半導体デバイスのアレイを集積回路６０６の一部として有する。このような半導体デバイスの例には、非限定的に、シリコン基板で製造されて誘電体層内に封入されたメモリデバイス又は相補型金属酸化物半導体（ＣＭＯＳ）トランジスタが含まれる。複数の金属インターコネクトが、デバイスもしくはトランジスタ上、及び誘電体層周囲に形成され得、デバイス又はトランジスタを電気的に連結して集積回路６０６を形成するのに用いられ得る。ストリート６０７を形成している材料は、集積回路６０６を形成するのに用いられる材料と同様、又は同一であってもよい。例えば、ストリート６０７は誘電体材料の層、半導体材料の層、及びメタライズ層で構成され得る。一実施形態では、ストリート６０７のうち一以上に、集積回路６０６の実際のデバイスと同様の試験デバイスが含まれる。
フロー図５００の工程５０４及び対応する図６Ｂを参照すると、間隙６１０を有するパターニングされたマスク６０８を提供するために、マスク６０２が、レーザスクライビング処理によってパターニングされ、集積回路６０６間の半導体ウエハ又は基板６０４の領域を露出する。そのような一実施形態では、レーザスクライビング処理がフェムト秒レーザスクライビング処理である。レーザスクライビング処理は、既に集積回路６０６に形成されているストリート６０７の材料を除去するために用いられる。本発明の一実施形態によれば、図６Ｂに示すように、レーザスクライビングプロセスによるマスク６０２のパターニングには、半導体ウエハ６０４の集積回路６０６間の領域に部分的に溝６１２を形成することが含まれる。
一実施形態では、マスク層６０２をレーザスクライビング処理でパターニングすることは、フェムト秒範囲のパルス幅を有するレーザを使用することを含む。具体的には、可視スペクトルに加えて紫外線（ＵＶ）及び赤外線（ＩＲ）の波長範囲（合わせて広帯域光学スペクトル）を有するレーザを使用して、フェムト秒レーザ、即ちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは波長に依存しないか或いは実質的に依存しないので、マスク６０２、ストリート６０７、及び場合によっては半導体ウエハもしくは基板６０４の一部の膜といった複合膜に好適である。
図７は、本発明の一実施形態による、長い周波数に対してフェムト秒範囲のレーザパルスを使用する効果を示す。図７を参照すると、フェムト秒範囲のパルス幅のレーザを使用することにより、より長いパルス幅（例えば、ビア７００Ｂのピコ秒処理で損傷７０２Ｂ、ビア７００Ａのナノ秒処理での大幅な損傷７０２Ａ）に対して、熱損傷問題は緩和又は解消される（例えば、ビア７００Ｃのフェムト秒処理で、最小限の損傷〜損傷なし７０２Ｃ）。ビア７００Ｃでの形成時に損傷が解消又は緩和されるのは、図７に示すように、（ピコ秒レーザアブレーションにみられるような）低エネルギーの再結合又は（ナノ秒レーザアブレーションにみられるような）熱平衡がないことによる。
クリーンなレーザスクライビング切断を実現するために、チッピング、微小亀裂、および剥離を最小限に抑えるようなレーザスクライビング及びダイシングの処理を成功裏に展開することにとって、パルス幅などのレーザのパラメータの選択が重大であり得る。レーザスクライビング切断がクリーンになればなるほど、最終的なダイの個片化のために実施され得るエッチング処理がより円滑となる。半導体装置のウエハ上には、典型的に、種々の材料タイプ（例えば導体、絶縁体、半導体）及び厚さの多くの機能層が配置され得る。その種の材料には、非限定的に、ポリマーなどの有機材料、金属、又は二酸化ケイ素及び窒化ケイ素といった無機誘電体が含まれ得る。
対照的に、最適でないレーザパラメータが選択された場合には、例えば、無機誘電体、有機誘電体、半導体、又は金属のうちの二以上を含むスタック構造中、レーザアブレーション処理が層間剥離の問題を引き起こし得る。例えば、レーザは、測定可能な吸収なしで、高いバンドギャップエネルギー誘電体（約９ｅＶのバンドギャップを有する二酸化ケイ素など）を貫通する。しかしながら、レーザエネルギーは下層の金属又はシリコン層で吸収され得るため、金属又はシリコン層の大きな蒸発を引き起こす。蒸発は、上層の二酸化ケイ素誘電体層を持ち上げる高い圧力を生み出し、潜在的には深刻な層間剥離及び微小亀裂を引き起こす可能性がある。一実施形態では、ピコ秒レーザ照射処理が複合スタックに微小亀裂及び層間剥離を引き起こす一方、フェムト秒レーザ照射処理は、同一の材料スタックに微小亀裂又は層間剥離を引き起こさないことが実証されている。
誘電体層を直接アブレートすることを可能にするため、誘電体材料が強力に光子を吸収することによって導電性材料と同様に振る舞うよう、誘電体材料のイオン化が起こる必要があり得る。この吸収は、誘電体層の最終アブレーションの前に、レーザエネルギーの大部分が下層のシリコン又は金属層に貫通するのを阻止し得る。一実施形態では、光子によるイオン化を引き起こし、無機誘電体材料内でのイオン化に影響を及ぼすほどレーザ強度が十分に高いときには、無機誘電体のイオン化が実現可能である。
本発明の一実施形態によれば、好適なフェムト秒レーザ処理は、通常、様々な材料中の非線形相互作用につながる高いピーク強度（放射照度）によって特徴づけられる。このような一実施形態では、フェムト秒レーザ源は、約１０フェムト秒〜５００フェムト秒の範囲、好ましくは１００フェムト秒〜４００フェムト秒の範囲のパルス幅を有する。一実施形態では、フェムト秒レーザ源は、約１５７０ナノメートル〜２００ナノメートルの範囲、好ましくは約５４０ナノメートル〜２５０ナノメートルの範囲の波長を有する。一実施形態においては、レーザ及び対応する光学系には、作業面におよそ３ミクロンから１５ミクロンの範囲で、だが好ましくはおよそ５ミクロンから１０ミクロンの範囲で、焦点を設ける。
加工面における空間ビームプロファイルは、シングルモード（ガウシアン）であり得るか、又はトップハット型プロファイルを有し得る。一実施形態においては、レーザ光源は、およそ２００ｋＨｚから１０ＭＨｚの範囲の、だが好ましくはおよそ５００ｋＨｚから５ＭＨｚの範囲の、パルス繰り返し率を有する。一実施形態では、レーザ源は加工面において、約０．５〜１００ｕＪの範囲、好ましくは約１〜５ｕＪの範囲のパルスエネルギーを供給する。一実施形態では、レーザスクライビング処理は加工面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲、好ましくは約６００ｍｍ／秒〜２ｍ／秒の範囲の速さで進む。
スクライビング処理は、単一パスのみでも複数パスでも実行され得るが、一実施形態で好ましくは１〜２パスである。一実施形態で、ワークピースのスクライビング深さは約５ミクロン〜５０ミクロンの範囲、好ましくは約１０ミクロン〜２０ミクロンの範囲の深さである。レーザは、所定のパルス繰り返し率による単一のパルスのトレイン、又はパルスバーストのトレインの何れかとして適用され得る。一実施形態では、生成されたレーザビームのカーフ幅が約２ミクロン〜１５ミクロンの範囲であるが、シリコンウエハのスクライビング／ダイシングにおいては（デバイスとシリコンとのインターフェースにおいて測定したとき）、好ましくは約６ミクロン〜１０ミクロンの範囲である。
レーザのパラメータは、例えば、無機誘電体（例えば二酸化ケイ素）のイオン化を実現するため、並びに無機誘電体の直接的アブレーションに先立って下層の損傷によって生じる層間剥離及びチッピングを最小限に抑えるため、十分に高いレーザ強度を提供するといった有益性と利点によって選択され得る。パラメータはまた、正確に制御されたアブレーション幅（例えばカーフ幅）及び深さを有する産業用途に対して、有意の処理スループットを提供するためにも選択され得る。そのような利点を提供するには、ピコ秒及びナノ秒レーザアブレーション処理と比較して、上記のように、フェムト秒レーザがはるかに好適である。しかし、フェムト秒レーザアブレーションの中でも、ある波長は他の波長よりもより良い性能を提供し得る。例えば、一実施形態においては、ＵＶの範囲内又はそれに近接した波長を有するフェムト秒レーザ処理は、ＩＲの範囲内又はそれに近接した波長を有するフェムト秒レーザ処理よりもクリーンなアブレーション処理を提供する。このような特定の実施形態では、半導体ウエハ又は基板のスクライビングに好適なフェムト秒レーザ処理は、約５４０ナノメートル以下の波長を有するレーザに基づくものである。このような特定の実施形態では、約５４０ナノメートル以下の波長を有するレーザの約４００フェムト秒以下のパルスが使用される。しかしながら、代替的な実施形態では、二重レーザ波長（例えば、ＩＲレーザ及びＵＶレーザの組み合わせ）が使用される。
フロー図５００の工程５０６及び対応する図６Ｃを参照すると、集積回路６０６を個片化するために、半導体ウエハ又は基板６０４が、パターニングされたマスク６０８中の間隙６１０を通じてエッチングされる。図６Ｃに示すように、本発明の一実施形態によれば、半導体ウエハ６０４をエッチングすることが、レーザスクライビング処理によって形成されたトレンチ６１２を延長するようにエッチングし、最終的に半導体ウエハ又は基板６０４を完全に貫通してエッチングすることすることを含む。
一実施形態では、半導体ウエハ又は基板６０４のエッチングが、プラズマエッチング処理を用いることを含む。一実施形態では、シリコン貫通電極式のエッチング処理が使用される。例えば、ある特定の実施形態では、半導体ウエハ又は基板６０４のエッチング速度が毎分２５ミクロンを上回る。ダイ個片化処理のプラズマエッチング部分に、超高密度プラズマ源が用いられ得る。このようなプラズマエッチング処理を実施するのに好適な処理チャンバの例は、米国カリフォルニア州ＳｕｎｎｙｖａｌｅのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社から販売されているＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチングシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチングシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これにより、容量性結合のみで可能であったよりもはるかにイオン密度とイオンエネルギーを独立して制御することができ、更に磁気強化による改善も得られる。この組み合わせにより、イオン密度をイオンエネルギーから効果的に切り離して、かなりの低圧においても、潜在的に損傷を与え得るＤＣバイアスレベルを上げることなく比較的高密度のプラズマを達成することが可能になる。非常に広い処理ウインドウがもたらされる。しかしながら、シリコンをエッチングできる任意のプラズマエッチングチャンバが使用されてよい。例示的な実施形態では、本質的に正確なプロファイル制御と実質的にスカロップ（ｓｃａｌｌｏｐ）形成がない側壁とを維持しながら、単結晶シリコン基板又はウエハ６０４を従来のシリコンエッチング速度の約４０％よりも速いエッチング速度においてエッチングするのに、ディープシリコンエッチングが使用される。特定の実施形態では、シリコン貫通電極タイプのエッチング処理が使用される。エッチング処理は、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２などのフッ素系ガスか、又は比較的速いエッチング速度でシリコンをエッチングできる任意の他の反応ガスなどの反応性ガスから発生するプラズマに基づく。しかしながら、一実施形態では、スカロップ形状の形成を含むボッシュ式処理が用いられる。
一実施形態で、個片化は、ダイ接着膜６１６のパターニングを更に含み得る。一実施形態で、ダイ接着膜６１６は、レーザアブレーション、ドライ（プラズマ）エッチング、又は湿式エッチングなどであるがこれらに限定されない技法によりパターニングされる。図６Ｃに示すように、一実施形態で、ダイ接着膜６１６は、ダイ接着膜部分６１８をもたらすために、個片化処理のうちのレーザスクライブとプラズマエッチングの部分の後に続いてパターニングされる。一実施形態で、図６Ｃに示すように、パターニングされたマスク６０８は、個片化処理のうちのレーザスクライブとプラズマエッチングの部分後に除去される。パターニングされたマスク６０８は、ダイ接着膜６１６のパターニングの前に、ダイ接着膜６１６のパターニングの間に、或いはダイ接着膜６１６のパターニングの後に除去され得る。一実施形態で、半導体ウエハ又は基板６０４は、基板キャリア６１４により支持されつつエッチングされる。一実施形態では、ダイ接着膜６１６も、基板キャリア６１４上に配置されつつパターニングされる。
従って、再びフロー図５００及び６Ａ〜６Ｃを参照すると、ウエハダイシングは、はじめのレーザアブレーションによって、マスクを貫通し、ウエハストリート（メタライゼーションを含む）を貫通して、部分的にシリコン基板内へと実施され得る。レーザパルス幅は、フェムト秒範囲で選択され得る。その後、後続のシリコン貫通ディーププラズマエッチングによってダイの個片化が完了され得る。更に、ダイ接着膜の一部分をそれぞれ有する個片化された集積回路をもたらすために、ダイ接着膜の露出した部分の除去が実施される。次いで、図６Ｃに示すように、ダイ接着膜部分を含む個々の集積回路が、基板キャリア６１４から除去され得る。一実施形態で、個片化された集積回路は、パッケージングのために基板キャリア６１４から除去される。このような一実施形態では、パターニングされたダイ接着膜６１８は各集積回路の裏側に保持されて最終パッケージに含められる。しかしながら、別の実施形態では、パターニングされたダイ接着膜６１４が、個片化処理中に又は個片化処理後に除去される。
単一の処理ツールが、レーザアブレーションとプラズマエッチングとのハイブリッド個片化処理における多くの或いはすべての工程を実施するように構成され得る。例えば、図８は、本発明の実施形態によるウエハもしくは基板のレーザ及びプラズマダイシングのツールレイアウトのブロック図を示している。
図８を参照すると、処理ツール８００は、複数のロードロック８０４が連結されたファクトリインターフェース８０２（ＦＩ）を含む。クラスタツール８０６は、ファクトリインターフェース８０２と結合される。クラスタツール８０６は、プラズマエッチングチャンバ８０８などの、一又は複数のプラズマエッチングチャンバを含む。レーザスクライビング装置８１０も、ファクトリインターフェース８０２に結合されている。一実施形態で、処理ツール８００の全設置面積は、図８に示すように約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であり得る。
一実施形態で、レーザスクライビング装置８１０は、フェムト秒レーザを収納している。フェムト秒レーザは、レーザとエッチングとのハイブリッド個片化処理のレーザアブレーション部分、例えば上述のレーザアブレーション処理を実施するのに適し得る。一実施形態では、レーザスクライビング装置８１０には移動可能な載台も含まれ、移動可能な載台は、フェムト秒レーザに対してウエハ又は基板（又はこれらのキャリア）を移動させるように構成される。ある特定の実施形態では、フェムト秒レーザも移動可能である。レーザスクライビング装置８１０の全設置面積は、一実施形態では、図８に示すように約２２４０ミリメートル×約１２７０ミリメートルであり得る。
一実施形態においては、一以上のプラズマエッチングチャンバ８０８が、パターニングされたマスクにおける間隙を通してウエハ／基板をエッチングし、複数の集積回路を個片化するように構成されている。そのような一実施形態においては、１またはそれ以上のプラズマエッチングチャンバ８０８は、ディープシリコンエッチング処理を実施するように構成される。具体的な一実施形態では、一以上のプラズマエッチングチャンバ８０８が、米国カリフォルニア州ＳｕｎｎｙｖａｌｅのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから市販されているＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標）エッチングシステムである。当該エッチングチャンバは、単結晶シリコン基板もしくはウエハ上に、又は中に収納される個片化された集積回路の作製に用いられるディープシリコンエッチング用に特別に設計され得る。一実施形態では、シリコンエッチング速度を速めるために、プラズマエッチングチャンバ８０８に高密度プラズマ源が含まれている。一実施形態では、個片化又はダイシング処理の製造スループットを高められるよう、処理ツール８００のクラスタツール８０６部分には、２つ以上のエッチングチャンバが含まれている。本発明の一実施形態によれば、エッチングチャンバ８０８のうちの一以上がエンドポイント検知システム８９９を備えている。例えば、一実施形態で、図４に関して説明したように、エンドポイント検知システム８９９は、基板キャリア上のエッチングの間にエッチング条件の変化を検知するために用いられる。
ファクトリインターフェース８０２は、レーザスクライビング装置８１０を有する外部製造設備とクラスタツール８０６との間のインターフェースとなるのに好適な大気ポートであり得る。ファクトリインターフェース８０２には、ストレージユニット（例えば前面開口型統一ポッド）からクラスタツール８０６又はレーザスクライビング装置８１０のうちの何れか又は両方へとウエハ（又はそのキャリア）を移動するためのアーム又はブレードを有するロボットが含まれ得る。
クラスタツール８０６は、個片化の方法中の諸機能の実施に好適な他のチャンバも含み得る。例えば一実施形態においては、追加のエッチングチャンバの代わりに、堆積チャンバ８１２が含まれる。堆積チャンバ８１２は、ウエハ／基板のレーザスクライビングに先立って、ウエハ／基板のデバイス層上またはその上方にマスクを堆積させるように構成され得る。そのような一実施形態で、堆積チャンバ８１２は、水溶性のマスク層を堆積するのに適している。別の実施形態では、追加のエッチングチャンバの代わりに湿式／乾式ステーション８１４が含まれる。湿式／乾式ステーションは、基板又はウエハのレーザスクライビング及びプラズマエッチング個片化処理後、残留物及び断片の洗浄、又は水溶性マスクの除去に適し得る。一実施形態では、処理ツール８００の構成要素として計測ステーションも含まれる。
本発明の実施形態は、媒体に保存された命令を有したマシン可読媒体を含み得るコンピュータプログラム製品、又はソフトウェアとして提供され、これらの命令は、本発明の実施形態による処理を実施するコンピュータシステム（又は、他の電子装置）をプログラムするために使用され得る。一実施形態で、コンピュータシステムは図８に関して説明した処理ツール８００に連結され、例えば、エッチングチャンバ８０８のエンドポイント検知システム８９９に連結される。マシン可読媒体は、マシン（例えば、コンピュータ）によって可読な形態で情報を保存又は送信するための任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、マシン（例えば、コンピュータ）可読伝送媒体（電気的、光学的、音響的又は伝播される信号の他の形態（例えば、赤外線信号、デジタル信号など））などを含む。
図９は、本明細書に記載される一以上の任意の方法をマシンに実行させるための命令セットが実行され得るコンピュータシステム９００の例示的な形態で、マシンを概略的に示している。代替的な実施形態で、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、インターネットで他のマシンに接続され得る。マシンは、クライアント・サーバネットワーク環境においてサーバ又はクライアントマシンとして、或いはピアツーピア（又は分散）ネットワーク環境においてピアマシンとして動作し得る。このマシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブ・アプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又は当該マシンによって行われるべき動作を特定する（順次の又はその他の）命令セットを実行することができる任意のマシンであってもよい。更に、単一のマシンのみを示したが、「マシン」という語は、本明細書に記載される一以上の任意の方法を実施するために、命令セット（又は複数の命令セット）を独立的に、又は連携的に実行するマシンの任意の集合体を含むと理解されたい。
例示のコンピュータシステム９００には、バス９３０を介して互いに通信し合うプロセッサ９０２、メインメモリ９０４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、例えば同期ＤＲＡＭ（ＳＤＲＡＭ）又はランバスＤＲＡＭ（ＲＤＲＡＭ）といったダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び補助記憶装置９１８（例えば、データストレージ装置）が含まれる。
プロセッサ９０２は、マイクロプロセッサ、中央処理装置などの一以上の汎用処理装置を表している。更に具体的には、プロセッサ９０２は、複雑命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、又はその他の命令セットを実行するプロセッサ又は命令セットの組み合わせを実行するプロセッサであってよい。プロセッサ９０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどの一又は複数の特殊用途処理装置であってもよい。プロセッサ９０２は、本明細書に記載されている操作を実施するための処理論理９２６を実行するように構成されている。
コンピュータシステム９００は、ネットワークインターフェース装置９０８を更に含み得る。コンピュータシステム９００は、ビデオディスプレイ装置９１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置９１２（例えば、キーボード）、カーソル制御装置９１４（例えば、マウス）、及び信号生成装置９１６（例えば、スピーカー）を含み得る。
補助記憶装置９１８は、本明細書に記載される一以上の任意の方法又は機能を具現化する一以上の命令セット（例えばソフトウェア９２２）が記憶されたマシンアクセス可能記憶媒体（又はより具体的にはコンピュータ可読記憶媒体）９３２を含み得る。このソフトウェア９２２はまた、コンピュータシステム９００によって実行される間、完全に又は少なくとも部分的に、メインメモリ９０４内及び／又はプロセッサ９０２内に存在しても良い。メインメモリ９０４とプロセッサ９０２もまた、マシン可読記憶媒体を構成している。このソフトウェア９２２は更に、ネットワークインターフェース装置９０８を介してネットワーク９２０上で送信又は受信され得る。
例示の実施形態において、マシンアクセス可能記憶媒体９３２を単一の媒体として示したが、「マシン可読記憶媒体」という語は、一以上の命令セットを記憶する単一の媒体又は複数の媒体（例えば集中データベースもしくは分散データベース、並びに／又は関連キャッシュ及びサーバ）を含むと理解されたい。「マシン可読記憶媒体」という語は、マシンによって実行される命令セットを記憶するか又は符号化することができ、マシンに、本発明の任意の一以上の方法を実施させる任意の媒体を含むとも理解されたい。従って、「マシン可読記憶媒体」という語は、非限定的に、固体メモリ、光媒体、及び磁気媒体を含むと理解されたい。
本発明の一実施形態によれば、マシンアクセス可能記憶媒体に、複数の集積回路を有する半導体ウエハのダイシング方法をデータ処理システムに実施させる命令が保存されている。
かくして、複数の集積回路を有する半導体ウエハをダイシングする方法及びそのためのキャリアが開示された。

Claims (9)

  1. キャリアによって支持されたウエハ又は基板をダイシングする方法であって、
    前記ウエハ又は基板をプラズマ処理によりエッチングすることであって、前記キャリアが、内側開口を囲む外周を有するフレームと、前記フレームに連結され且つ前記フレームの前記内側開口の下に配置されたテープであって、支持層の上に配置され且つ二酸化ケイ素の層を含むエッチング停止層を含むテープとを備える、エッチングすること、及び
    前記ウエハ又は基板を貫通してエッチングし前記キャリアを露出させる際のエッチング副生成物の変化を検知することであって、前記エッチング停止層を露出させる際の前記変化を検知すること、
    を含む、方法。
  2. 前記検知が、光放射センサ（ＯＥＳ）エンドポイント検知システム又はレーザエンドポイントシステムを用いて実施される、請求項１に記載の方法。
  3. 前記エッチング副生成物の変化を検知したときに前記エッチングを終了させること
    を更に含む、請求項１に記載の方法。
  4. 前記ウエハ又は基板を前記プラズマ処理によってエッチングすることにより、前記ウエハ又は基板が個々のダイ又は集積回路へと個片化される、請求項１に記載の方法。
  5. 前記ウエハ又は基板を前記プラズマ処理によってエッチングする前に、前記ウエハ又は基板上にエッチングマスクを形成すること
    を更に含む、請求項１に記載の方法。
  6. 前記エッチングマスクの形成後、及び前記ウエハ又は基板のエッチング前に、前記ウエハ又は基板のダイシングストリートを露出させるために前記エッチングマスクをレーザスクライブすること
    を更に含む、請求項５に記載の方法。
  7. 前記ウエハ又は基板をエッチングした後に前記エッチングマスクを取り除くこと、を更に含む、請求項５に記載の方法。
  8. 前記テープが、前記エッチング停止層の上に配置された接着剤層を更に含む、請求項１に記載の方法。
  9. 前記テープが、前記エッチング停止層の上に配置されたダイ接着膜（ＤＡＦ）を更に含む、請求項１に記載の方法。
JP2016537003A 2013-12-10 2014-11-26 ウエハをダイシングする方法及びそのためのキャリア Active JP6527517B6 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361914323P 2013-12-10 2013-12-10
US61/914,323 2013-12-10
US14/538,126 US9299614B2 (en) 2013-12-10 2014-11-11 Method and carrier for dicing a wafer
US14/538,126 2014-11-11
PCT/US2014/067762 WO2015088791A1 (en) 2013-12-10 2014-11-26 Method and carrier for dicing a wafer

Publications (3)

Publication Number Publication Date
JP2017500740A JP2017500740A (ja) 2017-01-05
JP6527517B2 true JP6527517B2 (ja) 2019-06-05
JP6527517B6 JP6527517B6 (ja) 2019-06-26

Family

ID=53271914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537003A Active JP6527517B6 (ja) 2013-12-10 2014-11-26 ウエハをダイシングする方法及びそのためのキャリア

Country Status (6)

Country Link
US (1) US9299614B2 (ja)
JP (1) JP6527517B6 (ja)
KR (1) KR102378339B1 (ja)
CN (2) CN113421846A (ja)
TW (1) TWI647783B (ja)
WO (1) WO2015088791A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102180A (ko) 2014-02-27 2015-09-07 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
US9704748B2 (en) 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer
GB201611652D0 (en) * 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
JP6941939B2 (ja) * 2016-12-22 2021-09-29 リンテック株式会社 検査部材、および検査部材の製造方法
JP6906845B2 (ja) * 2017-06-22 2021-07-21 株式会社ディスコ 被加工物の加工方法
DE102017212858A1 (de) * 2017-07-26 2019-01-31 Disco Corporation Verfahren zum Bearbeiten eines Substrats
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) * 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
CN112635399B (zh) * 2019-10-09 2023-07-14 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件的制备方法
WO2023041709A1 (en) * 2021-09-20 2023-03-23 Nil Technology Aps Embedded, slanted optical grating structures

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
CN1663038A (zh) 2002-04-19 2005-08-31 Xsil技术有限公司 激光加工
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
US6908846B2 (en) 2002-10-24 2005-06-21 Lam Research Corporation Method and apparatus for detecting endpoint during plasma etching of thin films
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP4013753B2 (ja) 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
US6982175B2 (en) * 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
US20060006139A1 (en) * 2003-05-09 2006-01-12 David Johnson Selection of wavelengths for end point in a time division multiplexed process
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP5025103B2 (ja) * 2004-07-09 2012-09-12 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
DE602007012503D1 (de) * 2006-10-30 2011-03-31 Applied Materials Inc Endpunkterkennung für die Atzung von Photomasken
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
WO2009011281A1 (ja) * 2007-07-19 2009-01-22 Sekisui Chemical Co., Ltd. ダイシング－ダイボンディングテープ及び半導体チップの製造方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
KR101047923B1 (ko) * 2007-12-27 2011-07-08 주식회사 엘지화학 버 특성 및 신뢰성이 우수한 다이싱 다이 본딩 필름 및반도체 장치
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010263041A (ja) 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR101521727B1 (ko) * 2010-07-13 2015-05-19 히타치가세이가부시끼가이샤 다이싱·다이 본딩 일체형 필름, 다이싱·다이 본딩 일체형 필름의 제조 방법, 및 반도체 칩의 제조 방법
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
CN103009758A (zh) * 2012-12-31 2013-04-03 崔庆珑 易于捡取的防静电晶圆切割膜

Also Published As

Publication number Publication date
KR20160097268A (ko) 2016-08-17
CN113421846A (zh) 2021-09-21
US20150162244A1 (en) 2015-06-11
TWI647783B (zh) 2019-01-11
JP6527517B6 (ja) 2019-06-26
JP2017500740A (ja) 2017-01-05
KR102378339B1 (ko) 2022-03-25
TW201528423A (zh) 2015-07-16
US9299614B2 (en) 2016-03-29
WO2015088791A1 (en) 2015-06-18
CN105814666A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
JP6527517B2 (ja) ウエハをダイシングする方法及びそのためのキャリア
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
JP6360477B2 (ja) ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
TWI686865B (zh) 用於電漿切割的接近接觸蓋環
KR102149409B1 (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US10661383B2 (en) Mitigation of particle contamination for wafer dicing processes
JP2015524613A (ja) 高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング
JP2015528211A (ja) ダイシングされたウェハの輸送方法
WO2015116389A1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
JP2022511299A (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
WO2015130575A1 (en) Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190510

R150 Certificate of patent or registration of utility model

Ref document number: 6527517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250