JP6577514B2 - 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング - Google Patents

水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング Download PDF

Info

Publication number
JP6577514B2
JP6577514B2 JP2017087939A JP2017087939A JP6577514B2 JP 6577514 B2 JP6577514 B2 JP 6577514B2 JP 2017087939 A JP2017087939 A JP 2017087939A JP 2017087939 A JP2017087939 A JP 2017087939A JP 6577514 B2 JP6577514 B2 JP 6577514B2
Authority
JP
Japan
Prior art keywords
mask
die attach
water
attach film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017087939A
Other languages
English (en)
Other versions
JP2017199910A (ja
Inventor
ウェイシェン リ
ウェイシェン リ
マドハバ ラオ ヤラマンチリ
マドハバ ラオ ヤラマンチリ
ブラッド イートン
ブラッド イートン
サラブジート シン
サラブジート シン
アジャイ クマー
アジャイ クマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017199910A publication Critical patent/JP2017199910A/ja
Application granted granted Critical
Publication of JP6577514B2 publication Critical patent/JP6577514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

背景
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上
に有する半導体ウェハをダイシングする方法に関する。
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基
板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである
様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知
のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形
成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するよ
うに処理される。
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケー
ジ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するた
めに、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技
術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に
付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移
動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間
は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿
って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、ス
クライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従
う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さで
あるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、
現在のところ、ダイシングするのに好適な方法である。
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー
）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェ
ハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に
取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビ
ング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り
溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形
成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正
方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるの
で、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題
である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チ
ッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウ
ェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距
離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダ
イを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの
実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化さ
せる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口
を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するため
に、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない
。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去
するために実質的なクリーニングを必要とする。
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例え
ば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジ
ストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高く
なる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、
一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシング
する際に、製造の問題又はスループットの限界を作る可能性があることである。
概要
本発明の実施形態は、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシン
グする方法を含む。
一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積
回路を覆い、半導体ウェハの上方にマスクを形成する工程を含む。半導体ウェハは、水溶
性ダイアタッチフィルム上に配置される。マスクは、集積回路を覆い、保護する。その後
、マスクは、レーザスクライブプロセスによってパターニングされ、これによって集積回
路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提
供する。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエ
ッチングされ、これによって個片化された集積回路を形成する。その後、水溶性ダイアタ
ッチフィルムが、水溶液によってパターニングされる。
別の一実施形態では、半導体ウェハをダイシングするためのシステムは、ファクトリイ
ンタフェースを含む。レーザスクライブ装置は、ファクトリインタフェースと結合され、
レーザを含む。プラズマエッチングチャンバもまた、ファクトリインタフェースに結合さ
れる。ウェット／ドライステーションもまた、ファクトリインタフェースに結合される。
ウェット／ドライステーションは、水溶性ダイアタッチフィルムをパターニングするため
に構成される。
別の一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、
シリコン基板の上方にマスクを形成する工程を含む。シリコン基板は、水溶性ダイアタッ
チフィルム上に配置される。マスクは、シリコン基板上に配置された集積回路を覆い、保
護する。集積回路は、低Ｋ材料の層及び銅の層の上方に配置された二酸化ケイ素の層で構
成される。マスク、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層は、レーザスクライビ
ングプロセスによってパターニングされ、これによって集積回路間のシリコン基板の領域
を露出させる。その後、シリコン基板は、ギャップを貫通してエッチングされ、これによ
って個片化された集積回路を形成する。その後、水溶性ダイアタッチフィルムが、水溶液
によってパターニングされる。
本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。 本発明の一実施形態に係る、図１のフローチャートの操作１０２に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０４に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０６及び１０８に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図である。 〜 本発明の一実施形態に係る、半導体ウェハをダイシングする方法における各種操作の断面図を示す。 本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。 本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。
詳細な説明
各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。
以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（
例えば、レーザスクライビング・プラズマエッチング個片化プロセス用の水溶性ダイアタ
ッチフィルム）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施でき
ることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製
造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に
、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないこと
を理解すべきである。
初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又
は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザス
クライブプロセスは、マスク、有機・無機誘電体層、及びデバイス層をきれいに除去する
ために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の
露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマ
エッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ
又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチング
するために用いることができる。レーザスクライブ・プラズマエッチングプロセスと共に
使用するのに適したダイアタッチフィルムは、水溶液でエッチング又は部分的に溶解可能
な水溶性ダイアタッチフィルムであることができる。
個片化プロセスの一部として、ダイシングされるデバイスウェハを、キャリアテープ又
はキャリアウェハ上に取り付けることができる。ダイアタッチフィルム（ＤＡＦ）は、通
常、キャリアウェハ（又はテープ）とデバイスウェハの間に塗布され、これによってダイ
シング時にデバイスウェハを保持する。ダイシングプロセスが終了した後、ダイアタッチ
フィルムもまた、個片化することができる。依然としてデバイスウェハに取り付けられた
状態で、ダイアタッチフィルムを個片化することは、後続のパッケージング及び組立プロ
セスのための個片化されたダイの除去を可能にするために実行することができる。ダイア
タッチフィルムの個片化は、典型的には、レーザカットがダイアタッチフィルム／キャリ
アテーパ界面で停止するように要求されるレーザ切断を介して行われる。
スループットとダイの汚染は、ダイアタッチフィルムのレーザ切断における２つの問題
であるかもしれない。例えば、ダイアタッチフィルムを切断するのにレーザを使用するこ
との可能性のある１つの欠点は、低いスループットである。ダイアタッチフィルムのレー
ザ切断プロセスにおいて、ダイアタッチフィルムからの破片が、ダイの側壁及び上面の上
に飛び散る場合がある。ダイアタッチフィルムが、炭化する場合もある。後続の洗浄プロ
セスは、所望の歩留まりを達成するために、このような汚染物を除去するために必要とさ
れる場合がある。ダイアタッチフィルムのレーザ切断後の洗浄工程を除去するために多く
の努力がなされてきたが、ほとんど又は全く成功していない。更に、各ダイの裏側のダイ
アタッチフィルムの洗浄は、それ自身の問題のセットを提起する可能性がある。例えば、
ダイアタッチフィルムのレーザ切断中に、個片化されたダイは、潜在的にダイへの熱損傷
又は破片を与えるレーザ照射の更なる曝露に供される。本発明の一実施形態によると、水
溶性ダイアタッチフィルムが、個片化プロセスで使用され、レーザの代わりに水溶液によ
ってパターニングされる。
図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシング
する方法における操作を示すフローチャート１００である。図２Ａ〜図２Ｃは、本発明の
一実施形態に係る、フローチャート１００の操作に対応する、半導体ウェハをダイシング
する方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
フローチャート１００の操作１０２及び対応する図２Ａを参照すると、マスク２０２が
、半導体ウェハ又は基板２０４の上方に形成される。ウェハ又は基板２０４は、水溶性ダ
イアタッチフィルム２１４上に配置される。マスク２０２は、半導体ウェハ２０４の表面
上に形成された集積回路２０６を覆い、保護する。マスク２０２は、集積回路２０６のそ
れぞれの間に形成された介在するストリート２０７も覆う。
本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、フォトレジス
ト層又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を
含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使
用するのに適したそれ以外の材料で構成されてもよい。一実施形態では、フォトレジスト
層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍ
レジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノー
ル樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で
構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレ
ン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォト
レジスト材料で構成される。
一実施形態では、半導体ウェハ又は基板２０４は、製造プロセスに耐えるのに適してお
り、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一
実施形態では、半導体ウェハ又は基板２０４は、ＩＶ族系材料（例えば、結晶シリコン、
ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構
成される。特定の一実施形態では、半導体ウェハ２０４を提供する工程は、単結晶シリコ
ン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原
子によってドープされる。別の一実施形態では、半導体ウェハ又は基板２０４は、ＩＩＩ
−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基
板など）から構成される。
一実施形態では、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路
２０６の一部として、その上又は中に配置される。このような半導体デバイスの例として
は、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化
膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接
続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路２
０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することが
できる。導電性バンプ層及び／又はパッシベーション層が相互接続層の上方に形成されて
もよい。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用され
る材料と類似又は同じであることができる。例えば、ストリート２０７は、誘電材料、半
導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上
のストリート２０７は、集積回路２０６の実際のデバイスと類似のテストデバイスを含む
。
フローチャート１００の操作１０４及び対応する図２Ｂを参照すると、マスク２０２は
、レーザスクライビングプロセスでパターニングされ、これによって集積回路２０６間の
半導体ウェハ又は基板２０４の領域を露出させるギャップ２１０を有するパターニングさ
れたマスク２０８を提供する。このように、レーザスクライビングプロセスは、集積回路
２０６間にもともと形成されていたストリート２０７の材料を除去するために使用される
。本発明の一実施形態によると、レーザスクライビングプロセスによってマスク２０２を
パターニングする工程は、図２Ｂに示されるように、集積回路２０６間の半導体ウェハ２
０４の領域内に部分的にトレンチ２１２を形成する工程を含む。
一実施形態では、レーザスクライビングプロセスによってマスク２０２をパターニング
する工程は、フェムト秒範囲内のパルス幅をもつレーザを使用する工程を含む。具体的に
は、可視スペクトル又は紫外線（ＵＶ）又は赤外線（ＩＲ）の波長（これら３つを合わせ
て、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースの
レーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供
することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的
には波長に依存しないので、複雑な膜（例えば、マスク２０２、ストリート２０７、及び
ひょっとすると半導体ウェハ又は基板２０４の一部の膜）に適している。
レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を
実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレー
ザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザ
スクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行すること
ができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、
異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的
には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、
又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これら
に限定されない。
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類
似又は同じ層を含むことができる。例えば、図３は、本発明の一実施形態に係る、半導体
ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示
す。
図３を参照すると、ストリート領域３００は、シリコン基板の上部３０２、第１二酸化
ケイ素層３０４、第１エッチストップ層３０６、（例えば、二酸化ケイ素の誘電率４．０
よりも低い誘電率を有する）第１低Ｋ誘電体層３０８、第２エッチストップ層３１０、第
２低Ｋ誘電体層３１２、第３エッチストップ層３１４、非ドープシリカガラス（ＵＳＧ）
層３１６、第２二酸化ケイ素層３１８、及びフォトレジスト３２０の層を、図示の相対的
な厚さで含む。銅メタライゼーション３２２は、第１及び第３のエッチストップ層３０６
及び３１４の間に、第２エッチストップ層３１０を貫通して配置される。特定の一実施形
態では、第１、第２、第３エッチストップ層３０６、３１０、３１４は、窒化シリコンで
構成され、一方、低Ｋ誘電体層３０８及び３１２は、炭素ドープ酸化シリコン材料で構成
される。
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、
ストリート３００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なっ
て振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では市販されている
レーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、
低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答
して）非常に容易に光子に結合可能である。しかしながら、一実施形態では、フェムト秒
ベースのレーザプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二
酸化ケイ素の層をアブレーション加工することによって、二酸化ケイ素の層、低Ｋ材料の
層、及び銅の層をパターニングするために使用される。特定の一実施形態では、約４００
フェムト秒以下のパルスが、マスク、ストリート、及びシリコン基板の一部を除去するフ
ェムトベースのレーザ照射プロセスで使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様
々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる
。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェ
ムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒
の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１
５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０
ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で
約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜
１０ミクロンの範囲内である。
作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は
整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源
は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましく
は、約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面
で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１
μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワー
クピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは
、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一
実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクラ
イビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約
１０ミクロン〜２０ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレ
ートの単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施
形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であ
るが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測
定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレ
ーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるの
に十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選
択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば
、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するよ
うに選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザア
ブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供
するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーシ
ョンのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供す
る場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト
秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースの
レーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の
一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレ
ーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような
特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約
４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレ
ーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
フローチャート１００の操作１０６及び対応する図２Ｃを参照すると、半導体ウェハ２
０４は、パターニングされたマスク２０８内のギャップ２１０を貫通してエッチングされ
、これによって個片化された集積回路２０６を形成する。本発明の一実施形態によると、
半導体ウェハ２０４をエッチングする工程は、図２Ｃに示されるように、レーザスクライ
ビングプロセスによって形成されたトレンチ２１２をエッチングし、これによって最終的
に、半導体ウェハ２０４を完全に貫通してエッチングする工程を含む。
一実施形態では、半導体ウェハ２０４をエッチングする工程は、プラズマエッチングプ
ロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロ
セスが使用される。例えば、特定の一実施形態では、半導体ウェハ２０４の材料のエッチ
ング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロ
セスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロ
セスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールの
アプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐ
ｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである
。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステ
ムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であっ
たものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強
化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果
的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷
を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができ
る。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッ
チングすることができる任意のプラズマエッチングチャンバを用いることができる。例示
的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を
維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結
晶シリコン基板又はウェハ２０４をエッチングするのに、ディープシリコンエッチングが
使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用
される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ８、Ｃ
ＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチン
グすることができる任意の他の反応ガスから生成されたプラズマに基づく。
フローチャート１００の操作１０８及び再び対応する図２Ｃを参照すると、水溶性ダイ
アタッチフィルム２１４をパターニングして、個片化された集積回路２０６の各々の上に
ダイアタッチフィルム部分２１６を提供する。一実施形態では、水溶性ダイアタッチフィ
ルム２１４は、水溶液中でのウェットエッチングによってパターニングされる。一実施形
態では、水溶性ダイアタッチフィルムは、図２Ｃに示されるように、個片化プロセスのレ
ーザスクライブ・プラズマエッチング部分に続くシーケンス内でパターニングされる。一
実施形態では、パターニングされたマスク２０８は、これもまた図２Ｃに示されるように
、個片化プロセスのレーザスクライブ・プラズマエッチング部分の後に除去される。パタ
ーニングされたマスク２０８は、図４Ａ〜図４Ｆと関連して以下により詳細に記載される
ように、水溶性ダイアタッチフィルム２１４のパターニングの前、中、又は後に除去して
もよい。
したがって、フローチャート１００及び図２Ａ〜図２Ｃを再び参照すると、ウェハのダ
イシングは、マスクを貫通し、（メタライゼーションを含む）ウェハのストリートを貫通
し、部分的にシリコン基板内への最初のレーザアブレーションによって実行することがで
きる。レーザのパルス幅は、フェムト秒の範囲内で選択することができる。その後、ダイ
の個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することが
できる。更に、水溶性ダイアタッチフィルムの露出部分の溶解が実行され、これによって
各々が上にダイアタッチフィルムの一部を有する個片化された集積回路を提供する。更に
、マスク層を、上記プロセスの間に、又は上記プロセスに続いて、除去することができる
。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図４Ａ〜図４Ｆに
関連して後述される。
図４Ａを参照すると、ハイブリッドレーザアブレーション・プラズマエッチングダイシ
ング用の材料スタックは、マスク４０２、デバイス層４０４、及び基板４０６を含む。マ
スク４０２、デバイス層４０４、及び基板４０６は、バッキングテープ４１０に貼り付け
られた水溶性ダイアタッチフィルム４０８の上方に配置される。一実施形態では、マスク
４０２は、マスク２０２に関連して上述したフォトレジスト層などのフォトレジスト層で
ある。デバイス層４０４は、１以上の金属層（例えば、銅層）及び１以上の低Ｋ誘電体層
（例えば、炭素ドープの酸化物層）の上方に配置された無機誘電体層（例えば、二酸化ケ
イ素）を含む。デバイス層４０４はまた、集積回路間に配置され、集積回路と同一又は類
似の層を含むストリートを含むことができる。一実施形態では、基板４０６は、バルクの
単結晶シリコン基板である。
一実施形態では、水溶性ダイアタッチフィルム４０８は、水性媒体に容易に溶解可能な
ダイアタッチフィルムである。例えば、一実施形態では、水溶性ダイアタッチフィルム４
０８は、アルカリ性溶液、酸性溶液、又は脱イオン水の１以上に可溶な材料で構成される
。水溶性ダイアタッチフィルム４０８は、バッキングテープ４１０に薄化された又は薄い
ウェハ又は基板を接着するのに適していることが可能である。一実施形態では、水溶性ダ
イアタッチフィルム４０８は、約５〜６０ミクロンの範囲内の厚さを有する。特定の一実
施形態では、水溶性ダイアタッチフィルム４０８は、約２０ミクロンの厚さを有する。
一実施形態では、水溶性ダイアタッチフィルム４０８は、加熱プロセス（例えば、摂氏
約５０〜１６０度の範囲内の加熱）の際に、その水溶性を維持する。例えば、一実施形態
では、水溶性ダイアタッチフィルム４０８は、レーザ・プラズマエッチング個片化プロセ
スで使用されるチャンバ条件への曝露後の水溶液中で可溶である。一実施形態では、水溶
性ダイアタッチフィルム４０８は、ポリビニルアルコール、ポリアクリル酸、デキストラ
ン、ポリメタクリル酸、ポリエチレンイミン、ポリエチレンオキサイドなどの材料から構
成されるが、これらに限定されない。特定の一実施形態では、水溶性ダイアタッチフィル
ム４０８は、水溶液中で毎分約１〜１５ミクロンの範囲内、より具体的には毎分約１．３
ミクロンのエッチング速度を有する。別の特定の一実施形態では、水溶性ダイアタッチフ
ィルム４０８は、スピンオン技術によってデバイス層４０４の上方に形成される。
一実施形態では、バルクの単結晶シリコン基板４０６は、水溶性ダイアタッチフィルム
４０８に貼り付けられる前に、裏側から薄化される。このような一実施形態では、薄化は
、デバイス層４０４の上方にマスク４０２を形成又は配置した後に実行される。しかしな
がら、別のこのような一実施形態では、薄化は、デバイス層４０４の上方にマスク４０２
を形成又は配置する前に実行される。薄化は、裏面研削プロセスによって実行することが
できる。一実施形態では、バルクの単結晶シリコン基板４０６が、約５０〜１００ミクロ
ンの範囲内の厚さまで薄化される。なお、一実施形態では、薄化は、レーザアブレーショ
ン・プラズマエッチングダイシングプロセスの前に実行されることに留意することが重要
である。一実施形態では、デバイス層４０４は、約２〜３ミクロンの範囲内の厚さを有す
る。
図４Ｂを参照すると、マスク４０２、デバイス層４０４、及び基板４０６の一部が、レ
ーザスクライビングプロセス４１２によってパターニングされ、これによって基板４０６
内にトレンチ４１４を形成する。一実施形態では、レーザスクライビングプロセス４１２
は、フェムト秒ベースのレーザスクライビングプロセス４１２である。一実施形態では、
マスク４０２は、レーザスクライビングプロセス４１２によって貫通して切断され、レー
ザスクライビングプロセス４１２によって生成された破片を運ぶように機能する。
図４Ｃを参照すると、スルーシリコンディーププラズマエッチングプロセス４１６が、
水溶性ダイアタッチフィルム４０８の上部を露出させ、シリコン基板４０６を個片化する
ダイアタッチフィルム４０８までトレンチ４１４を拡張するために使用される。デバイス
層４０４は、スルーシリコンディーププラズマエッチングプロセス４１６中に、マスク４
０２によって保護される。
図４Ｄを参照すると、個片化プロセスは、水溶性ダイアタッチフィルム４０８をパター
ニングする工程を更に含む。一実施形態では、水溶性ダイアタッチフィルム４０８は、水
性媒体中で少なくとも部分的に溶解することによってパターニングされる。例えば、一実
施形態では、水溶性ダイアタッチフィルム４０８は、アルカリ性溶液、酸性溶液、又は脱
イオン水が挙げられるが、これらに限定されない溶液中で少なくとも部分的に溶解する。
パターニングは、バッキングテープ４１０の上部を露出させ、ダイアタッチフィルム部分
４１８を提供するように水溶性ダイアタッチフィルム４０８を個片化する。
このように、本発明の一実施形態によると、水溶性ダイアタッチフィルムは、個片化す
るためのデバイスウェハに塗布される。水溶性ダイアタッチフィルムは、キャリアテーパ
又はキャリアウェハ上に塗布される。レーザスクライビングプロセス及び後続のシリコン
エッチングプロセスの後、ウェハストリートに沿ってダイアタッチフィルムの一部が露出
したまま、ダイが個片化される。その後、一実施形態では、個片化されたデバイスウェハ
は、水ベースの溶液中に浸漬又は水ベースの溶液を噴霧され、これによってウェハストリ
ートに沿ってダイアタッチフィルムをパターニングする。
水溶性ダイアタッチフィルムをパターニングする工程は、個片化されたダイの下にダイ
アタッチフィルムの大部分を残しながら、水溶性ダイアタッチフィルムの露出された部分
を、その全厚みを貫通して完全に溶解する工程を含むことができる。特定の一実施形態で
は、ダイアタッチフィルムの開放又は露出した領域は、約１０〜６０ミクロンの範囲内の
幅であり、ダイアタッチフィルムは、約５〜５０ミクロンの範囲内の厚さしかない。一方
、ダイサイズは、約７ミリメートル×７ミリメートル以上の範囲内である。このように、
一実施形態では、各ダイの下にダイアタッチフィルムの大部分が保持される。例えば、図
４Ｅは、パターニング後に保持された水溶性ダイアタッチフィルムの部分４１８が、個別
化されたダイ４０６のエッジと面一になっている理想化された結果を示す。別の一例では
、図４Ｆは、パターニング後に保持された水溶性ダイアタッチフィルムの部分４１８が、
個別化されたダイ４０６のエッジを僅かにアンダーカットしている結果をもたらす水溶液
パターニングを示す。
更なる実施形態は、続いて（例えば、個々の集積回路として）基板４０６の個片化され
た部分をバッキングテープ４１０から除去する工程を含むことができる。一実施形態では
、個片化されたダイアタッチフィルム４０８の部分４１８は、基板４０６の個片化された
部分の裏面に保持される。一実施形態では、個片化された集積回路は、パッケージングの
ためにバッキングテープ４１０から除去される。このような一実施形態では、ダイアタッ
チフィルム４０８の部分４１８は、各集積回路の裏面に保持され、最終パッケージ内に含
まれる。しかしながら、別の一実施形態では、ダイアタッチフィルム４０８の部分４１８
は、個片化プロセスの間又は後で（例えば、延長した水溶液処理によって）除去される。
更なる実施形態は、マスク４０２の残りの部分の除去を含むことができる。マスク４０
２は、ダイアタッチフィルム４０８のパターニングの前、間又は後に除去することができ
る、一実施形態では、マスク４０２もまた水溶性材料で構成され、マスク４０２は、水溶
性ダイアタッチフィルム膜４０８のパターニングの間に除去される。
図２Ａ〜図２Ｃを再び参照すると、複数の集積回路２０６は、約１０ミクロン以下の幅
を有するストリート２０７によって分離することができる。フェムト秒ベースのレーザス
クライビングのアプローチの使用は、少なくとも部分的にレーザの厳しいプロファイル制
御のため、集積回路のレイアウト内にこのような圧縮を可能にすることができる。しかし
ながら、たとえフェムト秒ベースのレーザスクライビングプロセスによって別なやり方で
可能であるにしても、ストリート幅を１０ミクロン未満に減らすことが必ずしも常に望ま
しくはないかもしれないことを理解すべきである。例えば、いくつかのアプリケーション
では、集積回路を分離するストリート内に、ダミー又はテストデバイスを製造するために
、少なくとも４０ミクロンのストリート幅を必要とする場合がある。一実施形態では、複
数の集積回路２０６は、半導体ウェハ又は基板２０４上に制約の無い又は自由形式のレイ
アウトで配置することができる。
単一のプロセスツールは、水溶性ダイアタッチフィルムの使用を含むハイブリッドレー
ザアブレーション・プラズマエッチング個片化プロセス内の多くの又はすべての操作を実
行するように構成することができる。例えば、図５は、本発明の一実施形態に係る、ウェ
ハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
図５を参照すると、プロセスツール５００は、複数のロードロック５０４が結合された
ファクトリインタフェース５０２（ＦＩ）を含む。クラスタツール５０６は、ファクトリ
インタフェース５０２に結合される。クラスタツール５０６は、プラズマエッチングチャ
ンバ５０８を含む。レーザスクライブ装置５１０もまた、ファクトリインタフェース５０
２に結合される。プロセスツール５００全体の設置面積は、一実施形態では、図５に示さ
れるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３
．８メートル）であることができる。
一実施形態では、レーザスクライブ装置５１０は、レーザを収容する。このような一実
施形態では、レーザは、フェムト秒ベースのレーザである。レーザは、マスクの利用を含
むハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば
、上述したレーザアブレーションプロセス）を実行するのに適している。一実施形態では
、レーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可
動ステージもまた、レーザスクライブ装置５００に含まれる。特定の一実施形態では、レ
ーザもまた、移動可能である。レーザスクライブ装置１２１０全体の設置面積は、一実施
形態では、図５に示されるように、約２２４０ミリメートル×約１２７０ミリメートルで
あることができる。
一実施形態では、プラズマエッチングチャンバ５０８は、パターニングされたマスク内
のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を
個片化するように構成される。このような一実施形態では、プラズマエッチングチャンバ
５０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施
形態では、プラズマエッチングチャンバ５０８は、米国カリフォルニア州サニーベールの
アプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓ
ｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。プラズマエッチングチャンバ５０８は、
単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために
使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では
、高密度プラズマ源が、プラズマエッチングチャンバ５０８に含まれ、これによって高い
シリコンエッチング速度を促進する。一実施形態では、複数のプラズマエッチングチャン
バが、プロセスツール５００のクラスタツール５０６の部分に含まれ、これによって個片
化又はダイシングプロセスの高い製造スループットを可能にする。
ファクトリインタフェース５０２は、レーザスクライブ装置５１０を有する外部の製造
施設とクラスタツール５０６との間をインタフェース接続するのに適した大気ポートであ
ってもよい。ファクトリインタフェース５０２は、ウェハ（又はそのキャリア）を格納ユ
ニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツ
ール５０６又はレーザスクライブ装置５１０のいずれか又はその両方へ搬送するためのア
ーム又はブレードを備えたロボットを含むことができる。
クラスタツール５０６は、個片化の方法において機能を実行するのに適した他のチャン
バを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに
、堆積チャンバ５１２が含まれる。堆積チャンバ５１２は、ウェハ又は基板のレーザスク
ライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成す
ることができる。このような一実施形態では、堆積チャンバ５１２は、フォトレジスト層
を堆積するのに適している。
一実施形態では、水溶性ダイアタッチフィルムと共にパターニング又は除去するために
ウェット／ドライステーション５１４が含まれる。ウェット／ドライステーションは、基
板又はウェハのレーザスクライブ・プラズマエッチング個片化プロセスの後、残留物及び
断片を洗浄する又はマスクを除去するのに適している場合がある。一実施形態では、計測
ステーションもまた、プロセスツール５００の構成要素として含まれる。
本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュー
タシステム（又は他の電子デバイス）をプログラミングするために使用することができる
命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品
、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステ
ムは、図５に関連して説明された処理ツール１２００に結合される。マシン可読媒体は、
マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する
任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（
例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「
ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒
体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な
伝送媒体（電気的、光学的、音響的又はその他の形態の伝搬信号（例えば、赤外線信号、
デジタル信号等））等を含む。
図６は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セ
ットを内部で実行することができるコンピュータシステム６００の例示的な形態における
マシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（
ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接
続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネ
ットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又
は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、
パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、
パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ
、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を
特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマ
シンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」は
また、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数の
セット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含
むと解釈すべきである。
例示的なコンピュータシステム６００は、プロセッサ６０２、メインメモリ６０４（例
えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアク
セスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤ
ＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ６０６（例えば、フラッシュメモリ、
スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ６１８（例え
ば、データ記憶装置）を含み、これらはバス６３０を介して互いに通信する。
プロセッサ６０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理
装置など）を表す。より具体的には、プロセッサ６０２は、複合命令セットコンピューテ
ィング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ
）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを
実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることがで
きる。プロセッサ６０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路
（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロ
セッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ
６０２は、本明細書に記載の操作を実行するための処理ロジック６２６を実行するように
構成される。
コンピュータシステム６００は更に、ネットワークインタフェースデバイス６０８を含
むことができる。コンピュータシステム６００は、ビデオディスプレイユニット６１０（
例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰
極線管（ＣＲＴ））、英数字入力装置６１２（例えば、キーボード）、カーソル制御装置
６１４（例えば、マウス）、及び信号生成装置６１６（例えば、スピーカ）を含むことも
できる。
二次メモリ６１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１
以上の命令セット（例えば、ソフトウェア６２２）を格納するマシンアクセス可能な記憶
媒体（又は、より具体的には、コンピュータ可読記憶媒体）６３１を含むことができる。
ソフトウェア６２２はまた、コンピュータシステム６００、メインメモリ６０４及びプロ
セッサ６０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、
メインメモリ６０４内及び／又はプロセッサ６０２内に、完全に又は少なくとも部分的に
常駐することもできる。ソフトウェア６２２は更に、ネットワークインタフェースデバイ
ス６０８を介してネットワーク６２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体６３１は、例示的な一実施形態では単一の媒体であるこ
とが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単
一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連する
キャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体
」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明
の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべき
である。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを
含むが、これらに限定されないように解釈されるべきである。
本発明の一実施形態によると、マシンアクセス可能な記憶媒体は、複数の集積回路を有
する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に
記憶している。この方法は、半導体ウェハの上にマスクを形成する工程を含む。半導体ウ
ェハは、水溶性ダイアタッチフィルム上に配置される。マスクは、集積回路を覆い、保護
する。その後、マスクは、レーザスクライビングプロセスによってパターニングされ、こ
れによってギャップを有するパターニングされたマスクを提供する。半導体ウェハの領域
は、集積回路の間で露出される。その後、半導体ウェハは、パターニングされたマスク内
のギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。
その後、水溶性ダイアタッチフィルムが、水溶液でパターニングされる。
このように、各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が
開示された。本発明の一実施形態によると、本方法は、複数の集積回路を有する半導体ウ
ェハをダイシングする工程を含み、半導体ウェハの上方にマスクを形成する工程を含む。
半導体ウェハは、ダイアタッチフィルム上に配置される。マスクは、集積回路を覆い、保
護する。本方法はまた、レーザスクライビングプロセスによってマスクをパターニングし
、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニ
ングされたマスクを提供する工程を含む。本方法はまた、パターニングされたマスク内の
ギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を
形成する工程を含む。本方法はまた、水溶液によって水溶性ダイアタッチフィルムをパタ
ーニングする工程を含む。一実施形態では、水溶液によって水溶性ダイアタッチフィルム
をパターニングする工程は、毎分約１〜１５ミクロンの範囲内のエッチング速度で、水溶
性ダイアタッチフィルムを個片化する工程を含む。一実施形態では、半導体ウェハの上方
にマスクを形成する工程は、水溶性マスクを形成する工程を含み、水溶液によって水溶性
ダイアタッチフィルムをパターニングする工程は更に、水溶性マスクを除去する工程を含
む。

Claims (15)

  1. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
    水溶性ダイアタッチフィルム上に配置された半導体ウェハの上方に、集積回路を覆い、保護するマスクを形成する工程と、
    レーザスクライビングプロセスによってマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程と、
    パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を形成する工程と、
    水溶性ダイアタッチフィルムをパターニングする工程と、
    水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程を含む方法。
  2. 水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程は、毎分約１〜１５ミクロンの範囲内のエッチング速度で水溶性ダイアタッチフィルムをエッチングする工程を含む請求項１記載の方法。
  3. 水溶性ダイアタッチフィルム上に配置された半導体ウェハの上方にマスクを形成する工程は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、及びポリエチレンオキシドからなる群から選択される材料を含む膜上に配置された半導体ウェハの上方にマスクを形成する工程を含む請求項１記載の方法。
  4. 膜の厚さは、約５〜６０ミクロンの範囲内である請求項３記載の方法。
  5. 水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程は、アルカリ性溶液、酸性溶液、及び脱イオン水からなる群から選択される溶液を使用することを含む請求項１記載の方法。
  6. 半導体ウェハの上方にマスクを形成する工程は、水溶性マスクを形成する工程を含み、水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程は、水溶性マスクを除去する工程を更に含む請求項１記載の方法。
  7. レーザスクライビングプロセスによってマスクをパターニングする工程は、フェムト秒ベースのレーザスクライビングプロセスによってパターニングすることを含み、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングする工程は、高密度プラズマエッチングプロセスを使用することを含む請求項１記載の方法。
  8. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
    水溶性ダイアタッチフィルム上に配置されたシリコン基板の上方に、シリコン基板上に配置された集積回路を覆い、保護するマスクを形成する工程であって、集積回路は、低Ｋ材料の層及び銅の層の上方に配置された二酸化ケイ素の層を含む工程と、
    レーザスクライビングによってマスク、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングし、これによって集積回路間のシリコン基板の領域を露出させる工程と、
    露出された領域を貫通してシリコン基板をエッチングし、これによって個片化された集積回路を形成する工程と、
    水溶性ダイアタッチフィルムをパターニングする工程と、
    水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程を含む方法。
  9. 水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程は、毎分約１〜１５ミクロンの範囲内のエッチング速度で水溶性ダイアタッチフィルムをエッチングする工程を含む請求項８記載の方法。
  10. 水溶性ダイアタッチフィルム上に配置されたシリコン基板の上方にマスクを形成する工程は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、及びポリエチレンオキシドからなる群から選択される材料を含む膜上に配置されたシリコン基板の上方にマスクを形成する工程を含む請求項８記載の方法。
  11. 膜の厚さは、約５〜６０ミクロンの範囲内である請求項１０記載の方法。
  12. 水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程は、アルカリ性溶液、酸性溶液、及び脱イオン水からなる群から選択される溶液を使用することを含む請求項８記載の方法。
  13. 半導体ウェハの上方にマスクを形成する工程は、水溶性マスクを形成する工程を含み、水溶性ダイアタッチフィルムの一部を水溶液によって除去する工程は、水溶性マスクを除去する工程を更に含む請求項８記載の方法。
  14. レーザスクライビングプロセスによってマスク、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングする工程は、フェムト秒ベースのレーザスクライビングプロセスによってパターニングすることを含み、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングする工程は、高密度プラズマエッチングプロセスを使用することを含む請求項８記載の方法。
  15. レーザスクライビングプロセスによってマスク、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングする工程は、二酸化ケイ素の層をアブレーションする前にマスクをアブレーションすること、並びに、低Ｋ材料の層、及び銅の層をアブレーションする前に二酸化ケイ素の層をアブレーションすることを含む請求項８記載の方法。
JP2017087939A 2011-06-15 2017-04-27 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング Active JP6577514B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/161,045 US8507363B2 (en) 2011-06-15 2011-06-15 Laser and plasma etch wafer dicing using water-soluble die attach film
US13/161,045 2011-06-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014515840A Division JP6516470B2 (ja) 2011-06-15 2012-05-23 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング

Publications (2)

Publication Number Publication Date
JP2017199910A JP2017199910A (ja) 2017-11-02
JP6577514B2 true JP6577514B2 (ja) 2019-09-18

Family

ID=47353995

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014515840A Active JP6516470B2 (ja) 2011-06-15 2012-05-23 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP2017087939A Active JP6577514B2 (ja) 2011-06-15 2017-04-27 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014515840A Active JP6516470B2 (ja) 2011-06-15 2012-05-23 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング

Country Status (6)

Country Link
US (2) US8507363B2 (ja)
JP (2) JP6516470B2 (ja)
KR (1) KR101910398B1 (ja)
CN (1) CN103650115B (ja)
TW (2) TWI514459B (ja)
WO (1) WO2012173760A2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9034734B2 (en) 2013-02-04 2015-05-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for plasma etching compound semiconductor (CS) dies and passively aligning the dies
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP6342738B2 (ja) * 2014-07-24 2018-06-13 株式会社Ｓｃｒｅｅｎホールディングス データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム
DE102014117591A1 (de) 2014-12-01 2016-06-02 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an Halbleiterchips und Verfahren zur Herstellung eines elektronischen oder optoelektronischen Bauelements und elektronisches oder optoelektronisches Bauelement
CN104465360A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 晶圆及其刻蚀方法
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9418895B1 (en) 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
US9472411B1 (en) 2015-03-27 2016-10-18 International Business Machines Corporation Spalling using dissolvable release layer
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US9991164B2 (en) * 2016-06-22 2018-06-05 Semiconductor Components Industries, Llc Semiconductor die singulation methods
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
CN108249389A (zh) * 2016-12-29 2018-07-06 清华大学 一种利用糖作掩模的微纳加工方法
US11158540B2 (en) * 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10727178B2 (en) 2017-11-14 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure and methods thereof
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods
JP7171138B2 (ja) * 2018-12-06 2022-11-15 株式会社ディスコ デバイスチップの製造方法
JP7281764B2 (ja) * 2019-03-14 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
KR20210006565A (ko) 2019-07-08 2021-01-19 삼성전자주식회사 플라즈마 다이싱 방법
CN117747455A (zh) * 2024-02-21 2024-03-22 北京大学 基于激光加工的微凸点基板及制备方法、微凸点互联结构

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) * 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) * 1993-02-01 2002-04-11 Canon Kk Flüssigkristallanzeige
JPH07142442A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0822582B1 (en) * 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243721A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 半導体装置の製造装置
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
DE10391811B4 (de) 2002-02-25 2012-06-21 Disco Corp. Verfahren zum Zerlegen eines Halbleiterwafers
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) * 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) * 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) * 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2006332078A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
TWI324801B (en) * 2007-02-05 2010-05-11 Touch Micro System Tech Method of protecting front surface structure of wafer and dividing wafer
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5090789B2 (ja) * 2007-05-30 2012-12-05 東京応化工業株式会社 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
TWI419268B (zh) * 2007-09-21 2013-12-11 Teramikros Inc 半導體裝置及其製造方法
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP5663826B2 (ja) * 2008-02-26 2015-02-04 日立化成株式会社 接着シート、接着剤層付半導体ウェハ、並びに半導体装置及びその製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP5499454B2 (ja) * 2008-03-11 2014-05-21 日立化成株式会社 感光性接着剤組成物、接着シート、接着剤パターン、接着剤層付半導体ウェハ、並びに半導体装置及びその製造方法
TWI360843B (en) * 2008-03-19 2012-03-21 Powertech Technology Inc Method for wafer cutting
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch

Also Published As

Publication number Publication date
WO2012173760A2 (en) 2012-12-20
KR101910398B1 (ko) 2018-10-22
WO2012173760A3 (en) 2013-02-28
JP2014523111A (ja) 2014-09-08
TWI514459B (zh) 2015-12-21
CN103650115A (zh) 2014-03-19
US20130299088A1 (en) 2013-11-14
JP6516470B2 (ja) 2019-05-22
KR20140037930A (ko) 2014-03-27
CN103650115B (zh) 2016-06-15
US20120322238A1 (en) 2012-12-20
TW201250819A (en) 2012-12-16
US8507363B2 (en) 2013-08-13
JP2017199910A (ja) 2017-11-02
TWI451491B (zh) 2014-09-01
US9224625B2 (en) 2015-12-29
TW201419398A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
KR102149409B1 (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US11217536B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US10661383B2 (en) Mitigation of particle contamination for wafer dicing processes
JP2015528211A (ja) ダイシングされたウェハの輸送方法
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US11355394B2 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
WO2021262361A1 (en) Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190822

R150 Certificate of patent or registration of utility model

Ref document number: 6577514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250