CN103650115A - 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割 - Google Patents

使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割 Download PDF

Info

Publication number
CN103650115A
CN103650115A CN201280033999.9A CN201280033999A CN103650115A CN 103650115 A CN103650115 A CN 103650115A CN 201280033999 A CN201280033999 A CN 201280033999A CN 103650115 A CN103650115 A CN 103650115A
Authority
CN
China
Prior art keywords
water
mask
die attach
attach film
soluble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280033999.9A
Other languages
English (en)
Other versions
CN103650115B (zh
Inventor
类维生
M·R·亚拉曼希里
B·伊顿
S·辛格
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103650115A publication Critical patent/CN103650115A/zh
Application granted granted Critical
Publication of CN103650115B publication Critical patent/CN103650115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

描述一种切割半导体晶圆的方法，其中每个晶圆具有多个集成电路。一种方法包括在半导体晶圆上方形成掩模，所述半导体晶圆位于可水溶管芯附接膜上，所述掩模覆盖并保护所述集成电路。以激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模。所述图案化暴露出所述集成电路之间的半导体晶圆的区域。然后经由所述图案化掩模中的间隙蚀刻所述半导体晶圆，以形成切割的集成电路。然后以水性溶液图案化可水溶管芯附接膜。

Description

使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
背景
1)领域
本发明的实施例属于半导体工艺的领域，尤其是属于切割半导体晶圆的方法，其中每个晶圆上具有多个集成电路。
2)先前技术描述
在半导体晶圆工艺中，将集成电路形成于晶圆（亦可指称为基板）上，晶圆由硅或其他半导体材料所组成。一般来说，利用各种材料层（可为半导体的、导体的或绝缘的）形成集成电路。使用各种常规的工艺来掺杂、沉积及蚀刻这些材料而形成集成电路。每个晶圆经处理而形成许多含有集成电路的个别区域，即称为管芯。
在集成电路形成工艺之后，“切割”晶圆以从彼此分离出个别的管芯，用于封装或使用于较大电路内的未封装形式中。用于晶圆切割的二种主要技术为划线与锯切。使用划线将尖端为钻石的划线器沿着预先形成的划线移动经过整个晶圆表面，所述划线沿着管芯之间的间隙延伸，所述间隙一般被称为“街道(street)”。钻石划线器沿着所述街道在晶圆表面形成浅刮痕。在施加压力时，例如以滚轴施加压力，晶圆会立即沿着划线线分裂。晶圆中的分裂会沿着晶圆基板的晶格结构行进。划线可用于厚度约10密尔（千分之一英寸）或更薄的晶圆。对于较厚的晶圆，目前锯切是较佳的切割方法。
使用锯切时，尖端为钻石且每分钟以高转数旋转的锯子接触晶圆表面并延着街道锯切晶圆。晶圆固定于支撑构件上，支撑构件例如延伸穿过膜框的粘膜，并且将锯子重复地施用于垂直与水平街道。不管是划线或是锯切，都有的一个问题是会沿着管芯的断边形成缺口和凿孔。另外，裂缝会形成并从管芯边缘延伸进入基板，而使得集成电路无法运作。当使用划线时缺口与裂缝尤其是个问题，因为只能在结晶结构<110>方向上划线方形或长方形管芯的一边。因此，分割管芯的另一边时会产生锯齿状的分割线。由于缺口与裂缝，在晶圆上的管芯之间需要有额外的间隙，以防止集成电路损坏，例如将缺口与裂缝维持在距离实际的集成电路一段距离。需要间隙的结果是，无法在标准尺寸的晶圆上形成尽可能多的管芯，因而浪费了可在其他方面用于电路的晶圆的面积(real estate)。使用锯切使半导体晶圆面积的浪费更为严重。锯子的刀刃约有15微米厚，就其本身而言，为确保锯子在刻痕周围造成的破裂及其他损坏不会伤害到集成电路，时常必须将每个管芯的电路分隔三至五百微米。此外，在切割之后需要大量清洗每个管芯，以去除微粒及其他从锯切工艺产生的污染物。
等离子体切割已被使用，但也一样有所限制。例如，一个阻碍等离子体切割实施的限制可能是成本。图案化抗蚀剂的标准光刻操作可能导致实施成本过高。另一个可能阻碍等离子体切割实施的限制在于等离子体处理经常碰见的金属（如铜）在沿着街道切割时会造成生产问题或产量限制。
发明内容
本发明的实施例包括切割半导体晶圆的方法，其中每个晶圆上具有多个集成电路。
在实施例中，切割具有多个集成电路的半导体晶圆的方法包括于半导体晶圆上方形成掩模。所述半导体晶圆位于可水溶管芯附接膜上。所述掩模覆盖并保护所述集成电路。然后以激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模、在集成电路之间的半导体晶圆的暴露区域。之后经由图案化掩模中的间隙来蚀刻半导体晶圆，以形成切割的集成电路。然后以水性溶液图案化可水溶管芯附接膜。
在另一实施例中，一种切割半导体晶圆的系统包括工厂界面。激光划线设备与所述工厂界面耦合并包括激光。等离子体蚀刻腔室亦与所述工厂界面耦合。湿/干工作站也与所述工厂界面耦合。配置所述湿/干工作站以图案化可水溶管芯附接膜。
在另一实施例中，一种切割具有多个集成电路的半导体晶圆的方法包括在硅基板上方形成掩模。所述硅基板位于可水溶管芯附接膜上。所述掩模覆盖并保护位于硅基板上的集成电路。所述集成电路由位于低介电常数材料层与铜层上方的二氧化硅层所组成。以激光划线工艺图案化掩模、二氧化硅层、低介电常数材料层与铜层，以暴露出在集成电路之间的硅基板区域。之后经由间隙蚀刻硅基板，以形成切割的集成电路。然后以水性溶液图案化可水溶管芯附接膜。
附图简述
图1为表示依据本发明的实施例的在切割半导体晶圆的方法中的操作的流程图，其中半导体晶圆包括多个集成电路。
图2A说明依据本发明的实施例的包括多个集成电路的半导体晶圆在进行切割半导体晶圆的方法期间对应于图1的流程图的操作102的截面视图。
图2B说明依据本发明的实施例的包括多个集成电路的半导体晶圆在进行切割半导体晶圆的方法期间对应于图1的流程图的操作104的截面视图。
图2C说明依据本发明的实施例的包括多个集成电路的半导体晶圆在进行切割半导体晶圆的方法期间对应于图1的流程图的操作106和108的截面视图。
图3说明依据本发明的实施例的可用于半导体晶圆或基板的街道区域的堆迭材料的截面视图。
图4A-4F说明依据本发明的实施例的在切割半导体晶圆的方法中的各种操作的截面视图。
图5说明依据本发明的实施例的用于激光与等离子体切割晶圆或基板的工具布局的框图。
图6说明依据本发明的实施例的例示性计算机系统的框图。
具体实施方式
描述了切割半导体晶圆的方法，其中每个晶圆上具有多个集成电路。在以下说明中提出了许多特定细节，如用于激光划线及等离子体蚀刻切割工艺的可水溶管芯附接膜，以提供对于本发明实施例完整的了解。对于本领域普通技术人员来说，可不以所述特定细节来实施本发明实施例将是显而易见的。在其他的例子中，公知的方面（如集成电路制造）并未详细描述，以免非必要地混淆了本发明的实施例。此外，应了解图中所示的各种实施例为说明性的表示，且非必然依比例绘制。
可以实施一种牵涉初始激光划线以及后续等离子体蚀刻的混合晶圆或基板切割工艺用于管芯切割。可以使用激光划线工艺来干净地移除掩模、有机及无机介电层以及器件层。然后可以在暴露或部分蚀刻晶圆或基板时立即终止激光蚀刻工艺。之后可以使用切割工艺的等离子体蚀刻部分来蚀刻穿透晶圆或基板的块体，如穿透单晶硅的块体，以产出切割的管芯或。适合与激光划线及等离子体蚀刻工艺一起使用的管芯附接膜可为可水溶管芯附接膜，可用水性溶液蚀刻或部分溶解所述可水溶管芯附接膜。
作为切割工艺的一部分，可将要被切割的晶圆装置固定于承载带或晶圆承载器上。通常会将管芯附接膜（DAF）施加于晶圆承载器（或带）与晶圆装置之间，以在切割期间固持晶圆装置。在完成切割工艺后，也可将管芯附接膜切割。可进行管芯附接膜切割，同时使管芯附接膜仍粘附于晶圆装置，以能够移出切割的管芯用于后续封装与组装工艺。管芯附接膜的切割通常是经由激光切割进行，其中需要在管芯附接膜/承载带界面停止激光切割。
产量及管芯污染可能是激光切割管芯附接膜的两个问题。举例来说，使用激光来切割管芯附接膜的一个可能的缺点是产量低。在激光切割管芯附接膜的工艺中，来自管芯附接膜的碎片可能会溅污管芯的侧壁与顶表面，管芯附接膜也可能与碳化合。可能需要后续的清洗工艺来去除所述污染物，以达成需要的产率。已经做了许多的努力来去除管芯附接膜激光切割后的清洗步骤，但几乎没有成功的。此外，清洗每个管芯背侧上的管芯附接膜会造成管芯本身的一组问题。举例来说，在激光切割管芯附接膜期间，切割的管芯系处于暴露于另外的激光辐射中，所述激光辐射有可能给管芯带来热损坏或破片。依据本发明的实施例，在切割工艺中使用可水溶管芯附接膜，并以水性溶液而非激光图案化可水溶管芯附接膜。
图1为流程图100，流程图100表示依据本发明的实施例在切割半导体晶圆的方法中的操作，其中半导体晶圆包括多个集成电路。图2A-2C说明依据本发明的实施例的包括多个集成电路的半导体晶圆在进行切割半导体晶圆的方法期间对应于流程图100的操作的截面视图。
参照流程图100的操作102以及对应的图2A，于半导体晶圆或基板204上方形成掩模202。晶圆或基板204位于可水溶管芯附接膜214上。掩模202覆盖并保护形成于半导体晶圆204表面上的集成电路206。掩模202也覆盖形成于每个集成电路206之间的中间街道207。
依据本发明的实施例，形成掩模202包括形成一层例如（但非局限于）光刻胶层或I-line图案化层。举例来说，聚合物层（如光刻胶层）可由适用于光刻工艺的材料所组成。在一个实施例中，光刻胶层是由正光刻胶材料所组成，正光刻胶材料例如（但非局限于）248纳米（nm）光刻胶、193纳米光刻胶、157纳米光刻胶、极紫外光（EUV）光刻胶或具有重氮萘醌增感剂的酚醛树脂基材。在另一个实施例中，光刻胶层是由负光刻胶材料所组成，负光刻胶材料例如（但非局限于）顺-聚异戊二烯及聚乙烯醇肉桂酸酯（Poly-vinyl-cinnamate）。
在一实施例中，半导体晶圆或基板204是由适合承受制造工艺且其上可适当配置半导体处理层的材料所组成。举例来说，在一个实施例中，半导体晶圆或基板204是由基于第IV族的材料所组成，例如（但非局限于）结晶硅、锗或硅/锗。在特定实施例中，提供半导体晶圆204包括提供单晶硅基板。在特别的实施例中，单晶硅基板掺杂有杂质原子。在另一实施例中，半导体晶圆或基板204是由第III-V族材料所组成，例如用于制造发光二极体(LEDs)的III-V族材料基板。
在一实施例中，半导体晶圆或基板204已于其上或其中配置有半导体器件阵列作为集成电路206的一部分。所述半导体器件的实例包括但不限于制造于硅基板中并被介电层所围绕的存储器装置或互补式金属氧化半导体（CMOS）晶体管。可在所述器件或晶体管上方以及在周围的介电层中形成多个金属内连线，且所述金属内连线可用于电耦合所述器件或晶体管，以形成集成电路206。可于所述内连线层上方形成导电凸块和/或钝化层。制作街道207的材料可以与所述用于形成集成电路206的材料类似或相同。举例来说，街道207可由介电材料、半导体材料以及金属化的层所组成。在一个实施例中，一个或多个街道207包括类似于集成电路206的真实器件的测试器件。
参照流程图100的操作104以及对应的图2B，以激光划线工艺图案化掩模202，以提供具有间隙210的图案化掩模208、从而暴露在集成电路206之间的半导体晶圆或基板204的区域。就其本身而言，激光划线工艺用以去除原始形成于集成电路206之间的街道207的材料。依据本发明的实施例，以激光划线工艺图案化掩模202包括在集成电路206之间形成部分进入半导体晶圆204的区域的沟道212，如图2B中所绘示。
在一实施例中，以激光划线工艺图案化掩模202包括使用具有脉冲宽度在飞秒范围中的激光。具体而言，可以使用具有波长在可见光光谱或紫外线（UV）或红外线（IR）范围（所述三者合为宽带光谱）中的激光来提供基于飞秒的激光，亦即具有脉冲宽度在飞秒（10-15秒）等级的激光。在一个实施例中，烧蚀并非或本质上非为波长相关的，故因而适用于复合膜，如掩模202、街道207以及可能的一部分半导体晶圆或基板204的膜。
激光参数选择（如脉冲宽度）对于展开成功的激光划线与切割工艺可能是关键的，成功的激光划线与切割工艺可最小化缺口、微裂缝以及分层，以达成清洁的激光划线切割。激光划线切割愈清洁，则为了最终管芯切割所可能进行的蚀刻工艺将愈顺利。在半导体器件晶圆中，其上通常配置有许多不同材料类型（如导体、绝缘体、半导体）与厚度的功能性层，所述材料可包括但不限于有机材料如聚合物、金属或无机介电质（如二氧化硅与氮化硅）。
位于晶圆或基板上的个别集成电路之间的街道可包括与集成电路本身类似的或相同的层。举例来说，图3说明依据本发明的实施例的可用于半导体晶圆或基板的街道区域的堆迭材料的截面视图。
参照图3，街道区域300包括具有所绘示相对厚度的硅基板顶部302、第一二氧化硅层304、第一蚀刻终止层306、第一低介电常数介电层308（如对于二氧化硅而言具有低于4.0的介电常数）、第二蚀刻终止层310、第二低介电常数介电层312、第三蚀刻终止层314、未掺杂的硅玻璃（USG）层316、第二二氧化硅层318以及光刻胶层320。铜金属化322位于第一和第三蚀刻终止层306和314之间而且穿过第二蚀刻终止层310。在特定实施例中，第一、第二及第三蚀刻终止层306、310及314是由氮化硅所组成，而低介电常数介电层308和312是由掺杂碳的氧化硅材料所组成。
在常规的激光照射（如基于纳秒或基皮秒的激光照射）之下，街道300的材料在光吸收与烧蚀机制方面会表现地相当不同。举例来说，介电层（如二氧化硅）在正常条件下对于所有可从市场购得的激光波长基本上是透明的。相反的，金属、有机物（如低介电常数材料）以及硅可以很容易地与光子耦合，尤其是在回应基于纳秒或基皮秒的激光照射时。然而，在一实施例中，藉由在烧蚀低介电常数材料层和铜层之前烧蚀二氧化硅层，而使用基于飞秒的激光工艺来图案化二氧化硅层、低介电常数材料层以及铜层。在特定实施例中，于基于飞秒的激光照射工艺中使用大约小于或等于四百飞秒的脉冲，以去除掩模、街道以及一部分的硅基板。
依据本发明的实施例，适当的基于飞秒的激光工艺的特征在于通常会在各种材料中造成非线性相互作用的高波峰密度（照射）。在一个所述实施例中，飞秒激光源具有大约在十飞秒至五百飞秒范围中的脉冲宽度，虽然较佳是在一百飞秒至四百飞秒的范围中。在一个实施例中，飞秒的激光源具有大约在1570纳米至200纳米范围中的波长，虽然较佳是在540纳米至250纳米的范围中。在一个实施例中，激光与对应的光学系统在工作表面上提供大约在3微米至15微米范围中的焦点，虽然较佳是大约在5微米至10微米的范围中。
工作表面上的空间光束分布可为单一模式（高斯的）或具有顶帽形状的分布。在一实施例中，激光源的脉冲重复率大约在200kHz至10MHz的范围中，虽然较佳为大约在500kHz至5MHz的范围中。在一实施例中，激光源在工作表面传送的脉冲能量大约在0.5uJ至100uJ的范围中，虽然较佳为大约在1uJ至5uJ的范围中。在一实施例中，激光划线工艺沿着工件表面以大约在500毫米/秒至5米/秒范围中的速度执行，虽然较佳为大约在600毫米/秒至2米/秒的范围中。
划线工艺可为单一回合执行或是多回合执行，但在一实施例中，较佳为1-2回合。在一个实施例中，工件中的划线深度大约是在5微米至50微米深的范围中，较佳为大约在10微米至20微米深的范围中。可以一连串既定脉冲重复率的单一脉冲或一连串的脉冲猝发施加激光。在一实施例中，产生的激光光束切口宽度大约是在2微米至15微米的范围中，虽然在硅晶圆划线/切割中，在器件/硅界面测量较佳是大约在6微米至10微米的范围中。
激光参数的选择可带有益处及优点，所述益处及优点如提供足够高的激光密度以实现无机介电质（如二氧化硅）的离子化，以及在直接烧蚀无机介电质之前最小化下层损伤造成的剥离与缺口。同样的，可以选择对于工业应用可提供有意图的工艺产量的参数，且可精确控制烧蚀宽度（如切口宽度）与深度。如上所述，与基皮秒和基于纳秒的激光烧蚀工艺相比，基于飞秒的激光远较为适合提供所述优点。然而，即使是在基于飞秒的激光烧蚀光谱中，某些波长亦可提供较其他波长更好的表现。举例来说，在一个实施例中，具有接近或在紫外线范围中的波长的基于飞秒的激光工艺相比于具有接近或在红外线范围中的波长的基于飞秒的激光工艺提供更清洁的烧蚀工艺。在特定的所述实施例中，适用于半导体晶圆或基板划线的基于飞秒的激光工艺基于具有约小于或等于540纳米的波长的激光。在特别的所述实施例中，使用约小于或等于四百飞秒的激光脉冲，且所述激光具有约小于或等于540纳米的波长。然而，在另一替代实施例中使用双激光波长（如红外线激光和紫外线激光的组合）。
参照流程图100的操作106以及对应的图2C，经由图案化掩模208中的间隙210蚀刻半导体晶圆204，以形成切割的集成电路206。依据本发明的实施例，蚀刻半导体晶圆204包括蚀刻以激光划线工艺形成的沟道212，以最终蚀刻穿透整个半导体晶圆204，如图2C中所绘示。
在实施例中，蚀刻半导体晶圆204包括使用等离子体蚀刻工艺。在一个实施例中，使用硅穿孔型蚀刻工艺。举例来说，在特定实施例中，半导体晶圆204的材料的蚀刻速度大于每分钟25微米。可将超高密度等离子体源用于管芯切割工艺的等离子体蚀刻部分。适合进行所述等离子体蚀刻工艺的处理腔室的实例为可向美国加州森尼维耳市的应用材料公司（AppliedMaterials of Sunnyvale,CA,USA）取得的Applied 
Figure BDA0000454539490000091
SilviaTM蚀刻系统。所述Applied 
Figure BDA0000454539490000092
SilviaTM蚀刻系统结合了电容性与感应的无线射频（RF）耦合，所述结合相比于仅有电容性耦合可能提供的情况提供远较为独立的离子密度与离子能量控制，甚至还有磁性增强所提供的改良。所述结合致使离子密度有效地从离子能量退耦，因而不需高的、潜在危险的DC偏压等级而可实现相当高密度的等离子体，甚至是在非常低的压力下。所述结合产生异常宽的工艺窗口，然而，可以使用任一可蚀刻硅的等离子体蚀刻腔室。在例示性实施例中，使用深硅蚀刻以超过常规硅蚀刻速度约40%的蚀刻速度来蚀刻单晶硅基板或晶圆204，同时维持本质上清晰的分布控制与实际上无扇形边的侧壁。在特定实施例中，使用硅穿孔型蚀刻工艺。所述蚀刻工艺基于反应性气体产生的等离子体，所述反应性气体通常是氟基气体，如SF6、C4F8、CHF3、XeF2或任何其他可以相当快的蚀刻速度蚀刻硅的反应性气体。
参照流程图100的操作108以及再次对应的图2C，图案化可水溶管芯附接膜214以在每个切割的集成电路206上提供管芯附接膜部分216。在一个实施例中，可水溶管芯附接膜214在水性溶液中藉由湿蚀刻图案化。在一实施例中，可水溶管芯附接膜214按顺序在切割工艺的激光划线及等离子体蚀刻部分之后图案化，如图2C中所绘示。在一实施例中，在切割工艺的激光划线及等离子体蚀刻部分之后去除图案化掩模208，亦如图2C中所绘示。可以在图案化可水溶管芯附接膜214之前、期间或之后去除图案化掩模208，如以下结合图4A-4F更详细说明那样。
因此，再次参照流程图100及图2A-2C，可藉由经掩模、经晶圆街道（包括金属化）以及部分进入硅基板的初始激光烧蚀进行晶圆切割。可以选择在飞秒范围中的激光脉冲宽度。之后可藉由后续的穿硅深等离子体蚀刻完成管芯切割。此外，进行可水溶管芯附接膜的暴露部分的溶解，以提供切割的集成电路，每个集成电路上具有一部分的管芯附接膜。此外，可在以上工艺期间或之后去除掩模层。依据本发明的实施例，以下结合图4A-4F描述用于切割的材料堆迭的特定实例。
参照图4A，用于混合激光烧蚀与等离子体蚀刻切割的材料堆迭包括掩模402、器件层404以及基板406。掩模402、器件层404以及基板406位于可水溶管芯附接膜408上方，可水溶管芯附接膜408贴附于背带410。在一实施例中，掩模402为光刻胶层，如上述关于掩模202的光刻胶层。器件层404包括位于一层或多层金属层（如铜层）和一层或多层低介电常数介电层（如掺杂碳的氧化物层）上方的无机介电层（如二氧化硅）。器件层404也可包括安置于集成电路之间的街道，所述街道包括与集成电路相同或类似的层。在一实施例中，基板406为大块单晶硅基板。
在实施例中，可水溶管芯附接膜408为可立即溶解于水性媒质的管芯附接膜。举例来说，在一个实施例中，可水溶管芯附接膜408是由可溶解于一种或多种碱性溶液、酸性溶液或去离子水的材料所组成。可水溶管芯附接膜408可适用于将减薄的或薄的晶圆或基板粘接于背带410。在一个实施例中，可水溶管芯附接膜408的厚度约在5-60微米的范围中。在特定实施例中，可水溶管芯附接膜408的厚度约为20微米。
在一实施例中，可水溶管芯附接膜408在加热处理中维持其水溶解性，所述加热处理如大约在50-160℃范围中的加热。举例来说，在一个实施例中，可水溶管芯附接膜408在暴露于用于激光与等离子体蚀刻切割工艺的腔室条件后可溶解于水性溶液。在一个实施例中，可水溶管芯附接膜408是由例如（但不限于）聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亚胺或聚乙烯氧化物的材料所组成。在特定实施例中，可水溶管芯附接膜408在水性溶液中的蚀刻速度大约在每分钟1-15微米的范围中，更特定的是大约为每分钟1.3微米。在另一特定实施例中，可水溶管芯附接膜408为藉由旋涂技术形成于器件层404上方。
在一实施例中，在贴附大块单晶硅基板406于可水溶管芯附接膜408之前，从背侧使大块单晶硅基板406减薄。在一个所述实施例中，在器件层404上方形成或配置掩模402之后进行所述减薄。然而，在另一个所述实施例中，在器件层404上方形成或配置掩模402之前进行所述减薄。所述减薄可藉由背侧研磨工艺来进行。在一个实施例中，将大块单晶硅基板406减薄至大约在50-100微米范围中的厚度。重要的是注意到，在一实施例中，所述减薄在激光烧蚀与等离子体蚀刻切割工艺之前进行。在一实施例中，器件层404的厚度大约在2-3微米范围中。
参照图4B，以激光划线工艺412图案化掩模402、器件层404以及基板406的一部分，以在基板406中形成沟道414。在一实施例中，激光划线工艺412为基于飞秒的激光划线工艺412。在一实施例中，掩模402藉由激光划线工艺412切穿，掩模402并有承载激光划线工艺412产生的碎片的功能。
参照图4C，使用穿硅深等离子体蚀刻工艺416来将沟道414向下延伸至管芯附接膜408，而暴露出可水溶管芯附接膜408的顶部，并切割硅基板406。在穿硅深等离子体蚀刻工艺416期间，器件层404由掩模402保护。
参照图4D，切割工艺可进一步包括图案化可水溶管芯附接膜408。在一实施例中，藉由至少部分溶解于水性媒质而图案化可水溶管芯附接膜408。举例来说，在一个实施例中，可水溶管芯附接膜408至少部分溶解于如（但不限于）碱性溶液、酸性溶液或去离子水的溶液中。所述图案化暴露出背带410的顶部并切割可水溶管芯附接膜408，以提供管芯附接膜部分418。
因此，依据本发明的实施例，将可水溶管芯附接膜施加于器件晶圆用于切割。可水溶管芯附接膜被施加于承载带或晶圆承载器上。在激光划线与后续的硅蚀刻工艺之后，切割管芯，同时沿着晶圆街道暴露出部分的管芯附接膜。在一个实施例中，然后将切割的晶圆装置沉浸于基于水的溶液或以基于水的溶液喷洒，以沿着晶圆街道图案化管芯附接膜。
图案化可水溶管芯附接膜可包括完全溶解暴露部分的可水溶管芯附接膜而穿透整个可水溶管芯附接膜的厚度，同时保留切割出的管芯下方大部份的管芯附接膜。在特定实施例中，管芯附接膜的开放或暴露区域大约在10-60微米宽的范围中，且管芯附接膜大约只在5-50微米厚的范围中。此时，管芯尺寸大约在7毫米×7毫米或更大的范围中。因此，在一实施例中，可保留每个管芯下方大部分的管芯附接膜。举例来说，图4E说明在图案化之后保留的可水溶管芯附接膜的部分418与个别管芯406的边缘齐平的理想结果。在另一实例中，图4F说明产生的水性溶液图案化，其中在图案化轻微下切个别管芯406的边缘之后，仍保留可水溶管芯附接膜的部分418。
进一步的实施例可包括后续从背带410移出基板406的切割部分（如作为个别的集成电路）。在一个实施例中，切割的管芯附接膜408的部分418保留在基板406的切割部分的背侧上。在一实施例中，将切割的集成电路从背带410移出用于封装。在一个所述实施例中，将管芯附接膜408的部分418保留于每个集成电路的背侧并包含于最终封装中。然而，在另一实施例中，在切割工艺期间或之后去除管芯附接膜408的部分418，如藉由延长的水性溶液处理。
进一步的实施例可包括去除掩模402的剩余部份。可以在图案化可水溶管芯附接膜408之前、期间或之后去除掩模402。在一实施例中，掩模402也是由可水溶材料所组成，而且是在图案化可水溶管芯附接膜408期间去除掩模402。
再次参照第2A-2C图，可以宽度约为10微米或更小的街道207分隔所述多个集成电路206。使用基于飞秒的激光划线方式（至少部分是由于激光的紧密分布控制）使得如此紧密的集成电路布局成为可能。然而，应了解到即使以其他方式藉由基于飞秒的激光划线工艺而能使街道宽度缩减到小于10微米，但并非总是需要将街道宽度缩减到小于10微米。举例来说，某些应用可能需要至少为40微米的街道宽度，以在分隔集成电路的街道上制造试验或测试器件。在一实施例中，可以非限制性或自由形式的布局将所述多个集成电路206安排于半导体晶圆或基板204上。
可配置单一工艺工具来进行包括使用可水溶管芯附接膜的混合激光烧蚀与等离子体蚀刻切割工艺中的许多或全部的操作。举例来说，图5为依据本发明的实施例说明用于激光与等离子体切割晶圆或基板的工具布局的框图。
参照图5，工艺工具500包括工厂界面502（FI），工厂界面502具有多个与工厂界面502耦合的承载室504。群集工具506与工厂界面502耦合。群集工具506包括等离子体蚀刻腔室508。激光划线设备510也与工厂界面502耦合。在一个实施例中，工艺工具500的整体占地面积可为约3500毫米（3.5公尺）乘约3800毫米（3.8公尺），如图5中所绘示。
在一实施例中，激光划线设备510容置激光。在一个所述实施例中，激光为基于飞秒的激光。所述激光适用于进行包括使用掩模的混合激光与蚀刻切割工艺的激光烧蚀部分，如上述的激光烧蚀工艺。在一个实施例中，激光划线设备500亦包括可移动的台阶，配置可移动的台阶以相对于激光移动晶圆或基板（或晶圆或基板上的承载器）。在特定实施例中，激光也是可移动的。在一个实施例中，激光划线设备1210的整体占地面积可为约2240毫米乘约1270毫米，如图5中所绘示。
在一实施例中，配置等离子体蚀刻腔室508用以经由图案化掩模中的间隙蚀刻晶圆或基板，以切割多个集成电路。在一个所述实施例中，配置等离子体蚀刻腔室508以进行深硅蚀刻工艺。在特定实施例中，等离子体蚀刻腔室508为可向美国加州森尼维耳市的应用材料公司（AppliedMaterials of Sunnyvale,CA,USA）取得的Applied 
Figure BDA0000454539490000131
SilviaTM蚀刻系统。可将等离子体蚀刻腔室508具体设计为用于深硅蚀刻，使用所述深硅蚀刻来产生切割的集成电路，所述集成电路系容置于单晶硅基板或晶圆之上或之中。在一实施例中，等离子体蚀刻腔室508包括高密度等离子体源，以促进高硅蚀刻速度。在一实施例中，工艺工具500的群集工具506部分中包括不只一个等离子体蚀刻腔室，以能够得到切割工艺的高制造产量。
工厂界面502可以是适当的常压端口，以连接具有激光划线设备510的制造设施与群集工具506。工厂界面502可包括有手臂或叶片的自动控制装置，用于将晶圆（或晶圆上的承载器）从存储单元（如前开式晶圆盒(frontopening unified pod)）传送至群集工具506或激光划线设备510中的任一者或二者。
群集工具506可包括其他在切割方法中适合进行运作的腔室。举例来说，在一个实施例中，在额外的蚀刻腔室处包括沉积室512。可配置所述沉积室512用于在激光划线晶圆或基板之前将掩模沉积于晶圆或基板的器件层上或上方。在一个所述实施例中，所述沉积室512适用于沉积光刻胶层。
在实施例中，包括湿/干工作站514，湿/干工作站514用于图案化或去除全部的可水溶管芯附接膜。湿/干工作站也可适用于清洗残余物与碎片，或在基板或晶圆的激光划线与等离子体蚀刻切割工艺之后用于去除掩模。在一实施例中，也包括测量站作为工艺工具500的组件。
本发明的实施例可作为计算机程序产品或软件提供，所述计算机程序产品或软件可包括内部已储存指令的机器可读介质，可使用所述指令以对计算机系统（或其他电子装置）编程，以进行依据本发明实施例的工艺。在一个实施例中，计算机系统与结合图5说明的工艺工具1200耦合。机器可读介质包括任一以机器（如计算机）可读形式储存或传送数据的机制。举例来说，机器可读的（如计算机可读的）介质包括机器（如计算机）可读的储存介质（如只读存储器（ROM）、随机存取存储器（RAM）、磁盘储存介质、光学储存介质、快闪存储器装置等）、机器（如计算机）可读的传送介质（电的、光的、声音的或其他形式的传播信号（如红外线信号、数字信号等））等。
图6说明在计算机系统600例示形式中的机器的图示，在所述计算机系统600中，可执行一组指令，所述一组指令用以致使所述机器进行任一或多个本文中所描述的方法。在替代的实施例中，可在局域网（LAN）、企业内部网、商际网或网际网中将所述机器与其他机器耦合（如联网）。所述机器可在客户机－服务器网络环境中操作以服务器或客户机的能力操作，或是在同级间（或分散式）网络环境中作为对等机器。所述机器可以是个人计算机（PC）、平板计算机、机顶盒（STB）、个人数字助理（PDA）、蜂窝电话、网络电器、服务器、网络路由器、开关或桥接器或任何可执行一组指令（连续的或以其他方式）的机器，其中所述指令指定由所述机器执行的动作。进一步地，虽然只说明单一个机器，也应将术语“机器”看作包括任意机器（如计算机）的集合，所述机器的集合个别地或联合地执行一组（或多组）指令，以进行任一或多个本文中所描述的方法。
例示性的计算机系统600包括经由总线630互相沟通的处理器602、主存储器604（如只读存储器（ROM）、快闪存储器、动态随机存取存储器（DRAM）如同步动态随机存取存储器（SDRAM）或Rambus动态随机存取存储器（RDRAM）等）、静态存储器606（如快闪存储器、静态随机存取存储器（SRAM）等）以及辅助存储器618（如数据储存装置）。
处理器602表示一个或多个通用处理装置，如微处理器、中央处理单元或类似者。更特别的是，处理器602可为复杂指令集计算（CISC）微处理器、精简指令集计算（RISC）微处理器、极长指令（VLIW）微处理器、执行其他指令集的处理器或执行多个指令集的组合的处理器。处理器602也可以是一个或多个特殊目的处理装置，如专用集成电路（ASIC）、现场可编程门阵列（FPGA）、数字信号处理器（DSP）、网络处理器或类似者。配置处理器602以执行处理逻辑626，用以进行本文中所述的操作。
计算机系统600可进一步包括网络接口装置608。计算机系统600也可包括视频显示单元610（如液晶显示器（LCD）、发光二极管显示器（LED）或阴极射线管（CRT））、字母数字输入装置612（如键盘）、光标控制装置614（如鼠标）以及信号产生装置616（如扬声器）。
辅助存储器618可包括机器可存取储存介质（或更具体地为计算机可读储存介质）631，在机器可存取储存介质631上储存有一组或多组指令（如软件622），所述指令体现本文中所述的一个或多个方法或功能。在计算机系统600执行期间，软件622也可全部或至少部分存在于主存储器604和/或处理器602内，主存储器604和处理器602也构成机器可读储存介质。可经由网路接口装置608进一步通过网路620传送或接收软件622。
虽然图示于例示性实施例的机器可存取储存介质631为单一介质，但应将术语“机器可读储存介质”看作为包括单一介质或多个介质（如集中或分布式的数据库和/或相关的高速缓存与服务器），所述介质储存所述一组或多组指令。也应将术语“机器可读储存介质”看作为包括任何可储存或编码指令集的介质，其中所述指令集由所述机器执行或使所述机器进行本发明的任一或多个方法。因此，应将术语“机器可读储存介质”看作为包括但不限于固态存储器及光学与磁性介质。
依据本发明的实施例，机器可存取的储存介质上储存有指令，所述指令致使数据处理系统进行切割具有多个集成电路的半导体晶圆的方法。所述方法包括在半导体晶圆上方形成掩模，所述半导体晶圆位于可水溶管芯附接膜上，所述掩模覆盖并保护集成电路。然后以激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模，暴露出集成电路之间的半导体晶圆区域。之后经由图案化掩模中的间隙蚀刻所述半导体晶圆以形成切割的集成电路，然后以水性溶液图案化可水溶管芯附接膜。
因此，已揭示切割半导体晶圆的方法，其中每个晶圆具有多个集成电路。依据本发明的实施例，一种包括切割具有多个集成电路的半导体晶圆的方法包括在半导体晶圆上方形成掩模，所述半导体晶圆位于管芯附接膜上。所述掩模覆盖及保护所述集成电路。所述方法亦包括以激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模，暴露出集成电路之间的半导体晶圆区域。所述方法亦包括经由图案化掩模中的间隙蚀刻所述半导体晶圆，以形成切割的集成电路。所述方法亦包括以水性溶液图案化可水溶管芯附接膜。在一个实施例中，以水性溶液图案化可水溶管芯附接膜包括以约在每分钟1-15微米范围中的蚀刻速度切割可水溶管芯附接膜。在一个实施例中，在所述半导体晶圆上方形成掩模包括形成可水溶掩模，并且以水性溶液图案化可水溶管芯附接膜进一步包括去除可水溶掩模。

Claims (15)

1.一种切割包含多个集成电路的半导体晶圆的方法，所述方法包括以下步骤：
在所述半导体晶圆上方形成掩模，所述半导体晶圆位于可水溶管芯附接膜上，所述掩模覆盖并保护所述集成电路；
以激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模，从而暴露所述集成电路之间的所述半导体晶圆的区域；
经由所述图案化掩模中的间隙蚀刻所述半导体晶圆，以形成切割的集成电路；以及
以水性溶液图案化所述可水溶管芯附接膜。
2.如权利要求1所述的方法，其特征在于，以所述水性溶液图案化所述可水溶管芯附接膜包括以约在每分钟1-15微米范围中的蚀刻速度切割所述可水溶管芯附接膜。
3.如权利要求1所述的方法，其特征在于，在位于所述可水溶管芯附接膜上的所述半导体晶圆上方形成所述掩模包括：在位于薄膜上的所述半导体晶圆上方形成所述掩模，所述薄膜包括从由聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亚胺及聚乙烯氧化物所组成的群组中选择的材料。
4.如权利要求3所述的方法，其特征在于，所述薄膜的厚度约在5-60微米的范围中。
5.如权利要求1所述的方法，其特征在于，以所述水性溶液图案化所述可水溶管芯附接膜包括使用从由碱性溶液、酸性溶液及去离子水所组成的群组中选择的溶液。
6.如权利要求1所述的方法，其特征在于，在所述半导体晶圆上方形成所述掩模包括形成可水溶掩模，而且其中以所述水性溶液图案化所述可水溶管芯附接膜进一步包括去除所述可水溶掩模。
7.如权利要求1所述的方法，其特征在于，以激光划线工艺图案化所述掩模包括以基于飞秒的激光划线工艺图案化，而且其中经由所述图案化掩模中的间隙蚀刻所述半导体晶圆包括使用高密度等离子体蚀刻工艺。
8.一种切割包含多个集成电路的半导体晶圆的系统，所述系统包括：
工厂界面；
与所述工厂界面耦合的激光划线设备；
与所述工厂界面耦合的等离子体蚀刻腔室；以及
与所述工厂界面耦合的湿/干工作站，所述湿/干工作站经配置以图案化可水溶管芯附接膜。
9.如权利要求8所述的系统，其特征在于，所述湿/干工作站经配置以输送从由碱性溶液、酸性溶液及去离子水所组成的群组中选择的水性溶液。
10.如权利要求9所述的系统，其特征在于，所述湿/干工作站经配置以藉由注满贮留槽或藉由喷洒而输送所述水性溶液。
11.如权利要求8所述的系统，其特征在于，将所述等离子体蚀刻腔室与所述湿/干工作站容置于与所述工厂界面耦合的群集工具上，所述群集工具进一步包括：
沉积室，所述沉积室经配置以形成可水溶掩模。
12.如权利要求11所述的系统，其特征在于，所述湿/干工作站经配置以在图案化所述可水溶管芯附接膜期间去除所述可水溶掩模。
13.一种切割包含多个集成电路的半导体晶圆的方法，所述方法包括以下步骤：
在位于可水溶管芯附接膜上的硅基板上方形成掩模，所述掩模覆盖并保护位于所述硅基板上的集成电路，所述集成电路包含位于低介电常数材料层与铜层上方的二氧化硅层；
以激光划线工艺图案化所述掩模、所述二氧化硅层、所述低介电常数材料层及所述铜层，以暴露出所述集成电路之间的所述硅基板的区域；
经由所述暴露区域蚀刻所述硅基板而形成切割的集成电路；以及
以水性溶液图案化所述可水溶管芯附接膜。
14.如权利要求13所述的方法，其特征在于，以所述水性溶液图案化所述可水溶管芯附接膜包括以约在每分钟1-15微米范围中的蚀刻速度切割所述可水溶管芯附接膜。
15.如权利要求13所述的方法，其特征在于，在所述位于所述可水溶管芯附接膜上的硅基板上方形成所述掩模包括：在所述位于薄膜上的硅基板上方形成所述掩模，所述薄膜包含从由聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亚胺及聚乙烯氧化物所组成的群组中选择的材料。
CN201280033999.9A 2011-06-15 2012-05-23 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割 Active CN103650115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/161,045 US8507363B2 (en) 2011-06-15 2011-06-15 Laser and plasma etch wafer dicing using water-soluble die attach film
US13/161,045 2011-06-15
PCT/US2012/039209 WO2012173760A2 (en) 2011-06-15 2012-05-23 Laser and plasma etch wafer dicing using water-soluble die attach film

Publications (2)

Publication Number Publication Date
CN103650115A true CN103650115A (zh) 2014-03-19
CN103650115B CN103650115B (zh) 2016-06-15

Family

ID=47353995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033999.9A Active CN103650115B (zh) 2011-06-15 2012-05-23 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割

Country Status (6)

Country Link
US (2) US8507363B2 (zh)
JP (2) JP6516470B2 (zh)
KR (1) KR101910398B1 (zh)
CN (1) CN103650115B (zh)
TW (2) TWI451491B (zh)
WO (1) WO2012173760A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465360A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 晶圆及其刻蚀方法
CN107527865A (zh) * 2016-06-22 2017-12-29 半导体元件工业有限责任公司 半导体管芯切割方法
CN108249389A (zh) * 2016-12-29 2018-07-06 清华大学 一种利用糖作掩模的微纳加工方法
CN117747455A (zh) * 2024-02-21 2024-03-22 北京大学 基于激光加工的微凸点基板及制备方法、微凸点互联结构

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9034734B2 (en) 2013-02-04 2015-05-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for plasma etching compound semiconductor (CS) dies and passively aligning the dies
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP6342738B2 (ja) * 2014-07-24 2018-06-13 株式会社Ｓｃｒｅｅｎホールディングス データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム
DE102014117591A1 (de) 2014-12-01 2016-06-02 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an Halbleiterchips und Verfahren zur Herstellung eines elektronischen oder optoelektronischen Bauelements und elektronisches oder optoelektronisches Bauelement
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9418895B1 (en) 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
US9472411B1 (en) 2015-03-27 2016-10-18 International Business Machines Corporation Spalling using dissolvable release layer
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10727178B2 (en) 2017-11-14 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure and methods thereof
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods
JP7171138B2 (ja) * 2018-12-06 2022-11-15 株式会社ディスコ デバイスチップの製造方法
JP7281764B2 (ja) * 2019-03-14 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
KR20210006565A (ko) 2019-07-08 2021-01-19 삼성전자주식회사 플라즈마 다이싱 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137700A1 (en) * 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
US20060205182A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Method for manufacturing semiconductor device
US20090014052A1 (en) * 2005-10-07 2009-01-15 Borden Peter G Module having an improved thin film solar cell interconnect
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) * 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) * 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
JPH07142442A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243721A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 半導体装置の製造装置
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) * 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) * 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
US7361990B2 (en) * 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2006332078A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
TWI324801B (en) * 2007-02-05 2010-05-11 Touch Micro System Tech Method of protecting front surface structure of wafer and dividing wafer
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5090789B2 (ja) * 2007-05-30 2012-12-05 東京応化工業株式会社 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
TWI419268B (zh) * 2007-09-21 2013-12-11 Teramikros Inc 半導體裝置及其製造方法
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP5663826B2 (ja) * 2008-02-26 2015-02-04 日立化成株式会社 接着シート、接着剤層付半導体ウェハ、並びに半導体装置及びその製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP5499454B2 (ja) * 2008-03-11 2014-05-21 日立化成株式会社 感光性接着剤組成物、接着シート、接着剤パターン、接着剤層付半導体ウェハ、並びに半導体装置及びその製造方法
TWI360843B (en) * 2008-03-19 2012-03-21 Powertech Technology Inc Method for wafer cutting
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137700A1 (en) * 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
US20060205182A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Method for manufacturing semiconductor device
US20090014052A1 (en) * 2005-10-07 2009-01-15 Borden Peter G Module having an improved thin film solar cell interconnect
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465360A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 晶圆及其刻蚀方法
CN107527865A (zh) * 2016-06-22 2017-12-29 半导体元件工业有限责任公司 半导体管芯切割方法
CN108249389A (zh) * 2016-12-29 2018-07-06 清华大学 一种利用糖作掩模的微纳加工方法
CN117747455A (zh) * 2024-02-21 2024-03-22 北京大学 基于激光加工的微凸点基板及制备方法、微凸点互联结构

Also Published As

Publication number Publication date
US9224625B2 (en) 2015-12-29
KR101910398B1 (ko) 2018-10-22
TW201250819A (en) 2012-12-16
JP6516470B2 (ja) 2019-05-22
TW201419398A (zh) 2014-05-16
CN103650115B (zh) 2016-06-15
JP2017199910A (ja) 2017-11-02
TWI451491B (zh) 2014-09-01
JP2014523111A (ja) 2014-09-08
US8507363B2 (en) 2013-08-13
JP6577514B2 (ja) 2019-09-18
WO2012173760A3 (en) 2013-02-28
TWI514459B (zh) 2015-12-21
US20130299088A1 (en) 2013-11-14
US20120322238A1 (en) 2012-12-20
WO2012173760A2 (en) 2012-12-20
KR20140037930A (ko) 2014-03-27

Similar Documents

Publication Publication Date Title
CN103650115B (zh) 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
US9126285B2 (en) Laser and plasma etch wafer dicing using physically-removable mask
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
CN104246986B (zh) 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
KR102303589B1 (ko) 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스
WO2011163149A2 (en) Wafer dicing using femtosecond-based laser and plasma etch
CN104395988A (zh) 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽
WO2014011378A1 (en) Method of diced wafer transportation
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
KR20210044900A (ko) 중간 돌파 처리와 함께 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 접근 방식을 사용한 웨이퍼 다이싱
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant