CN104246986B - 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割 - Google Patents

使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割 Download PDF

Info

Publication number
CN104246986B
CN104246986B CN201380021247.5A CN201380021247A CN104246986B CN 104246986 B CN104246986 B CN 104246986B CN 201380021247 A CN201380021247 A CN 201380021247A CN 104246986 B CN104246986 B CN 104246986B
Authority
CN
China
Prior art keywords
hardenable
ultraviolet
wafer
film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380021247.5A
Other languages
English (en)
Other versions
CN104246986A (zh
Inventor
W-S·类
M·K·乔杜里
T·伊根
B·伊顿
M·R·亚拉曼希里
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104246986A publication Critical patent/CN104246986A/zh
Application granted granted Critical
Publication of CN104246986B publication Critical patent/CN104246986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

兹描述使用UV‑可硬化黏着膜的激光及等离子体蚀刻晶圆切割。在实例中，本发明的方法包括以下步骤：形成掩模于半导体晶圆上。半导体晶圆利用UV‑可硬化黏着膜耦接至承载基板。掩模覆盖及保护集成电路。以激光划线工艺图案化掩模，以提供具有间隙的图案化掩模。图案化露出集成电路之间的半导体晶圆区域。接着经由图案化掩模的间隙蚀刻半导体晶圆，以形成单粒化集成电路。接着以紫外(UV)光照射UV‑可硬化黏着膜。接着自承载基板取下单粒化集成电路。

Description

使用UV-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
相关申请的交叉引用
本申请案主张2012年4月24日申请的美国临时专利申请案第61/637,506号和2012年6月22日申请的美国临时专利申请案第61/663,397号的权益，该等申请案全文内容以引用方式并入本文中。
背景
1)领域
本发明的实施例关于半导体处理领域，且特别关于切割半导体晶圆的方法，每一晶圆具有多个集成电路于晶圆上。
2)相关技术描述
在半导体晶圆处理中，集成电路形成在由硅或其它半导体材料组成的晶圆(亦称作基板)上。通常，各种半导体、导体或绝缘材料层用于形成集成电路。利用各种已知工艺来掺杂、沉积及蚀刻该等材料，以形成集成电路。各晶圆经处理而形成大量个别区域，区域含有称为晶粒的集成电路。
在集成电路形成工艺后，“切割”晶圆，以将个别晶粒彼此分开供封装或以未封装形式用于较大电路内。两种主要晶圆切割技术为划线及锯切。实行划线时，钻石尖端划片沿着预成形刻划线移动越过晶圆表面。该等刻划线沿着晶粒之间的间隔延伸。该等间隔一般称作“切割道”。钻石划片沿着切割道在晶圆表面形成浅划痕。如利用辊施加压力后，晶圆即沿着刻划线分开。晶圆中的裂缝依循晶圆基板的晶格结构而行。划线可用于厚度约10密耳(千分之一英寸)或以下的晶圆。对较厚晶圆而言，锯切是目前较佳的切割方法。
实行锯切时，每分钟高转速旋转的钻石尖端锯子接触晶圆表面及沿着切割道锯切晶圆。晶圆装设在支撑构件上，例如延展整个膜框的黏着膜，锯子反复施加于垂直与水平切割道。实行划线或锯切的问题在于碎片和凿孔会沿着晶粒的断裂边缘形成。此外，裂痕会形成且从晶粒边缘传布到基板内，导致集成电路无效。碎裂和破裂在划线方面尤其严重，因为在晶体结构的<110>方向上，方形或矩形晶粒只有一侧可被划线。是以劈开晶粒另一侧将产生锯齿状分离线。由于碎裂和破裂，晶圆上的晶粒间需有额外间距，以免破坏集成电路，例如使碎片和裂痕与实际集成电路保持距离。因应间距要求，标准尺寸晶圆上无法形成许多晶粒，以致浪费了否则可被用于电路的晶圆地产(real estate)。使用锯子加剧了半导体晶圆上的地产浪费。锯刃厚度为约15微米。故为确保锯切周围的破裂和其它破坏不会损害集成电路，各晶粒的电路往往需分开300至500微米。另外，切割后，需大量清洗各晶粒，以移除锯切工艺产生的微粒和其它污染物。
亦可实行等离子体切割，但等离子体切割也有所限制。例如，阻碍等离子体切割实施的一限制为成本。用于图案化光阻的标准微影操作将致使实施成本过高。可能阻碍等离子体切割实施的另一限制为沿着切割道切割时，等离子体处理常用金属(例如铜)会造成生产问题或产量限制。
概要
本发明的实施例系针对使用UV-可硬化黏着膜的激光及等离子体蚀刻晶圆切割。
在实施例中，本发明的方法包括以下步骤：形成掩模于半导体晶圆上。半导体晶圆利用UV-可硬化黏着膜耦接至承载基板。掩模覆盖及保护集成电路。以激光划线工艺图案化掩模，以提供具有间隙的图案化掩模。图案化露出集成电路之间的半导体晶圆区域。接着经由图案化掩模的间隙蚀刻半导体晶圆，以形成单粒化集成电路。接着以紫外(UV)光照射UV-可硬化黏着膜。接着自承载基板取下单粒化集成电路。
在实施例中，用于切割具有多个集成电路的半导体晶圆的系统包括工作接口。激光划线设备耦接工作接口。等离子体蚀刻腔室耦接工作接口。紫外(UV)照射站耦接工作接口。UV照射站配置以削弱UV-可硬化黏着膜。
在实施例中，切割具有多个集成电路的半导体晶圆的方法包括以下步骤：形成掩模于硅基板上，硅基板利用UV-可硬化黏着膜耦接至承载基板。掩模覆盖及保护置于硅基板上的集成电路。集成电路包括二氧化硅层，二氧化硅层置于低介电常数(K)材料层和铜层上。方法进一步包括以下步骤：以激光划线工艺图案化掩模、二氧化硅层、低K材料层和铜层，以露出集成电路之间的硅基板区域。接着经由所露出区域蚀刻硅基板，以形成单粒化集成电路。以紫外(UV)光照射UV-可硬化黏着膜。方法亦包括以下步骤：自承载基板取下单粒化集成电路。
附图简述
图1为根据本发明实施例，切割包括多个集成电路的半导体晶圆的方法操作流程图。
图2A为根据本发明实施例，在进行切割半导体晶圆的方法期间，对应图1流程图的操作102时，包括多个集成电路的半导体晶圆的截面图。
图2B为根据本发明实施例，在进行切割半导体晶圆的方法期间，对应图1流程图的操作104时，包括多个集成电路的半导体晶圆的截面图。
图2C为根据本发明实施例，在进行切割半导体晶圆的方法期间，对应图1流程图的操作106、108时，包括多个集成电路的半导体晶圆的截面图。
图3为根据本发明实施例的材料堆栈截面图，材料堆栈可用于半导体晶圆或基板的切割道区域。
图4A至图4K为根据本发明实施例，切割半导体晶圆的方法中的各种操作截面图。
图5为根据本发明实施例，用于激光及等离子体切割晶圆或基板的工具布局方块图。
图6为根据本发明实施例的示例性计算机系统方块图。
详细描述
兹描述切割半导体晶圆的方法，每一晶圆具有多个集成电路于晶圆上。在以下说明中提出许多特定细节，例如使用UV-可硬化黏着膜的激光及等离子体蚀刻晶圆切割方式，以对本发明实施例有更彻底的了解。熟谙此技术者将明白，本发明实施例可不以该等特定细节实践。在其它情况下，并不详述诸如集成电路制造等已知方面，以免让本发明实施例变得晦涩难懂。另外，应理解附图所示各种实施例为代表性说明，故未必按比例绘制。
涉及初始激光划线与后续等离子体蚀刻的混合式晶圆或基板切割工艺可用于晶粒单粒化。激光划线工艺可用于干净地移除掩模层、有机与无机介电层和装置层。接着在暴露或部分蚀刻晶圆或基板后，即可终止激光蚀刻工艺。切割工艺的等离子体蚀刻部分接着可用于蚀穿大块晶圆或基板，例如穿过大块单晶硅，以产生晶粒或芯片单粒化或切割。
在混合式晶圆或基板切割工艺中，晶圆经特别处置，以供切割及分离晶粒采集。待切割晶圆通常应保持在载具上，例如切割带或承载晶圆。载具应确保分离晶粒的清洁度，以供后续晶粒拾取。例如，装置晶圆可装设在切割带上。晶圆和带与框一同经历等离子体蚀刻工艺。然此方式对所用切割带有特定要求。
本发明的一或更多实施例包括使用玻璃晶圆做为承载晶圆。将装置晶圆装设在切割带上，然后放到玻璃晶圆上。如此在等离子体蚀刻阶段不会涉及带框。蚀刻后，将晶圆的装置侧装设在切割带上以作保护。随后，移除玻璃承载晶圆和背侧切割带，及将晶圆装设在具有框的切割带上。接着移除正面保护带。如此可拾取个别晶粒用于后续封装与组装操作。
上述包括使用透明或玻璃晶圆的方式包括下列一或更多优点，但不以此为限：(1)等离子体腔室内能省略使用带框。此可避免等离子体蚀刻期间切割带可能劣化和任何伴随的腔室构造改变以适应大尺寸带框方面的担忧。(2)目前用于等离子体操作的晶圆装载与卸载设备仍可使用，包括晶圆储放匣、机器人或输送硬件。(3)切割带与保护带均可使用UV-可硬化材料，故可利用UV硬化轻易取下切割带与保护带。在一实施例中，适合上述方式的晶圆厚度为约120微米或更厚。
就IC存储器芯片而言，随着存储容量增加，多芯片功能与连续包装微型化需要极薄的晶圆切割。就逻辑装置芯片/处理器而言，主要挑战在于IC性能提升及采用低k材料和其它材料。在此情况下，晶圆厚度缩减并非主要驱动力，通常以约100微米至760微米范围内的晶圆厚度用于主要应用，以确保足够的芯片完整性。处理器芯片设计商/芯片制造商可把测试元件群组(TEG或测试图案)和对准图案放在晶圆切割道。一方面，此类测试图案可在芯片单粒化工艺期间完全移除。另一方面，测试图案的复杂度会使测试图案的尺寸仍旧相当大，通常垂直晶圆切割道的50微米至100微米范围。故至少在晶圆顶表面处，需有约50微米至100微米范围内的切口宽度，以完全移除测试图案。是以对逻辑装置晶圆单粒化而言，主要焦点为达成无脱层又有效率的切割工艺。
就基于钻石锯切的纯机械方式而言，应用到低k晶圆切割时，即使速度遽减(例如从典型的40-100毫米/秒降至2至3毫米/秒)，多数低k晶圆切割通常仍无法避免因机械应力造成的碎裂和脱层/裂痕形成。基于纯激光剥离的切割技术在产量增进、维持所需晶粒强度与侧壁粗糙度及当使用高功率应付所需产量时降低脱层与芯片破损方面面临更大挑战。数种混合式技术结合激光与常规锯切，以应付低k晶圆。首先，激光划过切割道内的顶部钝化与金属结构，该结构乃机械锯切难以切穿。接着，锯子用于切穿实际的硅(Si)基板。此一混合式工艺很慢，且典型的机械锯切问题仍在。例如，仍有出自钻石锯切固有的机械应力造成晶圆背侧碎裂。
另外，亦试图减轻激光诱发的前侧碎裂和与低k介电堆栈相关的脱层。例如，把密封环放在各晶粒周围当作层间介电质与金属层片剥/脱层的传播的阻障层。而且，将一定铜密度(例如通常为20％-80％)的方形铜网(称作仿真物或砖)增设在切割道的钝化层底下凡缺少对准或测试图案处。此方式有助于抑制脱层和碎裂。就100微米或更厚的晶圆而言，切割时，刚性足以让晶圆直接放在装设带上而不需晶粒附接膜(DAF)，如此不会涉及DAF切割工艺。
本文所述实施例可应付IC晶圆的切割应用，特别是具有处理器芯片的晶圆，芯片厚度为约100微米至800微米，更特别约100微米至600微米厚，于晶圆正面测量的可接受切割切口宽度为约50微米至200微米，更特别约50微米至100微米(例如对应在激光/锯切混合式工艺中，从晶圆背侧测量的典型切口宽度为约30微米至50微米)。一或更多实施例针对上述混合式激光划线加上等离子体蚀刻方式，以切割晶圆。
图1为根据本发明实施例，切割包括多个集成电路的半导体晶圆的方法操作流程图100。图2A至图2C为根据本发明实施例，在进行切割半导体晶圆的方法期间，对应流程图100的操作时，包括多个集成电路的半导体晶圆的截面图。
参照流程图100的操作102和对应图2A，掩模202形成在半导体晶圆或基板204上。晶圆或基板204置于UV-可硬化黏着膜214上。UV-可硬化黏着膜214可进一步置于基板(未图示)上，例如玻璃基板，此将参照图4A至图4K详述于后。掩模202覆盖及保护集成电路206，集成电路206形成在半导体晶圆204的表面。掩模202还覆盖形成于各集成电路206间的中间切割道207。
根据本发明实施例，形成掩模202包括形成层，例如光阻层或I-线(I-line)图案化层，但不以此为限。例如，诸如光阻层的聚合物层可由适合用于微影工艺的材料组成。在一实施例中，光阻层由正光阻材料组成，例如248纳米(nm)光阻、193nm光阻、157nm光阻、极紫外线(EUV)光阻或具重氮萘醌敏化剂的酚醛树脂基质，但不以此为限。在另一实施例中，光阻层由负光阻材料组成，例如聚顺异戊二烯和聚桂皮酸乙烯酯，但不以此为限。
在实施例中，半导体晶圆或基板204由适合承受制造工艺且供半导体处理层适当放置于上的材料组成。例如，在一实施例中，半导体晶圆或基板204由IV族基材料组成，例如结晶硅、锗或硅/锗，但不以此为限。在一特定实施例中，提供半导体晶圆204包括提供单晶硅基板。在特定实施例中，单晶硅基板掺杂杂质原子。在另一实施例中，半导体晶圆或基板204由III-V材料组成，例如用于制造发光二极管(LED)的III-V材料基板。
在实施例中，半导体晶圆或基板204上或内已设置半导体装置阵列做为部分集成电路206。此类半导体装置实例包括存储器装置或制造于硅基板且包围在介电层中的互补式金属氧化物半导体(CMOS)晶体管，但不以此为限。多个金属互连可形成在装置或晶体管上并位于周围介电层中，金属互连可用于电气耦接装置或晶体管而形成集成电路206。导电凸块及/或钝化层可形成在互连层上。组成切割道207的材料可与用于形成集成电路206的材料类似或一样。例如，切割道207可由介电材料层、半导体材料层和金属化层组成。在一实施例中，一或更多切割道207包括测试装置，测试装置类似集成电路206的实际装置。
参照流程图100的操作104和对应图2B，利用激光划线工艺来图案化掩模202，以提供具有间隙210的图案化掩模208，而露出集成电路206间的半导体晶圆或基板204区域。如此，激光划线工艺用于移除原本形成在集成电路206间的切割道207材料。根据本发明实施例，如图2B所示，以激光划线工艺图案化掩模202包括形成沟槽212，使沟槽212部分进入集成电路206间的半导体晶圆204区域。
在实施例中，以激光划线工艺图案化掩模202包括使用具飞秒范围脉宽的激光。特定言之，具可见光光谱或紫外线(UV)或红外线(IR)范围波长(三者总体为宽带光谱)的激光可用于提供基于飞秒的激光，即脉宽为飞秒等级(10-15秒)的激光。在一实施例中，剥离并非或实质不为波长相依，因此适合复杂膜，例如掩模202、切割道207和也许部分半导体晶圆或基板204的膜。
激光参数选择(例如脉宽)对开发成功的激光划线与切割工艺而言至关重要，成功的工艺可使碎片、微裂和脱层减至最少，以达成干净的激光划线切割。激光划线切割越干净，用以最终晶粒单粒化的蚀刻工艺进行越平顺。在半导体装置晶圆中，通常有许多不同材料类型(例如导体、绝缘体、半导体)和厚度的功能层置于晶圆上。此类材料可包括有机材料(例如聚合物)、金属或无机介电质(例如二氧化硅和氮化硅)，但不以此为限。
置于晶圆或基板上的个体集成电路间的切割道可包括与集成电路本身类似或一样的层。例如，图3为根据本发明实施例的材料堆栈截面图，材料堆栈可用于半导体晶圆或基板的切割道区域。
参照图3，切割道区域300包括硅基板顶部302、第一二氧化硅层304、第一蚀刻终止层306、第一低K介电层308(例如介电常数小于二氧化硅的介电常数4.0)、第二蚀刻终止层310、第二低K介电层312、第三蚀刻终止层314、无掺杂硅玻璃(USG)层316、第二二氧化硅层318和光阻层320，并具所示相对厚度。铜金属化物322置于第一与第三蚀刻终止层306、314间且穿过第二蚀刻终止层310。在特定实施例中，第一、第二和第三蚀刻终止层306、310、314由氮化硅组成，而低K介电层308、312由碳掺杂氧化硅材料组成。
在常规激光照射(例如基于纳秒或皮秒的激光照射)下，切割道300的材料在光吸收和剥离机制方面的行为相当不同。例如，介电层(例如二氧化硅)在正常条件下对所有市售激光波长本质上是透明的。相较之下，金属、有机物(例如低K材料)和硅很容易耦合光子，特别是响应基于纳秒或皮秒的激光照射。然在实施例中，可用基于飞秒的激光工艺，通过在剥离低K材料层和铜层前剥离二氧化硅层，以图案化二氧化硅层、低K材料层和铜层。在特定实施例中，基于飞秒的激光照射工艺使用约小于或等于400飞秒的脉冲来移除掩模、切割道和部分硅基板。
根据本发明实施例，适合的基于飞秒的激光工艺特征在于高峰强度(辐照度)，此通常会造成各种材料的非线性交互作用。在此一实施例中，飞秒激光源的脉宽为约10飞秒至500飞秒范围，但较佳为100飞秒至400飞秒范围。在一实施例中，飞秒激光源的波长为约1570纳米至200纳米，但较佳为540纳米至250纳米。在一实施例中，激光和对应光学系统于工作表面提供约3微米至15微米范围的焦点，但较佳为约5微米至10微米范围。
工作表面的空间光束分布可为单模(高斯)或具有塑形高帽分布。在实施例中，激光源的脉冲重复率为约200千赫(kHz)至10兆赫(MHz)范围内，但较佳为约500kHz至5MHz范围内。在实施例中，激光源于工作表面输送的脉冲能量为约0.5微焦耳(μJ)至100μJ范围，但较佳为约1μJ至5μJ范围。在实施例中，激光划线工艺以约500毫米/秒至5米/秒范围的速度沿着工件表面行进，但较佳为约600毫米/秒至2米/秒范围。
划线工艺可只运行单遍或多遍，但在一实施例中，较佳为1至2遍。在一实施例中，工件中的划线深度为约5微米至50微米范围深，较佳为约10微米至20微米范围深。可按特定脉冲重复率以一连串单一脉冲或一连串脉冲猝发来施加激光。在实施例中，产生的激光束切口宽度为约2微米至15微米范围，但在硅晶圆划线/切割中，于装置/硅界面测量的切口宽度较佳为约6微米至10微米范围。
可选择激光参数以获得益处和优势，例如在直接剥离无机介电质前，提供够大的激光强度来达成离子化无机介电质(例如二氧化硅)，及使下层破坏引起的脱层和碎片减至最少。而且，可选择参数以利用精确控制的剥离宽度(例如切口宽度)和深度，提供工业应用有意义的工艺产量。如上所述，基于飞秒的激光远比基于皮秒和纳秒的激光剥离工艺适合提供此优势。然即使在基于飞秒的激光剥离光谱中，某些波长可能提供较其它波长更佳的性能。例如，在一实施例中，波长接近或为UV范围内的基于飞秒的激光工艺提供比波长接近或为IR范围内的基于飞秒的激光工艺还干净的剥离工艺。在此一特定实施例中，适合半导体晶圆或基板划线的基于飞秒的激光工艺以波长约小于或等于540纳米的激光为基础。在此一特定实施例中，采用约小于或等于400飞秒的激光脉冲，激光波长约小于或等于540纳米。然在替代实施例中，采用双激光波长(例如结合IR激光和UV激光)。
参照流程图100的操作106和对应图2C，经由图案化掩模208的间隙210蚀刻半导体晶圆204，以形成单粒化集成电路206。根据本发明实施例，如图2C所示，蚀刻半导体晶圆204包括蚀刻以激光划线工艺所形成的沟槽212，以最终完全蚀穿半导体晶圆204。
在实施例中，蚀刻半导体晶圆204包括利用等离子体蚀刻工艺。在一实施例中，实行穿硅通孔型蚀刻工艺。例如，在特定实施例中，半导体晶圆204材料的蚀刻速率大于25微米/分钟。极高密度等离子体源可用于晶粒单粒化工艺的等离子体蚀刻部分。适于进行等离子体蚀刻工艺的处理腔室的示例为取自美国加州Sunnyvale的应用材料公司的AppliedSilviaTM蚀刻系统。AppliedSilviaTM蚀刻系统结合电容与感应射频(RF)耦合，此比仅利用电容耦合更能独立控制离子密度和离子能量，即使有磁性增强改善亦然。此结合能有效使离子密度和离子能量去耦合，即使在很低的压力下，也可达到相当高密度的等离子体，又无可能有害的高DC偏压位准。此将造成异常宽广的工艺窗口。然可采用任何能蚀刻硅的等离子体蚀刻腔室。在示例性实施例中，深硅蚀刻用于以比常规硅蚀刻速率快约40％的蚀刻速率蚀刻单晶硅基板或晶圆404，同时维持实质精确的轮廓控制和实际无扇形扭曲(scallop-free)的侧壁。在特定实施例中，实行穿硅通孔型蚀刻工艺。蚀刻工艺以反应气体产生的等离子体为基础，反应气体通常是氟系气体，例如SF6、C4F8、CHF3、XeF2或任何能以较快蚀刻速率蚀刻硅的其它反应气体。
再次参照图2C，单粒化集成电路206仍耦接UV-可硬化黏着膜214。参照流程图100的操作108和详述于后的图4A至图4K，以UV光照射UV-可硬化黏着膜214，以削弱UV-可硬化黏着膜214的黏着性。接着，参照流程图100的操作110和同样详述于后的图4A至图4K，自UV-可硬化黏着膜214取下单粒化集成电路206。在实施例中，在单粒化工艺的激光划线及等离子体蚀刻部分后，移除图案化掩模208，此亦如图2C所示。然图案化掩模208可在UV照射UV-可硬化黏着膜214之前、期间或之后移除，此将参照图4A至图4K详述于后。
故再次参照流程图100和图2A至图2C，晶圆切割可藉由最初激光剥穿掩模、通过晶圆切割道(包括金属化)并部分进入硅基板而进行。激光脉宽可选在飞秒范围。接着进行后续穿硅深等离子体蚀刻，以完成晶粒单粒化。另外，利用UV光曝照来削弱UV-可硬化黏着膜214，以提供单粒化集成电路。根据本发明实施例，用于切割的材料堆栈特例将参照图4A至图4K描述于后。
参照图4A，处置晶圆以用于激光划线及等离子体蚀刻的方法包括提供装置晶圆400，装置晶圆400具有作用侧402和背侧404。如图4B所示，装置晶圆400经由背侧404装设在UV-可硬化黏着膜406上。参照图4C，装置晶圆400接着经由UV-可硬化黏着膜406装设在承载基板408上。
在实施例中，UV-可硬化黏着膜是包括承载膜置于二黏着层间的双面带。在此一实施例中，承载膜由聚氯乙烯组成，二黏着层为基于丙烯酸的黏着层。在一实施例中，UV-可硬化黏着膜由一旦曝照UV光，黏着性即削弱的材料或材料堆栈组成。在实施例中，UV-可硬化黏着膜对约365nm的UV光敏感。在此一实施例中，此敏感性能使用LED光来进行硬化。
参照图4D，利用如旋涂光阻或其它材料至作用侧402上，以将掩模410置于装置晶圆400的作用侧402上。如图4E所示，接着利用激光划线工艺来图案化掩模410和部分装置晶圆400，以提供刻划线412而露出部分装置晶圆400。参照图4F，把掩模410放在适当位置，接着利用等离子体蚀刻工艺，蚀穿刻划线412露出的部分装置晶圆400至UV-可硬化黏着膜406。装置晶圆400的个体化部分414(例如414A、414B)由间隙416隔开，此亦如图4F所示。
参照图4G，移除掩模410，以露出装置晶圆400的现在个体化部分414A、414B的作用侧402。如图4H所示，接着将保护层418(例如保护带)涂铺于作用侧402，包括覆盖间隙416上面。参照图4I，移除UV-可硬化黏着膜406和承载基板408，以露出装置晶圆400的现在个体化部分414A、414B的背侧404。
在实施例中，以UV光照射UV-可硬化黏着膜包括使UV-可硬化黏着膜的黏着性减低至少约90％。在实施例中，承载基板408对UV光具透光性。以UV光照射UV-可硬化黏着膜包括照射通过承载基板而至UV-可硬化黏着膜。在此一实施例中，透明基板是玻璃基板。
参照图4I，装置晶圆400的个体化部分414A、414B经由背侧404附接至切割框422的带层420。接着参照图4K，移除保护层418(如图4J所示)，以露出个体化部分414A、414B的作用侧402，此例如现为切割框422的带层420支撑的个体化晶粒。在实施例中，保护层418亦为UV-可硬化，并可在和用于照射UV-可硬化黏着膜406一样或不同的UV照射操作中移除或削弱。在此阶段，个体晶粒可供个别选择或自切割框422的带层420拾取。在实施例中，自带层420移除单粒化集成电路供封装用。
故根据本发明实施例，将UV-可硬化黏着膜涂铺于装置晶圆供单粒化用。将UV-可硬化黏着膜附接膜涂铺于承载带或承载晶圆上。在激光划线与后续硅蚀刻工艺后，单粒化晶粒，同时露出沿着晶圆切割道的部分UV-可硬化黏着膜。在一实施例中，接着以UV光照射UV-可硬化黏着膜后，即自UV-可硬化黏着膜释开单粒化装置晶圆。
再次参照图2A至图2C，宽度约10微米或更小的切割道207可隔开多个集成电路206。至少部分因严格控制激光分布所致，使用基于飞秒的激光划线方式能获得如此紧密的集成电路布局。然应理解即使基于飞秒的激光划线工艺能达成，并非总是期切割道宽度缩减至小于10微米。例如，一些应用需有至少40微米的切割道宽度，以于隔开集成电路的切割道中制造仿真或测试装置。在实施例中，多个集成电路206可依非限定或自由布局形式排列在半导体晶圆或基板204上。
单一工艺工具可配置以进行混合式激光剥离与等离子体蚀刻单粒化工艺中的许多或所有操作，混合式工艺包括使用UV-可硬化黏着膜。例如，图5为根据本发明实施例，用于激光与等离子体切割晶圆或基板的工具布局方块图。
参照图5，工艺工具500包括工作接口(FI)502，工作接口502具有多个负载锁定室504与工作接口502耦接。丛集工具506耦接工作接口502。丛集工具506包括等离子体蚀刻腔室508。激光划线设备510亦耦接至工作接口502。在一实施例中，如图5所示，工艺工具500的整体占地面积为约3500毫米(3.5米)×约3800毫米(3.8米)。
在实施例中，激光划线设备510内放置激光。在此实施例中，激光是基于飞秒的激光。激光适于进行混合式激光与蚀刻单粒化工艺的激光剥离部分，包括使用掩模，例如上述激光剥离工艺。在一实施例中，激光划线设备500亦包括移动平台，移动平台配置以相对激光移动晶圆或基板(或晶圆或基板的载具)。在特定实施例中，激光亦可移动。在一实施例中，如图5所示，激光划线设备1210的整体占地面积为约2240毫米×约1270毫米。
在实施例中，等离子体蚀刻腔室508配置以经由图案化掩模中的间隙蚀刻晶圆或基板，以单粒化多个集成电路。在此一实施例中，等离子体蚀刻腔室508配置以进行深硅蚀刻工艺。在特定实施例中，等离子体蚀刻腔室508是取自美国加州Sunnyvale的应用材料公司的AppliedSilviaTM蚀刻系统。等离子体蚀刻腔室508可特别设计用于深硅蚀刻，以制造位于单晶硅基板或晶圆上或内的单粒化集成电路。在实施例中，等离子体蚀刻腔室508包括高密度等离子体源，以促进高硅蚀刻速率。在实施例中，工艺工具500的丛集工具506部分包括超过一个等离子体蚀刻腔室，以使单粒化或切割工艺达高制造产量。
工作接口502可为适合的大气端口，以接合具有激光划线设备510的外侧制造设施和丛集工具506。工作接口502可包括具有手臂或叶片的机器人，以将晶圆(或晶圆的载具)从储放单元(例如前开式晶圆盒)传送到丛集工具506或激光划线设备510或二者。
丛集工具506可包括适合执行单粒化方法中的功能的其他腔室。例如，在一实施例中，可包括沉积腔室512来代替附加蚀刻腔室。沉积腔室512可配置以在激光划线晶圆或基板前，沉积掩模至晶圆或基板的装置层上或上方。在此一实施例中，沉积腔室512适于沉积光阻层。
在实施例中，包括紫外线(UV)照射站514，以削弱UV-可硬化黏着膜，该UV照射站514例如包括UV光源。在此一实施例中，UV照射站配置使UV-可硬化黏着膜的黏着性减低至少约90％。在实施例中，亦包括测量站做为工艺工具500的部件。
本发明的实施例可提供做为计算机程序产品或软件，计算机程序产品或软件可包括内含储存指令的机器可读取媒体，用以编程计算机系统(或其它电子装置)而进行根据本发明实施例的工艺。在一实施例中，计算机系统耦接图5所述的工艺工具1200。机器可读取媒体包括任何用来储存或传递机器(例如计算机)可读取形式信息的机构。例如，机器可读取(例如计算机可读取)媒体包括机器(例如计算机)可读取储存媒体(例如只读存储器(ROM)、随机存取存储器(RAM)、磁盘储存媒体、光学储存媒体、快闪存储装置等)、机器(例如计算机)可读取传输媒体(电子、光学、声音或其它形式的传播信号(例如红外线信号、数字信号等))等。
图6为示例性计算机系统600的机器示意图，计算机系统600可执行指令集，以促使机器进行本文所述任一或更多方法。在替代实施例中，机器可连接(例如网络联结)至局域网络(LAN)、内联网、外联网或因特网中的其它机器。机器可由主从网络环境中的服务器或客户机操作，或当作对等(或分布式)网络环境中的对等方机器。机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、手机、网络设备、服务器、网络路由器、交换机或桥接器，或任何能(循序或按其它方式)执行指令集的机器，指令集指定机器执行动作。另外，虽然只图示单一机器，但“机器”一词亦应视同包括任何机器(例如计算机)的集合，该等机器个别或共同执行一组(或多组)指令，以进行本文所述任一或更多方法。
示例性计算机系统600包括处理器602、主存储器604(例如只读存储器(ROM)、闪存、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器606(例如闪存、静态随机存取存储器(SRAM)等)和次存储器618(例如数据储存装置)，处理器602、存储器604、606、618透过总线630互相通信。
处理器602代表一或更多通用处理装置，例如微处理器、中央处理单元等。更特别地，处理器602可为复杂指令集运算(CISC)微处理器、精简指令集运算(RISC)微处理器、超长指令字组(VLIW)微处理器、实施其它指令集的处理器或实施指令集组合的处理器。处理器602亦可为一或更多特殊用途处理装置，例如专用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器602配置以执行处理逻辑626，以进行本文所述操作。
计算机系统600可进一步包括网络接口装置608。计算机系统600亦可包括视频显示单元610(例如液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、文数输入装置612(例如键盘)、光标控制装置614(例如鼠标)和信号产生装置616(例如扬声器)。
次存储器618可包括机器可存取储存媒体(或更特定言之为计算机可读取储存媒体)631，机器可存取储存媒体631储存体现本文所述任一或更多方法或功能的一或更多组指令(例如软件622)。计算机系统600执行软件622时，软件622亦可完全或至少部分常驻在主存储器604及/或处理器602内，主存储器604和处理器602亦构成机器可读取储存媒体。软件622可进一步透过网络接口装置608在网络620上传送或接收。
虽然在示例性实施例中，机器可存取储存媒体631显示为单一媒体，但“机器可读取储存媒体”一词应视同包括单一媒体或多个媒体(例如集中式或分布式数据库及/或相关高速缓冲储存器和服务器)，用以储存一或更多组指令。“机器可读取储存媒体”一词亦应视同包括任何能储存或编码机器执行的指令集而使机器进行本发明的任一或更多方法的媒体。因此，“机器可读取储存媒体”一词宜视同包括固态存储器和光学与磁性媒体，但不以此为限。
根据本发明实施例，机器可存取储存媒体具有储存指令，用以促使数据处理系统进行切割具有多个集成电路的半导体晶圆的方法。方法包括以下步骤：形成掩模于半导体晶圆上。半导体晶圆利用UV-可硬化黏着膜耦接至承载基板。掩模覆盖及保护集成电路。以激光划线工艺图案化掩模，以提供具有间隙的图案化掩模。图案化露出集成电路间的半导体晶圆区域。接着经由图案化掩模的间隙蚀刻半导体晶圆，以形成单粒化集成电路。接着以紫外(UV)光照射UV-可硬化黏着膜。接着自承载基板取下单粒化集成电路。
故揭示使用UV-可硬化黏着膜的激光及等离子体蚀刻晶圆切割。根据本发明实施例，方法包括以下步骤：形成掩模于半导体晶圆上。半导体晶圆利用UV-可硬化黏着膜耦接至承载基板。掩模覆盖及保护集成电路。以激光划线工艺图案化掩模，以提供具有间隙的图案化掩模。图案化露出集成电路间的半导体晶圆区域。接着经由图案化掩模的间隙蚀刻半导体晶圆，以形成单粒化集成电路。接着以紫外(UV)光照射UV-可硬化黏着膜。接着自承载基板取下单粒化集成电路。在一实施例中，以UV光照射UV-可硬化黏着膜包含使UV-可硬化黏着膜的黏着性减低至少约90％。

Claims (13)

1.一种切割半导体晶圆的方法，所述半导体晶圆包含多个集成电路，所述方法包含以下步骤：
形成掩模于所述半导体晶圆上，所述半导体晶圆利用紫外-可硬化黏着膜耦接至承载基板，所述掩模覆盖并保护所述集成电路；
以激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模，而露出所述半导体晶圆在所述集成电路之间的区域；
经由所述图案化掩模中的所述间隙蚀刻所述半导体晶圆，以形成单粒化集成电路；
在蚀刻所述半导体晶圆后，移除所述掩模；
在移除所述掩模后，涂铺紫外-可硬化保护层至所述单粒化集成电路；
在移除所述掩模后，以紫外光照射所述紫外-可硬化黏着膜；及
自所述承载基板取下所述单粒化集成电路。
2.如权利要求1所述的方法，其特征在于，以紫外光照射所述紫外-可硬化黏着膜的步骤包含以下步骤：使所述紫外-可硬化黏着膜的黏着性减低至少90％。
3.如权利要求1所述的方法，其特征在于，所述承载基板对紫外光具透光性，且以紫外光照射所述紫外-可硬化黏着膜的步骤包含以下步骤：通过所述承载基板照射至所述紫外-可硬化黏着膜。
4.如权利要求1所述的方法，其特征在于，进一步包含以下步骤：
在照射所述紫外-可硬化黏着膜前，涂铺所述紫外-可硬化保护层至所述单粒化集成电路。
5.如权利要求1所述的方法，其特征在于，所述紫外-可硬化黏着膜是双面带，所述双面带包含承载膜置于二个黏着层之间。
6.如权利要求5所述的方法，其特征在于，所述承载膜包含聚氯乙烯，且所述二个黏着层是基于丙烯酸的黏着层。
7.如权利要求1所述的方法，其特征在于，所述半导体晶圆具有在100微米至600微米的范围内的厚度。
8.如权利要求1所述的方法，其特征在于，以所述激光划线工艺图案化所述掩模的步骤包含以下步骤：利用基于飞秒的激光划线工艺来图案化，且其中经由所述图案化掩模中的所述间隙蚀刻所述半导体晶圆的步骤包含以下步骤：使用高密度等离子体蚀刻工艺。
9.一种用于切割半导体晶圆的系统，所述半导体晶圆包含多个集成电路，所述系统包含：
工作接口；
激光划线设备，所述激光划线设备耦接所述工作接口；
等离子体蚀刻腔室，所述等离子体蚀刻腔室耦接所述工作接口；及
紫外照射站，所述紫外照射站耦接所述工作接口，所述紫外照射站经配置以削弱紫外-可硬化黏着膜和被涂铺至所述多个集成电路的紫外-可硬化保护层的黏着性。
10.如权利要求9所述的系统，其特征在于，所述紫外照射站经配置以将所述紫外-可硬化黏着膜的黏着性减低至少90％。
11.一种切割半导体晶圆的方法，所述半导体晶圆包含多个集成电路，所述方法包含以下步骤：
形成掩模于硅基板上，所述硅基板利用紫外-可硬化黏着膜耦接至承载基板，所述掩模覆盖并保护置于所述硅基板上的集成电路，所述集成电路包含二氧化硅层，所述二氧化硅层置于低K材料层和铜层上；
以激光划线工艺图案化所述掩模、所述二氧化硅层、所述低K材料层和所述铜层，以露出所述硅基板在所述集成电路之间的区域；
经由所露出区域蚀刻所述硅基板，以形成单粒化集成电路；
在蚀刻所述硅基板后，移除所述掩模；
在移除所述掩模后，涂铺紫外-可硬化保护层至所述单粒化集成电路；
在移除所述掩模后，以紫外光照射所述紫外-可硬化黏着膜；及
自所述承载基板取下所述单粒化集成电路。
12.如权利要求11所述的方法，其特征在于，以紫外光照射所述紫外-可硬化黏着膜的步骤包含以下步骤：使所述紫外-可硬化黏着膜的黏着性减低至少90％。
13.如权利要求11所述的方法，其特征在于，所述承载基板对紫外光具透光性，且以紫外光照射所述紫外-可硬化黏着膜的步骤包含以下步骤：通过所述承载基板照射至所述紫外-可硬化黏着膜。
CN201380021247.5A 2012-04-24 2013-04-15 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割 Active CN104246986B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261637506P 2012-04-24 2012-04-24
US61/637,506 2012-04-24
US201261663397P 2012-06-22 2012-06-22
US61/663,397 2012-06-22
US13/847,964 US8946057B2 (en) 2012-04-24 2013-03-20 Laser and plasma etch wafer dicing using UV-curable adhesive film
US13/847,964 2013-03-20
PCT/US2013/036657 WO2013162936A1 (en) 2012-04-24 2013-04-15 Laser and plasma etch wafer dicing using uv-curable adhesive film

Publications (2)

Publication Number Publication Date
CN104246986A CN104246986A (zh) 2014-12-24
CN104246986B true CN104246986B (zh) 2019-01-18

Family

ID=49380480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021247.5A Active CN104246986B (zh) 2012-04-24 2013-04-15 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割

Country Status (6)

Country Link
US (1) US8946057B2 (zh)
JP (1) JP5926448B2 (zh)
KR (1) KR101595916B1 (zh)
CN (1) CN104246986B (zh)
TW (1) TWI521584B (zh)
WO (1) WO2013162936A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
WO2015175322A1 (en) * 2014-05-16 2015-11-19 Applied Materials, Inc. Carrier with thermally resistant film frame for supporting wafer during singulation
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US10692765B2 (en) * 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
CN105336581A (zh) * 2015-11-04 2016-02-17 株洲南车时代电气股份有限公司 功率半导体器件制作方法及装置
US20170256432A1 (en) * 2016-03-03 2017-09-07 Nexperia B.V. Overmolded chip scale package
WO2017176213A1 (en) * 2016-04-08 2017-10-12 Heptagon Micro Optics Pte. Ltd. Thin optoelectronic modules with apertures and their manufacture
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
JP7045447B2 (ja) * 2018-04-17 2022-03-31 株式会社日立ハイテク 顕微鏡用スライドの製造方法、観察方法及び分析方法
US11068633B2 (en) 2018-08-31 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fault diagnostics
CN109894725B (zh) * 2018-11-30 2021-11-02 全讯射频科技(无锡)有限公司 一种等离子切割实现超窄切割道的工艺
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701435A (zh) * 2003-01-23 2005-11-23 松下电器产业株式会社 制造半导体器件的方法和用于切割半导体晶片的切割装置
CN1913113A (zh) * 2005-08-10 2007-02-14 株式会社瑞萨科技 半导体器件及其制造方法
CN101366113A (zh) * 2006-10-06 2009-02-11 松下电器产业株式会社 半导体芯片制作方法
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH0987608A (ja) * 1995-09-11 1997-03-31 Minnesota Mining & Mfg Co <3M> 水系接着剤組成物、接着フィルム、および接着フィルムの製造方法
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
JPH1053746A (ja) * 1996-08-09 1998-02-24 Oji Paper Co Ltd 保護フィルム剥離方法
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR100878408B1 (ko) 2007-07-04 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키징 방법
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100015782A1 (en) 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP5352777B2 (ja) * 2009-01-30 2013-11-27 パナソニック株式会社 水晶デバイスの製造方法
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
CN105140136B (zh) * 2009-03-30 2018-02-13 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5569243B2 (ja) * 2010-08-09 2014-08-13 ソニー株式会社 半導体装置及びその製造方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701435A (zh) * 2003-01-23 2005-11-23 松下电器产业株式会社 制造半导体器件的方法和用于切割半导体晶片的切割装置
CN1913113A (zh) * 2005-08-10 2007-02-14 株式会社瑞萨科技 半导体器件及其制造方法
CN101366113A (zh) * 2006-10-06 2009-02-11 松下电器产业株式会社 半导体芯片制作方法
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip

Also Published As

Publication number Publication date
TWI521584B (zh) 2016-02-11
JP2015520942A (ja) 2015-07-23
WO2013162936A1 (en) 2013-10-31
KR20150014462A (ko) 2015-02-06
KR101595916B1 (ko) 2016-02-19
TW201401358A (zh) 2014-01-01
CN104246986A (zh) 2014-12-24
US8946057B2 (en) 2015-02-03
JP5926448B2 (ja) 2016-05-25
US20130280890A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
CN104246986B (zh) 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
CN104169040B (zh) 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
CN104412367A (zh) 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法
TW201405646A (zh) 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻
CN104412368A (zh) 运送切割晶圆的方法
CN104395988A (zh) 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽
CN104662653A (zh) 于薄膜框架晶圆应用中利用部分预固化uv离型切割胶带的激光与等离子体蚀刻的晶圆切割
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
CN105814666A (zh) 用于划切晶片的方法与载具
CN109155280A (zh) 用于混合式激光划线及等离子体蚀刻晶片切单处理的蚀刻掩模
TW201603170A (zh) 用於在切單期間支撐晶圓的具有抗熱薄膜框架的載具
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant