CN101366113A - 半导体芯片制作方法 - Google Patents

半导体芯片制作方法 Download PDF

Info

Publication number
CN101366113A
CN101366113A CNA2007800021453A CN200780002145A CN101366113A CN 101366113 A CN101366113 A CN 101366113A CN A2007800021453 A CNA2007800021453 A CN A2007800021453A CN 200780002145 A CN200780002145 A CN 200780002145A CN 101366113 A CN101366113 A CN 101366113A
Authority
CN
China
Prior art keywords
semiconductor wafer
semiconductor chip
boundary trench
plasma
rete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800021453A
Other languages
English (en)
Other versions
CN101366113B (zh
Inventor
有田洁
土师宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101366113A publication Critical patent/CN101366113A/zh
Application granted granted Critical
Publication of CN101366113B publication Critical patent/CN101366113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在由管芯附着膜4和UV带5形成的膜层6已经设置在半导体晶片1上作为掩模之后，用于分割形成于电路图案形成面1a上的半导体元件2的边界槽7形成于膜层6内，由此使半导体晶片1的表面露出。半导体晶片1的在边界槽7内的露出表面1c通过氟基气体的等离子体被蚀刻，且半导体晶片1沿着边界槽7划片成半导体芯片1’。

Description

半导体芯片制作方法
技术领域
本发明涉及使用等离子体切割来划片半导体晶片的用于制作半导体芯片的半导体芯片制作方法。
背景技术
用于制作半导体的相关技术工艺包括：在半导体晶片的电路图案形成面上形成多个半导体元件，以及随后通过机械方式划片(切断)半导体晶片从而将半导体元件相互分离。通过环氧树脂基液体粘合剂，所制作的半导体芯片结合到引线框、基板等。然而，最近已经使用称为管芯附着膜(die attachfilm，DAF)的膜状粘合剂，这种膜状粘合剂连同薄的半导体芯片易于处理。
在机械切割半导体晶片之前，管芯附着膜贴附到半导体晶片的背面(即，与电路图案形成面相对的表面)并和半导体晶片一起被机械切割。为此，每个划片的半导体芯片具有尺寸基本上与该半导体芯片相同的管芯附着膜，且半导体芯片可以原样地结合到引线框、基板等。
等离子体划片是一种对半导体晶片不施加负荷的划片技术，最近作为可进行划片操作而不对半导体晶片产生弯曲、翘曲等的技术而受到注意，其中半导体晶片厚度已经减小到几十微米左右。等离子体划片包括在形成于半导体晶片上方的抗蚀剂膜内形成分割半导体元件的边界槽，以及通过氟基气体等离子体来蚀刻(雕刻)通过该边界槽露出的半导体晶片的表面，由此将半导体晶片分离成半导体芯片。除了通过曝光和显影由此曝光的掩模图案来转移掩模图案的光刻方法，其中在该掩模图案中将蚀刻形成半导体元件之间的边界(相邻半导体元件之间的区域)，通过发射激光束到半导体元件之间的区域来切割抗蚀剂膜的方法在形成边界槽方面是已知的(专利文献1)。由于后一种方法不需要使用昂贵的曝光转移设备，等离子体划片可以低成本地进行。使用管芯附着膜替代抗蚀剂膜也已经被提出(专利文献2)。
[专利文献1]JP-A-2005-191039
[专利文献2]JP-A-2006-210577
[专利文献3]JP-A-2005-203401
[专利文献4]JP-A-2005-294535
发明内容
附带地，当管芯附着膜暴露于温度为100℃以上的高温环境时，通常进行固化反应，由此该膜不能发挥作为结合剂的充分功能。为此，如专利文献2所述的在进行等离子体划片之前贴附半导体晶片是不现实的。同时，当尝试通过管芯附着膜使等离子体划片后的半导体芯片进行结合，在通过等离子体划片将半导体晶片分离为多件半导体芯片之后，小片的管芯附着膜贴附到每个半导体芯片，且如此贴附的小片的管芯附着膜必需成形为半导体芯片的尺寸。然而，对贴附到微小半导体芯片的小片的管芯附着膜的精确成形极为困难，且使用管芯附着膜来达成等离子体划片和结合实际上已经遇到困难。
再者，等离子体划片还产生这样的问题，即，在抗蚀剂膜的灰化工艺(灰化除去)中产生的有机化合物污染等离子体处理用真空腔，且针对该问题的措施成为紧迫的需要。
由此，本发明旨在提供一种半导体芯片制作方法，该方法使得可以通过管芯附着膜来达成等离子体划片和结合这二者，且使得可以防止等离子体处理用真空腔内部的污染。
根据本发明，一种半导体芯片制作方法，包括：加载掩模(masking)步骤，在半导体晶片的与电路图案形成面相对的掩模形成面上设置膜层作为掩模，其中该膜层是由将固定到该掩模形成面的管芯附着膜以及将贴附到该管芯附着膜的外表面的耐热膜形成；边界槽形成步骤，在设置于该半导体晶片上的该膜层内形成边界槽，该边界槽用于分割形成于该半导体晶片的该电路图案形成面上的半导体元件，由此使该半导体晶片的表面通过该边界槽露出；以及等离子体蚀刻步骤，使用氟基气体的等离子体来蚀刻通过该边界槽露出的该半导体晶片的表面，由此沿着该边界槽将该半导体晶片分离成半导体芯片。
此外，半导体芯片制作方法可包括：在加载掩模步骤之前，用于保护该半导体元件的保护膜贴附在该半导体晶片的该电路图案形成面上；在该等离子体蚀刻步骤之后，管芯结合带贴附到该膜层的外表面；以及该保护膜从该半导体晶片的该电路图案形成面除去。
此外，半导体芯片制作方法可包括：在该等离子体蚀刻步骤之后实施与粘合力减小步骤相关的工艺，用于减小作用于管芯附着膜和耐热膜之间的粘合力。
此外，半导体芯片制作方法可包括：与粘合力减小步骤相关的工艺是在从该半导体晶片的该电路图案形成面除去该保护膜之后实施。
此外，半导体芯片制作方法可包括由UV带形成该耐热膜。
此外，半导体芯片制作方法可包括：在该边界槽形成步骤中在该膜层内形成该边界槽是通过使用激光束切割该膜层来实施的。
此外，半导体芯片制作方法可包括：在该边界槽形成步骤和该等离子体蚀刻步骤之间实施与边界槽表面平滑步骤相关的工艺，通过氧气气体的等离子体或者包含氧气作为主要成份的气体混合物的等离子体来平滑在该膜层内形成的该边界槽的表面。
根据本发明，由将固定到掩模形成面的管芯附着膜以及将贴附到管芯附着膜的外表面的耐热膜形成的膜层设置于半导体晶片的与电路图案形成面相对的掩模形成面，作为掩模，且半导体晶片进行等离子体蚀刻。在等离子体蚀刻完成的时间点，尺寸基本上等于半导体芯片的管芯附着膜仍贴附到每个半导体芯片。因此，根据本发明，无需在等离子体切割之后将小片的管芯附着膜贴附到半导体芯片或者将如此贴附的管芯附着膜进一步成形为半导体芯片的尺寸，如现有技术中那样。在等离子体蚀刻步骤之后，半导体芯片可以原样地结合到引线框、基板等，只要粘合力作用于管芯附着膜和耐热膜之间。相应地，涉及使用管芯附着膜4的等离子体蚀刻和结合二者可以同时进行。
在除去耐热膜之后，在等离子体蚀刻中用作掩模的管芯附着膜原样地用作引线框、基板等的粘合剂。相应地，在现有技术的等离子体切割中不可缺少的除去(灰化)抗蚀剂膜的步骤变得不需要，且在除去抗蚀剂膜的过程中会引起的等离子体处理用真空腔内部的污染可以得到避免。
附图说明
图1为本发明实施例的半导体芯片制作方法的实施中使用的激光束加工设备的透视图；
图2为本发明实施例的半导体芯片制作方法的实施中使用的等离子体处理设备的断面图；
图3A至3D为描述本发明实施例的半导体芯片制作方法的工艺的视图；
图4A至4C为描述本发明实施例的半导体芯片制作方法的工艺的视图；
图5A至5D为描述本发明实施例的半导体芯片制作方法的工艺的视图；
图6A至6D为描述本发明实施例的半导体芯片制作方法的工艺的视图；
图7为示出本发明实施例的半导体芯片制作方法的工艺顺序的流程图；以及
图8A和8B为示出本发明实施例的半导体芯片制作方法中边界槽表面的平滑工艺之前和之后得到的边界槽的表面变化的视图。
具体实施方式
下面参考附图描述本发明实施例。首先参考图1和图2来描述本发明实施例的半导体芯片制作方法的实施中使用的激光束加工设备10和等离子体处理设备30的配置。
在图1，激光束加工设备10包括：晶片保持部11，用于将作为处理对象的半导体晶片1保持在水平位置；移动板12，以可移动方式设置在晶片保持部11上方的升高位置；激光发射部13和相机14，固定到移动板12；移动机构15，用于移动移动板12；激光发生部16，用于引起激光发射部13发生激光束；控制部17，用于控制移动机构15的驱动以及由激光发生部16执行的激光束发生；识别部18，用于根据相机14捕获的图像来识别半导体晶片1的位置；以及操作输入部19，用于传递操作信号和输入信号到控制部17。
晶片保持部11具有例如真空吸盘(vacuum chuck)的固定保持工具，用于将半导体晶片1固定保持在晶片保持部的上表面上，且半导体晶片1通过该固定保持工具按照上表面朝上的方式被固定保持，其中该上表面进行激光加工。移动板12的移动由控制部17通过移动机构15来控制，且固定到移动板12的激光发射部13和相机14在半导体晶片1上方三维地移动。激光发生部16引起激光发射部13在控制部17的控制之下发生激光束13a，且由激光发射部13发生的激光束13a向下辐射。相机14通过红外辐射捕获置于该相机正下方位置的半导体晶片1的图像。识别部18从相机14捕获的图像识别半导体晶片1的位置，并将最终得到的有关半导体晶片1的位置信息发送到控制部17。依据从识别部18发送的有关半导体晶片1的位置信息，控制部17确定半导体晶片1和激光发射部13之间的位置关系，并计算使用激光发射部13发射的激光束13a来照射的位置。操作输入部19向控制部17提供用于移动机构15的操作信号、与激光发生部16的操作有关的输入信号等。
在图2，等离子体处理设备30是由下述构成：真空腔31；下电极32和上电极33，设置在真空腔31内；高频电源部34，用于施加高频电压到下电极32；冷却单元35，用于在下电极32内循环冷却剂；气体供给通道36，从上电极33的内部延伸到真空腔31的外部并且在真空腔31的外部分为两支(bifurcated)；氧气气体供给部37，连接到该分为两支的气体供给通道36的一个分支通道(下文中称为第一分支通道36a)；氟基气体供给部38，连接到分为两支的气体供给通道36的另一个分支通道(下文中称为第二分支通道36b)；第一开闭阀39和第一流量控制阀40，置于第一分支通道36a内的任意点；以及第二开闭阀41和第二流量控制阀42，置于第二分支通道36b内的任意点。
真空腔31的内部为用于对半导体晶片1进行等离子体处理的封闭空间。下电极32按照用于保持半导体晶片1的下电极的表面朝上的方式布置于真空腔31内，上电极33按照上电极的下表面面向下电极32上方的下电极32的上表面的方式布置。
由真空吸盘、静电吸附机构等构成的晶片保持机构(未示出)，以及由电绝缘材料形成的环形框架32a设置在下电极32的上表面上。半导体晶片1按照下述方式被支撑，即，进行等离子体处理的晶片的表面朝上取向且晶片的周围被框架32a围绕；并通过晶片保持机构固定在下电极32的上表面上。
氧气气体(也可以采用包含氧气作为主要成份的气体混合物)被密封在氧气气体供给部37内。当第一开闭阀39开启(即，第二开闭阀41闭合)时，氧气气体通过第一分支通道36a和气体供给通道36供给到上电极33。从氧气气体供给部37供给到上电极33的氧气气体的流量是通过调整第一流量控制阀40的开启程度来调节。此外，例如六氟化硫(SF6)等的氟基气体密封在氟基气体供给部38内。当第二开闭阀41开启(第一开闭阀39闭合)时，氟基气体通过第二分支通道36b和气体供给通道36供给到上电极33。从氟基气体供给部38供给到上电极33的氟基气体的流量是通过第二流量控制阀42的开启程度来调节。
平板状多孔板33a设置在上电极33的下表面上。通过气体供给通道36供给的氧气气体和氟基气体通过多孔板33a而均匀地喷洒在下电极32的上表面上。
接着，将参考图3至6所示的描述性流程图和图7所示的流程图来描述半导体芯片的制作方法。在图3A，多个半导体元件2形成于半导体晶片1的电路图案形成面1a上且可以分离为多个半导体芯片，只要相邻半导体元件2之间的边界部(相邻半导体元件2之间的区域)被切断。
为了由半导体晶片1制作半导体芯片，片状保护膜(例如，UV带)3贴附到半导体晶片1的电路图案形成面1a(图7所示的保护膜贴附步骤S1)，如图3B所示。
如图3C所示，在完成与保护膜贴附步骤S1相关的工艺之后，通过研磨设备50来研磨半导体晶片1的背面，即，与电路图案形成面1a相对的表面(图7所示的背面研磨步骤S2)。研磨设备50是由旋转台51和研磨头53构成，其中半导体晶片1按照半导体晶片的背面朝上的方式布置在旋转台51的上表面上，研磨头53布置在旋转台51上方且研磨布52贴附到研磨头53的下表面。研磨布52通过研磨头53压抵半导体晶片1背面(如图3C的箭头A所示)，且研磨头53在水平面内摇摆(如图3C箭头D所示)，同时旋转台51和研磨头53绕垂直轴旋转(如图3C箭头B和C所示)。结果，得到通过背面研磨而将厚度减小到约100至30μm的半导体晶片1(图3D)。
如图4A所示，在完成与背面研磨步骤S2相关的工艺之后，膜层6由将固定到掩模形成面1b的管芯附着膜4以及用作耐热膜的将贴附到管芯附着膜4的外表面的UV带5形成，膜层6设置于半导体晶片1的与电路图案形成面1a相对的掩模形成面1b(即，半导体晶片1的背面)上，在稍后描述的等离子体蚀刻步骤S7中用作掩模。在加载掩模步骤S3，UV带5先前贴附到其外表面的管芯附着膜4也可以贴附到1。首先，仅管芯附着膜4贴附到半导体晶片1，且随后UV带5也可以贴附到管芯附着膜4的外表面。
在完成与加载掩模步骤S3相关的工艺之后，半导体晶片1置于激光束加工设备10的晶片保持部11。此时，其上设置有膜层6的半导体晶片1的表面朝上取向。如图4B和4C所示，激光束13a照射在膜层6的半导体元件2之间的边界部(即，相邻半导体元件2之间的区域)上，以由此切断位于边界部的膜层6。因此，分割半导体元件2的边界槽7形成于膜层6内(图7所示的边界槽形成步骤S4)。
进行激光加工，同时激光束13a相对于半导体晶片1移动。与边界槽7的位置有关的数据存储于激光束加工设备10的工作数据存储部20，且控制部17依据存储于工作数据存储部20内的数据来移动激光发射部13。具体而言，控制部17将通过相机14和识别部18使用激光束13a照射的位置与存储于工作数据存储部20内的与边界槽7位置相关的数据进行比较，且移动机构15按照下述方式被驱动，即，使用激光束13a照射的位置沿着存储于工作数据存储部20内的边界槽7移动。与边界槽7的宽度有关的数据也存储于工作数据存储部20。当致使激光发射部13发射激光束13a时，控制部17通过改变激光发射部13的输出来调整激光束13a的束尺寸，使得实际形成的边界槽7的宽度略小于存储于工作数据存储部20中的边界槽7的宽度。
在完成与边界槽形成步骤S4相关的工艺之后，半导体晶片1从激光束加工设备10的晶片保持部11移除；如此移除的半导体晶片传送到等离子体处理设备30的真空腔31；并且半导体晶片1固定在下电极32的上表面上(图7的晶片移入步骤S5)。此时，其上设置有膜层6的半导体晶片1的表面朝上取向。
在该阶段，激光加工的边界槽7的表面呈现不规则的尖锐锯齿形状。术语“边界槽7的表面”是指通过激光束13a切割膜层6形成的膜层6的两个彼此相对的切割面6a以及通过边界槽7露出且介于两个切割面6a之间的半导体晶片1的表面1c(见图4C的部分放大图)。边界槽7的表面呈现尖锐锯齿形状的原因为：通过激光束13a切割膜层6而在切割面6a中出现不规则部分6b；在切割膜层6时飞散的膜层6的残渣6c附着到边界槽7的表面；等等(图8A)。
如果在这种状态立即执行等离子体蚀刻，半导体芯片的切割侧面也会变得锯齿状，且应力集中容易发生。因此，当半导体晶片1移入真空腔31时，在边界槽形成步骤S4中形成不规则形状的边界槽7的表面通过在真空腔31内产生的氧气气体的等离子体来平滑，之后执行等离子体蚀刻(图7所示的边界槽表面平滑步骤S6)。
在边界槽表面平滑步骤S6，首先，等离子体处理设备30的第一开闭阀39开启而第二开闭阀41闭合，且氧气气体从氧气气体供给部37供给到上电极33。结果，氧气气体从上电极33通过多孔板33a喷洒到半导体晶片1的上表面上。高频电源部34在该状态下被驱动以将高频电压施加到下电极32，由此氧气气体的等离子体Po形成于下电极32和上电极33之间(图5A)。氧气气体的等离子体Po为有机物质，且因此灰化除去膜层6(UV带5和管芯附着膜4)，且因此边界槽7的表面被平滑(图5B和8B)。
具体而言，边界槽7的表面通过下述被平滑：通过氧气气体(或者包含氧气气体作为主要成份的气体混合物)的等离子体Po从边界槽7的表面除去不规则部分6b(膜层6的两个彼此相对的表面6a)；除去附着到边界槽7表面的膜层6残渣6c；以及使边界槽7的表面的不规则部分6b变得均匀，从而增加不规则部分6b的不规则之间的周期(见图8B)。在边界槽7的表面通过氧气气体的等离子体来平滑期间，冷却单元35被驱动以在下电极32内循环冷却剂，由此防止由等离子体的热量导致的半导体晶片1温度上升。
膜层6暴露于氧气气体的等离子体Po的时间越长，膜层6灰化除去的进程越快。然而，在边界槽表面平滑步骤S6中，膜层6暴露于氧气气体的等离子体Po的时间长度设置为平滑膜层6的边界槽7表面所需的最小时间长度。作为曝光时间的指标，膜层6的外表面除去约1至3μm所对应的时间长度是优选的。
在完成与边界槽表面平滑步骤S6相关的工艺之后，执行等离子体蚀刻，通过氟基气体的等离子体将半导体晶片1沿边界槽7分离为半导体芯片(图7所示的等离子体蚀刻步骤S7)。此时，设置于半导体晶片1上的膜层6作为掩模。
在等离子体蚀刻步骤S7，第二开闭阀41开启，而第一开闭阀39仍从开启位置切换到闭合位置，由此从氟基气体供给部38将氟基气体供给到上电极33。结果，氟基气体从上电极33通过多孔板33a喷洒到半导体晶片1的上表面。当高频电源部34在这种状态下被驱动以将高频电压施加到下电极32时，氟基气体的等离子体Pf形成于下电极32和上电极33之间(图5C)。
由于如此形成的氟基气体的等离子体Pf蚀刻通过边界槽7露出且由硅制成的半导体晶片1的表面1c，半导体晶片1沿着边界槽7通过一个操作被切割，由此形成多个半导体芯片1’(图5D)。在被氟基气体的等离子体Pf蚀刻的半导体晶片1的表面1c中间，冷却单元35被驱动以在下电极32内循环冷却剂，由此防止由于等离子体的热量导致的半导体晶片1的温度上升。由于边界槽7的表面在先前步骤(边界槽表面平滑步骤S6)中已经被平滑，通过等离子体蚀刻形成的半导体晶片1的切割面，即半导体芯片1’的侧面，变得平坦。此外，由于等离子体蚀刻是从作为开始点的边界槽7开始的，每个切割的半导体芯片1’的尺寸基本上等于贴附到每个半导体芯片1’的管芯附着膜4。
在完成与等离子体蚀刻步骤S7相关的工艺之后，半导体晶片1(即，通过保护膜3仍连接在一起的切割的半导体芯片1’)被移出真空腔31(图7所示的晶片移出步骤S8)。在从真空腔31移出半导体晶片1之后，半导体晶片1按照贴附有保护膜3的晶片侧面向上的方式来布置，如图6A所示，且管芯结合带8在晶片的下表面贴附到UV带5(图7所示的结合带贴附步骤S9)。
在完成与结合带贴附步骤S9相关的工艺之后，贴附到半导体晶片1的电路图案形成面1a的保护膜3通过牵拉而除去，如图6B所示(图7所示的保护膜除去步骤S10)。结果，尺寸基本上等于半导体芯片1’的管芯附着膜4设置于每个半导体芯片1’的下表面(即，半导体晶片1的背面)。通过作用于管芯附着膜4和UV带5之间的粘合力以及作用于UV带5和管芯结合带8之间的粘合力，半导体芯片1’通过管芯附着膜4保持在管芯结合带8的上表面上。
在完成与保护膜除去步骤S10相关的工艺之后，管芯附着膜4和耐热膜(UV带5)之间的粘合力减小(粘合力减小步骤S11)。当耐热膜为如本实施例所述的UV带5时，通过将UV带5暴露于UV辐射，由此在粘合力减小步骤S11中执行减小作用于管芯附着膜4和耐热膜之间的粘合力的工艺(图6C)。作用于管芯附着膜4的UV带5的粘合力在粘合力减小步骤S11中被削弱，且管芯附着膜4设置于其下表面上的各个半导体芯片1’可以容易地从管芯结合带8脱落。半导体芯片1’—如上所述具有管芯附着膜4且已经从管芯结合带8脱落—通过未示出的拾取机构被拾取并结合到引线框、基板等。
如上所述，根据本实施例的半导体芯片制作方法，由将固定到掩模形成面1b的管芯附着膜4以及用作耐热膜的将贴附到管芯附着膜4的外表面的UV带5形成的膜层6，作为掩模设置于半导体晶片1的与电路图案形成面1a相对的掩模形成面1b；且半导体晶片1进行等离子体蚀刻。在与等离子体蚀刻步骤S7相关的工艺完成的时间点，尺寸基本上等于半导体芯片1’的管芯附着膜4仍贴附到每个半导体芯片1’。因此，根据本实施例的半导体芯片制作方法，无需在等离子体切割之后将小片的管芯附着膜贴附到半导体芯片或者将如此贴附的管芯附着膜进一步成形为半导体芯片的尺寸，如现有技术中那样。在等离子体蚀刻步骤S7之后，半导体芯片可以原样地结合到引线框、基板等，只要粘合力作用于管芯附着膜4和UV带5之间。相应地，涉及使用管芯附着膜4的等离子体蚀刻和结合二者可以同时进行。
在除去耐热膜(UV带5)之后，在等离子体蚀刻步骤S7中用作掩模的管芯附着膜4原样地用作引线框、基板等的粘合剂。相应地，在现有技术的等离子体切割中不可缺少的除去(灰化)抗蚀剂膜的步骤变得不需要，且在除去抗蚀剂膜的过程中会引起的等离子体处理用真空腔31内部的污染可以得到避免。
本实施例的半导体芯片制作方法主要特征在于UV带5被使用，而结合到外表面的管芯附着膜4用作掩模。
由于管芯附着膜4一般不耐热且在暴露于80℃以上的温度环境时并不呈现足够的结合剂功能，使用管芯附着膜作为在高温环境下实施的等离子体蚀刻的掩模通常不会被想到。然而，本专利申请的发明人发现，几十是在高温环境下进行的等离子体蚀刻期间，管芯附着膜4的温度可以保持在等于或者低于80℃的温度，只要贴附到半导体晶片1的管芯附着膜4的外表面覆盖有耐热膜(UV带5为一个例子)，并最终完成本发明。通过使用UV带5覆盖管芯附着膜4，可以防止管芯附着膜4上升到80℃以上的高温。然而，只要如本实施例所述通过冷却单元35来冷却半导体晶片1，则可以更容易地防止管芯附着膜4的温度上升。
对于本实施例的半导体芯片制作方法的情形，只要在加载掩模步骤S3之前，用于保护半导体元件2的保护膜3贴附到半导体晶片1的电路图案形成面1a；在等离子体蚀刻步骤S7之后，管芯结合带8贴附到膜层6的外表面；以及保护膜3从半导体晶片1的电路图案形成面1a除去，则制作在电路图案形成面1a上的半导体元件2可以通过保护膜3得到可可靠地保护。再者，即使在除去保护膜3之后，半导体芯片1’可以通过管芯结合带8被统一处理。相应地，在切割之后，半导体芯片1’可以容易地处理。
此外，在现有技术中，当半导体芯片管芯结合到引线框、基板等时，用于管芯结合目的的粘合剂(对应于本实施例的管芯附着膜4)变得液化且沿着半导体芯片的侧面蠕变到上表面，这反过来引起用于拾取半导体芯片的电子部件安装设备的喷嘴污损的问题(该问题随着半导体芯片的薄型化而变得显著)。根据本实施例的半导体芯片制作方法，管芯附着膜4的外围直接暴露于激光束或等离子体。因此，在外围的固化反应进行得比中心快，且外围固化得比中心部分更硬。为此，在管芯结合时由于过度液化引起的粘合剂蠕变得以避免，且现有技术的问题可以得以解决。
目前为止已经描述了本发明的优选实施例，不过本发明不限于前述实施例。例如，在先前实施例中，膜层6通过激光束13a切割，以由此形成边界槽7。也可以采样这样的方法，即，使用高速旋转的圆盘状刀片来切割膜层6。然而，根据该方法，随着边界槽的数目增大，与使用激光束13a的情形相比，生产率劣化。相应地，如本实施例所述的使用激光束13a是优选的。
只要膜层6(即，管芯附着膜4和耐热膜)可以由光敏材料形成，边界槽7也可以甚至通过光刻方法来形成，在该方法中，掩模图案—其中半导体元件2之间的边界区域(即，相邻半导体元件2之间的区域)被蚀刻—通过曝光和显影而转移到抗蚀剂膜上。然而，从不需要昂贵的曝光设备的角度出发，先前实施例所述的激光加工方法可以说是优选的。对于激光加工的情形，边界槽7的表面呈现锐角锯齿的不规则形状，如前所述。相应地，优选地在边界槽形成步骤S4和等离子体蚀刻步骤S7之间实施与边界槽表面平滑步骤S6相关的工艺，通过氧气气体的等离子体或者包含氧气作为主要成份的气体混合物的等离子体来平滑在膜层6中形成的边界槽7的表面。
在先前实施例中，UV带用作耐热膜而贴附到管芯附着膜4的外表面。然而，其中的原因在于，UV带具有下述能力特点，即，充分耐受在等离子体蚀刻期间高温环境中的氟基气体的等离子体，以及通过简单的方法例如暴露于UV辐射可以容易地减小作用于管芯附着膜4和UV带之间的粘合力。因此，除了UV带之外的带也可以用作耐热膜，只要该带具有与UV带5相同的性能并通过基底材料和粘合剂组合而形成，其中该基底材料是由能够耐受高温环境中的氟基气体等离子体的材料形成，例如聚烯烃基树脂、聚酰亚胺基树脂等，该粘合剂的粘合力可以通过诸如将UV带暴露于UV辐射的简单方法来减小。
只要用于将管芯结合带8结合到膜层6的粘合剂是由UV固化材料形成，作用于管芯结合带8和膜层6之间的粘合力可以通过暴露于UV辐射而增加。因此，当保护膜3在保护膜除去步骤S10中被除去时，可以防止半导体芯片1’从管芯结合带8脱落。
在前述实施例中，与粘合力减小步骤S11相关的工艺是在保护膜除去步骤S10之后进行。然而，与粘合力减小步骤S11相关的工艺不一定在保护膜除去步骤S10之后，只要半导体晶片1已经切割为各自半导体芯片1’即可。当与粘合力减小步骤S11相关的工艺是在保护膜除去步骤S10之前实施时，在从半导体晶片1的电路图案形成面1a除去保护膜3时，半导体芯片1’可能从管芯结合带8脱落。当与粘合力减小步骤S11相关的工艺尽可能在保护膜除去步骤S10之后进行。
涉及使用管芯附着膜的等离子体切割和结合可以实施，且真空腔内部的污染也可以避免。

Claims (7)

1.一种半导体芯片制作方法，包括：
加载掩模步骤，在半导体晶片的与电路图案形成面相对的掩模形成面上设置膜层作为掩模，其中所述膜层是由将固定到所述掩模形成面的管芯附着膜以及将贴附到所述管芯附着膜的外表面的耐热膜形成；
边界槽形成步骤，在设置于所述半导体晶片上的所述膜层内形成边界槽，所述边界槽用于分割形成于所述半导体晶片的所述电路图案形成面上的半导体元件，由此使所述半导体晶片的表面通过所述边界槽露出；以及
等离子体蚀刻步骤，使用氟基气体的等离子体来蚀刻通过所述边界槽露出的所述半导体晶片的表面，由此沿着所述边界槽将所述半导体晶片分离成半导体芯片。
2.如权利要求1所述的半导体芯片制作方法，其中在加载掩模步骤之前，用于保护所述半导体元件的保护膜贴附在所述半导体晶片的所述电路图案形成面上；在所述等离子体蚀刻步骤之后，管芯结合带贴附到所述膜层的外表面；以及所述保护膜从所述半导体晶片的所述电路图案形成面除去。
3.如权利要求1所述的半导体芯片制作方法，其中在所述等离子体蚀刻步骤之后实施与粘合力减小步骤相关的工艺，用于减小作用于管芯附着膜和耐热膜之间的粘合力。
4.如权利要求3所述的半导体芯片制作方法，其中与粘合力减小步骤相关的工艺是在从所述半导体晶片的所述电路图案形成面除去所述保护膜之后实施。
5.如权利要求1所述的半导体芯片制作方法，其中所述耐热膜是由UV带形成。
6.如权利要求1所述的半导体芯片制作方法，其中在所述边界槽形成步骤中在所述膜层内形成所述边界槽是通过使用激光束切割所述膜层来实施的。
7.如权利要求6所述的半导体芯片制作方法，其中在所述边界槽形成步骤和所述等离子体蚀刻步骤之间实施与边界槽表面平滑步骤相关的工艺，通过氧气气体的等离子体或者包含氧气作为主要成份的气体混合物的等离子体来平滑在所述膜层内形成的所述边界槽的表面。
CN2007800021453A 2006-10-06 2007-10-05 半导体芯片制作方法 Active CN101366113B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006274938A JP4544231B2 (ja) 2006-10-06 2006-10-06 半導体チップの製造方法
JP274938/2006 2006-10-06
PCT/JP2007/070016 WO2008044778A1 (en) 2006-10-06 2007-10-05 Method for fabricating semiconductor chip

Publications (2)

Publication Number Publication Date
CN101366113A true CN101366113A (zh) 2009-02-11
CN101366113B CN101366113B (zh) 2010-12-01

Family

ID=39137042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800021453A Active CN101366113B (zh) 2006-10-06 2007-10-05 半导体芯片制作方法

Country Status (7)

Country Link
US (1) US7767551B2 (zh)
EP (1) EP2038923B1 (zh)
JP (1) JP4544231B2 (zh)
KR (1) KR20090075772A (zh)
CN (1) CN101366113B (zh)
TW (1) TW200818287A (zh)
WO (1) WO2008044778A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104246986A (zh) * 2012-04-24 2014-12-24 应用材料公司 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
CN106057738A (zh) * 2015-04-17 2016-10-26 株式会社迪思科 晶片的分割方法
CN108994450A (zh) * 2017-06-07 2018-12-14 株式会社迪思科 激光加工方法和激光加工装置

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP2008134694A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの付加方法およびｒｆパウダー付加基体シート
JP2008134695A (ja) 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008134816A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダーの励起方法
JP2008135951A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダー含有基体
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
KR101274713B1 (ko) 2009-12-07 2013-06-12 엘지디스플레이 주식회사 인쇄판의 제조 방법 및 그를 이용한 박막 패턴의 제조 방법
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
WO2012074087A1 (ja) 2010-12-03 2012-06-07 株式会社 東芝 自動分析装置
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US9721783B2 (en) * 2012-02-10 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for particle reduction in semiconductor processing
US20130249542A1 (en) * 2012-03-21 2013-09-26 Yang Zhao Foldable substrate
US8834662B2 (en) * 2012-03-22 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of separating wafer from carrier
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI619165B (zh) 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
JP5959069B2 (ja) * 2014-07-14 2016-08-02 国立研究開発法人産業技術総合研究所 半導体プロセス用キャリア
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) * 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
JP2016076595A (ja) * 2014-10-06 2016-05-12 株式会社ディスコ エッチングマスクの形成方法
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
JP6845135B2 (ja) * 2015-11-09 2021-03-17 古河電気工業株式会社 マスク一体型表面保護フィルム
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
ES2930455T3 (es) * 2015-11-09 2022-12-13 Furukawa Electric Co Ltd Cinta de protección de superficie con máscara integrada
JP6716263B2 (ja) * 2016-01-22 2020-07-01 株式会社ディスコ ウエーハの加工方法
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
JP6800213B2 (ja) 2016-03-31 2020-12-16 古河電気工業株式会社 マスク一体型表面保護テープ
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7149517B2 (ja) * 2018-08-27 2022-10-07 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US20230064066A1 (en) * 2021-08-27 2023-03-02 Texas Instruments Incorporated Wafer-level backside layer for semiconductor apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5122449B2 (zh) * 1971-09-03 1976-07-09
JPS5838935B2 (ja) * 1975-02-07 1983-08-26 日本電気株式会社 ハンドウタイハクヘンノセイゾウホウホウ
JPS53121468A (en) * 1977-03-31 1978-10-23 Hitachi Ltd Manufacture for semiconductor device
JPS53147468A (en) * 1977-05-27 1978-12-22 Nec Home Electronics Ltd Production of semiconductor device
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP2005116739A (ja) * 2003-10-07 2005-04-28 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203401A (ja) 2004-01-13 2005-07-28 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP2005294535A (ja) 2004-03-31 2005-10-20 Sekisui Chem Co Ltd ダイアタッチフィルム付きｉｃチップの製造方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
WO2006038713A1 (en) * 2004-10-07 2006-04-13 Showa Denko K.K. Production method for semiconductor device
JP4554384B2 (ja) * 2005-01-27 2010-09-29 株式会社ディスコ ウェーハの分割方法
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104246986A (zh) * 2012-04-24 2014-12-24 应用材料公司 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
CN104246986B (zh) * 2012-04-24 2019-01-18 应用材料公司 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
CN106057738A (zh) * 2015-04-17 2016-10-26 株式会社迪思科 晶片的分割方法
CN108994450A (zh) * 2017-06-07 2018-12-14 株式会社迪思科 激光加工方法和激光加工装置
CN108994450B (zh) * 2017-06-07 2021-10-22 株式会社迪思科 激光加工方法和激光加工装置

Also Published As

Publication number Publication date
JP2008098228A (ja) 2008-04-24
EP2038923B1 (en) 2012-03-07
KR20090075772A (ko) 2009-07-09
CN101366113B (zh) 2010-12-01
EP2038923A1 (en) 2009-03-25
WO2008044778A1 (en) 2008-04-17
JP4544231B2 (ja) 2010-09-15
US20090004780A1 (en) 2009-01-01
TW200818287A (en) 2008-04-16
US7767551B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
CN101366113B (zh) 半导体芯片制作方法
US7964449B2 (en) Method for manufacturing semiconductor chip and method for processing semiconductor wafer
JP3910843B2 (ja) 半導体素子分離方法及び半導体素子分離装置
WO2008123012A1 (en) Method of manufacturing semiconductor chip
US6791164B2 (en) Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
KR20090115039A (ko) 반도체칩의 제조 방법
US7989320B2 (en) Die bonding
US7960829B2 (en) Support structure for use in thinning semiconductor substrates and for supporting thinned semiconductor substrates
US8016973B2 (en) Film bonding method, film bonding apparatus, and semiconductor device manufacturing method
JP2008159985A (ja) 半導体チップの製造方法
JP6105808B2 (ja) ウェハのシンニング方法及び装置
KR102399929B1 (ko) 다이 본더
CN101515565A (zh) 半导体芯片的制造方法
CN109309047A (zh) 处理衬底的方法
CN107452596A (zh) 元件芯片的制造方法
JP2003037085A (ja) レーザ照射を用いた基板切断方法および装置
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
CN111370333B (zh) 晶圆级系统封装方法
JP6775174B2 (ja) 素子チップの製造方法
JP2018056486A (ja) マスクの形成方法及びウエーハの加工方法
JP4997955B2 (ja) 半導体チップの製造方法
JP2022135625A (ja) 半導体チップ、加工ウェハ、および半導体チップの製造方法
JP2008153426A (ja) 半導体チップのボンディング方法
JPH04359556A (ja) マルチ・チップ・モジュールの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant