JP2022135625A - 半導体チップ、加工ウェハ、および半導体チップの製造方法 - Google Patents

半導体チップ、加工ウェハ、および半導体チップの製造方法 Download PDF

Info

Publication number
JP2022135625A
JP2022135625A JP2021035558A JP2021035558A JP2022135625A JP 2022135625 A JP2022135625 A JP 2022135625A JP 2021035558 A JP2021035558 A JP 2021035558A JP 2021035558 A JP2021035558 A JP 2021035558A JP 2022135625 A JP2022135625 A JP 2022135625A
Authority
JP
Japan
Prior art keywords
wafer
forming
chip
semiconductor chip
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021035558A
Other languages
English (en)
Inventor
正武 長屋
Masatake Nagaya
大祐 河口
Daisuke Kawaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Hamamatsu Photonics KK
Priority to JP2021035558A priority Critical patent/JP2022135625A/ja
Priority to US17/680,464 priority patent/US20220285219A1/en
Priority to CN202210202228.3A priority patent/CN115020207A/zh
Publication of JP2022135625A publication Critical patent/JP2022135625A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

【課題】識別用のマークが形成されつつ、割れることを抑制する。【解決手段】ＧａＮウェハ１を用意することと、ＧａＮウェハ１の一面１ａ上にエピタキシャル膜３を形成して複数のチップ形成領域を有する加工ウェハを構成することと、複数のチップ形成領域に半導体素子の一面側素子構成部分を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光Ｌを照射することにより、加工ウェハの面方向に沿ったウェハ用変質層を形成することと、ウェハ用変質層を境界として加工ウェハを分割することにより、加工ウェハを、チップ構成ウェハとリサイクルウェハとに分割することと、チップ構成ウェハから半導体チップを取り出すこととを行う。そして、ＧａＮウェハ１を用意した後であって、分割することの前に、ＧａＮウェハ１または加工ウェハの内部にレーザ光Ｌを照射することにより、内部に、ガリウムが析出したマークＷＭを形成する。【選択図】図１Ｂ

Description

本発明は、窒化ガリウム（以下では、ＧａＮともいう）で構成される半導体チップ、加工ウェハ、および半導体チップの製造方法に関するものである。
従来より、ＧａＮウェハを用いて半導体チップを構成することが知られている。そして、ＧａＮウェハに対し、識別用のマークを形成することが提案されている（例えば、特許文献１参照）。具体的には、このマークを形成することでは、レーザによってＧａＮの表面に窪み部を形成する工程と、窪み部が残るように当該表面を研磨する工程とを行っている。
特開２０１５－１１９０８７号公報
しかしながら、ＧａＮウェハは、非常に割れやすい材料である。このため、ＧａＮウェハに窪み部を形成すると、窪み部を起点として割れることが懸念される。
本発明は上記点に鑑み、識別用のマークが形成されつつ、割れることを抑制できる半導体チップ、加工ウェハ、および半導体チップの製造方法を提供することを目的とする。
上記目的を達成するための請求項１では、半導体素子が形成された半導体チップの製造方法であって、窒化ガリウムで構成され、一面（１ａ）および他面（１ｂ）を有する窒化ガリウムウェハ（１）を用意することと、窒化ガリウムウェハの一面上にエピタキシャル膜（３）を形成することにより、エピタキシャル膜側の面を一面（１０ａ）とすると共に窒化ガリウムウェハ側の面を他面（１０ｂ）とし、一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分（１１）を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、加工ウェハの面方向に沿って、窒素がガリウムから分離されたウェハ用変質層（１５）を形成することと、ウェハ用変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ（３０）と、加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、チップ構成ウェハから半導体チップ（１００）を取り出すことと、を行い、窒化ガリウムウェハを用意した後であって、分割することの前に、ＧａＮウェハまたは加工ウェハの内部にレーザ光（Ｌ）を照射することにより、内部にガリウムが析出したマーク（ＷＭ、ＴＭ）を形成することを行う。
これによれば、加工ウェハの内部にガリウムを析出させたマークを形成しており、窪み部を形成していない。このため、マークを起点として加工ウェハが割れることを抑制できる。
請求項７では、半導体素子が形成された半導体チップ（１００）が構成される加工ウェハであって、一面（１ａ）および一面と反対側の他面（１ｂ）を有する窒化ガリウムウェハ（１）と、窒化ガリウムウェハの一面上に形成されたエピタキシャル膜（３）と、を備え、窒化ガリウムウェハおよびエピタキシャル膜の少なくとも一方には、内部に、析出したガリウムにて構成されるマーク（ＷＭ、ＴＭ）が形成されている。
これによれば、析出したガリウムで加工ウェハの内部にマークが形成されており、窪み部が形成されていない。このため、マークを起点として加工ウェハが割れることを抑制できる。
請求項８では、半導体素子が形成された半導体チップであって、一面（１１０ａ）、および一面と反対側の他面（１１０ｂ）を有し、半導体素子が形成され、窒化ガリウムで構成されるチップ構成基板（１１０）を備え、チップ構成基板には、内部に、析出したガリウムで構成されるマーク（ＴＭ）が形成されている。
これによれば、析出したガリウムで加工ウェハの内部にマークが形成されており、窪み部が形成されていない。このため、マークを起点として半導体チップが割れることを抑制できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体チップの製造工程を示す断面図である。 図１Ａに続く半導体チップの製造工程を示す断面図である。 図１Ｂに続く半導体チップの製造工程を示す断面図である。 図１Ｃに続く半導体チップの製造工程を示す断面図である。 図１Ｄに続く半導体チップの製造工程を示す断面図である。 図１Ｅに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続く半導体チップの製造工程を示す断面図である。 図１Ｇに続く半導体チップの製造工程を示す断面図である。 図１Ｈに続く半導体チップの製造工程を示す断面図である。 図１Ｉに続く半導体チップの製造工程を示す断面図である。 図１Ｊに続く半導体チップの製造工程を示す断面図である。 図１Ｋに続く半導体チップの製造工程を示す断面図である。 チップ用変質層を形成せずにウェハ用変質層を形成した場合の模式図である。 チップ用変質層を形成した後にウェハ用変質層を形成した場合の模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、ＧａＮを含むチップ構成基板１１０に半導体素子が形成された半導体チップ１００の製造方法について説明する。
まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされているＧａＮウェハ１を用意する。例えば、ＧａＮウェハ１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３とされたものが用いられる。ＧａＮウェハ１の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。本実施形態のＧａＮウェハ１は、一面１ａがＧａ面とされ、他面１ｂがＮ面とされている。また、このＧａＮウェハ１は、下記半導体チップ１００の製造工程を行った後では、後述する図１Ｌのリサイクルウェハ４０を再利用することで用意される。
なお、特に図示しないが、ＧａＮウェハ１は、必要に応じて他面１ｂ側が研削、研磨等され、他面１ｂの表面粗さが１０ｎｍ以下とされる。これにより、後述するようにＧａＮウェハ１の他面１ｂ側からレーザ光Ｌを照射した際、ＧａＮウェハ１の他面１ｂでレーザ光Ｌが乱反射することが抑制される。
次に、図１Ｂに示されるように、ＧａＮウェハ１の他面１０ｂからレーザ光Ｌを照射し、ＧａＮウェハ１の内部に、ウェハを識別するためのロット番号等のウェハ用マークＷＭを形成する。具体的には、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸（すなわち、光路）の向きを変えるように配置されたダイクロイックミラー、およびレーザ光を集光するための集光用レンズ（すなわち、集光光学系）、変位可能なステージ等を有するレーザ装置を用意する。そして、ウェハ用マークＷＭを形成する際には、ＧａＮウェハ１をステージに載置し、レーザ光Ｌの集光点がＧａＮウェハ１の内部における所定箇所となるように、ステージ等の位置を調整する。
これにより、ＧａＮウェハ１には、熱エネルギーによってガリウムと窒素とが分解され、窒素がガスとして蒸発すると共にガリウムが析出されたウェハ用マークＷＭが形成される。本実施形態では、ウェハ用マークＷＭは、後述する加工ウェハ１０を分離してチップ構成ウェハ３０とリサイクルウェハ４０とに分割した際、リサイクルウェハ４０側にウェハ用マークＷＭが残存するように、形成される位置が調整される。
なお、ウェハ用マークＷＭの形状は、線や多角形等の図形、または番号等の種々の識別可能なパターンとされる。また、特に限定されるものではないが、本実施形態では、ウェハ用マークＷＭを形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が２μＪ、パルス幅が５００ｐｓ、加工速度が５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光Ｌの加工点出力がさらに低い場合やパルス幅がさらに短い場合等においても、適切にウェハ用マークＷＭが形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にウェハ用マークＷＭが形成されることを確認している。
その後、特に図示しないが、加熱処理を行うことによってガリウムの析出を促進させ、ウェハ用マークＷＭの視認性を向上させる。なお、ここでの加熱処理は、半導体素子が形成されていないＧａＮウェハ１に対して行うものであるため、Ｇａの融点（すなわち、２９．７６°）以上の温度であって、１０００°以下の温度で行う。
次に、図１Ｃに示されるように、ＧａＮウェハ１の一面１ａ上に、１０～６０μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡを有する加工ウェハ１０を用意する。この際、本実施形態では、ＧａＮウェハ１の内部にウェハ用マークＷＭが形成されている。このため、加工ウェハ１０は、内部にウェハ用マークＷＭが形成された状態で構成される。
エピタキシャル膜３は、本実施形態では、ｎ＋型エピタキシャル層３ａと、ｎ－型エピタキシャル層３ｂとがＧａＮウェハ１側から順に成膜されて構成される。例えば、ｎ＋型エピタキシャル層３ａは、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～１×１０１８ｃｍ－３程度とされる。ｎ－型エピタキシャル層３ｂは、シリコン等がドーパントされ、不純物濃度が１×１０１７～４×１０１７ｃｍ－３程度とされる。
なお、ｎ－型エピタキシャル層３ｂは、後述する拡散層１２等の一面側素子構成部分１１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ＋型エピタキシャル層３ａは、後述する半導体チップ１００の厚さを確保するための部分であり、例えば、厚さが４０～５０μｍ程度とされる。なお、ｎ＋型エピタキシャル層３ａとｎ－型エピタキシャル層３ｂとの厚みの大小については任意であるが、ここでは半導体チップ１００の厚みを確保できるようにｎ＋型エピタキシャル層３ａをｎ－型エピタキシャル層３ｂよりも厚くしてある。以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。
次に、図１Ｄに示されるように、一般的な半導体製造プロセスを行い、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistorの略）等のパワーデバイスや、発光ダイオード等の光半導体素子が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。
続いて、図１Ｅに示されるように、加工ウェハ１０の一面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、基材２１と粘着剤２２とを有するダイシングテープ等が用いられる。基材２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤２２は、後述する図１Ｊの他面側素子構成部分６０を形成する際にも粘着力を維持する材料で構成される。
次に、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、各チップ形成領域ＲＡの境界を含む外縁にチップ用変質層１４を形成する。具体的には、上記図１Ｂの工程と同様のレーザ装置を用意する。そして、チップ用変質層１４を形成する際には、加工ウェハ１０をステージに載置し、レーザ光Ｌの集光点が各チップ形成領域ＲＡの外縁に沿って相対的に走査されるように、ステージ等の位置を調整する。
これにより、各チップ形成領域ＲＡの外縁には、熱エネルギーによってガリウムと窒素とが分解されたチップ用変質層１４が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出されたチップ用変質層１４が形成される。なお、チップ用変質層１４は、窒素が分離されることにより、微小な空孔が構成された状態となっている。また、チップ用変質層１４は、各チップ形成領域ＲＡの境界においては、隣合うチップ形成領域ＲＡで共用とされる。つまり、チップ形成領域ＲＡが隣接している部分では、チップ用変質層１４は、チップ形成領域ＲＡの境界に沿って形成される。
また、本実施形態では、チップ用変質層１４を形成する際には、ステージ等を適宜移動させ、各チップ形成領域ＲＡの外縁において、加工ウェハ１０の厚さ方向の異なる二箇所所以上の複数箇所に集光点が移動するようにレーザ光Ｌを照射する。この場合、加工ウェハ１０の厚さ方向の異なる箇所にチップ用変質層１４が形成されるが、各チップ用変質層１４は、互いに離れていてもよいし、繋がっていてもよい。また、加工ウェハ１０の厚さ方向の異なる二箇所以上の複数個所に集光点を移動させる場合には、加工ウェハ１０の一面１０ａ側から他面１０ｂ側に向かって集光点が移動される。
なお、チップ用変質層１４は、後述する図１Ｈのウェハ用変質層１５を形成する際、ウェハ用変質層１５を形成することによって発生する窒素がチップ用変質層１４の空孔を介して外部に放出できるように形成される。また、特に限定されるものではないが、本実施形態では、チップ用変質層１４を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が２μＪ、パルス幅が５００ｐｓ、加工速度が５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光Ｌの加工点出力がさらに低い場合やパルス幅がさらに短い場合等においても、適切にチップ用変質層１４が形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にチップ用変質層１４が形成されることを確認している。
続いて、図１Ｇに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、各チップ形成領域ＲＡの内部に、後述する半導体チップ１００を製造した際に半導体チップ１００を識別するためのロット番号等のチップ用マークＴＭを形成する。
具体的には、上記図１Ｂの工程と同様のレーザ装置を用意する。そして、チップ用マークＴＭを形成する際には、加工ウェハ１０をステージに載置し、レーザ光Ｌの集光点が各チップ形成領域ＲＡの所定位置となるように、ステージ等の位置を調整する。なお、チップ用マークＴＭの形状は、線や多角形等の図形、または番号等の種々の識別可能なパターンとされる。また、特に限定されるものではないが、本実施形態では、チップ用マークＴＭを形成する際におけるレーザ光Ｌの各条件は、ウェハ用マークＷＭを形成する際の条件と同じとされる。
その後、特に図示しないが、加熱処理を行うことによってガリウムの析出を促進させ、チップ用マークＴＭの視認性を向上させる。なお、ここでの加熱処理は、一面側素子構成部分１１が形成された加工ウェハ１０に対して行うため、Ｇａの融点（すなわち、２９．７６°）以上の温度であって、２００°以下の温度で行う。
続いて、図１Ｈに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、加工ウェハ１０の一面１０ａから所定深さＤとなる位置に、加工ウェハ１０の面方向に沿ったウェハ用変質層１５を形成する。本実施形態では、上記図１Ｂの工程と同様のレーザ装置を用いてウェハ用変質層１５を形成する。
そして、ウェハ用変質層１５を形成する場合には、レーザ光Ｌの集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ１０には、面方向に沿ったウェハ用変質層１５が形成される。なお、ウェハ用変質層１５は、上記チップ用変質層１４と同様に、窒素がガスとして蒸発すると共にガリウムが析出された構成とされる。
この場合、本実施形態では、チップ用変質層１４と交差する、またはチップ用変質層１４の直下を通るようにウェハ用変質層１５を形成する。これにより、本実施形態では、ウェハ用変質層１５を形成する際に各チップ形成領域ＲＡに大きな歪が印加されることを抑制できる。
すなわち、チップ用変質層１４を形成しない場合には、図２Ａに示されるように、ウェハ用変質層１５を形成する際に発生した窒素が外部に放出され難いため、ウェハ用変質層１５を形成したことによる加工ウェハ１０の歪みが大きくなる可能性がある。一方、本実施形態では、チップ用変質層１４が形成されており、ウェハ用変質層１５は、チップ用変質層１４と交差する、またはチップ用変質層１４の直下を通るように形成されている。このため、図２Ｂに示されるように、ウェハ用変質層１５を形成する際に発生する窒素は、チップ用変質層１４の空孔を介して外部に放出され易くなる。したがって、ウェハ用変質層１５を形成したことによる加工ウェハ１０の歪が大きくなることを抑制でき、各チップ形成領域ＲＡに印加される歪を小さくできる。
なお、特に限定されるものではないが、本実施形態では、ウェハ用変質層１５を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が０．１～０．３μＪ、パルス幅が５００ｐｓ、加工速度が５０～５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光の加工点出力がさらに低い場合やパルス幅等がさらに短い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。
また、ウェハ用変質層１５を形成する際の所定深さＤは、半導体チップ１００のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、ウェハ用変質層１５は、エピタキシャル膜３の厚さに応じて形成される場所が変更され、エピタキシャル膜３の内部、エピタキシャル膜３とＧａＮウェハ１との境界、またはＧａＮウェハ１の内部のいずれかに形成される。図１Ｈでは、エピタキシャル膜３とＧａＮウェハ１との境界にウェハ用変質層１５を形成する例を示している。
なお、後述するように、加工ウェハ１０におけるＧａＮウェハ１の少なくとも一部は、リサイクルウェハ４０として再利用される。このため、ウェハ用変質層１５は、エピタキシャル膜３の内部、またはエピタキシャル膜３とＧａＮウェハ１との境界に形成されることが好ましい。また、ウェハ用変質層１５がＧａＮウェハ１の内部に形成される場合には、ウェハ用変質層１５は、ＧａＮウェハ１の一面１ａ側に形成されることが好ましい。
そして、ウェハ用変質層１５がエピタキシャル膜３の内部に形成される場合、ウェハ用変質層１５は、半導体素子を構成するｎ－型エピタキシャル層３ｂではなく、ｎ＋型エピタキシャル層３ａの内部に形成される。以下では、加工ウェハ１０のうちのウェハ用変質層１５より一面１０ａ側の部分をチップ構成ウェハ３０とし、加工ウェハ１０のうちのウェハ用変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。
次に、図１Ｉに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。なお、補助部材５０は、例えば、保持部材２０と同様に、基材５１と、粘着力を変化させることのできる粘着剤５２とで構成される。この場合、補助部材５０における基材５１は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材５０における粘着剤５２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、保持部材２０および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、ウェハ用変質層１５を境界（すなわち、分岐の起点）としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。
なお、上記のように、ウェハ用マークＷＭは、リサイクルウェハ４０に残存するように形成されることが好ましい。これにより、後述するようにリサイクルウェハ４０をＧａＮウェハ１として利用する際、図１Ｃ以降の工程から行うことができる。以下では、チップ構成ウェハ３０のうちの一面側素子構成部分１１が形成されている側の面を一面３０ａとし、チップ構成ウェハ３０のうちの分割された面側を他面３０ｂとし、リサイクルウェハ４０のうちの分割された面側を一面４０ａとして説明する。また、図１Ｉ以降の各図では、チップ構成ウェハ３０の他面３０ｂおよびリサイクルウェハ４０の一面４０ａに残存するウェハ用変質層１５等を適宜省略して示している。
その後、図１Ｊに示されるように、一般的な半導体製造プロセスを行い、チップ構成ウェハ３０の他面３０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成する工程を行う。
なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（cemical mechanical polishingの略）法等でチップ構成ウェハ３０の他面３０ｂを平坦化する工程を行うようにしてもよい。図１Ｊは、チップ構成ウェハ３０の他面３０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１とチップ構成ウェハ３０の他面３０ｂとをオーミック接触とするため、レーザアニール等の加熱処理等を行うようにしてもよい。
続いて、図１Ｋに示されるように、保持部材２０をエキスパンドし、チップ用変質層１４を境界（すなわち、分岐の起点）として各チップ形成領域ＲＡを分割する。その後、加熱処理や光を照射する等して粘着剤２２の粘着力を弱まらせ、半導体チップ１００をピックアップする。これにより、半導体チップ１００が製造される。なお、各チップ形成領域ＲＡを分割する前には、必要に応じ、金属膜６１のうちの各チップ形成領域ＲＡの境界にスリット等を形成しておくことにより、チップ形成領域ＲＡ毎に金属膜６１を容易に分割できる。この場合、図１Ｊの工程において、分割される部分を覆うメタルマスクを用意し、分割される部分に金属膜６１が形成されないようにしてもよい。
また、上記のように製造される半導体チップ１００は、一面１１０ａ、一面と反対側の他面１１０ｂ、一面１１０ａと他面１１０ｂとを繋ぐ側面１１０ｃを有するチップ構成基板１１０を備えた構成となる。チップ構成基板１１０は、ＧａＮで構成されるエピタキシャル膜３を有し、一面１１０ａ側に一面側素子構成部分１１が形成され、他面１１０ｂ側に他面側素子構成部分６０が形成された構成となる。そして、半導体チップ１００は、上記のようにチップ用マークＴＭが形成された状態で構成される。
なお、本実施形態の半導体チップ１００は、チップ用変質層１４を境界として分割されることで構成されるため、側面１１０ｃにチップ用変質層１４が残存した状態となっている。この場合、チップ用変質層１４は、ガリウムと窒素とが分離されてガリウムが析出した層であり、微小な凹凸が形成された状態となっている。このため、本実施形態の製造方法では、ハンドリング等がし易い半導体チップ１００が製造される。
また、図１Ｌに示されるように、図１Ｉで構成されたリサイクルウェハ４０に対し、研磨装置７０等を用いたＣＭＰ法で一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップ１００を構成するのに複数回利用されることができる。但し、リサイクルウェハ４０にウェハ用マークＷＭが形成されている場合には、改めて図１Ｂの工程を行うことなく、図１Ｃ以降の工程が行われる。
以上説明した本実施形態によれば、加工ウェハ１０の内部に、ガリウムを析出させてウェハ用マークＷＭを形成している。そして、加工ウェハ１０の一面１０ａおよび他面１０ｂには、窪み部が形成されていない。このため、ウェハ用マークＷＭを起点として加工ウェハ１０が割れることを抑制できる。
また、本実施形態によれば、半導体チップ１００の内部に、ガリウムを析出させてチップ用マークＴＭを形成している。そして、半導体チップ１００を構成するチップ構成基板１１０の一面１１０ａおよび他面１１０ｂには、窪み部が形成されていない。このため、チップ用マークＴＭを起点として半導体チップ１００が割れることを抑制できる。
さらに、ウェハ用マークＷＭを内部に形成することにより、ウェハ用マークＷＭを形成する際に微小な塵等が発生することを抑制できる。同様に、チップ用マークＴＭを内部に形成することにより、チップ用マークＴＭを形成する際に微小な塵等が発生することを抑制できる。このため、これらのマークＷＭ、ＴＭを形成する際に塵等が加工ウェハ１０や半導体チップ１００に付着することを抑制できる。
（１）本実施形態では、一面側素子構成部分１１を形成する前にウェハ用マークＷＭを形成する。このため、一面側素子構成部分１１を形成した後にウェハ用マークＷＭを形成する場合と比較して、加熱処理等の条件の選択を広くできる。
（２）本実施形態では、ウェハ用マークＷＭを形成する際、リサイクルウェハ４０となる部分にウェハ用マークＷＭを形成する。これにより、リサイクルウェハ４０を再びＧａＮウェハ１として利用する際、新たにウェハ用マークＷＭを形成する工程を行う必要がなく、製造工程の簡略化を図ることができる。
（３）本実施形態では、ウェハ用変質層１５を形成する前にチップ用マークＴＭを形成している。このため、ウェハ用変質層１５を形成した後にチップ用マークＴＭを形成する場合と比較して、チップ用マークＴＭを形成する際のレーザ光Ｌがウェハ用変質層１５によって散乱することを抑制でき、好適にチップ用マークＴＭを形成することができる。
（４）本実施形態では、ウェハ用マークＷＭを形成した後、およびチップ用マークＴＭを形成した後に加熱処理を行っている。このため、各マークＷＭ、ＴＭを構成するガリウムの析出を促進させることができ、各マークＷＭ、ＴＭの視認性の向上を図ることができる。
（５）本実施形態では、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割し、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップ１００を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できる。したがって、半導体チップ１００の生産性の向上を図ることができる。
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記第１実施形態において、エピタキシャル膜３は、ｎ－型エピタキシャル層３ｂのみで構成されていてもよい。
また、上記第１実施形態において、図１Ｊの工程では、チップ構成ウェハ３０の他面３０ｂを研磨せずに金属膜６１を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップ１００の他面側に凹凸構造を形成することにより、他面側から効果的に光を取り出すことが可能となる。そして、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割した直後においては、チップ構成ウェハ３０の他面３０ｂは、ウェハ用変質層１５が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ３０の他面３０ｂを研磨せず、ウェハ用変質層１５の凹凸を利用するようにしてもよい。
さらに、上記第１実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、例えば、ウェハ用変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。
また、上記第１実施形態において、ウェハ用マークＷＭを形成する工程およびチップ用マークＴＭを形成する工程のいずれか一方の工程のみを行うようにしてもよい。
そして、上記第１実施形態において、ウェハ用マークＷＭを形成する工程は、図１Ｃのエピタキシャル膜３を形成した後、図１Ｄの一面側素子構成部分１１を形成する工程の前に行うようにしてもよい。また、ウェハ用マークＷＭは、加工ウェハ１０のうちのチップ構成ウェハ３０となる部分に構成されるようにしてもよい。
さらに、上記第１実施形態において、チップ用マークＴＭを形成する工程では、図１Ｈのウェハ用変質層１５を形成する工程の後に行うようにしてもよい。
また、上記第１実施形態において、チップ用変質層１４を形成する代わりに、チップ用変質層１４が形成される部分に溝部を形成しておいてもよい。また、上記第１実施形態において、チップ用変質層１４や溝部を形成せず、チップ構成ウェハ３０を形成した後、ダイシングソー、またはレーザダイシング等でチップ構成ウェハ３０をチップ単位に分割して半導体チップ１００を個片化するようにしてもよい。
１ ＧａＮウェハ
１ａ 一面
１ｂ 他面
３ エピタキシャル膜
１０ 加工ウェハ
１０ａ 一面
１０ｂ 他面
１１ 一面側素子構成部分
３０ チップ構成ウェハ
４０ リサイクルウェハ
１００ 半導体チップ
ＷＭ ウェハ用マーク
ＴＭ チップ用マーク
Ｌ レーザ光

Claims (8)

  1. 半導体素子が形成された半導体チップの製造方法であって、
    窒化ガリウムで構成され、一面（１ａ）および他面（１ｂ）を有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの一面上にエピタキシャル膜（３）を形成することにより、前記エピタキシャル膜側の面を一面（１０ａ）とすると共に前記窒化ガリウムウェハ側の面を他面（１０ｂ）とし、前記一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分（１１）を形成することと、
    前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの面方向に沿って、窒素がガリウムから分離されたウェハ用変質層（１５）を形成することと、
    前記ウェハ用変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ（３０）と、前記加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、
    前記チップ構成ウェハから半導体チップ（１００）を取り出すことと、を行い、
    前記窒化ガリウムウェハを用意した後であって、前記分割することの前に、前記窒化ガリウムウェハまたは前記加工ウェハの内部にレーザ光（Ｌ）を照射することにより、内部に、ガリウムが析出したマーク（ＷＭ、ＴＭ）を形成することを行う半導体チップの製造方法。
  2. 前記マークを形成することは、前記窒化ガリウムウェハを用意した後であって、前記一面側素子構成部分を形成することの前に、前記マークとしてのウェハ用マーク（ＷＭ）を形成する請求項１に記載の半導体チップの製造方法。
  3. 前記マークを形成することは、前記リサイクルウェハとなる部分に前記ウェハ用マークを形成する請求項２に記載の半導体チップの製造方法。
  4. 前記マークを形成することは、前記一面側素子構成部分を形成することの後、前記ウェハ用変質層を形成することの前に、前記複数のチップ形成領域に対して、前記マークとしてのチップ用マーク（ＴＭ）を形成する請求項１ないし３のいずれか１つに記載の半導体チップの製造方法。
  5. 前記マークを形成することの後、加熱処理を行う請求項１ないし４のいずれか１つに記載の半導体チップの製造方法。
  6. 前記リサイクルウェハを再び前記窒化ガリウムウェハとして利用することを行う請求項１ないし５のいずれか１つに記載の半導体チップの製造方法。
  7. 半導体素子が形成された半導体チップ（１００）を構成する加工ウェハであって、
    一面（１ａ）および前記一面と反対側の他面（１ｂ）を有する窒化ガリウムウェハ（１）と、
    前記窒化ガリウムウェハの一面上に形成されたエピタキシャル膜（３）と、を備え、
    前記窒化ガリウムウェハおよび前記エピタキシャル膜の少なくとも一方には、内部に、析出したガリウムにて構成されるマーク（ＷＭ、ＴＭ）が形成されている加工ウェハ。
  8. 半導体素子が形成された半導体チップであって、
    一面（１１０ａ）、および前記一面と反対側の他面（１１０ｂ）を有し、前記半導体素子が形成され、窒化ガリウムで構成されるチップ構成基板（１１０）を備え、
    前記チップ構成基板には、内部に、析出したガリウムで構成されるマーク（ＴＭ）が形成されている半導体チップ。
JP2021035558A 2021-03-05 2021-03-05 半導体チップ、加工ウェハ、および半導体チップの製造方法 Pending JP2022135625A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021035558A JP2022135625A (ja) 2021-03-05 2021-03-05 半導体チップ、加工ウェハ、および半導体チップの製造方法
US17/680,464 US20220285219A1 (en) 2021-03-05 2022-02-25 Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip
CN202210202228.3A CN115020207A (zh) 2021-03-05 2022-03-03 半导体芯片、经加工晶圆以及制造半导体芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021035558A JP2022135625A (ja) 2021-03-05 2021-03-05 半導体チップ、加工ウェハ、および半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2022135625A true JP2022135625A (ja) 2022-09-15

Family

ID=83067829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021035558A Pending JP2022135625A (ja) 2021-03-05 2021-03-05 半導体チップ、加工ウェハ、および半導体チップの製造方法

Country Status (3)

Country Link
US (1) US20220285219A1 (ja)
JP (1) JP2022135625A (ja)
CN (1) CN115020207A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法

Also Published As

Publication number Publication date
US20220285219A1 (en) 2022-09-08
CN115020207A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
TWI459458B (zh) 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
CN109309047B (zh) 处理衬底的方法
JP2014019120A (ja) 内部加工層形成単結晶部材の製造方法
CN116250070A (zh) 用于等离子体蚀刻晶片切单工艺的遮蔽环套件
US10804154B2 (en) Wafer processing method
US10748801B2 (en) Carrier arrangement and method for processing a carrier by generating a crack structure
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
JP2022135625A (ja) 半導体チップ、加工ウェハ、および半導体チップの製造方法
JP7477835B2 (ja) 半導体チップの製造方法
JP2023056752A (ja) 半導体チップおよびその製造方法
JP2022128560A (ja) 半導体チップの製造方法
JP2022128561A (ja) 窒化ガリウムウェハおよび半導体チップの製造方法
JP2022179136A (ja) 半導体チップの製造方法
Westerman et al. Plasma dicing: current state & future trends
CN115274843A (zh) 半导体芯片及其制造方法
JP2019029488A (ja) 積層型素子の製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP2023108897A (ja) 窒化ガリウム基板の製造方法
JP2021170596A (ja) 窒化ガリウム半導体装置の製造方法
CN117594529A (zh) 晶片的加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240110