CN116250070A - 用于等离子体蚀刻晶片切单工艺的遮蔽环套件 - Google Patents

用于等离子体蚀刻晶片切单工艺的遮蔽环套件 Download PDF

Info

Publication number
CN116250070A
CN116250070A CN202180067313.7A CN202180067313A CN116250070A CN 116250070 A CN116250070 A CN 116250070A CN 202180067313 A CN202180067313 A CN 202180067313A CN 116250070 A CN116250070 A CN 116250070A
Authority
CN
China
Prior art keywords
wafer
diameter
semiconductor wafer
etching apparatus
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180067313.7A
Other languages
English (en)
Inventor
K·埃卢马莱
E·S·白
M·索伦森
S·斯如纳乌卡拉苏
A·塔蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116250070A publication Critical patent/CN116250070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

描述了遮蔽环套件和切割半导体晶片的方法。在示例中，蚀刻设备包括腔室、以及在腔室内或耦接至腔室的等离子体源。静电卡盘在腔室内，所述静电卡盘包括用于支撑基板载体的导电基座，所述基板载体尺寸设计成支撑具有第一直径的晶片。遮蔽环组件在等离子体源与静电卡盘之间，所述遮蔽环组件尺寸设计成处理具有第二直径的晶片，第二直径小于第一直径。

Description

用于等离子体蚀刻晶片切单工艺的遮蔽环套件
相关申请的交叉引用
本申请要求于2020年10月6日提交的美国非临时申请第17/064,470号的优先权，所述美国非临时申请的全部内容通过引用并入本文。
技术领域
本公开的实施例涉及半导体处理领域，并且具体地涉及切割半导体晶片的设备和方法，每个晶片上具有多个集成电路。
背景技术
在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(也称为基板)上。大体上，各种材料的(半导电的、导电的或绝缘的)层用于形成集成电路。使用各种已知工艺来掺杂、沉积和蚀刻这些材料以形成集成电路。每个晶片经处理以形成大量包含集成电路的独立区域，这些独立区域被称为晶粒。
在集成电路形成工艺之后，“切割”晶片以将独立晶粒彼此分隔，以进行封装或以未封装形式在更大电路中使用。用于晶片切割的两种主要技术为划线和锯割。在划线情况下，沿预形成划刻线在整个晶片上移动金刚石尖端划线器。这些划刻线沿晶粒之间的空间延伸。这些空间通常被称为“道”。金刚石划线器沿道在晶片表面形成浅划痕。在施加压力时，诸如用辊施加压力，晶片沿划刻线分开。晶片的断裂遵循晶片基板的晶格结构。划线可用于厚度约10密耳(千分之一英寸)或更小的晶片。对于更厚的晶片，目前较佳切割方法为锯割。
在锯割情况下，以高每分钟转速旋转的金刚石尖端锯子接触晶片表面并沿道锯割晶片。晶片安装在诸如跨膜框架伸展的粘合剂膜之类的支撑构件上，并且将对垂直道和水平道两者重复应用锯子。划线与锯割都有的一个问题是沿晶粒的切断边缘可能形成切屑和凹痕。此外，裂纹可能形成并从晶粒边缘传播到基板中，并使集成电路无法工作。在划线情况下，切屑和裂缝尤其成问题，因为正方形或矩形晶粒只有一侧可以在结晶结构的<110>方向上进行划线。因此，晶粒另一侧的开裂导致锯齿状的分割线。由于切屑和裂缝，在晶片上的晶粒之间需要额外间距以防止对集成电路的损坏，例如，将切屑和裂纹保持在距实际集成电路一定距离处。作为间距要求的结果，在标准尺寸的晶片上不能形成如此多的晶粒，原本可用于电路系统的晶片空间被浪费了。锯子的使用加剧了半导体晶片上空间的浪费。锯刃的厚度为约15至60微米。因此，为了确保锯子造成的切口周围的开裂和其他损坏不会损害集成电路，通常必须将每个晶粒的电路系统分隔60至300到500微米。此外，在切割之后，每个晶粒需要大量清洁以移除锯割工艺导致的颗粒和其他污染物。
也可使用等离子体切割，但仍可能具有局限性。例如，妨碍等离子体切割的实施的一个限制可能是成本。用于图案化抗蚀剂的标准平版印刷操作可能使得实施成本过高。另一个可能妨碍等离子体切割实施的限制是，在沿道切割时对常见金属(例如，铜)进行等离子体蚀刻会产生生产问题或产量限制。
发明内容
本公开的实施例包括用于切割半导体晶片的方法和设备。
在实施例中，蚀刻设备包括腔室、以及在腔室内或耦接至腔室的等离子体源。静电卡盘在腔室内，所述静电卡盘包括用于支撑基板载体的导电基座，所述基板载体尺寸设计成支撑具有第一直径的晶片。遮蔽环组件在等离子体源与静电卡盘之间，所述遮蔽环组件尺寸设计成处理具有第二直径的晶片，第二直径小于第一直径。
在另一实施例中，一种切割具有多个集成电路的半导体晶片的方法，包括以下步骤：在半导体晶片上方形成掩模，所述掩模是或包括覆盖并保护集成电路的层，并且半导体晶片由基板载体支撑，所述基板载体尺寸设计成支撑具有第一直径的晶片。方法还涉及以下步骤：用激光划线工艺图案化掩模以提供具有缝隙的图案化掩模，所述缝隙暴露集成电路之间的半导体晶片的区域。方法还涉及以下步骤：穿过图案化掩模中的缝隙蚀刻半导体晶片，以在半导体晶片由基板载体支撑且在基板载体由遮蔽环组件部分地覆盖的同时切单集成电路，遮蔽环组件尺寸设计成处理具有第二直径的半导体晶片，第二直径小于第一直径。
在另一实施例中，一种切割具有多个集成电路的半导体晶片的系统包括工厂接口。激光划线设备与工厂接口耦接并包括激光器。蚀刻设备与工厂接口耦接，所述蚀刻设备包括：腔室、在腔室内或耦接至腔室的等离子体源、在腔室内的静电卡盘、以及在等离子体源与静电卡盘之间的遮蔽环组件，静电卡盘包括导电基座以支撑基板载体，所述基板载体尺寸设计成支撑具有第一直径的晶片，遮蔽环组件尺寸设计成处理具有第二直径的晶片，第二直径小于第一直径。
附图说明
图1A示出了根据本公开的实施例的遮蔽环套件的部件的成角度视图。
图1B示出了根据本公开的实施例的包括处于升起位置和放置位置的遮蔽环套件的卡盘的剖视图，以及基板载体的成角度视图。
图1C示出了根据本公开的实施例的包括遮蔽环套件的卡盘的成角度视图和剖视图，以及遮蔽环套件的剖视图。
图1D示出了根据本公开的实施例的用于容纳200mm晶片的遮蔽环组件的部分的剖视图。
图1E示出了根据本公开的实施例的用于容纳200mm晶片的遮蔽环组件的部分的剖视图。
图1F示出了根据本公开的实施例的包括提升环组件和所支撑的遮蔽环组件的组件的成角度视图。
图2A示出了根据本公开的实施例的静电卡盘的成角度剖视图。
图2B示出了根据本公开的实施例的适于在切单工艺期间支撑薄晶片的基板载体的平面图。
图2C示出了根据本公开的实施例的静电卡盘的各种方面和部分的成角度视图。
图3A至图3C示出了根据本公开的实施例的静电卡盘的各种方面和部分的平面图、剖视图和成角度视图。
图4示出了根据本公开的实施例的等离子体蚀刻设备的剖视图。
图5示出了根据本公开的实施例的用于激光和等离子体切割晶片或基板的工具布局的框图。
图6A至图6C示出了根据本公开的实施例的表示切割半导体晶片的方法的各种操作的剖视图。
图7示出了根据本公开的实施例的可在半导体晶片或基板的道区域中使用的材料堆叠的剖视图。
图8A至图8D示出了根据本公开的实施例的切割半导体晶片的方法中的各种操作的剖视图。
图9示出了根据本公开的实施例的示例性计算机系统的框图。
具体实施方式
描述了用于切割半导体晶片的方法和设备。在以下描述中，阐述了众多细节，诸如静电卡盘配置、激光划线条件、以及等离子体蚀刻条件和材料范围，以提供对本公开的实施例的透彻理解。对于本领域技术人员将显而易见的是，本公开的实施例可在没有此类细节的情况下实践。在其他情况中，并未详细描述熟知方面(诸如集成电路制造)，以防止不必要地模糊本公开的实施例。此外，将理解，附图中示出的各种实施例是说明性表示且不一定按比例绘制。
一个或多个实施例特别地涉及200mm晶片等离子体切割遮蔽环套件。实施例可适于在300mm蚀刻腔室中使用遮蔽环套件来处理200mm晶片的等离子体切割。实施例可应用于切单或切割电子器件晶片的激光和蚀刻晶片切割方法和工具。
为了提供上下文，正在使用200mm蚀刻腔室，使用200mm晶片安装带框处理200mm晶片。本文所述的实施例可实施为使200mm晶片能够安装在约400mm晶片安装框架上，并使用300mm蚀刻等离子体切割腔室处理200mm晶片。此外，本文所述的遮蔽环套件可经定制为容纳不同厚度的晶片，以进一步增强工艺并提高良率。
一个或多个实施例涉及一种遮蔽环工艺套件设计，所述遮蔽环工艺套件设计使得能够使用300mm蚀刻等离子体切割腔室运行安装在尺寸设计成支撑300mm晶片的带框上的200mm晶片。本文所述的实施例可实施为使得能够在300mm等离子体切割蚀刻腔室中运行200mm晶片。本文描述的实施例可以实施为通过不需要专用的200mm蚀刻腔室来降低成本和占地面积。本文所述的实施例可实施为提供针对200和300mm晶片切割和/或处理使用“标准400mm带框”的灵活性。在实施例中，在300mm与200mm晶片之间切换以进行处理更容易，其中只需最少的设置更改和工具停机时间。
为了提供进一步的上下文，在将晶片切单成独立晶粒期间，晶片沿着晶粒之间的切割道被切割或分段。传统上，用机械锯执行切割。移动装置和其他技术驱动器可能需要更先进的切单方法来减少裂缝、分层和切屑缺陷。激光和蚀刻晶片切割方法可涉及将水溶性保护涂层施加到基板上，移除通过激光划线移除的道区域中的任何器件测试层的涂层，以打开通常为硅(Si)的底层基板材料。随后，对暴露的Si的整个厚度进行等离子体蚀刻，以将晶片切单成独立晶粒。在基于去离子(DI)水的清洗操作中移除保护涂层。由于环境考虑和易于加工，可能期望水溶性保护涂层。此类水溶性涂层主要可用作等离子体蚀刻步骤期间的蚀刻掩模，并且也可用作收集激光划线期间产生的任何碎片的层。
为了提供更进一步的上下文，在工艺的激光划线部分中飞秒激光可能是较佳的。与纳秒和其他长脉冲激光不同，飞秒激光由于相关联的超短脉冲而几乎没有热效应。飞秒激光的另一个优点可以是能够移除大多数材料，包括吸收性、反射性和透明材料。在典型晶片上，存在反射性和吸收性金属、透明的电介质、以及吸收大部分激光的硅基板。水溶性保护涂层完全或大部分透明，或可为部分吸收的(例如，如果包括染料添加剂)。这些列出的材料可以由飞秒激光烧蚀。应理解，尽管下文所述的许多实施例与飞秒激光划线相关联，但在其他实施例中，使用其他激光束类型的激光划线也可与本文所述的掩蔽材料兼容。还应理解，尽管下文描述的许多实施例与具有金属化特征的划线道相关联，但在其他实施例中，也可考虑无金属划线道。还应理解，尽管下文描述的许多实施例与水溶性切割掩模相关联，但在其他实施例中，也可考虑其他掩模材料。
根据本公开的一个或多个实施例，300mm晶片安装框架用于安装200mm晶片并在现有300mm蚀刻等离子体切割腔室中处理。实施例可以实施为能够以最小的设置时间在200mm晶片与300mm晶片之间切换。在实施例中，遮蔽环套件包括载体、插入环和隔热件。如本文所述的遮蔽环套件可用于帮助防止蚀刻工艺期间的带加热和燃烧。插入环可用作独立的“浮动”部件，在晶片处理期间不接触载体和隔热件(例如，由经处理晶片或基板的最外部支撑)。这种布置可以防止从晶片到载体的热传递。隔热件有助于在处理时防止到载体的热传递。在实施例中，插入环和隔热件轮廓在蚀刻处理期间在晶片上提供边缘排除。
作为示例性组件，图1A示出了根据本公开的实施例的遮蔽环套件100的部件的成角度视图。
参考图1A，遮蔽环套件包括隔热件102、插入环104和载体106。在实施例中，隔热件102、插入环104和载体106均由固体氧化铝组成。在实施例中，隔热件102包括在隔热件102中的凹穴，所述凹穴用于容纳插入环104而不接触插入环104，例如，以避免热接触。在实施例中，插入环104尺寸设计成容纳200mm晶片。在一个此类实施例中，插入环104具有直径为约197mm的内开口，以留下由插入环104覆盖的200mm晶片的最外层约1.5mm周边。在一个此类实施例中，插入环104安置在由插入环104覆盖的200mm晶片的约1.5mm周边上。
图1B示出了根据本公开的实施例的包括处于升起位置和放置位置的遮蔽环套件的卡盘的剖视图，以及基板载体的成角度视图。
参考图1B的第(i)部分，卡盘组件110A包括处于升起位置的遮蔽环套件112。在一个实施例中，遮蔽环套件112为诸如上述遮蔽环套件100之类的组件。遮蔽环套件100位于基板载体组件114上方，基板载体组件114可包括支撑200mm晶片的带框。基板载体组件114由静电卡盘(ESC)支撑，诸如尺寸设计成典型地支撑300mm晶片或300mm晶片的基板载体的ESC。卡盘组件110A还包括提升环组件118。参考图1B的第(ii)部分，卡盘组件110B包括处于放置位置的遮蔽环套件112。参考图1B的第(i)和第(ii)部分，包括钉头升降杆119以用于在位置110A与位置110B之间上下提升。参考图1B的第(iii)部分，示例性基板载体组件114示出为包括晶片带框114A(其可尺寸设计成容纳300mm晶片)、切割带114B和200mm晶片(例如，在通常放置300mm晶片的位置)。
图1C示出了根据本公开的实施例的包括遮蔽环套件的卡盘的成角度视图120和剖视图122，以及遮蔽环套件的剖视图。
参考图1C，静电卡盘组件122包括静电卡盘(ESC)121。遮蔽环组件位于静电卡盘组件122的ESC 121之上。遮蔽环组件包括隔热件102、插入环104和载体106。在实施例中，如图所示，当处于处理位置时，插入环104被容纳在隔热件102中的凹穴内，而不接触隔热件102。在一个实施例中，如图所示，插入环104与载体106互锁。
在第一具体示例中，图1D示出了根据本公开的实施例的用于容纳200mm晶片的遮蔽环组件的部分的剖视图。
参考图1D，遮蔽环组件130A包括隔热件102A、插入环104A和载体106A。在实施例中，如图所示，当处于处理位置时，插入环104A被容纳在隔热件102A中的凹穴内，而不接触隔热件102A。在一个实施例中，如图所示，插入环104A与载体106A互锁。
在第二具体示例中，图1E示出了根据本公开的实施例的用于容纳200mm晶片的遮蔽环组件的部分的剖视图。
参考图1E，遮蔽环组件130B包括隔热件102B、插入环104B和载体106B。在实施例中，如图所示，当处于处理位置时，插入环104B被容纳在隔热件102B中的凹穴内，而不接触隔热件102B。在一个实施例中，如图所示，插入环104B与载体106B互锁。与遮蔽环组件130A的载体106A相比，遮蔽环组件130B的载体106B的形状可以在载体106B与基板载体的切割带之间提供更大的缝隙，这有助于避免带粘附问题。
作为示例性支撑和/或移动机构，图1F示出了根据本公开的实施例的包括提升环组件和所支撑的遮蔽环组件的组件140的成角度视图。
参考图1F，提升环组件142包括提升环144、升降杆146和伺服电机148。所支撑的遮蔽环组件包括隔热件102、插入环(在此视图中未示出)和载体106，诸如结合图1A描述的。
在另一方面中，图2A示出了根据本公开的实施例的静电卡盘的成角度剖视图。静电卡盘可与遮蔽环组件配对，诸如结合图1A、图1D和图1E描述的。
参考图2A，静电卡盘组件200包括遮蔽环或隔热件202以及相关联的遮蔽环插入件204和遮蔽环载体206。应理解，如图所示，遮蔽环或隔热件202以及相关联的遮蔽环插入件204和遮蔽环载体206尺寸设计成容纳300mm晶片处理。然而，在其他实施例中，遮蔽环或隔热件102以及相关联的遮蔽环插入件104和遮蔽环载体106(如图1A所述)被替代地包括在内，以容纳200mm晶片处理。在一个实施例中，遮蔽环或隔热件202、遮蔽环插入件204和遮蔽环载体206均由诸如氧化铝之类的陶瓷材料组成。基板载体上的基板可被包括在遮蔽环下方，并且基板载体的带框208可被包括在隔热件下方，如图2A所描绘。带框208可由不锈钢组成。包括可调节升降杆207用于提升遮蔽环，并且可调节升降杆207可由铝组成。
静电卡盘组件200进一步包括围绕导电基座212的边缘绝缘体环210。底部绝缘体环218位于导电基座212下方。边缘绝缘体环210和底部绝缘体环218可由诸如氧化铝之类的陶瓷材料组成，并且导电基座212可由铝组成。导电基座212可以电耦合至接地和/或DC电压。
静电卡盘组件200进一步包括等离子体屏蔽段214和等离子体屏蔽篮216，两者均由铝组成。静电卡盘组件200进一步包括阴极绝缘体220、设施绝缘体222和阴极衬垫224。阴极绝缘体220可由二氧化硅组成，并且阴极衬垫224可由铝组成。静电卡盘组件200进一步包括支撑基座226和气体馈通228，诸如氦馈通。
将升降杆230和升降杆指状物232包括在静电卡盘组件200中。升降杆230可由氧化铝组成，并且升降杆指状物232可由铝组成。应理解，可将多个此类升降杆230包括在静电卡盘组件200中。在实施例中，此类多个升降杆230位于导电基座212的处理区域的周边外部。在一个此类实施例中，多个升降杆230经布置用于接触基板载体的带框208。
在实施例中，导电基座212的暴露表面260和覆盖表面270经涂覆有陶瓷材料，诸如氧化铝。在实施例中，将每个升降杆230包括在开口250中。在一个此类实施例中，开口250为被包括在导电基座212中的孔洞，如图2A所描绘，并在下文结合图2C更详细地描述。孔洞可能没有涂覆陶瓷材料，并且可以是易受来自静电卡盘组件的电流漏泄影响的位置。在另一此类实施例中，开口250为被包括在导电基座的圆周边缘处的凹口，如下文结合图3A至图3C更详细地描述的。图3A至图3C的实施例的凹口可经涂覆有陶瓷材料，并可相对于图2A至图2C的实施例的孔洞减轻来自静电卡盘组件的电流漏泄。
在本公开的一方面中，在混合激光烧蚀和等离子体蚀刻切单工艺中容纳薄基板(例如，厚度为约100微米或更小)。在一个此类实施例中，薄基板被支撑在基板载体上。例如，图2B示出了根据本公开的实施例的适于在切单工艺期间支撑薄晶片的基板载体的平面图。
参考图2B，基板载体280包括由带环或框架284包围的背衬带282的层。晶片或基板286(诸如薄晶片或基板)由基板载体280的背衬带282支撑。在一个实施例中，晶片或基板286通过晶粒附接膜附接至背衬带282。如实线所示，晶片或基板286为300mm晶片，即，基板载体280尺寸设计成容纳300mm晶片。然而，根据本公开的实施例，200mm晶片(虚线287)由基板载体280支撑，即使基板载体280尺寸设计成用于300mm晶片也是如此。在一个实施例中，带环或框架284由不锈钢组成。在实施例中，结合图1B、图1C、图2A、图2C或图3A至图3C描述的静电卡盘容纳诸如基板载体280之类的组件。
在实施例中，切单工艺可容纳在尺寸设计成接收诸如基板载体280之类的基板载体的系统中。在一个此类实施例中，诸如下文描述的系统400或500之类的系统可以容纳薄晶片框架而不影响系统占地面积，此系统占地面积可以其他方式尺寸设计成容纳未由基板载体支撑的基板或晶片。在一个实施例中，系统400或500尺寸设计成容纳直径为300毫米的晶片或基板；然而，在实施例中，在其中处理200mm晶片。如图2B所描绘，同一系统可容纳约为380毫米宽度乘380毫米长度的晶片载体。
图2C示出了根据本公开的实施例的静电卡盘的各种方面和部分的成角度视图290。图2A中的相同附图标记如上文结合图2A所述。静电卡盘可与遮蔽环组件配对，诸如结合图1A、图1D和图1E描述。
参考图2C，静电卡盘包括导电基座212，导电基座212的圆周边缘附近有多个孔洞294。静电卡盘可容纳与多个孔洞294中的各者相对应的多个升降杆。在实施例中，导电基座212经涂覆有诸如氧化铝之类的陶瓷材料，但多个孔洞中的每个孔洞的内表面没有涂覆陶瓷材料。
在实施例中，静电卡盘进一步包括横向围绕导电基座212的边缘绝缘体环210。在实施例中，静电卡盘进一步包括导电基座212下方的底部绝缘体环218，底部绝缘体环218具有图2C中与多个升降杆中的各者相对应的多个开口246。
在实施例中，多个升降杆位于导电基座212的处理区域292的圆周外部，并且多个升降杆被布置用于接触基板载体。在实施例中，静电卡盘与定位在多个升降杆之上的遮蔽环、遮蔽环组件或遮蔽环套件一起被包括在工艺腔室中，如结合图1A至图1F所述。在一个此类实施例中，遮蔽环、遮蔽环组件或遮蔽环套件尺寸设计成用于蚀刻200mm晶片。
图3A、图3B和图3C分别示出了根据本公开的另一实施例的静电卡盘的各种方面和部分的平面图300、剖视图320和成角度视图340。图2A中的相同附图标记如上文结合图2A所述。静电卡盘可与遮蔽环组件配对，诸如结合图1A、图1D和图1E描述。
参考图3A至图3C，静电卡盘包括导电基座312，导电基座312的圆周边缘附近有多个凹口302。静电卡盘还包括与多个凹口302中的各者相对应的多个升降杆230。在实施例中，导电基座312和多个凹口302的表面经涂覆有陶瓷材料。在一个此类实施例中，其中陶瓷材料为或包括氧化铝。
在实施例中，静电卡盘进一步包括横向围绕导电基座312的边缘绝缘体环310。边缘绝缘体环310具有与多个凹口302中的各者相对应的多个内突起362。多个内突起362中的每一个具有贯穿其中的开口，以容纳多个升降杆230中的对应各者。
在实施例中，静电卡盘进一步包括导电基座312下方的底部绝缘体环318。底部绝缘体环312具有与多个升降杆中的各者相对应的多个开口(图3B中的322和图3C中的346)。
在实施例中，边缘绝缘体环310和底部绝缘体环318由诸如氧化铝之类的陶瓷材料组成，并且导电基座312由铝组成。导电基座312可以电耦合至接地和/或DC电压。
在实施例中，多个升降杆230位于导电基座312的处理区域342的周边外部。在一个此类实施例中，多个升降杆230经布置用于接触基板载体。在实施例中，静电卡盘进一步包括定位在多个升降杆230之上的遮蔽环或遮蔽环组件，如结合图2A所述。
在本公开的一方面中，在切单工艺期间将基板载体容纳在蚀刻腔室中。在实施例中，在不影响(例如，蚀刻)膜框(例如，带环或带框284)和膜(例如，背衬带282)的情况下，使包括基板载体上的薄晶片或基板的组件经受等离子体蚀刻设备处理。此外，本公开的各方面解决了在蚀刻工艺期间传送和支撑由组合膜和膜框(基板载体)支撑的晶片或基板的问题。特别地，蚀刻设备可被配置成容纳对由基板载体支撑的薄晶片或基板的蚀刻。例如，图4示出了根据本公开的实施例的蚀刻设备的剖视图。
参考图4，蚀刻设备400包括腔室402。末端执行器404被包括以用于将基板载体406传送至腔室402和从腔室402传送基板载体406。电感耦合等离子体(ICP)源408定位在腔室402上方。腔室402进一步配备有节流阀410和涡轮分子泵412。在实施例中，蚀刻设备400还包括静电卡盘组件414，诸如上述静电卡盘。在实施例中，如图所示，蚀刻设备400还包括升降杆致动器416和/或遮蔽掩模或环形致动器1418。
单个工艺工具可被配置成在混合激光烧蚀和等离子体蚀刻切单工艺中执行操作中的许多或所有操作。例如，图5示出了根据本公开的实施例的用于激光和等离子体切割晶片或基板的工具布局的框图。应理解，根据以下公开内容，在其他实施例中，涂覆/烘干/清洁(CBC)处理腔室可替代地被包括在单独的工具上或作为多个单独的工具。在其他实施例中，等离子体蚀刻腔室和激光划线设备为独立工具。
参考图5，工艺工具500包括工厂接口502(FI)，工厂接口502具有与其耦合的多个负载锁504。群集工具506与工厂接口502耦合。群集工具506包括一个或多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室508。激光划线设备510还耦合到工厂接口502。工艺工具500的全部占地面积在一个实施例中可为约3500毫米(3.5米)乘以约3800毫米(3.8米)，如图5所描绘。在实施例中，激光划线设备510配置为执行半导体晶片的集成电路之间的道的激光烧蚀，并且等离子体蚀刻腔室508用于在激光烧蚀之后蚀刻半导体晶片以切单集成电路。
在实施例中，激光划线设备510容纳配置为提供基于飞秒的激光束的激光器组件。在一个此类实施例中，基于飞秒的激光的波长约为小于或等于530纳米，其中激光脉冲宽度约为小于或等于400飞秒。在实施例中，激光器适于执行混合激光和蚀刻切单工艺的激光烧蚀部分，诸如上述激光烧蚀工艺。在一个实施例中，可移动平台还被包括在激光划线设备510中，所述可移动平台配置成用于相对激光器移动晶片或基板(或其载体)。在特定实施例中，激光器也是可移动的。如图5所描绘，在一个实施例中，激光划线设备510的总占地面积可为约2240毫米乘以约1270毫米。
在实施例中，一个或多个等离子体蚀刻腔室508经配置用于穿过图案化掩模中的缝隙蚀刻晶片或基板以切单多个集成电路。在一个此类实施例中，一个或多个等离子体蚀刻腔室508被配置成执行深硅蚀刻工艺。在特定实施例中，一个或多个等离子体蚀刻腔室508为可从美国加利福尼亚州森尼维耳市(Sunnyvale，CA)的应用材料公司获得的Applied
Figure BDA0004153788710000131
SilviaTM蚀刻系统。蚀刻腔室可经特别设计用于深硅蚀刻，所述深硅蚀刻用于产生容纳在单晶硅基板或晶片上或中的切单集成电路。在实施例中，高密度等离子体源被包括在等离子体蚀刻腔室508中(或耦合至等离子体蚀刻腔室508)以促进高硅蚀刻速率。在实施例中，多于一个蚀刻腔室被包括在工艺工具500的群集工具506中，以使得能够切单或切割工艺的高制造产量。
等离子体蚀刻腔室508中可包括静电卡盘。在实施例中，如上所述，静电卡盘包括在其圆周边缘处具有多个凹口的导电基座，以及与多个凹口中的各者相对应的多个升降杆。在一个实施例中，导电基座以及静电卡盘的多个凹口的表面经涂覆有陶瓷材料。在一个实施例中，静电卡盘进一步包括横向围绕导电基座(例如，312)的边缘绝缘体环(例如，310)，所述边缘绝缘体环具有与多个凹口(例如，302)中的各者相对应的多个内突起(例如，362)，所述多个内突起中的每一个都有贯穿其中的开口，以容纳多个升降杆中的对应各者。在一个实施例中，静电卡盘进一步包括导电基座(例如，312)下方的底部绝缘体环(例如，318)，所述底部绝缘体环具有与多个升降杆中的各者相对应的多个开口(例如，346)。在一个实施例中，等离子体蚀刻腔室508的静电卡盘的多个升降杆位于导电基座(例如，312)的处理区域(例如，342)的周边外部，多个升降杆被布置用于接触基板载体(例如，用于接触结合图2B描述的基板载体组件280的带环或带框284)。
工厂接口502可以是在具有激光划线设备510的外部制造设施与群集工具506之间进行对接的合适大气端口。工厂接口502可包括具有臂或叶片的机器人，以将晶片(或其载体)从存储单元(诸如前开式标准舱)传递到群集工具506或激光划线设备510、或这两者中。
群集工具506可包括适于在切单方法中执行功能的其他腔室。例如，在一个实施例中，包括沉积和/或烘干腔室512。沉积和/或烘干腔室512可经配置为在激光划线晶片或基板之前在晶片或基板的器件层上或上方进行掩模沉积。如上所述，可在切割工艺之前烘干此类掩模材料。也如下文所述，此类掩模材料可为水溶性的。
在实施例中，再次参考图5，包括湿站514。湿站可适用于在基板或晶片的激光划线和等离子体蚀刻切单工艺之后，或在仅激光划线切单工艺之后，执行室温或热水性处理以移除水溶性掩模，如下所述。在实施例中，尽管未描绘，但计量站也被包括作为工艺工具500的部件。清洁腔室可包括雾化雾和/或兆频超声波(megasonics)喷嘴硬件，这些硬件将物理部件添加到清洁工艺中，增强掩模的溶解速率。
在另一方面中，图6A至图6C示出了根据本公开的实施例的表示切割半导体晶片的方法的各种操作的剖视图。
参考图6A，掩模602形成在半导体晶片或基板604上方。掩模602覆盖并保护形成在半导体晶片604表面上的集成电路606。掩模602还覆盖形成在集成电路606中的每一者之间的插入道607。
在实施例中，在掩模602的形成期间，半导体晶片或基板604由基板载体(诸如结合图2B描述的基板载体)支撑。在实施例中，在半导体晶片604上方形成掩模602的步骤包括在半导体晶片604上旋涂掩模602。在特定实施例中，在涂覆之前，执行等离子体或化学预处理以实现晶片的更好润湿性和涂覆。
在实施例中，掩模602为水溶性掩模，因为其在水介质中易于溶解。例如，在一个实施例中，沉积态的水溶性掩模602由可溶于碱性溶液、酸性溶液或去离子水中的一者或多者的材料组成。在特定实施例中，沉积态的水溶性掩模602在水溶液中的蚀刻或移除速率在约1～15微米/分钟的范围内。在一个实施例中，掩模602为基于聚乙烯醇(PVA)的水溶性掩模。
在实施例中，半导体晶片或基板604由适于承受制造工艺且可在其上适当设置半导体处理层的材料组成。例如，在一个实施例中，半导体晶片或基板604由基于IV族的材料组成，诸如但不限于结晶硅、锗或硅/锗。在特定实施例中，提供半导体晶片604的步骤包括提供单晶硅基板。在特定实施例中，单晶硅基板经掺杂有杂质原子。在另一实施例中，半导体晶片或基板604由III-V族材料组成，诸如例如用于制造发光二极管(LED)的III-V族材料基板。
在实施例中，作为集成电路606的一部分，半导体晶片或基板604具有设置在其上或其中的半导体器件阵列。此类半导体器件的示例包括但不限于在硅基板中制造并封装在介电层中的存储器器件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连可形成在器件或晶体管上方以及周围介电层中，并可用于电耦合器件或晶体管以形成集成电路606。构成道607的材料可以与用于形成集成电路606的那些材料相似或相同。例如，道607可由介电材料层、半导体材料层和金属化层组成。在一个实施例中，道607中的一个或多个包括与集成电路606的实际器件相似的测试器件。
在可选实施例中，在激光图案化掩模之前烘干掩模602。在实施例中，烘干掩模602以增大掩模602的抗蚀刻性。在特定实施例中，掩模602在约在50摄氏度至130摄氏度范围内的相对高温下进行烘干。此类较高温度烘干可使掩模602交联以显著增加抗蚀刻性。在一个实施例中，使用热板技术或从晶片正面(例如，在使用基板载体的情况下的非带安装侧)施加的热(光)辐射或其他合适的技术执行烘干。
参考图6B，使用激光划线工艺对掩模602进行图案化，以提供具有缝隙610的图案化掩模608，从而暴露集成电路606之间的半导体晶片或基板604的区域。因此，激光划线工艺用于移除最初在集成电路606之间形成的道607的材料。根据本公开的实施例，也如图6B所示，利用激光划线工艺对掩模602进行图案化的步骤进一步包括将沟槽612部分地形成到集成电路606之间的半导体晶片604的区域中。在实施例中，在激光划线工艺期间，半导体晶片或基板604由基板载体(诸如结合图2B描述的基板载体)支撑。
在实施例中，掩模602利用高斯激光束图案化，然而，也可以使用非高斯射束。此外，射束可以是静止的或旋转的。在实施例中，基于飞秒的激光器用作用于激光划线工艺的源。例如，在实施例中，具有在可见光谱加紫外线(UV)和红外线(IR)范围(总计为宽带光谱)中的波长的激光用于提供基于飞秒的激光，即，具有飞秒量级(10-15秒)的脉冲宽度的激光。在一个实施例中，烧蚀不是或者基本上不是波长相关的并且因而适于复合膜，诸如掩模602、道607和可能半导体晶片或基板604的一部分的膜。
应理解，通过使用具有来自飞秒范围的贡献的激光束轮廓，与更长的脉冲宽度(例如，纳秒处理)相比，热损伤问题被减轻或消除。激光划线期间的损伤消除或减轻可能是由于缺乏低能量再耦合或热平衡。还应理解，诸如射束轮廓之类的激光参数选择对于开发成功的激光划线和切割工艺可能很关键，所述工艺最小化切屑、微裂纹和分层以实现干净的激光划线切割。激光划线切口越干净，可对最终晶粒切单执行的蚀刻工艺越顺利。在半导体器件晶片中，不同材料类型(例如，导体、绝缘体、半导体)和厚度的许多功能层通常设置于半导体器件晶片上。此类材料可包括但不限于诸如聚合物之类的有机材料、金属、或诸如二氧化硅和氮化硅之类的无机电介质。
设置于晶片或基板上的个体集成电路之间的道可以包括与集成电路本身类似或相同的层。例如，图7示出了根据本公开的实施例的可在半导体晶片或基板的道区域中使用的材料堆叠的剖视图。
参考图7，道区域700包括硅基板的顶部702、第一二氧化硅层704、第一蚀刻终止层706、第一低K介电层708(例如，具有小于二氧化硅的4.0的介电常数的介电常数)、第二蚀刻终止层710、第二低K介电层712、第三蚀刻终止层714、未掺杂硅石玻璃(USG)层716、第二二氧化硅层718、以及划线和/或蚀刻掩模720(诸如上文结合掩模602描述的掩模)。铜金属化722设置在第一蚀刻终止层706与第三蚀刻终止层714之间并且穿过第二蚀刻终止层710。在特定实施例中，第一蚀刻终止层706、第二蚀刻终止层710和第三蚀刻终止层714由氮化硅组成，而低K介电层708和712由碳掺杂氧化硅材料组成。
在常规激光照射(诸如基于纳秒照射)下，道700的材料在光吸收和烧蚀机制方面表现得相当不同。例如，在正常条件下，诸如二氧化硅之类的介电层对所有市售可得的激光波长基本上为透明的。相反，金属、有机物(例如，低K材料)和硅可非常容易地耦合光子，尤其响应于基于纳秒照射而耦合光子。在实施例中，使用基于飞秒激光划线工艺以通过在烧蚀低K材料层和铜层之前烧蚀二氧化硅层来图案化二氧化硅层、低K材料层、以及铜层。
在实施例中，在激光束为基于飞秒激光束的情况下，适合的基于飞秒激光工艺由高峰值强度(照射)表征，高峰值强度通常导致各种材料的非线性相互作用。在一个此类实施例中，飞秒激光源具有约在10飞秒至500飞秒范围中的脉冲宽度，尽管较佳地是在100飞秒至400飞秒范围中。在一个实施例中，飞秒激光源具有约在1570纳米至200纳米范围中的波长，尽管较佳地是在540纳米至250纳米范围中。在一个实施例中，激光和对应光学系统在工作面提供约在3微米至15微米范围中的焦点，尽管较佳地是约在5微米至10微米范围中或者在10微米至15微米之间。
在实施例中，激光源具有约在200kHz至10MHz范围中的脉冲重复率，尽管较佳地是约在500kHz至5MHz范围中。在实施例中，激光源在工作面传递约在0.5uJ至100uJ范围中的脉冲能量，尽管较佳地是约在1uJ至5uJ范围中。在实施例中，激光划线工艺沿工件表面以约在500mm/秒至5m/秒范围中的速度运行，尽管较佳地是以约在600mm/秒至2m/秒范围中的速度。
划线工艺可仅运行单次或运行多次，但在实施例中较佳地运行1至2次。在一个实施例中，工件中的划线深度约在5微米至50微米深范围内，较佳地约在10微米至20微米深范围内。在实施例中，产生的激光束的锯口宽度约在2微米至15微米范围内，尽管在硅晶片划线/切割中较佳地约在6微米至10微米的范围内，这是在器件/硅界面处测量的。
可以选择具有益处和优势的激光参数，诸如提供足够高的激光强度以实现无机电介质(例如二氧化硅)的电离，并且最小化在直接烧蚀无机电介质之前由下层损伤引起的剥离和碎屑。此外，可以选择参数以为具有精确控制的烧蚀宽度(例如，锯口宽度)和深度的工业应用提供有意义的工艺产量。
在可选实施例中，在激光划线工艺之后且在等离子体蚀刻切单工艺之前，执行中间掩模打开后清洁操作。在实施例中，掩模打开后清洁操作是基于等离子体的清洁工艺。在示例中，如下所述，基于等离子体的清洁工艺对通过缝隙610暴露的基板604的沟槽612是非反应性的。
根据一个实施例，基于等离子体的清洁工艺对基板604的暴露区域为非反应性的，因为暴露区域在清洁工艺期间未被蚀刻或仅被可忽略地蚀刻。在一个此类实施例中，仅使用非反应性气体等离子体清洁。例如，使用Ar或另一非反应性气体(或者混合物)执行高偏压等离子体处理，以用于掩模冷凝和清洁划线开口两者。此方法可适合水溶性掩模，诸如掩模602。在另一此类实施例中，使用分离的掩模冷凝(表面层的致密化)和划线沟槽清洁操作，例如首先执行用于掩模冷凝的Ar或非反应性气体(或混合物)高偏压等离子体处理，并且随后执行激光划线沟槽的Ar+SF6等离子体清洁。此实施例可适于其中由于掩模材料太厚而导致Ar清洁不足以达成沟槽清洁的情况。在这种情况下，掩模的金属盐可在包括SF6的等离子体清洗操作期间提供抗蚀刻性。
参考图6C，通过图案化掩模608中的缝隙610蚀刻半导体晶片604以切单集成电路606。根据本公开的实施例，蚀刻半导体晶片604的步骤包括通过蚀刻初始利用激光划线工艺形成的沟槽612，来最终整体地蚀刻穿过半导体晶片604，如图6C所描绘。图案化掩模608在等离子体蚀刻期间保护集成电路。
在实施例中，在等离子体蚀刻工艺期间，半导体晶片或基板602由基板载体(诸如结合图2B描述的基板载体)支撑。在一个此类实施例中，如上文结合图3A至图3C所述，基板载体由静电卡盘支撑，所述静电卡盘具有在其圆周边缘处具有多个凹口的导电基座。在一个此类实施例中，导电基座以及多个凹口的表面经涂覆有陶瓷材料，并且所述陶瓷材料防止在蚀刻期间电流从静电卡盘泄漏。
在实施例中，利用激光划线工艺图案化掩模602的步骤涉及在集成电路之间的半导体晶片区域中形成沟槽，并且等离子体蚀刻半导体晶片的步骤涉及延伸沟槽以形成对应沟槽延伸部。在一个此类实施例中，沟槽中的每个沟槽具有一宽度，并且每个对应沟槽延伸部具有所述宽度。
在实施例中，蚀刻半导体晶片604的步骤包括使用等离子体蚀刻工艺。在一个实施例中，使用穿硅通孔型蚀刻工艺。例如，在特定实施例中，半导体晶片604的材料的蚀刻速率为大于10微米每分钟。可针对晶粒切单工艺的等离子体蚀刻部分使用超高密度等离子体源。适于执行此类等离子体蚀刻工艺的工艺腔室的示例为可从美国加利福尼亚州森尼维耳市的应用材料公司获得的Applied
Figure BDA0004153788710000181
SilviaTM蚀刻系统。Applied/>
Figure BDA0004153788710000182
SilviaTM蚀刻系统结合了电容和电感RF耦合，与仅使用电容耦合(即使在由磁增强提供的改进的情况下)所可能实现的相比，所述蚀刻系统可以提供对离子密度和离子能量的独立得多的控制。此组合使得离子密度能够从离子能量有效去耦，以便在没有高的潜在损伤、DC偏压水平的情况下，甚至在非常低的压力下获得相对高密度等离子体。这产生特别宽的工艺窗。然而，可以使用能够蚀刻硅的任何等离子体蚀刻腔室。在示例性实施例中，深硅蚀刻用于以大于常规硅蚀刻速率的约40％的蚀刻速率蚀刻单个晶体硅基板或晶片604，同时维持基本上精确的轮廓控制和实际上不含凹坑的侧壁。在特定实施例中，使用穿硅通孔型蚀刻工艺。此蚀刻工艺基于由反应气体产生的等离子体，其大体为能够以相对快蚀刻速率蚀刻硅的氟基气体，诸如SF6、C4F8、CHF3、XeF2，或者任何其他反应性气体。在另一实施例中，结合图6C描述的等离子体蚀刻操作采用常规博世(Bosch)型沉积/蚀刻/沉积工艺以蚀刻穿透基板604。一般而言，博世型工艺由以下三个子操作组成：沉积、向轰击蚀刻、以及各向同性化学蚀刻，所述各向同性化学蚀刻运行许多迭代(循环)直至蚀刻穿透硅。
如上所述，在一个实施例中，半导体晶片或基板602在等离子体蚀刻工艺期间由基板载体(诸如结合图2B描述的基板载体)支撑，并且基板载体由静电卡盘支撑，所述静电卡盘具有在其圆周边缘具有多个凹口的导电基座。在特定的此类实施例中，在蚀刻之后，使用与导电基座的多个凹口中的各者相对应的多个升降杆从导电基座移除基板载体。
在实施例中，在切单工艺之后，移除图案化掩模608。在实施例中，图案化掩模608为水溶性图案化掩模。在实施例中，使用水溶液移除图案化掩模608。在一个此类实施例中，通过热水性处理(诸如热水处理)移除图案化掩模608。在特定实施例中，图案化掩模608在约在40摄氏度～100摄氏度范围内的温度下的热水处理中被移除。在特定实施例中，图案化掩模608在约在80摄氏度～90摄氏度范围内的温度下的热水处理中被移除。应理解，水温越高，热水处理所需的时间越短。根据本公开的实施例，还可以在蚀刻之后执行等离子体清洁工艺，以帮助移除图案化掩模608。
应理解，其他情况可受益于较低的水处理温度。例如，在用于切割的晶片被支撑在可能受到高温水处理影响(例如，通过粘附力损失)的切割带上的情况下，可以采用相对较低的水处理温度，尽管持续时间比相对较高的水处理温度更长。在一个此类实施例中，水处理介于室温(即，水为未加热的)，但低于约40摄氏度的温度。在特定此类实施例中，图案化掩模608在约在35摄氏度～40摄氏度范围内的温度下的温水处理中被移除。
再次参考图6A至图6C，可通过初始烧蚀来执行晶片切割，以烧蚀穿透掩模、穿透晶片道(包括金属化)、并且部分进入硅基板。随后可通过后续穿透硅深等离子体蚀刻来完成晶粒切单。根据本公开的实施例，用于切割的材料堆叠的特定示例结合图8A至图8D描述如下。
参考图8A，用于混合激光烧蚀和等离子体蚀刻切割的材料堆叠包括掩模802、器件层804和基板806。掩模层802、器件层804和基板806设置在晶粒附接膜808上方，晶粒附接膜808粘附至背衬带810。在其他实施例中，使用与标准切割带的直接耦合。在实施例中，掩模802为诸如上文结合掩模602描述的一者。器件层804包括设置于一个或多个金属层(诸如铜层)和一个或多个低K介电层(诸如碳掺杂氧化层)上方的无机介电层(诸如二氧化硅)。器件层804还包括布置于集成电路之间的道，所述道包括与集成电路相同或类似的层。基板806为块体单晶硅基板。在实施例中，诸如上文所述，使用热处理或烘干899制造掩模802。在实施例中，掩模802为水掩模。
在实施例中，块体单晶硅基板806在被粘附至晶粒附接膜808之前从背部减薄。减薄可通过背部研磨工艺来执行。在一个实施例中，块体单晶硅基板806减薄至约30至200微米范围内的厚度。值得注意的是，在实施例中，在激光烧蚀和等离子体蚀刻切割工艺之前执行减薄。在实施例中，掩模802具有约在3～100微米范围内的厚度和器件层804具有约在2至20微米范围内的厚度。在实施例中，晶粒附接膜808(或者能够将经减薄或薄的晶片或基板接合至背衬带810的任何适合代替物，诸如由上粘合剂层和基膜组成的切割带)的厚度约在10～200微米范围内。
参考图8B，利用激光划线工艺812图案化掩模802、器件层804和基板806的一部分以在基板806中形成沟槽814。
参考图8C，使用穿透硅深等离子体蚀刻工艺816将沟槽814向下延伸至晶粒附接膜808，从而暴露晶粒附接膜808的顶部并且切单硅基板806。器件层804在穿透硅深等离子体蚀刻工艺816期间由掩模802保护。
参考图8D，切单工艺可进一步包括以下步骤：图案化晶粒附接膜808，暴露背衬带810的顶部和切单晶粒附接膜808。在实施例中，晶粒附接膜通过激光工艺或蚀刻工艺切单。进一步实施例可包括后续从背衬带810移除基板806的经切单部分(例如，作为个体集成电路)。在一个实施例中，将经切单的晶粒附接膜808保持在基板806的经切单部分的背侧面上。在替代性实施例中，在基板806薄于约50微米的情况下，使用激光划线工艺812来完全切单基板806，而不使用额外的等离子体工艺。实施例可以进一步包括从器件层804移除掩模802。掩模802的移除可以如上所述，用于移除图案化掩模608。
本公开的实施例可提供为计算机程序产品或软件，计算机程序产品或软件可包括在其上存储指令的机器可读介质，所述指令可用于编程计算机系统(或其他电子器件)以执行根据本公开的实施例的工艺。在一个实施例中，计算机系统与结合图5描述的工艺工具500或结合图4描述的蚀刻腔室400耦合。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或传递信息的任何机构。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存装置等)、机器(例如，计算机)可读传输介质(电学、光学、听觉或其他形式的传播信号(例如，红外信号、数字信号等))等。
图9示出示例性形式的计算机系统900中的机器的图形表示，在计算机系统900内可执行一组指令，以用于使机器执行本文所述的方法中的任何一个或多个。在替代实施例中，机器可在局域网(LAN)、内联网、外联网或因特网中连接(例如，联网)至其他机器。机器可在客户端-服务器网络环境中作为服务器或客户端操作，或者在对等(或分布式)网络环境中作为对等机器操作。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络电器、服务器或网络路由器、交换机或网桥，或者能够执行(连续的或以其他方式的)一组指令的任何机器，所述指令指定由此机器进行的动作。进一步地，尽管仅示出单个机器，但术语“机器”还应被认为包括单独地或联合地执行一组(或多组)指令以执行本文所述方法中的任何一个或多个的机器(例如，计算机)的任意集合。
示例性计算机系统900包括处理器902、主存储器904(例如，只读存储器(ROM))、闪存、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM)或兰巴斯(Rambus)DRAM(RDRAM)等)、静态存储器906(例如，闪存、静态随机存取存储器(SRAM)等)、以及辅助存储器918(例如，数据存储装置)，上述各者经由总线930彼此连通。
处理器902表示一个或多个通用处理装置，诸如微处理器、中央处理单元等等。更具体地，处理器902可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现其他指令集的处理器、或实现指令集组合的处理器。处理器902还可以是一个或多个专用处理装置，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理器902被配置成执行处理逻辑926，以用于执行本文所述操作。
计算机系统900可进一步包括网络接口装置908。计算机系统900还可包括视频显示单元910(例如，液晶显示器(LCD)、发光二极管显示器(LED)、或阴极射线管(CRT))、字母数字输入设备912(例如，键盘)、光标控制装置914(例如，鼠标)、以及信号产生装置916(例如，扬声器)。
辅助存储器918可包括机器可访问存储介质(或更具体地，计算机可读存储介质)932，在机器可访问存储介质932上存储体现本文所述方法或功能中的任何一个或多个的一个或多个指令集(例如，软件922)。在由计算机系统900执行软件922期间，软件922还可完全或至少部分地驻存在主存储器904和/或处理器902内，主存储器904和处理器902还构成机器可读存储介质。可进一步经由网络接口装置908在网络920上发送或接收软件922。
尽管在示例性实施例中示出机器可访问存储介质932为单个介质，但术语“机器可读存储介质”应被认为包括存储一个或多个指令集的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”还将被认为包括能够存储或编码指令集的任何介质，所述指令集由机器执行且使机器执行本公开的方法中的任何一个或多个。因此，应认为术语“机器可读存储介质”包括但不限于固态存储器以及光学和磁性介质。
根据本公开的实施例，机器可访问存储介质具有存储于其上的指令，所述指令使数据处理系统执行切割具有多个集成电路的半导体晶片的方法，诸如本文描述的方法中的一个或多个。
因而，已经公开了使用实施遮蔽环套件的激光划线工艺和等离子体蚀刻工艺的混合晶片切割方法。

Claims (20)

1.一种蚀刻设备，包括：
腔室；
等离子体源，所述等离子体源在所述腔室内或耦接至所述腔室；
静电卡盘，所述静电卡盘在所述腔室内，所述静电卡盘包括用于支撑基板载体的导电基座，所述基板载体尺寸设计成支撑具有第一直径的晶片；以及
遮蔽环组件，所述遮蔽环组件在所述等离子体源与所述静电卡盘之间，所述遮蔽环组件尺寸设计成处理具有第二直径的晶片，所述第二直径小于所述第一直径。
2.如权利要求1所述的蚀刻设备，其中所述第一直径为约300mm，并且所述第二直径为约200mm。
3.如权利要求1所述的蚀刻设备，其中所述遮蔽环组件包括隔热件、插入环、以及载体。
4.如权利要求3所述的蚀刻设备，其中所述隔热件、所述插入环、以及所述载体包括固体氧化铝。
5.如权利要求3所述的蚀刻设备，其中所述隔热件中包括凹穴，所述凹穴用于容纳所述插入环而不接触所述插入环。
6.如权利要求1所述的蚀刻设备，其中所述导电基座具有穿过其中的多个孔洞，并且所述蚀刻设备进一步包括：
多个升降杆，所述多个升降杆与所述多个孔洞中的各者相对应，所述多个升降杆经布置用于接触在所述晶片下方的所述基板载体。
7.如权利要求1所述的蚀刻设备，其中所述导电基座具有在所述导电基座的圆周边缘处的多个凹口，并且所述蚀刻设备进一步包括：
多个升降杆，所述多个升降杆与所述多个凹口中的各者相对应，所述多个升降杆经布置用于接触所述基板载体的框架。
8.一种切割包括多个集成电路的半导体晶片的方法，所述方法包括以下步骤：
在所述半导体晶片上方形成掩模，所述掩模包括覆盖并保护所述集成电路的层，并且所述半导体晶片由基板载体支撑，所述基板载体尺寸设计成支撑具有第一直径的晶片；
用激光划线工艺图案化所述掩模，以提供具有缝隙的图案化掩模，所述缝隙暴露所述集成电路之间的所述半导体晶片的区域；以及
穿过所述图案化掩模中的所述缝隙蚀刻所述半导体晶片，以在所述半导体晶片由所述基板载体支撑且在所述基板载体由遮蔽环组件部分地覆盖的同时切单所述集成电路，所述遮蔽环组件尺寸设计成处理具有第二直径的所述半导体晶片，所述第二直径小于所述第一直径。
9.如权利要求8所述的方法，其中所述遮蔽环组件包括隔热件、插入环、以及载体，其中所述隔热件中包括凹穴，所述凹穴用于容纳所述插入环而不接触所述插入环，以避免蚀刻期间的热接触。
10.如权利要求8所述的方法，其中所述第一直径为约300mm，并且所述第二直径为约200mm。
11.一种切割包括多个集成电路的半导体晶片的系统，所述系统包括：
工厂接口；
激光划线设备，所述激光划线设备与所述工厂接口耦接并包括激光器；以及
蚀刻设备，所述蚀刻设备与所述工厂接口耦接，所述蚀刻设备包括腔室、在所述腔室内或耦接至所述腔室的等离子体源、在所述腔室内的静电卡盘、以及在所述等离子体源与所述静电卡盘之间的遮蔽环组件，所述静电卡盘包括导电基座以支撑基板载体，所述基板载体尺寸设计成支撑具有第一直径的晶片，所述遮蔽环组件尺寸设计成处理具有第二直径的晶片，所述第二直径小于所述第一直径。
12.如权利要求11所述的系统，其中所述第一直径为约300mm，并且所述第二直径为约200mm。
13.如权利要求11所述的系统，其中所述蚀刻设备的所述遮蔽环组件包括隔热件、插入环、以及载体。
14.如权利要求13所述的系统，其中所述隔热件、所述插入环、以及所述载体包括固体氧化铝。
15.如权利要求13所述的系统，其中所述隔热件中包括凹穴，所述凹穴用于容纳所述插入环而不接触所述插入环。
16.如权利要求13所述的系统，其中所述插入环具有内开口，所述内开口具有约197mm的直径。
17.如权利要求11所述的系统，其中所述激光划线设备用于执行对半导体晶片的集成电路之间的道的激光烧蚀，并且其中所述蚀刻设备配置成用于蚀刻所述半导体晶片以在所述激光烧蚀之后切单所述集成电路。
18.如权利要求11所述的系统，其中所述蚀刻设备被容纳在与所述工厂接口耦接的群集工具上，所述群集工具进一步包括：
沉积腔室，所述沉积腔室配置成用于在所述半导体晶片的所述集成电路上方形成掩模层。
19.如权利要求11所述的系统，其中所述蚀刻设备被容纳在与所述工厂接口耦接的群集工具上，所述群集工具进一步包括：
湿/干站，所述湿/干站配置成用于在所述激光烧蚀或所述蚀刻之后清洁所述半导体晶片。
20.如权利要求11所述的系统，其中所述激光划线设备包括基于飞秒的激光器。
CN202180067313.7A 2020-10-06 2021-09-16 用于等离子体蚀刻晶片切单工艺的遮蔽环套件 Pending CN116250070A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/064,470 US20220108908A1 (en) 2020-10-06 2020-10-06 Shadow ring kit for plasma etch wafer singulation process
US17/064,470 2020-10-06
PCT/US2021/050744 WO2022076144A1 (en) 2020-10-06 2021-09-16 Shadow ring kit for plasma etch wafer singulation process

Publications (1)

Publication Number Publication Date
CN116250070A true CN116250070A (zh) 2023-06-09

Family

ID=80931621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180067313.7A Pending CN116250070A (zh) 2020-10-06 2021-09-16 用于等离子体蚀刻晶片切单工艺的遮蔽环套件

Country Status (7)

Country Link
US (1) US20220108908A1 (zh)
EP (1) EP4226414A1 (zh)
JP (1) JP2023547044A (zh)
KR (1) KR20230074277A (zh)
CN (1) CN116250070A (zh)
TW (1) TW202224091A (zh)
WO (1) WO2022076144A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD997894S1 (en) * 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift assembly
USD997893S1 (en) * 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift plate
CN116174435B (zh) * 2023-04-21 2023-07-14 苏州智程半导体科技股份有限公司 一种半导体刻蚀设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262029A (en) * 1988-05-23 1993-11-16 Lam Research Method and system for clamping semiconductor wafers
US5632873A (en) * 1995-05-22 1997-05-27 Stevens; Joseph J. Two piece anti-stick clamp ring
US6051122A (en) * 1997-08-21 2000-04-18 Applied Materials, Inc. Deposition shield assembly for a semiconductor wafer processing system
US5922133A (en) * 1997-09-12 1999-07-13 Applied Materials, Inc. Multiple edge deposition exclusion rings
US6409896B2 (en) * 1999-12-01 2002-06-25 Applied Materials, Inc. Method and apparatus for semiconductor wafer process monitoring
DE60106577T8 (de) * 2001-05-31 2006-04-27 Alcatel Abnehmbare Schirmvorrichtung für Plasmareaktoren
US20060225654A1 (en) * 2005-03-29 2006-10-12 Fink Steven T Disposable plasma reactor materials and methods
US9948214B2 (en) * 2012-04-26 2018-04-17 Applied Materials, Inc. High temperature electrostatic chuck with real-time heat zone regulating capability
US9293304B2 (en) * 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
JP2016051876A (ja) * 2014-09-02 2016-04-11 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US10475627B2 (en) * 2016-03-25 2019-11-12 Lam Research Corporation Carrier ring wall for reduction of back-diffusion of reactive species and suppression of local parasitic plasma ignition
JP7096271B2 (ja) * 2017-05-31 2022-07-05 ラム リサーチ コーポレーション 調整可能／交換可能なエッジ結合リングのための検出システム
US10199252B2 (en) * 2017-06-30 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal pad for etch rate uniformity
JP6982837B2 (ja) * 2017-10-20 2021-12-17 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support

Also Published As

Publication number Publication date
WO2022076144A1 (en) 2022-04-14
US20220108908A1 (en) 2022-04-07
KR20230074277A (ko) 2023-05-26
EP4226414A1 (en) 2023-08-16
JP2023547044A (ja) 2023-11-09
TW202224091A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US8912077B2 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
US20150221553A1 (en) Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9269604B2 (en) Wafer edge warp suppression for thin wafer supported by tape frame
US20200258780A1 (en) Transfer arm for film frame substrate handling during plasma singulation of wafers
US9293304B2 (en) Plasma thermal shield for heat dissipation in plasma chamber
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9112050B1 (en) Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
CN116250070A (zh) 用于等离子体蚀刻晶片切单工艺的遮蔽环套件
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
KR20200005668A (ko) 웨이퍼 다이싱 프로세스들 동안의 입자 오염의 완화
US20150170955A1 (en) Actively-cooled shadow ring for heat dissipation in plasma chamber
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US20150332970A1 (en) Carrier with thermally resistant film frame for supporting wafer during singulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination