KR20230074277A - 플라즈마 에칭 웨이퍼 개별화 프로세스를 위한 섀도우 링 키트 - Google Patents

플라즈마 에칭 웨이퍼 개별화 프로세스를 위한 섀도우 링 키트 Download PDF

Info

Publication number
KR20230074277A
KR20230074277A KR1020237015195A KR20237015195A KR20230074277A KR 20230074277 A KR20230074277 A KR 20230074277A KR 1020237015195 A KR1020237015195 A KR 1020237015195A KR 20237015195 A KR20237015195 A KR 20237015195A KR 20230074277 A KR20230074277 A KR 20230074277A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
integrated circuits
dicing
wafer
diameter
Prior art date
Application number
KR1020237015195A
Other languages
English (en)
Inventor
카르틱 엘루말라이
잉 쉥 페
마이클 소렌센
스리스칸타라자 티루나부카라수
아룬쿠마르 타티
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230074277A publication Critical patent/KR20230074277A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

섀도우 링 키트(shadow ring kit)들 및 반도체 웨이퍼(wafer)들을 다이싱(dice)하는 방법들이 설명된다. 예에서, 에칭 장치는 챔버(chamber), 및 챔버 내에 있거나 또는 챔버에 결합된 플라즈마 소스(plasma source)를 포함한다. 정전 척(chuck)이 챔버 내에 있고, 이 정전 척은 제1 직경을 갖는 웨이퍼를 지지하도록 크기가 정해진 기판 캐리어(carrier)를 지지하는 전도성 페데스탈(pedestal)을 포함한다. 섀도우 링 조립체는 플라즈마 소스와 정전 척 사이에 있으며, 이 섀도우 링 조립체는 제1 직경보다 작은 제2 직경을 갖는 웨이퍼를 프로세싱(process)하도록 크기가 정해진다.

Description

플라즈마 에칭 웨이퍼 개별화 프로세스를 위한 섀도우 링 키트
본 출원은 2020년 10월 6일에 출원된 미국 정규 출원 번호 17/064,470에 대한 우선권을 주장하며, 이 출원의 전체 내용들은 이로써 본 명세서에 인용에 의해 통합된다.
본 개시내용의 실시예들은 반도체 프로세싱(processing) 분야에 관한 것으로서, 특히 반도체 웨이퍼(wafer)들 ― 각각의 웨이퍼는 그 위에 복수의 집적 회로들을 가짐 ― 을 다이싱(dice)하기 위한 장치들 및 방법들에 관한 것이다.
반도체 웨이퍼 프로세싱에서, 집적 회로들은 실리콘 또는 다른 반도체 재료로 구성된 웨이퍼(기판이라고도 함) 상에 형성된다. 일반적으로, 반도체, 전도성 또는 절연성인 다양한 재료들의 층들이 집적 회로들을 형성하기 위해 사용된다. 이들 재료들은 집적 회로들을 형성하기 위해 잘 알려진 다양한 프로세스(process)들을 사용하여 도핑(dope)되고, 증착되고 및 에칭된다. 각각의 웨이퍼는 다이스(dice)로 알려진 집적 회로들을 포함하는 많은 수의 개별 영역들을 형성하도록 프로세싱된다.
집적 회로 형성 프로세스에 이어, 웨이퍼는 패키징(packing)을 위해 또는 더 큰 회로들 내에서 패키징되지 않은 형태로 사용하기 위해 개별 다이(die)를 서로 분리하기 위해 "다이싱"된다. 웨이퍼 다이싱에 사용되는 2 개의 주요 기술들은 스크라이빙(scribing) 및 소잉(sawing)이다. 스크라이빙을 사용하면, 다이아몬드 팁 스크라이브(diamond tipped scribe)가 미리 형성된 스크라이브 라인(line)들을 따라 웨이퍼 표면을 가로질러 이동된다. 이들 스크라이브 라인들은 다이들 사이의 공간들을 따라 연장된다. 이들 공간들은 일반적으로 "스트리트(street)들"이라고 지칭된다. 다이아몬드 스크라이브는 스트리트들을 따라 웨이퍼 표면에 얕은 스크래치(scratch)들을 형성한다. 예를 들어 롤러(roller)에 의해 압력을 가하면, 웨이퍼는 스크라이브 라인들을 따라 분리된다. 웨이퍼의 파손(break)들은 웨이퍼 기판의 결정 격자 구조를 따른다. 스크라이빙은 두께가 약 10 밀(mil)(1/1000(인치)) 이하인 웨이퍼들에 대해 사용될 수 있다. 더 두꺼운 웨이퍼들의 경우, 소잉이 현재 다이싱을 위한 선호되는 방법이다.
소잉을 사용하면, 분당 높은 회전수들로 회전하는 다이아몬드 팁 소오(saw)가 웨이퍼 표면에 접촉하여, 스트리트들을 따라 웨이퍼를 소잉한다. 웨이퍼는 필름 프레임(film frame)을 가로질러 스트레치(stretch)된 접착 필름과 같은 지지 부재 상에 장착되고, 소오는 수직 및 수평 스트리트들 모두에 반복적으로 적용된다. 스크라이빙 또는 소잉에서의 한 가지 문제는, 칩(chip)들 및 가우지(gouge)들이 다이들의 잘린 에지(edge)들을 따라 형성될 수 있다는 것이다. 추가적으로, 크랙(crack)들은 다이들의 에지들로부터 기판 내로 형성되어 전파되고, 집적 회로가 작동하지 않게 할 수 있다.
칩핑(chipping) 및 크랙킹(cracking)은 결정 구조의 <110> 방향으로 정사각형 또는 직사각형 다이의 일 측면만이 스크라이브될 수 있기 때문에 스크라이브에서 특히 문제이다. 결과적으로, 다이의 다른 측면을 클리빙(cleaving)하면 들쭉날쭉한 분리 라인이 생긴다. 칩핑 및 크랙킹으로 인해, 집적 회로들의 손상을 방지하기 위해 웨이퍼 상의 다이들 사이에 추가적인 간격이 필요한데, 예를 들어, 칩들 및 크랙들은 실제 집적 회로들로부터 일정 거리로 유지된다. 간격 요구들의 결과로서, 표준 크기의 웨이퍼 상에 형성될 수 있는 다이들이 많지 않으며, 그렇지 않다면 회로부를 위해 사용될 수 있는 웨이퍼 리얼 에스테이트(real estate)가 낭비된다. 소오의 사용은 반도체 웨이퍼 상의 리얼 에스테이트의 낭비를 악화시킨다. 소오의 블레이드(blade)의 두께는 약 15 내지 60 미크론이다. 따라서, 소오에 의해 제조된 절단부를 둘러싸는 크랙킹 및 다른 손상이 집적 회로들에 해를 끼치지 않도록 보장하기 위해, 종종 60에서 300 내지 500 미크론으로 다이들 각각의 회로부를 분리해야 한다. 또한, 절단 후, 각각의 다이는 소잉 프로세스에서 발생하는 입자들 및 다른 오염물들을 제거하기 위해 상당한 세정을 필요로 한다.
플라즈마 다이싱이 또한 사용되었지만, 그러나 역시 제한들을 가질 수 있다. 예를 들어, 플라즈마 다이싱의 구현을 방해하는 한 가지 제한은 비용일 수 있다. 레지스트(resist)를 패터닝(pattern)하기 위한 표준 리소그래피(lithography) 동작은 구현 비용을 엄두도 못 낼 정도로 높게 만들 수 있다. 플라즈마 다이싱의 구현을 방해할 수 있는 다른 제한은, 스트리트들을 따라 다이싱할 때 일반적으로 마주치는 금속들(예를 들어, 구리)의 플라즈마 에칭이 생산 이슈(issue)들 또는 처리량 제한들을 유발할 수 있다는 것이다.
본 개시내용의 실시예들은 반도체 웨이퍼들을 다이싱하는 방법들 및 장치들을 포함한다.
실시예에서, 에칭 장치는 챔버(chamber), 및 챔버 내에 있거나 또는 챔버에 결합된 플라즈마 소스(plasma source)를 포함한다. 정전 척(chuck)이 챔버 내에 있고, 정전 척은 제1 직경을 갖는 웨이퍼를 지지하도록 크기가 정해진 기판 캐리어(carrier)를 지지하는 전도성 페데스탈(pedestal)을 포함한다. 섀도우 링(shadow ring) 조립체는 플라즈마 소스와 정전 척 사이에 있으며, 섀도우 링 조립체는 제1 직경보다 작은 제2 직경을 갖는 웨이퍼를 프로세싱하도록 크기가 정해진다.
다른 실시예에서, 복수의 집적 회로들을 갖는 반도체 웨이퍼를 다이싱하는 방법은 반도체 웨이퍼 위에 마스크(mask)를 형성하는 단계 ― 마스크는, 집적 회로들을 덮고 보호하는 층이거나 또는 이를 포함하고, 반도체 웨이퍼는 제1 직경을 갖는 웨이퍼를 지지하도록 크기가 정해진 기판 캐리어에 의해 지지됨 ― 를 포함한다. 이 방법은 또한 레이저 스크라이빙 프로세스(laser scribing process)로 마스크를 패터닝(pattern)하여 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출하는 갭(gap)들을 갖는 패터닝된 마스크를 제공하는 단계를 포함한다. 이 방법은 또한 반도체 웨이퍼가 기판 캐리어에 의해 지지되는 동안 그리고 기판 캐리어가, 제1 직경보다 작은 제2 직경을 갖는 반도체 웨이퍼를 프로세싱하도록 크기가 정해진 섀도우 링 조립체에 의해 부분적으로 덮인 동안 집적 회로들을 개별화(singulate)하기 위해 패터닝된 마스크의 갭들을 통해 반도체 웨이퍼를 에칭하는 단계를 포함한다.
다른 실시예에서, 복수의 집적 회로들을 갖는 반도체 웨이퍼를 다이싱하기 위한 시스템은 팩토리 인터페이스(factory interface)를 포함한다. 레이저 스크라이브 장치는 팩토리 인터페이스와 결합되며, 레이저를 포함한다. 에칭 장치는 팩토리 인터페이스와 결합되며, 에칭 장치는 챔버, 챔버 내에 있거나 또는 챔버에 결합된 플라즈마 소스, 챔버 내의 정전 척 ― 정전 척은 제1 직경을 갖는 웨이퍼를 지지하도록 크기가 정해진 기판 캐리어를 지지하는 전도성 페데스탈을 포함함 ― , 및 플라즈마 소스와 정전 척 사이의 섀도우 링 조립체 ― 섀도우 링 조립체는 제1 직경보다 작은 제2 직경을 갖는 웨이퍼를 프로세싱하도록 크기가 정해짐 ― 를 포함한다.
도 1a는 본 개시내용의 실시예에 따른 섀도우 링 키트(kit)의 컴포넌트(component)들을 기울인 도면을 예시한다.
도 1b는 본 개시내용의 실시예에 따른, 상승된 포지션(position) 및 안착된 포지션에 있는 섀도우 링 키트를 포함하는 척의 단면도들, 및 기판 캐리어를 기울인 도면을 예시한다.
도 1c는 본 개시내용의 실시예에 따른 섀도우 링 키트를 포함하는 척을 기울인 도면 및 단면도, 및 섀도우 링 키트의 단면도들을 예시한다.
도 1d는 본 개시내용의 실시예에 따른, 200 mm 웨이퍼를 수용하기 위한 섀도우 링 조립체의 일부의 단면도들을 예시한다.
도 1e는 본 개시내용의 실시예에 따른, 200 mm 웨이퍼를 수용하기 위한 섀도우 링 조립체의 일부의 단면도들을 예시한다.
도 1f는 본 개시내용의 실시예에 따른 리프트 후프(lift hoop) 조립체 및 지지된 섀도우 링 조립체를 포함하는 조립체를 기울인 도면을 예시한다.
도 2a는 본 개시내용의 실시예에 따른 정전 척을 기울인 단면도를 예시한다.
도 2b는 본 개시내용의 실시예에 따른 개별화 프로세스 동안 얇은 웨이퍼를 지지하기에 적합한 기판 캐리어의 평면도를 예시한다.
도 2c는 본 개시내용의 실시예에 따른 정전 척의 다양한 양태들 및 부분들을 기울인 도면을 예시한다.
도 3a 내지 도 3c는 본 개시내용의 실시예에 따른 정전 척의 다양한 양태들 및 부분들의 평면도, 단면도, 및 기울인 도면을 예시한다.
도 4는 본 개시내용의 실시예에 따른 플라즈마 에칭 장치의 단면도를 예시한다.
도 5는 본 개시내용의 실시예에 따른 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 도구 레이아웃(layout)의 블록도를 예시한다.
도 6a 내지 도 6c는 본 개시내용의 실시예에 따른 반도체 웨이퍼를 다이싱하는 방법의 다양한 동작들을 나타내는 단면도들을 예시한다.
도 7은 본 개시내용의 실시예에 따른 반도체 웨이퍼 또는 기판의 스트리트 영역에서 사용될 수 있는 재료들의 스택(stack)의 단면도를 예시한다.
도 8a 내지 도 8d는 본 개시내용의 실시예에 따른 반도체 웨이퍼를 다이싱하는 방법의 다양한 동작들의 단면도들을 예시한다.
도 9는 본 개시내용의 실시예에 따른 예시적인 컴퓨터 시스템의 블록도를 예시한다.
반도체 웨이퍼들을 다이싱하는 방법들 및 장치들이 설명된다. 이하의 설명에서, 본 개시내용의 실시예들에 대한 완전한 이해를 제공하기 위해 정전 척 구성들, 레이저 스크라이빙 조건들, 및 플라즈마 에칭 조건들 및 재료 체제들과 같은 다수의 특정 세부사항들이 제시된다. 본 개시내용의 실시예들이 이들 특정 세부사항들 없이 실시될 수 있다는 것은 당업자에게 명백할 것이다. 다른 경우들에서, 집적 회로 제조와 같은 잘 알려진 양태들은 본 개시내용의 실시예들을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않는다. 또한, 도면들에 도시된 다양한 실시예들은 예시적인 표현들이며 반드시 실척대로 그려지지는 않는다는 것을 이해해야 한다.
하나 이상의 실시예들은 특히 200 mm 웨이퍼 플라즈마 다이싱 섀도우 링 키트에 관한 것이다. 실시예들은 300 mm 에칭 챔버에서 200 mm 웨이퍼를 프로세싱하기 위한 섀도우 링 키트를 사용하는 플라즈마 다이싱에 적합할 수 있다. 실시예들은 전자 디바이스 웨이퍼들의 개별화 또는 다이싱을 위한 레이저 및 에칭 웨이퍼 다이싱 접근법들 및 툴링(tooling)에 적용 가능할 수 있다.
컨텍스트(context)를 제공하기 위해, 현재, 200 mm 웨이퍼들은 200 mm 에칭 챔버를 사용하는 200 mm 웨이퍼 장착 테이프 프레임(tape frame)을 사용하여 프로세싱되고 있다. 본 명세서에 설명된 실시예들은 약 400 mm 웨이퍼 장착 프레임 상에 200 mm 웨이퍼를 장착할 수 있게 하고 300 mm 에칭 플라즈마 다이싱 챔버를 사용하여 200 mm 웨이퍼를 프로세싱하도록 구현될 수 있다. 또한, 본 명세서에 설명된 섀도우 링 키트들은 추가의 프로세스 향상 및 수율 개선을 위해 웨이퍼의 상이한 두께를 수용하도록 맞춤화될 수 있다.
하나 이상의 실시예들은 300 mm 에칭 플라즈마 다이싱 챔버를 사용하여 300 mm 웨이퍼를 지지하도록 크기가 정해진 테이프 프레임 상에 장착된 200 mm 웨이퍼를 작동할 수 있게 하는 섀도우 링 프로세스 키트 설계에 관한 것이다. 본 명세서에 설명된 실시예들은 300 mm 플라즈마 다이싱 에칭 챔버에서 200 mm 웨이퍼를 작동할 수 있도록 구현될 수 있다. 본 명세서에 설명된 실시예들은 전용 200 mm 에칭 챔버를 필요로 하지 않음으로써 비용 및 풋 프린트(foot print)를 감소시키도록 구현될 수 있다. 본 명세서에 설명된 실시예들은 200 mm 및 300 mm 웨이퍼 다이싱 및/또는 프로세싱 모두를 위해 "표준 400 mm 테이프 프레임"을 사용하는 유연성을 제공하도록 구현될 수 있다. 실시예에서, 프로세싱을 위한 300 mm와 200 mm 웨이퍼 사이의 스위칭(switching)은 최소한의 설정 변경 및 도구 중단 시간으로 더 용이해진다.
추가 컨텍스트를 제공하기 위해, 웨이퍼를 개별 다이로 개별화하는 동안, 웨이퍼는 다이들 사이의 다이싱 스트리트들을 따라 절단되거나 또는 섹션화(section)된다. 전통적으로, 다이싱은 기계식 소오로 수행되었다. 모바일(mobile) 디바이스들 및 다른 기술 드라이버(driver)들은 크랙킹(cracking), 박리, 및 칩핑(chipping) 결함들을 감소시키기 위해 더 고급의 개별화 접근법들을 필요로 할 수 있다. 레이저 및 에칭 웨이퍼 다이싱 접근법은 기판에 수용성 보호 코팅을 도포하는 단계, 전형적으로 실리콘(Si)인 하부의 기판 재료를 개방하기 위해 레이저 스크라이빙에 의해 제거된 스트리트 영역들의 임의의 디바이스 테스트(test) 층들의 코팅을 제거하는 단계를 포함할 수 있다. 노출된 Si는 그 후 그의 전체 두께에 걸쳐 플라즈마 에칭되어 웨이퍼를 개별 다이로 개별화한다. 보호 코팅은 탈이온(DI) 수 기반 세정 동작으로 제거된다. 수용성 보호 코팅들이 환경적 고려사항들 및 프로세싱의 용이성으로 인해 바람직할 수 있다. 이러한 수용성 코팅은 주로 플라즈마 에칭 단계 동안 에칭 마스크로 사용될 수 있고, 또한 레이저 스크라이빙 동안 생성된 임의의 파편을 수집하는 층으로도 사용될 수 있다.
또 다른 컨텍스트를 제공하기 위해, 프로세스의 레이저 스크라이빙 부분에서 펨토초(femtosecond) 레이저들이 선호될 수 있다. 나노초(nanosecond) 및 다른 긴 펄스 레이저들과 달리, 펨토초 레이저들은 연관된 초단(ultra-short) 펄스들로 인해 열 효과를 거의 갖지 않는다. 펨토초 레이저들의 다른 장점은 흡수, 반사 및 투명 재료들을 포함하는 대부분의 재료들을 제거하는 능력일 수 있다. 전형적인 웨이퍼들에는, 반사 및 흡수성인 금속들, 투명한 유전체들, 및 대부분의 레이저 광에 대해 흡수성인 실리콘 기판이 있다. 수용성 보호 코팅은 전체적으로 또는 대부분 투명하거나, 또는 예를 들어 염료 첨가제를 포함하는 경우, 부분적으로 흡수성일 수 있다. 이들 나열된 재료들은 펨토초 레이저들에 의해 어블레이션(ablate)될 수 있다. 아래에 설명된 많은 실시예들이 펨토초 레이저 스크라이빙과 연관되어 있지만, 다른 실시예들에서, 다른 레이저 빔 유형들을 사용한 레이저 스크라이빙이 또한 본 명세서에 설명된 마스킹 재료들과 양립 가능할 수 있음을 이해해야 한다. 또한, 아래에 설명된 많은 실시예들이 금속화된 특징들을 갖는 스크라이빙 스트리트들과 연관되지만, 다른 실시예들에서는, 금속이 없는 스크라이빙 스트리트들도 또한 고려될 수 있음을 이해해야 한다. 또한, 아래에 설명된 많은 실시예들이 수용성 다이싱 마스크들과 연관되어 있지만, 다른 실시예들에서는, 다른 마스크 재료들도 또한 고려될 수 있음을 이해해야 한다.
본 개시내용의 하나 이상의 실시예들에 따르면, 300 mm 웨이퍼 장착 프레임이 200 mm 웨이퍼를 장착하여 기존의 300 mm 에칭 플라즈마 다이싱 챔버에서 프로세싱하기 위해 사용된다. 최소 셋업(setup) 시간으로 200 mm 웨이퍼와 300 mm 웨이퍼 사이의 스위칭을 가능하게 하는 실시예들이 구현될 수 있다. 실시예에서, 섀도우 링 키트는 캐리어, 인서트 링(insert ring), 및 열 실드(shield)를 포함한다. 본 명세서에 설명된 바와 같은 섀도우 링 키트는 에칭 프로세스 동안 테이프 가열 및 태움을 방지하는 데 도움이 되도록 사용될 수 있다. 인서트 링은 (예를 들어, 프로세싱된 웨이퍼 또는 기판의 최외측 부분에 의해 지지됨으로써) 웨이퍼 프로세싱 동안 캐리어 및 열 실드를 터칭(touch)하지 않고 독립적인 "플로팅(floating)" 부품으로서 작용할 수 있다. 이러한 배열은 웨이퍼로부터 캐리어로의 열 전달을 방지할 수 있다. 열 실드는 프로세싱하는 동안 캐리어로의 열 전달을 방지하는 데 도움이 될 수 있다. 실시예에서, 인서트 링 및 열 실드 프로파일(profile)은 에칭 프로세싱 동안 웨이퍼 상에 에지 배제(edge exclusion)를 제공한다.
예시적인 조립체로서, 도 1a는 본 개시내용의 실시예에 따른 섀도우 링 키트(100)의 컴포넌트들을 기울인 도면을 예시한다.
도 1a를 참조하면, 섀도우 링 키트는 열 실드(102), 인서트 링(104), 및 캐리어(106)를 포함한다. 실시예에서, 열 실드(102), 인서트 링(104), 및 캐리어(106)는 모두 고체 알루미나로 구성된다. 실시예에서, 열 실드(102)는, 예를 들어 열 접촉을 회피하기 위해 인서트 링(104)과 접촉하지 않고 인서트 링(104)을 수용하기 위한 포켓(pocket)을 내부에 포함한다. 실시예에서, 인서트 링(104)은 200 mm 웨이퍼를 수용하도록 크기가 정해진다. 하나의 이러한 실시예에서, 인서트 링(104)은 인서트 링(104)에 의해 커버되는 200 mm 웨이퍼의 최외측 약 1.5 mm 둘레부를 남기기 위해 약 197 mm의 직경을 갖는 내부 개구를 갖는다. 하나의 이러한 실시예에서, 인서트 링(104)은 인서트 링(104)에 의해 커버되는 200 mm 웨이퍼의 약 1.5 mm 둘레부 상에 놓인다.
도 1b는 본 개시내용의 실시예에 따른, 상승된 포지션 및 안착된 포지션에 있는 섀도우 링 키트를 포함하는 척의 단면도들 및 기판 캐리어를 기울인 도면을 예시한다.
도 1b의 파트 (i)를 참조하면, 척 조립체(110A)는 상승된 포지션에 있는 섀도우 링 키트(112)를 포함한다. 일 실시예에서, 섀도우 링 키트(112)는 위에서 설명된 섀도우 링 키트(100)와 같은 조립체이다. 섀도우 링 키트(100)는 200 mm 웨이퍼를 지지하는 테이프 프레임을 포함할 수 있는 기판 캐리어 조립체(114) 위에 있다. 기판 캐리어 조립체(114)는 전형적으로 300 mm 웨이퍼 또는 300 mm 웨이퍼의 기판 캐리어를 지지하도록 크기가 정해진 ESC와 같은 정전 척(ESC)에 의해 지지된다. 척 조립체(110A)는 또한 리프트 후프 조립체(118)를 포함한다. 도 1b의 파트 (ii)를 참조하면, 척 조립체(110B)는 안착된 포지션에 있는 섀도우 링 키트(112)를 포함한다. 도 1b의 파트들 (i) 및 (ⅱ)를 모두 참조하면, 포지션들(110A 및 110B) 사이에서 위아래로 리프트하기 위해 네일 헤드 리프트 핀(nail head lift pin)들(119)이 포함된다. 도 1b의 파트 (ⅲ)을 참조하면, 웨이퍼 탭 프레임(114A)(300 mm 웨이퍼를 수용하도록 크기가 정해질 수 있음), 다이싱 테이프(114B), 및 (예를 들어, 전형적으로 300 mm 웨이퍼가 안착될 로케이션(location)의) 200 mm 웨이퍼를 포함하는 예시적인 기판 캐리어 조립체(114)가 도시되어 있다.
도 1c는 본 개시내용의 실시예에 따른, 섀도우 링 키트를 포함하는 척을 기울인 도면(120) 및 단면도(122), 및 섀도우 링 키트의 단면도들을 예시한다.
도 1c를 참조하면, 정전 척 조립체(122)는 정전 척(ESC)(121)을 포함한다. 섀도우 링 조립체는 정전 척 조립체(122)의 ESC(121) 위에 있다. 섀도우 링 조립체는 열 실드(102), 인서트 링(104), 및 캐리어(106)를 포함한다. 실시예에서, 프로세싱을 위한 포지션에 있을 때, 인서트 링(104)은 묘사된 바와 같이 열 실드(102)와 접촉하지 않고 열 실드(102)의 포켓 내에 수용된다. 일 실시예에서, 인서트 링(104)은 묘사된 바와 같이 캐리어(106)와 인터로크(interlock)된다.
제1 특정 예에서, 도 1d는 본 개시내용의 실시예에 따른, 200 mm 웨이퍼를 수용하기 위한 섀도우 링 조립체의 일부의 단면도들을 예시한다.
도 1d를 참조하면, 섀도우 링 조립체(130A)는 열 실드(102A), 인서트 링(104A), 및 캐리어(106A)를 포함한다. 실시예에서, 프로세싱을 위한 포지션에 있을 때, 인서트 링(104A)은 묘사된 바와 같이 열 실드(102A)와 접촉하지 않고 열 실드(102A)의 포켓 내에 수용된다. 일 실시예에서, 인서트 링(104A)은 묘사된 바와 같이 캐리어(106A)와 인터로크된다.
제2 특정 예에서, 도 1e는 본 개시내용의 실시예에 따른, 200 mm 웨이퍼를 수용하기 위한 섀도우 링 조립체의 일부의 단면도들을 예시한다.
도 1e를 참조하면, 섀도우 링 조립체(130B)는 열 실드(102B), 인서트 링(104B), 및 캐리어(106B)를 포함한다. 실시예에서, 프로세싱을 위한 포지션에 있을 때, 인서트 링(104B)은 묘사된 바와 같이 열 실드(102B)와 접촉하지 않고 열 실드(102B)의 포켓 내에 수용된다. 일 실시예에서, 인서트 링(104B)은 묘사된 바와 같이 캐리어(106B)와 인터로크된다. 섀도우 링 조립체(130A)의 캐리어(106A)와 비교할 때, 섀도우 링 조립체(130B)의 캐리어(106B)의 형상은 캐리어(106B)와 기판 캐리어의 다이싱 테이프 사이에 더 큰 갭을 제공할 수 있으며, 이는 테이프 점착 이슈들을 방지하는 데 도움이 될 수 있다.
예시적인 지지 및/또는 이동 메커니즘(mechanism)으로서, 도 1f는 본 개시내용의 실시예에 따른, 리프트 후프 조립체 및 지지된 섀도우 링 조립체를 포함하는 조립체(140)를 기울인 도면을 예시한다.
도 1f를 참조하면, 리프트 후프 조립체(142)는 리프트 후프(144), 리프트 핀들(146), 및 서보 모터(servo motor)(148)를 포함한다. 지지된 섀도우 링 조립체는 열 실드(102), 인서트 링(이 도면에는 보이지 않음), 및 캐리어(106)를 포함하며, 이는 도 1a와 연관되어 설명된 바와 같다.
다른 양태에서, 도 2a는 본 개시내용의 실시예에 따른 정전 척을 기울인 단면도를 예시한다. 정전 척은 도 1a, 도 1d 및 도 1e와 연관되어 설명된 바와 같은 섀도우 링 조립체와 쌍을 이룰 수 있다.
도 2a를 참조하면, 정전 척 조립체(200)는 섀도우 링 또는 열 실드(202) 및 연관된 섀도우 링 인서트(204) 및 섀도우 링 캐리어(206)를 포함한다. 묘사된 바와 같이, 섀도우 링 또는 열 실드(202) 및 연관된 섀도우 링 인서트(204) 및 섀도우 링 캐리어(206)는 300 mm 웨이퍼 프로세싱을 수용하도록 크기가 정해진다는 것을 이해해야 한다.
그러나, 다른 실시예들에서, 도 1a에 설명된 바와 같은 섀도우 링 또는 열 실드(102) 및 연관된 섀도우 링 인서트(104) 및 섀도우 링 캐리어(106)가 200 mm 웨이퍼 프로세싱을 수용하기 위해 대신 포함된다. 일 실시예에서, 섀도우 링 또는 열 실드(202), 섀도우 링 인서트(204) 및 섀도우 링 캐리어(206) 모두는 알루미나와 같은 세라믹 재료로 구성된다. 기판 캐리어 상의 기판은 섀도우 링 아래에 포함될 수 있고, 기판 캐리어의 테이프 프레임(208)은 도 2a에 묘사된 바와 같이 열 실드 아래에 포함될 수 있다. 테이프 프레임(208)은 스테인리스강으로 구성될 수 있다. 조정 가능한 리프트 핀(207)이 섀도우 링을 리프트하기 위해 포함되며, 알루미늄으로 구성될 수 있다.
정전 척 조립체(200)는 전도성 페데스탈(212) 주위에 에지 절연체 링(210)을 더 포함한다. 최하부 절연체 링(218)이 전도성 페데스탈(212) 아래에 있다. 에지 절연체 링(210) 및 최하부 절연체 링(218)은 알루미나와 같은 세라믹 재료로 구성될 수 있고, 전도성 페데스탈(212)는 알루미늄으로 구성될 수 있다. 전도성 페데스탈(212)는 접지 및/또는 DC 전압에 전기적으로 결합될 수 있다.
정전 척 조립체(200)는 플라즈마 스크린 세그먼트(screen segment)(214) 및 플라즈마 스크린 바스켓(basket)(216)을 더 포함하며, 이들 둘 모두는 알루미늄으로 구성될 수 있다. 정전 척 조립체(200)는 캐소드(cathode) 절연체(220), 설비들 절연체(222), 및 캐소드 라이너(liner)(224)를 더 포함한다. 캐소드 절연체(220)는 실리콘 이산화물로 구성될 수 있고, 캐소드 라이너(224)는 알루미늄으로 구성될 수 있다. 정전 척 조립체(200)는 지지 페데스탈(226), 및 헬륨 피드스루(feedthrough)와 같은 가스 피드스루(228)를 더 포함한다.
리프트 핀(230) 및 리프트 핀 핑거(finger)(232)가 정전 척 조립체(200)에 포함된다. 리프트 핀(230)은 알루미나로 구성될 수 있고, 리프트 핀 핑거(232)는 알루미늄으로 구성될 수 있다. 복수의 이러한 리프트 핀들(230)이 정전 척 조립체(200)에 포함될 수 있음을 이해해야 한다. 실시예에서, 이러한 복수의 리프트 핀들(230)은 전도성 페데스탈(212)의 프로세싱 영역의 둘레부 외부에 로케이팅(locate)된다. 이러한 일 실시예에서, 복수의 리프트 핀들(230)은 기판 캐리어의 테이프 프레임(208)과 접촉하도록 배열된다.
실시예에서, 전도성 페데스탈(212)의 노출된 표면(260) 및 덮힌 표면(270)은 알루미나와 같은 세라믹 재료로 코팅된다. 실시예에서, 각각의 리프트 핀(230)은 개구(250)에 포함된다. 이러한 일 실시예에서, 개구(250)는 도 2a에 묘사되고 도 2c와 연관되어 아래에서 더 상세히 설명되는 바와 같이 전도성 페데스탈(212)에 포함된 구멍이다. 이 구멍은 세라믹 재료로 코팅되지 않을 수 있으며, 정전 척 조립체로부터 누설 전류의 영향을 받기 쉬운 로케이션일 수 있다. 이러한 다른 실시예에서, 개구(250)는 도 3a 내지 도 3c와 연관되어 아래에서 더 상세히 설명되는 바와 같이 전도성 페데스탈의 원주방향 에지에 포함하는 노치(notch)이다. 도 3a 내지 도 3c의 실시예의 노치들은 세라믹 재료로 코팅될 수 있고, 도 2a 내지 도 2c의 실시예의 구멍들에 비해 정전 척 조립체로부터의 누설 전류를 완화할 수 있다.
본 개시내용의 양태에서, 얇은 기판(예를 들어, 대략 100 미크론 이하의 두께를 가짐)이 하이브리드(hybrid) 레이저 어블레이션 및 플라즈마 에칭 개별화 프로세스에 수용된다. 이러한 일 실시예에서, 얇은 기판은 기판 캐리어 상에 지지된다. 예를 들어, 도 2b는 본 개시내용의 실시예에 따른, 개별화 프로세스 동안 얇은 웨이퍼를 지지하기에 적합한 기판 캐리어의 평면도를 예시한다.
도 2b를 참조하면, 기판 캐리어(280)는 테이프 링 또는 프레임(284)에 의해 둘러싸인 백킹(backing) 테이프(282)의 층을 포함한다. 얇은 웨이퍼 또는 기판과 같은 웨이퍼 또는 기판(286)은 기판 캐리어(280)의 백킹 테이프(282)에 의해 지지된다. 일 실시예에서, 웨이퍼 또는 기판(286)은 다이 부착 필름에 의해 백킹 테이프(282)에 부착된다. 실선으로 도시된 바와 같이, 웨이퍼 또는 기판(286)은 300 mm 웨이퍼인데, 즉, 기판 캐리어(280)는 300 mm 웨이퍼를 수용하도록 크기가 정해진다. 그러나, 본 개시내용의 실시예에 따르면, 200 mm 웨이퍼(점선(287))는 기판 캐리어(280)에 의해 지지되며, 심지어 기판 캐리어(280)도 300 mm 웨이퍼용으로 크기가 정해진다. 일 실시예에서, 테이프 링 또는 프레임(284)은 스테인리스강으로 구성된다. 실시예에서, 도 1b, 도 1c, 도 2a, 도 2c 또는 도 3a 내지 도 3c와 연관되어 설명된 정전 척은 기판 캐리어(280)와 같은 조립체를 수용한다.
실시예에서, 개별화 프로세스는 기판 캐리어(280)와 같은 기판 캐리어를 수용하도록 크기가 정해진 시스템에 수용될 수 있다. 이러한 일 실시예에서, 아래에서 설명되는 시스템(400 또는 500)과 같은 시스템은 달리 기판 캐리어에 의해 지지되지 않는 기판 또는 웨이퍼를 수용하도록 크기가 정해진 시스템 풋프린트에 영향을 주지 않고 얇은 웨이퍼 프레임을 수용할 수 있다. 일 실시예에서, 시스템(400 또는 500)은 직경이 300 밀리미터인 웨이퍼들 또는 기판들을 수용하도록 크기가 정해진다; 그러나, 실시예에서, 200 mm 웨이퍼가 내부에서 프로세싱된다. 동일한 시스템은 도 2b에 묘사된 바와 같이 폭이 약 380 mm, 길이가 380 mm인 웨이퍼 캐리어를 수용할 수 있다.
도 2c는 본 개시내용의 실시예에 따른 정전 척의 다양한 양태들 및 부분들을 기울인 도면(290)을 예시한다. 도 2a로부터의 유사한 번호들은 도 2a와 연관되어 위에서 설명된 바와 같다. 정전 척은 도 1a, 도 1d 및 도 1e와 연관되어 설명된 바와 같은 섀도우 링 조립체와 쌍을 이룰 수 있다.
도 2c를 참조하면, 정전 척은 그 원주방향 에지 부근에 복수의 구멍들(294)을 갖는 전도성 페데스탈(212)을 포함한다. 정전 척은 복수의 구멍들(294) 중의 구멍들에 대응하는 복수의 리프트 핀들을 수용할 수 있다. 실시예에서, 전도성 페데스탈(212)는 알루미나와 같은 세라믹 재료로 코팅되지만, 그러나 복수의 구멍들 각각의 내부 표면들은 세라믹 재료로 코팅되지 않는다.
실시예에서, 정전 척은 전도성 페데스탈(212) 주위에 측방향으로 에지 절연체 링(210)을 더 포함한다. 실시예에서, 정전 척은 전도성 페데스탈(212) 아래에 최하부 절연체 링(218)을 더 포함하고, 최하부 절연체 링(218)은 복수의 리프트 핀들 중의 리프트 핀들에 대응하는 도 2c의 복수의 개구들(296)을 갖는다.
실시예에서, 복수의 리프트 핀들은 전도성 페데스탈(212)의 프로세싱 영역(292)의 둘레부 외부에 로케이팅되고, 복수의 리프트 핀들은 기판 캐리어와 접촉하도록 배열된다. 실시예에서, 정전 척은 도 1a 내지 도 1f와 연관되어 설명된 바와 같이, 섀도우 링, 섀도우 링 조립체, 또는 복수의 리프트 핀들 위에 포지셔닝된 섀도우 링 키트와 함께 프로세스 챔버에 포함된다. 이러한 일 실시예에서, 섀도우 링, 섀도우 링 조립체, 또는 섀도우 링 키트는 200 mm 웨이퍼들을 에칭하도록 크기가 정해진다.
도 3a, 도 3b 및 도 3c는 본 개시내용의 다른 실시예에 따른 정전 척의 다양한 양태들 및 부분들의 평면도(300), 단면도(320) 및 기울인 도면(340)을 각각 예시한다. 도 2a로부터의 유사한 번호들은 도 2a와 연관되어 위에서 설명된 바와 같다. 정전 척은 도 1a, 도 1d 및 도 1e와 연관되어 설명된 바와 같은 섀도우 링 조립체와 쌍을 이룰 수 있다.
도 3a 내지 도 3c를 참조하면, 정전 척은 그 원주방향 에지에 복수의 노치들(302)을 갖는 전도성 페데스탈(312)을 포함한다. 정전 척은 또한 복수의 노치들(302) 중의 노치들에 대응하는 복수의 리프트 핀들(230)을 포함한다. 실시예에서, 전도성 페데스탈(312) 및 복수의 노치들(302)의 표면들은 세라믹 재료로 코팅된다. 이러한 일 실시예에서, 세라믹 재료는 알루미나이거나 또는 알루미나를 포함한다.
실시예에서, 정전 척은 전도성 페데스탈(312) 주위에 측방향으로 에지 절연체 링(310)을 더 포함한다. 에지 절연체 링(310)은 복수의 노치들(302) 중의 노치들에 대응하는 복수의 내부 돌출부들(362)을 갖는다. 복수의 내부 돌출부들(362) 각각은 복수의 리프트 핀들(230) 중의 대응하는 리프트 핀들을 수용하기 위해 그 돌출부들(362)을 관통하는 개구를 갖는다.
실시예에서, 정전 척은 전도성 페데스탈(312) 아래에 최하부 절연체 링(318)을 더 포함한다. 최하부 절연체 링(312)은 복수의 리프트 핀들 중의 리프트 핀들에 대응하는 복수의 개구들(도 3b의 322 및 도 3c의 346)을 갖는다.
실시예에서, 에지 절연체 링(310) 및 최하부 절연체 링(318)은 알루미나와 같은 세라믹 재료로 구성되고, 전도성 페데스탈(312)은 알루미늄으로 구성된다. 전도성 페데스탈(312)은 접지 및/또는 DC 전압에 전기적으로 결합될 수 있다.
실시예에서, 복수의 리프트 핀들(230)은 전도성 페데스탈(312)의 프로세싱 영역(342)의 둘레부 외부에 로케이팅된다. 이러한 일 실시예에서, 복수의 리프트 핀들(230)은 기판 캐리어와 접촉하도록 배열된다. 실시예에서, 정전 척은 도 2a와 연관되어 설명된 바와 같이, 복수의 리프트 핀들(230) 위에 포지셔닝된 섀도우 링 또는 섀도우 링 조립체를 더 포함한다.
본 개시내용의 양태에서, 기판 캐리어는 개별화 프로세스 동안 에칭 챔버에 수용된다. 실시예에서, 기판 캐리어 상의 얇은 웨이퍼 또는 기판을 포함하는 조립체는 필름 프레임(예를 들어, 테이프 링 또는 프레임(284)) 및 필름(예를 들어, 백킹 테이프(282))에 영향(예를 들어, 에칭)을 주지 않고 플라즈마 에칭 장치에 적용된다. 또한, 본 개시내용의 양태들은 에칭 프로세스 동안 필름과 필름 프레임(기판 캐리어)의 조합에 의해 지지되는 웨이퍼 또는 기판을 이송하고 지지하는 것을 다룬다. 특히, 에칭 장치는 기판 캐리어에 의해 지지되는 얇은 웨이퍼 또는 기판의 에칭을 수용하도록 구성될 수 있다. 예를 들어, 도 4는 본 개시내용의 실시예에 따른 에칭 장치의 단면도를 예시한다.
도 4를 참조하면, 에칭 장치(400)는 챔버(402)를 포함한다. 엔드 이펙터(end effector)(404)가 기판 캐리어(406)를 챔버(402)로 및 챔버(402)로부터 이송하기 위해 포함된다. 유도 결합 플라즈마(ICP) 소스(408)가 챔버(402) 위에 포지셔닝된다. 챔버(402)에는 스로틀 밸브(throttle valve)(410) 및 터보 분자 펌프(412)가 추가로 장착된다. 실시예에서, 에칭 장치(400)는 또한 위에서 설명된 정전 척과 같은 정전 척 조립체(414)를 포함한다. 실시예에서, 에칭 장치(400)는 또한 묘사된 바와 같이 리프트 핀 액추에이터(actuator)(416) 및/또는 섀도우 마스크 또는 링 액추에이터(1418)를 포함한다.
하이브리드 레이저 어블레이션 및 플라즈마 에칭 개별화 프로세스에서 동작들 중 많은 또는 모든 동작들을 수행하도록 단일 프로세스 도구가 구성될 수 있다. 예를 들어, 도 5는 본 개시내용의 실시예에 따른 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 도구 레이아웃의 블록도를 예시한다. 이하의 개시내용에 비추어, 다른 실시예들에서, 코팅/베이킹(bake)/세정(CBC) 프로세싱 챔버들이 대신에 별도의 도구 상에 또는 별도의 도구들로서 포함될 수 있음을 이해해야 한다. 다른 실시예들에서, 플라즈마 에칭 챔버 및 레이저 스크라이브 장치는 독립형 도구들이다.
도 5를 참조하면, 프로세스 도구(500)는 이와 결합된 복수의 로드 록(load lock)들(504)을 갖는 팩토리 인터페이스(FI)(502)를 포함한다. 클러스터(cluster) 도구(506)가 팩토리 인터페이스(502)와 결합된다. 클러스터 도구(506)는 플라즈마 에칭 챔버(508)와 같은 하나 이상의 플라즈마 에칭 챔버들을 포함한다. 레이저 스크라이브 장치(510)는 또한 팩토리 인터페이스(502)에 결합된다. 프로세스 도구(500)의 전체 풋프린트는, 일 실시예에서, 도 5에 묘사된 바와 같이 대략 3500 mm(3.5m) x 대략 3800 mm(3.8m)일 수 있다. 실시예에서, 레이저 스크라이브 장치(510)는 반도체 웨이퍼의 집적 회로들 사이의 스트리트들의 레이저 어블레이션을 수행하도록 구성되고, 플라즈마 에칭 챔버(508)는 레이저 어블레이션 후에 집적 회로들을 개별화하기 위해 반도체 웨이퍼를 에칭하도록 구성된다.
실시예에서, 레이저 스크라이브 장치(510)는 펨토초 기반 레이저 빔을 제공하도록 구성된 레이저 조립체를 하우징한다. 이러한 일 실시예에서, 펨토초 기반 레이저는 대략 400 펨토초 미만 또는 이와 같은 레이저 펄스 폭을 갖는 대략 530 나노미터 미만 또는 이와 같은 파장을 갖는다. 실시예에서, 레이저는 아래에서 설명되는 레이저 어블레이션 프로세스들과 같은 하이브리드 레이저 및 에칭 개별화 프로세스의 레이저 어블레이션 부분을 수행하는 데 적합하다. 일 실시예에서, 이동 가능한 스테이지(stage)가 또한 레이저 스크라이브 장치(510)에 포함되며, 이동 가능한 스테이지는 레이저에 대해 웨이퍼 또는 기판(또는 그 캐리어)을 이동시키도록 구성된다. 특정 실시예에서, 레이저는 또한 이동 가능하다. 레이저 스크라이브 장치(510)의 전체 풋프린트는, 일 실시예에서, 도 5에 묘사된 바와 같이 대략 2240 mm × 대략 1270 mm일 수 있다.
실시예에서, 하나 이상의 플라즈마 에칭 챔버들(508)은 복수의 집적 회로들을 개별화하기 위해 패터닝된 마스크의 갭들을 통해 웨이퍼 또는 기판을 에칭하도록 구성된다. 이러한 일 실시예에서, 하나 이상의 플라즈마 에칭 챔버들(508)은 딥 실리콘 에칭 프로세스를 수행하도록 구성된다. 특정 실시예에서, 하나 이상의 플라즈마 에칭 챔버들(508)은 미국, 캘리포니아주, 서니베일 소재의 Applied Materials로부터 입수가능한 Applied Centura® SilviaTM 에칭 시스템이다. 에칭 챔버는 단결정 실리콘 기판들 또는 웨이퍼들 상에 또는 내에 하우징된 개별화된 집적 회로들을 생성하기 위해 사용되는 딥 실리콘 에칭을 위해 특별히 설계될 수 있다. 실시예에서, 고밀도 플라즈마 소스가 높은 실리콘 에칭 속도들을 용이하게 하기 위해 플라즈마 에칭 챔버(508)에 포함된다(또는 결합된다). 실시예에서, 개별화 또는 다이싱 프로세스의 높은 제조 처리량을 가능하게 하기 위해 하나 초과의 에칭 챔버가 프로세스 도구(500)의 클러스터 도구(506) 부분에 포함된다.
플라즈마 에칭 챔버(508)는 내부에 정전 척을 포함할 수 있다. 실시예에서, 정전 척은, 위에서 설명된 바와 같이, 그 원주방향 에지에 복수의 노치들을 갖는 전도성 페데스탈, 및 복수의 노치들 중의 노치들에 대응하는 복수의 리프트 핀들을 포함한다. 일 실시예에서, 정전 척의 복수의 노치들의 표면들 및 전도성 페데스탈은 세라믹 재료로 코팅된다. 일 실시예에서, 정전 척은 전도성 페데스탈(예를 들어, 312) 주위에 측방향으로 에지 절연체 링(예를 들어, 310)을 더 포함하고, 에지 절연체 링은 복수의 노치들(예를 들어, 302) 중의 노치들에 대응하는 복수의 내부 돌출부들(예를 들어, 362)을 갖고, 복수의 내부 돌출부들 각각은 복수의 리프트 핀들 중의 대응하는 리프트 핀들을 수용하기 위해 그 돌출부들을 관통하는 개구를 갖는다. 일 실시예에서, 정전 척은 전도성 페데스탈(예를 들어, 312) 아래에 최하부 절연체 링(예를 들어, 318)을 더 포함하고, 최하부 절연체 링은 복수의 리프트 핀들 중의 리프트 핀들에 대응하는 복수의 개구들(예를 들어, 346)을 갖는다. 일 실시예에서, 플라즈마 에칭 챔버(508)의 정전 척의 복수의 리프트 핀들은 전도성 페데스탈(예를 들어, 312)의 프로세싱 영역(예를 들어, 342)의 둘레부 외부에 로케이팅되고, 복수의 리프트 핀들은 기판 캐리어와 접촉하도록 (예를 들어, 도 2b와 연관되어 설명된 기판 캐리어 조립체(280)의 테이프 링 또는 프레임(284)에 접촉하도록) 배열된다.
팩토리 인터페이스(502)는 레이저 스크라이브 장치(510)를 갖는 외부 제조 시설과 클러스터 도구(506) 사이를 인터페이스하기 위한 적절한 대기 포트(port)일 수 있다. 팩토리 인터페이스(502)는 웨이퍼들(또는 그 캐리어들)을 저장 유닛들(예를 들어 전방 개방 통합 포드(front opening unified pod)들)로부터 클러스터 도구(506) 또는 레이저 스크라이브 장치(510) 또는 둘 모두로 이송하기 위한 아암(arm)들 또는 블레이드들을 갖는 로봇들을 포함할 수 있다.
클러스터 도구(506)는 개별화 방법에서 기능들을 수행하기에 적합한 다른 챔버들을 포함할 수 있다. 예를 들어, 일 실시예에서, 증착 및/또는 베이킹 챔버(512)가 포함된다. 증착 및/또는 베이킹 챔버(512)는 웨이퍼 또는 기판의 레이저 스크라이빙 이전에 웨이퍼 또는 기판의 디바이스 층 상에 또는 위에 마스크 증착을 위해 구성될 수 있다. 이러한 마스크 재료는 위에서 설명된 바와 같이 다이싱 프로세스 전에 베이킹될 수 있다. 이러한 마스크 재료는 또한 아래에서 설명되는 바와 같이 수용성일 수 있다.
실시예에서, 도 5를 다시 참조하면, 습식 스테이션(514)이 포함된다. 습식 스테이션은 기판 또는 웨이퍼의 레이저 스크라이브 및 플라즈마 에칭 개별화 프로세스 이후에, 또는 레이저 스크라이브 전용 개별화 프로세스 이후에, 아래에서 설명되는 바와 같이, 수용성 마스크를 제거하기 위한 실온 또는 고온 수성 처리를 수행하는 세정에 적합할 수 있다. 실시예에서, 묘사되지는 않았지만, 계측 스테이션도 또한 프로세스 도구(500)의 컴포넌트로서 포함된다. 세정 챔버는 세정 프로세스에 물리적 컴포넌트를 추가하여 마스크의 용해 속도를 향상시키는 애토마이즈드 미스트(atomized mist) 및/또는 메가소닉스 노즐 하드웨어(megasonics nozzle hardware)를 포함할 수 있다.
다른 양태에서, 도 6a 내지 도 6c는 본 개시내용의 실시예에 따른 반도체 웨이퍼를 다이싱하는 방법의 다양한 동작들을 나타내는 단면도들을 예시한다.
도 6a를 참조하면, 반도체 웨이퍼 또는 기판(604) 위에 마스크(602)가 형성된다. 마스크(602)는 반도체 웨이퍼(604)의 표면 상에 형성된 집적 회로들(606)을 덮고 보호한다. 마스크(602)는 또한 집적 회로들(606) 각각 사이에 형성되어 개재된 스트리트들(607)을 덮는다.
실시예에서, 반도체 웨이퍼 또는 기판(604)은 마스크(602)를 형성하는 동안 (도 2b와 연관되어 설명된 기판 캐리어와 같은) 기판 캐리어에 의해 지지된다. 실시예에서, 반도체 웨이퍼(604) 위에 마스크(602)를 형성하는 것은 반도체 웨이퍼(604) 상에 마스크(602)를 스핀 코팅(spin-coat)하는 것을 포함한다. 특정 실시예에서, 코팅 전에, 웨이퍼의 더 나은 습윤성 및 코팅을 가능하게 하기 위해 플라즈마 또는 화학적 전처리가 수행된다.
실시예에서, 마스크(602)는 수성 매질들에서 쉽게 용해될 수 있다는 점에서 수용성 마스크이다. 예를 들어, 일 실시예에서, 증착된 그대로의(as deposited) 수용성 마스크(602)는 알칼리성 용액, 산성 용액 또는 탈이온수 중 하나 이상에 용해되는 재료로 구성된다. 특정 실시예에서, 증착된 그대로의 수용성 마스크(602)는 대략 분당 1 내지 15 미크론 범위의 수용액에서의 에칭 또는 제거 속도를 갖는다. 일 실시예에서, 마스크(602)는 폴리비닐 알코올(PVA) 기반 수용성 마스크이다.
실시예에서, 반도체 웨이퍼 또는 기판(604)은, 제조 프로세스를 견디기에 적합하고 그 위에 반도체 프로세싱 층들이 적절하게 배치될 수 있는 재료로 구성된다. 예를 들어, 일 실시예에서, 반도체 웨이퍼 또는 기판(604)은 결정질 실리콘, 게르마늄 또는 실리콘/게르마늄과 같은(그러나 이에 제한되지 않음) IV족 기반 재료로 구성된다. 특정 실시예에서, 반도체 웨이퍼(604)를 제공하는 것은 단결정 실리콘 기판을 제공하는 것을 포함한다. 특정 실시예에서, 단결정 실리콘 기판은 불순물 원자들로 도핑된다. 다른 실시예에서, 반도체 웨이퍼 또는 기판(604)은 예를 들어 발광 다이오드(LED)들의 제조에 사용되는 III-V 재료 기판과 같은 III-V 재료로 구성된다.
실시예에서, 반도체 웨이퍼 또는 기판(604)은, 집적 회로들(606)의 일부로서, 반도체 디바이스들의 어레이(array)를 그 위에 또는 그 안에 배치한다. 이러한 반도체 디바이스들의 예들은 실리콘 기판에 제조되어 유전체 층에 내장된 메모리 디바이스들 또는 CMOS(complementary metal-oxide-semiconductor) 트랜지스터들을 포함한다(그러나 이에 제한되지 않음). 복수의 금속 인터커넥트(interconnect)들이 디바이스들 또는 트랜지스터들 위에, 그리고 주변 유전체 층들에 형성될 수 있으며, 집적 회로들(606)을 형성하기 위해 디바이스들 또는 트랜지스터들을 전기적으로 결합하도록 사용될 수 있다. 스트리트들(607)을 구성하는 재료들은 집적 회로들(606)을 형성하기 위해 사용되는 해당 재료들과 유사하거나 또는 동일할 수 있다. 예를 들어, 스트리트들(607)은 유전체 재료들, 반도체 재료들, 및 금속화부의 층들로 구성될 수 있다. 일 실시예에서, 하나 이상의 스트리트들(607)은 집적 회로들(606)의 실제 디바이스들과 유사한 테스트 디바이스들을 포함한다.
선택적 실시예에서, 마스크(602)는 마스크의 레이저 패터닝 전에 베이킹된다. 실시예에서, 마스크(602)는 마스크(602)의 에칭 저항을 증가시키기 위해 베이킹된다. 특정 실시예에서, 마스크(602)는 대략 섭씨 50 도 내지 130 도 범위의 상대적으로 높은 온도에서 베이킹된다. 이러한 더 높은 온도에서의 베이킹은 에칭 저항을 상당히 증가시키기 위해 마스크(602)의 가교를 유발할 수 있다. 일 실시예에서, 베이킹은 핫 플레이트(hot plate) 기술 또는 웨이퍼 전방 측면(예를 들어, 기판 캐리어를 사용하는 경우 테이프가 장착되지 않은 측면)으로부터 인가된 열 (광) 복사 또는 다른 적합한 기술들을 사용하여 수행된다.
도 6b를 참조하면, 마스크(602)는 집적 회로들(606) 사이의 반도체 웨이퍼 또는 기판(604)의 영역들을 노출시키는, 갭들(610)을 갖는 패터닝된 마스크(608)를 제공하기 위해 레이저 스크라이빙 프로세스로 패터닝된다. 이와 같이, 집적 회로들(606) 사이에 원래 형성된 스트리트들(607)의 재료를 제거하기 위해 레이저 스크라이빙 프로세스가 사용된다. 본 개시내용의 실시예에 따르면, 레이저 스크라이빙 프로세스로 마스크(602)를 패터닝하는 것은 도 6b에 또한 묘사된 바와 같이 집적 회로들(606) 사이의 반도체 웨이퍼(604)의 영역들 내로 부분적으로 트렌치(trench)들(612)을 형성하는 것을 더 포함한다. 실시예에서, 반도체 웨이퍼 또는 기판(604)은 레이저 스크라이빙 프로세스 동안 (도 2b와 연관되어 설명된 기판 캐리어와 같은) 기판 캐리어에 의해 지지된다.
실시예에서, 마스크(602)는 가우시안(Gaussian) 레이저 빔으로 패터닝되지만, 그러나, 비-가우시안 빔들도 또한 사용될 수 있다. 추가적으로, 빔은 고정되거나 또는 회전될 수 있다. 실시예에서, 펨토초 기반 레이저가 레이저 스크라이빙 프로세스를 위한 소스로 사용된다. 예를 들어, 실시예에서, 가시광선 스펙트럼 외에도 자외선(UV) 및 적외선(IR) 범위들(광대역 광학 스펙트럼을 합친 것)의 파장을 갖는 레이저가 펨토초 기반 레이저, 즉, 펨토초(10-15초) 정도의 펄스 폭을 갖는 레이저를 제공하기 위해 사용된다. 일 실시예에서, 어블레이션은 파장에 의존하지 않거나, 또는 본질적으로 의존하지 않으며, 따라서 마스크(602), 스트리트들(607) 및, 가능하게는, 반도체 웨이퍼 또는 기판(604)의 일부의 막들과 같은 복잡한 막들에 적합하다.
펨토초 범위로부터의 기여들을 갖는 레이저 빔 프로파일을 사용함으로써, 더 긴 펄스 폭들(예를 들어, 나노초 프로세싱)에 비해 열 손상 이슈들이 완화되거나 또는 제거된다는 것을 이해해야 한다. 레이저 스크라이빙 동안 손상의 제거 또는 완화는 낮은 에너지 재결합 또는 열 평형의 결여로 인한 것일 수 있다. 또한, 빔 프로파일과 같은 레이저 파라미터 선택은 깨끗한 레이저 스크라이브 절단들을 달성하기 위해 칩핑, 미세 크랙들 및 박리를 최소화하는 성공적인 레이저 스크라이빙 및 다이싱 프로세스를 개발하는 데 중요할 수 있음을 인식해야 한다. 레이저 스크라이브 절단이 깨끗할수록, 궁극적인 다이 개별화를 위해 수행될 수 있는 에칭 프로세스가 더 원활해진다. 반도체 디바이스 웨이퍼들에서, 상이한 재료 유형들(예를 들어, 도체들, 절연체들, 반도체들) 및 두께들의 많은 기능 층들이 전형적으로 그 위에 배치된다. 이러한 재료들은 폴리머(polymer)들, 금속들과 같은 유기 재료들, 또는 실리콘 이산화물 및 실리콘 질화물과 같은 무기 유전체들을 포함할 수 있다(그러나 이에 제한되지 않음).
웨이퍼 또는 기판 상에 배치된 개별 집적 회로들 사이의 스트리트는 집적 회로들 자체와 유사한 또는 동일한 층들을 포함할 수 있다. 예를 들어, 도 7은 본 개시내용의 실시예에 따른, 반도체 웨이퍼 또는 기판의 스트리트 영역에서 사용될 수 있는 재료들의 스택의 단면도를 예시한다.
도 7을 참조하면, 스트리트 영역(700)은 실리콘 기판의 최상부 부분(702), 제1 실리콘 이산화물 층(704), 제1 에칭 정지 층(706), 제1 저 K 유전체 층(708)(예를 들어, 실리콘 이산화물에 대한 유전 상수 4.0 미만의 유전 상수를 가짐), 제2 에칭 정지 층(710), 제2 저 K 유전체 층(712), 제3 에칭 정지 층(714), 도핑되지 않은 실리카 유리(USG) 층(716), 제2 실리콘 이산화물 층(718), 및 스크라이빙 및/또는 에칭 마스크(720)(마스크(602)와 연관되어 위에서 설명된 마스크와 같음)를 포함한다. 구리 금속화부(722)가 제1 및 제3 에칭 정지 층들(706, 714) 사이에 그리고 제2 에칭 정지 층(710)을 통해 배치된다. 특정 실시예에서, 제1, 제2 및 제3 에칭 정지 층들(706, 710 및 714)은 실리콘 질화물로 구성되는 반면, 저 K 유전체 층들(708 및 712)은 탄소 도핑된 실리콘 산화물 재료로 구성된다.
종래의 레이저 조사(irradiation)(예를 들어, 나노초 기반 조사)에서, 스트리트(700)의 재료들은 광 흡수 및 어블레이션 메커니즘들의 관점에서 상당히 상이하게 거동한다. 예를 들어, 실리콘 이산화물과 같은 유전체 층들은 정상적인 조건들 하에서 상업적으로 이용 가능한 모든 레이저 파장들에 대해 본질적으로 투명하다. 대조적으로, 금속들, 유기물들(예를 들어, 저 K 재료들) 및 실리콘은 광자들을 매우 쉽게 특히, 나노초 기반 조사에 반응하여 결합할 수 있다. 실시예에서, 저 K 재료의 층 및 구리의 층을 어블레이션하기 전에 실리콘 이산화물의 층을 어블레이션함으로써 실리콘 이산화물의 층, 저 K 재료의 층, 및 구리의 층을 패터닝하기 위해 펨토초 기반 레이저 스크라이빙 프로세스가 사용된다.
레이저 빔이 펨토초 기반 레이저 빔인 경우, 실시예에서, 적합한 펨토초 기반 레이저 프로세스들은 일반적으로 다양한 재료들에서 비선형 상호작용들을 일으키는 높은 피크 강도(방사 조도)를 특징으로 한다. 이러한 일 실시예에서, 펨토초 레이저 소스들은 대략 10 펨토초 내지 500 펨토초 범위의 펄스 폭을 갖지만, 바람직하게는 100 펨토초 내지 400 펨토초 범위를 갖는다. 일 실시예에서, 펨토초 레이저 소스들은 대략 1570 나노미터 내지 200 나노미터 범위의 파장을 갖지만, 바람직하게는 540 나노미터 내지 250 나노미터 범위를 갖는다. 일 실시예에서, 레이저 및 상응하는 광학 시스템은 대략 3 미크론 내지 15 미크론 범위의 작업 표면에서의 초점을 제공하지만, 바람직하게는 대략 5 미크론 내지 10 미크론 또는 10 내지 15 미크론 범위이다.
실시예에서, 레이저 소스는 대략 200 kHz 내지 10 MHz 범위의 펄스 반복률을 갖지만, 바람직하게는 대략 500 kHz 내지 5 MHz 범위이다. 실시예에서, 레이저 소스는 대략 0.5 uJ 내지 100 uJ 범위의 작업 표면에서의 펄스 에너지를 전달하지만, 바람직하게는 대략 1 uJ 내지 5 uJ 범위이다. 실시예에서, 레이저 스크라이빙 프로세스는 대략 500 mm/초 내지 5 m/초 범위의 속도로 공작물 표면을 따라 실행되지만, 바람직하게는 대략 600 mm/초 내지 2 m/초 범위이다.
스크라이빙 프로세스는 단일 패스(pass)로만 또는 다수의 패스들로 실행될 수 있지만, 그러나, 실시예에서, 바람직하게는 1 내지 2 패스들로 실행될 수 있다. 일 실시예에서, 공작물 내의 스크라이빙 깊이는 대략 5 미크론 내지 50 미크론 깊이의 범위, 바람직하게는 대략 10 미크론 내지 20 미크론 깊이의 범위이다. 실시예에서, 생성된 레이저 빔의 커프(kerf) 폭은 대략 2 미크론 내지 15 미크론 범위이지만, 실리콘 웨이퍼 스크라이빙/다이싱에서는 바람직하게는 디바이스/실리콘 인터페이스에서 측정될 때, 대략 6 미크론 내지 10 미크론 범위이다.
레이저 파라미터들은 무기 유전체들(예를 들어, 실리콘 이산화물)의 이온화를 달성하고 무기 유전체들을 직접 어블레이션하기 전에 하층 손상으로 인한 박리 및 칩핑을 최소화하기 위해 충분히 높은 레이저 강도를 제공하는 것과 같은 이점들 및 장점들을 갖도록 선택될 수 있다. 또한, 파라미터들은 어블레이션 폭(예를 들어, 커프 폭) 및 깊이가 정밀하게 제어되는 산업 애플리케이션(application)들에 대해 의미 있는 프로세스 처리량을 제공하도록 선택될 수 있다.
선택적인 실시예에서, 레이저 스크라이빙 프로세스 후에 그리고 플라즈마 에칭 개별화 프로세스 전에, 중간 마스크 개방 후 세정 동작이 수행된다. 실시예에서, 마스크 개방 후 세정 동작은 플라즈마 기반 세정 프로세스이다. 예에서, 아래에서 설명되는 바와 같이, 플라즈마 기반 세정 프로세스는 갭들(610)에 의해 노출된 기판(604)의 트렌치들(612)에 비-반응성이다.
일 실시예에 따르면, 플라즈마 기반 세정 프로세스는 기판(604)의 노출된 영역들이 세정 프로세스 동안 에칭되지 않거나 또는 무시할 수 있을 정도로만 에칭된다는 점에서 노출된 영역들에 비-반응성이다. 이러한 일 실시예에서, 비-반응성 가스 플라즈마 세정만이 사용된다. 예를 들어, Ar 또는 다른 비-반응성 가스(또는 혼합)가 스크라이브된 개구들의 마스크 응축 및 세정을 위해 고도로 바이어스(bias)된 플라즈마 처리를 수행하기 위해 사용된다. 이 접근법은 마스크(602)와 같은 수용성 마스크들에 적합할 수 있다. 다른 이러한 실시예에서, 별도의 마스크 응축(표면 층의 치밀화) 및 스크라이브된 트렌치 세정 동작들이 사용되는데, 예를 들어 마스크 응축을 위한 Ar 또는 비-반응성 가스(또는 혼합) 고도로 바이어스된 플라즈마 처리가 먼저 수행되고, 그 다음 레이저 스크라이브된 트렌치의 Ar + SF6 플라즈마 세정이 수행된다. 이 실시예는 마스크 재료의 두께가 너무 두꺼워서 Ar 세정이 트렌치 세정을 위해 충분하지 않은 경우들에 적합할 수 있다. 이러한 경우에, 마스크의 금속염들은 SF6를 포함하는 플라즈마 세정 동작 동안 에칭 저항성을 제공할 수 있다.
도 6c를 참조하면, 반도체 웨이퍼(604)는 패터닝된 마스크(608)의 갭들(610)을 통해 에칭되어 집적 회로들(606)을 개별화한다. 본 개시내용의 실시예에 따르면, 반도체 웨이퍼(604)를 에칭하는 것은 레이저 스크라이빙 프로세스에 의해 초기에 형성된 트렌치들(612)을 에칭함으로써 궁극적으로 도 6c에 묘사된 바와 같이 반도체 웨이퍼(604)를 통해 전체적으로 에칭하는 것을 포함한다. 패터닝된 마스크(608)는 플라즈마 에칭 동안 집적 회로들을 보호한다.
실시예에서, 반도체 웨이퍼 또는 기판(602)은 플라즈마 에칭 프로세스 동안 기판 캐리어(도 2b와 연관되어 설명된 기판 캐리어와 같음)에 의해 지지된다. 이러한 일 실시예에서, 기판 캐리어는 도 3a 내지 도 3c와 연관되어 위에서 설명된 바와 같이 그 원주방향 에지에 복수의 노치들을 갖는 전도성 페데스탈을 갖는 정전 척에 의해 지지된다. 이러한 일 실시예에서, 복수의 노치들의 표면들 및 전도성 페데스탈은 세라믹 재료로 코팅되고, 세라믹 재료는 에칭 동안 정전 척으로부터 전류가 누설되는 것을 방지한다.
실시예에서, 레이저 스크라이빙 프로세스로 마스크(602)를 패터닝하는 것은 집적 회로들 사이의 반도체 웨이퍼 영역들에 트렌치들을 형성하는 것을 포함하고, 반도체 웨이퍼를 플라즈마 에칭하는 것은 트렌치들을 연장시켜 대응하는 트렌치 연장부들을 형성하는 것을 포함한다. 이러한 일 실시예에서, 트렌치들 각각은 폭을 갖고, 대응하는 트렌치 연장부들 각각은 그 폭을 갖는다.
실시예에서, 반도체 웨이퍼(604)를 에칭하는 것은 플라즈마 에칭 프로세스를 사용하는 것을 포함한다. 일 실시예에서, 실리콘 관통 비아 유형 에칭 프로세스가 사용된다. 예를 들어, 특정 실시예에서, 반도체 웨이퍼(604) 재료의 에칭 속도는 분당 10 미크론 초과이다. 초고밀도 플라즈마 소스가 다이 개별화 프로세스의 플라즈마 에칭 부분에 사용될 수 있다. 이러한 플라즈마 에칭 프로세스를 수행하기에 적합한 프로세스 챔버의 예는 미국, 캘리포니아주, 서니베일 소재의 Applied Materials로부터 입수가능한 Applied Centura® SilviaTM 에칭 시스템이다. Applied Centura® SilviaTM 에칭 시스템은 용량성 및 유도성 RF 커플링을 조합하여, 자기 강화에 의해 개선들이 제공된 경우에도, 용량성 커플링만으로 가능했던 것보다 이온 밀도 및 이온 에너지를 훨씬 더 독립적으로 제어할 수 있다. 이러한 조합을 통해 이온 에너지로부터 이온 밀도를 효과적으로 디커플링할 수 있으므로, 매우 낮은 압력들에서도, 잠재적으로 손상을 줄 수 있는 높은 DC 바이어스 레벨들 없이 상대적으로 고밀도 플라즈마를 얻을 수 있다. 이로 인해 매우 넓은 프로세스 창이 생성된다. 그러나, 실리콘을 에칭할 수 있는 임의의 플라즈마 에칭 챔버가 사용될 수 있다. 예시적인 실시예에서, 본질적으로 정밀한 프로파일 제어 및 실질적으로 스캘럽(scallop)이 없는 측벽들을 유지하면서 종래의 실리콘 에칭 속도들의 약 40 %보다 큰 에칭 속도로 단결정 실리콘 기판 또는 웨이퍼(604)를 에칭하기 위해 딥 실리콘 에칭이 사용된다. 특정 실시예에서, 실리콘 관통 비아 유형 에칭 프로세스가 사용된다. 에칭 프로세스는 일반적으로 SF6, C4F8, CHF3, XeF2와 같은 불소 기반 가스, 또는 상대적으로 빠른 에칭 속도로 실리콘을 에칭할 수 있는 임의의 다른 반응 가스인 반응성 가스로부터 생성된 플라즈마를 기반으로 한다. 다른 실시예에서, 도 6c와 연관되어 설명된 플라즈마 에칭 동작은 기판(604)을 통해 에칭하기 위해 종래의 보쉬(Bosch) 유형 증착/에칭/증착 프로세스를 채용한다. 일반적으로, 보쉬 유형 프로세스는 3 개의 하위 동작들: 증착, 지향성 충격 에칭, 및 실리콘이 완전히 에칭될 때까지 많은 반복들(사이클들)을 통해 실행되는 등방성 화학 에칭으로 구성된다.
위에서 언급된 바와 같이, 실시예에서, 반도체 웨이퍼 또는 기판(602)은 플라즈마 에칭 프로세스 동안 기판 캐리어(도 2b와 연관되어 설명된 기판 캐리어와 같음)에 의해 지지되고, 기판 캐리어는 그 원주방향 에지에 복수의 노치들을 갖는 전도성 페데스탈을 갖는 정전 척에 의해 지지된다. 특정한 이러한 실시예에서, 에칭에 이어서, 기판 캐리어는 전도성 페데스탈의 복수의 노치들 중의 노치들에 대응하는 복수의 리프트 핀들을 사용하여 전도성 페데스탈로부터 제거된다.
실시예에서, 개별화 프로세스 후에, 패터닝된 마스크(608)가 제거된다. 실시예에서, 패터닝된 마스크(608)는 수용성 패터닝된 마스크이다. 실시예에서, 패터닝된 마스크(608)는 수용액을 사용하여 제거된다. 이러한 일 실시예에서, 패터닝된 마스크(608)는 열수 처리와 같은 고온 수성 처리에 의해 제거된다. 특정 실시예에서, 패터닝된 마스크(608)는 대략 섭씨 40 내지 100 도 범위의 온도에서 열수 처리로 제거된다. 특정 실시예에서, 패터닝된 마스크(608)는 대략 섭씨 80 내지 90 도 범위의 온도에서 열수 처리로 제거된다. 물의 온도가 높을수록, 열수 처리에 더 적은 시간이 필요할 수 있음을 이해해야 한다. 본 개시내용의 실시예에 따르면, 플라즈마 세정 프로세스는 또한 패터닝된 마스크(608)의 제거를 돕기 위해 에칭 후에 수행될 수도 있다.
다른 상황들에서는 더 낮은 물 처리 온도가 유리할 수 있음을 이해해야 한다. 예를 들어, 다이싱을 위한 웨이퍼가 더 높은 온도의 물 처리에 의해 (예를 들어, 접착력 손실에 의해) 영향을 받을 수 있는 다이싱 테이프 상에 지지되는 경우, 상대적으로 더 높은 물 처리 온도보다 더 긴 기간 동안이기는 하지만, 상대적으로 더 낮은 물 처리 온도가 채용될 수 있다. 이러한 일 실시예에서, 물 처리는 실온(즉, 물이 가열되지 않음) 사이이지만, 그러나 대략 섭씨 40 도 미만의 온도이다. 이러한 특정한 실시예에서, 패터닝된 마스크(608)는 대략 섭씨 35 내지 40 도 범위의 온도에서 온수 처리로 제거된다.
도 6a 내지 도 6c를 다시 참조하면, 웨이퍼 다이싱은 마스크를 통해, 웨이퍼 스트리트들(금속화부를 포함함)을 통해, 그리고 부분적으로 실리콘 기판 내로 어블레이션하기 위해 초기 어블레이션에 의해 수행될 수 있다. 다이 개별화는 그 후 후속 실리콘 관통 딥 플라스마 에칭에 의해 완료될 수 있다. 다이싱을 위한 재료 스택의 특정 예는 본 개시내용의 실시예에 따라 도 8a 내지 도 8d와 연관되어 아래에서 설명된다.
도 8a를 참조하면, 하이브리드 레이저 어블레이션 및 플라즈마 에칭 다이싱을 위한 재료 스택은 마스크(802), 디바이스 층(804), 및 기판(806)을 포함한다. 마스크 층(802), 디바이스 층(804), 및 기판(806)은 백킹 테이프(810)에 부착된 다이 부착 필름(808) 위에 배치된다. 다른 실시예들에서, 표준 다이싱 테이프에 대한 직접 결합이 사용된다. 실시예에서, 마스크(802)는 마스크(602)와 연관되어 위에서 설명된 것과 같은 것이다. 디바이스 층(804)은 하나 이상의 금속 층들(예를 들어 구리 층들) 및 하나 이상의 저 K 유전체 층들(예를 들어 탄소 도핑된 산화물 층들) 위에 배치된 무기 유전체 층(예를 들어 실리콘 이산화물)을 포함한다. 디바이스 층(804)은 또한 집적 회로들 사이에 배열된 스트리트들을 포함하고, 스트리트들은 집적 회로들과 동일한 또는 유사한 층들을 포함한다. 기판(806)은 벌크(bulk) 단결정 실리콘 기판이다. 실시예에서, 마스크(802)는 위에서 설명된 바와 같은 열 처리 또는 베이킹(899)을 사용하여 제조된다. 실시예에서, 마스크(802)는 워터 마스크(water mask)이다.
실시예에서, 벌크 단결정 실리콘 기판(806)은 다이 부착 필름(808)에 부착되기 전에 후면으로부터 씨닝(thin)된다. 씨닝은 후면 연마 프로세스에 의해 수행될 수 있다. 일 실시예에서, 벌크 단결정 실리콘 기판(806)은 대략 30 내지 200 미크론 범위의 두께로 씨닝된다. 실시예에서, 씨닝은 레이저 어블레이션 및 플라즈마 에칭 다이싱 프로세스 이전에 수행된다는 점에 유의하는 것이 중요하다. 실시예에서, 마스크(802)는 대략 3 내지 100 미크론 범위의 두께를 갖고, 디바이스 층(804)은 대략 2 내지 20 미크론 범위의 두께를 갖는다. 실시예에서, 다이 부착 필름(808)(또는 상부 접착 층 및 베이스 막으로 구성된 다이싱 테이프들과 같이, 씨닝된 또는 얇은 웨이퍼 또는 기판을 백킹 테이프(810)에 접합할 수 있는 임의의 적절한 대체물)은 대략 10 내지 200 미크론 범위의 두께를 갖는다.
도 8b를 참조하면, 마스크(802), 디바이스 층(804), 및 기판(806)의 일부는 기판(806)에 트렌치들(814)을 형성하기 위해 레이저 스크라이빙 프로세스(812)로 패터닝된다.
도 8c를 참조하면, 트렌치(814)를 다이 부착 필름(808)까지 아래로 연장시켜, 다이 부착 필름(808)의 최상부 부분을 노출시키고 실리콘 기판(806)을 개별화하기 위해 실리콘 관통 딥 플라즈마 에칭 프로세스(816)가 사용된다. 디바이스 층(804)은 실리콘 관통 딥 플라즈마 에칭 프로세스(816) 동안 마스크(802)에 의해 보호된다.
도 8d를 참조하면, 개별화 프로세스는 다이 부착 필름(808)을 패터닝하는 단계, 백킹 테이프(810)의 최상부 부분을 노출시키는 단계, 및 다이 부착 필름(808)을 개별화하는 단계를 더 포함할 수 있다. 실시예에서, 다이 부착 필름은 레이저 프로세스에 의해 또는 에칭 프로세스에 의해 개별화된다. 추가 실시예들은 백킹 테이프(810)로부터 (예를 들어, 개별 집적 회로들로서의) 기판(806)의 개별화된 부분들을 후속적으로 제거하는 단계를 포함할 수 있다. 일 실시예에서, 개별화된 다이 부착 필름(808)은 기판(806)의 개별화된 부분들의 후면들 상에 유지된다. 대안적인 실시예에서, 기판(806)이 대략 50 미크론보다 더 얇은 경우에, 레이저 스크라이빙 프로세스(812)는 추가적인 플라즈마 프로세스를 사용하지 않고 기판(806)을 완전히 개별화하기 위해 사용된다. 실시예들은 디바이스 층(804)으로부터 마스크(802)를 제거하는 단계를 더 포함할 수 있다. 마스크(802)의 제거는 패터닝된 마스크(608)의 제거에 대해 위에서 설명된 바와 같을 수 있다.
본 개시내용의 실시예들은 본 개시내용의 실시예들에 따른 프로세스를 수행하도록 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그래밍하기 위해 사용될 수 있는 명령어들이 저장된 기계 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품, 또는 소프트웨어로 제공될 수 있다. 일 실시예에서, 컴퓨터 시스템은 도 5와 연관되어 설명된 프로세스 도구(500) 또는 도 4와 연관되어 설명된 에칭 챔버(400)와 결합된다. 기계 판독가능 매체는 기계(예를 들어, 컴퓨터)에 의해 판독가능한 형식으로 정보를 저장하거나 또는 전송하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 기계 판독가능(예를 들어, 컴퓨터 판독가능) 매체는 기계(예를 들어, 컴퓨터) 판독가능 저장 매체(예를 들어, 읽기 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리(flash memory) 디바이스들 등), 기계(예를 들어, 컴퓨터) 판독가능 전송 매체(전기적, 광학적, 청각적 또는 다른 형태의 전파 신호들(예를 들어, 적외선 신호들, 디지털 신호들 등)) 등을 포함한다.
도 9는 컴퓨터 시스템(900)의 예시적인 형태의 기계가 본 명세서에 설명된 방법론들 중 임의의 하나 이상을 수행하게 하기 위한 명령어들의 세트가 실행될 수 있는 기계의 도식적 표현을 예시한다. 대안적인 실시예들에서, 기계는 LAN(Local Area Network), 인트라넷(intranet), 엑스트라넷(extranet) 또는, 인터넷에서 다른 기계들에 연결(예를 들어, 네트워크 연결)될 수 있다. 기계는 클라이언트-서버(client-server) 네트워크 환경에서 서버 또는 클라이언트 기계의 용량으로 작동하거나, 또는 피어-투-피어(peer-to-peer)(또는 분산형) 네트워크 환경에서 피어 기계로서 작동할 수 있다. 기계는 개인용 컴퓨터(PC), 태블릿 PC, 셋톱 박스(STB), 개인 휴대 정보 단말기(PDA), 휴대폰, 웹 기기(web appliance), 서버, 네트워크 라우터(router), 스위치 또는 브리지(bridge), 또는 해당 기계에 의해 수행될 액션(action)들을 지정하는 명령어들의 세트를 (순차적으로 또는 다른 방식으로) 실행할 수 있는 임의의 기계일 수 있다. 또한, 단일 기계만이 예시되어 있지만, "기계"라는 용어는 또한 개별적으로 또는 공동으로 명령어들의 세트(또는 다수의 세트들)를 실행하여 본 명세서에 설명된 방법론들 중 임의의 하나 이상을 수행하는 기계들(예를 들어, 컴퓨터들)의 임의의 집합을 포함하는 것으로 간주되어야 한다.
예시적인 컴퓨터 시스템(900)은 프로세서(902), 메인 메모리(904)(예를 들어, 읽기 전용 메모리(ROM), 플래시 메모리, 동기 DRAM(SDRAM) 또는 램버스(Rambus) DRAM(RDRAM)과 같은 동적 랜덤 액세스 메모리(DRAM) 등), 정적 메모리(906)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등), 및 보조 메모리(918)(예를 들어, 데이터 저장 디바이스)를 포함하고, 이들은 버스(bus)(930)를 통해 서로 통신한다.
프로세서(902)는 마이크로프로세서, 중앙 프로세싱 유닛 등과 같은 하나 이상의 범용 프로세싱 디바이스들을 나타낸다. 특히, 프로세서(902)는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 다른 명령어 세트들을 구현하는 프로세서, 또는 명령어 세트들의 조합을 구현하는 프로세서들일 수 있다. 프로세서(902)는 또한 ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal processor), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 프로세싱 디바이스들일 수도 있다. 프로세서(902)는 본 명세서에 설명된 동작들을 수행하기 위해 프로세싱 로직(logic)(926)을 실행하도록 구성된다.
컴퓨터 시스템(900)은 네트워크 인터페이스 디바이스(908)를 더 포함할 수 있다. 컴퓨터 시스템(900)은 또한 비디오 디스플레이 유닛(910)(예를 들어, 액정 디스플레이(LCD), 발광 다이오드 디스플레이(LED), 또는 음극선관(CRT)), 영숫자 입력 디바이스(912)(예를 들어, 키보드), 커서 제어 디바이스(914)(예를 들어, 마우스), 및 신호 생성 디바이스(916)(예를 들어, 스피커)를 포함할 수도 있다.
보조 메모리(918)는 본 명세서에 설명된 방법론들 또는 기능들 중 임의의 하나 이상을 구현하는 명령어들의 하나 이상의 세트들(예를 들어, 소프트웨어(922))이 저장되어 있는 기계 액세스가능 저장 매체(또는 보다 구체적으로 컴퓨터 판독가능 저장 매체)(932)를 포함할 수 있다. 소프트웨어(922)는 또한 컴퓨터 시스템(900)에 의해 실행되는 동안, 전체적으로 또는 적어도 부분적으로, 메인 메모리(904) 내에 및/또는 프로세서(902) 내에 상주할 수 있으며, 메인 메모리(904) 및 프로세서(902)는 또한 기계 판독가능 저장 매체들을 구성한다. 소프트웨어(922)는 네트워크 인터페이스 디바이스(908)를 통해 네트워크(920)를 통해 추가로 송신되거나 또는 수신될 수 있다.
기계 액세스가능 저장 매체(932)가 예시적인 실시예에서 단일 매체인 것으로 도시되어 있지만, "기계 판독가능 저장 매체"라는 용어는 명령어들의 하나 이상의 세트들을 저장하는 단일 매체 또는 다수의 매체들(예를 들어, 중앙 집중식 또는 분산형 데이터베이스, 및/또는 연관된 캐시(cache)들 및 서버들)을 포함하는 것으로 간주되어야 한다. "기계 판독가능 저장 매체"라는 용어는 또한, 기계에 의한 실행을 위한 명령어들의 세트를 저장하거나 또는 인코딩할 수 있고 기계가 본 개시내용의 방법론들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 간주되어야 한다. 따라서, "기계 판독가능 저장 매체"라는 용어는 솔리드-스테이트(solid-state) 메모리들, 및 광학 및 자기 매체들을 포함하는 것으로 간주되어야 한다(그러나 이에 제한되지 않음).
본 개시내용의 실시예에 따르면, 기계 액세스가능 저장 매체에는 데이터 프로세싱 시스템이 본 명세서에 설명된 방법들 중 하나 이상과 같은, 복수의 집적 회로들을 갖는 반도체 웨이퍼를 다이싱하는 방법을 수행하게 하는 명령어들이 저장되어 있다.
따라서, 섀도우 링 키트를 구현하는 플라즈마 에칭 프로세스 및 레이저 스크라이빙 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법들이 개시되었다.

Claims (20)

  1. 에칭(etch) 장치로서,
    챔버(chamber);
    상기 챔버 내에 있거나 또는 상기 챔버에 결합된 플라즈마 소스(plasma source);
    상기 챔버 내의 정전 척(chuck) ― 상기 정전 척은 제1 직경을 갖는 웨이퍼(wafer)를 지지하도록 크기가 정해진 기판 캐리어(carrier)를 지지하는 전도성 페데스탈(pedestal)을 포함함 ― ; 및
    상기 플라즈마 소스와 상기 정전 척 사이의 섀도우 링(shadow ring) 조립체 ― 상기 섀도우 링 조립체는 상기 제1 직경보다 작은 제2 직경을 갖는 웨이퍼를 프로세싱(process)하도록 크기가 정해짐 ― 를 포함하는,
    에칭 장치.
  2. 제1 항에 있어서,
    상기 제1 직경은 대략 300 mm이고, 상기 제2 직경은 대략 200 mm인,
    에칭 장치.
  3. 제1 항에 있어서,
    상기 섀도우 링 조립체는 열 실드(shield), 인서트(insert) 링, 및 캐리어를 포함하는,
    에칭 장치.
  4. 제3 항에 있어서,
    상기 열 실드, 상기 인서트 링, 및 상기 캐리어는 고체 알루미나(alumina)를 포함하는,
    에칭 장치.
  5. 제3 항에 있어서,
    상기 열 실드는, 상기 인서트 링과 접촉하지 않고 상기 인서트 링을 수용하기 위한 포켓(pocket)을 내부에 포함하는,
    에칭 장치.
  6. 제1 항에 있어서,
    상기 전도성 페데스탈은 관통하는 복수의 구멍들을 갖고,
    상기 에칭 장치는:
    상기 복수의 구멍들 중의 구멍들에 대응하는 복수의 리프트 핀(lift pin)들 ― 상기 복수의 리프트 핀들은 상기 웨이퍼 아래의 상기 기판 캐리어와 접촉하도록 배열됨 ― 을 더 포함하는,
    에칭 장치.
  7. 제1 항에 있어서,
    상기 전도성 페데스탈은 원주방향 에지(edge)에 복수의 노치(notch)들을 갖고,
    상기 에칭 장치는:
    상기 복수의 노치들 중의 노치들에 대응하는 복수의 리프트 핀들 ― 상기 복수의 리프트 핀들은 상기 기판 캐리어의 프레임(frame)과 접촉하도록 배열됨 ― 을 더 포함하는,
    에칭 장치.
  8. 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱(dice)하는 방법으로서,
    상기 반도체 웨이퍼 위에 마스크(mask)를 형성하는 단계 ― 상기 마스크는, 상기 집적 회로들을 덮고 보호하는 층을 포함하고, 상기 반도체 웨이퍼는 제1 직경을 갖는 웨이퍼를 지지하도록 크기가 정해진 기판 캐리어에 의해 지지됨 ― ;
    상기 집적 회로들 사이의 상기 반도체 웨이퍼의 영역들을 노출하는 갭(gap)들을 갖는 패터닝(pattern)된 마스크를 제공하기 위해 레이저 스크라이빙 프로세스(laser scribing process)로 상기 마스크를 패터닝하는 단계; 및
    상기 반도체 웨이퍼가 상기 기판 캐리어에 의해 지지되는 동안 그리고 상기 기판 캐리어가, 상기 제1 직경보다 작은 제2 직경을 갖는 상기 반도체 웨이퍼를 프로세싱하도록 크기가 정해진 섀도우 링 조립체에 의해 부분적으로 덮인 동안 상기 집적 회로들을 개별화(singulate)하기 위해 상기 패터닝된 마스크의 상기 갭들을 통해 상기 반도체 웨이퍼를 에칭하는 단계를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  9. 제8 항에 있어서,
    상기 섀도우 링 조립체는 열 실드, 인서트 링, 및 캐리어를 포함하고, 상기 열 실드는 상기 에칭 동안 열 접촉을 회피하기 위해, 상기 인서트 링과 접촉하지 않고 상기 인서트 링을 수용하기 위한 포켓을 내부에 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  10. 제8 항에 있어서,
    상기 제1 직경은 대략 300 mm이고, 상기 제2 직경은 대략 200 mm인,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  11. 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템으로서,
    팩토리 인터페이스(factory interface);
    상기 팩토리 인터페이스와 결합되고 레이저를 포함하는 레이저 스크라이브 장치; 및
    상기 팩토리 인터페이스와 결합된 에칭 장치
    를 포함하고,
    상기 에칭 장치는 챔버, 상기 챔버 내에 있거나 또는 상기 챔버에 결합된 플라즈마 소스, 상기 챔버 내의 정전 척 ― 상기 정전 척은 제1 직경을 갖는 웨이퍼를 지지하도록 크기가 정해진 기판 캐리어를 지지하는 전도성 페데스탈을 포함함 ― , 및 상기 플라즈마 소스와 상기 정전 척 사이의 섀도우 링 조립체 ― 상기 섀도우 링 조립체는 상기 제1 직경보다 작은 제2 직경을 갖는 웨이퍼를 프로세싱하도록 크기가 정해짐 ― 를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  12. 제11 항에 있어서,
    상기 제1 직경은 대략 300 mm이고, 상기 제2 직경은 대략 200 mm인,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  13. 제11 항에 있어서,
    상기 에칭 장치의 상기 섀도우 링 조립체는 열 실드, 인서트 링, 및 캐리어를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  14. 제13 항에 있어서,
    상기 열 실드, 상기 인서트 링, 및 상기 캐리어는 고체 알루미나를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  15. 제13 항에 있어서,
    상기 열 실드는, 상기 인서트 링과 접촉하지 않고 상기 인서트 링을 수용하기 위한 포켓을 내부에 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  16. 제13 항에 있어서,
    상기 인서트 링은 직경이 약 197 mm인 내부 개구를 갖는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  17. 제11 항에 있어서,
    상기 레이저 스크라이브 장치는 반도체 웨이퍼의 집적 회로들 사이의 스트리트(street)들의 레이저 어블레이션(ablation)을 수행하도록 구성되고, 상기 에칭 장치는 상기 레이저 어블레이션에 후속하여 상기 집적 회로들을 개별화하기 위해 상기 반도체 웨이퍼를 에칭하도록 구성되는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  18. 제11 항에 있어서,
    상기 에칭 장치는 상기 팩토리 인터페이스와 결합된 클러스터(cluster) 도구 상에 하우징(house)되고,
    상기 클러스터 도구는:
    상기 반도체 웨이퍼의 상기 집적 회로들 위에 마스크 층을 형성하도록 구성된 증착 챔버를 더 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  19. 제11 항에 있어서,
    상기 에칭 장치는 상기 팩토리 인터페이스와 결합된 클러스터 도구 상에 하우징되고,
    상기 클러스터 도구는:
    레이저 어블레이션 또는 상기 에칭에 후속하여 상기 반도체 웨이퍼를 세정하도록 구성된 습식/건식 스테이션(station)을 더 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  20. 제11 항에 있어서,
    상기 레이저 스크라이브 장치는 펨토초(femtosecond) 기반의 레이저를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
KR1020237015195A 2020-10-06 2021-09-16 플라즈마 에칭 웨이퍼 개별화 프로세스를 위한 섀도우 링 키트 KR20230074277A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/064,470 US20220108908A1 (en) 2020-10-06 2020-10-06 Shadow ring kit for plasma etch wafer singulation process
US17/064,470 2020-10-06
PCT/US2021/050744 WO2022076144A1 (en) 2020-10-06 2021-09-16 Shadow ring kit for plasma etch wafer singulation process

Publications (1)

Publication Number Publication Date
KR20230074277A true KR20230074277A (ko) 2023-05-26

Family

ID=80931621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015195A KR20230074277A (ko) 2020-10-06 2021-09-16 플라즈마 에칭 웨이퍼 개별화 프로세스를 위한 섀도우 링 키트

Country Status (7)

Country Link
US (1) US20220108908A1 (ko)
EP (1) EP4226414A1 (ko)
JP (1) JP2023547044A (ko)
KR (1) KR20230074277A (ko)
CN (1) CN116250070A (ko)
TW (1) TW202224091A (ko)
WO (1) WO2022076144A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD997893S1 (en) * 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift plate
USD997894S1 (en) * 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift assembly
CN116174435B (zh) * 2023-04-21 2023-07-14 苏州智程半导体科技股份有限公司 一种半导体刻蚀设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262029A (en) * 1988-05-23 1993-11-16 Lam Research Method and system for clamping semiconductor wafers
US5632873A (en) * 1995-05-22 1997-05-27 Stevens; Joseph J. Two piece anti-stick clamp ring
US6051122A (en) * 1997-08-21 2000-04-18 Applied Materials, Inc. Deposition shield assembly for a semiconductor wafer processing system
US5922133A (en) * 1997-09-12 1999-07-13 Applied Materials, Inc. Multiple edge deposition exclusion rings
ATE290252T1 (de) * 1997-12-23 2005-03-15 Unaxis Balzers Ag Haltevorrichtung
US6409896B2 (en) * 1999-12-01 2002-06-25 Applied Materials, Inc. Method and apparatus for semiconductor wafer process monitoring
EP1263025B1 (en) * 2001-05-31 2004-10-20 Alcatel Removable shield arrangement for plasma reactors
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
US20060225654A1 (en) * 2005-03-29 2006-10-12 Fink Steven T Disposable plasma reactor materials and methods
US9948214B2 (en) * 2012-04-26 2018-04-17 Applied Materials, Inc. High temperature electrostatic chuck with real-time heat zone regulating capability
US9293304B2 (en) * 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
CN104862660B (zh) * 2014-02-24 2017-10-13 北京北方华创微电子装备有限公司 承载装置及等离子体加工设备
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
JP2016051876A (ja) * 2014-09-02 2016-04-11 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
GB201419210D0 (en) * 2014-10-29 2014-12-10 Spts Technologies Ltd Clamp assembly
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US10475627B2 (en) * 2016-03-25 2019-11-12 Lam Research Corporation Carrier ring wall for reduction of back-diffusion of reactive species and suppression of local parasitic plasma ignition
KR102658105B1 (ko) * 2017-05-31 2024-04-16 램 리써치 코포레이션 튜닝가능/교체가능한 에지 커플링 링에 대한 검출 시스템
US10199252B2 (en) * 2017-06-30 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal pad for etch rate uniformity
JP6982837B2 (ja) * 2017-10-20 2021-12-17 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support

Also Published As

Publication number Publication date
WO2022076144A1 (en) 2022-04-14
EP4226414A1 (en) 2023-08-16
US20220108908A1 (en) 2022-04-07
TW202224091A (zh) 2022-06-16
CN116250070A (zh) 2023-06-09
JP2023547044A (ja) 2023-11-09

Similar Documents

Publication Publication Date Title
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US8912077B2 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102149409B1 (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
KR20190108183A (ko) 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US20220108908A1 (en) Shadow ring kit for plasma etch wafer singulation process
JP2022511299A (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
EP4097755A1 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal