JP2022511299A - 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング - Google Patents

中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング Download PDF

Info

Publication number
JP2022511299A
JP2022511299A JP2021512937A JP2021512937A JP2022511299A JP 2022511299 A JP2022511299 A JP 2022511299A JP 2021512937 A JP2021512937 A JP 2021512937A JP 2021512937 A JP2021512937 A JP 2021512937A JP 2022511299 A JP2022511299 A JP 2022511299A
Authority
JP
Japan
Prior art keywords
breakthrough
plasma etching
directional
mask
isotropic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021512937A
Other languages
English (en)
Other versions
JP7470104B2 (ja
Inventor
ウェイ－ション レイ，
ブラッド イートン，
アジャイ クマール，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022511299A publication Critical patent/JP2022511299A/ja
Application granted granted Critical
Publication of JP7470104B2 publication Critical patent/JP7470104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

各ウエハが複数の集積回路を有する半導体ウエハをダイシングする方法が記載されている。一例では、複数の集積回路を有する半導体ウエハをダイシングする方法は、集積回路を覆い保護する層を含むマスクを半導体ウエハの上に形成することを含む。間隙を有するパターニングされたマスクを提供して、半導体ウエハの集積回路間の領域を露出させるために、レーザスクライビングプロセスでマスクがパターニングされる。マスクをパターニングした後に、第１の物理的衝撃工程と、第２の反復等方性及び指向性プラズマエッチング工程と、第３の指向性ブレークスルー工程とを含むブレークスルー処理が実施される。ブレークスルー処理を実施した後に、集積回路を単一化するために、パターニングされたマスクの間隙を通して半導体ウエハがプラズマエッチングされる。【選択図】図５

Description

関連出願の相互参照
本出願は、２０１８年９月１３日に出願された米国仮出願第６２／７３０，８２７号の優先権を主張する２０１９年７月１９日に提出された米国非仮出願第１６／５１６，９２６号に対する優先権を主張するものである。これらの出願の内容は全て、参照することにより本明細書に組み込まれる。
本発明の実施形態は、半導体処理の分野、特に、半導体ウエハをダイシングする方法に関し、各ウエハは、その上に複数の集積回路を有する。
半導体ウエハ処理では、シリコン又は他の半導体材料で構成されたウエハ（基板とも称される）上に集積回路が形成される。一般に、半導電性、導電性、又は絶縁性のいずれかである様々な材料の層が、集積回路を形成するために用いられる。これらの材料は、集積回路を形成するために、様々な周知のプロセスを使用してドープ、堆積、及びエッチングされる。各ウエハは、ダイスとして知られる集積回路を含む多数の個別の領域を形成するように処理される。
集積回路形成プロセスに続いて、パッケージングのため、又はより大きな回路内でパッケージングされていない形態で使用するために、ウエハが「ダイシング」され、個別のダイが互いに分離される。ウエハダイシングに使用される２つの主な技法は、スクライビングと鋸引きである。スクライビングでは、ダイヤモンドチップスクライブを、事前に形成されたスクライブラインに沿ってウエハ表面を横切って移動させる。これらのスクライブラインは、ダイス間の間隔に沿って延在する。これらの間隔は一般に「ストリート」と称される。ダイヤモンドスクライブは、ストリートに沿ってウエハ表面に浅い引っかき傷を形成する。ローラー等を用いて圧力を加えると、ウエハはスクライブラインに沿って分離する。ウエハの切断は、ウエハ基板の結晶格子構造に沿ったものとなる。スクライビングは、厚さが約１０ミル（１０００分の１インチ）以下のウエハに使用され得る。より厚いウエハの場合、現在は、鋸引きがダイシングに好ましい方法である。
鋸引きでは、毎分高回転で回転するダイヤモンドチップソーがウエハ表面に接触し、ストリートに沿ってウエハを鋸引きする。ウエハは、フィルムフレーム全体に張られた接着フィルム等の支持部材に装着され、ソーが垂直及び水平ストリートの両方に繰り返し適用される。スクライビング又は鋸引きの問題の１つは、ダイスの切断されたエッジに沿って切り屑や打こんが形成され得ることである。更に、亀裂が形成され、ダイスのエッジから基板に伝播し、集積回路が動作不能になる可能性がある。結晶構造の＜１１０＞方向にスクライブできるのは、正方形又は長方形のダイの一辺だけであるため、スクライビングでは特に、切り屑と亀裂が問題になる。この結果、ダイの他辺を劈開すると、ギザギザの分離線が生じる。切り屑と亀裂のために、集積回路への損傷を防ぐ、例えば、切り屑と亀裂を実際の集積回路から離れた場所に維持するにはウエハ上のダイス間に追加の間隔が必要である。間隔要件の結果として、標準サイズのウエハ上にそれほど多くのダイスを形成することができず、回路に使用できるはずのウエハの物的財産が無駄になる。ソーの使用は、半導体ウエハ上の物的財産の浪費を悪化させる。ソーの刃の厚さは約１５ミクロンである。したがって、ソーによってできた切断部の周りの亀裂及びその他の損傷が集積回路に害を及ぼさないようにするためには、多くの場合、各ダイスの回路を３００から５００ミクロン分離させなければならない。更に、切断後、各ダイは、鋸引きプロセスから生じる粒子及びその他の汚染物質を除去するために、かなりの洗浄が必要である。
プラズマダイシングも使用されているが、これにも制限があり得る。例えば、プラズマダイシングの実装を妨げる１つの制限はコストであり得る。レジストをパターニングするための標準的なリソグラフィ工程により、実装コストが法外に高くなり得る。プラズマダイシングの実装を妨げ得る別の制限は、ストリートに沿ったダイシングで一般的に遭遇する金属（銅等）のプラズマ処理が、生産の問題又はスループットの制限を引き起こし得ることである。
本発明の実施形態は、半導体ウエハをダイシングする方法を含み、各ウエハは、その上に複数の集積回路を有する。
一実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法は、集積回路を覆い保護する層を含むマスクを半導体ウエハの上に形成することを含む。間隙を有するパターニングされたマスクを提供して、半導体ウエハの集積回路間の領域を露出させるために、レーザスクライビングプロセスでマスクがパターニングされる。マスクをパターニングした後に、第１の物理的衝撃工程と、第２の反復等方性及び指向性プラズマエッチング工程と、第３の指向性ブレークスルー工程とを含むブレークスルー処理が実施される。ブレークスルー処理を実施した後に、集積回路を単一化するために、パターニングされたマスクの間隙を通して半導体ウエハがプラズマエッチングされる。
別の実施形態では、複数の集積回路を有する半導体ウエハをダイシングするためのシステムは、ファクトリインターフェースを含む。レーザスクライブ装置は、ファクトリインターフェースに連結され、レーザを収容する。第１のプラズマエッチングチャンバは、ファクトリインターフェースに連結されてブレークスルー処理を実施するように構成され、ブレークスルー処理は、第１の物理的衝撃工程、第２の反復等方性及び指向性プラズマエッチング工程、及び第３の指向性ブレークスルー工程を含む。第２のプラズマエッチングチャンバは、ファクトリインターフェースに連結され、ディープシリコンプラズマエッチング工程を実施するように構成される。
別の実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法は、シリコン基板上に配置された集積回路を覆い、保護するマスク層をシリコン基板の上に形成することを含む。集積回路は、低誘電率材料の層及び銅の層の上に配置された二酸化ケイ素の層を含む。本方法はまた、シリコン基板の集積回路間の領域を露出させるために、マスク層、二酸化ケイ素の層、低誘電率材料の層、銅の層、及びシリコン基板の一部をレーザスクライビングプロセスでパターニングすることを含む。レーザスクライビングプロセスを実施した後にブレークスルー処理が実施され、ブレークスルー処理は、第１の物理的衝撃工程、第２の反復等方性及び指向性プラズマエッチング工程、及び第３の指向性ブレークスルー工程も含む。ブレークスルー処理を実施した後に、集積回路を単一化するために、シリコン基板の露出領域を貫通してシリコン基板がプラズマエッチングされる。
リソグラフィマスクパターニングプロセス後のマスクされたウエハを示す断面図である。 レーザスクライビングマスクパターニングプロセス後のマスクされたウエハを示す断面図である。 従来のＢＴ処理と複数工程のＢＴ処理との比較が提供される、本開示の一実施形態に係るレーザスクライブの工程を表す断面図である。 従来のＢＴ処理と複数工程のＢＴ処理との比較が提供される、本開示の一実施形態に係るブレークスルー（ＢＴ）処理の工程を表す断面図である。 従来のＢＴ処理と複数工程のＢＴ処理との比較が提供される、本開示の一実施形態に係るディーププラズマエッチングの工程を表す断面図である。 本発明の一実施形態に係る、ダイシングされる半導体ウエハを示す上面図である。 本発明の一実施形態に係る、ダイシングマスクが形成されたダイシングされる半導体ウエハを示す上面図である。 本発明の一実施形態に係る、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表すフロー図である。 本発明の一実施形態に係る、図５のフロー図の工程５０２に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。 本発明の一実施形態に係る、図５のフロー図の工程５０４に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。 本発明の一実施形態に係る、図５のフロー図の工程５０８に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。 本発明の一実施形態に係る、より長いパルス時間に対するフェムト秒範囲のレーザパルスを使用することの効果を示す図である。 本発明の一実施形態に係る、半導体ウエハ又は基板のストリート領域で使用され得る材料のスタックを示す断面図である。 本発明の一実施形態に係る、結晶シリコン（ｃ－Ｓｉ）、銅（Ｃｕ）、結晶二酸化ケイ素（ｃ－ＳｉＯ２）、及びアモルファス二酸化ケイ素（ａ－ＳｉＯ２）の光子エネルギーの関数としての吸収係数のプロットを含む図である。 レーザパルスエネルギー、レーザパルス幅、及びレーザビーム半径の関数としての特定のレーザのレーザ強度の関係を示す方程式である。 本発明の一実施形態に係る、半導体ウエハをダイシングする方法の様々な工程を示す断面図である。 本発明の一実施形態に係る、半導体ウエハをダイシングする方法の様々な工程を示す断面図である。 本発明の一実施形態に係る、ウエハ又は基板のレーザ及びプラズマダイシングのためのツールレイアウトを示すブロック図である。 本発明の一実施形態に係る、例示的なコンピュータシステムを示すブロック図である。
各ウエハがその上に複数の集積回路を有する半導体ウエハをダイシングする方法が説明される。以下の説明では、本発明の実施形態の完全な理解を提供するために、レーザスクライビング、ブレークスルーエッチング、及びプラズマエッチング条件及び材料レジーム等の多くの特定の詳細が記載される。本発明の実施形態がこれらの特定の詳細なしで実施され得ることは当業者には明らかであろう。他の例では、本発明の実施形態を不必要に不明瞭にしないために、集積回路製造等の周知の態様は詳細には説明されない。更に、図に示す様々な実施形態は例示的な表現であり、必ずしも一定の縮尺で描かれているわけではないことを理解されたい。
ダイの単一化のために、中間のマスク開口後洗浄工程を有する、最初のレーザスクライブとそれに続くプラズマエッチングを含むハイブリッドウエハ又は基板ダイシングプロセスが実行され得る。レーザスクライブプロセスを使用して、マスク層、有機及び無機誘電体層、及びデバイス層がきれいに除去され得る。次に、レーザエッチングプロセスが、ウエハ又は基板の露光又は部分エッチングで終了し得る。次に、ダイシングプロセスのプラズマエッチング部分を用いてバルク単結晶シリコン等のウエハ又は基板のバルクを貫通してエッチングして、ダイ又はチップの単一化又はダイシングが行われ得る。
本明細書に記載の１又は複数の実施形態は、レーザスクライビングによって作成されたエッチング開口部を備えた半導体ウエハのプラズマダイシングの方法を対象とする。
背景を提供するために、ハイブリッドウエハダイシングプロセスでは、マスクコーティングされたウエハ上のシリコン（Ｓｉ）基板材料の上のスタック層を除去するために、第１のレーザスクライブプロセスを導入する。次に、事前に開けたダイシングストリートに沿って貫通する厚さのトレンチを形成するために、プラズマエッチングプロセスを実行する。プラズマエッチングプロセスは２つの工程を含む。１つは、シリコンのプラズマエッチングが妥当な品質とスループットで進行するレベルまで、事前に開けたトレンチ表面を洗浄する「ブレークスルー」（ＢＴ）工程である。しかしながら、スタックの不均一性により、ダイシングストリートに沿った構造（位置合わせマーク、テストパターン等）は、各層の材料の種類と厚さの点で異なる場合がある。その結果、ダイシングストリートに沿った様々な位置でレーザスクライビングプロセスによってアブレーションされた不均一なトレンチの深さとトレンチの清浄度が得られるのが普通である。ＢＴ工程は、異物を除去し、Ｓｉ表面を露出させて、スムーズなプラズマエッチングプロセスを可能にすることを目的とする。ただし、従来のＢＴプロセスでは、特定のバイアス電力を用い、ＡｒとＳＦ６の混合ガスを使用する指向性プラズマエッチングが採用されている。Ａｒガスは物理的衝撃に採用され、ＳＦ６は主に化学エッチングに使用される。どちらのガスも、「Ｓｉ」以外の異物を除去することを目的としている。
上記のアプローチは、滑らかなＳｉ表面に非常に少量のＰＲマスクが残るため、Ｓｉ貫通ビア（ＴＳＶ）エッチングプロセス等の一般的なプラズマエッチング用途のためのリソグラフィで作成されたフォトレジスト（ＰＲ）マスク開口部には適している。ただし、上記のＢＴアプローチの使用は、ＰＲ又は非ＰＲマスクコーティングされたウエハへのレーザスクライビングによって作成されたエッチング開口部に使用される場合に、大きな課題に直面する。特に、レーザプロセスによって形成された非常に粗いトレンチの形成と、トレンチ内に存在するマスク、金属、及び誘電体残留物との組み合わせで、基板との冶金学的接続が形成され得るという問題が発生する。ＢＴ時間を追加する、又は高いソース電力又はバイアス電力を使用する、あるいはガス流量を増やすだけでは、開口部の十分な洗浄が達成されず、ウエハ全体のマスク（厚さ）の消費に大きなコストがかかり得ることが分かった。
図１Ａは、リソグラフィマスクパターニングプロセス後のマスクされたウエハを示す断面図である。図１Ａを参照すると、ウエハ１０２は、リソグラフィプロセスによってパターニングされたマスク１０４をその上に有する。滑らかなウエハ表面１０６が露出している。マスク１０４の残留物１０８は、滑らかな（鏡面平坦な）ウエハ表面１０６上に堆積され得る。ブレークスルー（ＢＴ）処理は、マスク残留物１０８が滑らかなウエハ表面１０６に緩く付着しているため、マスク残留物１０８の除去にうまく機能し得る。
図１Ｂは、レーザスクライビングマスクパターニングプロセス後のマスクされたウエハを示す断面図である。図１Ｂを参照すると、ウエハ１５２は、レーザスクライビングプロセスによってパターニングされたマスク１５４をその上に有する。そのプロセスにおいてトレンチ１５６が形成される。マスク１０４の残留物１５８は、トレンチ１５６に堆積され得る。トレンチ１５６は非常に粗いトレンチであり、鏡面平坦にはほど遠いため、ブレークスルー（ＢＴ）処理は、マスク残留物１５８の除去にうまく機能しないことが分かった。例えば、マスク残留物１５８の一部は、内部に閉じ込められて溶融してから再固化した誘電体及びＳｉ材料であり得る。開いたトレンチ１５６の表面には、金属（例えば、デバイス層から）、誘電体、Ｓｉ溶融物、及びマスク残留物があり得るが、一部のマスク残留物１５８は、これらの材料によって埋め込まれるか又は閉じ込められ得る。本質的に、マスク除去後のＢＴ工程において、トレンチ１５６表面全体のマイクロスケールエッチング、及び閉じ込められたマスク残留物１５８の掘り出し又は除去。
本開示の一実施形態によれば、ブレークスルー（ＢＴ）プロセスは、（１）ＢＴステップ中の顕著な消費からマスクを保護する、（２）従来のＢＴ時間を短縮又は維持する、（３）高品質のハイスループットエッチングに適したクリーンなトレンチ開口部を達成するという利点を伴って実行される。スクライブされたトレンチの粗い波状プロファイルのために、指向性プラズマ衝撃／エッチングを介した従来のＢＴは、波状の細部にまで対処しないことが示されていることを理解すべきである。その結果、ＢＴプラズマビームに直接暴露されていない汚染物質や破片は、時間が長くなっても除去されない可能性がある。
更なる背景を提供するために、シリコン貫通ビア（ＴＳＶ）プラズマエッチング又はプラズマウエハダイシング、及びその他の高アスペクト比のディープシリコン（Ｓｉ）トレンチエッチング用途では多くの場合、マスクがウエハ表面上に接着され、パターニングされる。パターニングされた領域では、マスクが除去され、下にあるＳｉ基板（ＳｉＯ２層を含み得る）が露出する。プラズマエッチング中、パターニングされた領域に露出したＳｉ基板がプラズマエッチングされ、パターニングされていない領域はマスク層によって保護される。プラズマダイシングの品質（側壁プロファイル等）とスループットに影響を与える１つの問題は、パターニングされた領域の清浄度である。パターニングされた領域には多くの場合、マスクの残留物、レーザスクライビングからの破片（例えば、ハイブリッドレーザスクライビングとプラズマエッチングの単一化プロセスの場合）、又は露出したＳｉ表面上の他の種類の汚染が存在する。マスク残留物又は破片は、プラズマエッチングプロセスに影響を及ぼし、エッチング液がマスク残留物又は破片の下のＳｉに到達するのを阻害することにより、微小の芝生（ｍｉｃｒｏ ｇｒａｓｓ）等の欠陥を伴う不完全なエッチングプロファイルを引き起こし得る。
本開示の一実施形態によれば、複数工程のブレークスルー（ＢＴ）プロセスが実施される。一実施形態では、ブレークスルー処理は、第１の物理的衝撃工程、第２の反復等方性及び指向性プラズマエッチング工程、及び第３の指向性ブレークスルー工程を含み、それらの例示的な実施形態を以下に説明する。
図２Ａ～２Ｃは、従来のＢＴ処理と複数工程のＢＴ処理との比較が提供される、本開示の一実施形態に係るレーザスクライブ、ブレークスルー（ＢＴ）処理、及びディーププラズマエッチングの様々な工程を表す断面図である
図２Ａを参照すると、シリコン基板２０２は、その上にマスク２０４を有する。レーザスクライブ２０６が、マスク２０４を通して、部分的にシリコン基板２０２に形成されている。
図２Ｂのパート（ａ）を参照すると、図２Ａの構造に従来のブレークスルー（ＢＴ）プロセスが行われ、スクライブされたウエハ２１２Ａ、処理されたマスク２１４Ａ、及びＢＴ処理されたトレンチ２１６Ａが形成されている。従来のＢＴプロセスは約４分間実施され、Ａｒ衝撃プロセスを含む。対照的に、図２Ｂのパート（ｂ）を参照すると、図２Ａの構造に、本開示の一実施形態に係る複数工程のブレークスルー（ＢＴ）処理が行われ、スクライブされたウエハ２１２Ｂ、処理されたマスク２１４Ｂ、及びＢＴ処理されたトレンチ２１６Ｂが形成されている。複数工程のＢＴ処理は約２５秒間実施される。複数工程のＢＴ処理の例を以下に説明する。
図２Ｃの部分（ａ）を参照すると、図２Ｂの部分（ａ）の構造に、ディーププラズマエッチングが行われ、エッチングされたウエハ２２２Ａ、プラズマ衝撃されたマスク２２４Ａ、及び深いトレンチ２２６Ａが形成されている。深いトレンチ２２６Ａは、トレンチの底部に芝生の特徴を含む欠陥を有する。図２Ｃの部分（ｂ）を参照すると、図２Ｂの部分（ｂ）の構造にディーププラズマエッチングが行われ、エッチングされたウエハ２２２Ｂ、プラズマ衝撃されたマスク２２４Ｂ、及び深いトレンチ２２６Ｂが形成されている。深いトレンチ２２６Ｂは非常に滑らかで、欠陥が少ない、あるいはまったくない。
より具体的には、一実施形態において、ハイブリッドレーザスクライビング及びプラズマエッチングダイ単一化プロセスのためのマスク開口後洗浄が、単一化プロセスのレーザスクライビング及びプラズマエッチングの態様の中間の別個の工程として使用される。マスク開口後洗浄は、レーザスクライビングとプラズマエッチング工程の間に実施されるブレークスルー（ＢＴ）プラズマエッチングプロセスとも称され得る。
より広い背景を提供するために、従来のウエハダイシングアプローチは、純粋に機械的な分離に基づくダイヤモンドソー切断、最初のレーザスクライビングとそれに続くダイヤモンドソーダイシング、又はナノ秒又はピコ秒レーザダイシングを含む。５０ミクロンの厚さのバルクシリコンの単一化等の薄いウエハ又は基板の単一化の場合、従来のアプローチではプロセス品質が低くなる。薄いウエハ又は基板からダイを単一化するときに直面し得る課題のいくつかには、微小亀裂の形成又は異なる層間の層間剥離、無機誘電体層のチッピング、厳密な切断カーフ幅制御の保持、又は正確なアブレーション深さ制御が含まれ得る。本発明の実施形態は、上記課題の１又は複数を克服するのに有用であり得るハイブリッドレーザスクライビング及びプラズマエッチングダイ単一化アプローチを含む。
本発明の一実施形態によれば、レーザスクライビングとプラズマエッチングの組み合わせを使用して、半導体ウエハが個別化された又は単一化された集積回路にダイシングされる。一実施形態では、フェムト秒ベースのレーザスクライビングは、完全でないにしても、本質的に非熱的プロセスとして使用される。例えば、フェムト秒ベースのレーザスクライビングは、熱損傷ゾーンがない又は無視できる程度で局所化され得る。一実施形態では、本明細書のアプローチは、超低誘電率フィルムを有する単一化された集積回路に使用される。従来のダイシングでは、上記低誘電率フィルムに対応するために鋸の速度を落とす必要があり得る。更に、半導体ウエハは、多くの場合、ダイシングの前に薄化され得る。したがって、一実施形態では、マスクパターニングと、フェムト秒ベースのレーザを用いた部分的なウエハスクライビングと、それに続くプラズマエッチングプロセスとの組み合わせが、現在、実用的である。一実施形態では、レーザを用いて直接書き込むことで、フォトレジスト層のリソグラフィパターニング工程の必要性を排除することができ、非常に少ないコストで実行が可能である。一実施形態では、貫通ビアタイプのシリコンエッチングを使用して、プラズマエッチング環境でダイシングプロセスが完了する。
したがって、本発明の一態様では、レーザスクライビングとプラズマエッチングの組み合わせを使用して、半導体ウエハが単一化された集積回路にダイシングされ得る。図３は、本発明の一実施形態に係る、ダイシングされる半導体ウエハを示す上面図である。図４は、本発明の一実施形態に係る、ダイシングマスクが形成されたダイシングされる半導体ウエハを示す上面図である。図３を参照すると、半導体ウエハ３００は、集積回路を含む複数の領域３０２を有する。領域３０２は、垂直ストリート３０４及び水平ストリート３０６によって分離されている。ストリート３０４及び３０６は、集積回路を含まない半導体ウエハの領域であり、ウエハがそれに沿ってダイシングされる場所として設計されている。本発明の幾つかの実施形態は、ダイスが個別のチップ又はダイに分離されるように、ストリートに沿って半導体ウエハを通してトレンチを切断するためのレーザスクライブ及びプラズマエッチング技術の組み合わせの使用を含む。レーザスクライブとプラズマエッチングプロセスはいずれも結晶構造の配向に依存しないため、ダイシングされる半導体ウエハの結晶構造は、ウエハを通る垂直トレンチを実現するのに重要ではない可能性がある。
図４を参照すると、半導体ウエハ３００は、半導体ウエハ３００上に堆積されたマスク４００を有する。マスク４００、及び場合によって半導体ウエハ３００の一部は、レーザスクライビングプロセスでパターニングされて、半導体ウエハ３００がダイシングされるストリート３０４及び３０６に沿った場所（例えば、間隙４０２及び４０４）を画定する。半導体ウエハ３００の集積回路領域は、マスク４００によって覆われ、保護されている。マスク４００の領域４０６は、後続のエッチングプロセス中に、集積回路がエッチングプロセスによって劣化しないように配置される。したがって、水平間隙４０４及び垂直間隙４０２が領域４０６の間に形成され、エッチングプロセス中にエッチングされて最終的に半導体ウエハ３００がダイシングされる領域を画定する。本明細書に記載の実施形態によれば、プラズマ洗浄工程は、レーザスクライビングに続くが、個別の集積回路３０２を単一化するために使用されるプラズマエッチングの前に実施される。プラズマ洗浄工程は、マスク４００の水平間隙４０４及び垂直間隙４０２によって露出した半導体ウエハ３００の部分に対して反応性又は非反応性であり得る。
図５は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表すフロー図５００である。図６Ａ～図６Ｃは、本発明の一実施形態に係る、フロー図５００の工程に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。
フロー図５００の工程５０２、及び対応する図６Ａを参照すると、半導体ウエハ又は基板６０４の上にマスク６０２が形成される。マスク６０２は、半導体ウエハ６０４の表面に形成された集積回路６０６を覆い保護する層で構成される。マスク６０２はまた、各集積回路６０６間に形成された介在するストリート６０７を覆う。
本発明の一実施形態によれば、マスク６０２を形成することは、フォトレジスト層又はＩ線パターニング層等であるがこれらに限定されない層を形成することを含む。例えば、フォトレジスト層等のポリマー層は、リソグラフィプロセスでの使用に適した材料で構成され得る。一実施形態では、フォトレジスト層は、非限定的に、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外線（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を含むフェノール樹脂マトリクス等のポジ型フォトレジスト材料で構成される。別の実施形態では、フォトレジスト層は、非限定的に、ポリシスイソプレン及びポリビニルシンナマート等のネガ型フォトレジスト材料から構成される。
別の実施形態では、マスク６０２を形成することは、プラズマ堆積プロセスで堆積された層を形成することを含む。例えば、上記一実施形態では、マスク６０２は、プラズマ堆積されたテフロン又はテフロン様（ポリマーＣＦ２）層から構成される。特定の実施形態では、ポリマーＣＦ２層は、ガスＣ４Ｆ８を含むプラズマ堆積プロセスで堆積される。
別の実施形態では、マスク６０２を形成することは、水溶性マスク層を形成することを含む。一実施形態では、水溶性マスク層は、水性媒体に容易に溶解する。例えば、一実施形態では、水溶性マスク層は、アルカリ性溶液、酸性溶液、又は脱イオン水に溶解する材料の１又は複数から構成される。一実施形態では、水溶性マスク層は、摂氏約５０から１６０度の範囲で加熱する等の加熱プロセスに暴露されても、その水溶性を維持する。例えば、一実施形態では、水溶性マスク層は、レーザ及びプラズマエッチング単一化プロセスで使用されるチャンバ条件への曝露後に水溶液に溶解する。一実施形態では、水溶性マスク層は、非限定的に、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、又はポリエチレンオキシド等の材料から構成される。特定の実施形態では、水溶性マスク層は、水溶液中で約１から１５ミクロン／分の範囲、より具体的には約１．３ミクロン／分のエッチング速度を有する。
別の実施形態では、マスク６０２を形成することは、ＵＶ硬化性マスク層を形成することを含む。一実施形態では、マスク層は、ＵＶ硬化性層の接着性を少なくとも約８０％低下させるＵＶ光に対する感受性を有する。上記一実施形態では、ＵＶ層は、ポリ塩化ビニル又はアクリルベースの材料から構成される。一実施形態では、ＵＶ硬化性層は、ＵＶ光への曝露時に弱くなる接着特性を有する材料又は材料のスタックから構成される。一実施形態では、ＵＶ硬化性接着フィルムは、約３６５ｎｍのＵＶ光に敏感である。上記一実施形態では、この感光度により、硬化を実施するためのＬＥＤ光の使用が可能になる。
一実施形態では、半導体ウエハ又は基板６０４は、製造プロセスに耐えるのに適した材料で構成され、その上に半導体処理層が適切に配置され得る。例えば、一実施形態では、半導体ウエハ又は基板６０４は、結晶シリコン、ゲルマニウム、又はシリコン／ゲルマニウム等であるがこれらに限定されない、グループＩＶベースの材料から構成される。特定の実施形態では、半導体ウエハ６０４を提供することは、単結晶シリコン基板を提供することを含む。特定の実施形態では、単結晶シリコン基板は、不純物原子でドープされる。別の実施形態では、半導体ウエハ又は基板６０４は、例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ－Ｖ材料基板等のＩＩＩ－Ｖ材料から構成される。
一実施形態では、半導体ウエハ又は基板６０４は、集積回路６０６の一部として、半導体デバイスのアレイをその上又はその中に配置している。上記半導体デバイスの例には、メモリデバイス又はシリコン基板に製造され、誘電体層に包まれた相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタが含まれるが、これらに限定されない。複数の金属相互接続は、デバイス又はトランジスタの上、及び周囲の誘電体層内に形成され得、デバイス又はトランジスタを電気的に結合して集積回路６０６を形成するために使用され得る。ストリート６０７を構成する材料は、集積回路６０６を形成するために使用される材料と類似又は同じであり得る。例えば、ストリート６０７は、誘電体材料、半導体材料、及びメタライゼーションの層から構成され得る。一実施形態では、ストリート６０７のうちの１又は複数は、集積回路６０６の実際のデバイスと同様のテストデバイスを含む。
フロー図５００の工程５０４、及び対応する図６Ｂを参照すると、マスク６０２がレーザスクライビングプロセスでパターニングされて、間隙６１０を備えたパターニングされたマスク６０８が提供され、半導体ウエハ又は基板６０４の集積回路６０６間の領域が露出する。したがって、レーザスクライビングプロセスは、集積回路６０６間に元々形成されたストリート６０７から材料を除去するために使用される。本発明の一実施形態によれば、レーザスクライビングプロセスでマスク６０２をパターニングすることは、図６Ｂに示すように、半導体ウエハ６０４の集積回路６０６間の領域に部分的にトレンチ６１２を形成することを含む。
一実施形態では、レーザスクライビングプロセスでマスク６０６をパターニングすることは、フェムト秒範囲のパルス幅を有するレーザを使用することを含む、すなわち、フェムト秒ベースのレーザスクライビングプロセスが使用される。具体的には、可視スペクトルに加えて紫外線（ＵＶ）及び赤外線（ＩＲ）範囲（合わせて広帯域光スペクトル）の波長を有するレーザを使用して、フェムト秒ベースのレーザ、すなわち、フェムト秒（１０－１５秒）の長さのパルス幅を備えたレーザが提供され得る。一実施形態では、アブレーションは、波長に依存しない、又は本質的に依存せず、したがって、マスク６０２、ストリート６０７、及び場合によって半導体ウエハ又は基板６０４の一部のフィルム等の複雑なフィルムに適している。
図７は、本発明の一実施形態に係る、より長い周波数に対するフェムト秒範囲のレーザパルスを使用することの効果を示す図である。図７を参照すると、フェムト秒範囲のパルス幅のレーザを使用することにより、熱損傷の問題が軽減又は排除される（例えば、ビア７００Ｃのフェムト秒処理で損傷７０２Ｃが最小又はゼロ）のに対し、より長いパルス幅（例えば、ビア７００Ｂのピコ秒処理による損傷７０２Ｂ及びビア７００Ａのナノ秒処理による重大な損傷７０２Ａ）。ビア７００Ｃの形成中の損傷の排除又は軽減は、図７に示すように、低エネルギー再結合（ピコ秒ベースのレーザアブレーションで見られる）又は熱平衡（ナノ秒ベースのレーザアブレーションで見られる）の欠如が原因であり得る。
パルス幅等のレーザパラメータの選択は、クリーンなレーザスクライブ切断を実現すべく、チッピング、マイクロクラック、層間剥離を最小限に抑える効果的なレーザスクライビング及びダイシングプロセスを開発するために重要のものであり得る。レーザスクライブ切断がクリーンであるほど、最終的なダイ単一化のために実施されるエッチングプロセスがスムーズになり得る。半導体デバイスウエハでは、通常、様々な種類（例えば、導体、絶縁体、半導体）及び厚さの材料の多くの機能層がその上に配置される。上記材料は、非限定的に、ポリマー、金属等の有機材料、又は二酸化ケイ素及び窒化ケイ素等の無機誘電体を含み得る。
ウエハ又は基板に配置された個別の集積回路間のストリートは、集積回路自体と同様又は同じ層を含み得る。例えば、図８は、本発明の一実施形態に係る、半導体ウエハ又は基板のストリート領域で使用され得る材料のスタックを示す断面図である。図８を参照すると、ストリート領域８００は、可能な相対的厚さが図示された、シリコン基板の上部８０２、第１の二酸化ケイ素層８０４、第１のエッチング停止層８０６、第１の低誘電率誘電体層８０８（例えば、二酸化ケイ素の誘電率４．０を下回る誘電率を有する）、第２のエッチング停止層８１０、第２の低誘電率誘電体層８１２、第３のエッチング停止層８１４、ドープされていないシリカガラス（ＵＳＧ）層８１６、第２の二酸化ケイ素層８１８、及びマスク層８２０を含む。銅メタライゼーション８２２は、第１及び第３のエッチング停止層８０６及び８１４の間に、第２のエッチング停止層８１０を貫通して配置される。特定の実施形態では、第１、第２、及び第３のエッチング停止層８０６、８１０、及び８１４は窒化ケイ素で構成され、低誘電率誘電体層８０８及び８１２は、炭素ドープ酸化ケイ素材料で構成される。
従来のレーザ照射（ナノ秒ベース又はピコ秒ベースのレーザ照射等）では、ストリート８００の材料は、光吸収及びアブレーションメカニズムの点でまったく異なる反応を示す。例えば、二酸化ケイ素等の誘電体層は、通常の条件下で、市販されているすべてのレーザ波長に対して本質的に透明である。対照的に、金属、有機物（例えば、低誘電率材料）、及びシリコンは、特にナノ秒ベース又はピコ秒ベースのレーザ照射に応答して、光子を非常に簡単に結合し得る。例えば、図９は、結晶シリコン（ｃ－Ｓｉ、９０２）、銅（Ｃｕ、９０４）、結晶二酸化ケイ素（ｃ－ＳｉＯ２、９０６）、及びアモルファス二酸化ケイ素（ａ－ＳｉＯ２、９０８）の光子エネルギーの関数としての吸収係数のプロット９００を含む。図１０は、レーザパルスエネルギー、レーザパルス幅、及びレーザビーム半径の関数としての所定のレーザのレーザ強度の関係を示す方程式１０００である。
一実施形態では、方程式１０００及び吸収係数のプロット９００を使用して、無機及び有機誘電体、金属、及び半導体材料の一般的なエネルギー吸収特性が特定の条件下では大きく異なる可能性があっても、無機及び有機誘電体、金属、及び半導体に本質的に共通のアブレーション効果を有するようなフェムト秒レーザベースのプロセスパラメータが選択され得る。例えば、二酸化ケイ素の吸収率は非線形であり、適切なレーザアブレーションパラメータの下で、有機誘電体、半導体、及び金属の吸収率とより一致させることができる。上記一実施形態では、高強度で短いパルス幅のフェムト秒ベースのレーザプロセスを使用して、二酸化ケイ素層と有機誘電体、半導体、又は金属の１又は複数を含む層のスタックをアブレーションする。特定の実施形態では、フェムト秒ベースのレーザ照射プロセスにおいて約４００フェムト秒以下のパルスを使用して、マスク、ストリート、及びシリコン基板の一部を除去する。
対照的に、最適でないレーザパラメータが選択された場合、無機誘電体、有機誘電体、半導体、又は金属の２つ以上を含むスタック構造では、レーザアブレーションプロセスによって層間剥離の問題が発生し得る。例えば、レーザは、測定可能な吸収なしに、高バンドギャップエネルギー誘電体（約９ｅＶバンドギャップの二酸化ケイ素等）を透過する。しかしながら、レーザエネルギーは、下にある金属又はシリコン層に吸収されて、金属又はシリコン層の著しい気化を引き起こし得る。気化により高圧が発生し、上にある二酸化ケイ素誘電体層が浮き上がり、深刻な層間剥離や微小亀裂が引き起こされ得る。一実施形態では、ピコ秒ベースのレーザ照射プロセスは、複雑なスタックにおいて微小亀裂及び層間剥離をもたらすが、フェムト秒ベースのレーザ照射プロセスは、同じ材料スタックの微小亀裂又は層間剥離をもたらさないことが実証されている。
誘電体層を直接アブレーションできるようにするために、誘電体材料のイオン化を発生させて、それらが光子を強く吸収することによって導電性材料と同様の反応を示すようにする必要があり得る。吸収により、誘電体層の最終的なアブレーションの前に、レーザエネルギーの大部分が下にあるシリコン又は金属層に透過することが妨げられ得る。一実施形態では、無機誘電体のイオン化は、レーザ強度が無機誘電体材料の光子イオン化及び衝突電離を開始させるのに十分に高い場合に適している。
本発明の一実施形態によれば、適切なフェムト秒ベースのレーザプロセスは、通常、様々な材料において非線形相互作用をもたらす高いピーク強度（放射照度）によって特徴付けられる。上記一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒から５００フェムト秒の範囲、好ましくは１００フェムト秒から４００フェムト秒の範囲のパルス幅を有する。一実施形態では、フェムト秒レーザ光源は、約１５７０ナノメートルから２００ナノメートルの範囲、好ましくは５４０ナノメートルから２５０ナノメートルの範囲の波長を有する。一実施形態では、レーザ及び対応する光学システムは、作業面に約３ミクロンから１５ミクロンの範囲、好ましくは約５ミクロンから１０ミクロンの範囲の焦点を提供する。
作業面の空間的ビームプロファイルは、単一モード（ガウス）であり得る、又は成形されたシルクハットプロファイルを有し得る。一実施形態では、レーザ光源は、約２００ｋＨｚから１０ＭＨｚの範囲、好ましくは約５００ｋＨｚから５ＭＨｚの範囲のパルス繰り返し率を有する。一実施形態では、レーザ光源は、約０．５ｕＪから１００ｕＪの範囲、好ましくは約１ｕＪから５ｕＪの範囲のパルスエネルギーを作業面に送達する。一実施形態では、レーザスクライビングプロセスは、約５００ｍｍ／秒から５ｍ／秒の範囲、好ましくは約６００ｍｍ／秒から２ｍ／秒の範囲の速度でワークピース表面に沿って実施される。
スクライビングプロセスは、単一パスのみ、又は複数パスで実施され得るが、一実施形態では、好ましくは１から２パスである。一実施形態では、ワークピースのスクライビング深さは、約５ミクロンから５０ミクロンの範囲の深さ、好ましくは約１０ミクロンから２０ミクロンの深さの範囲である。レーザは、所定のパルス繰り返し率での単一パルスの列又はパルスバーストの列のいずれかに適用され得る。一実施形態では、生成されるレーザビームの切断カーフ幅は、約２ミクロンから１５ミクロンの範囲であるが、シリコンウエハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定して、好ましくは約６ミクロンから１０ミクロンの範囲である。
レーザパラメータは、無機誘電体（二酸化ケイ素等）のイオン化を達成し、無機誘電体を直接アブレーションする前に下層の損傷によって引き起こされる層間剥離とチッピングを最小限に抑えるのに十分高いレーザ強度を提供する等の利点と強みを有するように選択され得る。また、正確に制御されたアブレーション幅（例えば、切断カーフ幅）及び深さを有して、産業用途に有意義なプロセススループットを提供するようにパラメータが選択され得る。上記のように、フェムト秒ベースのレーザは、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、上記の強みを提供するのにはるかに適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトルでも、特定の波長が他よりも優れた性能を提供する場合がある。例えば、一実施形態では、ＵＶ範囲に近い又はＵＶ範囲にある波長を有するフェムト秒ベースのレーザプロセスは、ＩＲ範囲に近い又はＩＲ範囲にある波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。上記の特定の実施形態では、半導体ウエハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。上記の特定の実施形態では、約５４０ナノメートル以下の波長を有するレーザの約４００フェムト秒以下のパルスが使用される。しかしながら、代替の実施形態では、デュアルレーザ波長（例えば、ＩＲレーザとＵＶレーザの組み合わせ）が使用される。
ここで、フロー図５００の工程５０６を参照し、再び図６Ｂを参照すると、中間のブレークスルー処理が実施される。一実施形態では、中間のブレークスルー処理は、プラズマベースのプロセスである。一実施形態では、ブレークスルー処理は、第１の物理的衝撃工程、第２の反復等方性及び指向性プラズマエッチング工程、及び第３の指向性ブレークスルー工程を含む。
一実施形態では、第１の物理的衝撃工程は、比較的高いソース電力（例えば、約１５００Ｗを超える）及びバイアス電力（例えば、約２００Ｗ）を用いた、１０秒を上回る最大約１２０秒の持続時間にわたるＡｒのみの物理的衝撃である。第１の物理的衝撃工程は、レーザスクライブされたトレンチの内側から明らかに物理的に付着した破片を除去する。更に、非トレンチ開口領域でのマスク層の凝縮がこのプロセスで発生する可能性があり、これによりマスクのエッチング耐性が高まりやすくなり得る。
一実施形態では、第２の反復等方性及び指向性プラズマエッチング工程は、ＳＦ６ガスのみを使用する反復等方性及び指向性プラズマエッチングプロセスを含む。一実施形態では、指向性エッチングは、約１０００Ｗのソース電力及び約２００Ｗのバイアス電力を使用して、０．４から１．５秒の範囲の持続時間にわたって実施される。等方性エッチング部分は、０．１から０．６秒の範囲の持続時間の間バイアスされていない（０Ｗバイアス電力）。等方性プラズマエッチングプロセスと指向性プラズマエッチングプロセスが交互に繰り返され、５から６０秒の範囲の合計処理時間において周期的なエッチング処理が提供される。一実施形態では、エッチングプロセスの等方性部分は、処理の指向性プラズマエッチング部分に直接暴露されていない波状の細部の洗浄を可能にする。
一実施形態では、第３の指向性ブレークスルー工程は、約１５００Ｗのソース電力及び約２００ＷのバイアスでのＡｒ及びＳＦ６ガスの組み合わせの使用を含む。一実施形態では、第３の指向性ブレークスルー工程は、３から１０秒の範囲の持続時間にわたって実施される。特定の実施形態では、ＳＦ６の総量は、ＳＦ６／Ａｒの総体積の５０％未満であり、特定の実施形態では、ＳＦ６／Ａｒの総体積の約２０～４０％である。
フロー図５００の工程５０８、及び対応する図６Ｃを参照すると、半導体ウエハ６０４は、パターニングされたマスク６０８の間隙６１０を通してエッチングされ、集積回路６０６が単一化される。本発明の一実施形態によれば、半導体ウエハ６０４のエッチングは、図６Ｃに示すように、最終的に半導体ウエハ６０４を貫通して完全にエッチングするために、レーザスクライビングプロセスで形成された（そして場合により反応性マスク開口後の洗浄工程で延長された）トレンチ６１２のエッチングを含む。
一実施形態では、半導体ウエハ６０４のエッチングは、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通ビアタイプのエッチングプロセスが使用される。例えば、特定の実施形態では、半導体ウエハ６０４の材料のエッチング速度は、毎分２５ミクロンを上回る。ダイ単一化プロセスのプラズマエッチング部分に超高密度プラズマ源が使用され得る。上記プラズマエッチングプロセスを実施するのに適したプロセスチャンバの例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ社から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせており、磁気増強によって改善された場合でも、容量性結合のみの場合よりもはるかに独立したイオン密度とイオンエネルギーの制御が可能である。この組み合わせにより、イオンエネルギーからイオン密度を効果的に分離できるため、非常に低い圧力でも、損傷を与える可能性のある高いＤＣバイアスレベルなしで比較的高密度のプラズマが実現可能である。これにより、プロセスウィンドウが非常に広くなる。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバが使用可能である。例示的な実施形態では、ディープシリコンエッチングを使用して、本質的に正確なプロファイル制御及び実質的にスカラップのない側壁を維持しながら、従来のシリコンエッチング速度の約４０％を上回るエッチング速度で単結晶シリコン基板又はウエハ６０４がエッチングされる。特定の実施形態では、シリコン貫通ビアタイプのエッチングプロセスが使用される。エッチングプロセスは、反応性ガスから生成されたプラズマに基づいており、反応性ガスは、一般に、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２等のフッ素ベースのガス、又は比較的速いエッチング速度でシリコンをエッチングできる他の任意の反応性ガスである。一実施形態では、マスク層６０８は、図６Ｃに示すように、単一化プロセスの後に除去される。
別の実施形態では、図６Ｃに関連して説明するプラズマエッチング工程は、従来のボッシュタイプの堆積／エッチング／堆積プロセスを使用して、基板６０４を貫通してエッチングする。一般に、ボッシュタイプのプロセスは、堆積、指向性衝撃エッチング、及びシリコンが完全にエッチングされるまで何度も繰り返して行われる（サイクル）等方性化学エッチングの３つの副工程で構成される。ただし、ボッシュプロセスの結果として、側壁の表面は、図２Ａに示すように、粗くなり得るスカラップ構造になる。これは特に、レーザスクライビングプロセスが、リソグラフィで定義されたエッチングプロセスが達成するよりもはるかに粗い開口トレンチを生成する場合の効果である。上記の粗いダイのエッジは、予想よりも低いダイ破断強さにつながる。更に、ボッシュプロセスの堆積副ステップにおいてフッ素が豊富なテフロンタイプの有機フィルムが生成され、エッチングフロントが進むにつれて側壁から除去されないすでにエッチングされた側壁が保護される（通常、上記ポリマーは異方的にエッチングされたトレンチの底部から定期的に除去されるのみである）。したがって、異方性ボッシュタイプのプラズマエッチング工程後の集積回路は、単一化された形態である。続いて、一実施形態では、等方性化学湿式エッチング又はプラズマエッチングを適用して、側壁から基板（例えば、シリコン）の薄層を穏やかにエッチングすることによって側壁を滑らかにする。一実施形態では、エッチングの等方性部分は、側壁平滑化処理のためのエッチング液としてのＮＦ３及びＣＦ４の組み合わせから生成されたプラズマに基づく。また、１０００Ｗ等のより高いバイアス電力が使用される。一実施形態では、側壁平滑化のためのエッチング液としてＮＦ３とＣＦ４の組み合わせから生成されたプラズマを使用する利点は、より低い等方性エッチング速度（約０．１５μｍ／分以下）にあり、平滑化処理がより制御可能である。高バイアス電力を適用して、比較的高い指向性エッチング速度を達成し、側壁のリッジ又は縁をエッチング除去する。
したがって、フロー図５００及び図６Ａ～図６Ｃを再び参照すると、ウエハダイシングは、マスク層を貫通し、ウエハストリート（メタライゼーションを含む）を貫通し、部分的にシリコン基板に入る最初のレーザアブレーションによって実施され得る。レーザパルス幅は、フェムト秒の範囲で選択され得る。次に、マスク開口後プラズマ洗浄工程が実施され得る。次に、後続のシリコン貫通ディーププラズマエッチングによってダイの単一化が完了され得る。本発明の一実施形態に係る、ダイシング用の材料スタックの特定の例を、図１１Ａ～図１１Ｄに関連して以下に説明する。
図１１Ａを参照すると、ハイブリッドレーザアブレーション及びプラズマエッチングダイシングのための材料スタックは、マスク層１１０２、デバイス層１１０４、及び基板１１０６を含む。マスク層、デバイス層、及び基板は、バッキングテープ１１１０に貼り付けられたダイアタッチフィルム１１０８の上に配置されている。一実施形態では、マスク層１１０２は、マスク６０２に関連して上述したように、フォトレジスト層、プラズマ堆積テフロン層、水溶性層、又はＵＶ硬化性層である。デバイス層１１０４は、１又は複数の金属層（銅層等）及び１又は複数の低誘電率誘電体層（炭素ドープ酸化物層等）の上に配置された無機誘電体層（二酸化ケイ素等）を含む。デバイス層１１０４はまた、集積回路間に配置されたストリートを含み、ストリートは、集積回路と同じ又は類似の層を含む。基板１１０６は、バルク単結晶シリコン基板である。
一実施形態では、バルク単結晶シリコン基板１１０６は、ダイアタッチフィルム１１０８に貼り付けられる前に、裏側から薄化される。薄化は、裏側研磨プロセスによって実施され得る。一実施形態では、バルク単結晶シリコン基板１１０６は、約５０から１００ミクロンの範囲の厚さに薄化される。一実施形態では、薄化することは、レーザアブレーション、プラズマ洗浄、及びプラズマエッチングダイシングプロセスの前に実施されることに留意することが重要である。一実施形態では、マスク層１１０２は約５ミクロンの厚さを有し、デバイス層１１０４は約２から３ミクロンの範囲の厚さを有する。一実施形態では、ダイアタッチフィルム１１０８（又は薄化された又は薄いウエハ又は基板をバッキングテープ１１１０に結合させ得る任意の適切な代替物）は、約２０ミクロンの厚さを有する。
図１１Ｂを参照すると、フェムト秒ベースのレーザスクライビングプロセス１１１２等のレーザスクライビングプロセスでマスク１１０２、デバイス層１１０４、及び基板１１０６の一部がパターニングされ、基板１１０６のトレンチ１１１４が形成される。図１１Ｃを参照すると、シリコン貫通ディーププラズマエッチングプロセス１１１６を使用して、トレンチ１１１４をダイアタッチフィルム１１０８まで延長させ、ダイアタッチフィルム１１０８の上部を露出させ、シリコン基板１１０６を単一化する。デバイス層１１０４は、シリコン貫通ディーププラズマエッチングプロセス１１１６の間、マスク層１１０２によって保護される。一実施形態では、ブレークスルー処理は、レーザスクライビングプロセス１１１２の後、及びシリコン貫通ディーププラズマエッチングプロセス１１１６の前に実施される。一実施形態では、ブレークスルー処理は、第１の物理的衝撃工程、第２の反復等方性及び指向性プラズマエッチング工程、及び第３の指向性ブレークスルー工程を含み、これらの例示的な実施形態は上記に記載されている。
図１１Ｄを参照すると、単一化プロセスは、ダイアタッチフィルム１１０８のパターニング、バッキングテープ１１１０の上部の露出、及びダイアタッチフィルム１１０８の単一化を更に含み得る。一実施形態では、ダイアタッチフィルムは、レーザプロセス又はエッチングプロセスによって単一化される。更なる実施形態は、その後、基板１１０６の単一化された部分を（例えば、個別の集積回路として）バッキングテープ１１１０から取り外すことを含み得る。一実施形態では、単一化されたダイアタッチフィルム１１０８は、基板１１０６の単一化された部分の裏側に保持される。他の実施形態は、デバイス層１１０４からマスキング層１１０２を除去することを含み得る。一実施形態では、単一化された集積回路は、パッケージングのためにバッキングテープ１１１０から取り外される。上記一実施形態では、パターニングされたダイアタッチフィルム１１０８は、各集積回路の裏側に保持され、最終パッケージに含まれる。しかしながら、別の実施形態では、パターニングされたダイアタッチフィルム１１０８は、単一化プロセス中又はその後に除去される。
単一のプロセスツールは、ハイブリッドレーザアブレーション、プラズマ洗浄、及びプラズマエッチング単一化プロセスの多く又はすべての工程を実施するように構成され得る。例えば、図１２は、本発明の一実施形態に係る、ウエハ又は基板のレーザ及びプラズマダイシングのためのツールレイアウトを示すブロック図である。
図１２を参照すると、プロセスツール１２００は、複数のロードロック１２０４が連結されたファクトリインターフェース１２０２（ＦＩ）を含む。クラスタツール１２０６は、ファクトリインターフェース１２０２に連結されている。クラスタツール１２０６は、プラズマエッチングチャンバ１２０８等の１又は複数のプラズマエッチングチャンバを含む。レーザスクライブ装置１２１０もまた、ファクトリインターフェース１２０２に連結されている。プロセスツール１２００の全体的な接地面積は、一実施形態では、図１２に示すように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であり得る。
一実施形態では、レーザスクライブ装置１２１０は、フェムト秒ベースのレーザを収容する。フェムト秒ベースのレーザは、上記レーザアブレーションプロセス等の、ハイブリッドレーザ及びエッチング単一化プロセスのレーザアブレーション部分を実施するのに適している。一実施形態では、フェムト秒ベースのレーザに対してウエハ又は基板（又はそのキャリア）を移動させるように構成された可動ステージもレーザスクライブ装置１２００に含まれる。特定の実施形態では、フェムト秒ベースのレーザも可動である。レーザスクライブ装置１２１０の全体的な接地面積は、一実施形態では、図１２に示すように、約２２４０ミリメートル×約１２７０ミリメートルであり得る。
一実施形態では、１又は複数のプラズマエッチングチャンバ１２０８は、パターニングされたマスクの間隙を通してウエハ又は基板をエッチングし、複数の集積回路を単一化するように構成される。上記一実施形態では、１又は複数のプラズマエッチングチャンバ１２０８は、ディープシリコンエッチングプロセスを実施するように構成される。特定の実施形態では、１又は複数のプラズマエッチングチャンバ１２０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ社から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウエハ上又は中に収容された単一集積回路を作成するために使用されるディープシリコンエッチング用に特別に設計され得る。一実施形態では、高密度プラズマ源がプラズマエッチングチャンバ１２０８に含まれ、高いシリコンエッチング速度を促進する。一実施形態では、複数のエッチングチャンバがプロセスツール１２００のクラスタツール１２０６部分に含まれ、単一化又はダイシングプロセスの高い製造スループットを可能にする。しかしながら、別の実施形態では、専用のプラズマエッチングチャンバは、ブレークスルー処理を実施するために構成される。一実施形態では、ブレークスルー処理は、第１の物理的衝撃工程、第２の反復等方性及び指向性プラズマエッチング工程、及び第３の指向性ブレークスルー工程を含み、これらの例示的な実施形態が上記に記載される。
ファクトリインターフェース１２０２は、レーザスクライブ装置１２１０を備えた外部製造施設とクラスタツール１２０６との間のインターフェースに適した大気ポートであり得る。ファクトリインターフェース１２０２は、ウエハ（又はそのキャリア）をストレージユニット（前方開口型統一ポッド等）からクラスタツール１２０６又はレーザスクライブ装置１２１０、あるいはその両方に移送するためのアーム又はブレードを備えたロボットを含み得る。
クラスタツール１２０６は、単一化の方法における機能を実施するのに適した他のチャンバを含み得る。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ１２１２が含まれる。堆積チャンバ１２１２は、ウエハ又は基板のレーザスクライビングの前に、ウエハ又は基板のデバイス層上又はその上方にマスク堆積させるように構成され得る。上記一実施形態では、反応性プラズマ洗浄工程を実施するための別個のエッチングチャンバが含まれ、堆積チャンバ１２１２は、フォトレジスト（ＰＲ）の層又はプラズマ堆積テフロンの層を堆積させるのに適している。別のそのような実施形態では、非反応性プラズマ洗浄工程を実施するために別個のエッチングチャンバが含まれ、堆積チャンバ１２１２は、水溶性材料の層を堆積させるのに適している。別の実施形態では、追加のエッチングチャンバの代わりに、湿式／乾式ステーション１２１４が含まれる。湿式／乾式ステーションは、基板又はウエハのレーザスクライブ及びプラズマエッチング単一化プロセスに続いて、残留物及びフラグメントを洗浄するため、又はマスクを除去するために適し得る。一実施形態では、計測ステーションもまた、プロセスツール１２００の構成要素として含まれる。
本発明の実施形態は、コンピュータシステム（又は他の電子デバイス）をプログラムして本発明の実施形態に係るプロセスを実施するために使用され得る命令を格納した機械可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供され得る。一実施形態では、コンピュータシステムは、図１２に関連して説明したプロセスツール１２００に結合される。機械可読媒体は、機械（例えば、コンピュータ）によって可読の形式で情報を格納又は送信するための任意の機構を含む。例えば、機械可読（例えば、コンピュータ可読）媒体は、機械（例えば、コンピュータ）可読記憶媒体（例えば、読み取り専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、機械（例えば、コンピュータ）可読伝送媒体（電気、光、音響、又は他の形態の伝播信号（例えば、赤外線信号、デジタル信号等））等を含む。
図１３は、コンピュータシステム１３００の例示的な形態の機械を示す概略図であり、その内部で、機械に本明細書に記載の方法論のいずれか１又は複数を実施させるための命令のセットが実行され得る。代替の実施形態では、機械は、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内の他の機械に接続（例えば、ネットワーク化）され得る。機械は、クライアントサーバネットワーク環境ではサーバ又はクライアントマシンの容量で動作し得る、又はピアツーピア（又は分散）ネットワーク環境ではピアマシンとして動作し得る。機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、Ｗｅｂアプライアンス、サーバ、ネットワークルータ、スイッチ、又はブリッジ、又はその機械によって実行されるアクションを指定する命令のセット（連続的又はその他）を実施できる任意の機械であり得る。更に、単一の機械のみを図示したが、「機械」という用語はまた、本明細書に記載の方法論の任意の１又は複数を実施するための命令のセット（又は複数のセット）を個別に又は共同で実行する任意の機械（例えば、コンピュータ）の集合を含むと解釈されるべきである。
例示的なコンピュータシステム１３００は、バス１３３０を介して互いに通信する、プロセッサ１３０２、メインメモリ１３０４（例えば、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）又はＲａｍｂｕｓ ＤＲＡＭ（ＲＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ）等）、静的メモリ１３０６（例えば、フラッシュメモリ、静的ランダムアクセスメモリ（ＳＲＡＭ）等）、及び二次メモリ１３１８（例えば、データストレージデバイス）を含む。
プロセッサ１３０２は、マイクロプロセッサ、中央処理装置等の１又は複数の汎用処理デバイスを表す。より具体的には、プロセッサ１３０２は、複雑命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令ワード（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであり得る。プロセッサ１３０２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等のような１又は複数の専用処理デバイスであり得る。プロセッサ１３０２は、本明細書に記載の工程を実施するための処理ロジック１３２６を実行するように構成される。
コンピュータシステム１３００は、ネットワークインターフェースデバイス１３０８を更に含み得る。コンピュータシステム１３００はまた、ビデオディスプレイユニット１３１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又はブラウン管（ＣＲＴ））、英数字入力デバイス１３１２（例えば、キーボード）、カーソル制御デバイス１３１４（例えば、マウス）、及び信号生成デバイス１３１６（例えば、スピーカー）も含み得る。
二次メモリ１３１８は、本明細書に記載の方法論又は機能の１又は複数を具体化する１又は複数の命令のセット（例えば、ソフトウェア１３２２）が格納される、機械アクセス可能な記憶媒体（又はより具体的にはコンピュータ可読記憶媒体）１３３１を含み得る。ソフトウェア１３２２はまた、コンピュータシステム１３００による実行中に、メインメモリ１３０４内及び／又はプロセッサ１３０２内に完全に又は少なくとも部分的に存在し得、メインメモリ１３０４及びプロセッサ１３０２もまた機械可読記憶媒体を構成する。ソフトウェア１３２２は更に、ネットワークインターフェースデバイス１３０８を介してネットワーク１３２０を介して送信又は受信され得る。
機械アクセス可能な記憶媒体１３３１は、例示的な実施形態では単一の媒体として図示したが、「機械可読記憶媒体」という用語は、１又は複数の命令のセットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュとサーバ）を含むと解釈されるべきである。「機械可読記憶媒体」という用語はまた、機械によって実行するための命令のセットを記憶又は符号化することができ、機械に本発明の方法論のいずれか１又は複数を実施させる任意の媒体を含むと解釈されるべきである。したがって、「機械可読記憶媒体」という用語は、非限定的に、固体メモリ、ならびに光及び磁気媒体を含むと解釈されるべきである。
本発明の一実施形態によれば、機械アクセス可能な記憶媒体には、データ処理システムに複数の集積回路を有する半導体ウエハをダイシングする方法を実施させる命令が記憶されている。本方法は、集積回路を覆い保護する層を含むマスクを半導体ウエハの上に形成することを含む。間隙を有するパターニングされたマスクを提供して、半導体ウエハの集積回路間の領域を露出させるために、レーザスクライビングプロセスでマスクがパターニングされる。マスクをパターニングした後に、第１の物理的衝撃工程と、第２の反復等方性及び指向性プラズマエッチング工程と、第３の指向性ブレークスルー工程とを含むブレークスルー処理が実施される。ブレークスルー処理を実施した後に、集積回路を単一化するために、パターニングされたマスクの間隙を通して半導体ウエハがプラズマエッチングされる。
したがって、各ウエハが複数の集積回路を有する半導体ウエハをダイシングする方法が開示されている。

Claims (15)

  1. 複数の集積回路を含む半導体ウエハをダイシングする方法であって、
    前記集積回路を覆い保護する層を含むマスクを前記半導体ウエハの上に形成することと、
    間隙を有するパターニングされたマスクを提供して、前記半導体ウエハの前記集積回路間の領域を露出させるために、レーザスクライビングプロセスで前記マスクをパターニングすることと、
    前記マスクをパターニングした後に、第１の物理的衝撃工程と、第２の反復等方性及び指向性プラズマエッチング工程と、第３の指向性ブレークスルー工程とを含むブレークスルー処理を実施することと、
    前記ブレークスルー処理を実施した後に、前記集積回路を単一化するために、前記パターニングされたマスクの前記間隙を通して前記半導体ウエハをプラズマエッチングすることと
    を含む方法。
  2. 前記ブレークスルー処理の前記第１の物理的衝撃工程が、約１５００Ｗを上回るソース電力で、約２００Ｗのバイアス電力を用いて１０秒から１２０秒の持続時間にわたって実施される、Ａｒのみの物理的衝撃プロセスを含む、請求項１に記載の方法。
  3. 前記ブレークスルー処理の前記第１の物理的衝撃工程により、前記間隙から物理的に付着した破片が除去される、請求項１に記載の方法。
  4. 前記ブレークスルー処理の前記第２の反復等方性及び指向性プラズマエッチング工程が、ＳＦ６ガスのみを使用する反復等方性及び指向性プラズマエッチングプロセスを含み、前記指向性エッチングが、約１０００Ｗのソース電力及び約２００Ｗのバイアス電力を使用して０．４から１．５秒の範囲の持続時間にわたって実施され、前記等方性エッチング部分は、約０Ｗのバイアス電力を使用して０．１から０．６秒の範囲の持続時間にわたって実施される、請求項１に記載の方法。
  5. ５から６０秒の範囲の総処理時間にわたる周期的エッチング処理を提供するために、前記等方性及び指向性プラズマエッチングプロセスが反復的に交互に行われる、請求項４に記載の方法。
  6. 前記ブレークスルー処理の前記第３の指向性ブレークスルー工程が、約１５００Ｗのソース電力及び約２００ＷのバイアスでのＡｒ及びＳＦ６ガスの組み合わせを含み、３から１０秒の範囲の持続時間にわたって実施される、請求項１に記載の方法。
  7. ＳＦ６の総量が、ＳＦ６／Ａｒの総体積の約２０から４０％である、請求項６に記載の方法。
  8. 前記ブレークスルー処理の前記第１の物理的衝撃工程が、約１５００Ｗを上回るソース電力で、約２００Ｗのバイアス電力を用いて１０秒から１２０秒の持続時間にわたって実施される、Ａｒのみの物理的衝撃プロセスを含み、前記ブレークスルー処理の前記第２の反復等方性及び指向性プラズマエッチング工程は、ＳＦ６ガスのみを使用する反復等方性及び指向性プラズマエッチングプロセスを含み、前記指向性エッチングは、約１０００Ｗのソース電力及び約２００Ｗのバイアス電力を使用して０．４から１．５秒の範囲の持続時間にわたって実施され、前記等方性エッチング部分は、約０Ｗのバイアス電力を使用して０．１から０．６秒の範囲の持続時間にわたって実施され、前記ブレークスルー処理の前記第３の指向性ブレークスルー工程は、約１５００Ｗのソース電力と約２００ＷのバイアスでのＡｒガス及びＳＦ６ガスの組み合わせを含み、３から１０秒の範囲の持続時間にわたって実施される、請求項１に記載の方法。
  9. 複数の集積回路を含む半導体ウエハをダイシングするためのシステムであって、
    ファクトリインターフェースと、
    前記ファクトリインターフェースに連結され、レーザを含むレーザスクライブ装置と、
    前記ファクトリインターフェースに連結され、ブレークスルー処理を実施するように構成された第１のプラズマエッチングチャンバであって、前記ブレークスルー処理は、第１の物理的衝撃工程と、第２の反復等方性及び指向性プラズマエッチング工程と、第３の指向性ブレークスルー工程とを含む、第１のプラズマエッチングチャンバと、
    前記ファクトリインターフェースに連結され、ディープシリコンプラズマエッチング工程を実施するように構成された第２のプラズマエッチングチャンバと
    を備えるシステム。
  10. 前記ブレークスルー処理の前記第１の物理的衝撃工程が、約１５００Ｗを上回るソース電力で、約２００Ｗのバイアス電力を用いて１０秒から１２０秒の持続時間にわたって実施される、Ａｒのみの物理的衝撃プロセスを含む、請求項９に記載のシステム。
  11. 前記ブレークスルー処理の前記第１の物理的衝撃工程により、物理的に付着した破片が間隙から除去される、請求項９に記載のシステム。
  12. 前記ブレークスルー処理の前記第２の反復等方性及び指向性プラズマエッチング工程は、ＳＦ６ガスのみを使用する反復等方性及び指向性プラズマエッチングプロセスを含み、前記指向性エッチングは、約１０００Ｗのソース電力及び約２００Ｗのバイアス電力を使用して０．４から１．５秒の範囲の持続時間にわたって実施され、前記等方性エッチング部分は、約０Ｗのバイアス電力を使用して０．１から０．６秒の範囲の持続時間にわたって実施される、請求項９に記載のシステム。
  13. ５から６０秒の範囲の総処理時間にわたる周期的エッチング処理を提供するために、前記等方性及び指向性プラズマエッチングプロセスが反復的に交互に行われる、請求項１２に記載のシステム。
  14. 前記ブレークスルー処理の前記第３の指向性ブレークスルー工程は、約１５００Ｗのソース電力及び約２００ＷのバイアスでのＡｒ及びＳＦ６ガスの組み合わせを含み、３から１０秒の範囲の持続時間にわたって実施される、請求項９に記載のシステム。
  15. ＳＦ６の総量が、ＳＦ６／Ａｒの総体積の約２０から４０％である、請求項１４に記載のシステム。
JP2021512937A 2018-09-13 2019-08-02 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング Active JP7470104B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862730827P 2018-09-13 2018-09-13
US62/730,827 2018-09-13
US16/516,926 2019-07-19
US16/516,926 US11355394B2 (en) 2018-09-13 2019-07-19 Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
PCT/US2019/044889 WO2020055523A1 (en) 2018-09-13 2019-08-02 Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment

Publications (2)

Publication Number Publication Date
JP2022511299A true JP2022511299A (ja) 2022-01-31
JP7470104B2 JP7470104B2 (ja) 2024-04-17

Family

ID=69773027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021512937A Active JP7470104B2 (ja) 2018-09-13 2019-08-02 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング

Country Status (8)

Country Link
US (1) US11355394B2 (ja)
EP (1) EP3850661A4 (ja)
JP (1) JP7470104B2 (ja)
KR (1) KR20210044900A (ja)
CN (1) CN112689892A (ja)
SG (1) SG11202101588UA (ja)
TW (1) TW202025265A (ja)
WO (1) WO2020055523A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US20220157657A1 (en) * 2020-11-13 2022-05-19 International Business Machines Corporation Singulating individual chips from wafers having small chips and small separation channels
CN116779411B (zh) * 2023-08-17 2023-11-03 成都超迈光电科技有限公司 一种物理化学效应复合的多功能等离子刻蚀机

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US7531842B2 (en) * 2002-12-20 2009-05-12 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US20080213978A1 (en) 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
KR100925054B1 (ko) 2007-09-06 2009-11-03 주식회사 래디언테크 웨이퍼 식각 방법
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US20150287638A1 (en) 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
GB201406135D0 (en) 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
GB201620680D0 (en) 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface

Also Published As

Publication number Publication date
US11355394B2 (en) 2022-06-07
WO2020055523A1 (en) 2020-03-19
JP7470104B2 (ja) 2024-04-17
EP3850661A1 (en) 2021-07-21
SG11202101588UA (en) 2021-03-30
EP3850661A4 (en) 2022-05-25
CN112689892A (zh) 2021-04-20
TW202025265A (zh) 2020-07-01
KR20210044900A (ko) 2021-04-23
US20200091001A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP5688453B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
US11217536B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
JP6543466B2 (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
US9018079B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
KR20160055933A (ko) 웨이퍼 후면 및 전면으로부터의 웨이퍼 다이싱
US9012305B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US20160027697A1 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensiional top hat laser beam profile laser scribing process and plasma etch process
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
WO2015130575A1 (en) Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405

R150 Certificate of patent or registration of utility model

Ref document number: 7470104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150