JP5688453B2 - フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング - Google Patents

フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング Download PDF

Info

Publication number
JP5688453B2
JP5688453B2 JP2013516658A JP2013516658A JP5688453B2 JP 5688453 B2 JP5688453 B2 JP 5688453B2 JP 2013516658 A JP2013516658 A JP 2013516658A JP 2013516658 A JP2013516658 A JP 2013516658A JP 5688453 B2 JP5688453 B2 JP 5688453B2
Authority
JP
Japan
Prior art keywords
layer
laser
semiconductor wafer
mask
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013516658A
Other languages
English (en)
Other versions
JP2013535114A5 (ja
JP2013535114A (ja
Inventor
ウェイ シェン レイ
ウェイ シェン レイ
ブラッド イートン
ブラッド イートン
マダーバ ラオ ヤラマンチリ
マダーバ ラオ ヤラマンチリ
サラブジート シン
サラブジート シン
エージェイ クマール
エージェイ クマール
ジェームズ エム ホールデン
ジェームズ エム ホールデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2013535114A publication Critical patent/JP2013535114A/ja
Publication of JP2013535114A5 publication Critical patent/JP2013535114A5/ja
Application granted granted Critical
Publication of JP5688453B2 publication Critical patent/JP5688453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32889—Connection or combination with other apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

関連出願の相互参照
本出願は、２０１０年６月２２日出願の米国仮特許出願第６１／３５７，４６８号の利益を主張し、ここに同仮出願の全内容を参照によって本願に援用する。
背景
１）分野
本発明の実施形態は半導体加工分野に関し、特に、複数の集積回路が搭載されている半導体ウェハのダイシング方法に関する。
２）間連技術の説明
半導体ウェハの加工においては、集積回路がシリコン又はその他の半導体材料からなるウェハ（基板とも呼ばれる）の上に形成される。一般に、半導体、導体又は絶縁体のいずれかである各種材料の層を利用して集積回路が形成される。これらの材料は、集積回路形成のための周知の各種工程により、ドープ、堆積及びエッチングされる。各ウェハは、集積回路を搭載した、ダイスと呼ばれる個々の領域が多数形成されるように加工される。
集積回路形成工程に続き、ウェハは「ダイシング」されて、個々のダイが相互に分離され、その後パッケージングされるか、又はパッケージされない状態でより大きな回路に使用される。ウェハダイシングに使用される２つの主な技術が、スクライビングとソーイングである。スクライビングでは、先端がダイヤモンドのスクライブを、ウェハ表面を事前に形成されたスクライブラインに沿って横断するように移動させる。これらのスクライブラインは、ダイス間の間隔に沿って延びる。このような間隔は一般に、「ストリート」と呼ばれる。ダイヤモンドスクライブにより、ウェハ表面にストリートに沿った浅い傷が形成される。例えばローラで圧力をかけると、ウェハはスクライブラインに沿って割断される。ウェハの割断はウェハ基板の結晶格子構造に従って起こる。スクライビングを用いることのできるウェハの厚さは、約１０ｍｉｌ（１インチの１０００分の１）以下である。これより厚いウェハに関しては、現在のところ、ソーイングがダイシング方法として好ましい。
ソーイングの場合、先端がダイヤモンドのソーが高い回転毎分で回転してウェハ表面と接触し、ウェハをストリートに沿って切断する。ウェハは、支持部材、例えば、フィルムの枠にわたって引き伸ばされた接着フィルムの上に載せ、垂直及び水平ストリートの両方にソーを繰り返し当てる。スクライビング又はソーイングに伴う１つの問題は、ダイスのいくつかの縁辺に欠けやむしれが生じることである。これに加えて、ダイスの縁辺にクラックが入り、そこから基板内へと伝播し、それによって集積回路が動作不能となる可能性がある。欠けやクラックはスクライビングの場合に特に問題であり、これは、正方形又は長方形のダイの片側しか、結晶構造の＜１１０＞方向にスクライブできないからである。従って、ダイの反対側を割裂すると、分離線がぎざぎざになる。欠けやクラックが生じることから、ウェハ上のダイス間には、集積回路の損傷を防止するために、余分な間隔を設ける必要があり、例えば欠けやクラックが実際の集積回路から距離をおいて保持される。間隔要求によって、標準サイズのウェハ上にそれほど多くのダイスを形成できず、回路に使用できたはずのウェハ利用可能面積が無駄になる。ソーの使用により、半導体ウェハ上の利用可能面積の無駄がさらに増大する。ソーの刃の厚さは約１５マイクロメートルである。そのため、ソーにより形成される切断部周辺のクラックやその他の損傷が確実に集積回路に損害を与えないようにするために、しばしば、各ダイスの回路間を３００〜５００マイクロメートル離さなければならない。さらに、切断後に、各ダイを実質的に洗浄し、ソーイング工程で発生した粒子やその他の汚染物質を除去する必要がある。
プラズマダイシングもしばしば使用されてきたが、同様に制約がありうる。例えば、プラズマダイシングの実行の障害となる１つの制約はコストであろう。レジストをパターニングするための標準的なリソグラフィ作業により、実行コストは法外なものとなりうる。プラズマダイシングの実行の障害となる可能性のある他の制約は、ストリートに沿ったダイシング中に一般的に遭遇する金属（銅等）のプラズマ加工が、製造上の問題やスループットの限界の原因となりうることである。
概要
本発明の実施形態は、各ウェハに複数の集積回路が搭載されている半導体ウェハのダイシング方法を含む。
一実施形態において、複数の集積回路を有する半導体ウェハのダイシング方法は、半導体ウェハ上にマスクを形成するステップを含み、このマスクは集積回路を被覆し、保護する層を含む。マスクは次に、フェムト秒レーザスクライビング工程によってパターニングされ、ギャップを有するパターニングされたマスクが形成され、半導体ウェハの集積回路間の領域が露出する。半導体ウェハは次に、パターニングされたマスクのギャップからエッチングされ、集積回路が個片化される。
他の実施形態において、半導体ウェハをダイシングするシステムは、ファクトリインタフェースを含む。レーザスクライブ装置は、ファクトリインタフェースに連結され、フェムト秒レーザを含む。プラズマエッチングチャンバもまた、ファクトリインタフェースに連結される。
一実施形態において、複数の集積回路を有する半導体ウェハのダイシング方法は、シリコン基板上にポリマ層を形成するステップを含む。ポリマ層は、シリコン基板上に実装された集積回路を被覆し、保護する。集積回路は、低誘電率材料層と銅層の上方に堆積された二酸化ケイ素層からなる。ポリマ層、二酸化ケイ素層、低誘電率材料層及び銅層は、フェムト秒レーザスクライビング工程によってパターニングされ、シリコン基板の集積回路間の領域が露出する。その後、シリコン基板はギャップからエッチングされ、集積回路が個片化される。
本発明の一実施形態に係る、ダイシング対象の半導体ウェハの上面図である。 本発明の一実施形態に係る、その上にダイシングマスクが形成されたダイシング対象の半導体ウェハの上面図である。 本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハのダイシング方法の中の作業を示すフローチャートである。 本発明の一実施形態に係る、半導体ウェハダイシング方法の実行中の図３のフローチャートの作業３０２に対応する、複数の集積回路を含む半導体ウェハの断面図である。 本発明の一実施形態に係る、半導体ウェハダイシング方法の実行中の図３のフローチャートの作業３０４に対応する、複数の集積回路を含む半導体ウェハの断面図である。 本発明の一実施形態に係る、半導体ウェハダイシング方法の実行中の図３のフローチャートの作業３０６に対応する、複数の集積回路を含む半導体ウェハの断面図である。 本発明の一実施形態に係る、フェムト秒範囲のレーザパルスを用いた場合の、それより長いパルス時間のものと比較した効果を示す図である。 本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域に使用できる材料積層体の断面図である。 本発明の一実施形態に係る、結晶シリコン（ｃ−Ｓｉ）、銅（Ｃｕ）、結晶二酸化ケイ素（ｃ−ＳｉＯ２）及びアモルファス二酸化ケイ素（ａ−ＳｉＯ２）の、光子エネルギーに関する吸収係数のグラフである。 所定のレーザの、レーザパルスエネルギー、レーザパルス幅及びレーザビーム半径とレーザ強度の関係を示す式である。 〜 本発明の一実施形態に係る、半導体ウェハのダイシング方法の中の各種作業を示す断面図である。 最小幅に限定されうる従来のダイシングと比較した、本発明の一実施形態に係る、より狭いストリートを用いて実現される半導体ウェハ上の圧縮を示す図である。 グリッド配列方式と比較した、本発明の一実施形態に係る、より高密度パッキング、即ち、ウェハ毎のダイの数の増大を可能にする自由形状集積回路配列を示す図である。 本発明の一実施形態に係る、ウェハ又は基板のレーザ及びプラズマダイシング用工具レイアウトのブロック図である。 本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図である。
詳細な説明
各ウェハに複数の集積回路が搭載されている半導体ウェハのダイシング方法が開示される。以下の説明において、多数の具体的な詳細、例えばフェムト秒レーザスクライビングやプラズマエッチングの条件及び材料の詳細が、本発明の実施形態を十分に理解できるように明記されている。当業者にとっては当然のことながら、本発明の実施形態は、これらの具体的な詳細がなくても実施できる。また別の場合には、周知の態様、例えば集積回路の製造を、本発明の実施形態を不必要に不明瞭としないように、詳細には説明していない。さらに、当然のことながら、図面に示された各種の実施形態は代表例であり、必ずしも一定の縮尺で描かれていない。
まず、レーザスクライブを行い、その後、プラズマエッチングを行う、ウェハ又は基板のハイブリッドダイシング工程を、ダイの個片化に利用してもよい。レーザスクライブ工程は、マスク層、有機及び無機誘電体層及びデバイス層をきれいに除去するために用いてもよい。その後、レーザエッチング工程は、ウェハ又は基板が露出するか、これらが部分的にエッチングされたところで終了してもよい。次に、ダイシング工程のプラズマエッチング部を用いて、ウェハ又は基板のバルクの全厚、例えばバルク単結晶シリコンの全厚をエッチングすることにより、ダイ又はチップの個片化、即ち、ダイシングを行ってもよい。
従来のウェハダイシング法としては、純粋に機械的な工程に基づくダイヤモンドソー切断、当初のレーザスクライビングとその後のダイヤモンドソーダイシング、又はナノ秒又はピコ秒レーザダイシング等がある。薄いウェハ又は基板の個片化、例えば厚さ５０マイクロメートルのバルクシリコンの個片化の場合、従来の方法では、低い工程品質しかられない。薄いウェハ又は基板からダイを個片化する際に直面しうる課題としては、異なる層間のマイクロクラックの形成又は層剥離、無機誘電体層の欠け、厳格に行う必要のあるカーフ幅制御、又は精密なアブレーション深さ制御などがある。本発明の実施形態は、レーザスクライビングとプラズマエッチングのハイブリッドダイ個片化法を含み、これは上記の課題の１つ又はそれ以上を克服するのに有益となりうる。
本発明の一実施形態によれば、フェムト秒レーザスクライビングとプラズマエッチングの組合せを用いて、半導体ウェハを個別化又は個片化された集積回路にダイシングする。一実施形態において、フェムト秒レーザスクライビングを、完全にではないとしても、基本的に非熱工程として使用する。例えば、フェムト秒レーザスクライビングは局所化してもよく、その際、熱損傷領域はまったく、又は無視できる程度しか生じない。一実施形態において、本発明の方法は超低誘電率フィルムを用いた集積回路を個片化するために使用される。従来のダイシングでは、このような低誘電率フィルムに対応するために、ソーの速度を遅くする必要があることもある。さらに、半導体ウェハは現在、ダイシングの前に薄化されることが多い。従って、一実施形態において、フェムト秒レーザによるマスクパターニングと部分的ウェハスクライビングに続いてプラズマエッチング工程を行う組合せが実用可能となる。一実施形態において、レーザを用いた直接書き込みは、フォトレジスト層をリソグラフィによりパターニングする作業を不要とすることができ、わずかなコストで実現できる。一実施形態において、貫通ビア方式のシリコンエッチングを使って、プラズマエッチング環境下でのダイシング工程を完了させる。
それゆえ、本発明の一態様において、フェムト秒レーザスクライビングとプラズマエッチングの組合せを用いて、半導体ウェハを個片化された集積回路にダイシングしてもよい。図１は、本発明の一実施形態による、ダイシング対象の半導体ウェハの上面図である。図２は、本発明の一実施形態よる、その上にダイシングマスクが形成されたダイシング対象の半導体ウェハの上面図である。
図１を参照すると、半導体ウェハ１００は、集積回路を含む複数の領域１０２を有する。領域１０２は、垂直ストリート１０４と水平ストリート１０６により分離される。ストリート１０４と１０６は、半導体ウェハの、集積回路を含まない領域であり、ウェハがそこに沿ってダイシングされる位置に設計される。本発明のいくつかの実施形態では、フェムト秒レーザスクライブとプラズマエッチング技術の組合せを使って、ストリートに沿って半導体ウェハに溝を切削して、ダイスが個々のチップ又はダイに分離されるようにする。レーザスクライブとプラズマエッチング工程はどちらも、結晶構造の方向とは無関係であるため、ダイシング対象の半導体ウェハの結晶構造は、ウェハの垂直溝を形成することに対して影響を与えないこともある。
図２を参照すると、半導体ウェハ１００は、半導体ウェハ１００の上に堆積されたマスク２００を有する。一実施形態において、マスクは従来の方法で堆積され、厚さ約４〜１０マイクロメートルの層となる。マスク２００と、半導体ウェハ１００の一部は、レーザスクライビング工程によってパターニングされて、ストリート１０４と１０６に沿った位置（ギャップ２０２と２０４等）が画定され、ここで半導体ウェハ１００がダイシングされる。半導体ウェハ１００の集積回路領域は、マスク２００によって被覆され、保護される。マスク２００の領域２０６は、その後のエッチング工程中に、集積回路がエッチング工程によって劣化されないように位置付けられる。水平ギャップ２０４と垂直ギャップ２０２が領域２０６間に形成され、これによって画定される領域がエッチング工程中にエッチングされて、最終的に半導体ウェハ１００がダイシングされる。
図３は、本発明の一実施形態による、複数の集積回路を含む半導体ウェハのダイシング方法における作業を示すフローチャート３００である。図４Ａ〜４Ｃは、本発明の一実施形態による、半導体ウェハダイシング方法の実行中のフローチャート３００の作業に対応する、複数の集積回路を含む半導体ウェハの断面図である。
フローチャート３００の作業３０２と、これに対応する図４Ａを参照すると、マスク４０２が半導体ウェハ又は基板４０４の上方に形成される。マスク４０２は、半導体ウェハ４０４の表面上に形成された集積回路４０６を被覆し、保護する層からなる。マスク４０２はまた、集積回路４０６の各々の間に形成される介在ストリート４０７も被覆する。
本発明の一実施形態によれば、マスク４０２を形成するステップは、層、例えば、これらに限定されないが、フォトレジスト層又はＩラインパターニング層を形成することを含む。例えば、ポリマ層、例えばフォトレジスト層は、他の点でリソグラフィ工程用として適した材料で構成してもよい。一実施形態において、フォトレジスト層は、ポジティブフォトレジスト材料、例えば、これらに限定されないが、２４８ナノメートル（ｎｍ）対応レジスト、１９３ｎｍ対応レジスト、１５７ｎｍの対応レジスト、極紫外線（ＥＵＶ）対応レジスト又は、ジアゾナフトキノン増感剤を用いたフェノール樹脂マトリクス等からなる。他の実施形態において、フォトレジスト層は、ネガティブフォトレジスト材料、例えば、これらに限定されないが、ポリシスイソプレン及びポリビニルシンナメート等からなる。
一実施形態において、半導体ウェハ又は基板４０４は、製造工程に耐えるのに適した材料からなり、その上に半導体加工層を適当に堆積させてもよい。例えば、一実施形態において、半導体ウェハ又は基板４０４はＩＶ族材料、例えば、これらに限定されないが、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムからなる。ある具体的な実施形態において、半導体ウェハ４０４を提供するステップは、単結晶シリコン基板を提供することを含む。ある特定の実施形態において、単結晶シリコン基板には不純物原子をドープする。他の実施形態において、半導体ウェハ又は基板４０４は、ＩＩＩ−Ｖ族材料、例えば発光ダイオード（ＬＥＤ）の製作に使用されるＩＩＩ−Ｖ族材料の基板からなる。
一実施形態において、半導体ウェハ又は基板４０４の上又はその中に、集積回路４０６の一部として半導体デバイスのアレイが設置される。このような半導体デバイスの例としては、これらに限定されないが、シリコン基板内に製作され、誘電体層の中に包囲されたメモリデバイス又は相補型金属酸化物半導体（ＣＭＯＳ）トランジスタ等がある。複数の金属製相互接続配線をデバイス又はトランジスタの上及び、周囲の誘電体層の中に形成してもよく、これを使用して、デバイス又はトランジスタを電気的に連結して集積回路４０６を形成してもよい。ストリート４０７を構成する材料は、集積回路４０６を形成するために使用された材料と同様又は同じであってもよい。例えば、ストリート４０７は、誘電体材料、半導体材料及び金属配線の層からなっていてもよい。一実施形態において、ストリート４０７の１つ又はそれ以上には、集積回路４０６の実際のデバイスと同様の試験デバイスが含まれる。
フローチャート３００の作業３０４と、これに対応する図４Ｂを参照すると、マスク４０２がフェムト秒レーザスクライビング工程によってパターニングされて、ギャップ４１０を有するパターニングされたマスク４０８が形成され、半導体ウェハ又は基板４０４の集積回路４０６間の領域が露出する。従って、フェムト秒レーザスクライビング工程を使って、もともと集積回路４０６間に形成されていたストリート４０７の材料が除去される。本発明の一実施形態によれば、マスク４０２をフェムト秒レーザスクライビング工程によってパターニングするステップは、図４Ｂに示すように、一部分が半導体ウェハ４０４の、集積回路４０６間の領域の中に入る溝４１２を形成することを含む。
一実施形態において、レーザスクライビング工程でマスク４０６をパターニングするステップは、パルス幅がフェムト秒範囲のレーザを使用することを含む。具体的には、波長が可視スペクトル領域及び紫外線（ＵＶ）と赤外線（ＩＲ）範囲（全体として、広帯域光スペクトル）のレーザを使用して、フェムト秒レーザ、即ち、パルス幅がフェムト秒（１０−１５秒）のオーダのレーザを提供してもよい。一実施形態において、アブレーションは全く、又は基本的に波長依存しないため、マスク４０２、ストリート４０７及び、おそらくは半導体ウェハ又は基板４０４の一部の膜といった複雑な膜に適している。
図５は、本発明の一実施形態による、フェムト秒範囲のレーザパルスを使用した場合の、より長い周波数の場合と比較した効果を示している。図５を参照すると、フェムト秒範囲のパルス幅のレーザを使用すると、熱損傷の問題は、より長いパルス幅の場合（例えば、ビア５００Ｂのピコ秒での加工においては５０２Ｂのように損傷が見られ、ビア５００Ａのナノ秒での加工においては５０２Ａのように大きな損傷が見られる）に対して、軽減又は排除される（例えば、ビア５００Ｃのフェムト秒での加工においては５０２Ｃのように損傷はわずかか、まったくない）。ビア５００Ｃの形成中に損傷が排除又は軽減されるのは、図５に示すように、低エネルギー再結合（ピコ秒レーザアブレーションの場合に見られる）又は熱平衡（ナノ秒レーザアプレーションの場合に見られる）がないからでありうる。
パルス幅等のレーザパラメータの選択は、レーザススクライブによる鮮鋭な切断を実現するために、欠け、マイクロクラック及び層間剥離を最小限にする良好なレーザスクライビング及びダイシング工程を開発する上で重要であろう。レーザクライブの切断面が鮮鋭であるほど、最終的なダイ個片化のために実行されるエッチング工程が円滑になる。半導体デバイス用ウェハには、一般に、材料タイプ（導体、絶縁体、半導体等）と厚さの異なる多くの機能層が積層される。このような材料には例えば、これらに限定されないが、ポリマ等の有機材料、金属又は、二酸化ケイ素又は窒化ケイ素等の無機誘電材料がある。
ウェハ又は基板上に堆積される個々の集積回路間のストリートは、集積回路そのものと同様又は同じ層を含んでいてもよい。例えば、図６は、本発明の一実施形態による、半導体ウェハ又は基板のストリート領域に使用可能な材料の積層体の断面図である。
図６を参照すると、ストリート領域６００は、シリコン基板６０２の上部、第１の二酸化ケイ素層６０４、第１のエッチストップ層６０６、第１の低誘電率層６０８（例えば、二酸化ケイ素に関しては、誘電率が４．０未満の誘電率を有する）、第２のエッチストップ層６１０、第２の低誘電率層６１２、第３のエッチストップ層６１４、ドープなし石英ガラス（ＵＳＧ）層６１６、第２の二酸化ケイ素層６１８、フォトレジスト層６２０を含み、図には相対的な厚さが示されている。銅配線層６２２は、第１と第３のエッチストップ層６０６と６１４の間に、第２のエッチストップ層６１０を貫通して堆積される。ある具体的な実施形態において、第１、第２、第３のエッチストップ層６０６、６１０、６１４は窒化ケイ素からなり、低誘電率層６０８、６１２は炭素ドープ酸化シリコン材料からなる。
従来のレーザ照射（例えば、ナノ秒又はピコ秒レーザ照射）を受けると、ストリート６００の材料は、光吸収及びアブレーションメカニズムの点で、まったく異なる挙動を示す。例えば、二酸化ケイ素等の誘電体層は、通常の条件下で、事実上商用のレーザ波長すべてを透過させる。これに対して、金属、有機物（低誘電率材料等）及びシリコンは、特にナノ秒又はピコ秒レーザ照射に応答して、光子と容易に結合する。例えば、図７には、本発明の一実施形態による、結晶シリコン（ｃ−Ｓｉ、７０２）、銅（Ｃｕ、７０４）、結晶二酸化ケイ素（ｃ−ＳｉＯ２、７０６）、アモルファス二酸化ケイ素（ａ−ＳｉＯ２、７０８）の光子エネルギーに関する吸収係数のグラフ７００が含まれる。図８は、所定のレーザの、レーザパルスエネルギー、レーザパルス幅、レーザビー半径とレーザ強度の関係を示す等式８００である。
一実施形態において、等式８００と吸収係数のグラフ７００を使用して、フェムト秒レーザ工程のパラメータを、無機及び有機誘電体、金属及び半導体に対して、これらの材料の一般的なエネルギー吸収特性は特定の条件では大きく異なりうるものの、基本的に共通のアブレーション効果を有するように選択してもよい。例えば、二酸化ケイ素の吸収係数は非線形であり、適当なレーザアブレーションパラメータの下では有機誘電体、半導体、金属のそれに、より近づけてもよい。１つのこのような実施形態において、高強度で短パルス幅のフェムト秒レーザ工程を使用して、二酸化ケイ素層及び、有機誘電体層、半導体又は金属の１つ又はそれ以上を含む積層体のアプレーションを行う。ある具体的な実施形態において、約４００フェムト秒以下のパルスをフェムト秒レーザ照射工程に使用して、マスク、ストリート及び、シリコン基板の一部を除去する。
これに対して、最適でないレーザパラメータが選択されると、無機誘電体、有機誘電体、半導体又は金属の２つ又はそれ以上を含む積層構造において、レーザアプレーション工程によって剥離の問題が起こりうる。たとえは、レーザはバンドギャップエネルギーの高い誘電体（例えば、バンドギャップが約９ｅＶの二酸化ケイ素）には浸透して、測定可能な吸収は見られない。しかしながら、レーザエネルギーは、下地の金属又はシリコン層の中に吸収されてもよく、これによって金属又はシリコン層が有意に蒸発する。蒸発は高い圧力を発生させて、上層の二酸化ケイ素誘電体層を持ち上げる可能性があり、重大な層間剥離とマイクロクラックの原因となりうる。一実施形態において、ピコ秒レーザ照射工程では複雑な積層体のマイクロクラックと剥離が起こるものの、フェムト秒レーザ照射工程は、同じ材料積層体のマイクロクラックや剥離を起こさないことが実証されている。
誘電体層を直接浸食することができるようにするためには、誘電体材料をイオン化して、これらが強力に光子を吸収することにより、導電性材料と同様の挙動を示すようにする必要があることもある。吸収によって、誘電体層が最終的に浸食される前に、レーザエネルギーの大部分が下層のシリコン又は金属層に浸透しないようにブロックできる。一実施形態において、無機誘電体のイオン化は、レーザの強度が、無機誘電材料の中で光子イオン化と衝突イオン化を開始させるのに十分に高いと可能である。
本発明の一実施形態において、適当なフェムト秒レーザ工程は、ピーク強度（放射照度）が高く、通常、これによって各種材料における相互作用が非線形となることを特徴とする。１つのこのような実施形態において、フェムト秒レーザ源のパルス幅は、約１０フェムト秒〜５００フェムト秒の範囲であるが、好ましくは、１００フェムト秒〜４００フェムト秒の範囲である。一実施形態において、フェムト秒レーザ源の波長は、約１５７０ナノメートル〜２００ナノメートルの範囲であるが、好ましくは５４０ナノメートル〜２５０ナノメートルの範囲である。一実施形態において、レーザとこれに対応する光学ステムにより、作業面でられる焦点は、約３マイクロメートル〜１５マイクロメートルの範囲であるが、好ましくは約５マイクロメートル〜１０マイクロメートルの範囲である。
作業面の空間ビームプロファイルは、シングルモード（ガウシアン）であっても、整形トップハットプロファイルであってもよい。一実施形態において、レーザ源のパルス繰り返し率は、約２００ｋＨｚ〜１０ＭＨｚの範囲であるが、好ましくは約５００ｋＨｚ〜５ＭＨｚの範囲である。一実施形態において、レーザ源が供給する作業面でのパルスエネルギーは、約０．５μＪ〜１００μＪであるが、好ましくは約１μＪ〜５μＪである。一実施形態において、レーザスクライビング工程が加工対象物の表面に沿って実行される速度は、約５００ｍｍ／秒〜５ｍ／秒の範囲であるが、好ましくは約６００ｍｍ／秒〜２ｍ／秒の範囲である。
スクライビング工程は、１行程のみであっても、あるいは複数行程でもよいが、一実施形態では、好ましくは１〜２行程である。一実施形態において、加工対象物のスクライビング深さは、約５マイクロメートル〜５０マイクロメートルの深さの範囲、好ましくは凡そ１０マイクロメートル〜２０マイクロメートルの深さの範囲である。レーザは、所定のパルス繰り返し率での単一パルス列又はパルスバースト列のいずれで照射してもよい。一実施形態において、発生されるレーザビームのカーフ幅は、約２マイクロメートル〜１５マイクロメートルの範囲であるが、シリコンウェハのスクライビング／ダイシングにおいては、デバイス／シリコン界面で測定して、好ましくは約６マイクロメートル〜１０マイクロメートルの範囲である。
レーザパラメータは、十分に高いレーザ強度を提供して、無機誘電体（二酸化ケイ素等）のイオン化を達成し、無機誘電体の直接アブレーションの前に下層の損傷により発生する剥離と欠けを最小限にすること等の恩恵と利点が得られるように選択してもよい。また、パラメータは、アブレーション幅（カーフ幅等）と深さを正確に制御して、工業用として有意義な工程スループットが得られるように選択してもよい。前述のように、フェムト秒レーザは、ピコ秒及びナノ秒レーザアプレーション工程と比較して、上記の利点を提供するのに格段に適している。しかしながら、フェムト秒レーザアプレーションのスペクトルの中でも、特定の波長においては、他の波長よりよい性能が提供されうる。例えば、一実施形態において、ＵＶ範囲に近い、又はその範囲内の波長のフェムト秒レーザ工程では、ＩＲ範囲に近い、又はその範囲内の波長のフェムト秒レーザ工程より鮮鋭なアブレーション工程が提供される。ある具体的なこのような実施形態において、半導体ウェハ又は基板のスクライビングに適したフェムト秒レーザ工程は、約５４０ナノメートル以下の波長のレーザに基づく。ある特定のこのような実施形態において、約５４０ナノメートル以下の波長のレーザの約４００フェムト秒以下のパルスが使用される。しかしながら、代替の実施形態では、２波長レーザ（ＩＲレーザとＵＶレーザの組合せ等）が使用される。
フローチャート３００の作業３０６と、これに対応する図４Ｃを参照すると、半導体ウェハ４０４は、パターニングされたマスク４０８のギャップ４１０からエッチングされ、集積回路４０６が個片化される。本発明の一実施形態によれば、半導体ウェハ４０４をエッチングするステップは、図４Ｃに示すように、フェムト秒レーザスクライビング工程で形成された溝４１２をエッチングして、最終的には半導体ウェハ４０４の全厚を完全にエッチングすることを含む。
一実施形態において、半導体ウェハ４０４をエッチングするステップは、プラズマエッチング工程を使用すること含む。一実施形態においては、シリコン貫通ビア型エッチング工程が使用される。例えば、ある具体的な実施形態において、半導体ウェハ４０４の材料のエッチング速度は、毎分２５マイクロメートルを超える。超高密度プラズマ源をダイ個片化工程のプラズマエッチング部に使用してもよい。このようなプラズマエッチング工程の実行に適したプロセスチャンバの１例は、米国カリフォルニア州ＳｕｎｎｙｖａｌｅのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムは、容量性及び誘導型ＲＦ結合を組み合わせたもので、それによって、たとえ磁力強化により改善されたとしても、容量性カップリングのみを用いた場合に可能な程度より、はるかに独立してイオン密度とイオンエネルギーを制御できる。このような組合せによって、イオン密度とイオンエネルギーを有効に切り離し、非常に低圧であっても、ＤＣバイアスを損傷しうるほど高いレベルとすることなく、比較的高密度のプラズマを提供できる。その結果、プロセスウィンドウを例外的に広くすることができる。しかしながら、シリコンのエッチングが可能な、どのようなプラズマエッチングチャンバを使用してもよい。ある例示的な実施形態においては、深掘りシリコンエッチングを使用して、単結晶シリコン基板又はウェハ４０４を、従来のシリコンエッチング速度の約４０％より速いエッチング速度でエッチングし、その際、常にプロファイル制御は基本的に正確に行われ、側壁は事実上、スカロップのない状態とされる。ある具体的な実施形態において、シリコン貫通ビア型エッチング工程が使用される。このエッチング工程は、反応性ガスから発生されるプラズマに基づいており、このガスは一般に、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２等のフッ素系ガス又は、比較的高速のエッチング速度でシリコンをエッチングできるその他の反応性ガスである。一実施形態において、図４Ｃに示すように、マスク層４０８は個片化工程の後に除去される。
従って、フローチャート３００と図４Ａ〜４Ｃを再び参照すると、ウェハダイシングは、マスク層全厚、ウェハストリート（金属配線層を含む）全厚と、シリコン基板の一部の初期のレーザアブレーションによって実行してもよい。レーザパルス幅は、フェムト秒の範囲で選択してもよい。その後、これに続くシリコン全厚の深掘りプラズマエッチングによってダイの個片化を完了させてもよい。本発明の一実施形態によるダイシングのための材料積層体の具体例を、図９Ａ〜９Ｄに関連して、以下に説明する。
図９Ａを参照すると、レーザアブレーションとプラズマエッチングのハイブリッドダイシングのための材料積層体は、マスク層９０２、デバイス層９０４、基板９０６を含む。マスク層、デバイス層、基板層は、裏打ちテープ９１０に接着されたダイアタッチフィルム９０８の上に堆積される。一実施形態において、マスク層９０２はフォトレジスト層、例えばマスク４０２に関して上述したフォトレジスト層である。デバイス層９０４は、１つ又はそれ以上の金属層（例えば、銅層）及び１つ又はそれ以上の低誘電率誘電体層（例えば、炭素ドープ酸化物層）の上に堆積された無機誘電体層（例えば、二酸化ケイ素）を含む。デバイス層９０４はまた、集積回路間に配置されたストリートを含み、これらのストリートは集積回路と同じ又は同様の層を含む。基板９０６は、バルク単結晶シリコン基板である。
一実施形態において、バルク単結晶シリコン基板９０６は、裏面から薄化されてから、ダイアタッチフィルム９０８に接着される。薄化は、裏面研削工程により行ってもよい。一実施形態において、バルク単結晶シリコン基板９０６は、厚さ約５０〜１００マイクロメートルの範囲まで薄化される。留意すべき点として、一実施形態において、薄化は、レーザアプレーションとプラズマエッチングによるダイシング工程の前に行われる。一実施形態において、フォトレジスト層９０２の厚さは、約５マイクロメートルであり、デバイス層９０４の厚さは、約２〜３マイクロメートルの範囲である。一実施形態において、ダイアタッチフィルム９０８（又は、薄化された、又は薄いウェハ又は基板を裏打ちテープ９１０に接着できる、どのような適当な代替物であってもよい）の厚さは、約２０マイクロメートルである。
図９Ｂを参照すると、マスク９０２、デバイス層９０４、基板９０６の一部がフェムト秒レーザスクライビング工程９１２によってパターニングされ、基板９０６に溝９１４が形成される。図９Ｃを参照すると、シリコン貫通深掘りプラズマエッチング工程９１６を使って、溝９１４がダイアタッチフィルム９０８まで延ばされ、ダイアタッチフィルム９０８の上部が露出し、それによってシリコン基板９０６が個片化される。デバイス層９０４は、シリコン貫通深掘りプラズマエッチング工程９１６の実行中、フォトレジスト層９０２により保護される。
図９Ｄを参照すると、個片化工程はさらに、ダイアタッチフィルム９０８をパターニングするステップを含み、これによって裏打ちテープ９１０の上部が露出し、ダイアタッチフィルム９０８が個片化される。一実施形態において、ダイアタッチフィルムは、レーザ工程又はエッチングプロセスによって個片化される。さらなる実施形態は、その後、基板９０６の個片化された部分（個々の集積回路等）を裏打ちテープ９１０から剥がすステップを含んでいてもよい。一実施形態において、個片化されたダイアタッチフィルム９０８は、基板９０６の個片化された部分の裏面に保持される。他の実施形態は、マスキングフォトレジスト層９０２をデバイス層９０４から除去するステップを含んでいてもよい。代替の実施形態において、基板９０６が約５０マイクロメートルより薄い場合、レーザアブレーション工程９１２を使って基板９０６を完全に個片化し、追加のプラズマ工程を利用しない。
ダイアタッチフィルム９０８を個片化した後に、一実施形態では、マスキング用フォトレジスト層９０２がデバイス層９０４から除去される。一実施形態において、個片化された集積回路は裏打ちテープ９１０から除去されて、パッケージングされる。このような一実施形態において、パターニングされたダイアタッチフィルム９０８は各集積回路の裏面に保持され、最終的なパッケージングに含められる。しかしながら、他の実施形態では、パターニングされたダイアタッチフィルム９０８は、個片化工程中又はその後に除去される。
図４Ａ〜４Ｃを再び参照すると、複数の集積回路４０６は、幅約１０マイクロメートル以下のストリート４０７によって分離されていてもよい。フェムト秒レーザスクライビング法を使用することにより、レーザの厳格なプロファイル制御を少なくとも１つの理由として、集積回路のレイアウトをこのように圧縮できるであろう。例えば、図１０は、本発明の一実施形態による、より狭いストリートを使用することによって達成された、最小幅に限定されうる従来のダイシングと比較した半導体ウェハ又は基板上の圧縮を示している。
図１０を参照すると、半導体ウェハ上の圧縮は、最小幅（レイアウト１０００の約７０マイクロメートル以上の幅等）に限定されうる従来のダイシングに対して、より狭いストリート（レイアウト１００２の約１０マイクロメートル以下の幅等）を使用することによって達成される。しかしながら、当然のことながら、フェムト秒レーザスクライビング工程によれば本来は可能であったとしても、ストリート幅を１０マイクロメートル未満まで縮小することが常に望ましいとはかぎらない。例えば、用途によっては、ストリートの幅は少なくとも４０マイクロメートルとして、集積回路を分離するストリートの中にダミー又は試験デバイスを製作する必要がありうる。
再び図４Ａ〜４Ｃを参照すると、複数の集積回路４０６を半導体ウェハ又は基板４０４の上に、制約なしのレイアウトで配置してもよい。例えば、図１１は、より高密度のパッキングを可能にする、自由形状の集積回路配置を示している。本発明の一実施形態によれば、より高密度のパッキングによって、グリッド整列法式と比較して、ウェハ毎のダイの数を多くすることができる。図１１を参照すると、自由形状のレイアウト（半導体ウェハ又は基板１１０２上の制約なしのレイアウト等）によって、グリッド整列法式（半導体ウェハ又は基板１１００上の制約されたレイアウト等）と比較して、より高密度のパッキングが可能となり、従って、ウェハ毎のダイの数をより多くすることができる。一実施形態において、レーザアブレーションとプラズマエッチングによる個片化工程の速度は、ダイの大きさ、レイアウト又はストリートの数とは無関係である。
フェムト秒レーザアブレーションとプラズマエッチングのハイブリッド個片化工程の中の作業の多く又は全部を実行するように、１つの加工ツールを構成してもよい。例えば、図１２は、本発明の一実施形態による、ウェハ又は基板のレーザ及びプラズマダイシングのためのツールレイアウトのブロック図である。
図１２を参照すると、加工ツール１２００は、複数のロードロック１２０４が連結されたファクトリインタフェース１２０２（ＦＩ）を含む。クラスタツール１２０６がファクトリインタフェース１２０２に連結されている。クラスタツール１２０６は、１つ又はそれ以上のプラズマエッチングチャンバ、例えばプラズマエッチングチャンバ１２０８を含む。レーザスクライブ装置１２１０もまた、ファクトリインタフェース１２０２に連結されている。加工ツール１２００の全体的設置面積は、一実施形態において、図１２に示すように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）である。
一実施形態において、レーザスクライブ装置１２１０は、フェムト秒レーザを格納する。フェムト秒レーザは、ハイブリッド式のレーザ及びエッチング個片化工程のレーザアブレーション部、例えば前述のレーザアブレーション工程を実行するのに適している。一実施形態において、可動ステージもまたレーザスクライブ装置１２００に含まれており、この可動ステージは、ウェハ又は基板（又はそのキャリア）をフェムト秒レーザに関して移動させるように構成される。ある具体的な実施形態においては、フェムト秒レーザもまた可動式である。レーザスクライブ装置１２１０の全体的な設置面積は、一実施形態において、図１２に示すように、約２２４０ミリメートル×約１２７０ミリメートルであってもよい。
一実施形態において、１つ又はそれ以上のプラズマエッチングチャンバ１２０８は、パターニングされたマスクの中のギャップからウェハ又は基板をエッチングし、複数の集積回路を個片化するように構成されている。１つのこのような実施形態において、その１つ又はそれ以上のプラズマエッチングチャンバ１２０８は、深掘りシリコンエッチング工程を実行するように構成されている。ある具体的な実施形態において、その１つ又は複数のプラズマエッチングチャンバ１２０８は、米国カリフォルニア州ＳｕｎｎｙｖａｌｅのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウェハの上又は中に格納された個々の集積回路を製作するために使用可能な深掘りシリコンエッチング用として特に設計されていてもよい。一実施形態において、シリコンエッチングを高速化しやすくするために、高密度プラズマ源がプラズマエッチングチャンバ１２０８内に含められている。一実施形態において、複数のエッチングチャンバが加工ツール１２００のクラスタツール１２０６部に含められ、個片化又はダイシング工程の高い製造スループットを実現する。
ファクトリインタフェース１２０２は、外部製造施設とレーザスクライブ装置１２１０及びクラスタツール１２０６とをつなぐ適当な大気開放ポートであってもよい。ファクトリインタフェース１２０２は、貯蔵ユニット（例えば、前方開口式カセット一体型搬送保管箱）からクラスタツール１２０６又はレーザスクライブ装置１２１０のいずれか又は両方にウェハ（又はそのキャリア）を搬送するためのアーム又はブレードを備えるロボットを含んでいてもよい。
クラスタツー１２０６は、個片化方法において機能を果たすのに適した他のチャンバを含んでいてもよい。例えば、一実施形態において、別のエッチングチャンバの代わりに、成膜チャンバ１２１２が含まれる。成膜チャンバ１２１２は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方にマスクを蒸着するように構成されていてもよい。一実施形態において、成膜チャンバ１２１２は、フォトレジスト層の成膜に適している。他の実施形態において、別のエッチングチャンバの代わりに、ウェット／ドライステーション１２１４を含める。ウェット／ドライステーションは、基板又はウェハのレーザスクライブ及びプラズマエッチング個片化工程の後の残渣や破片の洗浄又はマスクの除去に適していてもよい。一実施形態においては、計量ステーションもまた工程ツール１２００の構成要素として含められる。
本発明の実施形態は、命令が記憶された機械可読媒体を含むことができるコンピュータプログラム製品、即ち、ソフトウェアとして提供してもよく、これらを用いて、本発明の実施形態による工程を実行するようにコンピュータシステム（又はその他の電子デバイス）をプログラムしてもよい。一実施形態において、コンピュータシステムは、図１２に関連して説明した加工ツール１２００と連結されていてもよい。機械可読媒体は、機械（コンピュータ等）によって読取可能な形態の情報を記憶又は転送するためのどのような機構を含んでいてもよい。例えば、機械可読（コンピュータ可読等）の媒体としては、機械（コンピュータ等）可読記憶媒体（リードオンリーメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、機械（コンピュータ等）可読伝送媒体（電気、光、音響又はその他の形態による伝播信号（赤外線信号、デジタル信号等））その他が含まれる。
図１３は、機械に本明細書に記載した方法のいずれか１つ又はそれ以上を実行させるための１つの命令セットを実行してもよい、コンピュータシステム１３００の例示的形態機械を表す概略図である。他の実施形態において、機械は、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット又はインターネットにおいて他の機械に接続（ネットワーク接続等）されてもよい。機械は、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンとして、又はピア・ツー・ピア（又は分散型）ネットワーク環境におけるピアマシンとして動作してもよい。機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯型情報端末（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、あるいはその機械により実行される動作を特定する１つの命令セット（逐次的又はその他）を実行できるどのような機械であってもよい。さらに、１台の機械だけが示されているが、「機械（マシン）」という用語はまた、個々に、又は共同で１つの（又は複数の）命令セットを実行して、本明細書に記載の方法のいずれか１つ又は複数を行う任意の機械（コンピュータ等）の集合を含むと理解するものとする。
例示的なコンピュータシステム１３００は、プロセッサ１３０２、メインメモリ１３０４（リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ）その他等）、スタティックメモリ１３０６（フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）その他等）と、補助メモリ１３１８（データ記憶デバイス等）を含み、これらはバス１３３０を介して相互に通信する。
プロセッサ１３０２は、１つ又は複数の汎用処理デバイス、例えばマイクロプロセッサ、中央処理ユニット等を表す。より具体的には、プロセッサ１３０２は、複合命令セット演算（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット演算（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は複合的な命令セットを実行するプロセッサであってもよい。プロセッサ１３０２はまた、１つ又は複数の特定用途処理デバイス、例えば、特定用途集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ又はその他であってもよい。プロセッサ１３０２は、本明細書に記載する作業を行うための処理ロジック１３２６を実行するように構成される。
コンピュータシステム１３００は、ネットワークインタフェースデバイス１３０８をさらに含んでいてもよい。コンピュータシステム１３００はまた、ビデオディスプレイユニット１３１０（液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）又は陰極線管（ＣＲＴ）等）、英数字入力デバイス１３１２（キーボード等）、カーソル制御デバイス１３１４（マウス等）及び信号発生器１３１６（スピーカ等）を含んでいてもよい。
補助メモリ１３１８は、機械アクセス可能記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）１３３１を含んでいてもよく、そこには本明細書に記載した方法又は機能のいずれか１つ又はそれ以上を実行する１つ又は複数の命令セット（ソフトウェア１３２２等）が記憶されている。ソフトウェア１３２２はまた、コンピュータシステム１３００によるその実行中、完全に、又は少なくとも部分的にメインメモリ１３０４及び／又はプロセッサ１３０２の中にあってもよく、メインメモリ１３０４とプロセッサ１３０２が機械可読記憶媒体にもなる。ソフトウェア１３２２はさらに、ネットワーク１３２０上でネットワークインタフェースデバイス１３０８を介して送受信されてもよい。
機械アクセス可能記憶媒体１３３１は、例示的実施形態において、１つの媒体として示されているが、「機械可読記憶媒体」という用語は、１つ又は複数の命令セットを記憶させた１つの媒体又は複数の媒体（中央集中型又は分散型データベース、及び／又は関連するキャッシュとサーバ等）を含むと理解するものとする。「機械可読記憶媒体」という用語はまた、機械によって実行される命令セットを記憶又は符号化でき、機械に本発明の方法のいずれか１つ又はそれ以上を実行させる任意の媒体を含むと理解するものとする。「機械可読記憶媒体」という用語は、従って、例えば、これらに限定されないが、ソリッドステートメモリ、光及び磁気媒体を含むと理解するものとする。
本発明の一実施形態によれば、機械アクセス可能記憶媒体には、データ処理システムに複数の集積回路を有する半導体ウェハのダイシング方法を実行させる命令が格納されている。この方法は、半導体ウェハ上にマスクを形成するステップを含み、このマスクは、集積回路を被覆し、保護する層からなる。マスクは次に、フェムト秒レーザスクライビング工程によってパターニングされ、ギャップを有するパターニングされたマスクが形成される。半導体ウェハの領域は、集積回路間において露出する。半導体ウェハは次に、パターニングされたマスクのギャップからエッチングされ、集積回路が個片化される。
以上、各ウェハが複数の集積回路を有する半導体ウェハのダイシング方法を説明した。本発明の一実施形態によれば、複数の集積回路を有する半導体ウェハのダイシング方法は、半導体ウェハ上にマスクを形成するステップを含み、このマスクは、集積回路を被覆し、保護する層からなる。この方法はまた、マスクをフェムト秒レーザスクライビング工程によってパターニングするステップを含み、それによってギャップを有するパターニングされたマスクが形成され、半導体ウェハの集積回路間の領域が露出する。この方法はまた、半導体ウェハを、パターニングされたマスクのギャップからエッチングするステップも含み、これによって集積回路が個片化される。一実施形態において、フェムト秒レーザスクライビング工程によってマスクをパターニングするステップは、半導体ウェハの集積回路間の領域に溝を形成することを含む。この実施形態において、半導体ウェハをエッチングするステップは、レーザスクライビング工程で形成された溝をエッチングすることを含む。

Claims (13)

  1. 複数の集積回路を含む半導体ウェハのダイシング方法であって、
    前記半導体ウェハ上にマスクを形成するステップであって、前記マスクが前記集積回路を被覆し、保護する層を含むステップと、
    前記マスクをフェムト秒ベースのレーザスクライビング工程でパターニングし、レーザスクライブされたマスクに各々が幅を有するスクライブラインを提供し、前記スクライブラインは前記半導体ウェハの前記集積回路間の領域を露出させるステップと、
    各々が前記幅を有する溝を前記半導体ウェハ内へとプラズマエッチングし、前記集積回路を個片化するステップとを含む方法。
  2. 前記マスクを前記フェムト秒ベースのレーザスクライビング工程でパターニングするステップが、前記半導体ウェハの前記集積回路間の前記領域にレーザスクライブされた溝を形成するステップを含み、前記幅を有する溝を前記半導体ウェハ内へとプラズマエッチングするステップが、前記集積回路を個片化するためにレーザスクライブされた溝を延長するステップを含む請求項１記載の方法。
  3. 前記マスクを前記フェムト秒ベースのレーザスクライビング工程でパターニングするステップが、波長が約５４０ナノメートル以下で、レーザパルス幅が約４００フェムト秒以下のレーザを使用するステップを含む請求項１記載の方法。
  4. 前記半導体ウェハをプラズマエッチングするステップが、高密度プラズマエッチング工程を使用するステップを含む請求項１記載の方法。
  5. 前記マスクを形成するステップが、フォトレジスト層及びＩ線パターニング層からなる群から選択される層を形成するステップを含む請求項１記載の方法。
  6. 前記複数の集積回路が、デバイス層／基板界面で測定した場合に、幅が約１０ミクロン以下のストリートによって分離される請求項１記載の方法。
  7. 前記複数の集積回路が、制約なしのレイアウトを有する請求項１記載の方法。
  8. 複数の集積回路を含む半導体ウェハのダイシング方法であって、
    シリコン基板の上にポリママスク層を形成するステップであって、前記ポリママスク層は前記シリコン基板上に配置された集積回路を被覆し保護し、前記集積回路は低誘電率材料層及び銅層の上方に配置された二酸化ケイ素層を含むステップと、
    前記ポリママスク層、前記二酸化ケイ素層、前記低誘電率材料層、及び前記銅層をフェムト秒ベースのレーザスクライビング工程でパターニングするステップであって、レーザスクライブされたポリママスクに各々が幅を有するスクライブラインを提供し、前記スクライブラインは前記シリコン基板の前記集積回路間の領域を露出させるステップと、
    各々が前記幅を有する溝を前記シリコン基板内へとプラズマエッチングし、前記集積回路を個片化するステップとを含む方法。
  9. 前記二酸化ケイ素層、前記低誘電率材料層、及び前記銅層を、前記フェムト秒ベースのレーザスクライビング工程でパターニングするステップが、前記二酸化ケイ素層のアブレーションを行ってから、前記低誘電率材料層と前記銅層のアブレーションを行うことを含む請求項８記載の方法。
  10. 前記フェムト秒ベースのレーザスクライビング工程でパターニングするステップが、前記半導体ウェハの前記集積回路間の前記領域にレーザスプライブされた溝を形成するステップを含み、前記幅を有する溝を前記半導体ウェハ内へとプラズマエッチングするステップが、前記集積回路を個片化するためにレーザスクライブされた溝を延長するステップを含む請求項８記載の方法。
  11. 前記フェムト秒レーザスクライビング工程でパターニングするステップが、波長が約５３０ナノメートル以下で、レーザパルス幅が約４００フェムト秒以下のレーザを使用するステップを含む請求項８記載の方法。
  12. 前記シリコン基板をプラズマエッチングするステップは、高密度スルーシリコンプラズマエッチング工程を使用するステップを含む請求項８記載の方法。
  13. 前記集積回路は約１０ミクロン以下の幅を有するストリートによって分離される請求項８記載の方法。
JP2013516658A 2010-06-22 2011-06-20 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング Active JP5688453B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US35746810P 2010-06-22 2010-06-22
US61/357,468 2010-06-22
US13/160,713 2011-06-15
US13/160,713 US8642448B2 (en) 2010-06-22 2011-06-15 Wafer dicing using femtosecond-based laser and plasma etch
PCT/US2011/041126 WO2011163149A2 (en) 2010-06-22 2011-06-20 Wafer dicing using femtosecond-based laser and plasma etch

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2014221016A Division JP2015057840A (ja) 2010-06-22 2014-10-30 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2014257046A Division JP6543461B2 (ja) 2010-06-22 2014-12-19 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング

Publications (3)

Publication Number Publication Date
JP2013535114A JP2013535114A (ja) 2013-09-09
JP2013535114A5 JP2013535114A5 (ja) 2014-12-04
JP5688453B2 true JP5688453B2 (ja) 2015-03-25

Family

ID=45329043

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013516658A Active JP5688453B2 (ja) 2010-06-22 2011-06-20 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2014221016A Pending JP2015057840A (ja) 2010-06-22 2014-10-30 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2014257046A Active JP6543461B2 (ja) 2010-06-22 2014-12-19 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2017092862A Active JP6642937B2 (ja) 2010-06-22 2017-05-09 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2014221016A Pending JP2015057840A (ja) 2010-06-22 2014-10-30 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2014257046A Active JP6543461B2 (ja) 2010-06-22 2014-12-19 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2017092862A Active JP6642937B2 (ja) 2010-06-22 2017-05-09 フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング

Country Status (6)

Country Link
US (9) US8642448B2 (ja)
JP (4) JP5688453B2 (ja)
KR (7) KR102122940B1 (ja)
CN (2) CN105428281B (ja)
TW (3) TWI547987B (ja)
WO (1) WO2011163149A2 (ja)

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9129904B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
JP2015502041A (ja) * 2011-11-16 2015-01-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ レーザスクライビングシステム、装置、および方法
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US20130344684A1 (en) * 2012-06-20 2013-12-26 Stuart Bowden Methods and systems for using subsurface laser engraving (ssle) to create one or more wafers from a material
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
WO2014078134A2 (en) * 2012-11-15 2014-05-22 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
US20140162407A1 (en) * 2012-12-10 2014-06-12 Curtis Michael Zwenger Method And System For Semiconductor Packaging
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US9764978B2 (en) 2013-04-04 2017-09-19 Lpkf Laser & Electronics Ag Method and device for separating a substrate
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
US20150243559A1 (en) * 2014-02-27 2015-08-27 Jungrae Park Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) * 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
WO2015175268A1 (en) * 2014-05-16 2015-11-19 Applied Materials, Inc. Hybrid wafer dicing approach using an ultra-short pulsed laguerre gauss beam laser scribing process and plasma etch process
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) * 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) * 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) * 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
CN104439720B (zh) 2014-12-25 2016-02-24 京东方科技集团股份有限公司 激光切割方法、显示基板、显示装置
US20160184926A1 (en) * 2014-12-30 2016-06-30 Suss Microtec Photonic Systems Inc. Laser ablation system including variable energy beam to minimize etch-stop material damage
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
KR20160126175A (ko) * 2015-04-22 2016-11-02 삼성디스플레이 주식회사 기판 절단 방법 및 표시 장치 제조 방법
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
WO2017136672A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. Porous silicon structures and laser machining methods for semiconductor wafer processing
DE102016103324A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP6604476B2 (ja) 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2017163069A (ja) 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6524535B2 (ja) 2016-03-11 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
CN105785678B (zh) * 2016-05-12 2019-04-30 深圳市华星光电技术有限公司 Tft基板的断线修复方法
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
KR102633112B1 (ko) 2016-08-05 2024-02-06 삼성전자주식회사 반도체 소자
JP2018056178A (ja) * 2016-09-26 2018-04-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102459263B1 (ko) 2016-10-05 2022-10-25 목스 네트웍스, 엘엘씨 Rfid 기반의 랙 재고 관리 시스템
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6724775B2 (ja) 2016-12-28 2020-07-15 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
CN110382161B (zh) * 2017-03-06 2022-06-14 Lpkf激光电子股份公司 用于制造工程用掩膜的方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
CN109003898A (zh) * 2017-06-07 2018-12-14 郑州光力瑞弘电子科技有限公司 一种在薄片（包括晶圆）上实现图形转移的新工艺
CN110998788A (zh) * 2017-08-01 2020-04-10 应用材料公司 金属氧化物后处理方法
JP6998545B2 (ja) * 2017-12-25 2022-01-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7066263B2 (ja) * 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
US10535561B2 (en) * 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7170261B2 (ja) * 2018-08-24 2022-11-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
CN109352184B (zh) * 2018-10-23 2021-02-09 深圳赛意法微电子有限公司 硅基晶圆的分束激光切割方法
US11437250B2 (en) 2018-11-15 2022-09-06 Tokyo Electron Limited Processing system and platform for wet atomic layer etching using self-limiting and solubility-limited reactions
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
CN109894725B (zh) * 2018-11-30 2021-11-02 全讯射频科技(无锡)有限公司 一种等离子切割实现超窄切割道的工艺
CN109746796A (zh) * 2019-01-10 2019-05-14 湘潭大学 一种用于SiC晶圆的划片装置及方法
JP2020194918A (ja) 2019-05-29 2020-12-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US20210107094A1 (en) * 2019-10-14 2021-04-15 Haesung Ds Co., Ltd. Apparatus for and method of polishing surface of substrate
KR20210049250A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
JP7443097B2 (ja) * 2020-03-09 2024-03-05 キオクシア株式会社 半導体ウェハおよび半導体チップ
WO2021217056A1 (en) * 2020-04-23 2021-10-28 Akash Systems, Inc. High-efficiency structures for improved wireless communications
WO2022020480A1 (en) * 2020-07-22 2022-01-27 Elemental Scientific, Inc. Abrasive sampling system and method for representative homogeneous, and planarized preparation of solid samples for laser ablation
CN112234017B (zh) * 2020-10-19 2023-07-14 绍兴同芯成集成电路有限公司 一种玻璃载板与晶圆双面加工工艺
DE102020213776A1 (de) 2020-11-03 2022-05-05 Q.ant GmbH Verfahren zum Spalten eines Kristalls
US11915941B2 (en) 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
US11784050B2 (en) 2021-04-27 2023-10-10 Micron Technology, Inc. Method of fabricating microelectronic devices and related microelectronic devices, tools, and apparatus
CN113809066B (zh) * 2021-09-16 2023-10-24 长江存储科技有限责任公司 晶圆、晶圆结构以及晶圆的制造方法
US11802342B2 (en) 2021-10-19 2023-10-31 Tokyo Electron Limited Methods for wet atomic layer etching of ruthenium
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper
CN116613060A (zh) * 2023-07-04 2023-08-18 江苏长晶科技股份有限公司 一种晶圆切割方法及半导体器件

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE4128823C2 (de) 1991-08-30 2000-06-29 Bosch Gmbh Robert Verfahren und Vorrichtung zum Bestimmen des Speichervermögens eines Katalysators
SE500852C2 (sv) 1992-01-29 1994-09-19 Mataki Ab Sätt och anordning för läckagetest av med tätskikt klädda yttertak eller bjälklag
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
JPH10144757A (ja) * 1996-11-08 1998-05-29 Dainippon Screen Mfg Co Ltd 基板処理システム
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6312525B1 (en) * 1997-07-11 2001-11-06 Applied Materials, Inc. Modular architecture for semiconductor wafer fabrication equipment
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP3348700B2 (ja) * 1999-08-19 2002-11-20 株式会社東京精密 エッチング装置
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) * 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
CN100369235C (zh) * 2001-10-01 2008-02-13 埃克赛尔技术有限公司 加工衬底的方法及系统
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
MY135361A (en) * 2002-04-26 2008-03-31 Electro Scient Ind Inc Machining substrates, particularly semiconductor wafers
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
JP3908610B2 (ja) 2002-06-25 2007-04-25 大日本印刷株式会社 多層配線基板の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP3842769B2 (ja) * 2003-09-01 2006-11-08 株式会社東芝 レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4302491B2 (ja) * 2003-11-14 2009-07-29 株式会社アルバック 枚葉式真空処理装置
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7358192B2 (en) 2004-04-08 2008-04-15 Applied Materials, Inc. Method and apparatus for in-situ film stack processing
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US20060156979A1 (en) 2004-11-22 2006-07-20 Applied Materials, Inc. Substrate processing apparatus using a batch processing chamber
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2006310349A (ja) * 2005-04-26 2006-11-09 Renesas Technology Corp 半導体装置の製造システム及び製造方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
TWI381485B (zh) * 2005-11-10 2013-01-01 Renesas Electronics Corp Semiconductor device manufacturing method and semiconductor device
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
TWI331699B (en) 2006-03-17 2010-10-11 Univ Yuan Ze Photolithographic mask and apparatus and wafer photolithography method for the same
TWI284521B (en) 2006-03-23 2007-08-01 Actherm Inc Structure of electronic thermometer
JP2007276278A (ja) * 2006-04-07 2007-10-25 Seiko Epson Corp 基板及びその分断方法、ならびに表示装置、電子機器
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) * 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
ES2302638B1 (es) 2006-12-21 2009-06-04 Vicente Diaz Fuente Metodo mejorado de codificacion y decodificacion con al menos dos pares de secuencias ortogonales.
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP5137435B2 (ja) 2007-03-28 2013-02-06 古河電気工業株式会社 半導体ウェハのチップ化処理方法
WO2008126742A1 (ja) * 2007-04-05 2008-10-23 Cyber Laser Inc. レーザ加工方法及び切断方法並びに多層基板を有する構造体の分割方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
WO2009014647A1 (en) * 2007-07-20 2009-01-29 Applied Materials, Inc. Dual-mode robot systems and methods for electronic device manufacturing
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7829477B2 (en) * 2007-10-29 2010-11-09 E.I. Dupont De Nemours And Company Fluorinated water soluble copolymers
JP2009117718A (ja) * 2007-11-08 2009-05-28 Nitto Denko Corp ダイシング用粘着シート
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101960567A (zh) 2008-02-29 2011-01-26 应用材料公司 用于从衬底移除聚合物的方法和设备
EP2252426A4 (en) 2008-03-21 2014-08-06 Imra America Inc METHODS AND SYSTEMS FOR LASER MATERIAL PROCESSING
JP2009231632A (ja) 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
JP5155030B2 (ja) * 2008-06-13 2013-02-27 株式会社ディスコ 光デバイスウエーハの分割方法
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8426250B2 (en) * 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
CN102326244B (zh) 2009-01-11 2014-12-17 应用材料公司 用于在电子器件制造中传输基板的机械手系统、装置及方法
WO2010082328A1 (ja) * 2009-01-15 2010-07-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
JP2016207737A (ja) 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Also Published As

Publication number Publication date
US10714390B2 (en) 2020-07-14
US20140120697A1 (en) 2014-05-01
US20200118880A1 (en) 2020-04-16
JP2013535114A (ja) 2013-09-09
KR20150005670A (ko) 2015-01-14
JP6543461B2 (ja) 2019-07-10
KR20140083065A (ko) 2014-07-03
US8853056B2 (en) 2014-10-07
KR102273854B1 (ko) 2021-07-06
KR102122940B1 (ko) 2020-06-15
KR101511648B1 (ko) 2015-04-13
KR102392411B1 (ko) 2022-04-29
US10566238B2 (en) 2020-02-18
US20190088549A1 (en) 2019-03-21
JP2015109450A (ja) 2015-06-11
KR101940091B1 (ko) 2019-01-18
WO2011163149A2 (en) 2011-12-29
US20200286787A1 (en) 2020-09-10
KR20130083381A (ko) 2013-07-22
US8642448B2 (en) 2014-02-04
JP2017208539A (ja) 2017-11-24
JP6642937B2 (ja) 2020-02-12
KR102088754B1 (ko) 2020-03-13
KR20190005260A (ko) 2019-01-15
US10163713B2 (en) 2018-12-25
KR20190108183A (ko) 2019-09-23
CN105428281A (zh) 2016-03-23
KR20210077803A (ko) 2021-06-25
TW201434084A (zh) 2014-09-01
US20160141210A1 (en) 2016-05-19
JP2015057840A (ja) 2015-03-26
US9245802B2 (en) 2016-01-26
KR20200069386A (ko) 2020-06-16
TWI547987B (zh) 2016-09-01
TWI520204B (zh) 2016-02-01
TW201205658A (en) 2012-02-01
WO2011163149A3 (en) 2012-04-12
TWI488229B (zh) 2015-06-11
TW201508833A (zh) 2015-03-01
US10910271B2 (en) 2021-02-02
CN102986006A (zh) 2013-03-20
US20110312157A1 (en) 2011-12-22
US20210134676A1 (en) 2021-05-06
US20230207393A1 (en) 2023-06-29
CN102986006B (zh) 2016-01-13
CN105428281B (zh) 2019-05-28
US11621194B2 (en) 2023-04-04
KR101880973B1 (ko) 2018-07-23
US20140367041A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
JP6543466B2 (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP6109159B2 (ja) マルチパルスバーストのパルス列レーザ及びプラズマエッチングを用いたウェハダイシング

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141020

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5688453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250