JP6998545B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP6998545B2
JP6998545B2 JP2017248308A JP2017248308A JP6998545B2 JP 6998545 B2 JP6998545 B2 JP 6998545B2 JP 2017248308 A JP2017248308 A JP 2017248308A JP 2017248308 A JP2017248308 A JP 2017248308A JP 6998545 B2 JP6998545 B2 JP 6998545B2
Authority
JP
Japan
Prior art keywords
substrate
protective film
main surface
grooves
laser grooving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017248308A
Other languages
English (en)
Other versions
JP2019114712A (ja
Inventor
英史 佐伯
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017248308A priority Critical patent/JP6998545B2/ja
Priority to US16/218,554 priority patent/US10796960B2/en
Publication of JP2019114712A publication Critical patent/JP2019114712A/ja
Application granted granted Critical
Publication of JP6998545B2 publication Critical patent/JP6998545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Description

本発明は、レーザグルービングとプラズマエッチングとを利用する素子チップの製造方法に関する。
プラズマエッチングにより半導体基板を複数の素子チップに個片化（ダイシング）する際には、電気回路等が配置された素子領域を保護するためにマスク（保護膜）が形成される（特許文献１、２）。半導体基板の電気回路等が配置された側の表面に保護膜を形成した後、各素子チップの素子領域を画定する複数のストリート（分割領域）において保護膜をレーザグルービング処理して溝を形成し、溝の部分を基板の裏面までプラズマエッチングすることで個片化された素子チップが形成される。１つのストリートをレーザグルービングする際には、基板の表面全体を横切るように、基板の外縁端の外側から反対側の外縁端の外側までレーザ光が照射される。
特表２０１４－５１３８６８号公報 特表２０１４－５２３１１２号公報
レーザグルービング処理は、基板を裏面から保持シートで保持した状態で行なわれる。このとき、基板の外縁端の外側から反対側の外縁端の外側までレーザ光を照射すると、保持シートにレーザの照射痕が残り、この部分が伸びたり、穴が開いたりしてダメージを受けることになる。このような状態でプラズマエッチングを行なうと、保持シートの、伸びて皺になった部分が十分に冷却されなかったり、穴が開くことで冷却ガスが漏れて冷却が不足したりすることで、保持シートに焼けが生じる。また、保持シートに穴が開くと、異常放電が起こり、プラズマダイシング装置の電極が損傷することもある。
本発明の一局面は、第１主面および前記第１主面の反対側の第２主面を備えるとともに、複数の素子領域と、前記素子領域を画定する分割領域とを備え、前記第１主面側が保護膜で覆われた基板を準備する基板準備工程と、
前記分割領域に、前記第１主面側からレーザ光を照射して、前記分割領域に対応する前記基板の厚みよりも浅い複数の溝を形成する第１レーザグルービング工程と、
前記複数の溝をプラズマに晒すことにより、前記複数の溝における前記基板の厚み方向の残部をエッチングして、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備え、
前記基板準備工程において、前記基板は、前記基板を取り囲む環状のフレームとともに前記第２主面側から保持シートで保持されており、
前記第１レーザグルービング工程において、前記レーザ光は、前記基板の外縁端より内側の領域にのみ照射される、素子チップの製造方法に関する。
本発明の上記局面によれば、素子チップの製造方法において、基板をレーザグルービング処理する際に、基板を保持する保持シートのダメージを抑制できる。
本発明の実施形態に係る素子チップの製造方法を示すフローチャートである。 基板を説明するための模式図である。 搬送キャリアに固着された基板を説明するための模式図である。 第１レーザグルービング工程を説明するための概略上面図である。 図４のＶ－Ｖ線による矢示断面図である。 プラズマダイシング工程により個片化された素子チップを説明するための断面模式図である。 基板の周縁部に保護膜が存在しない状態で第１レーザグルービング工程を行なう場合を説明するための概略上面図である。 図７のＶＩＩＩ－ＶＩＩＩ線による矢示断面図である。 図８の基板をプラズマエッチングにより個片化した状態を示す断面模式図である。 第１レーザグルービング工程を行なった後に、基板の周縁部において保護膜を除去する場合を説明するための概略上面図である。 図１０のＸＩ－ＸＩ線による矢示断面図である。 基板の周縁部に保護膜および回路層が存在しない状態で第１レーザグルービング工程を行なう場合を説明するための概略上面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線による矢示断面図である。 図１３の基板をプラズマエッチングにより個片化した状態を示す断面模式図である。
添付図面を参照して、本発明に係る素子チップの製造方法の実施形態を以下説明する。実施形態の説明において、理解を容易にするために方向を表す用語（たとえば「上」、「下」等）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。なお各図面において、各構成部品の形状または特徴を明確にするため、これらの寸法を相対的なものとして図示し、必ずしも同一の縮尺比で表したものではない。
本発明の実施形態に係る素子チップの製造方法は、概略、図１のフローチャートに示すように、（ａ）複数の素子領域、およびこれらを画定する分割領域を有する基板を準備する工程（基板準備工程）と、（ｂ）分割領域に対応する基板の厚みよりも浅い複数の溝を形成するレーザグルービング工程（第１レーザグルービング工程）と、（ｃ）複数の溝をプラズマエッチングすることにより、基板を複数の素子チップに分割する工程（プラズマダイシング工程）と、を備える。
（ａ）基板準備工程
本工程では、基板を取り囲む環状のフレームとともに保持シートで保持された状態の基板を準備する。基板は、第１主面および第１主面の反対側の第２主面を備えている。また、基板は、複数の素子領域と、素子領域を画定する分割領域とを備える。そして、基板は、第２層の第１主面側が保護膜で覆われている。基板は、第２主面側から保持シートで保持されている。
基板準備工程で準備される基板は、プラズマエッチング技術を用いて、複数の素子チップに個片化されるものである。基板は、シリコンウエハのような半導体基板、フレキシブルプリント基板のような樹脂基板、セラミックス基板等であってもよく、半導体基板は、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等で形成されたものであってもよい。本発明は基板の材料等により限定されるものではない。
図２は基板を説明するための模式図である。図２（ａ）は、基板を上から見た平面図であり、図２（ｂ）は、図２（ａ）のＩＩＢ－ＩＩＢ線から見た断面図であり、図２（ｃ）は、図２（ａ）の部分拡大図である。基板１は、図２（ｂ）に示すように、第１主面１ａおよび第１主面の反対側の第２主面１ｂ（以下、「表面１ａ」および「裏面１ｂ」ともいう。）を含む。また図２（ｃ）に示すように、基板１は、その表面１ａ上に複数の素子領域Ｒ１およびこれを画定する分割領域（複数のストリート）Ｒ２を有する。基板１の各素子領域Ｒ１は、所望の電気回路を構成する集積回路を含み、プラズマダイシング工程後、素子チップを構成し、各ストリートＲ２は、ダイシングラインを構成するものである。
各素子領域Ｒ１において、表面１ａ上の電気回路は、これに限定するものではないが、半導体回路、電子部品素子、ＭＥＭＳ等の回路層を有してもよい。回路層は、絶縁膜、導電層、樹脂保護層、電極パッド等を含む多層積層体として構成されてもよい。基板１は、多層積層体を構成した後、基板１の厚みを薄くするため、裏面１ｂを研磨してもよい。より具体的には、回路層を具備する表面１ａを、バックグラインド（ＢＧ）テープで覆って保護し、基板１の裏面１ｂを研磨すればよい。
基板１の表面１ａ側は、保護膜で覆われている。保護膜は、素子領域Ｒ１を保護するために設けられており、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。保護膜は、例えば、レジスト材料をシート状に成型した後、このシートを基板１の表面１ａに貼り付けたり、レジスト材料の原料液を、回転塗布やスプレー塗布等の方法を用いて、基板１の表面１ａに塗布したりすることにより形成される。
保護膜は、基板１を保持シートに保持する前に形成してもよく、基板１を保持シートに保持させた後に形成してもよい。また、基板１を保持シートに保持する前に薄い保護膜を形成し、基板１を保持シートに保持させた後にさらに貼り付けや塗布により保護膜を厚くしてもよい。
基板１は、任意の平面形状、例えば、図２（ａ）に示すように、略円形の平面形状を有する。基板１の平面形状は、円形の他、矩形の平面形状であってもよく、オリエンテーションフラット（図２（ａ））、およびノッチ等の切欠きを有するものであってもよい。特に制限されないが、基板１の最大径は、例えば、５０ｍｍ以上３００ｍｍ以下であり、厚みは、例えば、２０μｍ以上１０００μｍ以下である。
各ストリートＲ２の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
各ストリートＲ２の幅は特に限定されず、基板１や素子チップの大きさ等に応じて、適宜設定すればよい。各ストリートＲ２の幅は、例えば、１０μｍ以上３０μｍ以下である。
図３（ａ）は、保持シート３に固着させた基板１および環状のフレーム２を上から見た平面図であり、図３（ｂ）は、図３（ａ）のＩＩＩＢ－ＩＩＩＢ線から見た断面図である。保持シート３は、粘着剤を含む上面（粘着面３ａ）と、粘着剤を含まない下面（非粘着面３ｂ）とを有する。保持シート３は、その粘着面３ａに基板１および環状のフレーム２を固着させることにより、基板１およびフレーム２を基板１の裏面１ｂ側から保持する。環状のフレーム２は、円形の開口部２ａを含み、フレーム２の開口部２ａと基板１とが同心円状に配置されるように保持シート３に保持され、基板１で覆われていない開口部２ａにおいて粘着面３ａが露出している。本願では、保持シート３と、これに固着されたフレーム２との組み合わせを搬送キャリア４といい、搬送キャリア４に固着された基板１をキャリア付き基板１ともいう。基板１は、それ自体が薄いものであっても、搬送キャリア４により保持されるため、後続の工程において、基板１を容易に操作および搬送することができる。
保持シート３の基材は、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂を用いて形成される。保持シート３は、素子チップをフレーム２から取り外し易いように伸縮性を有することが好ましい。保持シート３の基材は、伸縮性を付加するために、ゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ））、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が含まれる。熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有してもよい。保持シート３の基材の厚みは、特に限定されないが、例えば、５０μｍ以上１５０μｍ以下である。
一方、保持シート３の粘着面３ａは、粘着力を低減させることができる粘着成分からなることが好ましい。これは、後述のプラズマダイシング工程の後に、紫外線（ＵＶ光）を照射することにより個片化された素子チップを粘着面３ａからさらに容易にピックアップしやすくするためである。保持シート３は、例えば、フィルム状の基材の一方の粘着面３ａにＵＶ硬化型アクリル粘着剤を５μｍ以上２０μｍ以下の厚みに塗布することにより形成してもよい。
フレーム２は、基板１および保持シート３を保持した状態で搬送できる程度の剛性を有している。フレーム２の開口部２ａは、上述の円形形状の他、矩形、六角形など多角形の形状を有するものであってもよい。フレーム２は、図３に示すように、位置決めのためのノッチ２ｂまたはコーナーカット２ｃを有していてもよい。フレーム２は、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等を用いて形成される。
（ｂ）第１レーザグルービング工程
図４は、第１レーザグルービング工程を説明するための概略上面図である。図５は、図４のＶ－Ｖ線による矢示断面図である。これらの図では、基板１が、半導体等で形成されるベース層１１とベース層１１の表面１ａ側に形成された回路層１２とを備え、基板１の表面１ａ側が保護膜１３で覆われている例を示す。本工程では、複数のストリートＲ２に、基板１の表面１ａ側からレーザ光を照射して、複数のストリートＲ２に対応する複数の溝Ｇを形成する。ここで形成される複数の溝Ｇは、基板１の厚みよりも浅い。好ましくは、図５に示すように、ストリートＲ２において、レーザ光により、主として、保護膜１３および回路層１２が削られて複数の溝Ｇが形成される。
本実施形態では、第１レーザグルービング工程において、図４に示すように、レーザ光を、基板１の外縁端より内側の領域にのみ照射することが重要である。これにより、保持シート３へのレーザ光の照射が抑制されるため、レーザ光の照射痕が形成されることによる保持シート３のダメージを抑制できる。より具体的には、保持シート３のレーザ光の照射痕付近が伸びたり、穴が開いたりするのを抑制できる。よって、プラズマダイシング工程において、保持シート３が伸びて皺になった部分が十分に冷却されなかったり、穴が開くことで冷却ガスが漏れて冷却が不足したりすることにより、保持シート３に焼けが生じることが抑制される。また、保持シート３に穴が開くことにより異常放電が起こるのを抑制できる。
第１レーザグルービング工程において、レーザ光は、基板１の外縁端Ｅよりも外側に当たらないように、外縁端Ｅより内側に照射して、複数の溝Ｇを形成する。複数の溝Ｇの端から基板１の外縁端Ｅまでの最小距離は、１０μｍ以上であることが好ましい。また、基板１から形成される素子チップの数を多くする観点からは、最小距離は、１０００μｍ以下であることが好ましい。
第１レーザグルービング工程において形成される複数の溝Ｇの深さは、例えば、回路層１２および保護膜１３の合計厚みの８０％以上１２０％以下であることが好ましく、１００％以上１２０％以下であることがさらに好ましい。このように、第１レーザグルービング工程において回路層１２および保護膜１３の大部分あるいは全部を除去し、さらには、ベース層１１の一部を除去することにより、後のプラズマダイシング工程を効率的に行うことができる。なお、複数の溝Ｇの深さとは、複数の溝Ｇの任意の複数箇所（例えば、１０箇所）について測定した値を平均化した平均深さである。
第１レーザグルービング工程では、１つのストリートＲ２につき、レーザ光の照射は１段階で行なってもよく、多段階で行ってもよい。所望する深さが溝の形状などに応じて調整すればよい。
第１レーザグルービングによる加工は、例えば、次のようにして行うことができる。レーザ光源としては、例えば、ＵＶ波長（例えば３５５ｎｍ）のナノ秒レーザが用いられる。そして、基板１のストリートＲ２上にレーザ光を照射し、保護膜１３および回路層１２等を削って、複数の溝Ｇを形成する。照射の条件は特に制限されないが、例えば、パルス周期４０ｋＨｚ、出力０．３Ｗ、スキャン速度２００ｍｍ／秒でレーザ光を照射してもよい。
（ｃ）プラズマダイシング工程
図６は、プラズマダイシング工程により個片化された素子チップを説明するための断面模式図である。プラズマダイシング工程では、第１レーザグルービング工程で形成した図５に示すような複数の溝Ｇを、プラズマに晒すことにより、複数の溝Ｇにおける基板１の厚み方向の残部をエッチングして、図６に示すように、基板１を、素子領域Ｒ１を備える複数の素子チップ１４に分割する。本工程では、第１レーザグルービング工程で複数の溝Ｇが形成されることにより、パターン化された保護膜１３を素子領域Ｒ１のマスクとしてプラズマエッチングが行なわれる。
詳細図示しないが、プラズマダイシング工程およびこれに用いられるドライエッチング装置の一例について以下に説明する。
ドライエッチング装置は、プロセスガス源およびアッシングガス源が接続されたガス導入口と、真空ポンプに接続された排気口と、を有する処理チャンバを備える。図３に示すような搬送キャリア４および基板１が、処理チャンバ内のステージに載置された後、真空ポンプを用いて処理チャンバ内を減圧し、所定のプロセスガスが処理チャンバ内に導入される。そしてアンテナ（プラズマ源）に高周波電力を供給することで形成されたプロセスガスのプラズマにより、処理チャンバ内の基板１の分割領域Ｒ２がドライエッチングされて、基板１は、図６に示すように、素子領域Ｒ１を含む複数の素子チップ１４に分割される。
またドライエッチング装置は、プロセスガス源、アッシングガス源、真空ポンプ、および高周波電力源を制御する制御装置を備え、最適化されたドライエッチング条件でプラズマエッチングを行うように上記構成要素を制御する。
（ｄ）保護膜除去工程
プラズマダイシング工程の後、素子チップ１４に残存する保護膜１３を除去することが好ましい。保護膜の除去は、アッシングより行なってもよい。アッシング処理は、プラズマダイシング工程のエッチングを行った処理チャンバ内で引き続き行ってもよい。アッシング処理は、アッシングガス（例えば、酸素ガス）を処理チャンバ内に導入し、同様にアンテナ（プラズマ源）に高周波電力を供給することで形成されたアッシングガスのプラズマを利用して行なうことができる。また、保護膜は、保護膜１３を溶解可能な洗浄液を保護膜１３に接触させることに除去してもよい。必要に応じて、アッシング処理と洗浄とを組み合わせてもよい。
（ｅ）ピックアップ工程
プラズマダイシング工程または保護膜除去工程の終了後、保持シート３に保持された複数の素子チップ１４は、ピックアップ工程に送られる。ピックアップ工程では、複数の素子チップ１４は、それぞれ保持シート３から剥離されて、素子チップ１４が得られる。
ピックアップ工程では、保持シート３を半径方向に拡張させて、隣接する素子チップ１４の間隔を広げるエキスパンド処理を行うと、粘着面３ａからのピックアップが容易になる。第１レーザグルービング工程で、レーザ光を、基板１の外縁端Ｅよりも内側のみに照射するため、基板１の外縁端Ｅおよびその近傍が連なった状態となることで、エキスパンドし難くなることがある。この場合、外縁端Ｅおよびその近傍の基板１の連なった部分を取り除いたり、切れ目を入れたりした後にエキスパンド処理すればよい。
エキスパンド処理を容易にする観点からは、基板１の周縁部（外縁端Ｅおよびそれより内側で外縁端Ｅの近傍の領域）において、保護膜１３が形成されていない状態で、プラズマダイシング工程のプラズマエッチングを行なうことが好ましい。例えば、予め保護膜１３を基板１の周縁部よりも内側の領域にのみ形成したり、プラズマダイシング工程の前に、基板１の周縁部を覆う保護膜１３を除去したりすることが好ましい。プラズマダイシング工程は、基板１の周縁部に少なくとも保護膜１３が形成されていない状態で行なうことが好ましく、基板１の周縁部に保護膜１３および回路層１２が形成されていない状態（つまり、保護膜１３および回路層１２が、周縁部より内側の領域のみに形成されている状態）で行なってもよい。
本明細書中、周縁部の保護膜１３を除去する工程を、膜除去工程と呼ぶことがある。膜除去工程は、第１レーザグルービング工程の前に行なってもよく、第１レーザグルービング工程の後に行なってもよい。また、膜除去工程では、周縁部において、少なくとも保護膜１３に加え、回路層１２を除去してもよい。このとき、周縁部において、回路層１２の一部を除去してもよく、回路層１２全体を除去してもよい。
なお、周縁部の保護膜１３を膜除去工程で除去する場合も、周縁部より内側の領域の保護膜１３は、前述の保護膜除去工程で除去される。
図７は、基板の周縁部に保護膜が存在しない状態で第１レーザグルービング工程を行なう場合を説明するための概略上面図である。図８は図７のＶＩＩＩ－ＶＩＩＩ線による矢示断面図である。これらの例では、基板１の外縁端Ｅおよびその近傍の周縁部Ｐにおいて、保護膜１３が存在しない状態で、第１レーザグルービング工程により、レーザ光を照射して、複数の溝Ｇを形成する。この場合、基板１の表面１ａに保護膜１３を形成する際に、スプレー塗布などにより周縁部Ｐよりも内側の領域のみに保護膜１３を形成したり、表面１ａ全体に保護膜１３を形成したりした後に、周縁部Ｐを覆う保護膜１３を除去すればよい。周縁部Ｐを覆う保護膜１３の除去は、保護膜１３を溶解する洗浄液を、周縁部Ｐを覆う保護膜１３に接触させることにより行なってもよく、周縁部Ｐを覆う保護膜１３にレーザ光を照射するレーザグルービング工程（第２レーザグルービング工程）により行なってもよい。
図９は、図８の基板をプラズマエッチングにより個片化した状態を示す断面模式図である。プラズマダイシング工程では、基板１の中心側よりも外縁でエッチングする速度が、ローディング効果等により大きくなることがある。そのため、図７および図８に示すように、周縁部Ｐを覆う保護膜１３を除去した状態で、第１レーザグルービング工程により複数の溝Ｇを形成した後に、プラズマダイシング工程を行なうと、図９に示すように、周縁部Ｐにおいて基板１が表面１ａ側から少し削られて厚みが小さくなる。そのため、エキスパンド処理を行い易くなる。このとき、第１レーザグルービング工程において、複数の溝Ｇの端部のうち、少なくとも一部が周縁部Ｐに位置するようにレーザ光を照射することが好ましい。これにより、基板１の厚みが薄くなる部分と溝Ｇとがつながるため、エキスパンド処理がより容易になる。
図１０は、第１レーザグルービング工程を行なった後に、基板の周縁部において保護膜を除去する場合を説明するための概略上面図である。図１１は、図１０のＸＩ－ＸＩ線による矢示断面図である。これらの例では、第１レーザグルービング工程で複数の溝Ｇを形成した後に、基板１の周縁部Ｐを覆う保護膜１３を除去する。周縁部Ｐを覆う保護膜１３の除去は、上記の場合と同様に、保護膜１３を溶解する洗浄液により行なってもよく、第２レーザグルービング工程により行なってもよい。このようにして周縁部Ｐを覆う保護膜１３が除去された状態の基板１をプラズマダイシング工程でエッチングすると、図９に示すような断面となり、上記と同様の効果が得られる。
図１２は、基板の周縁部に保護膜および回路層が存在しない状態で第１レーザグルービング工程を行なう場合を説明するための概略上面図である。図１３は図１２のＸＩＩＩ－ＸＩＩＩ線による矢示断面図である。これらの例では、基板１の外縁端Ｅおよびその近傍の周縁部Ｐにおいて、保護膜１３および回路層１２が存在しない状態で、第１レーザグルービング工程により、レーザ光を照射して、複数の溝Ｇを形成する。この場合、基板１の表面１ａ側の周縁部Ｐよりも内側の領域のみに回路層１２を形成した後、基板１の表面１ａに保護膜１３を形成する際に、スプレー塗布などにより周縁部Ｐよりも内側の領域のみに保護膜１３を形成すればよい。また、基板１の表面１ａ全体に保護膜１３を形成した後に、周縁部Ｐを覆う保護膜１３および回路層１２を除去すればよい。周縁部Ｐを覆う保護膜１３の除去は、保護膜１３を溶解する洗浄液を、周縁部Ｐを覆う保護膜１３に接触させることにより行なってもよく、周縁部Ｐを覆う保護膜１３にレーザ光を照射するレーザグルービング工程（第２レーザグルービング工程）により行なってもよい。回路層１２も除去する場合には、第２レーザグルービング工程により行なえばよい。
図１４は、図１３の基板をプラズマエッチングにより個片化した状態を示す断面模式図である。図１３に示すように、周縁部Ｐを覆う保護膜１３および回路層１２がない状態で、第１レーザグルービング工程により複数の溝Ｇを形成した後に、プラズマダイシング工程を行なうと、図１４に示すように、溝Ｇと同様に周縁部Ｐも保持シート３に達するまでエッチングされる。そのため、エキスパンド処理を行い易くなる。このとき、第１レーザグルービング工程において、複数の溝Ｇの端部のうち、少なくとも一部が周縁部Ｐに位置するようにレーザ光を照射することが好ましい。これにより、基板１の周縁部Ｐに対応する部分と溝Ｇとがつながった状態で保持シート３に達するまでエッチングされるため、エキスパンド処理がより容易になる。
第２レーザグルービング工程は、外縁端Ｅに沿って、周縁部Ｐにレーザ光を照射すればよく、第１レーザグルービング工程に準じて行なうことができる。主として保護膜１３を削り取るため、レーザ光の照射条件は、保護膜１３を構成する材料や厚みなどに応じて適宜決定すればよい。
本発明は、基板をレーザグルービング処理する際に、基板を保持する保持シートのダメージを抑制できるため、保持シートを利用する素子チップの製造方法に適している。
１…基板、１ａ…第１主面（表面）、１ｂ…第２主面（裏面）、Ｒ１…素子領域、Ｒ２…ストリート、２…フレーム、２ａ…開口部、２ｂ…ノッチ、２ｃ…コーナーカット、３…保持シート、３ａ…粘着面、３ｂ…非粘着面、４…搬送キャリア、Ｇ…複数の溝、Ｅ…外縁端、１１…ベース層、１２…回路層、１３…保護膜、１４…素子チップ、Ｐ…周縁部

Claims (4)

  1. 第１主面および前記第１主面の反対側の第２主面を備えるとともに、複数の素子領域と、前記素子領域を画定する分割領域とを備え、前記第１主面側が保護膜で覆われた基板を準備する基板準備工程と、
    前記分割領域に、前記第１主面側からレーザ光を照射して、前記分割領域に対応する前記基板の厚みよりも浅い複数の溝を形成する第１レーザグルービング工程と、
    前記複数の溝をプラズマに晒すことにより、前記複数の溝における前記基板の厚み方向の残部をエッチングして、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、
    前記プラズマダイシング工程の前に、前記基板の周縁部を覆う前記保護膜を除去する膜除去工程と、
    を備え、
    前記基板準備工程において、前記基板は、前記基板を取り囲む環状のフレームとともに前記第２主面側から保持シートで保持されており、
    前記第１レーザグルービング工程において、前記レーザ光は、前記基板の外縁端より内側の領域にのみ照射され、前記複数の溝の端部の少なくとも一部を前記周縁部に位置させる、素子チップの製造方法。
  2. 前記膜除去工程が、前記基板の外縁端に沿って前記第１主面側からレーザ光を照射して、前記周縁部を覆う前記保護膜を除去する第２レーザグルービング工程である、請求項１に記載の素子チップの製造方法。
  3. 前記基板の第１主面側には回路層が形成されており、前記回路層は前記保護膜で覆われており、
    前記膜除去工程において、前記周縁部の前記保護膜とともに、前記回路層が除去される、請求項１または２に記載の素子チップの製造方法。
  4. 前記複数の溝の端から前記基板の外縁端までの最小距離が、１０μｍ以上である、請求項１～３のいずれか１項に記載の素子チップの製造方法。
JP2017248308A 2017-12-25 2017-12-25 素子チップの製造方法 Active JP6998545B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017248308A JP6998545B2 (ja) 2017-12-25 2017-12-25 素子チップの製造方法
US16/218,554 US10796960B2 (en) 2017-12-25 2018-12-13 Manufacturing process of element chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017248308A JP6998545B2 (ja) 2017-12-25 2017-12-25 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2019114712A JP2019114712A (ja) 2019-07-11
JP6998545B2 true JP6998545B2 (ja) 2022-01-18

Family

ID=66951452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017248308A Active JP6998545B2 (ja) 2017-12-25 2017-12-25 素子チップの製造方法

Country Status (2)

Country Link
US (1) US10796960B2 (ja)
JP (1) JP6998545B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3075773B1 (fr) * 2017-12-22 2020-01-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe
JP7430446B2 (ja) 2019-08-22 2024-02-13 株式会社ディスコ ウェーハの加工方法
CN111299866B (zh) * 2020-05-15 2020-09-08 佛山市联动科技股份有限公司 晶圆片的激光全切割方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031466A (ja) 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法及び製造装置
JP2003045788A (ja) 2001-08-02 2003-02-14 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2005251882A (ja) 2004-03-03 2005-09-15 Disco Abrasive Syst Ltd レーザー加工装置
JP2006080298A (ja) 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd フォトレジスト塗布方法
JP2013535114A (ja) 2010-06-22 2013-09-09 アプライド マテリアルズ インコーポレイテッド フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2016040795A (ja) 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
JP2017157875A (ja) 2017-06-20 2017-09-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635173A (ja) * 1992-07-21 1994-02-10 Toshiba Corp 半導体製造用マスクの製造方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8652941B2 (en) * 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
US9704748B2 (en) * 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031466A (ja) 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法及び製造装置
JP2003045788A (ja) 2001-08-02 2003-02-14 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2005251882A (ja) 2004-03-03 2005-09-15 Disco Abrasive Syst Ltd レーザー加工装置
JP2006080298A (ja) 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd フォトレジスト塗布方法
JP2013535114A (ja) 2010-06-22 2013-09-09 アプライド マテリアルズ インコーポレイテッド フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2016040795A (ja) 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
JP2017157875A (ja) 2017-06-20 2017-09-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20190198396A1 (en) 2019-06-27
US10796960B2 (en) 2020-10-06
JP2019114712A (ja) 2019-07-11

Similar Documents

Publication Publication Date Title
JP6994646B2 (ja) 素子チップの製造方法
JP6998545B2 (ja) 素子チップの製造方法
JP2007019386A (ja) 半導体チップの製造方法
JP2016506087A (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
JP2009141276A (ja) 半導体装置およびその製造方法
JP2007109758A (ja) 化合物半導体素子の製造方法
JP6308632B2 (ja) ウェハを分割する方法
US20190371668A1 (en) Element chip manufacturing method
US9368406B2 (en) Method for manufacturing semiconductor chip
JP6604476B2 (ja) 素子チップの製造方法
JP7142323B2 (ja) 素子チップの製造方法
US20180174908A1 (en) Manufacturing process of element chip
US20170263461A1 (en) Plasma processing method
JP2012089721A (ja) 半導体装置の製造方法、半導体装置
JP6524564B2 (ja) 素子チップの製造方法および基板加熱装置
US9633902B2 (en) Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
JP6301658B2 (ja) ウェーハの加工方法
JP2017163070A (ja) 素子チップおよびその製造方法
JP7316638B2 (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
JP7281709B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
US9941167B2 (en) Method for manufacturing element chip
JP2017163071A (ja) 素子チップおよびその製造方法
JP2015216234A (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211203

R151 Written notification of patent or utility model registration

Ref document number: 6998545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151