JP2012089721A - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP2012089721A
JP2012089721A JP2010236182A JP2010236182A JP2012089721A JP 2012089721 A JP2012089721 A JP 2012089721A JP 2010236182 A JP2010236182 A JP 2010236182A JP 2010236182 A JP2010236182 A JP 2010236182A JP 2012089721 A JP2012089721 A JP 2012089721A
Authority
JP
Japan
Prior art keywords
metal film
semiconductor wafer
main surface
semiconductor
protection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010236182A
Other languages
English (en)
Inventor
Yasuharu Sugawara
保晴 菅原
Hidefumi Yasuda
秀文 安田
Shuji Itonaga
修司 糸永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010236182A priority Critical patent/JP2012089721A/ja
Priority to US13/250,957 priority patent/US20120100695A1/en
Publication of JP2012089721A publication Critical patent/JP2012089721A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

【課題】 半導体装置の裏面金属膜の剥れを抑制する。
【解決手段】 一つの実施形態によれば、半導体装置の製造方法は、ダイシング工程、裏面金属膜形成工程、及びエキスパンド工程を有する。ダイシング工程では、素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、半導体ウェハをレーザダイシングする。裏面金属膜形成工程では、半導体ウェハの第二主面に裏面金属膜を形成する。エキスパンド工程では、表面が球面形状を有する押し当て部を表面保護部材に押し当て、表面保護部材を斜め方向に押し広げて裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する。
【選択図】 図２

Description

本発明の実施形態は、半導体装置の製造方法、半導体装置に関する。
表面に半導体素子や半導体集積回路が形成されている半導体ウェハを薄く加工して、半導体チップに個片化する半導体裏面処理工程では、ダイシング領域などのストリート面積の削減が可能であるレーザダイシング法が種々の半導体装置に多用されている。
レーザダイシング法では、半導体ウェハの裏面に金属膜が形成されている場合、半導体ウェハと裏面金属膜を同時にダイシングするのが困難である。このため、例えば高反射膜として裏面金属膜が形成される光半導体素子であるＬＥＤ（Light Emitting Diode）では、ＬＥＤの基板をレーザによりダイシングしてから高反射膜としての裏面金属膜を形成し、その後にチップに個片化している。
ところが、この方法では引き延ばし工程で、チップ端から裏面金属膜である高反射膜の剥がれ、或いはチップ同士が繋がってしまうなどの問題点が発生する。
特開２００７−２２７７０３号公報
本発明は、裏面金属膜の剥れを抑制することができる半導体装置の製造方法、半導体装置を提供することにある。
一つの実施形態によれば、半導体装置の製造方法は、ダイシング工程、裏面金属膜形成工程、及びエキスパンド工程を有する。ダイシング工程では、素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、半導体ウェハをレーザダイシングする。裏面金属膜形成工程では、半導体ウェハの第二主面に裏面金属膜を形成する。エキスパンド工程では、表面が球面形状を有する押し当て部を表面保護部材に押し当て、表面保護部材を斜め方向に押し広げて裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する。
他の実施形態によれば、半導体装置は、基板、素子領域、及び裏面金属膜を有する。素子領域は、基板の第一主面に設けられ、端部が基板の端部と同一断面上に形成される。裏面金属膜は、基板の第一主面と相対向する第二主面に設けられ、端部が基板及び素子領域の端部よりもせり出している。
本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態に係る個片化された半導体チップを示す断面図、図５（ａ）は本実施形態の半導体チップ、図５（ｂ）は比較例の半導体チップである。 変形例の半導体装置の製造工程を示す断面図である。 変形例の半導体装置の製造工程を示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第２の実施形態に係る個片化された半導体チップを示す断面図である。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１乃至４は半導体装置の製造工程を示す断面図である。本実施形態では、表面に素子領域が形成された半導体ウェハをダイシング・ブレーキングしてから裏面金属膜を形成し、球面形状を有する押し当て部を用いて、半導体チップを個片化している。
図１に示すように、半導体装置の製造方法では、基板１の第一主面（表面）上に素子領域２が形成されている半導体ウェハ３０の第一主面（表面）に、裏面研磨処理から半導体素子を保護する半導体ウェハ保持部材１１を貼り付ける。ここで、半導体素子はＬＥＤ（Light Emitting Diode）である。基板１には、例えばアルミナ基板が使用される。素子領域２は、例えばＭＯＣＶＤ法などを用いて形成されるエピタキシャル層から積層構成される。半導体ウェハ保持部材１１には、例えば石英などのガラス基板が使用される。
半導体ウェハ保持部材１１の貼り付け後、半導体ウェハ３０を真空吸着保持して、図示しない半導体ウェハ裏面研磨装置を用いて、半導体ウェハ３０を裏面研磨及び裏面鏡面加工する。この工程により、裏面研削領域１２の厚さ分だけ研磨され、半導体ウェハ３０が薄く加工される。
次に、図２に示すように、半導体ウェハ３０の第一主面（表面）と相対向する第二主面（裏面）に図示しない裏面保護部材を張り付けて、半導体ウェハ保持部材１１を剥離する。半導体ウェハ保持部材１１の剥離後、半導体ウェハ３０の第一主面（表面）に表面保護部材１３を貼り付けて、半導体ウェハ３０の第二主面（裏面）の裏面保護部材を剥離する。裏面保護部材や表面保護部材１３には、例えば有機保護テープを用いている。
素子領域２のパターン形状を裏面側から観察して、位置決めを行い半導体ウェハ３０の第二主面（裏面）側からレーザ光を照射してレーザダイシングを行う。レーザダイシングにより、半導体ウェハ３０は半導体チップ３に個片化される。レーザ光は、デブリや飛散物が低減できる、例えばＮｄ：ＹＡＧの３倍波である波長３５５ｎｍ、ピコ秒以下の短パルスレーザを用いるのが好ましい。
ここでは、レーザダイシングを使用しているが、代わりにレーザ光を半導体ウェハ３０内部に集光して改質層の形成を行い、この改質層を用いてブレーキングにより半導体チップ３に個片化してもよい。また、レーザマイクロジェット法を用いてダイシングしてもよい。また、半導体ウェハ保持部材１１の代わりに表面保護部材を用いてもよい。この場合、保護部材の転写工程が省略でき工程削減が可能となる。
続いて、図３に示すように、半導体ウェハ３０の第二主面（裏面）に高反射膜としての裏面金属膜１４を形成する。裏面金属膜１４には、例えばＡｇ（銀）などが使用され、スパッタ法を用いて形成される。
そして、図４に示すように、表面が球面形状を有するエキスパンド装置の押し当て部１５に表面保護部材１３を押し当て、裏面金属膜１４に斜め方向の力を加えることにより、裏面金属膜１４をブレーキングする。この結果、基板１、素子領域２、及び裏面金属膜１４から構成される半導体装置としての半導体チップ３ａが個片化される。押し当て部１５は、半導体ウェハ３０のサイズを考慮し、例えば半径（Ｒ）を３０乃至３００ｍｍの範囲に設定している。エキスパンド工程での周囲温度は、例えば室温乃至８０°Ｃの範囲に設定している。これ以降の工程は、周知の技術を用いて行われるので図示及び説明を省略する。
ここで、表面が平坦な押し当て部１５を用いて、エキスパンド（引き延ばし）した場合、高反射膜である裏面金属膜１４の剥がれやチップ同士が繋がるペアリングなどが生じ、半導体裏面処理工程の歩留低下や半導体装置としての半導体チップの品質低下が発生する。
本実施形態では、高反射膜としての裏面金属膜１４に斜め方向の力が掛かり、裏面金属膜１４が切れ易くなる。このため、裏面金属膜１４の剥がれやペアリングを大幅に抑制でき、所望の裏面反射強度を確保することができる。
次に、形成された半導体チップの形状について図５を参照して説明する。図５は個片化された半導体チップを示す断面図、図５（ａ）は本実施形態の半導体チップ、図５（ｂ）は比較例の半導体チップである。
図５（ｂ）に示すように、比較例では、裏面金属膜１４の剥がれやペアリングを防止するために、ダイシングライン部の裏面金属膜１４をエッチング除去してから、基板１の第二主面（裏面）側からレーザダイシングを行っている。
このため、裏面金属膜１４の端部は、基板１及び素子領域２の端部よりも裏面金属膜と基板の間隔Ｗ１だけ内側に設けられる。比較例では、レジスト膜形成と裏面金属膜１４のエッチング工程が必要となり工程数が増加する。また、ストリート面積が増大する。
一方、図５（ａ）に示すように、本実施形態では、基板１、素子領域２、及び裏面金属膜１４の端部の端部が同一断面上に形成され、レジスト膜形成と裏面金属膜１４のエッチング工程を必要としない。つまり、工程削減ができる。
上述したように、本実施形態の半導体装置の製造方法、半導体装置では、半導体ウェハ３０の裏面研磨後、素子領域２を表面保護部材１３で保護して、半導体ウェハの裏面側からレーザ光を照射してレーザダイシングする。レーザダイシング後、裏面金属膜１４を形成し、押し当て部１５に表面保護部材１３を押し当て、裏面金属膜１４に斜め方向の力を加えることにより、裏面金属膜１４をブレーキングする。
このため、高反射膜としての裏面金属膜１４の剥がれやチップ同士が繋がるペアリングなどの発生を大幅に抑制することができ、所望の裏面反射強度が確保することができる。
なお、本実施形態では、基板１の第二主面（裏面）側からレーザダイシングを行っているが、必ずしもこれに限定されるものではない。例えば、図６に示すように、基板１の第二主面（裏面）に裏面保護部材を貼り付けて、基板１の第一主面（表面）側からレーザダイシングを行ってもよい。
また、本実施形態では、基板１の第二主面（裏面）に裏面金属膜１４を形成後、押し当て部１５に表面保護部材１３を押し当てることによりエキスパンドしているが、必ずしもこれに限定されるものではない。例えば、図７に示すように、基板１の第二主面（裏面）に裏面金属膜１４を形成後、保護部材を転写して裏面保護部材１７を貼り付けてから、押し当て部１５に表面保護部材１３を押し当てることによりエキスパンドしてもよい。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図８及び９は半導体装置の製造工程を示す断面図である。本実施形態では、表面に素子領域が形成された半導体ウェハをダイシング・ブレーキング及びプリエキスパンドを行ってから裏面金属膜を形成し、球面形状を有する押し当て部を用いて、半導体チップを個片化している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図８に示すように、レーザダイシング後、表面保護部材１３を水平方向に引き延ばして半導体チップ３をプリエキスパンド間隔Ｗｐｅだけ離間する。プリエキスパンド間隔Ｗｐｅは、裏面金属膜１４が半導体チップ３の側面に形成されないように、例えば０．５乃至１０μｍの範囲に設定するのが好ましい。
次に、図９に示すように、半導体ウェハ３０の第二主面（裏面）に高反射膜としての裏面金属膜１４を形成する。裏面金属膜１４には、例えばＡｇ（銀）などが使用され、スパッタ法を用いて形成される。これ以降は第一の実施形態と同様なので説明を省略する。
次に、形成された半導体チップの形状について図１０を参照して説明する。図１０は個片化された半導体チップを示す断面図である。
図１０に示すように、半導体装置としての個変化された半導体チップ３ｂは、基板１及び素子領域２の端部が同一断面上に形成される。裏面金属膜１４は、端部が基板１及び素子領域２の端部よりも裏面金属膜と基板の間隔Ｗ２だけせり出している。
上述したように、本実施形態の半導体装置の製造方法、半導体装置では、半導体ウェハ３０の裏面研磨後、素子領域２を表面保護部材１３で保護して、半導体ウェハの裏面側からレーザ光を照射してレーザダイシングする。レーザダイシング後、表面保護部材１３を水平方向に所定量プリエキスパンドする。プリエキスパンド後、裏面金属膜１４を形成し、押し当て部１５に表面保護部材１３を押し当て、裏面金属膜１４に斜め方向の力を加えることにより、裏面金属膜１４をブレーキングする。
このため、高反射膜である裏面金属膜１４の剥がれやチップ同士が繋がるペアリングなどの発生を大幅に抑制することができ、所望の裏面反射強度が確保することができる。
なお、実施形態では、ＬＥＤを個片化する半導体裏面処理工程に適用しているが、代わりに裏面金属膜を有する半導体素子や半導体集積回路にも適用することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面を研磨する工程と、前記半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、前記半導体ウェハをレーザダイシングする工程と、前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程とを具備する半導体装置の製造方法。
（付記２） 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側から前記半導体ウェハの内部にレーザ光を集光して改質層を形成する工程と、前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜及び前記半導体ウェハをブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程とを具備する半導体装置の製造方法。
１ 基板
２ 素子領域
３、３ａ、３ｂ、３１ 半導体チップ
１１ 半導体ウェハ保持部材
１２ 裏面研削領域
１３ 表面保護部材
１４ 裏面金属膜
１５ 押し当て部
１６、１７ 裏面保護部材
３０ 半導体ウェハ
Ｗ１、Ｗ２ 裏面金属膜と基板の間隔
Ｗｐｅ プリエキスパンド間隔

Claims (5)

  1. 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、前記半導体ウェハをレーザダイシングする工程と、
    前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、
    表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側から前記半導体ウェハの内部にレーザ光を集光して改質層を形成し、前記改質層を用いて前記半導体ウェハをブレーキングする工程と、
    前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、
    表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  3. 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、前記半導体ウェハをレーザダイシングする工程と、
    前記表面保護部材を水平方向に引き延ばして、前記レーザダイシングにより個片化された半導体チップを所定幅離間する工程と、
    前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、
    表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  4. 前記押し当て部の表面は、半径が３０乃至３００ｍｍを有する球面形状を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 基板と、
    前記基板の第一主面に設けられ、端部が前記基板の端部と同一断面上に形成される素子領域と、
    前記基板の第一主面と相対向する第二主面に設けられ、端部が前記基板及び前記素子領域の端部よりもせり出している裏面金属膜と、
    を具備することを特徴とする半導体装置。
JP2010236182A 2010-10-21 2010-10-21 半導体装置の製造方法、半導体装置 Pending JP2012089721A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010236182A JP2012089721A (ja) 2010-10-21 2010-10-21 半導体装置の製造方法、半導体装置
US13/250,957 US20120100695A1 (en) 2010-10-21 2011-09-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010236182A JP2012089721A (ja) 2010-10-21 2010-10-21 半導体装置の製造方法、半導体装置

Publications (1)

Publication Number Publication Date
JP2012089721A true JP2012089721A (ja) 2012-05-10

Family

ID=45973381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010236182A Pending JP2012089721A (ja) 2010-10-21 2010-10-21 半導体装置の製造方法、半導体装置

Country Status (2)

Country Link
US (1) US20120100695A1 (ja)
JP (1) JP2012089721A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095601A (ja) * 2013-11-13 2015-05-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
CN104781939A (zh) * 2012-11-23 2015-07-15 奥斯兰姆奥普托半导体有限责任公司 用于将复合体分割成半导体芯片的方法和半导体芯片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258773A (zh) * 2013-05-21 2013-08-21 合肥彩虹蓝光科技有限公司 半导体元件镀膜制程方法
JP6407056B2 (ja) * 2015-02-20 2018-10-17 株式会社ディスコ 分割装置と分割方法
JP2018207010A (ja) * 2017-06-07 2018-12-27 株式会社ディスコ デバイスチップの製造方法
DE102017124585A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Halbleiterkörper, Halbleiterchip und ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterkörpern oder Halbleiterchips
CN111463144B (zh) * 2019-01-18 2022-09-27 成都辰显光电有限公司 扩晶设备及扩晶方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577139A (en) * 1980-06-16 1982-01-14 Mitsubishi Electric Corp Splitting of semiconductor wafer
JP2005064232A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
EP2216128B1 (en) * 2002-03-12 2016-01-27 Hamamatsu Photonics K.K. Method of cutting object to be processed
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577139A (en) * 1980-06-16 1982-01-14 Mitsubishi Electric Corp Splitting of semiconductor wafer
JP2005064232A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781939A (zh) * 2012-11-23 2015-07-15 奥斯兰姆奥普托半导体有限责任公司 用于将复合体分割成半导体芯片的方法和半导体芯片
KR20150087243A (ko) * 2012-11-23 2015-07-29 오스람 옵토 세미컨덕터스 게엠베하 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩
JP2016501444A (ja) * 2012-11-23 2016-01-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 集合体を半導体チップに個片化する方法および半導体チップ
US9728459B2 (en) 2012-11-23 2017-08-08 Osram Opto Semiconductors Gmbh Method for singulating an assemblage into semiconductor chips, and semiconductor chip
CN104781939B (zh) * 2012-11-23 2018-11-09 奥斯兰姆奥普托半导体有限责任公司 用于将复合体分割成半导体芯片的方法和半导体芯片
KR102182873B1 (ko) * 2012-11-23 2020-11-25 오스람 옵토 세미컨덕터스 게엠베하 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩
JP2015095601A (ja) * 2013-11-13 2015-05-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US9705053B2 (en) 2013-11-13 2017-07-11 Nichia Corporation Light emitting device and method of manufacturing light emitting device
US10002993B2 (en) 2013-11-13 2018-06-19 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
US20120100695A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
JP2012089721A (ja) 半導体装置の製造方法、半導体装置
JP6327532B2 (ja) ウェハ分割方法
US8293583B2 (en) Method for manufacturing semiconductor device
US8148240B2 (en) Method of manufacturing semiconductor chips
JP6308632B2 (ja) ウェハを分割する方法
JP6189700B2 (ja) ウエーハの加工方法
JP6325279B2 (ja) ウエーハの加工方法
JP2006229021A (ja) ウエーハの分割方法
US20120100696A1 (en) Workpiece dividing method
JP2005032903A (ja) 半導体装置及びその製造方法
JP2017041525A (ja) ウエーハの分割方法
JP2018041765A (ja) ウエーハの加工方法
JP6998545B2 (ja) 素子チップの製造方法
JP5522773B2 (ja) 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
JP2016004829A (ja) ウエーハの加工方法
JP6298699B2 (ja) ウェーハの加工方法
JP6301658B2 (ja) ウェーハの加工方法
KR102181999B1 (ko) 확장 시트, 확장 시트의 제조 방법 및 확장 시트의 확장 방법
WO2020195808A1 (ja) 半導体装置の製造方法及び積層体
JP2018018980A (ja) デバイスウエーハの加工方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
JP6684183B2 (ja) デバイスウエーハの加工方法
JP5559623B2 (ja) 分割方法
JP6059927B2 (ja) ウエーハの加工方法
TW201003763A (en) Wafer dicing methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140711