JP2018018980A - デバイスウエーハの加工方法 - Google Patents

デバイスウエーハの加工方法 Download PDF

Info

Publication number
JP2018018980A
JP2018018980A JP2016148685A JP2016148685A JP2018018980A JP 2018018980 A JP2018018980 A JP 2018018980A JP 2016148685 A JP2016148685 A JP 2016148685A JP 2016148685 A JP2016148685 A JP 2016148685A JP 2018018980 A JP2018018980 A JP 2018018980A
Authority
JP
Japan
Prior art keywords
wafer
device wafer
back surface
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016148685A
Other languages
English (en)
Inventor
溝本 康隆
Yasutaka Mizomoto
康隆 溝本
義弘 堤
Yoshihiro Tsutsumi
義弘 堤
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
山銅 英之
Hideyuki Sando
英之 山銅
広一 近藤
Koichi Kondo
広一 近藤
斉藤 誠
Makoto Saito
誠 斉藤
涼子 藤谷
Ryoko Fujitani
涼子 藤谷
陽平 山下
Yohei Yamashita
陽平 山下
小林 義和
Yoshikazu Kobayashi
義和 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016148685A priority Critical patent/JP2018018980A/ja
Publication of JP2018018980A publication Critical patent/JP2018018980A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】基板の一面に電極が形成されたデバイスウエーハの個片化を容易に実行できるデバイスウエーハの加工方法を提供すること。【解決手段】ウエーハの表面に保護部材を貼着する保護部材貼着ステップS1と、保護部材を介して該ウエーハの表面側を保持して該ウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップS2と、ウエーハの裏面側を支持部材に貼着し、該保護部材を該表面から剥離する貼り替えステップS3と、該支持部材を介して該ウエーハの裏面側を保持して、デバイスに積層されたパッシベーション膜をマスクにしてストリートに沿って該基板の露出部分をプラズマエッチングして該表面から該裏面に延びる溝を形成し、該ウエーハを個片化する個片化ステップS4と、個片化された複数のデバイスチップをピックアップするピックアップステップS5とを備える。【選択図】図3

Description

本発明は、デバイスウエーハを個片化するデバイスウエーハの加工方法に関する。
従来、交差する複数の分割予定ラインによって区画された基板の表面の各領域にそれぞれデバイスが形成されたデバイスウエーハを、該分割予定ラインに沿って分割するデバイスウエーハの加工方法が知られている。この種のデバイスウエーハの分割には、一般的にダイシング装置が用いられる。また、分割予定ラインが狭い場合に、プラズマエッチングを利用した分割方法(プラズマダイシング)が提案されている(例えば、特許文献1参照)。これらの加工方法によれば、デバイスウエーハの直径が大きくなっても、分割予定ラインに沿って溝を形成する加工時間は変わらず、抗折強度の高いチップが形成できる。
特開2006−210401号公報
ところで、MOSFET(metal-oxide-semiconductor field-effect transistor)等のように、デバイスが形成された面と反対側の面(裏面)に電極となる金属等の導電膜が形成されたデバイスウエーハがある。このようなデバイスウエーハでは、基板と共に導電膜を切削して分割する必要があるが、ブレードを用いてダイシングすると分割された切断面にバリが発生する問題がある。また、金属等で形成された導電膜は、プラズマエッチングすることは難しい。このため、基板の一面に電極を構成する導電膜が形成されたデバイスウエーハを高品質に個片化することは容易ではなかった。
本発明は、上記に鑑みてなされたものであって、基板の一面に電極を有するデバイスウエーハの個片化を容易に実行できるデバイスウエーハの加工方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成され、該分割予定ライン上の領域に該基板の表面が露出したデバイスウエーハを加工するデバイスウエーハの加工方法であって、該デバイスウエーハの表面に保護部材を貼着する保護部材貼着ステップと、該保護部材を介して該デバイスウエーハの表面側を保持して該デバイスウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップと、該裏面電極形成ステップを実施した後に、該デバイスウエーハの裏面側を支持部材に貼着し、該保護部材を該表面から剥離する貼り替えステップと、該貼り替えステップ後に、該支持部材を介して該デバイスウエーハの裏面側を保持して、該パッシベーション膜をマスクにして該分割予定ラインに沿って該基板の露出部分をプラズマエッチングして該表面から該裏面に延びる溝を形成し、該デバイスウエーハを個片化する個片化ステップと、該個片化された該複数のデバイスチップをピックアップするピックアップステップとを備えることを特徴とする。
また、本発明は、表面の交差する複数の分割予定ラインによって区画された基板上の各領域にそれぞれデバイスが形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、該デバイスウエーハの表面に支持部材を貼着する支持部材貼着ステップと、該支持部材を介して該デバイスウエーハの表面側を保持して該デバイスウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップと、該裏面電極形成ステップを実施した後に、該デバイスウエーハの表面側を該支持部材を介して保持し、該裏面電極をマスクにしてプラズマエッチングし、該裏面から該表面に延びる溝を形成して該デバイスウエーハを個片化する個片化ステップと、該個片化された該複数のデバイスチップを該支持部材からピックアップするピックアップステップとを備えることを特徴とする。
上記した構成によれば、基板の裏面上におけるデバイスに対応する各領域に電極が形成され、分割予定ラインに対応する領域では基板が露出しているため、プラズマエッチングにより、基板の裏面に電極が形成されたデバイスウエーハの個片化及びピックアップを容易に実行できる。
上記した構成において、該裏面電極形成ステップは、該裏面に導電膜を形成し、レーザー光を該導電膜の分割予定ラインに対応する部分に照射して該導電膜をパターニングして該裏面電極を形成してもよい。
また、該裏面電極形成ステップは、該デバイスウエーハの該分割予定ラインに対応する裏面領域にのみレジストを形成するステップと、該レジストが形成された該裏面に該導電膜を形成するステップと、該レジストを除去し該裏面電極を形成するリストオフステップとを備えてもよい。
本発明によれば、基板の裏面上におけるデバイスに対応する各領域に電極が形成され、分割予定ラインに対応する領域では基板が露出しているため、プラズマエッチングにより、基板の裏面に電極が形成されたデバイスウエーハの個片化及びピックアップを容易に実行できる。
図1は、第1実施形態に係るデバイスウエーハの加工方法の加工対象であるデバイスウエーハの斜視図である。 図2は、図1に示されたデバイスウエーハの要部の側断面図である。 図3は、第1実施形態に係るデバイスウエーハの加工方法の手順を示すフローチャートである。 図4は、ウエーハの表面に保護部材を貼着した状態を示す側断面図である。 図5Aは、ウエーハの裏面にレジスト膜を形成した状態を示す側断面図である。 図5Bは、ウエーハの裏面に導電膜を形成した状態を示す側断面図である。 図5Cは、ウエーハの裏面からレジスト膜を除去した状態を示す側断面図である。 図6は、レジスト膜を介して、ウエーハの裏面に形成された導電膜の一例を示す概要図である。 図7は、ウエーハの裏面に支持部材を貼着した状態を示す側断面図である。 図8Aは、ウエーハの表面のストリートに積層されたパッシベーション膜を除去した状態を示す側断面図である。 図8Bは、ウエーハの表面にストリートに沿って溝を形成する途中の状態を示す側断面図である。 図8Cは、ウエーハの表面にストリートに沿った溝が完成した状態を示す側断面図である。 図9は、個片化されたデバイスチップをピックアップする状態を示す側断面図である。 図10は、第2実施形態に係るデバイスウエーハの加工方法の手順を示すフローチャートである。 図11は、ウエーハの表面に支持部材を貼着した状態を示す側断面図である。 図12は、ウエーハの裏面にプラズマエッチングする状態を示す側断面図である。 図13は、個片化されたデバイスチップをピックアップする状態を示す側断面図である。 図14は、第3実施形態に係る裏面電極形成ステップに関し、ウエーハの基板の裏面に導電膜を形成した状態を示す側断面図である。 図15は、形成された導電膜にアブレーション加工を施す状態を示す側断面図である。 図16は、第4実施形態に係る裏面電極形成ステップに関し、ウエーハとウエーハに取り付けられるマスクとを示す斜視図である。 図17Aは、ウエーハの裏面にマスクを取り付けた状態を示す側断面図である。 図17Bは、マスクを介して、ウエーハの裏面側に導電膜を形成した状態を示す側断面図である。 図17Cは、ウエーハの裏面からマスクを取り外した状態を示す側断面図である。 図18は、加工システムの一例を示す機能構成図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
[第1実施形態]
図1は、第1実施形態に係るデバイスウエーハの加工方法の加工対象であるデバイスウエーハの斜視図である。図2は、図1に示されたデバイスウエーハの要部の側断面図である。デバイスウエーハW(以下、単にウエーハWという)は、図1に示すように、円板状の基板WSを有し、この基板WSは、例えば、シリコン、サファイア、ガリウムなどを用いて形成されている。ウエーハWは、図1に示すように、基板WS(ウエーハW)の表面(一方の面)W1に複数のストリート(分割予定ライン)Lが格子状に形成され、複数のストリートLの交差によって区画された各領域にそれぞれデバイスDが形成されている。このデバイスDは、図2に示すように、表面W1を被覆するパッシベーション膜Pを含んで構成され、パッシベーション膜Pは、デバイスDに設けられた回路を保護している。パッシベーション膜Pは、例えば、シリコン窒化膜、シリコン酸化膜、または、ポリイミド膜により構成される不動態膜であり、デバイスDの表面だけでなく、ストリートLを含むウエーハWの表面W1全面を被覆している。また、ウエーハWの裏面(他方の面)W2には、後述する裏面電極形成ステップにおいて、導電膜からなる電極が形成される。
次に、デバイスウエーハの加工方法について説明する。本実施形態に係るデバイスウエーハの加工方法は、ストリートLに沿って、ウエーハWを、デバイスDを含む各領域に分割して個片化するものである。この種のウエーハWの分割には、ブレードを回転させてウエーハWを切削するダイシング装置や、レーザー光をウエーハWに照射することでウエーハWを切削するレーザー加工装置を用いることもできる。しかし、近年、個片化されるデバイスD(チップ)は小型化する傾向にあるため、ウエーハWは、所定厚み(例えば300μm)よりも薄い範囲(例えば30μm以上100μm以下)内に薄化され、ストリートLの幅は所定幅範囲(例えば10μm以上数十μm程度以下)内に小さくなる傾向にある。
このように薄化及びストリートLの幅が狭くなったウエーハWを、ダイシング装置で切削すると、基板WSの切断面にチッピング(欠け)が生じる問題がある。また、レーザー加工装置では、照射されたレーザー光により、基板WSの切断面に熱が伝搬されて該切断面の抗折強度が低下するおそれがある。これらの問題を解消するために、基板WS上のストリートに対応する領域以外の領域をマスクし、該ストリートに対応する領域をプラズマエッチングすることにより分割する手法が有用である。このプラズマエッチングでは、加工時間を短縮しつつ、切断面のチッピングを抑えて抗折強度の高いチップを形成することができる。
一方、プラズマエッチングでは、金属を加工することが困難である。このため、デバイスDと反対の面(裏面)側に電極となる金属製の導電膜が形成されるウエーハWでは、プラズマエッチングによる分割が困難となる。この実施形態では、プラズマエッチングによっても、簡単に分割が可能なように、個々のデバイスDに対応する裏面領域に電極を形成する点を要旨とする。図3は、第1実施形態に係るデバイスウエーハの加工方法の手順を示すフローチャートである。この加工方法は、図3に示すように、保護部材貼着ステップS1、裏面電極形成ステップS2、貼り替えステップS3、個片化ステップS4、および、ピックアップステップS5を備えて構成されている。これら各ステップの順序は、図3に限るものではない。次に、これらの各ステップについて説明する。
[保護部材貼着ステップS1]
図4は、ウエーハの表面に保護部材を貼着した状態を示す側断面図である。図4に示すように、ウエーハWの表面W1に、保護部材としての紫外線硬化型粘着テープ10が貼着される。この紫外線硬化型粘着テープ10は、糊層(粘着層)が所定波長(300〜400nm)の紫外線を照射することによって粘着力が低下するものであり、ウエーハWの表面W1に貼着されて該表面W1に形成されたデバイスDを保護する。この糊層は、例えば、紫外線の照射により、膨張あるいは発泡するマイクロカプセル又は発泡剤などが混入されたものにより構成される。紫外線硬化型粘着テープ10は、ウエーハWの基板WSと同一の大きさおよび形状に形成されてほぼ均一の厚みを有する。このため、紫外線硬化型粘着テープ10をウエーハWに貼着することで、紫外線硬化型粘着テープ10とウエーハWとが一体化して、ウエーハWの搬送や加工などの取り扱いを容易に行うことができる。
また、紫外線硬化型粘着テープ10に上記した紫外線を照射することにより、糊層(粘着層)が硬化して粘着力が低下するため、紫外線硬化型粘着テープ10を取り外すことも容易である。紫外線硬化型粘着テープ10が貼着されたウエーハWは、裏面W2を上面とし、紫外線硬化型粘着テープ10を介して基台11上に保持される。この基台11は、例えば、図示しない吸引機構と移動機構とを有し、紫外線硬化型粘着テープ10が貼着されたウエーハWを保持した状態で該ウエーハWを搬送する。また、保護部材としてガラス基板(不図示)を用いることもできる。このガラス基板は、例えば、所定波長(300〜400nm)の紫外線を照射することによって粘着力が低下する接着剤によって固定される。また、例えば、ワックスなどの温度により軟化する材料によって固定してもよい。この構成によっても、ウエーハWの表面W1に形成されたデバイスDを保護しつつ、必要に応じてウエーハWからガラス基板を容易に取り外すことができる。
[裏面電極形成ステップS2]
続いて、ウエーハWの裏面W2に電極を形成する。この電極は、例えば、各デバイスDに電力を供給するものであり、デバイスDに対応する裏面W2側の領域にデバイスDごとに形成される。第1実施形態では、裏面電極形成ステップS2は、大別して(A)マスク形成、(B)導電膜形成、(C)マスク除去の3ステップから構成され、マスクとしてレジスト膜を用いている。図5Aは、ウエーハの裏面にレジスト膜を形成した状態を示す側断面図であり、図5Bは、ウエーハの裏面に導電膜を形成した状態を示す側断面図であり、図5Cは、ウエーハの裏面からレジスト膜を除去した状態を示す側断面図である。
図5Aに示すように、ウエーハWの裏面W2にパターニングされたレジスト膜R(レジスト)を形成する。具合的には、裏面W2のうち、ウエーハWの表面W1に形成されたストリートLに対応する領域であるストリート対応部W2Lにレジスト膜Rを形成する。レジスト膜Rは、例えばポリイミド樹脂、エポキシ樹脂、アクリル樹脂などのいずれかを使用することができる。まず、裏面W2の全面にスピンコータ等を用いてレジスト膜Rを被覆する。そして、カメラ等で裏面W2からストリートLを認識し、ストリートLと同様の形状に形成されたフォトマスクを介してレジスト膜Rに紫外線(またはX線など)を照射し、裏面W2のうち、表面W1のストリートLに対応する部分を露光させる。そして露光した部分を現像すると、表面W1のストリートL以外の領域に対応する裏側のレジスト膜Rが除去されて、ストリート対応部W2Lにレジスト膜Rが形成される。この例では、レジスト膜として、現像後に露光部分が残存するネガ型を用いた例を説明したが、現像後に露光部分が除去されるポジ型を用いてもよい。この場合、フォトマスクは、ストリートLに対応する部分以外が開口しており、この部分を露光させればよい。また、マスクをパターニングする際には、レーザー光を分割予定ラインに対応する領域に照射してレーザーアブレーションにより形成してもよい。
次に、図5Bに示すように、レジスト膜Rが形成されたウエーハWの裏面W2に導電膜15を形成する。この導電膜15は、銅、チタン、ニッケル及び金のうち一以上の金属により構成された厚さが数μm〜数十μm程度の多層膜であり、例えば、スパッタリング、CVD(Chemical Vapor Deposition:化学気相成長)または、スプレーコートにより形成される。ここで、レジスト膜Rは、図6に示すように、ウエーハWの裏面W2から離れるにつれて拡径する逆テーパ状に形成されているため、ウエーハWの裏面W2に形成された導電膜15は、レジスト膜Rの側壁部RAにより、レジスト膜R上の導電膜15と、ウエーハWの裏面W2上の導電膜15(15a)とが分断される。なお、図示は省略したが、レジスト膜R上の導電膜15と、ウエーハWの裏面W2上の導電膜15とが連続しないように、レジスト膜RをT字トップ形状(特開平5−281703号公報参照)としてもよい。
最後に、ウエーハWからレジスト膜Rを除去する(リフトオフ工程)。レジスト膜Rは、剥離液に晒すことでウエーハWの裏面W2から除去されるため、レジスト膜Rと共にレジスト膜R上の導電膜15が除去される。これにより、図5Cに示すように、裏面W2のうち、ウエーハWの表面W1のデバイスDに対応する領域であるデバイス対応部W2Dに導電膜15が残存し、この残存した部分が電極15aとなる。裏面電極形成ステップS2では、裏面W2のうち、デバイスDに対応する領域であるデバイス対応部W2Dに電極15aが形成される。
[貼り替えステップS3]
図7は、ウエーハの裏面に支持部材を貼着した状態を示す側断面図である。図7に示すように、ウエーハWの裏面W2(電極15a)に、支持部材としてのガラス基板20が貼着される。このガラス基板20は、ウエーハWを支持するものであり、ある程度の剛性を有する硬質な材料で構成される。なお、支持部材は、ウエーハWの裏面W2に貼着されてウエーハWを支持するため、上記した紫外線硬化型粘着テープ10を使用することもできる。また、支持部材として、フレームに貼着されたダイシングテープを使用することもできる。
ガラス基板20は、例えば、所定波長(300〜400nm)の紫外線を照射することによって粘着力が低下する接着剤によって固定される。また、ウエーハWの表面W1に貼着されていた紫外線硬化型粘着テープ10を剥離する。この場合、紫外線硬化型粘着テープ10(ウエーハWの表面W1)に向けて、所定波長(300〜400nm)の紫外線を照射することにより、粘着力が低下するため、紫外線硬化型粘着テープ10を容易に剥離することができる。ガラス基板20が貼着されたウエーハWは、表面W1を上面とし、ガラス基板20を介して基台11上に保持される。
[個片化ステップS4]
次に、ウエーハWをプラズマエッチングすることにより、デバイスDを含むチップTに個片化する。個片化ステップS4は、大別して(A)ストリート露出、(B)溝形成の2ステップから構成される。図8Aは、ウエーハの表面のストリートに積層されたパッシベーション膜を除去した状態を示す側断面図であり、図8Bは、ウエーハの表面にストリートに沿って溝を形成する途中の状態を示す側断面図であり、図8Cは、ウエーハの表面にストリートに沿った溝が完成した状態を示す側断面図である。
上述したように、ウエーハWの表面W1には、デバイスD上だけでなく、ストリートL上にもパッシベーション膜Pが設けられている。パッシベーション膜Pは、デバイスDを保護するものであり、ウエーハWの基板WSの母材よりもエッチングされにくい不動態膜で形成される。このため、プラズマエッチングを行う前ステップとして、ストリートL上からパッシベーション膜Pを除去して、ストリートLの領域で基板WSの母材を露出させる。具体的には、ウエーハWの表面W1に、液状樹脂を塗布して表面W1に保護膜を形成し、この保護膜を介して、ストリートLに沿って、レーザー光線を照射してストリートLのパッシベーション膜Pにアブレーション加工を施す。液状樹脂としては、PVA(ポリビニルアルコール)、PEG(ポリエチレングリコール)やPVP(ポリビニルピロリドン)、ポリエチレンオキシド、ポリエチレンイミン、カルボキシメチルセルロース、ヒドロキシエチルセルロースなどの水溶性の樹脂材が用いられる。アブレーション加工によって、ストリートLのパッシベーション膜Pが除去され、図8Aに示すように、ストリートLの領域で基板WSの母材が露出する。また、アブレーション加工によって生じたデブリ(切削屑)は保護膜によってデバイスDの表面への付着が防止される。保護膜は、アブレーション加工後に水による洗浄によって除去される。なお、ストリート露出のステップは、アブレーション加工に限るものではなく、ストリートLに切削ブレードを用いた切削加工を施して、パッシベーション膜Pを除去して行ってもよい。
次に、ストリートLに沿って溝30を形成する。具体的には、図8Bに示すように、ウエーハWの裏面W2側をガラス基板20を介して保持し、ウエーハWの表面W1からストリートL(図8A)に沿ってプラズマエッチングして、表面W1から裏面W2に延びる溝30を形成する。プラズマエッチングは、例えば、真空チャンバ(不図示)内にウエーハWを保持した状態で、エッチングガスをウエーハWの表面W1側に向けて供給する。このエッチングガスを供給した状態で、電極間に高周波電力を印加することにより真空チャンバ内にプラズマ40が発生する。下部電極に高周波バイアスを印加し、プラズマ40中のイオンをウエーハWに向かって引きこんで、ウエーハWの表面W1に垂直に入射させ異方性エッチングが行われる。
ウエーハWは、図8Aに示すように、ストリートLのパッシベーション膜Pが除去されて基板WSの母材が露出しているが、デバイスDの表面および側面にはパッシベーション膜Pが被覆されている。このため、パッシベーション膜Pをマスクとして、ストリートLに沿って基板WSの母材がエッチングされる。溝形成ステップでは、エッチングする際の条件は、母材のエッチングレートが高く、パッシベーション膜Pのエッチングレートが母材のエッチングレートよりも低い条件(エッチングガスの流量や種類等)を選択する。この実施形態では、パッシベーション膜Pのエッチングレートに対する基板WSの母材のエッチングレートの比(選択比)は500以上であることが望ましい。
この構成では、基板WSの母材のエッチングレートがパッシベーション膜Pのエッチングレートよりも高いため、図8Bに示すように、基板WSがパッシベーション膜Pよりも早くエッチングされ、ストリートLに基板WSの表面W1から裏面W2に延びる溝30が形成される。さらに、裏面W2のうち、ストリートLに対応する領域であるストリート対応部W2Lには電極15aが形成されないため、図8Cに示すように、デバイスDおよび電極15aを含むチップ(デバイスチップ)Tに個片化することができる。また、パッシベーション膜Pのエッチンングレートに対する基板WSの母材のエッチングレートの比は、図8Cに示すように、溝30が裏面W2に到達してもデバイスDを保護するパッシベーション膜Pが残存する値であることが望ましい。
[ピックアップステップS5]
図9は、個片化されたデバイスチップをピックアップする状態を示す側断面図である。ピックアップステップS5では、ガラス基板20を介して、接着剤に所定波長(300〜400nm)の紫外線を照射することによって粘着力を低下させ、図9に示すように、個片化されたチップTをピックアップユニット(不図示)によって、ガラス基板20から取り外して、次工程に搬送される。
第1実施形態に係る加工方法では、裏面電極形成ステップS2において、裏面W2のうち、デバイスDに対応する領域であるデバイス対応部W2Dに電極15aが形成され、ストリートLに対応する領域であるストリート対応部W2Lには電極15aが形成されない。このため、個片化ステップS4において、ストリートLに沿って、ウエーハWの表面W1をプラズマエッチングして、表面W1から裏面W2に延びる溝30を容易に形成することができる。従って、基板WSの裏面W2に電極15aが形成されたウエーハWをチップTに容易に個片化することができ、ひいては、個片化した後のチップTのピックアップを容易に行うことができる。
また、第1実施形態に係る加工方法では、裏面電極形成ステップS2は、ウエーハWのストリートLに対応するストリート対応部W2Lにのみレジスト膜Rを形成し、レジスト膜Rが形成された裏面W2に該導電膜15を形成し、レジスト膜Rを除去して電極15aを形成するため、デバイスDに対応する領域であるデバイス対応部W2Dに、電極15aを容易に形成することができる。
[第2実施形態]
第1実施形態では、デバイスDの表面を被覆するパッシベーション膜Pをマスクとして、ストリートLに沿って基板WSの母材をプラズマエッチングすることにより、表面W1から裏面W2に延びる溝30を形成したが、第2実施形態では、デバイスDに対応する領域であるデバイス対応部W2Dに形成された電極15aをマスクとして、ストリートLに沿って基板WSの母材をプラズマエッチングすることにより、裏面W2から表面W1に延びる溝30を形成する点で異なる。図10は、第2実施形態に係るデバイスウエーハの加工方法の手順を示すフローチャートである。この加工方法は、図10に示すように、貼着ステップS11、裏面電極形成ステップS12、個片化ステップS13、および、ピックアップステップS14を備えて構成されている。第1実施形態と異なり、貼り替えステップS3が省略されている。
[貼着ステップS11]
図11は、ウエーハの表面に支持部材を貼着した状態を示す側断面図である。図11に示すように、ウエーハWの表面W1に、支持部材としてのガラス基板20が貼着される。このガラス基板20は、ウエーハWを支持するものであり、ある程度の剛性を有する硬質な材料で構成される。ガラス基板20は、上述のように、例えば、所定波長(300〜400nm)の紫外線を照射することによって粘着力が低下する接着剤によって固定される。ガラス基板20が貼着されたウエーハWは、裏面W2を上面とし、ガラス基板20を介して基台11上に保持される。なお、支持部材は、ウエーハWの表面W1に貼着されてウエーハWを支持するため、上記した紫外線硬化型粘着テープ10を使用してもよい。
[裏面電極形成ステップS12]
裏面電極形成ステップS12は、第1実施形態における裏面電極形成ステップS2と同一であるため、説明を省略する。
[個片化ステップS13]
次に、ウエーハWをプラズマエッチングすることにより、デバイスDを含むチップTに個片化する。図12は、ウエーハの裏面にプラズマエッチングする状態を示す側断面図である。この第2実施形態では、個片化ステップS13において、ウエーハWの基板WSの裏面W2側からパターニングされた電極をマスクにしてプラズマエッチングすることにより、ストリートLに対応するストリート対応部W2Lに沿って、裏面W2から表面W1に延びる溝30を形成する。プラズマエッチングの方法は、第1実施形態と同様である。
基板WSの裏面W2には、裏面電極形成ステップS12によって、デバイスDに対応する領域であるデバイス対応部W2D(図5C)に電極15aが形成される。この電極15aは、金属製の導電膜15により構成されるため、各電極15aがマスクとして機能し、ストリート対応部W2Lに沿って基板WSの母材がエッチングされる。
この構成では、基板WSが電極15aよりも早くエッチングされ、ストリート対応部W2Lに基板WSの裏面W2から表面W1に延びる溝30が形成される。この溝30が表面W1に到達すると、デバイスDおよび電極15aを含むチップ(デバイスチップ)Tに個片化される。
[ピックアップステップS14]
図13は、個片化されたデバイスチップをピックアップする状態を示す側断面図である。ピックアップステップS14では、ガラス基板20を介して、接着剤に所定波長(300〜400nm)の紫外線を照射することによって粘着力を低下させ、図13に示すように、個片化されたチップTをピックアップユニット(不図示)によって、ガラス基板20から取り外して、次工程に搬送される。
第2実施形態に係る加工方法では、デバイス対応部W2Dに形成された各電極15aをマスクとして、プラズマエッチングするため、ストリート対応部W2Lに基板WSの裏面W2から表面W1に延びる溝30を容易に形成することができる。従って、基板WSの裏面W2に電極15aが形成されたウエーハWをチップTに容易に個片化することができ、ひいては、個片化した後のチップTのピックアップを容易に行うことができる。また、各電極15aをマスクとして、プラズマエッチングするため、デバイスDに設けられる回路へのダメージを抑制することができる。さらに、第1実施形態と比較して、貼り替えステップS3を要しないため、その分、加工時間の短縮を実現できる。
[第3実施形態]
第3実施形態では、裏面電極形成ステップS2、S12の別の形態について説明する。この第3実施形態では、基板WSの裏面W2に導電膜15を形成し、この導電膜15にレーザー光線を照射することでアブレーション加工し、電極15aを形成する。図14は、第3実施形態に係る裏面電極形成ステップに関し、ウエーハの基板の裏面に導電膜を形成した状態を示す側断面図である。図15は、形成された導電膜にアブレーション加工を施す状態を示す側断面図である。
図14に示すように、ウエーハWは、表面W1に紫外線硬化型粘着テープ10(もしくはガラス基板20)が貼着された状態で、裏面W2側を上面とし、紫外線硬化型粘着テープ10(もしくはガラス基板20)を介して基台11上に保持される。次に、ウエーハWの裏面W2に導電膜15を形成する。この導電膜15は、銅、チタン、ニッケル及び金のうち一以上の金属により構成された厚さが数μm以下の多層膜であり、例えば、スパッタリング、CVD(Chemical Vapor Deposition:化学気相成長)または、スプレーコートにより形成される。さらに、導電膜15上に、水溶性の液状樹脂を塗布して保護膜16を形成する。
続いて、レーザー加工ユニット50を用いて、導電膜15にアブレーション加工を施し、電極15aを形成する。レーザー加工ユニット50は、並列に配置された複数(図15では4つ)の照射ヘッド51と、これら照射ヘッド51と同数(図15では4つ)の発振器52と、照射ヘッド51と発振器52とを個別に接続する光ファイバ53と、レーザー加工ユニット50の動作を制御する制御部54とを備える。照射ヘッド51は、隣接する照射ヘッド51との間隔を調整する機構(不図示)を備えており、照射ヘッド51間の間隔を隣接するストリートL間の間隔に合わせて調整されている。
照射ヘッド51から照射されたレーザー光線55は、保護膜16を介して、ストリートLに対応するストリート対応部W2Lに照射される。そして、複数の照射ヘッド51をウエーハWに対して、ストリートLの延在方向に相対的に移動させることにより、ストリート対応部W2Lの導電膜15にアブレーション加工が施される。このアブレーション加工により、ストリート対応部W2Lの導電膜15が除去されるため、デバイスDに対応する領域であるデバイス対応部W2D(図5C)に電極15aが形成される。アブレーション加工後に、保護膜16を水で洗浄することにより除去すれば、裏面電極形成ステップが終了する。その後の工程については、上記した第1もしくは第2実施形態の手順に従って実行される。
この第3実施形態に係る加工方法では、裏面電極形成ステップでは、ウエーハWの裏面W2に導電膜15を形成し、レーザー光線55を該導電膜15のストリート対応部W2Lに照射して該導電膜15をパターニングして電極15aを形成するため、ウエーハWの裏面W2に所望の形状の電極15aを容易に形成することができる。また、第3実施形態では、複数の照射ヘッド51を用いて、複数のストリート対応部W2Lに同時にアブレーション加工が行えるため、加工時間の短縮化を実現できる。なお、導電膜15のストリート対応部W2Lにレーザー光線55を照射してアブレーション加工が行えればよく、照射ヘッド51は1つでも複数であってもよい。また、1つの照射ヘッドからのレーザー光を複数に分岐して複数点に同時に照射してもよい。
[第4実施形態]
第4実施形態では、裏面電極形成ステップS2、S12の別の形態について説明する。この第4実施形態では、基板WSの裏面W2に、デバイス対応部W2Dの位置、大きさに対応した開口を有するマスクを用いて、デバイス対応部W2Dのみに電極15a(導電膜15)を形成する。図16は、第4実施形態に係る裏面電極形成ステップに関し、ウエーハとウエーハに取り付けられるマスクとを示す斜視図である。図17Aは、ウエーハの裏面にマスクを取り付けた状態を示す側断面図である。図17Bは、マスクを介して、ウエーハの裏面側に導電膜を形成した状態を示す側断面図である。図17Cは、ウエーハの裏面からマスクを取り外した状態を示す側断面図である。
ウエーハWは、上述のように、表面W1側にデバイスDが形成されている(図1参照)。ウエーハWの裏面W2には、図16に破線で示すように、デバイスDに対応する領域であるデバイス対応部W2Dが存在する。また、デバイス対応部W2D間の領域は、ストリート対応部W2Lとなる。マスク60は、図16に示すように、ウエーハWと同等な大きさを有し、デバイス対応部W2Dの平面視における大きさと同じ大きさの開口61を複数備える。この開口61は、デバイス対応部W2Dと一対一で対応している。
図17Aに示すように、ウエーハWは、表面W1に紫外線硬化型粘着テープ10(もしくはガラス基板20)が貼着された状態で、裏面W2側を上面とし、紫外線硬化型粘着テープ10(もしくはガラス基板20)を介して基台11上に保持される。次に、ウエーハWの裏面W2にマスク60を配置する。この場合、マスク60は、裏面W2上のストリート対応部W2Lに重ねて配置されるため、開口61は、デバイス対応部W2Dを露出する。
次に、マスク60を介して、ウエーハWの裏面W2側に導電膜15を形成する。この導電膜15は、銅、チタン、ニッケル及び金のうち一以上の金属により構成された厚さが数μm以下の多層膜であり、スパッタリング、CVD(Chemical Vapor Deposition:化学気相成長)または、スプレーコートにより形成される。これにより、図17Bに示すように、デバイス対応部W2Dには、開口61を通じて、導電膜15が形成され、ストリート対応部W2Lには、マスク60により導電膜15が形成されない。
このため、図17Cに示すように、ウエーハWからマスク60を取り外すことにより、デバイスDに対応する領域であるデバイス対応部W2Dにのみ電極15aが形成される。これにより、裏面電極形成ステップが終了する。その後の工程については、上記した第1もしくは第2実施形態の手順に従って実行される。
この第4実施形態に係る加工方法では、裏面電極形成ステップでは、デバイス対応部W2Dの平面視における大きさと同じ大きさの開口61を複数備えたマスク60を用いて、ウエーハWの裏面W2側に導電膜15を形成することにより、ウエーハWの裏面W2に電極15aを容易に形成することができる。
次に、上記した実施形態を実行する加工システムについて説明する。図18は、加工システムの一例を示す機能構成図である。加工システム70は、図18に示すように、貼着ユニット71、レジスト膜形成ユニット72、電極形成ユニット73、保護膜形成・洗浄ユニット74、レーザー加工ユニット75、エッチングユニット76、ピックアップユニット77および、インタフェース78を備え、それぞれ独立して設置された各ユニットをインタフェース78により接続した構成となっている。
貼着ユニット71は、保護部材貼着ステップS1、貼り替えステップS3、および、貼着ステップS11を実行するユニットであり、ウエーハWの表面W1及び裏面W2の少なくとも一方に紫外線硬化型粘着テープ10もしくはガラス基板20を貼着する構成を備える。また、貼着ユニット71は、貼着された紫外線硬化型粘着テープ10を剥がすために、紫外線照射装置を備えてもよい。レジスト膜形成ユニット72は、裏面電極形成ステップS2を実行する際に、裏面W2にレジスト膜Rを被覆し、レジスト膜Rを部分的に露光し、現像する構成を備える。または、エネルギー線を照射してアブレーションしてパターニングされたレジストマスクを形成する構成を備えてもよい。
電極形成ユニット73は、裏面電極形成ステップS2,S12などを実行するものであり、裏面W2に導電膜15を形成する。また、導電膜15を形成する際に、マスク60を用いてもよい。保護膜形成・洗浄ユニット74は、ウエーハWの表面W1または導電膜15上に保護膜を形成するものであり、対象面に液状樹脂を供給する。また、必要に応じて、対象面に水を供給して、形成した保護膜を洗浄、除去する。
レーザー加工ユニット75は、ウエーハWの表面W1にレーザー光線を照射して、ストリートLのパッシベーション膜Pにアブレーション加工をしたり、ウエーハWの裏面W2に形成された導電膜15にレーザー光線を照射して、ストリート対応部W2Lにアブレーション加工をする。このレーザー加工ユニット75は、上記したレーザー加工ユニット50と同等の構成を備えてもよい。エッチングユニット76は、個片化ステップS4、S13を実行するものであり、ウエーハWの表面W1または裏面W2にプラズマエッチングを行い、ストリートL(ストリート対応部W2L)に溝30を形成する。
ピックアップユニット77は、個片化されたチップTを、ガラス基板20から取り外して、次工程に搬送する。このピックアップユニット77は、貼着されたガラス基板20の粘着力を低下させるために、紫外線照射装置を備えてもよい。
インタフェース78は、これら各ユニット間に、ウエーハWを搬送する機能を有するともに、各ユニット間の動作を連携させる制御部として機能する。ウエーハWは、インタフェース78を介して、あるユニットに搬送され、該ユニットで所定の処理を施したのち、再び、インタフェース78を介して、別のユニットに搬送される。
これら各ユニットは、上記のように、インタフェース78を介して連結される構成としてもよいし、各ユニットを1つの装置として構成してもよい。また、加工システム70は、各ユニットが同一の工場内に設置されてもよく、複数の工場に分散して設置されてもよい。
また、上記した各実施形態は、以下のデバイスウエーハの加工方法を含む。
(付記1)
表面の交差する複数の分割予定ラインによって区画された基板上の各領域にそれぞれデバイスが形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、
デバイスウエーハの表面に貼着された保護部材を介して、該デバイスウエーハの表面側を保持して該デバイスウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップと、
該裏面電極形成ステップを実施した後に該デバイスウエーハの表面から保護部材を剥離し、
該デバイスウエーハの裏面に貼着された支持部材を介して、該デバイスウエーハの裏面側を保持し、該基板の表面に施されたプラズマエッチングにより、該デバイスウエーハを該分割予定ラインに沿って個片化する個片化ステップと、
該個片化された該複数のデバイスチップをピックアップするピックアップステップと、
を備える、デバイスウエーハの加工方法。
(付記2)
表面の交差する複数の分割予定ラインによって区画された基板上の各領域にそれぞれデバイスが形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、
デバイスウエーハの表面に貼着された支持部材を介して、該デバイスウエーハの表面側を保持して該デバイスウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップと、
該裏面電極形成ステップを実施した後に、
該基板の裏面に施されたプラズマエッチングにより、該デバイスウエーハを該分割予定ラインに沿って個片化する個片化ステップと、
該個片化された該複数のデバイスチップを該支持部材からピックアップするピックアップステップと、
を備える、デバイスウエーハの加工方法。
以上、本発明の一実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記実施形態で説明したデバイスウエーハの加工方法をデバイスチップの製造方法に用いることができるのは勿論である。
10 紫外線硬化型粘着テープ(保護部材)
15 導電膜
15a 電極
16 保護膜
20 ガラス基板(支持部材)
30 溝
60 マスク
61 開口
D デバイス
L ストリート(分割予定ライン)
P パッシベーション膜
R レジスト膜
T チップ(デバイスチップ)
W ウエーハ(デバイスウエーハ)
WS 基板
W1 表面
W2 裏面
W2D デバイス対応部
W2L ストリート対応部

Claims (4)

  1. 表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成され、該分割予定ライン上の領域に該基板の表面が露出したデバイスウエーハを加工するデバイスウエーハの加工方法であって、
    該デバイスウエーハの表面に保護部材を貼着する保護部材貼着ステップと、
    該保護部材を介して該デバイスウエーハの表面側を保持して該デバイスウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップと、
    該裏面電極形成ステップを実施した後に、該デバイスウエーハの裏面側を支持部材に貼着し、該保護部材を該表面から剥離する貼り替えステップと、
    該貼り替えステップ後に、該支持部材を介して該デバイスウエーハの裏面側を保持して、該パッシベーション膜をマスクにして該分割予定ラインに沿って該基板の露出部分をプラズマエッチングして該表面から該裏面に延びる溝を形成し、該デバイスウエーハを個片化する個片化ステップと、
    該個片化された該複数のデバイスチップをピックアップするピックアップステップと、
    を備える、デバイスウエーハの加工方法。
  2. 表面の交差する複数の分割予定ラインによって区画された基板上の各領域にそれぞれデバイスが形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、
    該デバイスウエーハの表面に支持部材を貼着する支持部材貼着ステップと、
    該支持部材を介して該デバイスウエーハの表面側を保持して該デバイスウエーハの裏面上の複数のデバイスに対応する領域に裏面電極を形成する裏面電極形成ステップと、
    該裏面電極形成ステップを実施した後に、該デバイスウエーハの表面側を該支持部材を介して保持し、該裏面電極をマスクにしてプラズマエッチングし、該裏面から該表面に延びる溝を形成して該デバイスウエーハを個片化する個片化ステップと、
    該個片化された該複数のデバイスチップを該支持部材からピックアップするピックアップステップと、
    を備える、デバイスウエーハの加工方法。
  3. 該裏面電極形成ステップは、該裏面に導電膜を形成し、レーザー光を該導電膜の分割予定ラインに対応する部分に照射して該導電膜をパターニングして該裏面電極を形成する、請求項1または2に記載のデバイスウエーハの加工方法。
  4. 該裏面電極形成ステップは、該デバイスウエーハの該分割予定ラインに対応する裏面領域にのみレジストを形成するステップと、
    該レジストが形成された該裏面に該導電膜を形成するステップと、
    該レジストを除去し該裏面電極を形成するリストオフステップと、
    を備える、請求項1または2に記載のデバイスウエーハの加工方法。
JP2016148685A 2016-07-28 2016-07-28 デバイスウエーハの加工方法 Pending JP2018018980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016148685A JP2018018980A (ja) 2016-07-28 2016-07-28 デバイスウエーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016148685A JP2018018980A (ja) 2016-07-28 2016-07-28 デバイスウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2018018980A true JP2018018980A (ja) 2018-02-01

Family

ID=61081645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016148685A Pending JP2018018980A (ja) 2016-07-28 2016-07-28 デバイスウエーハの加工方法

Country Status (1)

Country Link
JP (1) JP2018018980A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021024770A1 (ja) * 2019-08-02 2021-02-11
CN114253024A (zh) * 2021-12-21 2022-03-29 广州华星光电半导体显示技术有限公司 彩膜基板的制备方法及液晶显示面板的制备方法
TWI840590B (zh) 2019-08-02 2024-05-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234043A (ja) * 1990-02-09 1991-10-18 Rohm Co Ltd 半導体装置の製造方法
JP2004055684A (ja) * 2002-07-17 2004-02-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004119718A (ja) * 2002-09-26 2004-04-15 Shinko Electric Ind Co Ltd 薄型半導体チップの製造方法
JP2015138857A (ja) * 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
JP2015177111A (ja) * 2014-03-17 2015-10-05 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
JP2016093871A (ja) * 2014-11-14 2016-05-26 株式会社東芝 処理装置およびノズル
JP2017055013A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234043A (ja) * 1990-02-09 1991-10-18 Rohm Co Ltd 半導体装置の製造方法
JP2004055684A (ja) * 2002-07-17 2004-02-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004119718A (ja) * 2002-09-26 2004-04-15 Shinko Electric Ind Co Ltd 薄型半導体チップの製造方法
JP2015138857A (ja) * 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
JP2015177111A (ja) * 2014-03-17 2015-10-05 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
JP2016093871A (ja) * 2014-11-14 2016-05-26 株式会社東芝 処理装置およびノズル
JP2017055013A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021024770A1 (ja) * 2019-08-02 2021-02-11
WO2021024770A1 (ja) * 2019-08-02 2021-02-11 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
JP7325515B2 (ja) 2019-08-02 2023-08-14 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
TWI840590B (zh) 2019-08-02 2024-05-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
CN114253024A (zh) * 2021-12-21 2022-03-29 广州华星光电半导体显示技术有限公司 彩膜基板的制备方法及液晶显示面板的制备方法
CN114253024B (zh) * 2021-12-21 2023-11-28 广州华星光电半导体显示技术有限公司 彩膜基板的制备方法及液晶显示面板的制备方法

Similar Documents

Publication Publication Date Title
JP4544231B2 (ja) 半導体チップの製造方法
US8580615B2 (en) Method and system for wafer level singulation
JP6325279B2 (ja) ウエーハの加工方法
US20050101108A1 (en) Semiconductor wafer dividing method
JP6770858B2 (ja) 分割方法
JP2018056502A (ja) デバイスウエーハの加工方法
JP2005150523A (ja) ウエーハの加工方法
JP6822802B2 (ja) ウエーハの加工方法
CN109786325B (zh) 小直径晶片的制造方法
JP2019050357A (ja) 基板加工方法
JP2012089709A (ja) ワークの分割方法
JP6519759B2 (ja) 素子チップの製造方法
JP2014019120A (ja) 内部加工層形成単結晶部材の製造方法
JP6524558B2 (ja) 素子チップの製造方法
JP2004119718A (ja) 薄型半導体チップの製造方法
JP2018018980A (ja) デバイスウエーハの加工方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
JP7171138B2 (ja) デバイスチップの製造方法
JP7296718B2 (ja) ウェーハの加工方法
JP2006287271A (ja) 半導体装置の製造方法
JP7207969B2 (ja) ウエーハの加工方法
JP2009289809A (ja) 半導体装置の製造方法
JP2018018906A (ja) デバイスウエーハの加工方法
KR20110100723A (ko) 반도체 장치 다이싱 방법
TW202403855A (zh) 元件晶圓的加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200915