JP6822802B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6822802B2
JP6822802B2 JP2016172887A JP2016172887A JP6822802B2 JP 6822802 B2 JP6822802 B2 JP 6822802B2 JP 2016172887 A JP2016172887 A JP 2016172887A JP 2016172887 A JP2016172887 A JP 2016172887A JP 6822802 B2 JP6822802 B2 JP 6822802B2
Authority
JP
Japan
Prior art keywords
wafer
metal film
substrate
processing method
protective member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016172887A
Other languages
English (en)
Other versions
JP2018041765A (ja
Inventor
山銅　英之
英之 山銅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016172887A priority Critical patent/JP6822802B2/ja
Priority to US15/679,407 priority patent/US10083867B2/en
Publication of JP2018041765A publication Critical patent/JP2018041765A/ja
Application granted granted Critical
Publication of JP6822802B2 publication Critical patent/JP6822802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Description

本発明は、特にプラズマダイシングを用いたウエーハの加工方法に関する。
ＩＣ（Integrated Circuit）やＬＳＩ（Large-Scale Integration）など半導体デバイスなどが形成されるウエーハを個々のデバイスチップに分割する方法として、切削ブレードで切削して分割する方法が知られている。この加工方法では、チップの表裏面に形成される欠け（チッピング）により抗折強度が低下する。
そこで、欠けを発生させない加工方法として、プラズマエッチングにより個々のデバイスチップに分割する加工方法（プラズマダイシング）が開発された（例えば、特許文献１参照）。
特許第４３８７００７号公報
しかしながら、特許文献１に示された加工方法では、デバイスチップのデバイス部分を保護するレジスト膜をウエーハに新たに被覆してマスクを形成する必要があり、新たに工程及び原材料が増えて、コストが高騰してしまうと言う課題があった。
また、裏面に放熱効果や電極としての機能を有する金属膜が被覆されたウエーハの場合、プラズマエッチングでは金属膜を除去する事が出来ないので、プラズマエッチングによるダイシングの妨げとなっていた。
本発明は、このような点に鑑みてなされたものであり、裏面に金属膜が被覆されたウエーハをコストを高騰させることなく、デバイスチップに分割することができるウエーハの加工方法を提供する。
上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、複数の分割予定ラインによって区画され複数のデバイスが基板の表面に形成され、基板の裏面に金属膜が被覆されたウエーハの加工方法であって、ウエーハの表面に保護部材を貼着する保護部材貼着ステップと、該保護部材側をチャックテーブルで保持し、ウエーハの裏面の金属膜をウエーハの外周縁に沿って除去し、外周縁で基板を露出させる外周金属膜除去ステップと、外周縁で露出した基板越しに赤外線カメラで表面側の分割予定ラインを検出し、アライメントを行うアライメントステップと、該アライメントステップで検出した該分割予定ラインに沿って、裏面の該金属膜を除去する金属膜除去ステップと、該金属膜除去ステップを実施した後に、プラズマエッチングにより該基板に分割溝を形成してウエーハを個々のデバイスチップに分割する分割ステップと、該保護部材貼着ステップを実施する前に、基板の表面に積層された機能層を該分割予定ラインに沿って除去する機能層除去ステップと、を備えることを特徴とする。
該分割ステップでは、該金属膜を遮蔽膜にして該基板にプラズマエッチングを実施しても良い。
本発明のウエーハの加工方法は、裏面に金属膜が被覆されたウエーハをコストを高騰させることなく、デバイスチップに分割することができるという効果を奏する。
図１は、実施形態１に係るウエーハの加工方法の加工対象のウエーハを示す斜視図である。 図２は、図１に示されたウエーハを裏面側からみた斜視図である。 図３は、実施形態１に係るウエーハの加工方法の流れを示すフローチャートである。 図４は、図３に示されたウエーハの加工方法の裏面保護部材貼着ステップを示す斜視図である。 図５は、図３に示されたウエーハの加工方法の裏面保護部材貼着ステップ後のウエーハの斜視図である。 図６は、図３に示されたウエーハの加工方法の機能層除去ステップを示す斜視図である。 図７は、図３に示されたウエーハの加工方法の機能層除去ステップを示す断面図である。 図８は、図３に示されたウエーハの加工方法の保護部材貼着ステップを示す斜視図である。 図９は、図３に示されたウエーハの加工方法の保護部材貼着ステップの裏面保護部材を剥がす状態を示す斜視図である。 図１０は、図３に示されたウエーハの加工方法の外周金属膜除去ステップを示す斜視図である。 図１１は、図３に示されたウエーハの加工方法のアライメントステップを示す斜視図である。 図１２は、図３に示されたウエーハの加工方法のアライメントステップを示す平面図である。 図１３は、図３に示されたウエーハの加工方法のアライメントステップを示す断面図である。 図１４は、図３に示されたウエーハの加工方法の金属膜除去ステップを示す斜視図である。 図１５は、図３に示されたウエーハの加工方法の金属膜除去ステップを示す断面図である。 図１６は、図３に示されたウエーハの加工方法の金属膜除去ステップ後のウエーハの断面図である。 図１７は、図３に示されたウエーハの加工方法の分割ステップを示す斜視図である。 図１８は、図３に示されたウエーハの加工方法の分割ステップ後のウエーハの断面図である。 図１９は、実施形態２に係るウエーハの加工方法の流れを示すフローチャートである。 図２０は、図１９に示されたウエーハの加工方法の保護部材貼着ステップを示す斜視図である。 図２１は、図１９に示されたウエーハの加工方法の貼り替えステップを示す斜視図である。 図２２は、図１９に示されたウエーハの加工方法の貼り替えステップの表面から保護部材を剥がす状態を示す斜視図である。 図２３は、図１９に示されたウエーハの加工方法の機能層除去ステップを示す斜視図である。 図２４は、図１９に示されたウエーハの加工方法の機能層除去ステップを示す断面図である。 図２５は、図１９に示されたウエーハの加工方法の分割ステップを示す斜視図である。 図２６は、図１９に示されたウエーハの加工方法の分割ステップ前のウエーハの断面図である。 図２７は、図１９に示されたウエーハの加工方法の分割ステップ後のウエーハの断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
実施形態１に係るウエーハの加工方法を図面を参照して説明する。図１は、実施形態１に係るウエーハの加工方法の加工対象のウエーハを示す斜視図である。図２は、図１に示されたウエーハを裏面側からみた斜視図である。
実施形態１に係るウエーハの加工方法は、図１及び図２に示すウエーハＷを加工する加工方法である。図１及び図２に示すウエーハＷは、実施形態１ではシリコン、サファイア、ガリウムヒ素などを基板Ｓとする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハＷは、図１及び図２に示すように、表面ＷＳの交差（実施形態１では、直交）する複数の分割予定ラインＬによって区画された複数のデバイスＤが基板Ｓの表面ＷＳに形成されている。また、ウエーハＷは、基板Ｓの裏面ＷＲ全面にプラズマエッチングが困難な金属膜Ｆが形成されている。実施形態１に係るウエーハＷは、分割予定ラインＬの幅が数十μｍ程度以下で、かつデバイスＤの大きさが０．１ｍｍ角以上かつ２０ｍｍ角以下であり、プラズマエッチングによりデバイスチップＤＴに分割されるのが好適なものである。また、実施形態１に係るウエーハＷの厚さは、３０μｍ以上で且つ３００μｍ以下である。なお、デバイスチップＤＴは、基板Ｓの一部とデバイスＤとを含んで構成される。
また、ウエーハＷは、基板Ｓの表面ＷＳにデバイスＤを構成する機能層ＦＬが積層されている。機能層ＦＬは、パッシベーション膜又は低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）である。パッシベーション膜は、基板Ｓの表面ＷＳに積層されて、デバイスＤの回路を外部環境から保護し、デバイスＤの回路を物理的及び化学的に保護する。パッシベーション膜は、シリコン窒化（Ｓｉ３Ｎ４）膜やシリコン酸化（ＳｉＯ2）膜などにより構成されている。低誘電率絶縁体被膜は、ＳｉＯＦ又はＢＳＧ（ＳｉＯＢ）のような無機物系の膜とポリイミド系又はパリレン系等のポリマー膜である有機物系の膜とから構成されている。パッシベーション膜又は低誘電率絶縁体被膜は、プラズマエッチングが困難な膜である。
次に、ウエーハの加工方法を図面を参照して説明する。図３は、実施形態１に係るウエーハの加工方法の流れを示すフローチャートである。図４は、図３に示されたウエーハの加工方法の裏面保護部材貼着ステップを示す斜視図である。図５は、図３に示されたウエーハの加工方法の裏面保護部材貼着ステップ後のウエーハの斜視図である。図６は、図３に示されたウエーハの加工方法の機能層除去ステップを示す斜視図である。図７は、図３に示されたウエーハの加工方法の機能層除去ステップを示す断面図である。図８は、図３に示されたウエーハの加工方法の保護部材貼着ステップを示す斜視図である。図９は、図３に示されたウエーハの加工方法の保護部材貼着ステップの裏面保護部材を剥がす状態を示す斜視図である。図１０は、図３に示されたウエーハの加工方法の外周金属膜除去ステップを示す斜視図である。図１１は、図３に示されたウエーハの加工方法のアライメントステップを示す斜視図である。図１２は、図３に示されたウエーハの加工方法のアライメントステップを示す平面図である。図１３は、図３に示されたウエーハの加工方法のアライメントステップを示す断面図である。図１４は、図３に示されたウエーハの加工方法の金属膜除去ステップを示す斜視図である。図１５は、図３に示されたウエーハの加工方法の金属膜除去ステップを示す断面図である。図１６は、図３に示されたウエーハの加工方法の金属膜除去ステップ後のウエーハの断面図である。図１７は、図３に示されたウエーハの加工方法の分割ステップを示す斜視図である。図１８は、図３に示されたウエーハの加工方法の分割ステップ後のウエーハの断面図である。
実施形態１に係るウエーハの加工方法（以下、単に加工方法と記す）は、ウエーハＷを分割予定ラインＬに沿って切断して、ウエーハＷをデバイスチップＤＴに分割（個片化ともいう）する方法である。
加工方法は、図３に示すように、裏面保護部材貼着ステップＳＴ１と、機能層除去ステップＳＴ２と、保護部材貼着ステップＳＴ３と、外周金属膜除去ステップＳＴ４と、アライメントステップＳＴ５と、金属膜除去ステップＳＴ６と、分割ステップＳＴ７とを備える。
裏面保護部材貼着ステップＳＴ１は、ウエーハＷの基板Ｓの裏面ＷＲに形成された金属膜Ｆに保護部材Ｐ１を貼着するステップである。実施形態１において、保護部材Ｐ１は、図４及び図５に示すように、可撓性を有する合成樹脂により例えば保護テーブで構成され、ウエーハＷと同形状に形成されている。
機能層除去ステップＳＴ２は、保護部材貼着ステップＳＴ３を実施する前に、基板Ｓの表面ＷＳに積層された機能層ＦＬを分割予定ラインＬに沿って除去するステップである。機能層除去ステップＳＴ２は、ウエーハＷの表面ＷＳにポリビニルアルコール（polyvinyl alcohol：ＰＶＡ）又はポリビニルピロリドン（polyvinyl pyrrolidone：ＰＶＰ）等を含む水溶性樹脂により構成される図示しない保護膜を形成し、保護部材Ｐ１を介してウエーハＷの裏面ＷＲ側をレーザ加工機１０のチャックテーブル１１に吸引保持する。機能層除去ステップＳＴ２は、図６及び図７に示すように、レーザ加工機１０のレーザ光照射ユニット１２を分割予定ラインＬに沿って相対的に移動させながらレーザ光照射ユニット１２からレーザ光ＬＲを分割予定ラインＬに照射して、分割予定ラインＬの機能層ＦＬにアブレーション加工を施す。アブレーション加工で発生したウエーハＷの溶融物であるデブリは保護膜によってウエーハＷの表面ＷＳへの付着が防止される。
機能層除去ステップＳＴ２は、機能層ＦＬにアブレーション加工を施した後、図示しない保護膜を除去し、ウエーハＷの表面ＷＳを洗浄し、保護膜を洗浄してデブリとともにウエーハＷから除去して、分割予定ラインＬの基板Ｓの表面ＷＳを露出させる。実施形態１において、機能層除去ステップＳＴ２は、分割予定ラインＬにレーザ光ＬＲを照射して、アブレーション加工を施して、分割予定ラインＬの基板Ｓの表面ＷＳを露出しているが、本発明は、これに限定されず、分割予定ラインＬに切削ブレードを用いた切削加工を施して、分割予定ラインＬの機能層ＦＬを除去して、分割予定ラインＬの基板Ｓの表面ＷＳを露出させても良い。
保護部材貼着ステップＳＴ３は、ウエーハＷの表面ＷＳに保護部材Ｐ２を貼着するステップである。保護部材貼着ステップＳＴ３は、図８に示すように、ウエーハＷの表面ＷＳに保護部材Ｐ２を貼着した後、図９に示すように、ウエーハＷの裏面ＷＲから保護部材Ｐ１を剥がす。実施形態１において、保護部材Ｐ２は、裏面ＷＲに貼着された保護部材Ｐ１と同様に、可撓性を有する合成樹脂により構成され、ウエーハＷと同形状に形成されている。なお、図８は、機能層ＦＬが除去されたラインを図示していない。
外周金属膜除去ステップＳＴ４は、保護部材Ｐ２側を切削装置２０のチャックテーブル２１で保持し、ウエーハＷの裏面ＷＲの金属膜ＦをウエーハＷの外周縁に沿って除去し、外周縁で基板Ｓを露出させるステップである。外周金属膜除去ステップＳＴ４は、切削装置２０のチャックテーブル２１にウエーハＷの保護部材Ｐ２側を吸引保持し、図１０に示すように、チャックテーブル２１を回転駆動源にＺ軸方向と平行な軸心回りに回転させながら切削ブレード２２をウエーハＷの外周縁の金属膜Ｆに切り込ませて、外周縁で基板Ｓを露出させる。
アライメントステップＳＴ５は、外周縁で露出した基板Ｓ越しにレーザ加工機１０の赤外線カメラ１３で表面ＷＳ側の分割予定ラインＬを検出しアライメントを行うステップである。アライメントステップＳＴ５は、図１１に示すように、レーザ加工機１０のチャックテーブル１１にウエーハＷの保護部材Ｐ２側を吸引保持し、レーザ加工機１０の赤外線カメラ１３が、図１３に示すように、ウエーハＷの予め設定された箇所の分割予定ラインＬ（図１２に示す）を基板Ｓ越しに撮像する。アライメントステップＳＴ５は、レーザ加工機１０のコンピュータである制御手段が、予め設定された箇所の分割予定ラインＬの位置を検出し、ウエーハＷとレーザ光照射ユニット１２との位置合わせを行なうアライメントを遂行する。
金属膜除去ステップＳＴ６は、アライメントステップＳＴ５で検出した分割予定ラインＬに沿って、裏面ＷＲの金属膜Ｆを除去するステップである。金属膜除去ステップＳＴ６は、アライメントステップＳＴ５で検出した予め設定された箇所の分割予定ラインＬの位置に基づいて、図１４及び図１５に示すように、レーザ加工機１０の制御手段がレーザ光照射ユニット１２を分割予定ラインＬに沿って移動させながらレーザ光照射ユニット１２からレーザ光ＬＲを分割予定ラインＬに照射して、分割予定ラインＬと厚み方向に重なる位置の金属膜Ｆにアブレーション加工を施す。金属膜除去ステップＳＴ６は、図１６に示すように、分割予定ラインＬと厚み方向に重なる位置の金属膜Ｆを除去する。
分割ステップＳＴ７は、金属膜除去ステップＳＴ６を実施した後に、プラズマエッチンングにより基板Ｓに裏面ＷＲ側から表面ＷＳに延びる分割溝ＤＤ（図１８に示す）を形成して、ウエーハＷを個々のデバイスチップＤＴに分割するステップである。分割ステップＳＴ７では、エッチング装置３０の図示しないハウジング内にウエーハＷを収容し、図１７に示すように、保護部材Ｐ２を介してウエーハＷの表面ＷＳ側を高周波電源に接続された下部電極上の吸着保護部材３１に静電気力で吸着、保持する。
分割ステップＳＴ７では、図示しない冷媒供給手段から下部電極内の図示しない冷却通路内に冷媒を循環させ、ハウジング内の雰囲気を真空排気し、ガス供給手段から高周波電源に接続された上部電極３２の噴出口を通してハウジング内にエッチングガスをウエーハＷの裏面ＷＲ側に向けて供給する。分割ステップＳＴ７では、エッチングガスを供給した状態で、高周波電源から上部電極３２に高周波電力を印加する。これにより、分割ステップＳＴ７では、下部電極２４と上部電極３２との間にプラズマが発生し、下部電極２４に高周波電源から高周波電力を供給してプラズマ中のイオンをウエーハＷに引き込み、金属膜Ｆを遮蔽膜にして、プラズマエッチングを実施することにより、ウエーハＷの基板Ｓの裏面ＷＲ側をエッチングする。
ウエーハＷの裏面ＷＲ側において、分割予定ラインＬの基板Ｓが露出しているために、分割ステップＳＴ７では、分割予定ラインＬで露出した基板Ｓがエッチングされ、分割予定ラインＬに裏面ＷＲから表面ＷＳに延びる分割溝ＤＤが形成される。実施形態１において、図１８に示すように、分割溝ＤＤが表面ＷＳに到達する時間、エッチングを行った後、分割ステップＳＴ７を終了するが、本発明は、分割ステップＳＴ７において形成される分割溝ＤＤは、表面ＷＳに到達しなくても良い。即ち、本発明は、分割溝ＤＤの底に基板Ｓの一部が残存しても良い。個々のデバイスチップＤＴに分割されたウエーハＷは、エッチング装置３０のハウジング外に搬送され、個々のデバイスチップＤＴが、保護部材Ｐ２からピックアップされる。
実施形態１に係る加工方法は、外周金属膜除去ステップＳＴ４において裏面ＷＲに形成された金属膜Ｆを外周縁に沿って除去し、アライメントステップＳＴ５において表面ＷＳの分割予定ラインＬを赤外線カメラ１３で撮像可能としたことで、金属膜除去ステップＳＴ６において分割予定ラインＬに沿って金属膜Ｆを除去する事が出来る。これにより、加工方法は、金属膜Ｆを分割予定ラインＬに沿って除去し遮蔽膜として利用する事で、マスクを別途用意することなくプラズマエッチングにより分割ステップＳＴ７を実施できるという効果を奏する。その結果、実施形態１に係る加工方法は、裏面ＷＲに金属膜Ｆが被覆されたウエーハＷをコストを高騰させることなく、デバイスチップＤＴに分割することができるという効果を奏する。
〔実施形態２〕
実施形態２に係るウエーハの加工方法を図面を参照して説明する。図１９は、実施形態２に係るウエーハの加工方法の流れを示すフローチャートである。図２０は、図１９に示されたウエーハの加工方法の保護部材貼着ステップを示す斜視図である。図２１は、図１９に示されたウエーハの加工方法の貼り替えステップを示す斜視図である。図２２は、図１９に示されたウエーハの加工方法の貼り替えステップの表面から保護部材を剥がす状態を示す斜視図である。図２３は、図１９に示されたウエーハの加工方法の機能層除去ステップを示す斜視図である。図２４は、図１９に示されたウエーハの加工方法の機能層除去ステップを示す断面図である。図２５は、図１９に示されたウエーハの加工方法の分割ステップを示す斜視図である。図２６は、図１９に示されたウエーハの加工方法の分割ステップ前のウエーハの断面図である。図２７は、図１９に示されたウエーハの加工方法の分割ステップ後のウエーハの断面図である。なお、図１９から図２７は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るウエーハの加工方法（以下、単に加工方法と記す）の加工対象のウエーハＷの機能層ＦＬは、パッシベーション膜である。実施形態２に係る加工方法は、図１９に示すように、保護部材貼着ステップＳＴ３Ａと、外周金属膜除去ステップＳＴ４と、アライメントステップＳＴ５Ａと、金属膜除去ステップＳＴ６と、貼り替えステップＳＴ１０と、機能層除去ステップＳＴ１１と、分割ステップＳＴ１２とを備える。
保護部材貼着ステップＳＴ３Ａは、図２０に示すように、分割予定ラインＬ上の機能層ＦＬが除去されていない状態、即ち、分割予定ラインＬ上に機能層ＦＬが形成されているウエーハＷの表面ＷＳ側に保護部材Ｐ２を貼着する。貼り替えステップＳＴ１０は、外周金属膜除去ステップＳＴ４、アライメントステップＳＴ５及び金属膜除去ステップＳＴ６を順に実施した後に、図２１に示すように、ウエーハＷの分割予定ラインＬに沿って金属膜Ｆが除去されたウエーハＷの裏面ＷＲ側に保護部材Ｐ１を貼着した後、図２２に示すように、表面ＷＳに貼着された保護部材Ｐ２を剥がす。
機能層除去ステップＳＴ１１は、貼り替えステップＳＴ１０を実施した後に、分割ステップＳＴ１２を実施する前に、ウエーハＷの表面ＷＳにポリビニルアルコール又はポリビニルピロリドンを含む水溶性樹脂により構成される図示しない保護膜を形成し、保護部材Ｐ１を介してウエーハＷの裏面ＷＲ側をレーザ加工機１０のチャックテーブル１１に吸引保持する。機能層除去ステップＳＴ１１は、図２３及び図２４に示すように、レーザ加工機１０のレーザ光照射ユニット１２を分割予定ラインＬに沿って移動させながらレーザ光照射ユニット１２からレーザ光ＬＲを分割予定ラインＬに照射して、分割予定ラインＬの機能層ＦＬにアブレーション加工を施す。
機能層除去ステップＳＴ１１は、機能層ＦＬにアブレーション加工を施した後、図示しない保護膜を除去して、分割予定ラインＬの基板Ｓの表面ＷＳを露出させる。実施形態２において、機能層除去ステップＳＴ１１は、分割予定ラインＬにレーザ光ＬＲを照射して、アブレーション加工を施して、分割予定ラインＬの基板Ｓの表面ＷＳを露出しているが、本発明は、これに限定されず、分割予定ラインＬに切削ブレードを用いた切削加工を施して、分割予定ラインＬの機能層ＦＬを除去して、分割予定ラインＬの基板Ｓの表面ＷＳを露出させても良い。
機能層除去ステップＳＴ１１は、分割ステップＳＴ１２を実施する前に、基板Ｓの表面ＷＳでデバイスＤを構成するパッシベーション膜である機能層ＦＬを分割予定ラインＬに沿って除去する除去ステップである。分割ステップＳＴ１２は、プラズマエッチンングにより基板Ｓに表面ＷＳ側から裏面ＷＲに延びる分割溝ＤＤを形成して、ウエーハＷを個々のデバイスチップＤＴに分割するステップである。分割ステップＳＴ１２では、図２５及び図２６に示すように、保護部材Ｐ１を介してウエーハＷの裏面ＷＲ側をエッチング装置３０の高周波電源に接続された下部電極上の吸着保護部材３１に静電気力で吸着、保持し、下部電極内の冷却通路に冷媒を循環させ、ハウジング内の雰囲気を真空排気し、ガス供給手段から高周波電源に接続された上部電極３２の噴出口を通してウエーハＷの表面ＷＳ側に向けて供給する。分割ステップＳＴ１２では、エッチングガスを供給した状態で、高周波電源から上部電極３２に高周波電力を印加する。これにより、分割ステップＳＴ１２では、下部電極２４と上部電極３２との間にプラズマが発生し、下部電極２４に高周波電源から高周波電力を供給してプラズマ中のイオンをウエーハＷに引き込み、パッシベーション膜である機能層ＦＬを遮蔽膜にして、基板Ｓにプラズマエッチングを実施する。
ウエーハＷの分割予定ラインＬの基板Ｓが露出しているために、分割ステップＳＴ１２では、分割予定ラインＬで露出した基板Ｓがエッチングされ、分割予定ラインＬに表面ＷＳから裏面ＷＲに延びる分割溝ＤＤが形成される。実施形態２において、図２７に示すように、分割溝ＤＤが裏面ＷＲに到達する時間、エッチングを行った後、分割ステップＳＴ１２を終了するが、本発明は、分割ステップＳＴ１２において形成される分割溝ＤＤは、裏面ＷＲに到達しなくても良い。個々のデバイスチップＤＴに分割されたウエーハＷは、エッチング装置３０のハウジング外に搬送され、個々のデバイスチップＤＴが、保護部材Ｐ１からピックアップされる。
実施形態２に係る加工方法は、実施形態１と同様に、外周金属膜除去ステップＳＴ４において裏面ＷＲに形成された金属膜Ｆを外周縁に沿って除去し、アライメントステップＳＴ５において表面ＷＳの分割予定ラインＬを赤外線カメラ１３で撮像可能としたことで、金属膜除去ステップＳＴ６において分割予定ラインＬに沿って金属膜Ｆを除去する事が出来る。これにより、実施形態２に係る加工方法は、パッシベーション膜である機能層ＦＬを分割予定ラインＬに沿って除去し遮蔽膜として利用する事で、マスクを別途用意するこなくプラズマエッチングにより分割ステップＳＴ１２を実施できるという効果を奏する。その結果、実施形態２に係る加工方法は、裏面ＷＲに金属膜Ｆが被覆されたウエーハＷをコストを高騰させることなく、デバイスチップＤＴに分割することができるという効果を奏する。
また、実施形態２に係る加工方法は、パッシベーション膜である機能層ＦＬを遮蔽膜にしてプラズマダイシングしても、裏面ＷＲの分割予定ラインＬに重なる金属膜Ｆが予め除去されているので、ウエーハＷの分割を金属膜Ｆにより阻害されることがないという効果を奏する。その結果、実施形態１に係る加工方法は、裏面ＷＲに金属膜Ｆが被覆されたウエーハＷをコストを高騰させることなく、デバイスチップＤＴに分割することができるという効果を奏する。
なお、本発明は、上記実施形態及び変形例に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明は、保護部材Ｐ１を貼る裏面保護部材貼着ステップＳＴ１を実施し、機能層除去ステップＳＴ２を実施した後、保護部材Ｐ２に貼り替える保護部材貼着ステップＳＴ３を実施し、外周金属膜除去ステップＳＴ４、アライメントステップＳＴ５、金属膜除去ステップＳＴ６を実施し、更に貼り替えステップを行った後、実施形態２の分割ステップ１２に進んでも良い。この場合、外周金属膜除去ステップＳＴ４で外周の厚さが薄くなり、金属膜除去ステップＳＴ６でレーザ光ＬＲの焦点位置が変動してしまう恐れがない、という効果を奏する。
１３ 赤外線カメラ
２１ チャックテーブル
Ｐ２ 保護部材
Ｗ ウエーハ
ＷＳ 表面
ＷＲ 裏面
Ｌ 分割予定ライン
ＬＲ レーザ光
Ｄ デバイス
ＤＴ デバイスチップ
Ｓ 基板
Ｆ 金属膜
ＦＬ 機能層（パッシベーション膜）
ＳＴ３，ＳＴ３Ａ 保護部材貼着ステップ
ＳＴ４ 外周金属膜除去ステップ
ＳＴ５ アライメントステップ
ＳＴ６ 金属膜除去ステップ
ＳＴ７，ＳＴ１２ 分割ステップ
ＳＴ１１ 機能層除去ステップ（除去ステップ）

Claims (2)

  1. 複数の分割予定ラインによって区画され複数のデバイスが基板の表面に形成され、基板の裏面に金属膜が被覆されたウエーハの加工方法であって、
    ウエーハの表面に保護部材を貼着する保護部材貼着ステップと、
    該保護部材側をチャックテーブルで保持し、ウエーハの裏面の金属膜をウエーハの外周縁に沿って除去し、外周縁で基板を露出させる外周金属膜除去ステップと、
    外周縁で露出した基板越しに赤外線カメラで表面側の分割予定ラインを検出し、アライメントを行うアライメントステップと、
    該アライメントステップで検出した該分割予定ラインに沿って、裏面の該金属膜を除去する金属膜除去ステップと、
    該金属膜除去ステップを実施した後に、プラズマエッチングにより該基板に分割溝を形成してウエーハを個々のデバイスチップに分割する分割ステップと、
    該保護部材貼着ステップを実施する前に、基板の表面に積層された機能層を該分割予定ラインに沿って除去する機能層除去ステップと、を備えることを特徴とするウエーハの加工方法。
  2. 該分割ステップでは、該金属膜を遮蔽膜にして該基板にプラズマエッチングを実施する事を特徴とする請求項１に記載のウエーハの加工方法。
JP2016172887A 2016-09-05 2016-09-05 ウエーハの加工方法 Active JP6822802B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016172887A JP6822802B2 (ja) 2016-09-05 2016-09-05 ウエーハの加工方法
US15/679,407 US10083867B2 (en) 2016-09-05 2017-08-17 Method of processing a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016172887A JP6822802B2 (ja) 2016-09-05 2016-09-05 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2018041765A JP2018041765A (ja) 2018-03-15
JP6822802B2 true JP6822802B2 (ja) 2021-01-27

Family

ID=61281704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016172887A Active JP6822802B2 (ja) 2016-09-05 2016-09-05 ウエーハの加工方法

Country Status (2)

Country Link
US (1) US10083867B2 (ja)
JP (1) JP6822802B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387145B2 (en) * 2018-09-19 2022-07-12 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods
JP2020096057A (ja) * 2018-12-11 2020-06-18 株式会社ディスコ ウェーハの加工方法
JP2020098827A (ja) * 2018-12-17 2020-06-25 株式会社ディスコ ウエーハの加工方法
JP2020113614A (ja) * 2019-01-10 2020-07-27 株式会社ディスコ ウェーハの加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP4286497B2 (ja) * 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP2006294913A (ja) * 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4749849B2 (ja) * 2005-11-28 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
KR100869746B1 (ko) * 2007-07-13 2008-11-21 주식회사 동부하이텍 반도체 소자의 누설전류 모니터링 테그 및 그 제조방법
JP5493275B2 (ja) * 2008-02-27 2014-05-14 富士電機株式会社 半導体装置の製造方法
JP5509057B2 (ja) * 2010-12-20 2014-06-04 パナソニック株式会社 半導体チップの製造方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9196534B2 (en) * 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
JP6325421B2 (ja) * 2014-11-14 2018-05-16 株式会社東芝 デバイスの製造方法
US9627259B2 (en) * 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device

Also Published As

Publication number Publication date
JP2018041765A (ja) 2018-03-15
US20180068895A1 (en) 2018-03-08
US10083867B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6822802B2 (ja) ウエーハの加工方法
US20140141596A1 (en) Wafer processing method
JP6770858B2 (ja) 分割方法
JP2006269897A (ja) ウエーハのレーザー加工方法
JP2008098228A (ja) 半導体チップの製造方法
JP2017107921A (ja) ウエーハの加工方法
KR102177678B1 (ko) 웨이퍼의 가공 방법
US20190122928A1 (en) Wafer processing method
JP2010212608A (ja) ウエーハの加工方法
KR20230004254A (ko) 칩의 제조 방법
JP5995599B2 (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP6689154B2 (ja) デバイスウエーハの加工方法
JP6314047B2 (ja) ウエーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
CN111312658A (zh) 晶片的加工方法
JP6684183B2 (ja) デバイスウエーハの加工方法
US11024542B2 (en) Manufacturing method of device chip
JP7207969B2 (ja) ウエーハの加工方法
JP5995597B2 (ja) ウエーハの加工方法
JP7138001B2 (ja) 加工条件選定方法
JP6965126B2 (ja) 被加工物の加工方法
JP2018018907A (ja) デバイスウエーハの加工方法
JP2023006794A (ja) 製造方法
JP2020061500A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210107

R150 Certificate of patent or registration of utility model

Ref document number: 6822802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150