CN111312658A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN111312658A
CN111312658A CN201911247785.1A CN201911247785A CN111312658A CN 111312658 A CN111312658 A CN 111312658A CN 201911247785 A CN201911247785 A CN 201911247785A CN 111312658 A CN111312658 A CN 111312658A
Authority
CN
China
Prior art keywords
wafer
device layer
etching
front surface
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911247785.1A
Other languages
English (en)
Other versions
CN111312658B (zh
Inventor
若原匡俊
卡尔·普利瓦西尔
朴美玉
小田中健太郎
尾上若奈
蓝丽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111312658A publication Critical patent/CN111312658A/zh
Application granted granted Critical
Publication of CN111312658B publication Critical patent/CN111312658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

提供晶片的加工方法，能够抑制器件的破损，并且能够将晶片分割成各个器件。晶片的加工方法包含如下的步骤：掩模形成步骤，在晶片的背面上形成掩模，该掩模用于从晶片的背面侧在基材上形成沿着间隔道的蚀刻槽；等离子蚀刻步骤，在实施了掩模形成步骤之后，隔着掩模从晶片的背面侧实施等离子蚀刻，在基材上形成沿着间隔道的多个蚀刻槽；以及器件层激光加工步骤，在实施等离子蚀刻步骤和掩模形成步骤之前，从晶片的正面侧沿着间隔道对器件层照射激光束，形成与蚀刻槽对应的器件层分割槽。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，该晶片具有基材和层叠在基材的正面上的器件层，在由交叉的多条间隔道划分的各区域内分别形成有器件。
背景技术
出于缩小作为间隔道设定的宽度从而增加每个晶片的器件的数量的目的，或者为了缩短加工时间，提出了所谓的等离子切割，利用等离子蚀刻将晶片分割成各个器件芯片(例如参照专利文献1)。
专利文献1：日本特开2006-114825号公报
但是，专利文献1所示的加工方法存在如下的问题：在形成有器件的晶片中，构成器件的包含电路层(金属层)和绝缘层的器件层也存在于间隔道上，因此当使用适合对硅(基材)进行蚀刻的蚀刻气体时，对间隔道上的器件层进行蚀刻是非常难的。
另外，专利文献1所示的加工方法还存在如下的可能：在从晶片的正面侧进行等离子切割的情况下，当掩模的厚度形成得不均匀时，在掩模薄的区域中，掩模在等离子蚀刻中被去除，晶片正面露出而会损伤器件。
发明内容
由此，本发明的目的在于提供晶片的加工方法，能够抑制器件的破损，并且能够将晶片分割成各个器件芯片。
根据本发明，提供晶片的加工方法，该晶片具有基材和层叠在该基材的正面上的器件层，在由交叉的多条间隔道划分的各区域内分别形成有器件，其中，该晶片的加工方法具有如下的步骤：掩模形成步骤，在晶片的背面上形成掩模，该掩模用于从晶片的背面侧在该基材上形成沿着该间隔道的蚀刻槽；等离子蚀刻步骤，在实施了该掩模形成步骤之后，隔着该掩模从晶片的该背面侧实施等离子蚀刻，在该基材上形成沿着该间隔道的多个蚀刻槽；以及器件层激光加工步骤，在实施该等离子蚀刻步骤和该掩模形成步骤之前，从晶片的正面侧沿着该间隔道对该器件层照射激光束，形成与该蚀刻槽对应的器件层分割槽。
优选该基材的正面上的该蚀刻槽的槽宽比该器件层的下表面上的该器件层分割槽的宽度宽。
优选该器件层分割槽是在该蚀刻槽的槽宽的两端沿着该间隔道的两条分割槽。
优选在所述晶片的加工方法中还具有如下的步骤：正面保护部件配设步骤，在实施了该器件层激光加工步骤之后，在晶片的该正面上配设正面保护部件；以及转移步骤，在实施了该等离子蚀刻步骤之后，在晶片的该背面上配设支承部件，并且将该正面保护部件从晶片的该正面去除。
本发明的晶片的加工方法起到如下的效果：能够抑制器件的破损，并且能够将晶片分割成各个器件芯片。
附图说明
图1是示出第1实施方式的晶片的加工方法的加工对象的晶片的一例的立体图。
图2是沿着图1中的II-II线的晶片的主要部分的剖视图。
图3是示出第1实施方式的晶片的加工方法的流程的流程图。
图4是将图3所示的晶片的加工方法的器件层激光加工步骤以局部剖面示意性示出的侧视图。
图5是示出图3所示的晶片的加工方法的器件层激光加工步骤后的晶片的主要部分的俯视图。
图6是沿着图5中的VI-VI线的晶片的主要部分的剖视图。
图7是将图6中的VII部放大而示出的剖视图。
图8是示出图3所示的晶片的加工方法的正面保护部件配设步骤后的晶片的一例的立体图。
图9是示意性示出在图3所示的晶片的加工方法的掩模形成步骤中将水溶性树脂的溶液包覆在晶片的背面上的状态的侧剖视图。
图10是在图3所示的晶片的加工方法的掩模形成步骤中通过水溶性树脂包覆背面的晶片的主要部分的剖视图。
图11是示意性示出在图3所示的晶片的加工方法的掩模形成步骤中对水溶性树脂照射激光束的状态的剖视图。
图12是图3所示的晶片的加工方法的掩模形成步骤后的晶片的主要部分的剖视图。
图13是示出在图3所示的晶片的加工方法的等离子蚀刻步骤中使用的蚀刻装置的结构的剖视图。
图14是示意性示出图3所示的晶片的加工方法的等离子蚀刻步骤后的晶片的主要部分的剖视图。
图15是将图14中的XV部放大而示意性示出的剖视图。
图16是示意性示出图3所示的晶片的加工方法的掩模去除步骤的侧剖视图。
图17是示意性示出图3所示的晶片的加工方法的拾取步骤的剖视图。
图18是将图17中的XVIII部放大而示出的剖视图。
图19是示出第2实施方式的晶片的加工方法的流程的流程图。
图20是示出图19所示的晶片的加工方法的转移步骤的立体图。
图21是沿着图20中的XXI-XXI线的晶片的主要部分的剖视图。
图22是示意性示出图19所示的晶片的加工方法的拾取步骤的剖视图。
图23是示出第1实施方式和第2实施方式的变形例的晶片的加工方法的器件层激光加工步骤后的晶片的主要部分的剖视图。
图24是本发明品的晶片的掩模形成步骤后的主要部分的剖视图。
图25是比较例的晶片的掩模形成步骤后的主要部分的剖视图。
标号说明
1：晶片；2：基材；3：正面；4：器件层；5：间隔道；6：器件；7：背面；10：蚀刻槽；11：槽宽；20：器件层分割槽；22：距离(器件层分割槽的宽度)；22-1：宽度；31：激光束；40：掩模；200：粘接带(正面保护部件)；220：粘接带(支承部件)；ST1：器件层激光加工步骤；ST2：正面保护部件配设步骤；ST3：掩模形成步骤；ST4：等离子蚀刻步骤；ST10：转移步骤。
具体实施方式
以下，参照附图对本发明实施方式进行详细说明。本发明并不被以下实施方式所记载的内容限定。另外，在以下所记载的构成要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，可以在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
[第1实施方式]
根据附图对本发明的第1实施方式的晶片的加工方法进行说明。图1是示出第1实施方式的晶片的加工方法的加工对象的晶片的一例的立体图。图2是沿着图1中的II-II线的晶片的主要部分的剖视图。图3是示出第1实施方式的晶片的加工方法的流程的流程图。
第1实施方式的晶片的加工方法是图1所示的晶片1的加工方法。在第1实施方式中，晶片1是以硅、蓝宝石或砷化镓等作为基材2的圆板状的半导体晶片或光器件晶片。如图1和图2所示，晶片1具有基材2和层叠在基材2的正面3上的器件层4。另外，晶片1在基材的正面3上的由交叉(在第1实施方式中为垂直)的多条间隔道5划分的各区域内分别形成有器件6。
器件6是IC(Integrated Circuit，集成电路)或LSI(Large Scale Integration，大规模集成)等。在第1实施方式中，器件层4构成器件6。器件层4具有由构成器件6的电路的金属等构成的电路层以及低介电常数绝缘膜(以下称为Low-k膜)等具有绝缘性的绝缘层，电路层和绝缘层相互层叠。即，器件6是由金属等构成的形成电路的电路层和对电路层进行支承的Low-k膜等绝缘层层叠而构成的。Low-k膜等绝缘层是作为层间绝缘膜使用的膜。
第1实施方式的晶片的加工方法是沿着各间隔道5将晶片1分割成各个器件6的方法。如图3所示，晶片的加工方法具有：器件层激光加工步骤ST1、正面保护部件配设步骤ST2、掩模形成步骤ST3、等离子蚀刻步骤ST4、掩模去除步骤ST5以及拾取步骤ST6。
(器件层激光加工步骤)
图4是将图3所示的晶片的加工方法的器件层激光加工步骤以局部剖视示意性示出的侧视图。图5是示出图3所示的晶片的加工方法的器件层激光加工步骤后的晶片的主要部分的俯视图。图6是沿着图5中的VI-VI线的晶片的主要部分的剖视图。图7是将图6中的VII部放大而示出的剖视图。
器件层激光加工步骤ST1是在实施等离子蚀刻步骤ST4和掩模形成步骤ST3之前从晶片1的基材2的正面3侧沿着间隔道5对器件层4照射激光束31(图4所示)而形成与等离子蚀刻步骤ST4中要形成的蚀刻槽10(图5等所示)对应的器件层分割槽20(图5等所示)的步骤。在器件层激光加工步骤ST1中，图4所示的激光加工装置30将晶片1的基材2的背面7侧吸引保持于卡盘工作台32的保持面33上，利用未图示的拍摄单元对卡盘工作台32所保持的晶片1进行拍摄，执行对准，进行晶片1和照射激光束31的激光束照射单元34的对位。
在器件层激光加工步骤ST1中，激光加工装置30一边使卡盘工作台32和激光束照射单元34沿着间隔道5相对地移动，一边如图4所示那样从激光束照射单元34对各间隔道5照射对于晶片1具有吸收性的波长的激光束31。在第1实施方式中，在器件层激光加工步骤ST1中，激光加工装置30对各间隔道5的宽度方向的两端部分别照射激光束31。在第1实施方式中，在器件层激光加工步骤ST1中，激光加工装置30依次对所有的间隔道5的宽度方向的两端部分别照射激光束310，对所有的间隔道5的宽度方向的两端部实施烧蚀加工。
在器件层激光加工步骤ST1中，如图5、图6以及图7所示，激光加工装置30分别将各间隔道5的宽度方向的两端部的至少器件层4去除，从而形成使所有的间隔道5的两端部的基材2露出的器件层分割槽20。即，在第1实施方式中，在器件层激光加工步骤ST1中，激光加工装置30在各间隔道5上形成两条器件层分割槽20。在第1实施方式中，器件层分割槽20是在基材2的正面3上的蚀刻槽10的槽宽11的两端将沿着间隔道5的器件层4分割的两条分割槽。
器件层分割槽20沿着间隔道5的长度方向呈直线状形成，在第1实施方式中，也将基材2的一部分去除。另外，在第1实施方式中，各间隔道5的两条器件层分割槽20形成于距离各间隔道5的宽度方向中央的距离相等的位置，槽底间的距离21即烧蚀加工时的激光束31的聚光点间的距离21比基材2的正面3上的蚀刻槽10的槽宽11窄。另外，在第1实施方式中，基材2的正面3上的蚀刻槽10的槽宽11比器件层4的下表面上的两条器件层分割槽20的彼此分开的缘部间的距离22宽。另外，在第1实施方式中，器件层4的下表面上的两条器件层分割槽20的彼此分开的缘部间的距离22相当于形成于各间隔道5的器件层分割槽20的宽度。
另外，在第1实施方式中，激光加工装置30按照如下方式设定激光束31的聚光点的位置：使基材2的正面3上的蚀刻槽10的槽宽11与器件层4的下表面上的两条器件层分割槽20的彼此分开的缘部间的距离22之差超过0μm且为30μm以下。
另外，在第1实施方式中，作为器件层激光加工步骤ST1的加工条件的激光束31的波长为355nm，激光束31的输出为2.5W，激光束31的重复频率为150kHz，激光束照射单元34和晶片1的相对移动速度为400mm/sec。当在晶片1的所有的间隔道5上形成两条器件层分割槽20时，晶片的加工方法进入至正面保护部件配设步骤ST2。
(正面保护部件配设步骤)
图8是示出图3所示的晶片的加工方法的正面保护部件配设步骤后的晶片的一例的立体图。正面保护部件配设步骤ST2是在实施了器件层激光加工步骤ST1之后在晶片1的基材2的正面3侧配设作为正面保护部件的粘接带200的步骤。
在第1实施方式中，如图8所示，正面保护部件配设步骤ST2将直径大于晶片1的粘接带200粘贴于器件层4侧，在粘接带200的外周缘粘贴环状框架210。如图10等所示，粘接带200具有：基材层201，其由绝缘性的合成树脂构成；以及糊料层202，其层叠在基材层201的正面上，具有粘接性。另外，图8省略了器件层分割槽20。在第1实施方式中，使用直径大于晶片1的粘接带200作为正面保护部件，但在本发明中，正面保护部件不限于粘接带200，也可以是与晶片1直径相同且具有基材层201和糊料层202的粘接带，也可以是由与晶片1直径相同的圆板状且硬质的材料构成的硬板。当在晶片1的正面3侧粘贴粘接带200时，晶片的加工方法进入至掩模形成步骤ST3。
(掩模形成步骤)
图9是示意性示出在图3所示的晶片的加工方法的掩模形成步骤中将水溶性树脂的溶液包覆在晶片的背面上的状态的侧剖视图。图10是在图3所示的晶片的加工方法的掩模形成步骤中通过水溶性树脂包覆背面的晶片的主要部分的剖视图。图11是示意性示出在图3所示的晶片的加工方法的掩模形成步骤中对水溶性树脂照射激光束的状态的剖视图。图12是图3所示的晶片的加工方法的掩模形成步骤后的晶片的主要部分的剖视图。
掩模形成步骤ST3是在晶片1的背面7上形成用于在等离子蚀刻步骤ST4中从晶片的背面7侧在基材2上形成沿着间隔道5的蚀刻槽10的掩模40(图12所示)的步骤。在第1实施方式中，在掩模形成步骤ST3中，如图9所示，包覆清洗装置50将晶片1的正面3侧隔着粘接带200而吸引保持在旋转工作台51的保持面52上，利用旋转工作台51的周围的夹持部53对环状框架210进行夹持。
在掩模形成步骤ST3中，包覆清洗装置50一边使旋转工作台51绕轴心旋转，一边从水溶性树脂液提供喷嘴54向晶片1的基材2的正面3侧涂布水溶性树脂的溶液41。水溶性树脂的溶液41包含聚乙烯醇(polyvinyl alcohol：PVA)或聚乙烯吡咯烷酮(polyvinylpyrrolidone：PVP)等水溶性的液态的树脂。
在掩模形成步骤ST3中，包覆清洗装置50在对晶片1的基材2的背面7上涂布了水溶性树脂的溶液41之后，对溶液41进行干燥或加热而使其硬化，如图10所示，将晶片1的基材2的整个背面7通过溶液41硬化而构成的水溶性树脂42包覆。在掩模形成步骤ST3中，当包覆清洗装置50将晶片1的整个背面7通过水溶性树脂42包覆时，解除旋转工作台51对晶片1的吸引保持以及夹持部53对环状框架210的夹持。
掩模形成步骤ST3中，图11所示的激光加工装置60将晶片1的基材2的正面3侧隔着粘接带200而吸引保持于卡盘工作台62的保持面63上，利用未图示的红外线相机对卡盘工作台62所保持的晶片1进行拍摄，检测到间隔道5，执行对准，进行晶片1和照射激光束61的激光束照射单元64的对位。
在掩模形成步骤ST3中，激光加工装置60一边使卡盘工作台62和激光束照射单元64沿着间隔道5相对地移动，一边如图11所示那样从激光束照射单元64对各间隔道5的宽度方向的中央的水溶性树脂42照射对于水溶性树脂42具有吸收性的波长的激光束61。在第1实施方式中，在掩模形成步骤ST3中，激光加工装置60对所有的间隔道5的宽度方向的中央的水溶性树脂42照射激光束61而对所有的间隔道5的宽度方向的中央的水溶性树脂42实施烧蚀加工。
在掩模形成步骤ST3中，如图12所示，激光加工装置60将各间隔道5的宽度方向的中央的水溶性树脂42去除而在水溶性树脂42上形成使所有的间隔道5的宽度方向的中央的基材2的背面7露出的基材露出槽43。形成有基材露出槽43的水溶性树脂42成为对于在等离子蚀刻步骤ST4中使用的等离子具有耐性的掩模40。基材露出槽43形成于各间隔道5的宽度方向的中央，沿着间隔道5呈直线状形成。
另外，在第1实施方式中，基材露出槽43的槽宽即基材2的背面7上的蚀刻槽10的槽宽12比上述距离21宽且比距离22窄。当在晶片1的所有的间隔道5的宽度方向的中央的水溶性树脂42形成基材露出槽43而使水溶性树脂42成为掩模40时，晶片的加工方法进入至等离子蚀刻步骤ST4。这样，掩模形成步骤ST3中，在基材2的正面3上的蚀刻槽10的槽宽11与器件层4的下表面上的两条器件层分割槽20的彼此分开的缘部间的距离22之差超过0μm且为30μm以下的位置形成基材露出槽43。
(等离子蚀刻步骤)
图13是示出在图3所示的晶片的加工方法的等离子蚀刻步骤中使用的蚀刻装置的结构的剖视图。图14是示意性示出图3所示的晶片的加工方法的等离子蚀刻步骤后的晶片的主要部分的剖视图。图15是将图14中的XV部放大而示意性示出的剖视图。
等离子蚀刻步骤ST4是在实施了掩模形成步骤ST3之后隔着掩模40从晶片1的基材2的背面7侧实施等离子蚀刻而在基材2上形成沿着间隔道5的多个蚀刻槽10的步骤。在第1实施方式中，在等离子蚀刻步骤ST4中，图13所示的蚀刻装置70将闸阀71打开，从搬入搬出口72将晶片1搬入至腔室73内，将晶片1的正面3侧隔着粘接带200而静电保持于静电卡盘(ESC：Electrostatic chuck)74上。另外，蚀刻装置70在将晶片1静电保持于静电卡盘74时经由匹配器75将偏压高频电源76的电力提供至静电卡盘74的电极77。
并且，在等离子蚀刻步骤ST4中，交替重复进行如下的蚀刻步骤和被膜堆积步骤：在蚀刻步骤中，蚀刻装置70通过排气装置79经由排气管78而将腔室73内减压至规定的压力，使静电卡盘74的温度成为不从粘接带200产生气体的规定的温度，对在基材露出槽43的底部露出的基材2进行蚀刻，在背面7侧形成蚀刻槽10，并且使蚀刻槽10朝向正面3行进，被膜堆积步骤接着蚀刻步骤而使被膜堆积在蚀刻槽10的内表面上。另外，被膜堆积步骤后的蚀刻步骤将蚀刻槽10的槽底的被膜去除而对蚀刻槽10的槽底进行蚀刻。这样，等离子蚀刻步骤ST4利用所谓的BOSCH法对晶片1进行等离子蚀刻。即，晶片的加工方法在等离子蚀刻步骤ST4中通过所谓的等离子切割将晶片1分割成各个器件6。
另外，在蚀刻步骤中，蚀刻装置70从气体提供部80将作为蚀刻气体的SF6气体经由气体配管81和气体导入口82而从气体喷出头83的气体喷出部84喷射。并且，蚀刻装置70在提供了等离子产生用的SF6气体的状态下，经由匹配器85而从高频电源86对气体喷出头83施加维持产生等离子的高频电力，从高频电源86对静电卡盘74施加用于引入离子的高频电力。由此，在静电卡盘74与气体喷出头83之间的空间产生由SF6气体构成的具有各向同性的等离子，该等离子通过基材露出槽43而被引入至晶片1的基材2，对基材露出槽43的槽底和蚀刻槽10的槽底进行蚀刻，使蚀刻槽10朝向晶片1的基材2的正面3行进。
另外，在被膜堆积步骤中，蚀刻装置70从气体提供部80将作为堆积性气体的C4F8气体从气体喷出头83的多个气体喷出部84朝向静电卡盘74所保持的晶片1喷出。并且，蚀刻装置70在提供了等离子产生用的C4F8气体的状态下，从高频电源86对气体喷出头83施加维持产生等离子的高频电力，从高频电源86对静电卡盘74施加用于引入离子的高频电力。由此，在静电卡盘74与气体喷出头83之间的空间产生由C4F8气体构成的等离子，该等离子被引入至晶片1的基材2，使被膜堆积在蚀刻槽10的内表面上。
在等离子蚀刻步骤ST5中，蚀刻装置70预先根据晶片1的基材2的厚度而设定重复进行蚀刻步骤和被膜堆积步骤的次数。在等离子蚀刻步骤ST5中，重复进行了预先设定的次数的蚀刻步骤和被膜堆积步骤的晶片1如图14和图15所示那样蚀刻槽10到达基材2的正面3侧，由于在等离子蚀刻步骤ST4前形成有器件层分割槽20，因此分割成各个器件6。
另外，等离子蚀刻中，通常在蚀刻槽10的内表面上形成与重复进行蚀刻步骤和被膜堆积步骤的次数对应的阶梯差，但在本说明书所附的附图中，在图14和图14以后的图中省略了形成于蚀刻槽10的内表面的阶梯差。另外，在等离子蚀刻中，随着蚀刻的进行，蚀刻槽10的槽宽慢慢增加或减少(在第1实施方式中，随着蚀刻的进行，蚀刻槽10的槽宽慢慢增加)，但本说明书所附的附图中，在图14和图14以后的图中，使蚀刻槽10的槽宽恒定而示出。
在第1实施方式中，等离子蚀刻步骤ST4后的晶片1如图15所示那样基材2的正面3上的蚀刻槽10的槽宽11比器件层4的下表面上的上述距离22宽。另外，在第1实施方式中，槽宽11与距离22之差超过0μm且为30μm以下。
另外，在第1实施方式中，在等离子蚀刻步骤ST4中，使用了图13所示的蚀刻装置70，但在本发明中，在等离子蚀刻步骤ST4中使用的蚀刻装置不限于图13所示的蚀刻装置70。当将晶片1的基材2分割时，晶片的加工方法进入至掩模去除步骤ST5。
(掩模去除步骤)
图16是示意性示出图3所示的晶片的加工方法的掩模去除步骤的侧剖视图。掩模去除步骤ST5是在等离子蚀刻步骤ST4之后将掩模40去除的步骤。
在第1实施方式中，在掩模去除步骤ST5中，如图16所示，包覆清洗装置50与掩模形成步骤ST3中同样地保持晶片1，一边使旋转工作台51绕轴心旋转，一边从清洗水提供喷嘴56向晶片1的基材2的正面3侧涂布由纯水构成的清洗水57。
在掩模去除步骤ST5中，包覆清洗装置50通过旋转工作台51的旋转所产生的离心力而使清洗水57在背面7上向外周方向流动，将构成掩模40的水溶性树脂42去除，对晶片1的背面7进行清洗。在掩模去除步骤ST5中，包覆清洗装置50在提供规定时间的清洗水57而对晶片1的背面7进行清洗之后，使晶片1干燥，解除旋转工作台51的旋转、旋转工作台51对晶片1的吸引保持以及夹持部53对环状框架210的夹持，进入至拾取步骤ST6。
(拾取步骤)
图17是示意性示出图3所示的晶片的加工方法的拾取步骤的剖视图。图18是将图17中的XVIII部放大而示出的剖视图。拾取步骤ST6是将各个分割得到的器件6从粘接带200取下的步骤。
在拾取步骤ST6中，如图17所示，拾取装置90利用拾取器91一个一个地保持各个分割得到的器件6，从粘接带200剥离而取下。另外，在拾取步骤ST6中，拾取器91一个一个地保持器件6，因此各间隔道5的器件层4中的两条器件层分割槽20间的部分4-1如图17所示那样残留在粘接带200上。当从粘接带200上将所有的器件6去除时，晶片的加工方法结束。
上述的第1实施方式的晶片的加工方法在等离子蚀刻步骤ST4中从晶片1的基材2的背面7侧实施等离子蚀刻，因此在掩模40较薄的区域中，器件6不会在等离子蚀刻中露出，因此能够抑制器件6的破损。
另外，第1实施方式的晶片的加工方法在器件层激光加工步骤ST1中，在等离子蚀刻步骤ST4之前预先在各间隔道5的器件层4形成器件层分割槽20，由此，通过从背面7对基材2进行等离子蚀刻，能够在等离子蚀刻步骤ST4之后将晶片1分割成各个器件6。由此，第1实施方式的晶片的加工方法起到如下的效果：能够抑制器件6的破损，并且能够将晶片1分割成各个器件6。
另外，第1实施方式的晶片的加工方法在等离子蚀刻步骤ST4之后，基材2的正面3上的蚀刻槽10的槽宽11比器件层4的下表面上的上述距离22宽，因此利用等离子蚀刻将由于激光束31的照射而在基材2的器件层分割槽20之下生成的热影响区域去除。因此，第1实施方式的晶片的加工方法中，与基材2的正面3上的蚀刻槽10的槽宽11比器件层4的下表面上的上述距离22窄的情况相比，能够提高各个分割得到的器件6的抗弯强度。
另外，第1实施方式的晶片的加工方法在器件层激光加工步骤ST1中在器件层4的各间隔道5的宽度方向的两端部分别形成器件层分割槽20而在器件层4的各间隔道5上形成两条器件层分割槽20，因此在拾取步骤ST6中，各间隔道5的器件层4中的两条器件层分割槽20间的部分4-1残留在粘接带200上。其结果是，第1实施方式的晶片的加工方法能够减少去除部分4-1的工作。
另外，第1实施方式的晶片的加工方法中，基材2的正面3上的蚀刻槽10的槽宽11与器件层4的下表面上的上述距离22之差超过0μm且为30μm，因此各个分割得到的器件6的器件层4距离基材2的侧面的图18所示的突出量4-2超过0μm且为15μm以下。其结果是，晶片的加工方法能够使槽宽11比上述距离22宽而提高器件6的抗弯强度，并且能够将突出量4-2抑制为最小限度而抑制器件层4从基材2的侧面突出的部分的缺损从而抑制分割后的器件6的安装不良，并且在分割后的器件6中能够抑制器件层4从基材2剥离。
另外，第1实施方式的晶片的加工方法在器件层激光加工步骤ST1中在器件层4的各间隔道5的宽度方向的两端部分别形成器件层分割槽20而在器件层4的各间隔道5上形成两条器件层分割槽20，因此与形成一条器件层分割槽的情况相比，能够降低激光束31的输出。其结果是，晶片的加工方法能够通过进行一次晶片1和激光束照射单元34的相对移动而形成各条器件层分割槽20，能够抑制生产率的劣化，并且能够抑制由于激光束31的照射而在基材2的器件层分割槽20下生成的热影响区域。
[第2实施方式]
根据附图对本发明的第2实施方式的晶片的加工方法进行说明。图19是示出第2实施方式的晶片的加工方法的流程的流程图。图20是示出图19所示的晶片的加工方法的转移步骤的立体图。图21是沿着图20中的XXI-XXI线的晶片的主要部分的剖视图。图22是示意性示出图19所示的晶片的加工方法的拾取步骤的剖视图。另外，图19、图20、图21以及图22中，对与第1实施方式相同的部分标记相同的标号并省略了说明。
第2实施方式的晶片的加工方法如图19所示那样具有转移步骤ST10，除此以外，与第1实施方式相同。
转移步骤ST10是如下的步骤：在实施了等离子蚀刻步骤ST4和掩模去除步骤ST5之后，在晶片1的背面7上配设作为支承部件的粘接带220，并且从晶片1的正面3去除作为正面保护部件的粘接带200。
在第2实施方式中，如图20和图21所示，转移步骤ST10将直径大于晶片1的粘接带220粘贴于晶片1的基材2的背面7和环状框架210上，将粘接带200从晶片1的器件层4剥离而去除。如图21等所示，粘接带220具有：基材层221，其由绝缘性的合成树脂构成；以及糊料层222，其层叠在基材层221的正面上，具有粘接性。另外，在转移步骤ST10中，各间隔道5的器件层4中的两条器件层分割槽20间的部分4-1在粘贴于粘接带200的状态下从晶片1去除。
在第2实施方式中，使用直径大于晶片1的粘接带220作为支承部件，但在本发明中，支承部件不限于图20和图21所示支承部件，例如也可以是不向环状框架210粘贴的与晶片1直径相同且具有基材层221和糊料层222的粘接带。当从晶片1的正面3剥离粘接带200时，第2实施方式的晶片的加工方法进入至拾取步骤ST6。
在第2实施方式的晶片的加工方法的拾取步骤ST6中，如图22所示，拾取装置90将各个分割得到的器件6利用拾取器91一个一个地保持器件层4侧而从粘接带220剥离、取下。当从粘接带220上去除所有的器件6时，第2实施方式的晶片的加工方法结束。
第2实施方式的晶片的加工方法在等离子蚀刻步骤ST4中，从晶片1的基材2的背面7侧实施等离子蚀刻，因此能够抑制器件6的破损，并且在器件层激光加工步骤ST1中，预先在各间隔道5的器件层4形成器件层分割槽20，因此能够在等离子蚀刻步骤ST4之后将晶片1分割成各个器件6。由此，第2实施方式的晶片的加工方法与第1实施方式同样地起到如下的效果：能够抑制器件6的破损，并且能够将晶片1分割成各个器件6。
另外，第2实施方式的晶片的加工方法实施转移步骤ST10，因此能够将各间隔道5的器件层4中的两条器件层分割槽20间的部分4-1与粘接带200一起去除，能够减少去除该部分4-1的工作。
[变形例]
根据附图，对本发明的第1实施方式和第2实施方式的变形例的晶片的加工方法进行说明。图23是示出第1实施方式和第2实施方式的变形例的晶片的加工方法的器件层激光加工步骤后的晶片的主要部分的剖视图。另外，图23中，对与第1实施方式和第2实施方式相同的部分标记相同的标号并省略了说明。
变形例的晶片的加工方法中，器件层激光加工步骤ST1不同，除此以外，与第1实施方式和第2实施方式相同。在变形例的晶片的加工方法的器件层激光加工步骤ST1中，激光加工装置30将激光束31照射至各间隔道5的宽度方向的中央，如图23所示那样在器件层4的各间隔道5的宽度方向的中央形成作为将器件层4分割的分割槽的一条器件层分割槽20-1。
另外，在第2实施方式中，基材2的正面3上的蚀刻槽10的槽宽11比器件层4的下表面上的一条器件层分割槽20-1的宽度22-1宽。另外，在第2实施方式中，激光加工装置30按照在基材2的正面3上的蚀刻槽10的槽宽11与器件层4的下表面上的一条器件层分割槽20-1的宽度22-1之差超过0μm且为30μm以下的位置形成各器件层分割槽20-1的方式设定激光束31的聚光点的位置。
变形例的晶片的加工方法中，在等离子蚀刻步骤ST4中，从晶片1的基材2的背面7侧实施等离子蚀刻，因此能够抑制器件6的破损，并且在器件层激光加工步骤ST1中，预先在各间隔道5的器件层4形成器件层分割槽20-1，因此能够在等离子蚀刻步骤ST4之后将晶片1分割成各个器件6。由此，变形例的晶片的加工方法与第1实施方式和第2实施方式同样地起到如下的效果：能够抑制器件6的破损，并且能够将晶片1分割成各个器件6。
接着，本发明的发明人对第1实施方式的晶片的加工方法的效果进行了确认。在确认中，将图24所示的本发明品和图25所示的比较例的晶片1利用第2实施方式的晶片的加工方法分割成各个器件6，对分割得到的器件的抗弯强度进行测量。图24是本发明品的晶片的掩模形成步骤后的主要部分的剖视图。图25是比较例的晶片的掩模形成步骤后的主要部分的剖视图。另外，图24和图25中，对与第1实施方式相同的部分标记相同的标号并省略了说明。
如图24所示，本发明品中，掩模40的基材露出槽43的槽宽即基材2的背面7上的蚀刻槽10的槽宽12比上述距离21宽且比距离22窄，基材2的正面3上的蚀刻槽10的槽宽11比距离22宽。具体而言，本发明品使掩模40的基材露出槽43的槽宽即基材2的背面7上的蚀刻槽10的槽宽12为33μm、上述距离21为30μm、距离22为42μm，基材2的正面3上的蚀刻槽10的槽宽11为46μm。
如图25所示，比较例中，掩模40的基材露出槽43的槽宽即基材2的背面7上的蚀刻槽10的槽宽12比上述距离21、22窄。使基材2的正面3上的蚀刻槽10的槽宽11比距离21宽且比距离22窄。具体而言，比较例使掩模40的基材露出槽43的槽宽即基材2的背面7上的蚀刻槽10的槽宽12为30μm、上述距离21为40μm、距离22为52μm，使基材2的正面3上的蚀刻槽10的槽宽11为43μm。
本发明品和比较例中，均是在等离子蚀刻步骤ST4中随着蚀刻的行进，蚀刻槽10的宽度慢慢增加。本发明品和比较例中，对各个分割得到的器件6的抗弯强度进行测量，求出多个器件6的抗弯强度的平均值。比较例的器件6的抗弯强度的平均值为470MPa，与此相对，本发明品的器件6的抗弯强度的平均值为530MPa。由此可知，通过使掩模40的基材露出槽43的槽宽即基材2的背面7上的蚀刻槽10的槽宽12比上述距离21宽且比距离22窄，使基材2的正面3上的蚀刻槽10的槽宽11比距离22宽，能够提高器件6的抗弯强度。
另外，本发明的发明人改变上述突出量4-2而对第1实施方式的晶片的加工方法的效果进行了确认。将结果示于表1。表1的比较例1将突出量4-2设为0μm，本发明品1将突出量4-2设为1μm，本发明品2将突出量4-2设为15μm，比较例2将突出量4-2设为17μm。另外，表1中，将抗弯强度满足规定的强度的情况用圆(○)表示，将抗弯强度不满足规定的强度的情况用叉(×)表示。另外，表1中，将不存在以器件6的缺损或剥离为原因的安装不良或器件层的剥离的情况用圆表示，将存在安装不良或器件层的剥离的情况用叉表示。
【表1】
Figure BDA0002308181270000141
根据表1，比较例1的抗弯强度为叉，与此相对，本发明品1和本发明品2的抗弯强度为圆。由此，根据表1可知，通过使基材2的正面3上的蚀刻槽10的槽宽11比上述距离22宽且使基材2的正面3上的蚀刻槽10的槽宽11与上述距离22之差超过0μm且为30μm以下，能够提高器件6的抗弯强度。
另外，根据表1，比较例2中存在安装不良或器件层的剥离，与此相对，本发明品1和本发明品2不存在安装不良或器件层的剥离。由此，根据表1可知，通过使基材2的正面3上的蚀刻槽10的槽宽11比上述距离22宽且使基材2的正面3上的蚀刻槽10的槽宽11与上述距离22之差超过0μm且为30μm以下，能够抑制器件6的安装不良且能够抑制器件层4的剥离。
另外，本发明并不限于上述实施方式。即，可以在不脱离本发明的主旨的范围内进行各种变形并实施。在第1实施方式和第2实施方式中，由水溶性树脂42构成掩模40，但在本发明中，也可以由DAF(Die Attached Film，芯片贴装膜)或背面保护片(是倒装芯片的背面的保护用片，与DAF同样地残留在分割后的器件6的背面7上)形成掩模40。在该情况下，在正面保护部件配设步骤ST2后的晶片1的背面7上粘贴DAF或背面保护片，从晶片1的背面7侧沿着间隔道5而对DAF或背面保护片照射激光束，对它们实施烧蚀加工，形成基材露出槽43而形成掩模40。另外，在本发明中，也可以是，在正面保护部件配设步骤ST2后的晶片1的背面7上涂布照射紫外线时发生硬化的UV硬化型的树脂等，实施纳米压印(nanoimprint)，形成基材露出槽43而形成掩模40。

Claims (4)

1.一种晶片的加工方法，该晶片具有基材和层叠在该基材的正面上的器件层，在由交叉的多条间隔道划分的各区域内分别形成有器件，其中，
该晶片的加工方法具有如下的步骤：
掩模形成步骤，在晶片的背面上形成掩模，该掩模用于从晶片的背面侧在该基材上形成沿着该间隔道的蚀刻槽；
等离子蚀刻步骤，在实施了该掩模形成步骤之后，隔着该掩模从晶片的该背面侧实施等离子蚀刻，在该基材上形成沿着该间隔道的多个蚀刻槽；以及
器件层激光加工步骤，在实施该等离子蚀刻步骤和该掩模形成步骤之前，从晶片的正面侧沿着该间隔道对该器件层照射激光束，形成与该蚀刻槽对应的器件层分割槽。
2.根据权利要求1所述的晶片的加工方法，其中，
该基材的正面上的该蚀刻槽的槽宽比该器件层的下表面上的该器件层分割槽的宽度宽。
3.根据权利要求1或2所述的晶片的加工方法，其中，
该器件层分割槽是在该蚀刻槽的槽宽的两端沿着该间隔道的两条分割槽。
4.根据权利要求3所述的晶片的加工方法，其中，
该晶片的加工方法还具有如下的步骤：
正面保护部件配设步骤，在实施了该器件层激光加工步骤之后，在晶片的该正面上配设正面保护部件；以及
转移步骤，在实施了该等离子蚀刻步骤之后，在晶片的该背面上配设支承部件，并且将该正面保护部件从晶片的该正面去除。
CN201911247785.1A 2018-12-11 2019-12-09 晶片的加工方法 Active CN111312658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018232029A JP7296718B2 (ja) 2018-12-11 2018-12-11 ウェーハの加工方法
JP2018-232029 2018-12-11

Publications (2)

Publication Number Publication Date
CN111312658A true CN111312658A (zh) 2020-06-19
CN111312658B CN111312658B (zh) 2024-04-05

Family

ID=70970239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911247785.1A Active CN111312658B (zh) 2018-12-11 2019-12-09 晶片的加工方法

Country Status (3)

Country Link
US (1) US10991623B2 (zh)
JP (1) JP7296718B2 (zh)
CN (1) CN111312658B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7325897B2 (ja) * 2019-04-18 2023-08-15 株式会社ディスコ 加工装置及び被加工物の加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004822A (ja) * 2006-06-23 2008-01-10 Disco Abrasive Syst Ltd ウエーハの加工条件設定方法
JP2008226940A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
CN103903974A (zh) * 2012-12-26 2014-07-02 株式会社迪思科 晶片的加工方法
CN108630602A (zh) * 2017-03-15 2018-10-09 株式会社迪思科 晶片的加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573156B1 (en) * 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP3991872B2 (ja) 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP5033737B2 (ja) 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
US12057332B2 (en) * 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
JP6822802B2 (ja) 2016-09-05 2021-01-27 株式会社ディスコ ウエーハの加工方法
US10535561B2 (en) * 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004822A (ja) * 2006-06-23 2008-01-10 Disco Abrasive Syst Ltd ウエーハの加工条件設定方法
JP2008226940A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
CN103903974A (zh) * 2012-12-26 2014-07-02 株式会社迪思科 晶片的加工方法
CN108630602A (zh) * 2017-03-15 2018-10-09 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
JP2020096057A (ja) 2020-06-18
CN111312658B (zh) 2024-04-05
US20200185227A1 (en) 2020-06-11
JP7296718B2 (ja) 2023-06-23
US10991623B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
JP7233019B2 (ja) 素子チップの製造方法
KR20170067143A (ko) 웨이퍼의 가공 방법
JP6770858B2 (ja) 分割方法
JP6560969B2 (ja) ウエーハの分割方法
JP7142323B2 (ja) 素子チップの製造方法
JP2018041765A (ja) ウエーハの加工方法
JP2019079884A (ja) ウェーハの加工方法
CN111312658B (zh) 晶片的加工方法
CN109719374B (zh) 被加工物的加工方法
JP7401183B2 (ja) ウェーハの加工方法
JP7106382B2 (ja) ウェーハの加工方法
US11219929B2 (en) Element chip cleaning method, element chip cleaning apparatus, and element chip manufacturing method
JP7171138B2 (ja) デバイスチップの製造方法
JP2020061494A (ja) ウェーハの加工方法
JP2018018980A (ja) デバイスウエーハの加工方法
JP2019212824A (ja) ウェーハの加工方法
JP7207969B2 (ja) ウエーハの加工方法
CN110943039A (zh) 晶片的加工方法
JP7550635B2 (ja) デバイスチップの製造方法
JP2019212839A (ja) ウェーハの加工方法
JP2019096812A (ja) 被加工物の加工方法
JP7128064B2 (ja) 被加工物の加工方法
CN117594529A (zh) 晶片的加工方法
JP2019212769A (ja) ウェーハの加工方法
JP2020061463A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant