KR20170067143A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170067143A
KR20170067143A KR1020160162694A KR20160162694A KR20170067143A KR 20170067143 A KR20170067143 A KR 20170067143A KR 1020160162694 A KR1020160162694 A KR 1020160162694A KR 20160162694 A KR20160162694 A KR 20160162694A KR 20170067143 A KR20170067143 A KR 20170067143A
Authority
KR
South Korea
Prior art keywords
wafer
divided
line
laminate
protective film
Prior art date
Application number
KR1020160162694A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170067143A publication Critical patent/KR20170067143A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B23K2201/40—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

본 발명은 분할 예정 라인에 적층체가 적층된 웨이퍼를 디바이스의 항절 강도를 저하시키지 않고 개개의 디바이스로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
웨이퍼의 가공 방법으로서, 보호막을 통해 적층체에 대해 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라 조사하여, 적층체를 어블레이션(ablation) 가공에 의해 제거하는 적층체 제거 공정과, 웨이퍼에 외력을 부여하여, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정과, 적층체 제거 공정을 실시한 후, 또는 분할 공정을 실시한 후에, 웨이퍼의 표면측으로부터 플라즈마화된 에칭 가스를 공급하여, 상기 적층체 제거 공정에서의 어블레이션 가공에 의한 손상을 제거하는 플라즈마 에칭 공정을 포함한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF WAFER}
본 발명은 표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 그리고, 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써 디바이스가 형성된 영역을 분할하여 개개의 디바이스칩을 제조하고 있다.
전술한 반도체 웨이퍼 등의 웨이퍼를 분할 예정 라인을 따라 분할하는 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 위치시켜 펄스 레이저 광선을 조사하는 내부 가공이라고 불리는 레이저 가공 방법이 실용화되어 있다. 이 내부 가공이라고 불리는 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼의 한쪽의 면측으로부터 내부에 집광점을 위치시켜 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 이 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 파단하여 개개의 디바이스칩으로 분할하는 기술이다(예컨대, 특허문헌 1 참조).
한편, IC, LSI 등의 반도체 디바이스의 처리 능력을 향상시키기 위해서, 실리콘 등의 기판의 표면에 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막(Low-k막)이 적층된 기능층에 의해 반도체 디바이스를 형성시킨 형태의 반도체 웨이퍼가 실용화되어 있다.
이와 같이, 실리콘 등의 기판의 표면에 Low-k막으로 이루어지는 기능층이 적층된 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하여 외력을 부여하면, Low-k막은 운모와 같이 매우 취약하기 때문에 박리되고, 이 박리가 디바이스에까지 이르러 디바이스에 치명적인 손상을 준다고 하는 문제가 있다.
또한, 분할 예정 라인 위에 디바이스의 기능을 테스트하기 위한 테스트·엘리먼트·그룹(TEG)이라고 불리는 테스트용의 금속막이 부분적으로 형성되어 있는 웨이퍼가 있다. 이러한 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하여 외력을 부여하면, 분할된 디바이스가 금속막에 의해 연결되어 개개의 디바이스칩으로 분리할 수 없다고 하는 문제가 있다.
전술한 문제를 해소하기 위해서, 분할 예정 라인을 따라 레이저 광선을 조사하여 분할 예정 라인에 형성된 Low-k막 또는 금속막 등의 적층체를 어블레이션(ablation) 가공에 의해 제거하는 가공 방법이 제안되어 있다.
[특허문헌 1] 일본 특허 제3408805호 공보
그런데, 분할 예정 라인을 따라 레이저 광선을 조사하여 분할 예정 라인에 형성된 적층체를 어블레이션 가공에 의해 제거하면, 전술한 문제를 해소할 수는 있으나, 어블레이션 가공에 의해 발생하는 열응력, 크랙의 잔류에 의해 디바이스의 항절 강도를 저하시킨다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 분할 예정 라인에 적층체가 형성된 웨이퍼를 디바이스의 항절 강도를 저하시키지 않고 개개의 디바이스칩으로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것에 있다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 디바이스가 형성되고 분할 예정 라인에 적층체가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 상기 보호 부재 접착 공정을 실시한 후, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정과, 상기 이면 연삭 공정을 실시한 후, 웨이퍼의 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정을 실시한 후, 웨이퍼를 수용하는 개구를 갖는 환형의 프레임의 상기 개구에 점착 테이프를 통해 웨이퍼의 이면을 접착하여 환형의 프레임으로 웨이퍼를 지지하고, 웨이퍼의 표면에 접착되어 있는 상기 보호 부재를 박리하는 웨이퍼 지지 공정과, 상기 웨이퍼 지지 공정을 실시한 후, 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과, 상기 보호막 형성 공정을 실시한 후, 상기 보호막을 통해 상기 적층체에 대해 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라 조사하여, 분할 예정 라인의 상기 적층체를 어블레이션 가공에 의해 제거하는 적층체 제거 공정과, 상기 적층체 제거 공정을 실시한 후, 웨이퍼에 외력을 부여하여, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 분할 공정과, 상기 분할 공정을 실시한 후, 웨이퍼의 표면을 세정하여 웨이퍼의 표면에 피복된 상기 보호막을 제거하는 보호막 제거 공정과, 상기 적층체 제거 공정을 실시한 후, 또는 상기 분할 공정을 실시한 후에, 웨이퍼의 표면측으로부터 플라즈마화된 에칭 가스를 공급하여, 상기 적층체 제거 공정에서의 어블레이션 가공에 의한 손상을 제거하는 플라즈마 에칭 공정을 구비한 웨이퍼의 가공 방법이 제공된다.
본 발명의 웨이퍼의 가공 방법에 의하면, 보호막을 통해 적층체에 대해 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라 조사하여, 분할 예정 라인의 적층체를 어블레이션 가공에 의해 제거하는 적층체 제거 공정과, 웨이퍼에 외력을 부여하여, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 분할 공정과, 적층체 제거 공정을 실시한 후, 또는 분할 공정을 실시한 후에, 웨이퍼의 표면측으로부터 플라즈마화된 에칭 가스를 공급하여, 적층체 제거 공정에서의 어블레이션 가공에 의한 손상을 제거하는 플라즈마 에칭 공정을 포함하기 때문에, 어블레이션 가공에 의해 발생하는 열응력, 크랙 등의 손상이 잔류함으로써 디바이스의 항절 강도를 저하시킨다고 하는 문제가 해소된다.
도 1은 반도체 웨이퍼의 사시도 및 주요부를 파단하여 도시한 단면 확대도이다.
도 2는 보호 부재 접착 공정을 도시한 설명도이다.
도 3은 이면 연삭 공정을 도시한 설명도이다.
도 4는 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 5는 개질층 형성 공정의 설명도이다.
도 6은 웨이퍼 지지 공정을 도시한 사시도이다.
도 7은 보호막 형성 공정의 설명도이다.
도 8은 적층체 제거 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 9는 적층체 제거 공정을 도시한 설명도이다.
도 10은 플라즈마 에칭 공정의 설명도이다.
도 11은 분할 공정을 실시하기 위한 테이프 확장 장치의 사시도 및 단면도이다.
도 12는 분할 공정의 설명도이다.
도 13은 디바이스 간극 간 유지 공정의 설명도이다.
도 14는 보호막 제거 공정의 설명도이다.
도 15는 다른 실시형태의 분할 공정이 실시되어 개개로 분할된 디바이스칩의 사시도이다.
도 16은 다른 실시형태의 플라즈마 에칭 공정이 실시된 디바이스칩의 사시도이다.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 적합한 실시형태에 대해, 첨부 도면을 참조하여 상세히 설명한다.
도 1의 (a) 및 도 1의 (b)에는, 본 발명에 의한 웨이퍼의 가공 방법에 의해 가공되는 반도체 웨이퍼(2)의 사시도 및 주요부 확대 단면도가 도시되어 있다. 반도체 웨이퍼(2)는, 두께가 예컨대 600 ㎛인 실리콘 등의 기판(20)의 표면(20a)에 절연막과 회로를 형성하는 기능막이 적층된 기능층(21)(적층체)이 형성되어 있고, 이 기능층(21)(적층체)에 격자형으로 형성된 복수의 분할 예정 라인(22)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(23)가 형성되어 있다. 한편, 본 실시형태에서는, 기능층(21)을 형성하는 절연막은, SiO2막 또는, SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막(Low-k막)으로 이루어져 있고, 두께가 10 ㎛로 설정되어 있다. 또한, 분할 예정 라인(22)에는 디바이스(23)의 기능을 테스트하기 위한 테스트·엘리먼트·그룹(TEG)이라고 불리는 구리(Cu)나 알루미늄(Al)으로 이루어지는 테스트용의 금속막(24)이 부분적으로 복수 배치되어 있다. 한편, 테스트용의 금속막(24)은 본 명세서에서는 적층체에 포함된다.
전술한 반도체 웨이퍼(2)를 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 웨이퍼의 가공 방법에 대해 설명한다. 먼저, 도 2에 도시된 바와 같이 반도체 웨이퍼(2)를 구성하는 기판(20)에 적층된 기능층(21)의 표면(21a)에, 디바이스(23)를 보호하기 위한 보호 부재로서의 보호 테이프(3)를 접착한다(보호 부재 접착 공정). 한편, 보호 테이프(3)는, 본 실시형태에서는 예컨대 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재의 표면에 아크릴 수지계의 점착층이 두께 5 ㎛ 정도 도포된 보호 테이프가 이용되고 있다.
전술한 보호 부재 접착 공정을 실시했다면, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면을 연삭하여 반도체 웨이퍼(2)를 미리 정해진 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 3의 (a)에 도시된 연삭 장치(4)를 이용하여 실시한다. 도 3의 (a)에 도시된 연삭 장치(4)는, 피가공물을 유지하는 척 테이블(41)과, 상기 척 테이블(41)에 유지된 피가공물을 연삭하는 연삭 수단(42)을 구비하고 있다. 척 테이블(41)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 3의 (a)에 있어서 화살표 41a로 나타내는 방향으로 회전된다. 연삭 수단(42)은, 스핀들 하우징(421)과, 상기 스핀들 하우징(421)에 회전 가능하게 지지되며 도시하지 않은 회전 구동 기구에 의해 회전되는 스핀들(422)과, 상기 스핀들(422)의 하단에 장착된 마운터(423)와, 상기 마운터(423)의 하면에 부착된 연삭 휠(424)을 구비하고 있다. 이 연삭 휠(424)은, 원환형의 베이스(425)와, 상기 베이스(425)의 하면에 환형으로 장착된 연삭 지석(426)으로 이루어져 있고, 베이스(425)가 마운터(423)의 하면에 체결 볼트(427)에 의해 부착되어 있다.
상기 연삭 장치(4)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 3의 (a)에 도시된 바와 같이 척 테이블(41)의 상면(유지면)에 상기 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(3)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(41) 상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(41) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 척 테이블(41) 상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡인 유지했다면, 척 테이블(41)을 도 3의 (a)에 있어서 화살표 41a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(42)의 연삭 휠(424)을 도 3의 (a)에 있어서 화살표 424a로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 3의 (b)에 도시된 바와 같이 연삭 지석(426)을 피가공면인 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 접촉시키고, 연삭 휠(424)을 도 3의 (a) 및 도 3의 (b)에 있어서 화살표 424b로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(41)의 유지면에 대해 수직인 방향]으로 미리 정해진 양 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)이 연삭되어 반도체 웨이퍼(2)는 미리 정해진 두께(예컨대 100 ㎛)로 형성된다.
전술한 이면 연삭 공정을 실시했다면, 웨이퍼의 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 4에 도시된 레이저 가공 장치(5)를 이용하여 실시한다. 도 4에 도시된 레이저 가공 장치(5)는, 피가공물을 유지하는 척 테이블(51)과, 상기 척 테이블(51) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(52)과, 척 테이블(51) 상에 유지된 피가공물을 촬상하는 촬상 수단(53)을 구비하고 있다. 척 테이블(51)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 4에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동되며, 도시하지 않은 인덱싱 이송 수단에 의해 도 4에 있어서 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(52)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(521)을 포함하고 있다. 케이싱(521) 내에는 도시하지 않은 펄스 레이저발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 배치되어 있다. 상기 케이싱(521)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(522)가 장착되어 있다. 한편, 레이저 광선 조사 수단(52)은, 집광기(522)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
상기 레이저 광선 조사 수단(52)을 구성하는 케이싱(521)의 선단부에 장착된 촬상 수단(53)은, 본 실시형태에서는 가시 광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 상기 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 상기 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 레이저 가공 장치(5)를 이용하여, 웨이퍼의 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정에 대해, 도 4 및 도 5를 참조하여 설명한다.
먼저, 도 4에 도시된 레이저 가공 장치(5)의 척 테이블(51) 상에 상기 이면 연삭 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면에 접착된 보호 테이프(3)측을 배치하고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(51) 상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡착 유지한다. 따라서, 척 테이블(51) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 하여 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(51)은, 도시하지 않은 이동 기구에 의해 촬상 수단(53) 바로 아래에 위치된다.
척 테이블(51)이 촬상 수단(53) 바로 아래에 위치되면, 촬상 수단(53) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 이 얼라인먼트 작업은, 레이저 가공홈 형성 공정에서의 얼라인먼트 작업과 실질적으로 동일하다. 한편, 이 얼라인먼트 작업에 있어서는, 반도체 웨이퍼(2)의 분할 예정 라인(22)이 형성되어 있는 기능층(21)의 표면(21a)은 하측에 위치하고 있으나, 촬상 수단(53)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 이면(20b)으로부터 투과하여 분할 예정 라인(22)을 촬상할 수 있다.
이상과 같이 하여 척 테이블(51) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(22)을 검출하고, 레이저 광선 조사 위치의 얼라인먼트가 행해졌다면, 도 5의 (a)에 도시된 바와 같이 척 테이블(51)을 레이저 광선을 조사하는 레이저 광선 조사 수단(52)의 집광기(522)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 미리 정해진 분할 예정 라인(22)의 일단[도 5의 (a)에 있어서 좌단]을 레이저 광선 조사 수단(52)의 집광기(522) 바로 아래에 위치시킨다. 이때, 분할 예정 라인(22)의 폭 방향 중앙 위치가 집광기(522) 바로 아래에 위치하도록 위치시킨다. 그리고, 집광기(522)로부터 기판(20)에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(51)을 도 5의 (a)에 있어서 화살표 X1로 나타내는 방향으로 미리 정해진 이송 속도로 이동시킨다. 그리고, 도 5의 (b)에 도시된 바와 같이 집광기(522)의 조사 위치가 분할 예정 라인(22)의 타단의 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고 척 테이블(51)의 이동을 정지한다. 이 개질층 형성 공정에서는, 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 기판(20)의 두께 방향 중간 위치에 맞춤으로써, 도 5의 (b) 및 도 5의 (c)에 도시된 바와 같이 반도체 웨이퍼(2)의 기판(20)의 내부에 분할 예정 라인(22)을 따라 개질층(25)이 형성된다.
전술한 개질층 형성 공정을 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 제1 방향으로 형성된 모든 분할 예정 라인(22)을 따라 실시한다. 그리고, 제1 방향으로 형성된 모든 분할 예정 라인(22)을 따라 개질층 형성 공정을 실시했다면, 척 테이블(51)을 90도 회동하여, 제1 방향과 직교하는 방향으로 형성된 모든 분할 예정 라인(22)을 따라 상기 개질층 형성 공정을 실시한다.
상기 개질층 형성 공정에서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
파장 : 1064 ㎚
반복 주파수 : 40 ㎑
출력 : 0.5 W
집광 스폿 직경 : φ1 ㎛
가공 이송 속도 : 400 ㎜/초
전술한 개질층 형성 공정을 실시했다면, 웨이퍼를 수용하는 개구를 갖는 환형의 프레임의 상기 개구에 점착 테이프를 통해 웨이퍼의 이면을 접착하여 환형의 프레임으로 웨이퍼를 지지하고, 웨이퍼의 표면에 접착되어 있는 보호 부재를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도 6에 도시된 바와 같이 상기 개질층 형성 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 환형의 프레임(F)에 장착된 점착 테이프(T)의 표면에 접착한다. 그리고, 반도체 웨이퍼(2)의 기능층(21)의 표면에 접착되어 있는 보호 테이프(3)를 박리한다. 한편, 도 6에 도시된 실시형태에서는, 환형의 프레임(F)에 장착된 점착 테이프(T)의 표면에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 접착하는 예를 나타내었으나, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 점착 테이프(T)를 접착하고 점착 테이프(T)의 외주부를 환형의 프레임(F)에 동시에 장착해도 좋다.
전술한 웨이퍼 지지 공정을 실시했다면, 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정을 실시한다. 이 보호막 형성 공정은, 도 7의 (a)에 도시된 보호막 피복 장치(6)를 이용하여 실시한다. 즉, 보호막 피복 장치(6)의 스피너 테이블(61) 상에 상기 반도체 웨이퍼(2)를 점착 테이프(T)를 통해 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 스피너 테이블(61) 상에 점착 테이프(T)를 통해 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 스피너 테이블(61) 상에 점착 테이프(T)를 통해 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)이 상측이 된다. 그리고, 스피너 테이블(61)의 상방에 배치된 수지액 공급 수단(62)의 수지 공급 노즐(621)로부터 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 있어서의 중앙부에 미리 정해진 양의 수용성 액상 수지(60)를 적하한다. 수용성 액상 수지로서는, 예컨대 PVA(Poly Vinyl Alcohol), PEG(Poly Ethylene Glycol), PEO(Poly Ethylene Oxide)를 이용할 수 있다. 한편, 수용성 액상 수지(60)의 공급량은, 예컨대 직경이 200 ㎜인 웨이퍼의 경우, 10∼20밀리리터(㎖) 정도로 충분하다.
이와 같이 하여, 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 있어서의 중앙 영역에 미리 정해진 양의 수용성 액상 수지(60)를 적하했다면, 도 7의 (b)에 도시된 바와 같이 스피너 테이블(61)을 화살표 61a로 나타내는 방향으로 예컨대 100 rpm으로 5초간 정도 회전시킨다. 이 결과, 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 있어서의 중앙 영역에 적하된 수용성 액상 수지(60)는, 원심력의 작용으로 외주를 향해 유동하여 기능층(21)의 표면(21a)의 전면으로 확산되고, 기능층(21)의 표면(21a)에는, 도 7의 (b) 및 도 7의 (c)에 도시된 바와 같이 두께가 0.2 ㎛∼10 ㎛인 수용성 수지로 이루어지는 보호막(600)이 형성된다(보호막 형성 공정). 이 수용성 수지로 이루어지는 보호막(600)의 두께는, 수용성 액상 수지(60)의 공급량, 스피너 테이블(61)의 회전 속도 및 회전 시간에 의해 조정할 수 있다.
전술한 보호막 형성 공정을 실시했다면, 보호막(600)을 통해 기능층(21) 및 금속막(24) 등의 적층체에 대해 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라 조사하여, 분할 예정 라인의 적층체를 어블레이션 가공에 의해 제거하는 적층체 제거 공정을 실시한다. 이 적층체 제거 공정은, 도 8에 도시된 레이저 가공 장치(50)를 이용하여 실시한다. 한편, 레이저 가공 장치(50)는, 상기 도 4에 도시된 레이저 가공 장치(5)와 동일하게 구성되어 있으며, 동일 부재에는 동일 부호를 붙이고 상세한 설명은 생략한다.
전술한 레이저 가공 장치(50)를 이용하여 적층체 제거 공정을 실시하기 위해서는, 먼저, 도 8에 도시된 바와 같이 레이저 가공 장치(50)의 척 테이블(51) 상에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 접착된 점착 테이프(T)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 척 테이블(51) 상에 반도체 웨이퍼(2)를 점착 테이프(T)를 통해 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(51) 상에 점착 테이프(T)를 통해 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)에 형성되어 있는 보호막(600)이 상측이 된다. 한편, 도 8에서는 점착 테이프(T)가 장착된 환형의 프레임(F)을 생략하여 도시하고 있으나, 환형의 프레임(F)은 척 테이블(51)에 배치된 도시하지 않은 클램프에 의해 고정된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(51)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(53) 바로 아래에 위치된다.
척 테이블(51)이 촬상 수단(53) 바로 아래에 위치되면, 촬상 수단(53) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(53) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 형성된 분할 예정 라인(22)과, 상기 분할 예정 라인(22)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(52)의 집광기(522)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저 광선 조사 위치의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 상기 제1 방향과 직교하는 방향으로 형성된 분할 예정 라인(22)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트가 수행된다. 이때, 반도체 웨이퍼(2)의 분할 예정 라인(22)이 형성되어 있는 기능층(21)의 표면(21a)에는 수용성 수지로 이루어지는 보호막(600)이 형성되어 있으나, 보호막(600)이 투명하지 않은 경우에는 적외선으로 촬상하여 표면으로부터 얼라인먼트할 수 있다.
전술한 얼라인먼트 공정을 실시했다면, 척 테이블(51)을 레이저 광선을 조사하는 레이저 광선 조사 수단(52)의 집광기(522)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 도 9의 (a)에 도시된 바와 같이 반도체 웨이퍼(2)에 형성된 미리 정해진 분할 예정 라인(22)의 일단[도 9의 (a)에 있어서 좌단]이 집광기(522) 바로 아래에 위치하도록 위치시킨다. 이때, 분할 예정 라인(22)의 폭 방향 중앙 위치가 집광기(522) 바로 아래에 위치하도록 위치시킨다. 그리고, 집광기(522)로부터 조사되는 펄스 레이저 광선(LB)의 집광점(P)을 분할 예정 라인(22)에 있어서의 기능층(21)의 표면(상면) 부근에 위치시킨다. 다음으로, 레이저 광선 조사 수단(52)의 집광기(522)로부터 적층체인 기능층(21)이나 금속막(24)에 대해 흡수성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(51)을 도 9의 (a)에 있어서 화살표 X1로 나타내는 방향으로 미리 정해진 가공 이송 속도로 이동시킨다. 그리고, 도 9의 (b)에 도시된 바와 같이 분할 예정 라인(22)의 타단[도 9의 (b)에 있어서 우단]이 집광기(522) 바로 아래 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고 척 테이블(51)의 이동을 정지한다. 이 결과, 반도체 웨이퍼(2)에는 도 9의 (c)에 도시된 바와 같이 분할 예정 라인(22)을 따라 기능층(21)의 두께보다 깊은, 즉 기판(20)에 이르는 레이저 가공홈(26)이 형성되고, 금속막(24) 및 기능층(21)은 레이저 가공홈(26)에 의해 분단되어 제거된다(적층체 제거 공정). 한편, 분할 예정 라인(22)을 따라 형성된 레이저 가공홈(26)의 양측에는, 도 9의 (c)에 도시된 바와 같이 기능층(21)을 형성하는 저유전율 절연체나 분할 예정 라인에 형성된 TEG라고 불리는 금속막(24)이 용융되어 재고화된 버어(27)가 기립하여 형성되고 어블레이션 가공에 의해 발생하는 열응력, 크랙 등의 손상이 잔류한다. 한편, 버어(27)의 높이는 5 ㎛∼10 ㎛이다. 또한, 적층체 제거 공정을 실시함으로써 비산하는 데브리(debris)도 발생하지만, 본 실시형태에서는 기능층(21)의 표면에 보호막(600)이 피복되어 있기 때문에, 비산하는 데브리는 보호막(600)에 의해 차단되어, 디바이스에 부착되는 일은 없다.
전술한 적층체 제거 공정을 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 제1 방향으로 형성된 모든 분할 예정 라인(22)을 따라 실시한다. 그리고, 제1 방향으로 형성된 모든 분할 예정 라인(22)을 따라 적층체 제거 공정을 실시했다면, 척 테이블(51)을 90도 회동하여, 제1 방향과 직교하는 방향으로 형성된 모든 분할 예정 라인(22)을 따라 상기 적층체 제거 공정을 실시한다.
한편, 상기 적층체 제거 공정은, 예컨대 이하의 가공 조건으로 행해진다.
레이저 광선의 파장 : 355 ㎚
반복 주파수 : 40 ㎑
평균 출력 : 3 W
집광 스폿 직경 : φ10 ㎛
가공 이송 속도 : 100 ㎜/초
다음으로, 상기 적층체 제거 공정이 실시된 반도체 웨이퍼(2)의 보호막(600)측으로부터 플라즈마화된 에칭 가스를 공급하여, 적층체 제거 공정에서의 어블레이션 가공에 의한 손상을 제거하는 플라즈마 에칭 공정을 실시한다. 이 플라즈마 에칭 공정은, 도 10의 (a)에 도시된 플라즈마 에칭 장치(7)를 이용하여 실시한다. 도 10의 (a)에 도시된 플라즈마 에칭 장치(7)는, 장치 하우징(71)과, 상기 장치 하우징(71) 내에 상하 방향으로 대향하여 배치된 하부 전극(72)과, 상부 전극(73)을 구비하고 있다. 하부 전극(72)은, 원반형의 피가공물 유지부(721)와, 상기 피가공물 유지부(721)의 하면 중앙부로부터 돌출되어 형성된 원기둥형의 지지부(722)로 이루어져 있고, 지지부(722)가 제1 고주파 전력 인가 수단(741)에 접속되어 있다.
상기 상부 전극(73)은, 원반형의 가스 분출부(731)와, 상기 가스 분출부(731)의 상면 중앙부로부터 돌출되어 형성된 원기둥형의 지지부(732)로 이루어져 있고, 지지부(732)가 제2 고주파 전력 인가 수단(742)에 접속되어 있다. 이와 같이 가스 분출부(731)와 원기둥형의 지지부(732)로 이루어지는 상부 전극(73)은, 가스 분출부(731)가 하부 전극(72)을 구성하는 피가공물 유지부(721)와 대향하여 배치되어 있다. 상부 전극(73)을 구성하는 원반형의 가스 분출부(731)에는, 하면에 개구되는 복수의 분출구(731a)가 형성되어 있다. 이 복수의 분출구(731a)는, 가스 분출부(731)에 형성된 연통로(731b) 및 지지부(732)에 형성된 연통로(732a)를 통해 가스 공급 수단(75)에 연통되어 있다. 가스 공급 수단(75)은, SF6+C4F8 등의 불소계 가스를 주체로 하는 플라즈마화용 가스를 공급하도록 되어 있다.
이상과 같이 구성된 플라즈마 에칭 장치(7)를 이용하여 상기 플라즈마 에칭 공정을 실시하기 위해서는, 하부 전극(72)을 구성하는 피가공물 유지부(721) 상에 상기 적층체 제거 공정이 실시된 반도체 웨이퍼(2)를, 점착 테이프(T)를 통해 환형의 프레임(F)에 지지된 상태로 배치한다. 따라서, 피가공물 유지부(721) 상에 배치된 반도체 웨이퍼(2)는, 표면에 피복된 보호막(600)이 상측이 된다.
다음으로, 도시하지 않은 감압 수단을 작동하여 장치 하우징(71) 내의 압력을 20 ㎩로 감압하고, 가스 공급 수단(75)을 작동하여 플라즈마화하는 플라즈마화용 가스를 상부 전극(73)에 공급한다. 가스 공급 수단(75)으로부터 공급된 플라즈마화용 가스는, 지지부(732)에 형성된 연통로(732a) 및 가스 분출부(731)에 형성된 연통로(731b)를 통해 복수의 분출구(731a)로부터 하부 전극(72)의 피가공물 유지부(721) 상에 유지된 반도체 웨이퍼(2)를 향해 분출된다. 이와 같이 플라즈마화용 가스를 공급한 상태에서, 제1 고주파 전력 인가 수단(741)으로부터 하부 전극(72)에 13.5 ㎒이며 50 W의 고주파 전력을 인가하고, 제2 고주파 전력 인가 수단(742)으로부터 상부 전극(73)에 13.5 ㎒이며 3000 W의 고주파 전력을 인가한다. 이에 의해, 플라즈마화용 가스가 플라즈마화하여 하부 전극(72)과 상부 전극(73) 사이의 공간에 플라즈마가 발생하고, 이 플라즈마화된 활성 물질이 도 9의 (c)에 도시된 바와 같이 분할 예정 라인(22)을 따라 형성된 레이저 가공홈(26) 및 레이저 가공홈(26)의 양측에 기립하여 형성된 버어(27)에 작용한다. 이 결과, 상기 어블레이션 가공에 의해 레이저 가공홈(26) 주위에 잔류하고 있는 열응력, 크랙 등의 손상 및 버어(27)가 에칭되어 도 10의 (b)에 도시된 바와 같이 제거된다. 따라서, 상기 어블레이션 가공에 의해 발생하는 열응력, 크랙 등의 손상이 잔류함으로써 디바이스의 항절 강도를 저하시킨다고 하는 문제가 해소된다. 한편, 반도체 웨이퍼(2)의 표면에는 수용성 수지로 이루어지는 보호막(600)이 피복되어 있기 때문에, 디바이스(23)가 에칭되는 일은 없다.
다음으로, 반도체 웨이퍼(2)에 외력을 부여하여, 반도체 웨이퍼(2)를 개질층(25)에 형성된 분할 예정 라인(22)을 따라 개개의 디바이스칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정은, 본 실시형태에서는 도 11의 (a) 및 도 11의 (b)에 도시된 테이프 확장 장치(8)를 이용하여 실시한다.
도 11의 (a)에는 테이프 확장 장치(8)의 사시도가 도시되어 있고, 도 11의 (b)에는 도 11의 (a)에 도시된 테이프 확장 장치(8)의 단면도가 도시되어 있다. 본 실시형태에서의 테이프 확장 장치(8)는, 상기 환형의 프레임(F)을 유지하는 프레임 유지 수단(81)과, 상기 환형의 프레임(F)에 장착된 점착 테이프(T)를 확장하는 장력 부여 수단(82)을 구비하고 있다. 프레임 유지 수단(81)은, 도 11의 (a) 및 도 11의 (b)에 도시된 바와 같이 환형의 프레임 유지 부재(811)와, 상기 프레임 유지 부재(811)의 외주에 배치된 고정 수단으로서의 4개의 클램프(812)로 이루어져 있다. 프레임 유지 부재(811)의 상면은 환형의 프레임(F)을 배치하는 배치면(811a)을 형성하고 있고, 이 배치면(811a) 상에 환형의 프레임(F)이 배치된다. 그리고, 프레임 유지 부재(811)의 배치면(811a) 상에 배치된 환형의 프레임(F)은, 클램프(812)에 의해 프레임 유지 부재(811)에 고정된다.
상기 장력 부여 수단(82)은, 상기 환형의 프레임 유지 부재(811)의 내측에 배치되는 확장 드럼(821)을 구비하고 있다. 이 확장 드럼(821)은, 환형의 프레임(F)의 개구의 내부 직경보다 작고 환형의 프레임(F)에 장착된 점착 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외부 직경보다 큰 내부 직경 및 외부 직경을 갖고 있다. 또한, 확장 드럼(821)은, 하단에 지지 플랜지(822)를 구비하고 있다. 본 실시형태에서의 장력 부여 수단(82)은, 상기 환형의 프레임 유지 부재(811)를 상하 방향(축 방향)으로 진퇴 가능한 지지 수단(823)을 구비하고 있다. 이 지지 수단(823)은, 상기 지지 플랜지(822) 상에 배치된 복수(본 실시형태에서는 4개)의 에어 실린더(823a)로 이루어져 있고, 그 피스톤 로드(823b)가 상기 환형의 프레임 유지 부재(811)의 하면에 연결된다. 이와 같이 복수의 에어 실린더(823a)로 이루어지는 지지 수단(823)은, 환형의 프레임 유지 부재(811)를 배치면(811a)이 확장 드럼(821)의 상단과 대략 동일 높이가 되는 기준 위치와, 확장 드럼(821)의 상단보다 미리 정해진 양 하방의 확장 위치 사이를 상하 방향으로 이동시킨다.
테이프 확장 장치(8)는, 도 11의 (b)에 도시된 바와 같이 상기 확장 드럼(821)의 상부 외주면에 장착된 가열 수단으로서의 환형의 적외선 히터(83)를 구비하고 있다. 이 적외선 히터(83)는, 상기 프레임 유지 수단(81)에 유지된 환형의 프레임(F)에 장착된 점착 테이프(T)에 있어서의 환형의 프레임(F)의 개구의 내주와 반도체 웨이퍼(2) 사이의 수축 영역을 가열한다.
이상과 같이 구성된 테이프 확장 장치(8)를 이용하여 실시하는 분할 공정에 대해 도 12의 (a) 및 도 12의 (b)를 참조하여 설명한다. 즉, 상기 적층체 제거 공정이 실시된 반도체 웨이퍼(2)를 점착 테이프(T)를 통해 지지한 환형의 프레임(F)을, 도 12의 (a)에 도시된 바와 같이 프레임 유지 수단(81)을 구성하는 환형의 프레임 유지 부재(811)의 배치면(811a) 상에 배치하고, 클램프(812)에 의해 환형의 프레임 유지 부재(811)에 고정한다. 이때, 환형의 프레임 유지 부재(811)는 도 12의 (a)에 도시된 기준 위치에 위치되어 있다.
다음으로, 장력 부여 수단(82)을 구성하는 지지 수단(823)으로서의 복수의 에어 실린더(823a)를 작동하여, 환형의 프레임 유지 부재(811)를 도 12의 (b)에 도시된 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(811)의 배치면(811a) 상에 고정되어 있는 환형의 프레임(F)도 하강하기 때문에, 도 12의 (b)에 도시된 바와 같이 환형의 프레임(F)에 장착된 점착 테이프(T)는 확장 드럼(821)의 상단 가장자리에 접촉하여 확장된다. 이 결과, 점착 테이프(T)에 있어서의 반도체 웨이퍼(2)가 접착되어 있는 영역(T-1)도 확장되므로, 점착 테이프(T)에 접착되어 있는 반도체 웨이퍼(2)에는 방사상으로 인장력이 작용하기 때문에, 반도체 웨이퍼(2)는 개질층(25)이 분할 기점이 되어 분할 예정 라인(22)을 따라 개개의 디바이스(23)로 분할되고, 디바이스(23) 사이에 간극(S)이 형성된다(분할 공정).
전술한 바와 같이 반도체 웨이퍼(2)를 개질층(25)이 형성된 분할 예정 라인(22)을 따라 개개의 디바이스(23)로 분할하는 분할 공정은, 본 실시형태에서는 점착 테이프(T)에 있어서의 환형의 프레임(F)의 내주와 반도체 웨이퍼(2)가 접착된 영역 사이의 수축 영역을 가열하여 수축시킴으로써 디바이스(23) 사이의 간극을 유지하는 디바이스 간극 간 유지 공정을 포함하고 있다. 이 디바이스 간극 간 유지 공정은, 도 13의 (a)에 도시된 바와 같이 전술한 분할 공정을 실시한 상태에서 적외선 히터(83)를 작용(ON)시킨다. 이 결과, 점착 테이프(T)에 있어서의 환형의 프레임(F)의 개구의 내주와 반도체 웨이퍼(2)가 접착된 영역(T-1) 사이의 수축 영역(T-2)은, 적외선 히터(83)에 의해 조사되는 적외선에 의해 가열되어 수축된다. 이 수축 작용에 맞춰, 장력 부여 수단(82)을 구성하는 지지 수단(823)으로서의 복수의 에어 실린더(823a)를 작동하여, 환형의 프레임 유지 부재(811)를 도 13의 (b)에 도시된 기준 위치로 상승시킨다. 한편, 상기 적외선 히터(83)에 의한 점착 테이프(T)의 가열 온도는 70℃∼100℃가 적당하고, 가열 시간은 5초∼10초로 충분하다. 이와 같이, 점착 테이프(T)에 있어서의 상기 수축 영역(T-2)을 수축시킴으로써, 상기 분할 공정에서 확장된 점착 테이프(T)의 늘어짐이 제거된다. 따라서, 상기 분할 공정에서 개개로 분할되어 있는 디바이스(23) 사이에 형성된 간극(S)이 유지된다.
이상과 같이 하여 분할 공정을 실시했다면, 분할 공정이 실시된 반도체 웨이퍼(2)의 표면을 세정하여 반도체 웨이퍼(2)의 표면에 피복된 보호막을 제거하는 보호막 제거 공정을 실시한다. 이 보호막 제거 공정은, 도 14의 (a)에 도시된 세정 장치(9)를 이용하여 실시한다. 도 14의 (a)에 도시된 세정 장치(9)는, 피가공물을 유지하는 유지 테이블(91)과, 상기 유지 테이블(91)에 유지된 피가공물에 세정수를 공급하는 세정수 공급 노즐(92)을 구비하고 있다. 이 세정 장치(9)를 이용하여 보호막 제거 공정을 실시하기 위해서는, 상기 플라즈마 에칭 공정이 실시되고 상기 분할 공정이 실시되어 개개로 분할된 디바이스(23)를, 점착 테이프(T)를 통해 환형의 프레임(F)에 지지된 상태로, 유지 테이블(91) 상에 배치한다. 다음으로, 세정수 공급 노즐(92)로부터 세정수를 환형의 프레임(F)에 장착된 점착 테이프(T)에 접착되어 있는 개개의 디바이스(23)의 표면에 피복된 보호막(600)의 표면에 공급한다. 이 결과, 도 14의 (b)에 도시된 바와 같이 보호막(600)은 수용성 수지로 이루어져 있기 때문에 세정수에 의해 용이하게 제거된다.
이와 같이, 개개의 디바이스(23)의 표면에 피복된 보호막(600)은 독성이 없는 수용성 수지에 의해 형성되어 있기 때문에, 환경 오염이 없고, 전용의 처리 설비가 불필요해져 경제적이다.
이상과 같이 하여 보호막 제거 공정을 실시했다면, 디바이스(23)를 점착 테이프(T)로부터 박리하여 픽업하는 픽업 공정으로 반송된다.
다음으로, 본 발명의 플라즈마 에칭 공정과 분할 공정의 다른 실시형태에 대해 설명한다. 전술한 실시형태에서는 적층체 제거 공정을 실시한 후에 플라즈마 에칭 공정을 실시하고, 그 후에 분할 공정을 실시한 예를 나타내었으나, 다른 실시형태에서는 적층체 제거 공정을 실시한 후에 분할 공정을 실시하고, 상기 분할 공정을 실시한 후에 플라즈마 에칭 공정을 실시한다. 한편, 분할 공정은 상기 도 11의 (a) 및 도 11의 (b)에 도시된 테이프 확장 장치(8)를 이용하여 도 12 및 도 13에 도시된 바와 같이 실시하고, 플라즈마 에칭 공정은 상기 도 10의 (a)에 도시된 플라즈마 에칭 장치(7)를 이용하여 실시한다.
이 실시형태에서는, 분할 공정을 먼저 실시하기 때문에 반도체 웨이퍼(2)는 상기 개질층(25)이 분할 기점이 되어 상기 도 12의 (b)에 도시된 바와 같이 분할 예정 라인(22)을 따라 개개의 디바이스(23)로 분할되고, 디바이스(23) 사이에 간극(S)이 형성된다(분할 공정). 이와 같이 하여 개개로 분할된 디바이스(23)는, 상기 도 15에 도시된 바와 같이 측면에 개질층(25)이 노출되고, 버어(27)가 잔존하고 있으며 상기 어블레이션 가공에 의해 열응력, 크랙 등의 손상이 잔류하고 있다. 이와 같이 하여, 분할 공정을 실시한 후에, 플라즈마 에칭 공정을 실시하기 때문에, 플라즈마화된 활성 물질이 개개로 분할된 디바이스(23) 사이에 형성된 간극(S)[도 13의 (b) 참조]을 통해 디바이스(23)의 측면에 플라즈마화된 활성 물질이 작용하여, 도 16에 도시된 바와 같이 디바이스(23)의 측면에 노출되어 있는 개질층(25) 및 버어(27)(도 15 참조)가 에칭되어 제거되고, 상기 어블레이션 가공에 의해 레이저 가공홈 주위에 잔류하고 있는 열응력, 크랙 등의 손상이 제거된다. 한편, 개개로 분할된 디바이스(23)의 표면에는 수용성 수지로 이루어지는 보호막(600)이 피복되어 있기 때문에, 디바이스(23)가 에칭되는 일은 없다. 이와 같이, 이 실시형태에서는 플라즈마 에칭 공정을 실시함으로써 디바이스(23)의 측면에 노출되어 있는 개질층(25) 및 버어(27)도 제거할 수 있기 때문에, 디바이스(23)의 항절 강도를 향상시킬 수 있다.
한편, 개개로 분할된 디바이스(23)의 표면에 피복되어 있는 수용성 수지로 이루어지는 보호막(600)은, 상기 도 14의 (a)에 도시된 보호막 제거 공정을 실시함으로써 세정하여 제거된다.
이상, 본 발명을 도시된 실시형태에 기초하여 설명하였으나, 본 발명은 상기 실시형태에만 한정되는 것은 아니며, 본 발명의 취지의 범위에서 여러 가지 변형은 가능하다. 예컨대, 전술한 실시형태에서는 표면에 Low-k막(적층체)이 적층되고 분할 예정 라인에 테스트 엘리먼트 그룹(TEG)(적층체)이 부분적으로 복수 배치되어 있는 웨이퍼에 본 발명을 적용한 예를 나타내었으나, 표면에 기능층(적층체)이 적층되고 분할 예정 라인에 TEG가 배치되어 있지 않은 웨이퍼, 또는 분할 예정 라인을 따라 Low-k막이 적층되지 않고 TEG가 배치된 웨이퍼에 본 발명을 적용해도 동일한 작용 효과를 얻을 수 있다.
2: 반도체 웨이퍼 20: 기판
21: 기능층 22: 분할 예정 라인
23: 디바이스 24: 금속막
25: 개질층 26: 레이저 가공홈
27: 버어 3: 보호 테이프
4: 연삭 장치 41: 연삭 장치의 척 테이블
42: 연삭 수단 444: 연삭 휠
5, 50: 레이저 가공 장치 51: 레이저 가공 장치의 척 테이블
52: 레이저 광선 조사 수단 522: 집광기
6: 보호막 피복 장치 61: 스피너 테이블
62: 수지액 공급 수단 600: 보호막
7: 플라즈마 에칭 장치 72: 하부 전극
73: 상부 전극 731: 가스 분출부
741: 제1 고주파 전력 인가 수단 742: 제2 고주파 전력 인가 수단
8: 테이프 확장 장치 81: 프레임 유지 수단
82: 장력 부여 수단 83: 적외선 히터
9: 세정 장치 92: 세정수 공급 노즐
F: 환형의 프레임 T: 점착 테이프

Claims (1)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 디바이스가 형성되고 분할 예정 라인에 적층체가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과,
    상기 보호 부재 접착 공정을 실시한 후, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정과,
    상기 이면 연삭 공정을 실시한 후, 웨이퍼의 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
    상기 개질층 형성 공정을 실시한 후, 웨이퍼를 수용하는 개구를 갖는 환형의 프레임의 상기 개구에 점착 테이프를 통해 웨이퍼의 이면을 접착하여 환형의 프레임으로 웨이퍼를 지지하고, 웨이퍼의 표면에 접착되어 있는 상기 보호 부재를 박리하는 웨이퍼 지지 공정과,
    상기 웨이퍼 지지 공정을 실시한 후, 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과,
    상기 보호막 형성 공정을 실시한 후, 상기 보호막을 통해 상기 적층체에 대해 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라 조사하여, 분할 예정 라인의 상기 적층체를 어블레이션(ablation) 가공에 의해 제거하는 적층체 제거 공정과,
    상기 적층체 제거 공정을 실시한 후, 웨이퍼에 외력을 부여하여, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하는 분할 공정과,
    상기 분할 공정을 실시한 후, 웨이퍼의 표면을 세정하여 웨이퍼의 표면에 피복된 상기 보호막을 제거하는 보호막 제거 공정과,
    상기 적층체 제거 공정을 실시한 후, 또는 상기 분할 공정을 실시한 후에, 웨이퍼의 표면측으로부터 플라즈마화된 에칭 가스를 공급하여, 상기 적층체 제거 공정에서의 어블레이션 가공에 의한 손상을 제거하는 플라즈마 에칭 공정을 포함하는 웨이퍼의 가공 방법.
KR1020160162694A 2015-12-07 2016-12-01 웨이퍼의 가공 방법 KR20170067143A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-238875 2015-12-07
JP2015238875A JP2017107921A (ja) 2015-12-07 2015-12-07 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170067143A true KR20170067143A (ko) 2017-06-15

Family

ID=58722660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160162694A KR20170067143A (ko) 2015-12-07 2016-12-01 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US9748182B2 (ko)
JP (1) JP2017107921A (ko)
KR (1) KR20170067143A (ko)
CN (1) CN107026123A (ko)
DE (1) DE102016224214B4 (ko)
TW (1) TW201724243A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6713212B2 (ja) * 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
JP6934327B2 (ja) * 2017-06-07 2021-09-15 株式会社ディスコ ウエーハの分割方法及び分割装置
JP7027137B2 (ja) * 2017-11-30 2022-03-01 株式会社ディスコ ウエーハの分割方法およびウエーハの分割装置
JP7068028B2 (ja) * 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
JP7355618B2 (ja) * 2018-12-04 2023-10-03 株式会社ディスコ ウエーハ分割装置
JP7258416B2 (ja) * 2018-12-06 2023-04-17 株式会社ディスコ 被加工物の加工方法、デバイスチップの製造方法
JP7266402B2 (ja) * 2018-12-28 2023-04-28 株式会社ディスコ チップの製造方法
DE102019204457B4 (de) * 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren
JP2021027305A (ja) * 2019-08-09 2021-02-22 株式会社ディスコ プラズマエッチング装置
JP7292803B2 (ja) * 2019-09-12 2023-06-19 株式会社ディスコ ウェーハの加工方法
JP7358193B2 (ja) * 2019-10-28 2023-10-10 株式会社ディスコ ウエーハの加工方法
CN111226313A (zh) * 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法
JP2021174920A (ja) * 2020-04-28 2021-11-01 株式会社ディスコ ウエーハの加工方法
DE102020210104A1 (de) 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10018697A1 (de) * 2000-04-14 2001-10-18 Inst Neue Mat Gemein Gmbh Substrate mit einer Dickschicht aus anorganischem Gel-, Glas-, Glaskeramik- oder Keramikmaterial, Verfahren zu deren Herstellung und ihre Verwendung
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
JP2010045151A (ja) * 2008-08-12 2010-02-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2011224931A (ja) * 2010-04-22 2011-11-10 Disco Corp 光デバイスウエーハの加工方法およびレーザー加工装置
JP2013058536A (ja) * 2011-09-07 2013-03-28 Disco Abrasive Syst Ltd デバイスウェーハの分割方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
US8927393B1 (en) * 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP6560040B2 (ja) * 2015-07-06 2019-08-14 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US20170162521A1 (en) 2017-06-08
US9748182B2 (en) 2017-08-29
DE102016224214B4 (de) 2020-04-09
DE102016224214A1 (de) 2017-06-08
CN107026123A (zh) 2017-08-08
TW201724243A (zh) 2017-07-01
JP2017107921A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
KR20170067143A (ko) 웨이퍼의 가공 방법
KR102272434B1 (ko) 웨이퍼의 가공 방법
US9379015B2 (en) Wafer processing method
US7696067B2 (en) Method of manufacturing device
TWI598950B (zh) Wafer processing methods
CN108231676B (zh) 晶片的加工方法
KR101418613B1 (ko) 웨이퍼 분할 방법
KR20160072775A (ko) 웨이퍼의 가공 방법
JP6262006B2 (ja) ウエーハの加工方法および加工装置
KR20150142597A (ko) 웨이퍼 가공 방법
JP5992731B2 (ja) ウエーハの加工方法
KR20170034316A (ko) 웨이퍼의 가공 방법
JP2006269897A (ja) ウエーハのレーザー加工方法
JP2011187479A (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
KR20090124928A (ko) 웨이퍼 분할 방법
US11373907B2 (en) Method of manufacturing device chip
KR20150140215A (ko) 웨이퍼 가공 방법
KR20170049397A (ko) 웨이퍼의 가공 방법
US20160163597A1 (en) Wafer processing method
JP2016086089A (ja) ウエーハの加工方法
US9455149B2 (en) Plate-like object processing method
JP2015023135A (ja) ウエーハの加工方法
CN111312658A (zh) 晶片的加工方法
JP6346067B2 (ja) ウエーハの加工方法