JP2015177111A - プラズマダイシング方法およびプラズマダイシング装置 - Google Patents

プラズマダイシング方法およびプラズマダイシング装置 Download PDF

Info

Publication number
JP2015177111A
JP2015177111A JP2014053705A JP2014053705A JP2015177111A JP 2015177111 A JP2015177111 A JP 2015177111A JP 2014053705 A JP2014053705 A JP 2014053705A JP 2014053705 A JP2014053705 A JP 2014053705A JP 2015177111 A JP2015177111 A JP 2015177111A
Authority
JP
Japan
Prior art keywords
plasma
substrate
etching
dicing
bias power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014053705A
Other languages
English (en)
Other versions
JP6101227B2 (ja
Inventor
酒井　隆行
Takayuki Sakai
隆行 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014053705A priority Critical patent/JP6101227B2/ja
Priority to CN201410406586.1A priority patent/CN104934312A/zh
Priority to US14/481,110 priority patent/US20150262879A1/en
Publication of JP2015177111A publication Critical patent/JP2015177111A/ja
Application granted granted Critical
Publication of JP6101227B2 publication Critical patent/JP6101227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】パッド開口部に露出しているメタル電極のスパッタを防ぐことができるプラズマダイシング方法およびプラズマダイシング装置を提供する。【解決手段】第１のガスのプラズマを含む雰囲気中で、ダイシング領域およびパッド開口部に露出するメタル電極上に膜を堆積させる堆積処理と、第２のガスのプラズマを含む雰囲気中で下部電極に第１のバイアスパワーを与えて、堆積処理で堆積した膜をエッチングするエッチング処理と、を含む。エッチング処理中に、ダイシング領域の基板のエッチングにともなう発光が検出されると、第１のバイアスパワーを第２のバイアスパワーに低下させて、基板をエッチングする。【選択図】図４

Description

本発明の実施形態は、プラズマダイシング方法およびプラズマダイシング装置に関する。
電子機器の小型化に伴い、半導体装置の小型化が進み、半導体素子の一層の薄型化が要求されている。薄化された半導体素子は、ダイシング工程においてクラックやチッピングのダメージを受けやすく、加工歩留りの低下が懸念される。このような薄化された半導体素子を個片化する方法としてブレードを用いた機械的な切断方法に替えて、プラズマエッチングにより半導体ウェーハを切断するプラズマダイシング方法が提案されている。
プラズマダイシング方法では、ウェーハ状態の基板上に半導体素子を形成した後、基板の表面側あるいは裏面側を支持テープ（シート）に貼り付け、支持テープとは反対側の面にフォトレジストあるいは金属等によるマスク層を形成し、ダイシング領域のマスク層を除去することでプラズマダイシング用のマスクパターンが形成される。
しかしながら、ウェーハを支持テープに貼り付けた状態でダイシング用マスクパターンを形成するためには、高コストの複雑な処理工程が求められ、ダイシング工程全体のコストアップにつながりうる。
特開２００２−９３７４９号公報 特開２００５−１９１０３９号公報
本発明の実施形態は、パッド開口部に露出しているメタル電極のスパッタを防ぐことができるプラズマダイシング方法およびプラズマダイシング装置を提供する。
実施形態によれば、プラズマダイシング方法は、基板と、前記基板上に分離して形成された複数の半導体層と、それぞれの前記半導体層上に設けられたメタル電極と、前記半導体層を覆うとともに前記メタル電極の一部を露出させるパッド開口部を有するパッシベーション膜と、を含むウェーハにおける前記複数の半導体層の間のダイシング領域の前記基板をプラズマエッチングする。また、実施形態によれば、プラズマダイシング方法は、第１のガスのプラズマを含む雰囲気中で、前記ダイシング領域、および前記パッド開口部に露出する前記メタル電極上に膜を堆積させる堆積処理と、第２のガスのプラズマを含む雰囲気中で前記ウェーハを支持する下部電極に第１のバイアスパワーを与えて、前記膜をエッチングするエッチング処理と、を含む。また、実施形態によれば、プラズマダイシング方法は、前記エッチング処理中に、前記ダイシング領域の前記基板のエッチングにともなう発光が検出されると、前記第１のバイアスパワーを第２のバイアスパワーに低下させて、前記基板をエッチングする。
実施形態のプラズマダイシング装置の模式図。 実施形態のウェーハの模式断面図。 実施形態のプラズマダイシング方法を示す模式断面図。 実施形態のプラズマダイシング方法を示すタイミングチャート。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
ウェーハプロセスで半導体素子を形成した後、別途、プラズマダイシング用のマスクパターンを形成することはコストアップをまねく。そこで、実施形態によれば、半導体素子の表面に形成される素子保護用のパッシベーション膜を、プラズマダイシング時のマスクとしても兼用する。
パッシベーション膜は、半導体素子の半導体層およびメタル電極を被覆する。また、ダンシング領域の基板はパッシベーション膜で覆われずに露出される。さらに、メタル電極の一部もパッシベーション膜から露出され、露出したメタル電極は外部回路との電気的接続を担うパッドとなる。
生産効率の点から、ダイシング前のウェーハ状態で、すべての素子のパッシベーション膜にパッド開口部が一括形成され、メタル電極が露出される。
したがって、メタル電極の露出部がプラズマダイシングの際にプラズマにさらされることになり、ウェーハに向かって加速されたイオンによってメタル電極がスパッタされる懸念がある。スパッタされたメタル成分が飛散してパッシベーション膜上に付着すると、ショート等の不具合の原因になりうる。
そこで、実施形態によれば、パッシベーション膜をマスクに用いつつ、パッド開口部に露出しているメタル電極のスパッタを防ぐことができるプラズマダイシング方法およびプラズマダイシング装置を提供する。
図１は、実施形態のプラズマダイシング装置の模式図である。
処理室５２内には下部電極５３が設けられている。下部電極５３はウェーハＷの支持部も兼ね、下部電極５３上にダイシング対象のウェーハＷが支持される。また、下部電極５３は処理室５２の外に設けられた高周波電源５４と接続され、下部電極５３には高周波電源５４からバイアスパワーが与えられる。
実施形態のプラズマダイシング装置は、例えばＩＣＰ（Inductively Coupled Plasma）型のプラズマ発生機構を有する。処理室５２の上部には、プラズマ発生部５８が設けられている。プラズマ発生部５８の周囲にはコイル６４が巻回され、コイル６４は高周波電源５７と接続されている。
あるいは、プラズマ発生機構は、容量結合型（平行平板型）、ＥＣＲ（Electron Cyclotron Resonance）型などの他の機構でもよい。
プラズマ発生部５８にはガス導入管６３が接続されている。ガス導入管６３は、第１のガスの供給源６１と第２のガスの供給源６２と接続されている。
また、処理室５２の外にはセンサ５６が設けられている。センサ５６は、被エッチング物質のプラズマエッチングにともなう発光の強度を検出する例えば分光計である。
また、実施形態のプラズマダイシング装置は制御部５５を有する。制御部５５は、高周波電源５４、５７のオンオフ、およびパワーを制御する。また、制御部５５はセンサ５６に接続され、センサ５６の検出信号（発光強度）を受ける。
次に、図２（ａ）は、ダイシング前のウェーハＷの断面構造の一例を示す模式断面図である。
ウェーハＷは基板１１を有する。基板１１は例えばシリコン（Ｓｉ）基板である。基板１１上には、複数の半導体素子１０が形成されている。また、基板１１も半導体素子１０の構成要素である。半導体素子１０は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオードなどのパワーデバイスである。
半導体素子１０は、半導体層１２と、半導体層１２上に設けられたメタル電極１３と、半導体素子１０を覆うパッシベーション膜１４とを有する。
複数の半導体層１２が互いに分離されて基板１１上に形成されている。分離された半導体層１２の間の領域はダイシング領域１５となる。例えば、ウェーハ状態において格子状にダイシング領域１５が形成されている。
ダイシング領域１５に隣接する半導体層１２の側面はパッシベーション膜１４で覆われている。ダイシング領域１５の底部には、基板１１が露出している。
また、半導体素子１０の表面上のパッシベーション膜１４にはパッド開口部１４ａが形成され、そのパッド開口部１４ａにはメタル電極１３の一部が露出している。メタル電極１３は、例えばアルミニウム（Ａｌ）電極である。
ウェーハＷにおいて、ダイシング領域１５およびパッド開口部１４ａ以外の部分はパッシベーション膜１４に覆われて保護されている。パッシベーション膜１４は、例えば、ポリイミドなどの樹脂膜、あるいはシリコン酸化膜などの無機膜である。
次に、実施形態のプラズマダイシング方法について説明する。
以下に説明するプラズマダイシング装置の各要素の動作は制御部５５によって制御される。
基板１１の裏面（メタル電極１３が形成された面の反対側の面）はダイシングシート（テープ）４１に貼り付けられ、ウェーハＷはダイシングシート４１に支持される。ダイシングシート４１は、例えばリング状のフレーム４２の内側に張られている。
ダイシングシート４１に支持されたウェーハＷは、処理室５２内に搬入され、下部電極５３上に支持される。ダイシング領域１５およびメタル電極１３側が上方に向けられる。
図示しない真空排気系により処理室５２内は減圧され、ガス導入管６３からプラズマ発生部（プラズマ発生室）５８にガスが導入される。プラズマ発生部５８は、下部電極５３の上方の空間に通じている。
そして、高周波電源５７からコイル６４に高周波電流を流すことで、高電圧と高周波数の変動磁場によってプラズマ発生部５８に誘導結合プラズマを発生させる。また、下部電極５３には、高周波電源５４からバイアスパワーが与えられる（印加される）。
排気量とガス導入量が適切に制御され、処理室５２内には、所望の減圧下で所望のガスのプラズマ雰囲気が維持される。
実施形態のプラズマ処理には、プラズマ雰囲気下での化学反応による膜の堆積（堆積処理）と、堆積処理で形成された膜およびエッチング対象物を異方的にエッチングするエッチング処理とを含む。堆積処理により形成された膜でエッチング領域の側壁を保護しつつ、深さ方向（基板１１の厚み方向）にエッチングを進めることで、エッチング領域の幅方向の広がりを抑えることができる。
前述したウェーハＷを処理室５２内に搬入した後、まず、堆積処理が行われる。例えば、ガス供給源６１から、第１のガスがプラズマ発生部５８に導入されプラズマ化される。すなわち、第１のガスのプラズマを含む雰囲気中でウェーハＷに、第１のガスに含まれる元素を含む膜が堆積する。
第１のガスは、例えばフロロカーボン系ガスを含む。例えば、処理室５２（プラズマ発生部５８）にＣ４Ｆ８ガスが導入される。そして、例えばＣＦｘポリマーがウェーハＷに堆積する。
図３（ａ）は、ダイシング領域１５の模式断面図である。上記堆積処理により、溝形状のダイシング領域１５の側壁および底部にコンフォーマルに膜３１が堆積する。また、パッド開口部１４ａに露出しているメタル電極１３上にも膜３１は堆積する。
このとき、パッド開口部１４ａのアスペクト比（幅に対する開口深さの比）が、ダイシング領域１５のアスペクト比よりも小さいことから、パッド開口部１４ａのメタル電極１３上にはダイシング領域１５の底部の基板１１上よりも厚く膜３１が堆積しやすい。
したがって、ダイシング領域１５の基板１１上に堆積する膜３１の膜厚は、パッド開口部１４ａのメタル電極１３上に堆積する膜３１の膜厚よりも薄くなりやすい。
上記堆積処理が所定時間行われた後、制御部５５の制御により、エッチング処理に切り替える。例えば、ガス供給源６２から、第２のガスがプラズマ発生部５８に導入されプラズマ化される。第２のガスは、例えばフッ素系ガスを含む。例えば、処理室５２（プラズマ発生部５８）にＳＦ６ガスが導入される。ＳＦ６ガスのプラズマ化により、処理室５２内に、例えばフッ素イオン（Ｆ＋）とフッ素ラジカルが生成する。
また、下部電極５３には高周波電源５４より第１のバイアスパワーＰ１が与えられる。この第１のバイアスパワーＰ１により、例えばフッ素イオンがウェーハＷ側に向けて加速され、堆積処理で形成された膜３１を図３（ｂ）に示すように異方的にエッチング（反応性イオンエッチング）する。また、フッ素ラジカルの作用によって膜３１は等方的にエッチングされる。このとき、ダイシング領域１５の側壁（パッシベーション膜１４の側面）に上記堆積処理で形成された膜３１によって、エッチング幅の拡大が抑制される。
ダイシング領域１５の基板１１上の膜３１がエッチングされて除去されると基板１１の表面が現れる。そして、実施形態によれば、下部電極５３に与えるバイアスパワーを切り替えて、基板１１のエッチングを行う。
図４は、実施形態のプラズマダイシング方法を示すタイミングチャートである。図４は、エッチング処理中における、下部電極５３に与えるバイアスパワー、基板１１に含まれるＳｉ（シリコン）の発光強度、およびメタル電極１３に含まれるＡｌ（アルミニウム）の発光強度の時間変化を表す。
堆積処理の後のエッチング処理中に、ダイシング領域１５に堆積していた膜３１が除去されると、図３（ｂ）に示すように基板１１の表面が露出し、基板１１に対するエッチングが開始される。このとき、基板１１の材料であるＳｉのプラズマエッチング（反応性イオンエッチング）にともなう発光が生じ、センサ５６によってＳｉ発光強度が検出される。
すなわち、図４において時刻ｔ１でダイシング領域１５の基板１１がエッチングされ始め、Ｓｉ発光強度が０から所定レベルに上昇する。
前述したように、パッド開口部１４ａのメタル電極１３上の堆積膜３１は、ダイシング領域１５の基板１１上の堆積膜３１よりも厚くなりやすいことから、基板１１がエッチングされ始めた時刻ｔ１の時点で、パッド開口部１４ａのメタル電極１３上にはまだ堆積膜３１が残っている。すなわち、時刻ｔ１の時点でメタル電極１３の材料であるＡｌはプラズマエッチング（スパッタ）されておらず、Ａｌの発光強度は０である。
時刻ｔ１でのＳｉ発光強度の立ち上がりがセンサ５６によって検出されると、制御部５５は、センサ５６の検出信号を受けて、下部電極５３に与えるバイアスパワーを低下させる。
すなわち、堆積膜３１のエッチング中に下部電極５３に与えていた第１のバイアスパワーＰ１を、これよりも低い第２のバイアスパワーＰ２に低下させる。
図４において、Ｓｉ発光強度の立ち上がり検出時（ｔ１）から、システム制御上のタイムラグ（ｔ２−ｔ１）を経て、時刻ｔ２でバイアスパワーは実線で示すようにＰ１からＰ２に低下される。他の条件は、堆積膜３１のエッチング時と同じである。
下部電極５３に与えられるバイアスパワーによって、ウェーハＷに対して入射するイオンのエネルギーが制御される。第２のバイアスパワーＰ２が下部電極５３に与えられている状態では、ウェーハＷに対する入射イオンのエネルギーは、メタル電極１３（Ａｌ）をスパッタするエネルギーよりも低い。
図４において１点鎖線で示すようにバイアスパワーを低下させないで（第１のバイアスパワーＰ１のまま）エッチング処理を続けると、時刻ｔ３でパッド開口部１４ａのメタル電極１３上に堆積していた堆積膜３１がなくなり、Ａｌがプラズマエッチングされ始める。したがって、時刻ｔ３で、Ａｌ発光強度が１点鎖線で示すように、０から所定レベルに立ち上がる。
すなわち、メタル電極１３の露出部（Ａｌ）がプラズマにさらされ、ウェーハＷに向かって加速されたイオンによってＡｌがスパッタされる。そして、スパッタされたＡｌが飛散してパッシベーション膜１４上に付着すると、ショート等の不具合の原因になりうる。
これに対して実施形態によれば、エッチング処理中に、制御部５５によってセンサ５６の検出信号（Ｓｉ発光強度とＡｌ発光強度）がモニタされ、ダイシング領域１５のＳｉ（基板１１）のエッチングが開始された後、パッド開口部１４ａのＡｌ（メタル電極１３）がエッチング（スパッタ）される前に、下部電極５３に印加するバイアスパワーを低下させて、ウェーハＷに対する入射イオンのエネルギーを、Ａｌのスパッタ閾値以下となるようにする。
実施形態においては、図４において実線で示すようにＡｌ発光強度は、バイアスパワーを第２のバイアスパワーＰ２に低下させた以降、上昇せず、一定（０）であることから、メタル電極１３はスパッタされていないことが分かる。
これにより、スパッタされた金属成分の飛散およびウェーハＷへの付着を回避でき、歩留まりを向上できる。
そして、第２のバイアスパワーＰ２に切り替えた後、その第２のバイアスパワーＰ２で、図３（ｃ）に示すように、ダイシング領域１５の基板１１のエッチングが進められる。このとき、バイアスパワーの低下により、入射イオンエネルギーは堆積膜３１のエッチング時よりも低くなっているため、主に、ラジカルの作用によって基板１１のエッチングが進行していく。
そして、図２（ｂ）に示すように、ダイシング領域１５の基板１１が除去され、複数の半導体素子１０に個片化される。
あるいは、エッチング処理の後、再度堆積処理に切り替えて、図３（ｄ）に示すように、ダイシング領域１５の底部および側壁に再び膜３１を堆積させてもよい。この堆積処理の後、エッチング処理に切り替えられ、このときも堆積膜３１がなくなりＳｉの発光強度の立ち上がり（Ｓｉエッチングの開始）が検出されると、バイアスパワーをＰ２に低下させて、基板１１のエッチングを進める。
基板１１の厚さや材料に応じて、前述した堆積処理とエッチング処理とが交互に複数回繰り返され、堆積膜３１によってエッチング幅の拡大を確実に抑えつつ、深さ方向にエッチングを進めることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体素子、１１…基板、１２…半導体層、１３…メタル電極、１４…パッシベーション膜、１５…ダイシング領域、４１…ダイシングシート、５２…処理室、５３…下部電極、５５…制御部、５６…センサ、Ｗ…ウェーハ

Claims (7)

  1. 基板と、前記基板上に分離して形成された複数の半導体層と、それぞれの前記半導体層上に設けられたメタル電極と、前記半導体層を覆うとともに前記メタル電極の一部を露出させるパッド開口部を有するパッシベーション膜と、を含むウェーハにおける前記複数の半導体層の間のダイシング領域の前記基板をプラズマエッチングするプラズマダイシング方法であって、
    第１のガスのプラズマを含む雰囲気中で、前記ダイシング領域、および前記パッド開口部に露出する前記メタル電極上に膜を堆積させる堆積処理と、第２のガスのプラズマを含む雰囲気中で前記ウェーハを支持する下部電極に第１のバイアスパワーを与えて、前記膜をエッチングするエッチング処理と、を含み、
    前記エッチング処理中に、前記ダイシング領域の前記基板のエッチングにともなう発光が検出されると、前記第１のバイアスパワーを第２のバイアスパワーに低下させて、前記基板をエッチングするプラズマダイシング方法。
  2. 前記第２のバイアスパワーが前記下部電極に与えられているときの前記ウェーハに対する入射イオンのエネルギーは、前記メタル電極をスパッタするエネルギーよりも低い請求項１記載のプラズマダイシング方法。
  3. 前記堆積処理と前記エッチング処理とが交互に複数回繰り返されて、前記ダイシング領域の前記基板がエッチングされる請求項１または２に記載のプラズマダイシング方法。
  4. 前記パッド開口部のアスペクト比は、前記ダイシング領域のアスペクト比よりも小さい請求項１〜３のいずれか１つに記載のプラズマダイシング方法。
  5. 前記基板はシリコン基板である請求項１〜４のいずれか１つに記載のプラズマダイシング方法。
  6. 前記第１のガスはフロロカーボン系ガスを含み、前記第２のガスはフッ素系ガスを含む請求項１〜５のいずれか１つに記載のプラズマダイシング方法。
  7. プラズマ雰囲気を維持可能な処理室と、
    基板と、前記基板上に分離して形成された複数の半導体層と、それぞれの前記半導体層上に設けられたメタル電極と、前記半導体層を覆うとともに前記メタル電極の一部を露出させるパッド開口部を有するパッシベーション膜と、を含むウェーハを、前記処理室内で支持する下部電極と、
    前記下部電極にバイアスパワーを与える電源と、
    前記基板のエッチングにともなう発光を検出するセンサと、
    第１のガスのプラズマを含む雰囲気中で、前記複数の半導体層の間のダイシング領域、および前記パッド開口部に露出する前記メタル電極上に膜を堆積させる堆積処理と、第２のガスのプラズマを含む雰囲気中で前記下部電極に第１のバイアスパワーを与えて、前記膜をエッチングするエッチング処理と、を切り替え可能であり、前記エッチング処理中に前記センサによって前記基板のエッチングが検出されると、前記第１のバイアスパワーを第２のバイアスパワーに低下させる制御部と、
    を備えたプラズマダイシング装置。
JP2014053705A 2014-03-17 2014-03-17 プラズマダイシング方法およびプラズマダイシング装置 Active JP6101227B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014053705A JP6101227B2 (ja) 2014-03-17 2014-03-17 プラズマダイシング方法およびプラズマダイシング装置
CN201410406586.1A CN104934312A (zh) 2014-03-17 2014-08-18 等离子切割方法及等离子切割装置
US14/481,110 US20150262879A1 (en) 2014-03-17 2014-09-09 Plasma dicing method and plasma dicing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053705A JP6101227B2 (ja) 2014-03-17 2014-03-17 プラズマダイシング方法およびプラズマダイシング装置

Publications (2)

Publication Number Publication Date
JP2015177111A true JP2015177111A (ja) 2015-10-05
JP6101227B2 JP6101227B2 (ja) 2017-03-22

Family

ID=54069668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053705A Active JP6101227B2 (ja) 2014-03-17 2014-03-17 プラズマダイシング方法およびプラズマダイシング装置

Country Status (3)

Country Link
US (1) US20150262879A1 (ja)
JP (1) JP6101227B2 (ja)
CN (1) CN104934312A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162998A (ja) * 2016-03-09 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018006758A (ja) * 2016-07-04 2018-01-11 エスピーティーエス テクノロジーズ リミティド 状態検出方法
JP2018018980A (ja) * 2016-07-28 2018-02-01 株式会社ディスコ デバイスウエーハの加工方法
WO2018142976A1 (ja) * 2017-02-01 2018-08-09 株式会社村田製作所 Ｃｓｐ型半導体デバイスおよびその製造方法
JP2018182026A (ja) * 2017-04-11 2018-11-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492286B2 (ja) * 2015-09-25 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9824896B2 (en) * 2015-11-04 2017-11-21 Lam Research Corporation Methods and systems for advanced ion control for etching processes
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
US10957626B2 (en) * 2017-12-19 2021-03-23 Thermo Electron Scientific Instruments Llc Sensor device with carbon nanotube sensor positioned on first and second substrates
CN111430212B (zh) * 2020-04-15 2022-08-23 Tcl华星光电技术有限公司 一种蚀刻设备
US20220157657A1 (en) * 2020-11-13 2022-05-19 International Business Machines Corporation Singulating individual chips from wafers having small chips and small separation channels
CN112863992B (zh) * 2021-01-12 2023-01-17 广东中图半导体科技股份有限公司 一种等离子刻蚀装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093749A (ja) * 2000-06-27 2002-03-29 Robert Bosch Gmbh 基板ウェーハを複数の基板チップに分断するための方法
JP2008053678A (ja) * 2006-07-28 2008-03-06 Sumitomo Precision Prod Co Ltd 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置
JP2008205436A (ja) * 2007-01-26 2008-09-04 Toshiba Corp 微細構造体の製造方法
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method
JP2011515855A (ja) * 2008-03-21 2011-05-19 アプライド マテリアルズ インコーポレイテッド 基板エッチングシステム及びプロセスの方法及び装置
JP2014523110A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152355B1 (ko) * 1994-03-24 1998-12-01 가나이 쓰토무 플라즈마 처리장치 및 처리방법
DE19730644C1 (de) * 1997-07-17 1998-11-19 Bosch Gmbh Robert Verfahren zum Erkennen des Übergangs unterschiedlicher Materialien in Halbleiterstrukturen bei einer anisotropen Tiefenätzung
US6077387A (en) * 1999-02-10 2000-06-20 Stmicroelectronics, Inc. Plasma emission detection for process control via fluorescent relay
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
KR100867541B1 (ko) * 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
US20140001576A1 (en) * 2012-06-27 2014-01-02 Applied Materials, Inc. Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
CN102881783A (zh) * 2012-10-11 2013-01-16 施科特光电材料(昆山)有限公司 一种深刻蚀切割发光二极管芯片的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093749A (ja) * 2000-06-27 2002-03-29 Robert Bosch Gmbh 基板ウェーハを複数の基板チップに分断するための方法
JP2008053678A (ja) * 2006-07-28 2008-03-06 Sumitomo Precision Prod Co Ltd 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置
JP2008205436A (ja) * 2007-01-26 2008-09-04 Toshiba Corp 微細構造体の製造方法
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method
JP2011515855A (ja) * 2008-03-21 2011-05-19 アプライド マテリアルズ インコーポレイテッド 基板エッチングシステム及びプロセスの方法及び装置
JP2014523110A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162998A (ja) * 2016-03-09 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018006758A (ja) * 2016-07-04 2018-01-11 エスピーティーエス テクノロジーズ リミティド 状態検出方法
JP2018018980A (ja) * 2016-07-28 2018-02-01 株式会社ディスコ デバイスウエーハの加工方法
WO2018142976A1 (ja) * 2017-02-01 2018-08-09 株式会社村田製作所 Ｃｓｐ型半導体デバイスおよびその製造方法
JP6424996B1 (ja) * 2017-02-01 2018-11-21 株式会社村田製作所 Ｃｓｐ型半導体デバイスおよびその製造方法
JP2018182026A (ja) * 2017-04-11 2018-11-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Also Published As

Publication number Publication date
CN104934312A (zh) 2015-09-23
US20150262879A1 (en) 2015-09-17
JP6101227B2 (ja) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6101227B2 (ja) プラズマダイシング方法およびプラズマダイシング装置
US8262847B2 (en) Plasma-enhanced substrate processing method and apparatus
KR102260339B1 (ko) 반도체 장치의 제조 방법
US9673058B1 (en) Method for etching features in dielectric layers
JP6488150B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR101926677B1 (ko) 성막 장치 및 성막 방법
JP2012015343A (ja) プラズマエッチング方法
JP2000294540A (ja) 半導体装置の製造方法と製造装置
JP2012142495A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2010021442A (ja) プラズマ処理方法及びプラズマ処理装置
EP2136391A1 (en) Dry etching method
JP6317139B2 (ja) プラズマ処理装置のクリーニング方法及びプラズマ処理装置
JP3629705B2 (ja) プラズマ処理装置
KR100932763B1 (ko) 시료의 플라즈마 에칭방법
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JP2014072269A5 (ja)
US10062576B2 (en) Method for plasma etching a workpiece
JP2006128729A (ja) エッチング装置
CN110808228B (zh) 蚀刻方法和半导体器件的制造方法
JP5065726B2 (ja) ドライエッチング方法
JP2015023157A (ja) シリコン基板のエッチング方法
JP2011228534A (ja) エッチング方法およびエッチング装置
JP2917993B1 (ja) ドライエッチング方法
JP5454776B2 (ja) 貫通孔形成方法
JP7323476B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170224

R151 Written notification of patent or utility model registration

Ref document number: 6101227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151