KR100932763B1 - 시료의 플라즈마 에칭방법 - Google Patents

시료의 플라즈마 에칭방법 Download PDF

Info

Publication number
KR100932763B1
KR100932763B1 KR1020080016690A KR20080016690A KR100932763B1 KR 100932763 B1 KR100932763 B1 KR 100932763B1 KR 1020080016690 A KR1020080016690 A KR 1020080016690A KR 20080016690 A KR20080016690 A KR 20080016690A KR 100932763 B1 KR100932763 B1 KR 100932763B1
Authority
KR
South Korea
Prior art keywords
insulating film
etching
interlayer insulating
sample
film
Prior art date
Application number
KR1020080016690A
Other languages
English (en)
Other versions
KR20090031183A (ko
Inventor
히토시 고바야시
마사미치 사카구치
고이치 나카우네
마스노리 이시하라
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20090031183A publication Critical patent/KR20090031183A/ko
Application granted granted Critical
Publication of KR100932763B1 publication Critical patent/KR100932763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 폴리실리콘 또는 하드 마스크에 대한 High-K재(Al2O3 등)와의 선택비를 가지는 에칭방법을 제공하는 것이다.
하드 마스크(11)의 층간 절연막(Al2O3 등의 High-K재)(14)과 층간 절연막에 접하는 Poly-Si(15)을 가지는 시료를 플라즈마 에칭장치를 사용하여 에칭처리하는 반도체장치의 제조방법에 있어서, High-K재(14)의 에칭처리를, BCl3과 He와 HBr을 사용하여 시료대의 온도를 상온으로 하고, 고바이어스 전압을 시간 변조하여 인가하여 행하고, 또한 이 에칭처리와 SiCl4와 BCl3과 He를 사용한 데포짓처리를 반복하여 행한다.

Description

시료의 플라즈마 에칭방법{PLASMA ETCHING METHOD OF SAMPLE}
본 발명은 Al2O3 등의 층간 절연막과 그 층간 절연막의 위쪽에 설치한 마스크와 그 층간 절연막에 접하는 폴리실리콘(이하, Poly-Si라 기재한다)으로 이루어지는 밑바탕막을 가지는 반도체장치가 설치되는 시료를, 플라즈마처리장치를 사용하여 플라즈마 에칭처리하는 시료의 플라즈마 에칭방법으로서, 마스크 및 밑바탕막에 대하여 그것들에 대하여 선택비를 필요로 하는 공정을 포함하는 시료의 플라즈마 에칭방법에 관한 것이다.
반도체장치의 고집적화나 고속화에 따라, 게이트 사이의 절연막(층간 절연막) 은 SiO2막 대신에 더욱 높은 유전율의 절연막이 요구되게 되어, High-K재로 옮겨가고 있다.
상기 High-K의 재료로서는, 주로 Al2O3이 사용되고 있다. 특히 플래시 메모리(Flash Memory)장치에서는, 컨트롤 게이트와 플로팅 게이트 사이의 절연막으로서 High-K의 재료인 Al2O3이 사용되고 있다. 이 2개의 게이트는, 각각 Poly-Si로 형성 되어 있고, 소자분리구조를 가지고 있다. 이와 같은 장치의 제조에 있어서, Al2O3을 에칭할 때에 밑바탕막인 Poly-Si와 Al2O3의 위쪽에 설치한 마스크와의 선택비가 필요하게 된다. 또 High-K재(층간 절연막)로서는 Al2O3 외에 ZrO2나 HfO2 등이 사용되고 있다.
도 1을 이용하여 플래시 메모리장치의 구조의 개략을 설명한다. 도 1(a)에 나타내는 바와 같이, 플래시 메모리장치는, SiO2가 충전된 소자 분리 트렌치(18)가 설치된 실리콘 기판(17) 위에, SiO2로 이루어지는 밑바탕 절연막(16), 플로팅 게이트가 되는 Poly-Si막(15), Al2O3으로 이루어지는 층간 절연막(14), 컨트롤 게이트인 Poly-Si막(13) 및 컨트롤 게이트 배선이 되는 W(텅스텐) 실리콘막(12), 하드 마스크(11)를 적층하여 구성된다. 도 1(a)의 A-A 선에서의 단면도를 도 1(b)의 A 단면도로서 나타내고, 도 1(a)의 B-B 선에서의 단면도를 도 1(c)의 B 단면도로서 나타낸다.
플래시 메모리장치는, 소자 분리 트렌치(18)가 설치된 실리콘 기판(17) 위에, 밑바탕 절연막(SiO2)(16)을 형성하고, 그 위에 Poly-Si막(15)을 형성하며, 이 Poly-Si막(15)을 소자 분리 트렌치(18)의 표면 및 밑바탕 절연막(16) 위까지 에칭하여 플로팅 게이트를 형성하고, 플로팅 게이트의 위 및 Poly-Si막(16) 위에 Al2O3로 이루어지는 층간 절연막(14)을 형성한 후, 컨트롤 게이트인 Poly-Si막(13) 및 W 실리콘(12)을 형성하고, 그 위에 하드 마스크(11)를 형성한 후, 에칭처리하여 밑바 탕 절연막 위에 플래시 메모리장치(반도체장치)가 설치된 웨이퍼(시료)를 형성하고 있다.
본 발명은, 도 1(b)의 A 단면과 도 1(c)의 B 단면에 나타내는, Al2O3로 이루어지는 층간 절연막(14)의 에칭처리기술이다.
도 1(b)의 A 단면에서는, 층간 절연막(14)이 소자 분리 트렌치(18) 위에 있다. 도 1(c)의 B 단면에서는, 층간 절연막(14)이 Poly-Si로 이루어지는 플로팅 게이트(15) 위에 있다.
따라서 B 단면에서의 에칭은 Al2O3와 Poly-Si로 이루어지는 플로팅 게이트와의 고선택성이 필요하게 된다.
한편, Al2O3와 SiO2와의 고선택성에 대하여 실리콘종이 필요한 것은, 이미 제안되어 있다(예를 들면, 특허문헌 1 참조).
또, Al2O3을 BCl3과 Ar 및 CH4의 혼합가스로 고온에서 에칭하고, Poly-Si와의 고선택성도 제안되어 있다(예를 들면, 특허문헌 2 참조).
Al2O3의 에칭에는, Cl2나 BCl3을 포함하는 가스를 주체(主體)로 하고, 또 선택비를 향상시키기 위하여 Ar 및 CH4의 혼합가스도 사용하기도 하고, 고온에서 처리하고 있는 것이 일반적이다.
[특허문헌 1]
일본국 특개2004-296477
[특허문헌 2]
일본국 특개2007-35860
특허문헌 1에 나타낸 방법으로 실리콘계의 가스를 사용하면, 퇴적물이 증가하여 Al2O3의 형상이 순테이퍼가 된다.
도 2에 상기 도 1에 나타낸 플래시 메모리장치의 단차부의 구조를 나타낸다. 도 2는 도 1(b) 의 A 단면도와 도 1(c)의 B 단면도에 있어서의 C-C 선에서의 C 단면에서의 Al2O3제거처리의 시간경과에 따르는 상태의 변화를 위에서 밑을 향하여 설명하는 도면이다.
도 2(a)는, Al2O3으로 이루어지는 층간 절연막(14)까지 에칭처리가 끝난 단차부의 구조를 나타내고 있다. 도 2(b)는 층간 절연막(14)의 평탄한 부분을 Poly-Si (폴리실리콘) 밑바탕막(16)과 트렌치부의 SiO2(18)의 표면까지 에칭하여 노출시킨 상태를 나타내고 있다. 도 2(c)는 층간 절연막(14)을 제거하는 Al2O3 에칭처리를 계속하여, 단차부에서의 Poly-Si막(15)의 측벽에 퇴적한 층간 절연막(14)의 상부를 에칭처리하고 있는 상태를 나타내고 있다. 이 Al2O3 에칭처리에서는, Al2O3/Poly-Si의 선택비와 Al2O3/SlO2의 선택비가 클 수록 Al2O3에칭처리가스로서 바람직하다. 도 2(d)는, 층간 절연막(14)의 Al2O3 에칭처리가 완료된 상태를 나타내고 있다. Al2O3에칭이 완료된 상태에서는, 층간 절연막(14)이 모두 제거되고, Poly-Si막(15)과 트렌치부의 SiO2(18)가 남아 있지 않으면 안된다.
특허문헌 2에 나타낸 방법에서는, 플로팅 게이트(15)의 측벽에서 소자 분리 트렌치(18) 상부까지의 Al2O3을 제거하는 과정에 있어서, 플로팅 게이트(15)의 에칭량이 많아지고, 더 한층의 고선택비를 요한다. 또, 하드 마스크(11)의 에칭량도 많고 선택비가 낮아 불충분하다. 단차부의 Al2O3을 제거하기 위해서는 더욱 높은 선택성이 필요하게 된다. 또, 고온이기 때문에, 컨트롤 게이트 배선(WSi)(12) 및 Poly-Si 막(13)에 사이드 에칭이 발생되는 문제가 있다.
그래서 본 발명의 목적은, 상기 단점을 개선하고, Poly-Si(폴리실리콘) 또는 하드 마스크에 대한 Al2O3 선택비를 가지는 에칭방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명은, 윗쪽에 하드 마스크층을 가지는 층간 절연막(Al2O3 등)의 밑바탕막에 Poly-Si막을 가지는 반도체장치를 설치한 시료의 플라즈마 에칭방법에서, 층간 절연막(Al2O3 등)의 에칭가스로서 BCl3과 He와 HBr의 혼합가스를 사용한다.
또, 본 발명은 상기 층간 절연막의 에칭 후, 또는 전에, BCl3과 He와 SiCl4의 혼합가스를 사용하여 하드 마스크 및 밑바탕막에 퇴적물을 부착시켜, 하드 마스크의 사이드 에치를 저지한다. 이 에칭에서는 시간 변조로 고주파(RF) 바이어스 전력을 시료에 인가할 수 있다.
본 발명에 의하면, 층간 절연막(Al2O3 등)을 에칭하기 전에 BCl3과 He와 SiCl4의 혼합가스를 사용하여 방전함으로써, 하드 마스크 및 밑바탕막에 퇴적물을 부착시키고, 하드 마스크를 충분히 남겨 Al2O3을 제거하는 것이 가능해진다.
SiCl4와 같은 실리콘계의 가스를 사용하여 Al2O3을 에칭하면, 측벽 및 막 상층에 실리콘 퇴적물이 증가하여 순테이퍼 형상이 되기 쉽다. 그러나 본 발명에서는 Al2O3을 BCl3과 He와 HBr로 에칭하고, Al2O3층의 윗쪽에 설치한 하드 마스크의 표면 및 측벽, 또 Poly-Si의 표면 및 측벽에 실리콘 퇴적물을 부착시키는 SiCl4첨가 프로세스를 반복하여 처리함으로써, Poly-Si막이나 하드 마스크에 대한 선택비를 유지할 수 있기 때문에, Al2O3의 가공형상이 수직이 되고, Al2O3층의 상층에 설치한 Wsi막의 사이드 에치를 방지할 수도 있다.
또, 본 발명은 상온(20℃)에서 처리 가능한 프로세스이다.
이하, 본 발명에 의한 시료의 플라즈마 에칭방법에 대하여 설명한다. 도 3을 이용하여 본 발명의 시료의 플라즈마 에칭방법에 사용하는 플라즈마처리장치의 구조의 예를 설명한다. 이 예는, 플라즈마생성수단에 마이크로파와 자계를 이용한 마이크로파 플라즈마처리장치의 예이다. 플라즈마처리장치(3)는, 마그네트론(31)과, 도파관(32)과, 석영판으로 이루어지는 샤워플레이트(33)와, 솔레노이드 코 일(34)과, 정전 흡착 전원(37)과, 시료대(38)와, 고주파 바이어스 전원(고주파 전원)(39)을 가지고 구성되어, 시료대(38)에 피처리 웨이퍼(시료)(36)가 탑재되고, 처리실 내에 생성된 플라즈마(35)로 웨이퍼를 플라즈마 에칭처리한다.
마이크로파는, 마그네트론(31)으로 발진되고, 도파관(32)을 거쳐 석영판으로 이루어지는 샤워플레이트(33)를 통과하여 플라즈마처리장치의 진공용기 내에 입사된다. 진공용기 내의 석영판으로 이루어지는 샤워플레이트(33)의 아래쪽에 형성되는 처리실 내에는, 샤워플레이트를 거쳐 도시를 생략한 가스공급부로부터 처리가스가 공급된다. 진공용기의 주위에는 솔레노이드 코일(34)이 설치되어 있고, 이것에서 발생하는 자계와, 입사하여 오는 마이크로파에 의하여 전자사이클로트론공명(ECR: Electron Cyclotron Resonance)을 일으킨다. 이것에 의하여 처리가스는, 효율좋게 고밀도로 플라즈마(35)화된다. 정전 흡착 전원(37)으로 시료대(38)에 직류전압을 인가함으로써, 처리 웨이퍼(36)는 정전 흡착력에 의하여 전극(시료대)에 고정된다. 또, 전극(시료대)(38)에는 RF 바이어스 전원(39)이 접속되어 있고, 전극(38) 위에 흡착 고정된 웨이퍼(36)에 고주파 전력을 인가하여, 플라즈마(35) 중의 이온에 웨이퍼(36)에 대하여 수직방향의 가속전위를 준다. 에칭처리한 후의 처리가스는, 장치 하부에 설치된 배기구로부터 터보펌프, 드라이 펌프(도시 생략)에 의하여 배기된다.
도 4를 이용하여, 도 3의 플라즈마처리장치를 사용하여 본 발명의 실시예에 의거한 시료의 플라즈마 에칭방법을 설명한다. 또, 이 실시예에서의 에칭조건을 표 1에 나타낸다.
도 4에서 시료에 설치된 반도체장치는, 상층으로부터 순서대로, 패터닝된 하드 마스크(11), 컨트롤 게이트 배선인 텅스텐 실리콘(WSi)막(12), 컨트롤 게이트인 Poly-Si막(13), 층간 절연막(Al2O3)(14), 플로팅 게이트인 Poly-Si막(15)으로 구성되어 있다. 도 4에는 Al2O3의 에칭 중의 결합의 상태를 모식적으로 나타내고 있다.
이미 가공이 끝난 W 실리콘(12) 및 Poly-Si(13)의 하부에 있는 Al2O3(14)을, BCl3과 He와 HBr의 혼합가스로 이루어지는 처리가스를 사용하여 플라즈마(35)를 생성하고, 에칭하였다. BCl3으로부터 플라즈마화된 B(42)가 Al2O3의 Al-O의 결합을 끊고, O와 결합하여 B2O2(44)를 생성한다. 또 HBr로부터 플라즈마화된 H(43)로 Al2O3의 Al-O의 결합을 끊고, 분리된 O와 결합하여 H2O(45)를 생성한다. Al2O3으로부터 끊어져 분리된 Al이 Cl과 결합하여 AlCl(46)이 된다. 그 결합한 B2O2(44)와 H2O(45)와 AlCl(46)은, 에칭장치로부터 배기되거나, 또는 에칭장치의 둘레 벽 등에 퇴적하여 퇴적물이 된다. 이와 같이 하여 Al2O3이 에칭된다.
Figure 112008013590123-pat00001
표 1의 에칭조건을 사용하여 층간 절연막(Al2O3)(14)의 플라즈마 에칭처리를 설명한다. 본 발명의 Al2O3(14)의 플라즈마 에칭처리는, 단계 1과 단계 2의 2 공정에서 행하여진다. 단계 1은, BCl3과 SiCl4와 He의 혼합가스를 60 : 20 : 80의 비율로 사용하고, 압력을 0.2 Pa로 하고, 마이크로파를 800 W로 하고, 처리 웨이퍼의 온도를 20℃로 하고, 고주파 바이어스 전력을 인가하지 않고 처리하는 공정이다. 이 공정은, 하드 마스크(11)의 상면 및 측벽이나, WSi(12)나 Poly-Si(13)의 측벽에 실리콘계 퇴적물을 부착시켜 하드 마스크의 에칭을 억제하기 위한 공정이다.
단계 2는, 단계 1의 방전을 계속하여, Al2O3을 플라즈마 에칭하는 공정이고, HBr과 BCl3과 He의 혼합가스를 10 : 40 : 110의 비율로 사용하고, 압력을 0.2 Pa로 하고, 마이크로파를 1400 W로 하고, 처리 웨이퍼의 온도를 20℃로 하고, RF 바이어스 전력을 시간 변조한 400 W로 하여 처리하는 공정이다.
Al2O3과 마스크와의 고선택비성을 실현하기 위해서는, Al2O3의 에칭속도가 빠르고, 마스크만을 덮는 퇴적물을 만드는 것이 필요하다. 그것을 위해서는 실리콘종이 존재하고 있을 때에 Al2O3의 에칭속도가 빨라지는 성질을 이용하여, BCl3과 He로 이루어지는 에칭 처리가스에 SiCl4를 첨가하여, Al2O3을 에칭할 때에 하드 마스크(11) 위 및 측벽에 퇴적물을 퇴적시키는 것이, 하드 마스크의 에칭을 지연시키는, 즉 Al2O3의 선택비를 향상시키는 관점에서 효과적이다.
또, 단차부의 Al2O3은 막 두께가 두껍기 때문에, 단차부의 Al2O3을 에칭을 할 때에는 충분한 오버에칭이 필요하다. 그 때, W 실리콘(12) 및 Poly-Si막(13)의 사이드 에치의 방지와, Al2O3(14)과 그 하층의 플로팅 게이트 Poly-Si(15)(도 1)와의 Al2O3/Poly-Si 선택비의 향상과, 충분 마스크를 남기고 그 밑의 플로팅 게이트를 에칭하기 위하여 Al2O3과 그 위에 설치한 마스크와의 Al2O3/마스크 선택비의 향상이 과제가 된다.
그래서 단계 2의 Al2O3 에칭시에, 고주파 바이어스 전력을 시간 변조하여 시료에 인가함으로써, W 실리콘(12) 및 Poly-Si(13)의 사이드 에치의 방지와 Al2O3/마스크 선택비를 향상시킬 수 있었다. 고주파 바이어스 전력을 시간 변조하여 시료에 인가함으로써, 고주파 바이어스 전력을 인가하는 동안은 Al2O3에칭이 행하여지고, 고주파 바이어스 전력을 인가하지 않는 동안은 퇴적물이 발생한다.
고주파 바이어스 전력을 시간 변조하는 조건은, 바이어스 주파수 400 KHz에서 출력 400 W이고, 인가시간 5 × 10-4초, 비인가 시간 5 × 10-4초로 하였다.
Al2O3(14)의 하층의 Poly-Si(15)의 에칭억제는, 퇴적물이 부착되는 SiCl4와 BCl3과 He를 사용한 실리콘계 퇴적 프로세스(단계 1)와, HBr과 BCl3을 He를 이용한 Al2O3의 에칭 프로세스(단계 2)를 반복함으로써, Al2O3과 Poly-Si의 선택비를 향상시킬 수 있었다.
상기한 바와 같이 본 발명은 층간 절연막(Al2O3 등)에 접하는 밑바탕막(Poly-Si 등)을 가지는 시료를, 플라즈마처리장치를 이용하여 에칭처리하는 반도체장치를 설치한 시료의 에칭처리방법에 있어서, 상기 층간 절연막의 에칭처리를 BCl3과 He와 HBr을 포함하는 가스를 사용하여 행한다.
본 발명은 층간 절연막(Al2O3 등)에 접하는 밑바탕막(Poly-Si 등)을 가지는 시료를, 플라즈마처리장치를 사용하여 에칭처리하는 반도체장치를 설치한 시료의 에칭처리방법에 있어서, 상기 층간 절연막의 에칭처리를 BCl3과 He와 HBr을 포함하는 처리가스를 사용하여 행하고, 또한 Si를 함유하는 가스를 포함하는 처리가스를 사용하여 마스크 및 층간 절연막에 접하는 밑바탕막에 퇴적물을 부착하는 처리를 행한다.
본 발명은, 층간 절연막(Al2O3 등)에 접하는 밑바탕막(Poly-Si 등)을 가지는 시료를, 플라즈마처리장치를 이용하여 에칭처리하는 반도체장치를 설치한 시료의 에칭처리방법에 있어서, BCl3과 He와 HBr을 포함하는 처리가스를 사용하여 행하는 상기 층간 절연막의 에칭처리와, Si를 함유하는 가스를 포함하는 처리가스를 사용하여 행하는 마스크 및 층간 절연막에 접하는 밑바탕막에 퇴적물을 부착하는 처리를 반복하여 행한다.
층간 절연막(Al2O3 등)에 접하는 밑바탕막(Poly-Si 등)을 가지는 시료를 플라즈마처리장치를 사용하여 에칭처리하는 반도체장치를 설치한 시료의 에칭처리방법에 있어서, 상기 시료에 인가하는 고주파 바이어스 전력을 시간 변조하여 상기 층간 절연막의 에칭처리를 행한다.
도 1은 Al2O3을 가지는 플래시 메모리장치의 구조를 설명하는 단면도,
도 2는 본 발명에 관한 처리공정을 설명하는 도,
도 3은 본 발명에 적용한 플라즈마 에칭장치의 개략 구성을 설명하는 도,
도 4는 본 발명에 관한 처리방법을 설명하는 도면이다.
※ 도면의 주요부분에 대한 부호의 설명
11 : 하드 마스크 12 : W 실리콘
13 : 컨트롤 게이트(Poly-Si) 14 : 층간 절연막(Al2O3)
15 : 플로팅 게이트(Poly-Si) 16 : 밑바탕 절연막(SiO2)
17 : 실리콘 기판 18 : 소자 분리 트렌치(SiO2)
31 : 마그네트론 32 : 도파관
33 : 석영판 34 : 솔레노이드 코일
35 : 플라즈마 36 : 웨이퍼
37 : 정전 흡착 전원 38 : 시료대
39 : RF 바이어스 전원 42 : B(BCl3)
43 : H(HBr) 44 : B2O2
45 : H2O 46 : AlCl

Claims (4)

  1. 층간 절연막에 접하는 밑바탕막을 가지는 반도체장치가 설치되는 시료를, 플라즈마처리장치를 이용하여 플라즈마 에칭처리하는 시료의 플라즈마 에칭방법에 있어서,
    SiCl4를 이용하여 행하는 마스크 및 상기 층간 절연막에 접하는 상기 밑바탕막에 생성물을 부착하는 처리 후에, BCl3과 He와 HBr을 포함하는 처리가스를 이용하여 행하는 상기 층간절연막의 에칭처리를 행하는 것을 특징으로 하는 시료의 플라즈마 에칭방법.
  2. 제 1항에 있어서,
    SiCl4를 이용하여 행하는 마스크 및 상기 층간 절연막에 접하는 상기 밑바탕막에 생성물을 부착하는 처리와, 그 후 BCl3과 He와 HBr을 포함하는 처리가스를 이용하여 행하는 상기 층간 절연막의 에칭처리를 반복해서 행하는 것을 특징으로 하는 시료의 플라즈마 에칭방법.
  3. 제 1항에 있어서,
    상기 시료에 인가하는 고주파 바이어스 전력을 시간 변조하여 상기 층간 절연막의 에칭처리를 행하는 것을 특징으로 하는 시료의 플라즈마 에칭방법.
  4. 삭제
KR1020080016690A 2007-09-21 2008-02-25 시료의 플라즈마 에칭방법 KR100932763B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007244672A JP2009076711A (ja) 2007-09-21 2007-09-21 半導体装置の製造方法
JPJP-P-2007-00244672 2007-09-21

Publications (2)

Publication Number Publication Date
KR20090031183A KR20090031183A (ko) 2009-03-25
KR100932763B1 true KR100932763B1 (ko) 2009-12-21

Family

ID=40472132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080016690A KR100932763B1 (ko) 2007-09-21 2008-02-25 시료의 플라즈마 에칭방법

Country Status (4)

Country Link
US (1) US20090081872A1 (ko)
JP (1) JP2009076711A (ko)
KR (1) KR100932763B1 (ko)
TW (1) TW200915423A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
CN105336563A (zh) * 2014-07-24 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀装置及刻蚀方法
JP6604738B2 (ja) * 2015-04-10 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法、パターン形成方法及びクリーニング方法
CN106548936B (zh) * 2015-09-23 2022-04-22 北京北方华创微电子装备有限公司 一种金属层的刻蚀方法
JP7482427B2 (ja) 2020-09-08 2024-05-14 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040103453A (ko) * 2003-05-30 2004-12-08 가부시끼가이샤 한도따이 센단 테크놀로지스 반도체 장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918892B2 (ja) * 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
US5034092A (en) * 1990-10-09 1991-07-23 Motorola, Inc. Plasma etching of semiconductor substrates
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material
US6709986B2 (en) * 2001-06-28 2004-03-23 Hynix Semiconductor Inc. Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
JP4554461B2 (ja) * 2005-07-26 2010-09-29 株式会社日立ハイテクノロジーズ 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040103453A (ko) * 2003-05-30 2004-12-08 가부시끼가이샤 한도따이 센단 테크놀로지스 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20090031183A (ko) 2009-03-25
JP2009076711A (ja) 2009-04-09
TW200915423A (en) 2009-04-01
US20090081872A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
JP4554461B2 (ja) 半導体装置の製造方法
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
KR102439785B1 (ko) 무-할로겐 기상 실리콘 에칭
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
KR102023784B1 (ko) 질화규소막 에칭 방법
KR20210093163A (ko) 고 종횡비 피처를 형성하는 방법
US20050112891A1 (en) Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
KR100792018B1 (ko) 플라즈마에칭방법
KR100590370B1 (ko) 플라즈마 에칭 방법
KR100595065B1 (ko) 드라이 에칭 방법
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
KR100932763B1 (ko) 시료의 플라즈마 에칭방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
TW202004902A (zh) 基板處理方法及基板處理裝置
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP3950446B2 (ja) 異方性エッチング方法
JP4577328B2 (ja) 半導体装置の製造方法
JP3323190B2 (ja) ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置
KR102660694B1 (ko) 플라스마 처리 방법
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
JP2003017475A (ja) ドライエッチング方法
JPH0878515A (ja) 半導体装置の製造方法
JP2001044173A (ja) エッチング方法
JP2004063921A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee