TW200915423A - Plasma etching method for etching sample - Google Patents
Plasma etching method for etching sample Download PDFInfo
- Publication number
- TW200915423A TW200915423A TW097105357A TW97105357A TW200915423A TW 200915423 A TW200915423 A TW 200915423A TW 097105357 A TW097105357 A TW 097105357A TW 97105357 A TW97105357 A TW 97105357A TW 200915423 A TW200915423 A TW 200915423A
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- interlayer insulating
- insulating film
- plasma
- sample
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000001020 plasma etching Methods 0.000 title claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000009832 plasma treatment Methods 0.000 claims 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052593 corundum Inorganic materials 0.000 abstract description 33
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229920005591 polysilicon Polymers 0.000 abstract description 19
- 239000010410 layer Substances 0.000 abstract description 10
- 229910003910 SiCl4 Inorganic materials 0.000 abstract description 7
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229910015844 BCl3 Inorganic materials 0.000 abstract 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052770 Uranium Inorganic materials 0.000 description 6
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- MWRJCEDXZKNABM-UHFFFAOYSA-N germanium tungsten Chemical compound [Ge].[W] MWRJCEDXZKNABM-UHFFFAOYSA-N 0.000 description 3
- 229910052747 lanthanoid Inorganic materials 0.000 description 3
- 150000002602 lanthanoids Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004520 electroporation Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- LFRAUWYBZMOKBC-UHFFFAOYSA-N samarium tungsten Chemical compound [Sm][W] LFRAUWYBZMOKBC-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
200915423 九、發明說明 【發明所屬之技術領域】 本發明係有關一種使用電漿處理裝置,電漿飽刻處理 設置了具有Ah〇3等層間絕緣膜、設置在該層間絕緣膜上 方的光罩,及與該層間絕緣膜相接之由多晶矽(以下胃己載 爲Poly-Si)構成的基底膜之半導體裝置的試料之試料電發 蝕刻方法’並包含對於光罩及基底膜而言,必須對於其等 達到選擇比的工程之試料電漿蝕刻方法。 【先前技術】 伴隨著半導體裝置的高積體化或高速化,閘極間的絕 緣膜(層間絕緣膜)係取代Si〇2膜,並被要求成爲更高介電 率的絕緣膜,因而轉換爲H i g h - k材。 就上述High-k材料而言,係主要使用Al2〇3。尤其是 在快閃記憶(Flash Memory)裝置中’係使用High-k材料之 Ah 〇3作爲控制閘極與懸浮閘極之間的絕緣膜。該兩個閘 極係分別利用Ρ ο 1 y - S i加以形成,並具有元件分離構造。 當在這樣的裝置之製造時,於蝕刻AI2〇3之際必須達到與 基底膜之Poly-Si及設置在a1203上方之光罩的選擇比。 又就Hihg-k材(層間絕緣膜)而言,係在A1203之外,也使 用Zr02或Hf02等。 利用第1圖’說明快閃記憶裝置的槪略構造。如第 1 ( a)圖所示’快閃記憶裝置係在設置了塡充s i 〇 2的元件分 離通道18之矽基盤17上,層疊由31〇2構成的基底絕緣 -5- 200915423 膜16、構成懸浮間極之p〇iy-Si膜15、由Al2〇3構成的層 間絕緣膜1 4、控制聞極之Ρ 〇 1 y - S i膜1 3與構成控制閘極 配線的石矽化鎢(WSi)膜12、及硬罩11而構成。利用第 1(a)圖的A-A線剖面圖作爲第1(b)圖的A剖面表示之,利 用桌1 ( a)圖的B - B線剖面圖作爲第1 (c)圖的B剖面表示之 〇 快閃記憶裝置係在設置了元件分離通道1 8的矽基盤 17上形成基底絕緣膜(Si02)16,並於其上形成p〇iy_si膜 15 ’ 蝕刻該Poly-Si膜15直至元件分離通道18表面及 基底絕緣膜1 6上而形成懸浮閘極,在懸浮閘極上及ρ 〇 1 y _ Si膜1 5上形成由Al2〇3構成的層間絕緣膜1 4後,再形成 控制閘極之Poly-Si膜13及矽化鎢(WSi)12,於其上形成 硬罩1 1後,進行蝕刻處理而在基底絕緣膜上形成快閃記 憶裝置(半導體裝置)所設置的晶圓(試料)。 本發明係爲一種利用第1(b)圖之A剖面與第1(c)圖之 B剖面所示之由Al2〇3構成的層間絕緣膜1 4的蝕刻處理技 術。 在第1 (b)圖之A剖面中,使層間絕緣膜1 4位在元件 分離通道18上。在第1 (c)圖之B剖面中,使層間絕緣膜 14位在由Poly-Si構成的懸浮閘極15上。 然而,在B剖面的蝕刻係必須達到ai2〇3與由P〇iy-s i構成的懸浮閘極的高選擇比。 一方面,針對Al2〇3與Si〇2的高選擇比’必須有砂種 晶係已被提案出來(例如參照專利文獻1)。 -6 - 200915423 又利用BC13與Ar與CH4的混合氣體在高溫下蝕刻 ai2o3,並達到與P〇ly-Si的高選擇比也被提案出來(例如 參照專利文獻2)。 在Al2〇3的蝕刻中,一般而言係以包含Cl2或BC13的 氣體爲主體,又爲了提升選擇比,也有使用Ar及CH4的 混合氣體,在高溫下進行處理。 〔專利文獻1〕日本特開2004-296477 〔專利文獻2〕日本特開2007-35860 【發明內容】 (發明所欲解決之課題) 利用專利文獻1所示的手法,當使用矽系氣體時,使 堆積物增加而造成A1203的形狀爲正錐形狀。 第2圖係顯示上述第1圖所示之快閃記憶裝置的落差 部構造。第2圖係從上而下說明第1(b)圖之A剖面及第 1(c)圖之B剖面中之利用C-C線的C剖面中之Al2〇3除去 處理之伴隨時間經過的狀態變化圖。 第2(a)圖係顯示已完成蝕刻處理直至由Al2〇3構成的 層間絕緣膜14的落差部構造。第2(b)圖係顯示蝕刻層間 絕緣膜14的平坦部分直至P〇ly-Si(多晶矽)基底膜15及通 道部的Si0218表面,並使其露出的狀態。第2(c)圖係顯 示繼續除去層間絕緣膜14之A1203蝕刻處理,並蝕刻處 理堆積在落差部中之Poly-Si膜I5側壁的層間絕緣膜14 上部之狀態。在該Al2〇3鈾刻處理中,Al203/P〇ly-Si的選 200915423 擇比與Al2〇3 /Si〇2的選擇比越大,作爲Al2〇3蝕刻處理 則越好。第2(d)圖係顯示已結束層間絕緣膜14的Al2〇3 鈾刻處理之狀態。在ai2o3蝕刻結束的狀態中,必須使層 間絕緣膜14被完全除去,並使Poly-Si膜15及通道部的 Si〇218 留下。 在專利文獻2所示的手法中,在從懸浮閘極1 5側壁 到元件分離通道1 8上部之除去Al2〇3的過程中,使懸浮 閘極1 5的蝕刻量變多而必須要更高的選擇比。又使硬罩 11的蝕刻量也變多,選擇比低而不足夠。因此在除去落差 部的Al2 03時,必須要有更高的選擇比。又由於高溫而在 控制閘極配線(WSi)12及Poly-Si膜13會發生側邊蝕刻而 造成問題。 因此,本發明的目的係爲了改善上述不合宜的情況, 並提供具有對於Poly-Si(多晶矽)或是硬罩之Al2〇3的選擇 比之蝕刻方法。 (用以解決課題之手段) 爲了解決上述課題,本發明係針對設置了在上方具有 硬罩層的層間絕緣膜(Ah 03等)的基底膜上具有Poly-Si膜 的半導體裝置之試料電漿鈾刻處理方法,使用BC13與He 與HBr的混合氣體作爲層間絕緣膜(Al2〇3等)的蝕刻氣體 〇 又本發明係在上述層間絕緣膜的蝕刻後或是前,使用 BCI3與He與SiCi4的混合氣體,使堆積物附著在硬罩及 200915423 基底膜,而阻止硬罩的側邊蝕刻。在該鈾刻中,可以利用 時間調制將高頻(RF)偏壓電力施加在試料上。 (發明的效果) 若是根據本發明的話,在蝕刻層間絕緣膜(Al2〇3等) 前,使用BC13與He與SiCl4的混合氣體,並藉由放電而 可以在硬罩及基底膜附著堆積物,使硬罩充分留下,並除 去 Al2〇3。 當使用SiCl4之類的矽系氣體,蝕刻A1203時,在側 壁及膜上層增加矽堆積物而易於形成正錐形狀。然而,在 本發明中,藉由反覆進行利用BC13與He與HBr蝕刻 αι2ο3、並使矽堆積物附著在αι2ο3上方的硬罩表面及側 壁或是Poly-Si表面及側壁的SiCl4添加過程,由於能夠 維持對於Poly-Si膜或硬罩的選擇比,因此可以使a1203 的加工形狀達到垂直,也可以防止設置在ai2o3層上層的 wsi膜之側邊鈾刻。 又本發明係爲能夠在常溫(20t)下處理的製程。 【實施方式】 (用以實施發明之最佳形態) 以下,針對根據本發明之試料電漿蝕刻方法加以說明 。利用第3圖,說明使用本發明之試料電漿蝕刻方法的電 漿處理裝置之構造例。該例係爲利用在電漿生成手段的微 波及磁場之微波電漿處理裝置的例子。電漿處理裝置3係 -9- 200915423 具有磁控管31、導波管32、由石英板構成的噴灑板33、 螺線管線圈3 4、靜電吸附電源3 7 '試料台3 8、及高頻偏 壓電源(高頻電源)39而構成,並將被處理晶圓(試料)載置 在試料台3 8,利用在處理室內所產生的電漿3 5電漿蝕刻 處理晶圓。 微波係利用磁控管31加以發振,經由導波管3 2通過 由石英板構成的噴灑板33後朝電槳處理裝置的真空容器 內射入。在真空容器內之形成在由石英板構成的噴灑板33 下方的處理室內,介由噴灑板33,從圖示省略的氣體供給 部供給處理氣體。利用射入的微波、與在真空容器周圍設 置螺線管線圈’並藉此所產生的磁場,引起電子迴旋加速 共振(ERC: Electron Cyclotron Resonance)。藉此使處理氣 體效率佳且高密度被電漿3 5化。藉由利用靜電吸附電源 3 7將直流電壓施加至試料台3 8,使處理晶圓3 6利用靜電 吸附力而被固定在電極(試料台)上。又在電極(試料台)38 係連接RF偏壓電源3 9,並將高頻電力施加於吸附固定在 電極3 8上的晶圓3 6後,而對電漿3 5中的離子給予對於 晶圓3 6爲垂直方向的加速電位。蝕刻處理後的處理氣體 係從設置在裝置下部的排氣口,利用渦輪泵浦、乾式泵浦 (圖不省略)進行排氣。 利用第4圖’說明使用第3圖之電漿處理裝置,並根 據本發明之實施例的試料電漿蝕刻方法。又該實施例的蝕 刻條件係如表1所示。 在第4圖中’試料上所設置的半導體裝置係從上層依 -10- 200915423 序爲被圖案成形的硬罩1 1、控制閘極配線之矽化鎢(WSi) 膜12、控制閘極之Poly-Si膜13、層間絕緣膜(Al2〇3)14 、懸浮閘極之P 01 y - s i膜1 5加以構成。在第4圖中係模式 顯示ai2o3之蝕刻中的結合狀態。 使用由BC13與He與HBr的混合氣體所構成的處理氣 體,產生電漿,再蝕刻位在已加工完成之WSil2及Poly-Sil3下部的Al20314。來自BC13被電漿化的B42係切斷 Al2〇3的Α1·0結合,再與0結合而產生B20244。又利用 來自HBr被電漿化的H43切斷Al2〇3的A1-0結合,再與 被分離的Ο結合後產生H2045。從Al2〇3被切離的A1係 與C1結合後成爲A1C146。該結合後的B20244、H2045、 及A1C146係從蝕刻裝置加以排氣、或者是堆積在蝕刻裝 置的周邊而成爲堆積物。如此一來,使A12 03被蝕刻。
步驟 氣體流量(mL/min) 壓力 (Pa) 微波 (W) RF電力 (W) 溫度 HBr He SiCl4 BC13 rc) 1 1 0 80 20 60 0.2 800 0 20 2 10 110 0 40 0.2 1400 400 (時間調制) 20 使用表1的蝕刻條件,說明層間絕緣膜(Al2〇3)l4的 電漿蝕刻處理。本發明之Al2〇3的電漿蝕刻處理係利用步 驟1及步驟2的2個工程加以進行。步驟1係使用以 6〇:2〇:8〇的比例之BC13與SiCl4與He的混合氣體,並使 -11 - 200915423 壓力爲0_2Pa、微波爲800W、處理晶圓的溫度爲20°C,在 不施加高頻偏壓電力下進行處理的工程。該工程係使矽系 堆積物附著在硬罩11的上面及側壁、或是WSi12或p〇iy-S i 1 3的側壁,用以抑制硬罩蝕刻的工程。 步驟2係爲繼續步驟1的放電’並電槳蝕刻Al2〇3的 工程’使用以1 0 : 4 0 : 1 1 〇的比例之ΗΒ Γ與B c丨3與He的混 合氣體,並使壓力爲〇.2Pa、微波爲H00W、處理晶圓的 溫度爲20°C、時間調制的RF偏壓電力爲400W所進行處 理的工程。 在實現Al2〇3與光罩的高選擇比性上’必須使Al2〇3 的蝕刻速度爲快,並形成只覆蓋光罩的堆積物。爲此’在 矽種晶存在時,利用使ai2o3的蝕刻速度變快的性質,將 S i C 14添加到由B C 13及H e構成的蝕刻處理氣體,就於蝕 刻ai2o3時使堆積物堆積在硬罩11上及側壁而言,從使 硬罩蝕刻變慢,也就是提升ai2o3的選擇比的觀點看來係 爲有效的。 又因爲落差部的Al2〇3膜厚爲厚的’在蝕刻落差部的 Al2〇3時,必須達到充分的過蝕刻。此時,矽化鎢1 2及 P〇ly-Si膜13之側邊蝕刻的防止、Al2〇3l4與其下層的懸 浮閘極Poly-Sil5(第1圖)之AlzOs/Poiy-Si選擇比的提升 、及爲了充分殘留下光罩,蝕刻其下的懸浮電極,ai2o3 與設置在其上之光罩的Al2〇3/光罩選擇比的提升係成爲課 題。 因此,在步驟2的Al2〇3蝕刻時,藉由時間調制高頻 -12- 200915423 偏壓電力後再施加至試料,可以達到矽化鎢1 2及ρ ο 1 y -Sil3之側邊蝕刻的防止及提升A1203/光罩選擇比。藉由時 間調制高頻偏壓電力後再施加至試料,在施加高頻偏壓電 力期間係進行Al2〇3蝕刻,在沒有施加高頻偏壓電力期間 係產生堆積物。 時間調制高頻偏壓電力的條件係以偏壓頻率4 0 0 KH z 輸出400W,施加時間爲5χ10·4秒,非施加時間爲5χ10·4 秒。
Al203 1 4下層的Poly-Sil5之蝕刻抑制係藉由反覆進 行附著堆積物之使用SiCl4與BC13與He的矽系堆積過程( 步驟1)、及使用HBr與BC13與He的Al2〇3蝕刻過程(步 驟2),能夠提升Al203/P〇ly-Si的選擇比。 如上述所示,本發明係針對設置了使用電漿處理裝置 ,蝕刻處理具有與層間絕緣膜(A1203等)相接的基底膜 (P〇ly-Si等)之試料的半導體裝置之試料蝕刻處理方法,使 用含有BC13與He與HBr的氣體,進行前述層間絕緣膜的 蝕刻處理。 本發明係針對設置了使用電漿處理裝置,蝕刻處理具 有與層間絕緣膜(Al2〇3等)相接的基底膜(Poly-Si等)之試 料的半導體裝置之試料蝕刻處理方法,使用含有BC13與 He與HBr的處理氣體,進行前述層間絕緣膜的蝕刻處理 ,進一步使用包含具有Si的氣體之處理氣體進行在光罩 及與層間絕緣膜相接的基底膜附著堆積物的處理。 本發明係針對設置了使用電漿處理裝置,飩刻處理具 -13- 200915423 有與層間絕緣膜(A12 Ο 3等)相接的基底膜(P 〇 1 y - S i等)之試 料的半導體裝置之試料鈾刻處理方法,反覆進行使用包含 BCh與He與ΗΒΓ的處理氣體所進行的前述層間絕緣膜的 蝕刻處理,及使用包含具有Si的氣體之處理氣體所進行 的在光罩及與層間絕緣膜相接的基底膜附著堆積物的處理 〇 針對設置了使用電漿處理裝置,蝕刻處理具有與層間 絕緣膜(Ah〇3等)相接的基底膜(Poly-Si等)之試料的半導 體裝置之試料蝕刻處理方法,時間調制施加至前試料的胃 頻偏壓電力後進行前述層間絕緣膜的蝕刻處理。 【圖式簡單說明】
第1圖係爲說明具有Al2〇3之快閃記憶裝置的構造音[J 面圖。 第2圖係爲有關本發明之處理工程的說明圖。 第3圖係爲適用本發明之電漿蝕刻裝置的槪略構成說 明圖。 第4圖係爲有關本發明之處理方法的說明圖。 表1係爲顯示有關本發明之最佳條件的圖表。 【主要元件符號說明】 1 1 :硬罩 1 2 :矽化鎢 13 :控制閘極(Poly-Si) -14- 200915423 1 4 :層間絕緣膜 15 :懸浮閘極(Poly-Si) 16 :基底絕緣膜(Si02) 1 7 :矽基盤 18 :元件分離通道(Si02) 3 1 :磁控管 3 2 :導波管 3 3 :石英板 3 4 :螺線管線圈 3 5 :電漿 3 6 :晶圓 3 7 :靜電吸附電源 3 8 :試料台 3 9 : R F偏壓電源 42 : B(BC13) 43 : H(HBr) 4 4: B 2 〇 2 45 : Η20 46 : A1C1
Claims (1)
- 200915423 十、申請專利範圍 1'種試料之電漿蝕刻方法,係針對使用電漿處理裝 置,電漿蝕刻處理設置了具有與層間絕緣膜相接的基底膜 之半導體裝置的試料之試料之電漿蝕刻方法,其特徵爲: 使用含有BC1 2與He與HBr的處理氣體,電漿蝕刻 處理前述層間絕緣膜。 2 .如申請專利範圍第1項之試料之電漿蝕刻方法,其 中,使用含有Si的處理氣體’將設置在前述層間絕緣膜 上方的光罩及與層間絕緣膜相接的前述基底膜,進行使生 成物附著在前述光罩及基底膜的電漿處理。 3 .如申請專利fe圍第1項之試料之電漿餓刻方法,其 中,交互進行使用含有BC1 2與He與HBr的處理氣體, 電漿蝕刻前述層間絕緣膜的處理、及使用含有Si的處理 氣體,將設置在前述層間絕緣膜上方的光罩及與層間絕緣 膜相接的前述基底膜,使生成物附著在前述光罩及基底膜 的電漿處理。 V 4 ·如申請專利範圍第1項之試料之電漿蝕刻方法,其 中,將高頻偏壓電力施加於前述試料,並在前述層間絕緣 膜之電漿蝕刻處理時,時間調制該高頻偏壓電力後’再施 加於前述試料。 -16-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244672A JP2009076711A (ja) | 2007-09-21 | 2007-09-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200915423A true TW200915423A (en) | 2009-04-01 |
Family
ID=40472132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097105357A TW200915423A (en) | 2007-09-21 | 2008-02-15 | Plasma etching method for etching sample |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090081872A1 (zh) |
JP (1) | JP2009076711A (zh) |
KR (1) | KR100932763B1 (zh) |
TW (1) | TW200915423A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6163446B2 (ja) * | 2014-03-27 | 2017-07-12 | 株式会社東芝 | 半導体装置の製造方法 |
CN105336563A (zh) * | 2014-07-24 | 2016-02-17 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀装置及刻蚀方法 |
JP6604738B2 (ja) * | 2015-04-10 | 2019-11-13 | 東京エレクトロン株式会社 | プラズマエッチング方法、パターン形成方法及びクリーニング方法 |
CN106548936B (zh) * | 2015-09-23 | 2022-04-22 | 北京北方华创微电子装备有限公司 | 一种金属层的刻蚀方法 |
JP7482427B2 (ja) | 2020-09-08 | 2024-05-14 | パナソニックIpマネジメント株式会社 | プラズマ処理方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2918892B2 (ja) * | 1988-10-14 | 1999-07-12 | 株式会社日立製作所 | プラズマエッチング処理方法 |
US5034092A (en) * | 1990-10-09 | 1991-07-23 | Motorola, Inc. | Plasma etching of semiconductor substrates |
US5512130A (en) * | 1994-03-09 | 1996-04-30 | Texas Instruments Incorporated | Method and apparatus of etching a clean trench in a semiconductor material |
US6709986B2 (en) * | 2001-06-28 | 2004-03-23 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam |
JP4358556B2 (ja) * | 2003-05-30 | 2009-11-04 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4554461B2 (ja) * | 2005-07-26 | 2010-09-29 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
-
2007
- 2007-09-21 JP JP2007244672A patent/JP2009076711A/ja not_active Withdrawn
-
2008
- 2008-01-24 US US12/018,836 patent/US20090081872A1/en not_active Abandoned
- 2008-02-15 TW TW097105357A patent/TW200915423A/zh unknown
- 2008-02-25 KR KR1020080016690A patent/KR100932763B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20090081872A1 (en) | 2009-03-26 |
JP2009076711A (ja) | 2009-04-09 |
KR100932763B1 (ko) | 2009-12-21 |
KR20090031183A (ko) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4554461B2 (ja) | 半導体装置の製造方法 | |
JP3568749B2 (ja) | 半導体のドライエッチング方法 | |
TWI471932B (zh) | 用於含矽與氮之薄膜的乾式蝕刻 | |
TW201709267A (zh) | 清潔高深寬比通孔 | |
KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
KR100595065B1 (ko) | 드라이 에칭 방법 | |
WO2002071462A1 (fr) | Procédé et appareil de traitement au plasma | |
TW200915423A (en) | Plasma etching method for etching sample | |
JP2005039015A (ja) | プラズマ処理方法および装置 | |
JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
JP2001168086A (ja) | 半導体装置の製造方法および製造装置 | |
JP4184851B2 (ja) | プラズマ処理方法 | |
TWI294144B (en) | Etching method and plasma etching processing apparatus | |
CN110783187B (zh) | 等离子体处理方法和等离子体处理装置 | |
JP2002110650A (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
JP5525319B2 (ja) | エッチング方法およびエッチング装置 | |
JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
JP4516713B2 (ja) | エッチング方法 | |
JP2004140025A (ja) | プラズマ処理方法 | |
JP4605940B2 (ja) | プラズマエッチング装置、プラズマエッチング方法および半導体装置の製造方法 | |
JP4308018B2 (ja) | エッチング方法 | |
JP2003017475A (ja) | ドライエッチング方法 | |
JP2004063921A (ja) | 半導体装置の製造方法 | |
JP2004273532A (ja) | プラズマエッチング方法 | |
JP2004193286A (ja) | 超微細カーボンピラーの形成方法 |