JP2017162998A - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP2017162998A
JP2017162998A JP2016046339A JP2016046339A JP2017162998A JP 2017162998 A JP2017162998 A JP 2017162998A JP 2016046339 A JP2016046339 A JP 2016046339A JP 2016046339 A JP2016046339 A JP 2016046339A JP 2017162998 A JP2017162998 A JP 2017162998A
Authority
JP
Japan
Prior art keywords
plasma
substrate
holding sheet
stage
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016046339A
Other languages
English (en)
Other versions
JP6524534B2 (ja
Inventor
尚吾 置田
Shogo Okita
尚吾 置田
篤史 針貝
Atsushi Harigai
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016046339A priority Critical patent/JP6524534B2/ja
Priority to US15/427,561 priority patent/US10037891B2/en
Priority to CN201710088563.4A priority patent/CN107180753B/zh
Publication of JP2017162998A publication Critical patent/JP2017162998A/ja
Application granted granted Critical
Publication of JP6524534B2 publication Critical patent/JP6524534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】保持シートに保持された基板をプラズマダイシングする際に、製品の歩留まりを向上させる。【解決手段】基板を分割して複数の素子チップを形成する素子チップの製造方法であって、基板の第１主面を保持シートに貼着させて、保持シートに保持された基板を準備する準備工程と、基板を保持した保持シートを、プラズマ処理装置内に設けられたステージに載置する載置工程と、基板の分割領域を、第１主面までプラズマエッチングし、基板を複数の素子チップに個片化するプラズマダイシング工程と、を備え、プラズマダイシング工程が、ステージと保持シートとの間に冷却用ガスを供給しながら、分割領域の厚みの一部をプラズマエッチングする、第１のプラズマエッチング工程と、第１のプラズマエッチング工程の後、冷却用ガスの供給を停止して、分割領域の残部をプラズマエッチングする、第２のプラズマエッチング工程と、を備える素子チップの製造方法。【選択図】図２

Description

本発明は、保持シートに保持された基板から素子チップを製造する方法に関する。
分割領域で画定される複数の素子領域を備える基板をダイシングする方法として、当該分割領域をプラズマエッチングして、基板を複数の素子チップに分割するプラズマダイシングが知られている。近年、電子機器が小型化および薄型化しており、電子機器に搭載されるＩＣチップなどの厚みは小さくなっている。これにともない、プラズマダイシングの対象となるＩＣチップなどを形成するための基板の厚みも小さくなっており、基板が撓みやすくなっている。
特許文献１は、搬送やピックアップ等における基板あるいは素子チップのハンドリング性向上のために、フレームとその開口部を覆う保持シートとを備える搬送キャリアに基板を保持させた状態で、プラズマ処理装置に備えられたステージに載置し、プラズマダイシングを行うことを教示している。保持シートを使用する場合、保持シートが高温になると、伸長したり損傷するなどして、個片化された素子チップが脱落したり、保持シートから素子チップをピックアップすることが困難になる。そのため、ステージは、保持シートを密着させるための静電吸着機構を備えるとともに冷却されている。冷却されたステージに保持シートを静電吸着させることにより、プラズマ処理中の保持シートも冷却される。
国際公開第２０１２／１６４８５７号パンフレット
絶縁膜を含む回路層を備える基板を、保持シートに保持させた状態でプラズマダイシングする場合、ステージに埋設された高周波電極に大きな高周波電力を印加し、高いバイアス電圧をかけながらプラズマ処理が行われる。これにより、エッチング速度が速くなり、スループットを向上させることができる。一方、高いバイアス電圧をかけると、保持シートは高温になり易い。そのため、スループット向上の観点からも、プラズマ処理中、保持シートを効率よく冷却させることが求められる。
ところで、処理対象が保持シートに保持された基板ではなく、十分な厚みを有する基板単体の場合、基板の冷却効率を向上させるために、基板をステージに静電吸着させるとともに、ステージ表面に設けたガス孔から、冷却用ガスとしてヘリウム（Ｈｅ）などの伝熱ガスを基板とステージとの間に供給する場合がある。このとき、基板とステージとの間に供給する伝熱ガスの圧力を高めることにより、基板の冷却効率はさらに向上する。
しかし、保持シートを用いる場合、ステージと保持シートの間に供給する伝熱ガスの圧力を高めることが困難な場合がある。保持シートのステージに対する静電吸着力は、基板単体のステージに対する静電吸着力に比べて弱いためである。さらに、プラズマエッチングの進行に伴って基板の分割領域の厚みが小さくなると、基板は平坦な形状を保つことが難しくなる。そのため、保持シートを介したステージ側からの伝熱ガスの圧力により、基板は、分割領域を起点として保持シートとともにステージから浮き上がり易くなる。基板がステージから浮き上がると、加工形状の異常や異常放電などのトラブルが発生し易くなる。さらに、保持シートとのステージとの密着性が低下するため、保持シートを十分に冷却することができない。
また、プラズマダイシングする場合、静電吸着力が不安定になりやすいという課題がある。一般に静電吸着に用いられる静電吸着用電極（以下、ＥＳＣ電極と称す）には、ジョンソンラーベック力を利用するＥＳＣ電極とクーロン力を利用するＥＳＣ電極がある。プラズマダイシングにおいて、基板は、保持シートを介してステージに吸着させる必要がある。保持シートが絶縁性である場合のように、ジョンソンラーベック力が働き難い場合には、クーロン力を利用するＥＳＣ電極を用いることが好ましい。
クーロン力を利用するＥＳＣ電極の場合、基板および保持シートの表面に帯電した電荷と、ステージ内部に設けられたＥＳＣ電極との間に静電吸着力が発生する。プラズマダイシングにおいては、基板は、保持シート上で素子チップに個片化される。このとき、基板の膜厚分布やプラズマの分布などの影響により、個片化されるタイミングには基板面内でばらつきが生じる。そのため、プラズマダイシングの過程で基板の個片化が始まると、基板表面に帯電した電荷の面内分布が不均一になり、静電吸着力が不安定になりやすい。
一方、ジョンソンラーベック力を利用するＥＳＣ電極の場合、保持シートおよび基板に微小電流が流れることにより静電吸着する。この場合も、プラズマダイシングにおいて基板が素子チップに個片化される際に、保持シートを介して基板の裏面に流れる微小電流の経路が変化する。そのため、基板が個片化される前後で、静電吸着力が不安定になりやすい。
上記のように、プラズマ処理によって基板を個片化するプラズマダイシングにおいては、個片化の前後で静電吸着力が不安定になりやすいという課題がある。そのため、ステージと保持シートの間に伝熱ガスを導入することは困難である。
本発明の一局面は、第１主面およびその反対側の第２主面を備え、分割領域で画定される複数の素子領域を備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、前記第１主面を保持シートに貼着させて、前記保持シートに保持された基板を準備する準備工程と、前記基板を保持した前記保持シートを、プラズマ処理装置内に設けられたステージに載置する載置工程と、前記基板の前記分割領域を、前記第２主面から前記第１主面までプラズマエッチングし、前記基板を複数の素子チップに個片化するプラズマダイシング工程と、を備え、前記プラズマダイシング工程が、前記ステージと前記保持シートとの間に冷却用ガスを供給しながら、前記分割領域の厚みの一部をプラズマエッチングする、第１のプラズマエッチング工程と、前記第１のプラズマエッチング工程の後、前記冷却用ガスの供給を停止して、前記分割領域の残部をプラズマエッチングする、第２のプラズマエッチング工程と、を備える、素子チップの製造方法に関する。
本発明によれば、保持シートに保持された基板をプラズマ処理する際に、基板のステージからの浮き上がりを抑制しながら、冷却用ガスを用いて効率的に保持シートを冷却することができるため、スループットおよび製品の歩留まりが向上する。
本発明の実施形態に係る基板を保持した搬送キャリアを概略的に示す上面図（ａ）およびそのＢ−Ｂ線での断面図（ｂ）である。 本発明の実施形態に係るプラズマ処理装置の概略構造を断面で示す概念図である。 本発明の実施形態に係るプラズマ処理方法の工程の一部を示す断面図（（ａ）〜（ｃ））である。 プラズマ処理装置のステージおよび冷却用ガス孔の配置を示す上面図である。 本発明の他の実施形態に係るプラズマ処理方法の工程の一部を示す断面図（（ａ）〜（ｃ））である。 本発明の他の実施形態に係るプラズマ処理方法の工程の一部を示す断面図（（ａ）〜（ｃ））である。 本発明の他の実施形態に係るプラズマ処理方法の工程の一部を示す断面図（（ａ）〜（ｃ））である。 本発明の他の実施形態に係るプラズマ処理方法の工程の一部を示す断面図（（ａ）〜（ｃ））である。
本実施形態では、基板の分割領域の厚みを考慮しながら、ステージと保持シートの間に冷却用ガスを供給する。つまり、プラズマダイシング工程の序盤から保持シートの浮き上がりが生じ易くなるまでの間は、冷却用ガスにより保持シートを効率的に冷却しながら、プラズマエッチングを行う。一方、プラズマダイシング工程の終盤の保持シートの浮き上がりが生じ易くなる状態においては、冷却用ガスの供給を停止して、プラズマエッチングを行う。これにより、保持シートが冷却用ガスによって浮き上がる現象を抑制しながら、保持シートを損傷させることなく、プラズマダイシングを効率よく行うことができる。
すなわち、本実施形態に係る素子チップの製造方法は、第１主面およびその反対側の第２主面を備え、分割領域で画定される複数の素子領域を備える基板を、分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、第１主面を保持シートに貼着させて、保持シートに保持された基板を準備する準備工程と、基板を保持した保持シートを、プラズマ処理装置内に設けられたステージに載置する載置工程と、基板の分割領域を、第２主面から第１主面までプラズマエッチングし、基板を複数の素子チップに個片化するプラズマダイシング工程と、を備え、プラズマダイシング工程が、ステージと保持シートとの間に冷却用ガスを供給しながら、分割領域の厚みの一部をプラズマエッチングする、第１のプラズマエッチング工程と、第１のプラズマエッチング工程の後、冷却用ガスの供給を停止して、分割領域の残部をプラズマエッチングする、第２のプラズマエッチング工程と、を備える。
プラズマダイシング工程は、ステージに高周波電力（バイアス電圧）を印加した状態で行われてもよい。このとき、冷却用ガスを供給しながらプラズマエッチングを行う第１のプラズマエッチング工程では、第２のプラズマエッチング工程より高いバイアス電圧をかけることができる。そのため、第１のプラズマエッチング工程におけるエッチング速度が速くなり、スループットが向上する。この方法は、特に基板が絶縁膜や金属材料を備える場合に有用である。基板が絶縁膜や金属材料を備える場合、処理の高速化の観点から、通常、高いバイアス電圧をかけながらプラズマ処理が行われるためである。
まず、本発明で使用される搬送キャリアの一実施形態について、図１（ａ）および（ｂ）を参照しながら説明する。図１（ａ）は、基板１０とこれを保持する搬送キャリア２０とを概略的に示す上面図であり、図１（ｂ）は、基板１０および搬送キャリア２０の図１（ａ）に示すＢ−Ｂ線での断面図である。なお、図１では、フレーム２１および基板１０が共に略円形である場合について図示するが、これに限定されるものではない。
（基板）
基板１０は、プラズマ処理の対象物であり、分割領域Ｒ１と、分割領域Ｒ１によって画定される複数の素子領域Ｒ２とに区画されている（図３参照）。基板１０は、本体層１１と、例えば、半導体回路、電子部品素子、ＭＥＭＳ等を具備する回路層１２とを備える。基板１０の分割領域Ｒ１をエッチングすることにより、上記回路層１２を有する素子チップ１１０（図３参照）が得られる。
本体層１１は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等からなる半導体層である。回路層１２は、少なくとも絶縁膜を含んでおり、その他、金属材料、樹脂保護層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を含んでいてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層）として含まれてもよい。絶縁膜は、例えば、ポリイミドなどの樹脂膜、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、低誘電率膜（Ｌｏｗ−ｋ膜）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等を含む。
本体層１１の厚みは特に限定されず、例えば、２０〜１０００μｍであり、１００〜３００μｍであってもよい。絶縁膜の厚みも特に限定されず、例えば、２〜１０μｍである。多層配線層の厚みも特に限定されず、例えば、２〜１０μｍである。レジスト層の厚みも特に限定されず、例えば、５〜２０μｍである。基板１０の大きさも特に限定されず、例えば、最大径５０ｍｍ〜３００ｍｍ程度である。基板１０の形状も特に限定されず、例えば、円形、角型である。また、基板１０には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠き（いずれも図示せず）が設けられていてもよい。
さらに、本体層１１の回路層１２とは反対側に、バックメタル層１３（図７（ａ）参照）が配置されていてもよい。バックメタル層１３は、得られる素子チップ１１０がパワーデバイスである場合等に配置される。バックメタル層１３は、例えば、金（Ａｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を含む。これらは、単独で用いてもよく、二種以上を組み合わせて用いてもよい。バックメタル層１３は、例えば、上記の金属を単独で含む単層であってもよいし、上記の金属を単独で含む層の積層体であってもよい。バックメタル層１３の厚みは特に限定されず、例えば、０．５〜１．５μｍである。
（保持シート）
保持シート２２の材質は特に限定されない。なかでも、基板１０が貼着され易い点で、保持シート２２は、粘着層２２ａと柔軟性のある樹脂フィルム２２ｂとを含むことが好ましい。この場合、ハンドリング性の観点から、保持シート２２はフレーム２１に固定される。以下、フレーム２１と、フレーム２１に固定された保持シート２２とを併せて、搬送キャリア２０と称する。
樹脂フィルム２２ｂの材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。樹脂フィルム２２ｂの厚みは特に限定されず、例えば、５０〜３００μｍであり、好ましくは５０〜１５０μｍである。
粘着層２２ａの外周縁は、フレーム２１の一方の面に貼着しており、フレーム２１の開口を覆っている。粘着層２２ａのフレーム２１の開口から露出した部分に、基板１０の一方の主面（第１主面１０Ｘ）が貼着されて支持される。プラズマ処理の際、保持シート２２は、プラズマ処理装置内に設置されるステージと樹脂フィルム２２ｂとが接するように、ステージに載置される。すなわち、プラズマエッチングは、第１主面１０Ｘとは反対の主面（第２主面１０Ｙ）側から行われる。
粘着層２２ａは、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップ１１０をピックアップする際、ＵＶ照射を行うことにより、素子チップ１１０が粘着層２２ａから容易に剥離されて、ピックアップし易くなる。例えば、粘着層２２ａは、樹脂フィルム２２ｂの片面に、ＵＶ硬化型アクリル粘着剤を５〜１００μｍ（好ましくは５〜１５μｍ）の厚みに塗布することにより得られる。
（フレーム）
フレーム２１は、基板１０の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム２１は、保持シート２２および基板１０を保持した状態で搬送できる程度の剛性を有している。フレーム２１の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。フレーム２１の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
（プラズマ処理装置）
次に、図２を参照しながら、本発明の実施形態に係るプラズマ処理装置２００の構造を説明する。図２は、プラズマ処理装置２００の構造の断面を概略的に示している。
プラズマ処理装置２００は、ステージ２１１を備えている。搬送キャリア２０は、保持シート２２の基板１０を保持している面が上方を向くように、ステージ２１１に搭載される。ステージ２１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ２１１の上方には、フレーム２１および保持シート２２の少なくとも一部を覆うとともに、基板１０の少なくとも一部を露出させるための窓部２２４Ｗを有するカバー２２４が配置されている。
ステージ２１１およびカバー２２４は、処理室（真空チャンバ２０３）内に配置されている。真空チャンバ２０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材２０８により閉鎖されている。真空チャンバ２０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材２０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材２０８の上方には、上部電極としてのアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと電気的に接続されている。ステージ２１１は、真空チャンバ２０３内の底部側に配置される。
真空チャンバ２０３には、ガス導入口２０３ａが接続されている。ガス導入口２０３ａには、プラズマ発生用ガスの供給原であるプロセスガス源２１２およびアッシングガス源２１３が、それぞれ配管によって接続されている。また、真空チャンバ２０３には、排気口２０３ｂが設けられており、排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧するための真空ポンプを含む減圧機構２１４が接続されている。
ステージ２１１は、それぞれ略円形の電極層２１５と、金属層２１６と、電極層２１５および金属層２１６を支持する基台２１７と、電極層２１５、金属層２１６および基台２１７を取り囲む外周部２１８とを備える。外周部２１８は導電性および耐エッチング性を有する金属により構成されており、電極層２１５、金属層２１６および基台２１７をプラズマから保護する。外周部２１８の上面には、円環状の外周リング２２９が配置されている。外周リング２２９は、外周部２１８の上面をプラズマから保護する役割をもつ。電極層２１５および外周リング２２９は、例えば、上記の誘電体材料により構成される。
電極層２１５の内部には、静電吸着機構を構成するＥＳＣ電極２１９と、第２高周波電源２１０Ｂに電気的に接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９には、直流電源２２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極２１９および直流電源２２６により構成されている。静電吸着機構によって、保持シート２２はステージ２１１に吸着される。
金属層２１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層２１６内には、冷媒流路２２７が形成されている。冷媒流路２２７は、ステージ２１１を冷却する。ステージ２１１が冷却されることにより、ステージ２１１に搭載された保持シート２２が冷却されるとともに、ステージ２１１にその一部が接触しているカバー２２４も冷却される。冷媒流路２２７内の冷媒は、冷媒循環装置２２５により循環される。
ステージ２１１の外周付近には、ステージ２１１を貫通する複数の支持部２２２が配置されている。支持部２２２は、昇降機構２２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ２０３内に搬送されると、所定の位置まで上昇した支持部２２２に受け渡される。支持部２２２は、搬送キャリア２０のフレーム２１を支持する。支持部２２２の上端面がステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ２１１の所定の位置に搭載される。
カバー２２４の端部には、複数の昇降ロッド２２１が連結しており、カバー２２４を昇降可能にしている。昇降ロッド２２１は、昇降機構２２３Ｂにより昇降駆動される。昇降機構２２３Ｂによるカバー２２４の昇降の動作は、昇降機構２２３Ａとは独立して行うことができる。
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００を構成する要素の動作を制御する。
（第１実施形態）
以下、第１実施形態について、図３を参照しながら説明する。図３は、本実施形態におけるプラズマ処理方法の一部を示す断面図である。基板１０は、図３（ａ）に示すように、半導体層である本体層１１と、多層配線層１２１、電極パッド１２２および多層配線層１２１を部分的に被覆するレジスト層１２３を備える回路層１２と、を備える。レジスト層１２３は、素子領域Ｒ２を被覆しており、プラズマから素子領域Ｒ２を保護している。言い換えれば、素子領域Ｒ２はレジスト層１２３を備える領域であり、その他の領域が分割領域Ｒ１である。なお、電極パッド１２２の一部は、レジスト層１２３から露出していてもよい。
（１）準備工程
まず、搬送キャリア２０を準備する。搬送キャリア２０は、保持シート２２をフレーム２１の一方の面に貼着し、固定することにより得られる。このとき、図１（ｂ）に示すように、保持シート２２の粘着層２２ａをフレームに対向させる。次いで、保持シート２２の粘着層２２ａに基板１０の本体層１１を貼着することにより、基板１０を搬送キャリア２０に保持させる（図３（ａ））。すなわち、本実施形態において、基板１０の保持シート２２に貼着される面（第１主面１０Ｘ）は、本体層１１である。
（２）搬入工程
次に、基板１０が保持された搬送キャリア２０を真空チャンバ２０３内に搬入する。
真空チャンバ２０３内では、昇降ロッド２２１の駆動により、カバー２２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部２２２は、上昇した状態で待機している。搬送キャリア２０がステージ２１１上方の所定の位置に到達すると、支持部２２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着層２２ａが上方を向くように、支持部２２２の上端面に受け渡される。
（３）載置工程
搬送キャリア２０が支持部２２２に受け渡されると、ゲートバルブが閉じられ、反応室１０３は密閉状態に置かれる。次に、支持部２２２が降下を開始する。支持部２２２の上端面が、ステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ２１１に載置される。続いて、昇降ロッド２２１が駆動する。昇降ロッド２２１は、カバー２２４を所定の位置にまで降下させる。このとき、カバー２２４が搬送キャリア２０に接触することなくフレーム２１を覆うことができるように、カバー２２４とステージ２１１との距離は調節されている。これにより、フレーム２１および保持シート２２の基板１０を保持していない部分は、カバー２２４と接触することなくカバー２２４によって覆われ、基板１０はカバー２２４の窓部２２４Ｗから露出する。
カバー２２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。カバー２２４の内径（窓部２２４Ｗの直径）はフレーム２１の内径よりも小さく、カバー２２４の外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージの所定の位置に搭載し、カバー２２４を降下させると、カバー２２４は、フレーム２１と保持シート２２の少なくとも一部を覆うことができる。窓部２２４Ｗからは、基板１０の少なくとも一部が露出する。このとき、カバー２２４は、フレーム２１、保持シート２２および基板１０のいずれとも接触しない。カバー２２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。
搬送キャリア２０が支持部２２２に受け渡された後、直流電源２２６からＥＳＣ電極２１９に電圧を印加する。これにより、保持シート２２がステージ２１１に接触すると同時にステージ２１１に静電吸着される。なお、ＥＳＣ電極２１９への電圧の印加は、保持シート２２がステージ２１１に載置された後（接触した後）に、開始されてもよい。
（４）プラズマダイシング工程
（４−１）第１のプラズマエッチング工程
第１のプラズマエッチング工程では、基板１０の第２主面１０Ｙ側からエッチングが行われ、分割領域Ｒ１の厚みの一部（本実施形態では、回路層１２（多層配線層１２１））のみが、発生したプラズマＰ１との物理化学的反応によって除去される（図３（ｂ））。このとき、ステージ２１１と保持シート２２との間に冷却用ガスＧを供給する。これにより、第１のプラズマエッチング工程中の保持シート２２の温度上昇は抑制される。冷却用ガスＧとしては特に限定されず、例えば、Ｈｅなどの伝熱ガスが挙げられる。
第１のプラズマエッチング工程では分割領域Ｒ１の厚みの一部のみが除去される。つまり、第１のプラズマエッチング工程中、基板１０は、分割領域Ｒ１において、その平坦な形状を維持するのに十分な厚みを備えている。そのため、ステージ２１１と保持シート２２との間に冷却用ガスＧを供給しても、基板１０のステージ２１１からの浮き上がりは抑制される。よって、基板１０の全面に亘ってＥＳＣ電極２１９（ステージ２１１）と保持シート２２との間にクーロン力が発生して、基板１０および保持シート２２はステージ２１１に強く静電吸着される。これにより、加工形状が安定し、また、異常放電などのトラブルが抑制される。
ステージ２１１が冷却されている場合、ステージ２１１に強く静電吸着される基板１０および保持シート２２の熱的ダメージはさらに抑制される。そのため、ステージ２１１に埋設されている高周波電極部２２０に、１００ｋＨｚ以上（例えば、４００〜５００ｋＨｚ、あるいは、１３．５６ＭＨｚ）の高周波電力を投入して、高いバイアス電圧をかけながらプラズマエッチングすることができる。これにより、高速加工が可能となりスループットが向上する。ステージ２１１の冷却は、冷媒循環装置２２５により、ステージ２１１内に、例えば温度−２０℃〜２０℃の冷媒を循環させることによって行われる。冷却用ガスＧの供給さらにはステージ２１１の冷却により、プラズマ処理中の保持シート２２の温度は、例えば７０℃以下に抑制される。
なお、本実施形態では、第１のプラズマエッチング工程において回路層１２を除去しているが、これに限定されない。例えば、第１のプラズマエッチング工程において、回路層１２の一部のみを除去してもよいし、回路層１２とともに本体層１１の一部を除去してもよい。いずれの場合であっても、ステージ２１１と保持シート２２との間に冷却用ガスＧを供給することによる、基板１０のステージ２１１からの浮き上がりを抑制するために、分割領域Ｒ１の残厚が２０μｍよりも大きい時点、好ましくは５０μｍよりも大きい時点で第１のプラズマエッチング工程を終了することが好ましい。
冷却用ガスＧは、ステージ２１１の表面に配置された冷却用ガス孔２３０（図２参照）から、ステージ２１１と保持シート２２との間に供給される。冷却用ガス孔２３０の位置は特に限定されないが、ステージ２１１（具体的には、電極層２１５）の表面のフレーム２１に対向する位置に配置されることが好ましい。この場合、ステージ２１１の表面（搬送キャリア２０が載置される面）のうち、冷却用ガス孔２３０を含む環状の領域の表面粗さを粗くする（つまり、粗度を大きくする）ことが好ましい。具体的には、図４に示すように、ステージ２１１は、冷却用ガス孔２３０を含む環状の第１の領域２１１ａと、第１の領域２１１ａよりも小さい粗度を有し、第１の領域２１１ａの周囲に形成される第２の領域２１１ｂと、第１の領域２１１ａよりも小さい粗度を有し、第１の領域２１１ａの内部に形成される第３の領域２１１ｃとを備えることが好ましい。第１の領域２１１ａの形状は特に限定されないが、保持シート２２を均一に効率よく冷却できる点で、フレーム２１の形状に対応する形状であることが好ましい。第２の領域２１１ｂの少なくとも一部は、フレーム２１に対向する位置に形成されることが好ましい。すなわち、フレーム２１は、第１の領域２１１ａおよび第２の領域２１１ｂに跨って載置されることが好ましい。
冷却用ガス孔２３０から供給された冷却用ガスＧは、まず、第１の領域２１１ａと保持シート２２との間に滞留する。第１の領域２１１ａの粗度は大きいため、第１の領域２１１ａと保持シート２２との間には比較的大きな隙間が形成されている。そのため、多くの冷却用ガスＧを第１の領域２１１ａと保持シート２２との間に滞留させることができる。さらに、第１の領域２１１ａの周囲に形成される第２の領域２１１ｂの粗度はより小さいため、第２の領域２１１ｂと保持シート２２との密着性は高い。よって、冷却用ガスＧは、第１の領域２１１ａから外側に漏れ難い。つまり、冷却用ガスは、第１の領域２１１ａの内部の第３の領域２１１ｃに向かって流れるため、保持シート２２は効率よく冷却され得る。第３の領域２１１ｃの粗度もまた小さいため、保持シート２２と第３の領域２１１ｃとの密着性も高い。よって、冷却効果はさらに高まる。
各領域２１１ａ〜１１１ｃの粗度は、ステージ２１１の表面を研磨またはブラスト加工することにより調節できる。例えば、ステージ２１１の表面全体を滑らかに加工した後で、第１の領域２１１ａに相当する領域を研磨またはブラスト加工することにより、当該領域の粗度を大きくすることができる。各領域２１１ａ〜２１１ｃの粗度は特に限定されないが、例えば、第１の領域２１１ａの算術平均粗さＲａ１は１．６〜２μｍであることが好ましく、第２の領域２１１ｂの算術平均粗さＲａ２は、０．１〜１．２μｍであることが好ましく、第３の領域２１１ｃの算術平均粗さＲａ３は、０．１〜１．２μｍであることが好ましい。
冷却用ガス孔２３０の数は特に限定されないが、保持シート２２を均一かつ効率よく冷却する観点から、複数であることが好ましい。この場合、冷却用ガス孔２３０は、第１領域に等間隔（例えば、５〜１００ｍｍ間隔、好ましくは３０〜７０ｍｍ間隔）に配置されることが好ましい。また、冷却用ガス孔２３０の数は、フレーム２１の直径に応じて設定してもよい。例えば、フレーム２１の直径が３００ｍｍの場合、冷却用ガス孔２３０の数は１３〜２９個であることが好ましく、フレーム２１の直径が４００ｍｍの場合、冷却用ガス孔２３０の数は１７〜４１個であることが好ましい。冷却用ガス孔２３０の形状は特に制限されず、円状、楕円状、多角形状（四角形、六角形など）などであってもよい。
冷却用ガス孔２３０のサイズは、保持シート２２を効率よく冷却する観点から、大きいほど好ましい。一方、冷却用ガス孔２３０が過度に大きいと、プラズマ処理中に冷却用ガス孔２３０において異常放電が生じ易くなる。そのため、冷却用ガス孔２３０のサイズは、同じ面積を有する相当円の直径が、例えば、０．３〜１．０ｍｍであることが好ましく、０．５〜０．８ｍｍであってもよい。特に、異常放電を抑制する観点から、冷却用ガス孔２３０のサイズをさらに小口径化（例えば、０．０５〜０．３ｍｍ）してもよい。この場合、小口径化に伴う冷却用ガスの供給量の低下を補うため、冷却用ガス孔２３０の数は、上記よりもさらに多いことが好ましい。
冷却用ガス孔２３０は、ガス導入経路２３１に接続している。冷却用ガス孔２３０が複数ある場合には、ガス導入経路２３１を分岐させて、すべての冷却用ガス孔２３０をガス導入経路２３１に接続してもよい。ガス導入経路２３１には、冷却用ガス源２３２から冷却用ガスＧが供給される。ガス導入経路２３１には、図示しないマノメータや冷却用ガスＧの流量をコントロールする流量コントローラ等を接続してもよい。ガス導入経路２３１からは、例えば、圧力３０〜２０００Ｐａ、流量１〜１００ｓｃｃｍ、好ましくは、圧力３０〜４００Ｐａ、流量１〜２０ｓｃｃｍの冷却用ガスＧが供給される。
プラズマＰ１は、以下のようにして発生される。まず、プロセスガス源２１２からガス導入口２０３ａを通って、プロセスガスが真空チャンバ２０３内部に導入される。一方、減圧機構２１４は、真空チャンバ２０３内のガスを排気口２０３ｂから排気し、真空チャンバ２０３内を所定の圧力に維持する。続いて、アンテナ２０９に第１高周波電源２１０Ａから高周波電力を投入し、真空チャンバ２０３内にプラズマＰ１を発生させる。発生したプラズマＰ１は、イオン、電子、ラジカルなどから構成される。
プラズマＰ１の発生条件は、エッチングされる層（この場合、回路層１２）の材質などに応じて設定される。例えば、金属材料を含む多層配線層１２１をエッチングする場合、プラズマＰ１は、アルゴン（Ａｒ）を含むプロセスガスを原料として発生させることが好ましい。この場合、プラズマＰ１の物理的作用によるイオン性エッチングが行われる。このとき、上記のとおり、アンテナ２０９に第１高周波電源２１０Ａから１０００〜５０００Ｗの周波数１３．５６ＭＨｚの高周波電力を供給するとともに、第２高周波電源２１０Ｂから高周波電極部２２０に、１００ｋＨｚ以上（例えば、４００〜５００ｋＨｚ、あるいは、１３．５６ＭＨｚ）の高周波電力を投入することが好ましい。高周波電極部２２０に高周波電力が投入されることにより、ステージ２１１の表面にバイアス電圧が発生し、このバイアス電圧によって基板１０に入射するイオンが加速され、エッチング速度が増加する。
第１のプラズマエッチング工程では、ステージ２１１と保持シート２２との間に冷却用ガスＧを供給しながらエッチングが行われるため、第２のプラズマエッチング工程において高周波電極部２２０に印加される場合の高周波電力よりも大きい高周波電力を印加することができる。例えば、原料ガスとしてＣＦ４とＡｒの混合ガス（ＣＦ４：Ａｒ＝５０：５０）を１５０〜２５０ｓｃｃｍで供給する場合、処理室内の圧力を０．２〜１．５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５００〜１８００Ｗとする条件により、プラズマＰ１を発生させることができる。
また、上記のように、第１のプラズマエッチング工程において、回路層１２とともに本体層１１の一部を除去する場合、エッチングは条件を切り替えて行ってもよい。例えば、Ａｒを含むプロセスガスを原料とするプラズマにより回路層１２を除去した後、後述するプラズマＰ２を発生させる条件に切り替えて（あるいは、ボッシュプロセスにより）、本体層１１の一部を除去してもよい。
（４−２）第２のプラズマエッチング工程
第１のプラズマ工程の後、冷却用ガスＧの供給を停止して、分割領域Ｒ１の残部をプラズマＰ２によりプラズマエッチングする（図３（ｃ））。これにより、基板１０は個片化されて、保持シート２２には複数の素子チップ１１０が保持される。
プラズマＰ２の発生条件もまた、エッチングされる層（この場合、本体層１１）の材質などに応じて設定される。例えば、Ｓｉを含む本体層１１をエッチングする場合、プラズマＰ２は、六フッ化硫黄（ＳＦ６）を含むプロセスガスを原料として発生させることが好ましい。この場合、例えば、プロセスガス源２１２から、ＳＦ６ガスを１００〜８００ｓｃｃｍで供給しながら、減圧機構２１４により反応室１０３の圧力を１０〜５０Ｐａに制御する。
本体層１１がＳｉからなる半導体層である場合、本体層１１を深さ方向に垂直にエッチングするために、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスでは、保護膜堆積ステップと、保護膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、本体層１１を深さ方向に掘り進む。
保護膜堆積ステップは、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、処理室内の圧力を１５〜２５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０〜５０Ｗとして、２〜１５秒間、処理する条件で行われる。
保護膜エッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を３００〜１０００Ｗとして、２〜１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜５００Ｗとして、１０〜２０秒間、処理する条件で行われる。
上記のような条件で、保護膜堆積ステップ、保護膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む本体層１１は、１０μｍ／分の速度で深さ方向に垂直にエッチングされ得る。
第２のプラズマエッチング工程では、第１のプラズマエッチング工程に比べて低いバイアス電圧をかけた状態で、例えば本体層１１を高速加工することができる。言い換えれば、第２のプラズマエッチング工程において、高周波電極部２２０への投入電力は、第１のプラズマエッチング工程における高周波電極部２２０への投入電力よりも小さくなるように設定することができる。そのため、冷却用ガスＧによる冷却を要しない。つまり、第２のプラズマエッチング工程においても、基板１０のステージ２１１からの浮き上がりを生じない条件で、本体層１１を効率よくエッチングすることができる。第２のプラズマエッチング工程において高速加工が可能になる点で、第１のプラズマエッチング工程では、本体層１１のみを残存させるようにエッチングが行われることが好ましい。なお、上記のとおり、第１のプラズマエッチング工程において、回路層１２とともに本体層１１の一部を除去してもよい。
冷却用ガスＧの供給を停止した後も、直流電源２２６からＥＳＣ電極２１９への電圧の印加は継続されることが好ましい。これにより、保持シート２２がステージ２１１に静電吸着された状態が維持される。そのため、冷却用ガスＧの供給を停止した後においても、保持シート２２はステージ２１１との接触によって冷却され得る。冷却用ガスＧの供給を停止した直後に直流電源２２６からＥＳＣ電極２１９への電圧の印加を停止すると、保持シート２２とステージ２１１の間に残存する冷却用ガスＧの残圧によって、保持シート２２がステージ２１１から浮き上がる場合もある。この点からも、冷却用ガスＧの供給を停止した後においても、直流電源２２６からＥＳＣ電極２１９への電圧の印加は継続されることが好ましい。
（４−３）アッシング工程
プラズマダイシング工程によって基板１０が個片化された後、アッシングが実行される。アッシング用のプロセスガス（例えば、酸素ガス（Ｏ２）や、Ｏ２とフッ素を含むガスとの混合ガス等）を、アッシングガス源２１３から真空チャンバ２０３内に導入する。一方、減圧機構２１４による排気を行い、真空チャンバ２０３内を所定の圧力に維持する。第１高周波電源２１０Ａからの高周波電力の投入により、真空チャンバ２０３内には酸素プラズマが発生し、カバー２２４の窓部２２４Ｗから露出している個片化された基板１０（素子チップ１１０）の表面のレジスト層１２３が除去される。
アッシングは、例えば、原料ガスとしてＣＦ４とＯ２との混合ガス（ＣＦ４：Ｏ２＝５０：５０）を１５０〜３００ｓｃｃｍで供給しながら、処理室内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０〜３００Ｗとする条件により行われる。なお、アッシング工程における高周波電極部２２０への投入電力は、第１のプラズマエッチング工程における高周波電極部２２０への投入電力よりも小さくなるように設定することが望ましい。これにより、第１のプラズマエッチング工程に比べて低いバイアス電圧がかかった状態でアッシングされる。そのため、冷却用ガスＧによる冷却を要しない。
（５）搬出工程
アッシングが終了すると、真空チャンバ２０３内のガスが排出され、ゲートバルブが開く。複数の素子チップ１１０を保持する搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置２００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ２１１に搭載する手順とは逆の手順で行われても良い。すなわち、カバー２２４を所定の位置にまで上昇させた後、ＥＳＣ電極２２９への印加電圧をゼロにして、搬送キャリア２０のステージ２１１への吸着を解除し、支持部２２２を上昇させる。支持部２２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。
（第２実施形態）
本実施形態は、図５（ａ）に示すように、第１のプラズマエッチング工程に供される基板１０の分割領域Ｒ１における多層配線層１２１の少なくとも一部がすでに除去されていること以外、第１実施形態と同様である。多層配線層１２１は、例えば、第１のプラズマエッチング工程の前に、レーザスクライビング加工あるいはプラズマエッチング加工によって、その少なくとも一部が除去される。この場合も、第１のプラズマエッチング工程（図５（ｂ））では、多層配線層１２１の残部のみを除去してもよいし、多層配線層１２１の残部とともに本体層１１の一部を除去してもよい。
なお、本実施形態では、第１のプラズマエッチング工程に供される基板１０の分割領域Ｒ１において、多層配線層１２１の一部が残存しているが、分割領域Ｒ１における多層配線層１２１は、第１のプラズマエッチング工程の前に、すべてが除去されていてもよい。この場合、第１のプラズマエッチング工程は、分割領域Ｒ１（すなわち、本体層１１）の残厚が２０μｍよりも大きい時点、好ましくは５０μｍよりも大きい時点で終了されることが好ましい。冷却用ガスＧによる、基板１０のステージ２１１からの浮き上がりを抑制するためである。第１のプラズマエッチング工程の後、第１実施形態と同様に第２のプラズマエッチング工程（図５（ｃ））が行われる。
（第３実施形態）
本実施形態は、図６（ａ）に示すように、第１のプラズマエッチング工程に供される基板１０にレジスト層１２３が含まれていないこと以外、第１実施形態と同様である。レジスト層１２３は、例えば、第１のプラズマエッチング工程の前に除去される場合もあるし、元々レジスト層１２３が形成されていない場合（マスクレス加工）もあり得る。この場合も、第１のプラズマエッチング工程（図６（ｂ））において、多層配線層１２１のみを除去してもよいし、多層配線層１２１とともに本体層１１の一部を除去してもよい。なお、この場合、第２実施形態のように、第１のプラズマエッチング工程の前に多層配線層１２１の少なくとも一部が除去されていてもよい。第１のプラズマエッチング工程の後、第１実施形態と同様に第２のプラズマエッチング工程（図６（ｃ））が行われる。
本実施形態では、素子領域Ｒ２がレジスト層１２３で保護されていない状態で、第１のプラズマエッチング工程および第２のプラズマエッチング工程が行われる。そのため、各エッチング工程において、素子領域Ｒ２もエッチングされ得る。そこで、第１のプラズマエッチング工程および第２のプラズマエッチング工程を、素子領域Ｒ２の表面がエッチングされ難い条件で行ってもよい。これにより、素子領域Ｒ２のエッチングは抑制される。あるいは、例えば上記の条件における第１のプラズマエッチング工程および第２のプラズマエッチング工程による素子領域Ｒ２のエッチングの程度を、予め把握しておき、素子領域Ｒ２が十分に厚くなるように設計してもよい。
（第４実施形態）
本実施形態は、図７（ａ）に示すように、第１のプラズマエッチング工程に供される基板１０が本体層１１の多層配線層１２１とは反対側にバックメタル層１３を備えること、および、基板１０の保持シート２２に貼着される面（第１主面１０Ｘ）が、多層配線層１２１の電極パッド１２２を備える面であること以外、第１実施形態と同様である。なお、本実施形態において、レジスト層１２３は、バックメタル層１３の本体層１１とは反対側の表面に配置される。
第１のプラズマエッチング工程では、少なくともバックメタル層１３がエッチングされる（図７（ｂ））。スループットを低下させずにバックメタル層１３をプラズマエッチングするには、高いバイアス電圧をかけることが望ましい。ここで、第１のプラズマエッチング工程中、基板１０の分割領域Ｒ１には本体層１１および回路層１２が配置されているため、基板１０はその平坦な形状を保つ。そのため、基板１０のステージ２１１からの浮き上がりを抑制しながら、ステージ２１１と保持シート２２との間に冷却用ガスＧを供給することができる。これにより、保持シート２２および基板１０の温度上昇は抑制される。すなわち、本実施形態においても、高いバイアス電圧をかけながら、第１のプラズマエッチング工程を行うことができるため、スループットが向上する。
第１のプラズマエッチング工程では、分割領域Ｒ１におけるバックメタル層１３をすべて除去することが好ましい（図７（ｂ））。スループットがさらに向上するためである。なお、第１のプラズマエッチング工程では、バックメタル層１３とともに本体層１１の少なくとも一部を除去してもよい。この場合も、基板１０のステージ２１１からの浮き上がりを抑制するために、分割領域Ｒ１の残厚が２０μｍよりも大きい時点、好ましくは５０μｍよりも大きい時点で第１のプラズマエッチング工程を終了することが好ましい。
第１のプラズマエッチング工程は、例えば、Ａｒを含むプロセスガスを原料として発生するプラズマＰ１を用いて行われる。このとき、上記のとおり、第２高周波電源２１０Ｂから高周波電極部２２０に、１００ｋＨｚ以上（例えば、４００〜５００ｋＨｚ、あるいは、１３．５６ＭＨｚ）の高周波電力を投入して、高いバイアス電圧をかける。具体的には、原料ガスとしてＣＦ４とＡｒの混合ガス（ＣＦ４：Ａｒ＝５０：５０）を１５０〜２５０ｓｃｃｍで供給しながら、処理室内の圧力を０．２〜１．５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５００〜１８００Ｗとする条件により、プラズマＰ１を発生させることができる。
第２のプラズマエッチング工程では、分割領域Ｒ１の残部（図７（ｃ）では、本体層１１および多層配線層１２１）がエッチングされる。これにより、基板１０は個片化されて、保持シート２２には複数の素子チップ１１０が保持される。本体層１１および多層配線層１２１のエッチング条件は、それぞれ異なっていてもよい。例えば、上記のように、ボッシュプロセス加工により本体層１１を除去した後、Ａｒを含むプロセスガスを原料とするプラズマにより多層配線層１２１を除去してもよい。
多層配線層１２１のエッチングは、例えば、原料ガスとしてＣＦ４とＡｒの混合ガス（ＣＦ４：Ａｒ＝５０：５０）を１５０〜２５０ｓｃｃｍで供給しながら、処理室内の圧力を０．２〜１．５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５００〜１０００Ｗとする条件により行うことができる。ただし、第２のプラズマエッチング工程（特に、多層配線層１２１の除去）では、冷却用ガスＧの供給が停止されるため、温度上昇をもたらすような高いバイアス電圧の印加は行われないことが好ましい。
（第５実施形態）
本実施形態は、図８（ａ）に示すように、第１のプラズマエッチング工程に供される基板１０の分割領域Ｒ１に、多層配線層１２１が含まれていないこと以外、第４実施形態と同様である。多層配線層１２１は、第１のプラズマエッチング工程の前にレーザスクライビング加工あるいはプラズマエッチング加工によって除去されている場合もあるし、レイアウトの工夫により、分割領域Ｒ１に元々形成されていない場合もあり得る。なお、図８（ｂ）に示すように、基板１０を保持シート２２に保持させた状態において、隣接する素子領域Ｒ２の多層配線層１２１同士の間には、保持シート２２の粘着層２２ａが介在することが好ましい。ステージ２１１に対する基板１０の吸着力がより高まるためである。
スループット向上の観点から、第１のプラズマエッチング工程では、分割領域Ｒ１におけるバックメタル層１３をすべて除去することが好ましい（図８（ｂ））。この場合、第２のプラズマエッチング工程では、本体層１１のみを除去すればよい（図８（ｃ））。そのため、高いバイアス電圧の印加を行うことができなくても、ボッシュプロセスを高速で行うことができる。つまり、冷却用ガスＧによる冷却を要しない。すなわち、第２のプラズマエッチング工程においても、基板１０のステージ２１１からの浮き上がりを生じない条件で、本体層１１を効率よくエッチングすることができる。
本発明の製造方法は、保持シートに保持され、回路層を備える基板から素子チップを製造する方法として有用である。
１０：基板、１１：本体層、１２：回路層、１２１：多層配線層、１２２：電極パッド、１２３：レジスト層、１３：バックメタル層
１１０：素子チップ
２０：搬送キャリア、２１：フレーム、２１ａ：ノッチ、２１ｂ：コーナーカット、２２：保持シート、２２ａ：粘着層、２２ｂ：樹脂フィルム
２００：プラズマ処理装置、２０３：真空チャンバ、２０３ａ：ガス導入口、１０３ｂ：排気口、２０８：誘電体部材、２０９：アンテナ、２１０Ａ：第１高周波電源、２１０Ｂ：第２高周波電源、２１１：ステージ、２１１ａ：第１の領域、２１１ｂ：第２の領域、２１１ｃ：第３の領域、２１２：プロセスガス源、２１３：アッシングガス源、２１４：減圧機構、２１５：電極層、２１６：金属層、２１７：基台、２１８：外周部、２１９：ＥＳＣ電極、２２０：高周波電極部、２２１：昇降ロッド、２２２：支持部、２２３Ａ、２２３Ｂ：昇降機構、２２４：カバー、２２４Ｗ：窓部、２２５：冷媒循環装置、２２６：直流電源、２２７：冷媒流路、２２８：制御装置、２２９：外周リング、２３０：冷却用ガス孔、２３１：ガス導入経路、２３２：冷却用ガス源

Claims (3)

  1. 第１主面およびその反対側の第２主面を備え、分割領域で画定される複数の素子領域を備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
    前記第１主面を保持シートに貼着させて、前記保持シートに保持された基板を準備する準備工程と、
    前記基板を保持した前記保持シートを、プラズマ処理装置内に設けられたステージに載置する載置工程と、
    前記基板の前記分割領域を、前記第２主面から前記第１主面までプラズマエッチングし、前記基板を複数の素子チップに個片化するプラズマダイシング工程と、を備え、
    前記プラズマダイシング工程が、
    前記ステージと前記保持シートとの間に冷却用ガスを供給しながら、前記分割領域の厚みの一部をプラズマエッチングする、第１のプラズマエッチング工程と、
    前記第１のプラズマエッチング工程の後、前記冷却用ガスの供給を停止して、前記分割領域の残部をプラズマエッチングする、第２のプラズマエッチング工程と、を備える、素子チップの製造方法。
  2. 前記プラズマダイシング工程が、前記ステージに高周波電力を印加した状態で行われ、
    前記第１のプラズマエッチング工程において前記ステージに印加される前記高周波電力が、前記第２のプラズマエッチング工程において前記ステージに印加される前記高周波電力よりも大きい、請求項１に記載の素子チップの製造方法。
  3. 前記分割領域の残厚が２０μｍよりも大きい時点で、前記第１のプラズマエッチング工程を終了し、前記第２のプラズマエッチング工程を開始する、請求項１または２に記載の素子チップの製造方法。
JP2016046339A 2016-03-09 2016-03-09 素子チップの製造方法 Active JP6524534B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016046339A JP6524534B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法
US15/427,561 US10037891B2 (en) 2016-03-09 2017-02-08 Manufacturing method of element chip
CN201710088563.4A CN107180753B (zh) 2016-03-09 2017-02-17 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016046339A JP6524534B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017162998A true JP2017162998A (ja) 2017-09-14
JP6524534B2 JP6524534B2 (ja) 2019-06-05

Family

ID=59788485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046339A Active JP6524534B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法

Country Status (3)

Country Link
US (1) US10037891B2 (ja)
JP (1) JP6524534B2 (ja)
CN (1) CN107180753B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021509227A (ja) * 2018-06-20 2021-03-18 エルジー・ケム・リミテッド 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6631782B2 (ja) * 2015-11-16 2020-01-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6519802B2 (ja) * 2016-03-18 2019-05-29 パナソニックＩｐマネジメント株式会社 プラズマ処理方法およびプラズマ処理装置
US10535505B2 (en) * 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
US11075117B2 (en) * 2018-02-26 2021-07-27 Xilinx, Inc. Die singulation and stacked device structures
JP2022089007A (ja) * 2020-12-03 2022-06-15 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274141A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2015088687A (ja) * 2013-11-01 2015-05-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP2015177111A (ja) * 2014-03-17 2015-10-05 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
JP2016506087A (ja) * 2013-01-25 2016-02-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094982B1 (ko) * 2008-02-27 2011-12-20 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 처리 장치 및 플라즈마 에칭 처리 방법
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
JP5938716B2 (ja) * 2013-11-01 2016-06-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274141A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2016506087A (ja) * 2013-01-25 2016-02-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
JP2015088687A (ja) * 2013-11-01 2015-05-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP2015177111A (ja) * 2014-03-17 2015-10-05 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021509227A (ja) * 2018-06-20 2021-03-18 エルジー・ケム・リミテッド 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法
JP7305246B2 (ja) 2018-06-20 2023-07-10 エルジー・ケム・リミテッド 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法

Also Published As

Publication number Publication date
CN107180753B (zh) 2023-05-23
CN107180753A (zh) 2017-09-19
US20170263462A1 (en) 2017-09-14
US10037891B2 (en) 2018-07-31
JP6524534B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
JP6524534B2 (ja) 素子チップの製造方法
JP6524562B2 (ja) 素子チップおよびその製造方法
JP6575874B2 (ja) 素子チップの製造方法
US10049933B2 (en) Element chip manufacturing method
JP2019125723A (ja) 素子チップの製造方法
JP2017168766A (ja) プラズマ処理方法およびプラズマ処理装置
JP6650593B2 (ja) プラズマ処理装置およびプラズマ処理方法
US10236266B2 (en) Element chip manufacturing method
JP6555656B2 (ja) プラズマ処理装置および電子部品の製造方法
CN107180754B (zh) 等离子体处理方法
JP6485702B2 (ja) プラズマ処理方法および電子部品の製造方法
JP6573231B2 (ja) プラズマ処理方法
US10714356B2 (en) Plasma processing method
US9779986B2 (en) Plasma treatment method and method of manufacturing electronic component
JP7209247B2 (ja) 素子チップの製造方法
JP2016195155A (ja) プラズマ処理装置およびプラズマ処理方法
JP7170261B2 (ja) 素子チップの製造方法
JP7209246B2 (ja) 素子チップの製造方法
JP6440120B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP7213477B2 (ja) 素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP6516125B2 (ja) プラズマ処理方法および電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190417

R151 Written notification of patent or utility model registration

Ref document number: 6524534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151