JP6492286B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP6492286B2
JP6492286B2 JP2015187778A JP2015187778A JP6492286B2 JP 6492286 B2 JP6492286 B2 JP 6492286B2 JP 2015187778 A JP2015187778 A JP 2015187778A JP 2015187778 A JP2015187778 A JP 2015187778A JP 6492286 B2 JP6492286 B2 JP 6492286B2
Authority
JP
Japan
Prior art keywords
protective film
plasma
substrate
element chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015187778A
Other languages
English (en)
Other versions
JP2017063122A (ja
Inventor
篤史 針貝
篤史 針貝
尚吾 置田
尚吾 置田
功幸 松原
功幸 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015187778A priority Critical patent/JP6492286B2/ja
Priority to US15/258,717 priority patent/US9859144B2/en
Priority to CN201610825780.2A priority patent/CN106558541B/zh
Publication of JP2017063122A publication Critical patent/JP2017063122A/ja
Application granted granted Critical
Publication of JP6492286B2 publication Critical patent/JP6492286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、複数の素子領域を有する基板を素子領域毎に分割して素子チップを製造する素子チップの製造方法に関するものである。
半導体素子などの素子チップは、複数の素子領域を有するウェハ状の基板から個片に分割されて製造される（例えば特許文献１参照）。この特許文献に示す先行技術では、まず回路が形成されたウェハの表面がダイシングテープに貼り付けられた状態でウェハの裏面を研磨し、さらにエッチングによってウェハを薄化する。そしてこの後に素子領域に相当する部分にレジスト層を形成してマスキングし、プラズマエッチングを施すことにより、ウェハを個片の半導体素子に分離するようにしている。
特開２００２−９３７５２号公報
上述のようにしてウェハ状の基板から切り出された個片状の素子チップはパッケージングが施されてデバイス装置として用いられるほか、フリップチップなど素子チップそのままの形態で電子部品実装工程に送られる場合がある。このような場合には、素子チップは回路形成面を接合用のクリーム半田や銀ペースト等の導電性材料に直接接触させる形で実装される。この実装過程においては、素子チップ搭載時に押し広げられた導電性材料が回路形成面の接合部位のみならず、素子チップの側面や裏面まで濡れ広がる、いわゆる「這い上がり」が生じる場合がある。このような導電性材料の這い上がりは、隣接する電極間での短絡や素子チップの側面に不要な電気回路を形成して消費電流の増大を招くなど、各種の不具合の原因となる。このため、このような実装過程における導電性材料の這い上がりを抑制することが求められていた。
そこで本発明は、実装過程における導電性材料の這い上がりを抑制することができる素子チップの製造方法を提供することを目的とする。
本発明の素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、前記第１の面の側がキャリアに支持されるとともに、前記素子領域と対向する前記第２の面の領域を覆い且つ前記分割領域と対向する前記第２の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、前記プラズマ処理工程は、前記第２の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第１の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程からなり、前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる。
本発明の素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、前記第１の面の側がキャリアに支持されるとともに、前記素子領域と対向する前記第２の面の領域を覆い且つ前記分割領域と対向する前記第２の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、前記プラズマ処理工程は、前記第２の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第１の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程からなり、前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、前記保護膜形成工程において、前記素子チップの前記側面とともに前記第２の面にも保護膜が形成され、前記保護膜形成工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第３のプラズマに晒すことにより、前記素子チップの前記側面に形成された保護膜を残存させて前記素子チップの前記第２の面に形成された保護膜を除去する保護膜除去工程をさらに含む。
本発明の素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、前記第２の面の側がキャリアに支持されるとともに、前記素子領域を覆い且つ前記分割領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、さらに前記プラズマ処理工程は、前記第１の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第２の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で、前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程とを含み、前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる。
本発明の素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、前記第２の面の側がキャリアに支持されるとともに、前記素子領域を覆い且つ前記分割領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、さらに前記プラズマ処理工程は、前記第１の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第２の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で、前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程とを含み、前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、前記保護膜形成工程において、前記素子チップの前記側面とともに前記第１の面にも保護膜が形成され、前記保護膜形成工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第３のプラズマに晒すことにより、前記素子チップの前記側面に形成された保護膜を残存させて前記素子チップの前記第１の面に形成された保護膜を除去する保護膜除去工程をさらに含む。
本発明によれば、実装過程における導電性材料の這い上がりを抑制することができる。
本発明の一実施の形態の素子チップの製造方法における第１実施例の工程説明図 本発明の一実施の形態の素子チップの製造方法における第１実施例の工程説明図 本発明の一実施の形態の素子チップの製造方法において使用されるプラズマエッチング装置の構成説明図 本発明の一実施の形態の素子チップの製造方法における第１実施例によって製造された素子チップの構成説明図 本発明の一実施の形態の素子チップの製造方法における第２実施例の工程説明図 本発明の一実施の形態の素子チップの製造方法における第２実施例の工程説明図 本発明の一実施の形態の素子チップの製造方法における第２実施例によって製造された素子チップの構成説明図
次に本発明の実施の形態を図面を参照して説明する。まず本実施の形態の素子チップの製造方法における第１実施例について、図１〜図４を参照して説明する。ここで示す素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と、この第１の面と反対側の第２の面とを備える基板を、分割領域で分割して複数の素子チップを形成するものである。
図１（ａ）に示すように、基板１は素子部２を有する複数の素子チップ１０（図１（ｃ）参照）が作り込まれたウェハ状の基板である。基板１において素子部２が形成された素子面である第１の面１ａには、分割領域１ｃで画定された複数の素子領域２ａが設定されている。基板１は素子チップ製造のための準備工程に送られ、以下に説明するように、キャリア４による支持とマスク形成が行われる。キャリア４としては、粘着シートや支持基板など、薄くて撓みやすい基板１を固定してハンドリングが可能なものが用いられる。
この準備工程では、図１（ｂ）に示すように、基板１の第１の面１ａの側がキャリア４の保持面４ａに支持されるとともに、第２の面１ｂにプラズマダイシングにおいてマスクとして機能するレジストマスクや表面保護膜などによって耐エッチング層３が形成される。すなわち第２の面１ｂには、素子領域２ａと対向する第２の面１ｂの領域を覆い且つ分割領域１ｃと対向する第２の面１ｂの領域１ｄを露出させるように、耐エッチング層３が形成される。
このようにして準備工程が行われた後には、キャリア４に支持された基板１にプラズマ処理を施すためにキャリア４はプラズマ処理工程に送られる。このプラズマ処理工程において用いられるプラズマエッチング装置２０の構成について、図３を参照して説明する。図３において真空容器であるチャンバ２１の内部はプラズマ処理を行うための処理室２１ａであり、処理室２１ａの底部には処理対象である基板１を支持したキャリア４を載置するステージ２２が配置されている。チャンバ２１の頂部の上面には、上部電極としてのアンテナ２３が配置されており、アンテナ２３は第１の高周波電源部２４に電気的に接続されている。処理室２１ａ内のステージ２２はプラズマ処理のための下部電極としての機能も有しており、ステージ２２は第２の高周波電源部２５に電気的に接続されている。
チャンバ２１には、排気口２１ｃを介して真空排気部２７が接続されており、真空排気部２７を駆動することにより、処理室２１ａ内が真空排気される。さらに処理室２１ａは、ガス導入口２１ｂを介してプラズマ発生用ガス供給部２６が接続されている。本実施の形態に示すプラズマエッチング装置２０では、プラズマ処理の目的に応じて、複数種類のプラズマ発生用ガスを選択的に供給することが可能となっている。ここでは、プラズマ発生用ガスの種類として、第１のガス２６ａ、第２のガス２６ｂ、第３のガス２６ｃおよびアッシング用ガス２６ｄを選択可能となっている。
第１のガス２６ａとしては、ＳＦ６やＣ４Ｆ８など、シリコンを対象とするエッチング効果に優れたものが用いられる。本実施の形態において第１のガス２６ａは、基板１をプラズマエッチングにより分割する第１のプラズマＰ１を発生させるために用いられる。第２のガス２６ｂとしては、Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、Ｃ６Ｆ６、Ｃ６Ｆ４Ｈ２、ＣＨＦ３、ＣＨ２Ｆ２などのフッ化炭素とヘリウムの混合ガスが用いられる。これらのガスはプラズマ処理により皮膜を形成するプラズマＣＶＤ用のガスとして用いられ、本実施の形態においては、基板１を分割した素子チップ１０の側面に保護膜を形成する目的で用いられる。なお、混合ガスの総流量に対するヘリウムの流量の比率は、ガス種の組み合わせに応じて適宜設定される。例示値としては、混合ガスの総流量に対するヘリウムの比率が１０％〜８０％を挙げることができる。
第３のガス２６ｃとしては、酸素ガスやアルゴンガスなど物理的なエッチング効果に優れたものが用いられる。本実施の形態においては、前述の保護膜のうち不要な部分を除去するスパッタリング用途に用いられる。そしてアッシング用ガス２６ｄは酸素ガスであり、本実施の形態においては、マスク機能を終えた後の耐エッチング層３など樹脂膜を除去する目的で用いられる。
プラズマエッチング装置２０によるプラズマ処理においては、まずステージ２２上に処理対象の基板１をキャリア４とともに載置し、真空排気部２７を駆動して処理室２１ａ内を真空排気する。これとともに、プラズマ処理の目的に応じたプラズマ発生用ガスを、プラズマ発生用ガス供給部２６によって処理室２１ａ内に供給して所定圧力に維持する。そしてこの状態でアンテナ２３に第１の高周波電源部２４によって高周波電力を供給することにより、処理室２１ａ内には供給されたプラズマ発生用ガスの種類に応じたプラズマが発生する。このとき、第２の高周波電源部２５によって下部電極としてのステージ２２にバイアス電圧を印加することにより、処理室２１ａ内に発生するプラズマに対してステージ２２の方向への入射を促進するバイアス作用を及ぼすことができ、所望の特定方向へのプラズマ処理効果を強めて異方性エッチングを行うことが可能となっている。
プラズマ処理工程においては、まず前述の第１のガス２６ａを用いた第１のプラズマＰ１による処理が実行される。図１（ｃ）に示すように、基板１の第２の面１ｂを上述の第１のプラズマＰ１に晒すことにより、耐エッチング層３に覆われていない領域１ｄ（図１（ｂ）参照）の基板１をこの基板１の深さ方向に第１の面１ａに達するまでエッチングして（矢印ｅ参照）、各素子チップ１０を隔てるエッチング溝１１（図２（ａ）参照）を形成し、基板１を個片の素子チップ１０に分割する。すなわち基板１の状態においては第１の面１ａであった第１の面１０ａ、第２の面１ｂであった第２の面１０ｂおよび第１の面１０ａと第２の面１０ｂとを結ぶ側面１０ｃを備える素子チップ１０が、キャリア４上に互いに間隔をあけて保持された状態とする（分割工程）。
分割工程におけるエッチング条件は、基板１の材質に応じて適宜選択することができる。基板１がシリコン基板の場合、分割工程におけるエッチングには、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスにおいては、堆積膜堆積ステップと、堆積膜エッチングステップと、シリコンエッチングステップとを順次繰り返すことにより、耐エッチング層３に覆われていない領域１ｄを基板の深さ方向に垂直に掘り進むことができる。
堆積膜堆積ステップの条件としては、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を１５〜２５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を０Ｗ、処理時間を５〜１５秒とすればよい。堆積膜エッチングステップの条件としては、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜１５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を１００〜３００Ｗ、処理時間を２〜１０秒とすればよい。
シリコンエッチングステップの条件としては、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜１５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を５０〜２００Ｗ、処理時間を１０〜２０秒とすればよい。そして、これらの条件において、堆積膜堆積ステップ、堆積膜エッチングステップ、および、シリコンエッチングステップを繰り返すことにより、シリコン基板を１０μｍ／分の速度で掘り進むことができる。
この後、個片の素子チップ１０において第２の面１０ｂを覆った状態の耐エッチング層３を除去するアッシングが行われる。すなわち、図２（ａ）に示すように、プラズマエッチング装置２０において処理室２１ａ内にアッシング用ガス２６ｄを用いたアッシング用プラズマを発生させ、樹脂を主成分とする耐エッチング層３をアッシングにより除去する。これにより、個片に分割された素子チップ１０の第２の面１０ｂが露呈された状態となる。
アッシングの条件は、耐エッチング層３の材料に応じて適宜選択することができる。例えば、耐エッチング層３がレジスト膜の場合、原料ガスとして酸素を１５０〜２５０ｓｃｃｍ、ＣＦ４を０〜５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜１５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を０〜３０Ｗとすればよい。この条件において１μｍ／分程度の速度で耐エッチング層３を除去することができる。
次いで上述の分割工程の後、保護膜形成工程が実行される。すなわちプラズマエッチング装置２０において、処理室２１ａ内で、フッ化炭素とヘリウムの混合ガスである第２のガス２６ｂを用いた第２のプラズマＰ２を発生させ、図２（ｂ）に示すように、キャリア４上に互いに間隔をあけて保持された状態で、素子チップ１０を第２のプラズマＰ２に晒す。これにより、素子チップ１０の第２の面１０ｂ、側面１０ｃにはそれぞれ保護膜１２ｂ、１２ｃが形成される。
これらの保護膜は、素子チップ１０を直接パッケージ基板などに接合する実装過程における導電性材料の這い上がりを抑制することを目的として形成されるものであるため、吸湿性が少なく組成が緻密なものであることが望まれる。本実施の形態では、これら保護膜の形成のために用いられる第２のプラズマＰ２の原料ガスとして、フッ化炭素とヘリウムの混合ガスを用いることから、フッ素と炭素を含むフルオロカーボン膜が保護膜として形成され、吸湿性が少なく組成が緻密で密着性に優れた保護膜を形成することが可能となっている。なおこの保護膜形成工程において、キャリア４が載置されるステージ２２（図３参照）に高周波バイアスを印加する。これにより、素子チップ１０へのイオンの入射が促進され、より緻密で密着性の高い保護膜を形成することができる。
保護膜の形成条件としては、例えば、原料ガスとしてＣ４Ｆ８を１５０ｓｃｃｍ、Ｈｅを５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を１５〜２５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を５０〜１５０Ｗとすればよい。この条件において３００秒処理することで、厚さ３μｍの保護膜を形成することができる。
本実施の形態では、原料ガスとして、フッ化炭素とヘリウムの混合ガスを用いるが、これは、ヘリウムを混合することにより、プラズマ中での原料ガスの乖離が促進され、その結果として、緻密で密着性の高い保護膜を形成できるためである。
なお、上記した条件例においては、原料ガスの全流量に対するＨｅ流量の比率が、２５％（＝５０／（１５０＋５０）×１００）である。この比率は、以下に説明するように、１０％から８０％の間であることが望ましい。すなわち原料ガスの全流量に対するＨｅ流量の比率が１０％より大きいと、プラズマ中での原料ガスの乖離が促進されやすく、その結果として、より緻密で密着性の高い保護膜を形成しやすくなる。一方で、原料ガスの全流量に対するＨｅ流量の比率が８０％より大きいと、原料ガスに占めるＣ４Ｆ８の比率が減少するため、保護膜形成に寄与するプラズマ中の成分（Ｃ，Ｆおよびそれらの化合物）の基板表面への供給が不足し、基板表面における保護膜の堆積速度が遅くなり、生産性が低下する。
次に保護膜形成工程にて形成された保護膜のうち、不要な部分を除去するための保護膜除去工程が実行される。上述の保護膜形成工程においては、素子チップ１０の側面１０ｃとともに、第２の面１０ｂにも保護膜１２ｂが形成される（図２（ｂ）参照）。この保護膜１２ｂは不要であるため、これを除去するための第３のプラズマＰ３を用いたプラズマ処理が行われる。
すなわちプラズマエッチング装置２０において、処理室２１ａ内で、アルゴンガスや酸素ガスを成分とする第３のガス２６ｃを用いた第３のプラズマＰ３を発生させ、図２（ｃ）に示すように、キャリア４上に互いに間隔をあけて保持された状態で、素子チップ１０を第３のプラズマＰ３に晒す。これにより、素子チップ１０の側面１０ｃに形成された保護膜１２ｃを残存させて、素子チップ１０において上面に露呈した第２の面１０ｂに形成された保護膜１２ｂを第３のプラズマＰ３のエッチング作用によって除去する。これにより、キャリア４上に互いに間隔をあけて保持された素子チップ１０の第２の面１０ｂは露呈された状態となり、キャリア４の上面に付着した保護膜１２ｅも除去される。
上述の保護膜除去工程においては、キャリア４が載置されるステージには高周波バイアスが印加される。これにより、第３のプラズマＰ３のエッチング作用の異方性を高めることが可能となる。したがって上面に露呈した第２の面１０ｂの保護膜１２ｂを確実に除去するとともに、素子チップ１０の側面１０ｃの保護膜１２ｃに作用するエッチング作用を抑制して、保護膜１２ｃを残存させることが可能となっている。
保護膜除去の条件としては、例えば、原料ガスとしてＡｒを１５０〜２５０ｓｃｃｍ、Ｏ２を０〜１５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を０．２〜１．５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を１５０〜３００Ｗとすればよい。この条件において、０．５μｍ／分程度の速度で上面に露呈した保護膜をエッチングすることができる。
図４は、このような製造過程によって製造された素子チップ１０のバリエーションを示している。図４（ａ）に示す素子チップ１０Ａは、図２（ｂ）に示す保護膜形成工程後の素子チップ１０を示しており、側面１０ｃに形成された保護膜１２ｃのみならず第２の面１０ｂに保護膜１２ｂが残存したままの状態となっている。図４（ｂ）に示す素子チップ１０Ｂは、図２（ｂ）に示す保護膜除去工程後の素子チップ１０を示しており、保護膜１２ｂが第２の面１０ｂから除去されている。このとき、側面１０ｃに形成された保護膜１２ｃの上端部は、第３のプラズマのエッチング作用によって外縁部が部分的に除去された除去部１２ｃ＊となっている。
また図４（ｃ）に示す素子チップ１０Ｃは、側面１０ｃに形成された保護膜１２ｃの上端部を除去する範囲を拡大し、側面１０ｃの上端部が露呈した露呈部１０ｅを形成するようにしたものである。さらに図４（ｄ）に示す素子チップ１０Ｄは、側面１０ｃの上端部が露呈した露呈部１０ｅの端部をエッチングによって除去してコーナカット部１０ｅ＊を形成するようにしたものである。
これら素子チップ１０Ａ〜１０Ｄは、いずれも素子部２が形成された素子領域２ａを備える第１の面１０ａと、第１の面１０ａと反対側の第２の面１０ｂと、第１の面１０ａおよび第２の面１０ｂをつなぐ側面１０ｃとを備えた構成となっている。上述構成の素子チップ１０Ａ〜１０Ｄは、少なくとも側面１０ｃにおいて実装過程で導電性接着材料が接触する範囲には、導電性接着材料の濡れ広がりを抑制する表面性状を有する保護膜１２ｃが形成されていることから、実装過程における導電性材料の這い上がりを抑制することができる。また、素子チップ１０Ｄは、コーナカット部１０ｅ＊を備えるため、素子チップの抗折強度を向上できる。
次に本実施の形態の素子チップの製造方法における第２実施例について、図５、図６、図７を参照して説明する。ここで第２実施例に示す素子チップの製造方法は、第１実施例におけるものと同様に、分割領域で画定された複数の素子領域を有する第１の面と、この第１の面と反対側の第２の面とを備える基板を、分割領域で分割して複数の素子チップを形成するものである。
図５（ａ）に示すように、基板１は素子部２を有する複数の素子チップ１０（図５（ｃ）参照）が作り込まれたウェハ状の基板である。基板１において素子部２が形成された素子面である第１の面１ａには、分割領域１ｃで画定された複数の素子領域２ａが設定されている。基板１は素子チップ製造のための準備工程に送られ、ここで以下に説明するように、キャリア４による支持とマスク形成が行われる。キャリア４としては実施例１と同様に、粘着シートや支持基板など、薄くて撓みやすい基板１を固定してハンドリングが可能なものが用いられる。
この準備工程では、図５（ｂ）に示すように、基板１の第２の面１ｂの側がキャリア４の保持面４ａに支持されるとともに、第１の面１ａにプラズマダイシングにおいてマスクとして機能する耐エッチング層３が形成される。すなわち第１の面１ａには、素子領域２ａを覆い且つ分割領域１ｃを露出させるように、耐エッチング層３が形成される。
このようにして準備工程が行われた後には、キャリア４に支持された基板１にプラズマ処理を施すためにキャリア４はプラズマ処理工程に送られる。このプラズマ処理工程においては、実施例１にて説明したプラズマエッチング装置２０（図３参照）が用いられる。
プラズマ処理工程においては、まず第１のガス２６ａを用いた第１のプラズマＰ１による処理が実行される。図５（ｃ）に示すように、基板１の第１の面１ａを上述の第１のプラズマＰ１に晒すことにより、耐エッチング層３に覆われていない分割領域１ｃ（図５（ｂ）参照）の基板１をこの基板１の深さ方向に第２の面１ｂに達するまでエッチングして（矢印ｅ参照）、各素子チップ１０を隔てるエッチング溝１１（図６（ａ）参照）を形成し、基板１を個片の素子チップ１０に分割する。すなわち基板１の状態においては第１の面１ａであった第１の面１０ａ、第２の面１ｂであった第２の面１０ｂおよび第１の面１０ａと第２の面１０ｂとを結ぶ側面１０ｃを備える素子チップ１０が、キャリア４上に互いに間隔をあけて保持された状態とする（分割工程）。
この後、個片の素子チップ１０において第２の面１０ｂを覆った状態の耐エッチング層３を除去するアッシングが行われる。すなわち、図６（ａ）に示すように、プラズマエッチング装置２０において処理室２１ａ内にアッシング用ガス２６ｄを用いたアッシング用プラズマを発生させ、樹脂を主成分とする耐エッチング層３をアッシングにより除去する。これにより、個片に分割された素子チップ１０の第２の面１０ｂが露呈された状態となる。
次いで上述の分割工程の後、保護膜形成工程が実行される。すなわちプラズマエッチング装置２０において、処理室２１ａ内で、フッ化炭素とヘリウムの混合ガスである第２のガス２６ｂを用いた第２のプラズマＰ２を発生させ、図６（ｂ）に示すように、キャリア４上に互いに間隔をあけて保持された状態で、素子チップ１０を第２のプラズマＰ２に晒す。これにより、素子チップ１０の第１の面１０ａ、側面１０ｃにはそれぞれ保護膜１２ａ、１２ｃが形成される。
これらの保護膜の形成において、第２のプラズマＰ２の原料ガスとして、フッ化炭素とヘリウムの混合ガスを用いることの利点、効果については第１実施例と同様である。なおこの保護膜形成工程において、キャリア４が載置されるステージには高周波バイアスを印加する。これにより、素子チップ１０へのイオンの入射が促進され、より緻密で密着性に高い保護膜を形成することができる。
次に保護膜形成工程にて形成された保護膜のうち、不要な部分を除去するための保護膜除去工程が実行される。上述の保護膜形成工程においては、素子チップ１０の側面１０ｃとともに、第１の面１０ａにも保護膜１２ａが形成される（図６（ｂ）参照）。この保護膜１２ａは不要であるため、これを除去するための第３のプラズマＰ３を用いたプラズマ処理が行われる。
すなわちプラズマエッチング装置２０において、処理室２１ａ内で、アルゴンガスや酸素ガスを成分とする第３のガス２６ｃを用いた第３のプラズマＰ３を発生させ、図６（ｃ）に示すように、キャリア４上に互いに間隔をあけて保持された状態で、素子チップ１０を第３のプラズマＰ３に晒す。これにより、素子チップ１０の側面１０ｃに形成された保護膜１２ｃを残存させて、素子チップ１０において上面に露呈した第１の面１０ａに形成された保護膜１２ａを第３のプラズマＰ３のエッチング作用によって除去する。これにより、キャリア４上に互いに間隔をあけて保持された素子チップ１０の第１の面１０ａは露呈された状態となり、キャリア４の上面に付着した保護膜１２ｄも除去される。
上述の保護膜除去工程においては、キャリア４が載置されるステージには高周波バイアスが印加される。これにより、第３のプラズマＰ３のエッチング作用の異方性を高めることが可能となる。したがって上面に露呈した第１の面１０ａの保護膜１２ａを確実に除去するとともに、素子チップ１０の側面１０ｃの保護膜１２ｃに作用するエッチング作用を抑制して、保護膜１２ｃを残存させることが可能となっている。
図７は、このような製造過程によって製造された素子チップ１０のバリエーションを示している。図７（ａ）に示す素子チップ１０Ａは、図５（ｂ）に示す保護膜形成工程後の素子チップ１０を示しており、側面１０ｃに形成された保護膜１２ｃのみならず第１の面１０ａに保護膜１２ａが残存したままの状態となっている。図７（ｂ）に示す素子チップ１０Ｂは、図５（ｂ）に示す保護膜除去工程後の素子チップ１０を示しており、保護膜１２ａが第１の面１０ａから除去されている。このとき、側面１０ｃに形成された保護膜１２ｃの上端部は、第３のプラズマのエッチング作用によって外縁部が部分的に除去された除去部１２ｃ＊となっている。
また図７（ｃ）に示す素子チップ１０Ｃは、側面１０ｃに形成された保護膜１２ｃの上端部を除去する範囲を拡大し、第１の面１０ａの上端部に作り込まれた素子部２の側端部が露呈した露呈部２ｃを形成するようにしたものである。さらに図７（ｄ）に示す素子チップ１０Ｄは、露呈部２ｃの端部をエッチングによって除去してコーナカット部２ｃ＊を形成するようにしたものである。
これら素子チップ１０Ａ〜１０Ｄは、いずれも素子部２が形成された素子領域を備える第１の面１０ａと、第１の面１０ａと反対側の第２の面１０ｂと、第１の面１０ａおよび第２の面１０ｂをつなぐ側面１０ｃとを備えた構成となっている。上述構成の素子チップ１０Ａ〜１０Ｄは、少なくとも側面１０ｃにおいて実装過程で導電性接着材料に接触する範囲には保護膜１２ｃが形成されていることから、実装過程における導電性材料の這い上がりを抑制することができ、実施例１と同様の効果を得る。また、素子チップ１０Ｄは、コーナカット部２ｃ＊を備えるため、素子チップの抗折強度を向上できる。
本発明の素子チップの製造方法は、実装過程における導電性材料の這い上がりを抑制することができるという効果を有し、複数の素子領域を有する基板を素子領域毎に分割して素子チップを製造する分野において有用である。
１ 基板
１ａ 第１の面
１ｂ 第２の面
１ｃ 分割領域
２ 素子部
２ａ 素子領域
３ 耐エッチング層
４ キャリア
１０ 素子チップ
１０ａ 第１の面
１０ｂ 第２の面
１０ｃ 側面
１２ａ、１２ｂ、１２ｃ 保護膜

Claims (8)

  1. 分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
    前記第１の面の側がキャリアに支持されるとともに、前記素子領域と対向する前記第２の面の領域を覆い且つ前記分割領域と対向する前記第２の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
    前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
    前記プラズマ処理工程は、
    前記第２の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第１の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
    前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程からなり、
    前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、
    前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる、素子チップの製造方法。
  2. 前記保護膜形成工程において、前記キャリアが載置されるステージに高周波バイアスを印加する、請求項１に記載の素子チップの製造方法。
  3. 分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
    前記第１の面の側がキャリアに支持されるとともに、前記素子領域と対向する前記第２の面の領域を覆い且つ前記分割領域と対向する前記第２の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
    前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
    前記プラズマ処理工程は、
    前記第２の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第１の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
    前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程からなり、
    前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、
    前記保護膜形成工程において、前記素子チップの前記側面とともに前記第２の面にも保護膜が形成され、
    前記保護膜形成工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第３のプラズマに晒すことにより、前記素子チップの前記側面に形成された保護膜を残存させて前記素子チップの前記第２の面に形成された保護膜を除去する保護膜除去工程をさらに含む、素子チップの製造方法。
  4. 前記保護膜除去工程において、前記キャリアが載置されるステージに高周波バイアスを印加する、請求項３に記載の素子チップの製造方法。
  5. 分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
    前記第２の面の側がキャリアに支持されるとともに、前記素子領域を覆い且つ前記分割領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
    前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
    さらに前記プラズマ処理工程は、
    前記第１の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第２の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
    前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で、前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程とを含み、
    前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、
    前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる、素子チップの製造方法。
  6. 前記保護膜形成工程において、前記キャリアが載置されるステージに高周波バイアスを印加する、請求項５に記載の素子チップの製造方法。
  7. 分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
    前記第２の面の側がキャリアに支持されるとともに、前記素子領域を覆い且つ前記分割領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
    前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
    さらに前記プラズマ処理工程は、
    前記第１の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第２の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
    前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で、前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程とを含み、
    前記第２のプラズマの原料ガスが、フッ化炭素とヘリウムの混合ガスであり、
    前記保護膜形成工程において、前記素子チップの前記側面とともに前記第１の面にも保護膜が形成され、
    前記保護膜形成工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第３のプラズマに晒すことにより、前記素子チップの前記側面に形成された保護膜を残存させて前記素子チップの前記第１の面に形成された保護膜を除去する保護膜除去工程をさらに含む、素子チップの製造方法。
  8. 前記保護膜除去工程において、前記キャリアが載置されるステージに高周波バイアスを印加する、請求項７に記載の素子チップの製造方法。
JP2015187778A 2015-09-25 2015-09-25 素子チップの製造方法 Active JP6492286B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015187778A JP6492286B2 (ja) 2015-09-25 2015-09-25 素子チップの製造方法
US15/258,717 US9859144B2 (en) 2015-09-25 2016-09-07 Method of manufacturing element chip
CN201610825780.2A CN106558541B (zh) 2015-09-25 2016-09-14 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015187778A JP6492286B2 (ja) 2015-09-25 2015-09-25 素子チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019027970A Division JP6646820B2 (ja) 2019-02-20 2019-02-20 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017063122A JP2017063122A (ja) 2017-03-30
JP6492286B2 true JP6492286B2 (ja) 2019-04-03

Family

ID=58406695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015187778A Active JP6492286B2 (ja) 2015-09-25 2015-09-25 素子チップの製造方法

Country Status (3)

Country Link
US (1) US9859144B2 (ja)
JP (1) JP6492286B2 (ja)
CN (1) CN106558541B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254207B2 (ja) * 2000-09-12 2002-02-04 株式会社半導体エネルギー研究所 絶縁膜の作製方法
JP2002093752A (ja) 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
JP2002220668A (ja) * 2000-11-08 2002-08-09 Daikin Ind Ltd 成膜ガスおよびプラズマ成膜方法
JP2002270721A (ja) * 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003142475A (ja) * 2001-11-02 2003-05-16 Murata Mfg Co Ltd 半導体装置の製造方法
JP3904496B2 (ja) * 2002-09-06 2007-04-11 株式会社リコー 半導体装置の製造方法
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP2006156539A (ja) * 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法
FR2908558B1 (fr) * 2006-11-13 2008-12-19 Commissariat Energie Atomique Materiau d'electrolyte silicie pour pile a combustible, procede pour sa realisation et pile a combustible mettant en oeuvre un tel materiau.
JP4985291B2 (ja) * 2007-10-01 2012-07-25 株式会社デンソー ウェハの加工方法
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US9257276B2 (en) * 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
JP5713043B2 (ja) * 2012-05-07 2015-05-07 株式会社デンソー 半導体基板の製造方法
US8951915B2 (en) * 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
JP6101227B2 (ja) * 2014-03-17 2017-03-22 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置

Also Published As

Publication number Publication date
US20170092527A1 (en) 2017-03-30
CN106558541A (zh) 2017-04-05
CN106558541B (zh) 2021-11-23
JP2017063122A (ja) 2017-03-30
US9859144B2 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
JP6476418B2 (ja) 素子チップの製造方法および電子部品実装構造体の製造方法
JP6467592B2 (ja) 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP6476419B2 (ja) 素子チップの製造方法および素子チップ
US8187949B2 (en) Semiconductor device and method of manufacturing the same
CN106560915B (zh) 元件芯片的制造方法和电子部件安装结构体的制造方法
JP6492286B2 (ja) 素子チップの製造方法
CN107180754A (zh) 等离子体处理方法
JP6524419B2 (ja) 素子チップの製造方法
JP6646820B2 (ja) 素子チップの製造方法
CN106560916B (zh) 元件芯片的制造方法
JP6062254B2 (ja) ウエーハの加工方法
JP4832486B2 (ja) 回路装置
JP2006279085A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

TRDD Decision of grant or rejection written
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R151 Written notification of patent or utility model registration

Ref document number: 6492286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151