JP2004119718A - 薄型半導体チップの製造方法 - Google Patents
薄型半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2004119718A JP2004119718A JP2002281659A JP2002281659A JP2004119718A JP 2004119718 A JP2004119718 A JP 2004119718A JP 2002281659 A JP2002281659 A JP 2002281659A JP 2002281659 A JP2002281659 A JP 2002281659A JP 2004119718 A JP2004119718 A JP 2004119718A
- Authority
- JP
- Japan
- Prior art keywords
- thin
- tape
- wafer
- ring
- shaped frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Abstract
【課題】薄化したウエーハの加工にあたり、加工中の各工程で安定した形状に維持し、ウエーハの割れや欠け、反りに等を防止することのできる、薄型半導体チップの製造方法を提供する。
【解決手段】薄型ウエーハ(1)の一方の面(1a)に加工を施して薄型半導体チップを製造する際に、薄型ウエーハの他方の面(1b)を剛性支持体(2)に貼り付け、薄型ウエーハ(1)の外周を囲むリング状フレーム(3)を剛性支持体(2)に貼り付けて、加工を施すことを特徴とする。
【選択図】 図1
【解決手段】薄型ウエーハ(1)の一方の面(1a)に加工を施して薄型半導体チップを製造する際に、薄型ウエーハの他方の面(1b)を剛性支持体(2)に貼り付け、薄型ウエーハ(1)の外周を囲むリング状フレーム(3)を剛性支持体(2)に貼り付けて、加工を施すことを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は薄型ウエーハの一方の面に加工を施した後、この薄型ウエーハを個々の半導体チップに個片化する薄型半導体チップの製造方法に関する。本発明の薄型半導体チップの製造方法は、例えば、ガリウム・砒素の薄型基板、又はサファイア薄型基板上にレーザ素子を形成する場合等に使用することができる。
【0002】
【従来の技術】
従来、100μm以下に薄化したウエーハを加工すること、例えばパターニング、スパッタリングなどの成膜、エッチング、個片化、等の処理は至難であった。その理由は、薄化したウエーハは、加工中の各工程を通じて安定した形状に維持しながら保持するのが困難であり、取り扱いによるウエーハの割れや欠けの発生、ウエーハの反りによる加工均一性の欠如等に起因するものである。
【0003】
【発明が解決しようとする課題】
本発明は、上述した従来の問題を解決するべく案出されたもので、薄化したウエーハの加工にあたり、加工中の各工程で安定した形状に維持し、ウエーハの割れや欠け、反りに等を防止することのできる、薄型半導体チップの製造方法を提供することを課題とする。
【0004】
【課題を解決するための手段】
上記の課題を達成するために、本発明によれば、薄型ウエーハの一方の面に加工を施して薄型半導体チップを製造する際に、前記薄型ウエーハの他方の面を剛性支持体に貼り付け、且つ該薄型ウエーハの外周を囲むリング状フレームを前記剛性支持体に貼り付けて、前記加工を施すことを特徴とする薄型半導体チップの製造方法が提供される。
【0005】
前記薄型ウエーハ及び前記リング状フレームと、前記剛性支持体とを、これらの間に両面接着テープを介在させて貼り付けることを特徴とする。
【0006】
また、本発明によると、薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、前記薄型ウエーハの回路形成面とは反対側の面をダイシングテープに貼り付けると共に、該薄型ウエーハ外周を囲むリング状フレームを前記ダイシングテープに貼り付ける工程と、前記保護テープを剥離する工程と、前記薄型ウエーハの回路形成面側より、ダイシングすることにより該薄型ウエーハを複数の薄型チップに個片化する工程と、
個々の薄型チップをピックアップする工程と、を含むことを特徴とする薄型半導体チップの製造方法が提供される。
【0007】
更にまた、本発明によると、薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、前記薄型ウエーハの保護テープ側を第1のテープに貼り付けると共に、該薄型ウエーハ外周を囲む第1のリング状フレームを前記第1のテープに貼り付ける工程と、前記薄型ウエーハの回路形成面とは反対側の面に裏面電極を形成する工程と、前記裏面電極上にレジストパターンを形成する工程と、該レジストパターンに沿ってエッチングを施し、前記裏面電極及び薄型ウエーハの層を個片化して薄型チップとする工程と、
前記レジストを除去する工程と、前記薄型ウエーハの裏面電極側を第2のテープに貼り付けると共に、前記第1のリング状フレームの外周を囲む第2のリング状フレームを前記第2のテープに貼り付ける工程と、前記第1のテープの側より紫外線を照射して前記保護テープと薄型チップとの間の粘着力を弱める工程と、個々の薄型チップをピックアップする工程と、を含むことを特徴とする薄型半導体チップの製造方法が提供される。
【0008】
更にまた、本発明によると、薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、前記薄型ウエーハの保護テープとは反対の側を第1のテープに貼り付けると共に、該薄型ウエーハの外周を間隔をあけて囲む第2のリング状フレームを前記第1のテープに貼り付ける工程と、前記保護テープを剥離する工程と、前記薄型ウエーハの外周を囲み且つ前記第2のリング状フレームの内周に収まる第1のリング状フレームを前記第1のテープに貼り付けると共に、前記薄型ウエーハの回路形成面とは反対側及び前記第1のリング状フレームに第2のテープに貼り付ける工程と、を含むことを特徴とする請求項4に記載の薄型半導体チップの製造方法が提供される。
【0009】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【0010】
図1は、本発明の第1実施形態に係る薄型半導体チップの製造方法を示す図である。ウエーハ1は直径(D1)が6インチ(150mm)で、厚み(t)は、約100μmである。ウエーハ1はその一方の面1aが回路形成面である。ウエーハ1の取り扱いを容易にするために、剛性支持体として腰の比較的強いテープ2及びリング状フレーム3を用いる。テープ2は、その一方の面が接着面2aである。
【0011】
図1(A)はタイプAを示し、ウエーハ1の外径よりも大きい内径を有するリング状フレーム3を用いる。ウエーハ1は図1において上側が回路形成面1aであり、その反対側の面1bをテープ2の接着面2aに接着する。リング状フレーム3はウエーハ1の周囲を囲むようにテープ2の接着面2aに接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間に隙間4が形成される。また、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)より高い。
【0012】
図1(B)はタイプBを示し、ウエーハ1の外径とリング状フレーム3の内径との差が2mm以下(両者間の隙間が1mm以下)のものを使用する。また、タイプAの場合と同様、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)より高いものを使用する。タイプAの場合と同様、ウエーハ1の回路形成面1aとは反対側の面1bをテープ2に接着するとともに、このウエーハ1の周囲を囲むようにリング状フレーム3をテープ2の接着面2aに接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間の隙間4は極めて僅かである。
【0013】
図1(C)はタイプCを示し、タイプBの場合と同様、ウエーハ1の外径とリング状フレーム3の内径との差が2mm以下(両者間の隙間が1mm以下)のものを使用する。また、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)と同等としたものを使用する。タイプA、Bの場合と同様、ウエーハ1の回路形成面1aとは反対側の面1bをテープ2に接着するとともに、このウエーハ1の周囲を囲むようにリング状フレーム3をテープ2の接着面2aに接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間の隙間4は極めて僅かであり、ウエーハ1の厚み(t)とリング状フレーム3の高さ(d)は均一となっている。
【0014】
図2は、本発明の第2実施形態に係る薄型半導体チップの製造方法を示す図である。この実施形態では、剛性体5の上に両面接着テープ6を貼付し、その上にウエーハ1の回路形成面1aとは反対側の面1bを接着する。また、このウエーハ1の周囲を囲むようにリング状フレーム3を両面接着テープ6に接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間の隙間4は極めて僅かである。
【0015】
図2(A)は、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)より高い場合を示し、図2(B)はリング状フレーム3の高さ(d)とウエーハ1の厚み(t)とが同等の場合を示す。
【0016】
剛性体5としては、ガラス、特に石英ガラス、ウエーハ、金属、有機物等を用いることができる。両面接着テープ6からの剥離方法と合わせて選択することができる。両面接着テープ6は、紫外線剥離が可能なもの、又は熱剥離等が可能なもの、を選定するのが都合がよい。また、剛性体5からの剥離が容易なもの、反面、リング状フレーム3との接着性は高いものが望ましい。
【0017】
この実施形態では、ウエーハ1の下面を剛性体5で支えているため、スピナーなどへの対応が可能である。また、リング状フレーム3があるため、両面接着テープ6が剥がしやすいものとなる。
【0018】
図3は本発明の第3実施形態に係る薄型半導体チップの製造方法の各工程を示す図である。まず、(A)工程において、薄型ウエーハ1の回路形成面1a側に保護テープ7を貼り付ける。
【0019】
次に(B)工程において、薄型ウエーハ1の回路形成面1aとは反対側の面1bをダイシングテープ8に貼り付ける。また、薄型ウエーハ1の外周を囲むようにリング状フレーム3をダイシングテープ8に貼り付ける。通常は、保護テープ7を剥離後にダイシングテープ8に貼り付けるが、この実施形態では、ウエーハ1がダイシングテープ8に保持されてから保護テープ7を剥離するために、ウエーハ1への損傷が少ないという利点がある。
【0020】
次に(C)工程において、保護テープ7を剥離する。ついで、(D)工程において、薄型ウエーハ1の回路形成面1a側より、ダイシングすることにより薄型ウエーハを複数の薄型チップ10に個片化する。ついで、(E)工程において、個々の薄型チップをピックアップする。
【0021】
図3に示す実施形態では、ウエーハ1の割れ等の発生は減少するものの、ウエーハ1の裏面加工、例えば電極付けやパターニングができない、裏面側からのエッチングによる個片化ができない、等の難点がある。このような問題を解決するために、図4及び図5に示す実施形態によるのが好適である。
【0022】
即ち、図4は本発明の第4実施形態に係るもので、2種類のリング状フレームを使用した薄型半導体チップの製造方法を示す。まず、(A)工程において、薄型ウエーハ1の回路形成面1a側に保護テープ7を貼り付ける。次に(B)工程において、薄型ウエーハ1の保護テープ7側を第1のテープ11に貼り付ける。一方で、薄型ウエーハ1の外周を囲む第1のリング状フレーム3を第1のテープ11に貼り付ける。
【0023】
次に、(C)工程において、薄型ウエーハ1の回路形成面1aとは反対側の面1bに裏面電極12を形成する。この裏面電極12は、材質はAl,Cu,Au等であり薄型ウエーハ1の全面とリング状フレーム3上に延びている。裏面電極12は、薄型ウエーハの回路形成面とは反対側の面を洗浄した後、スパッタリングや蒸着により金属膜を成膜して形成する。次に、(D)工程において、裏面電極12上にレジストパターン13を形成する。ついで、(E)工程において、レジストパターン13に沿って裏面電極12をエッチングすると共に、更に(F)工程において、薄型ウエーハ1の層をエッチングして個片化し、薄型チップ10とする。
【0024】
次に、(G)工程において、アッシングによりレジスト13を除去する。次に(H)工程において薄型ウエーハ1の裏面電極12側を第2のテープ14に貼り付ける。この第2のテープ14には、第1のリング状フレーム3の外周を囲む第2のリング状フレーム15が貼り付けられている。次に(I)工程において、第1のテープ11の側より紫外線を照射して保護テープ7と薄型チップ10との間の粘着力を弱める。次に(J)工程において、個々の薄型チップ10をピックアップして、個々の薄型チップ10を得る。
【0025】
なお、図4に示す実施形態において、(G)工程において、個々の薄型チップ10を直接ピックアップすると、薄型チップの回路面を損傷するおそれがあるので上記のような工程を採るか、特に問題にならないピックアップの方法を採用する場合は、(G)工程でピックアップし、(H)工程以降を省略することができる。
【0026】
図5は本発明の第5実施形態であって、支持体を張り付ける前に保護テープを剥離する薄型半導体チップの製造方法を示す。まず、(A)工程において、薄型ウエーハ1の回路形成面側1aに保護テープ7を貼り付ける。ついで、(B)工程において、薄型ウエーハ1の保護テープ7貼着面とは反対の面側を第1のテープ11に貼り付ける。この第1のテープ11には、薄型ウエーハの外周を間隔をあけて囲む第2のリング状フレーム15が貼り付けられている。次に(C)工程において、保護テープ7を剥離する。次に(D)工程において、薄型ウエーハ1の外周を囲み且つ前記第2のリング状フレーム15の内周に収まる第1のリング状フレーム3を前記第1のテープ11に貼り付け、かつこの第1のリング状フレーム3に接合されている第2のテープ16を薄型ウエーハ1の回路面側1aに貼り付ける。次に(E)工程において、第1のテープ11及び第2のリング状フレーム15を取り外す。なお、この工程以降は図4の(C)工程以降と同じ工程を用いることが出来る。
【0027】
以上添付図面を参照して本発明の幾つかの実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。なお、本発明は、ウエーハのサイズについては、8インチウエーハでも6インチウエーハでも適用可能である。
【0028】
【発明の効果】
以上説明したように、本発明によれば、薄化したウエーハの加工にあたり、加工中の各工程で安定した形状に維持し、ウエーハの割れや欠け、反り等を防止することができ、薄型半導体チップの製造にあたって歩留が良好となり、製造効率を高めることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る薄型半導体チップの製造方法を示す図である。
【図2】本発明の第2実施形態に係る薄型半導体チップの製造方法を示す図である。
【図3】本発明の第3実施形態に係る薄型半導体チップの製造方法を示す図である。
【図4】本発明の第4実施形態に係る薄型半導体チップの製造方法を示す図である。
【図5】本発明の第5実施形態に係る薄型半導体チップの製造方法を示す図である。
【符号の説明】
1…薄型ウエーハ
2…剛性支持体(テープ)
3…リング状フレーム
4…隙間
5…剛性支持体
6…両面接着テープ
7…保護テープ
8…ダイシングテープ
10…チップ
11…テープ
12…裏面電極
13…レジスト
14…テープ
15…フレーム
【発明の属する技術分野】
本発明は薄型ウエーハの一方の面に加工を施した後、この薄型ウエーハを個々の半導体チップに個片化する薄型半導体チップの製造方法に関する。本発明の薄型半導体チップの製造方法は、例えば、ガリウム・砒素の薄型基板、又はサファイア薄型基板上にレーザ素子を形成する場合等に使用することができる。
【0002】
【従来の技術】
従来、100μm以下に薄化したウエーハを加工すること、例えばパターニング、スパッタリングなどの成膜、エッチング、個片化、等の処理は至難であった。その理由は、薄化したウエーハは、加工中の各工程を通じて安定した形状に維持しながら保持するのが困難であり、取り扱いによるウエーハの割れや欠けの発生、ウエーハの反りによる加工均一性の欠如等に起因するものである。
【0003】
【発明が解決しようとする課題】
本発明は、上述した従来の問題を解決するべく案出されたもので、薄化したウエーハの加工にあたり、加工中の各工程で安定した形状に維持し、ウエーハの割れや欠け、反りに等を防止することのできる、薄型半導体チップの製造方法を提供することを課題とする。
【0004】
【課題を解決するための手段】
上記の課題を達成するために、本発明によれば、薄型ウエーハの一方の面に加工を施して薄型半導体チップを製造する際に、前記薄型ウエーハの他方の面を剛性支持体に貼り付け、且つ該薄型ウエーハの外周を囲むリング状フレームを前記剛性支持体に貼り付けて、前記加工を施すことを特徴とする薄型半導体チップの製造方法が提供される。
【0005】
前記薄型ウエーハ及び前記リング状フレームと、前記剛性支持体とを、これらの間に両面接着テープを介在させて貼り付けることを特徴とする。
【0006】
また、本発明によると、薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、前記薄型ウエーハの回路形成面とは反対側の面をダイシングテープに貼り付けると共に、該薄型ウエーハ外周を囲むリング状フレームを前記ダイシングテープに貼り付ける工程と、前記保護テープを剥離する工程と、前記薄型ウエーハの回路形成面側より、ダイシングすることにより該薄型ウエーハを複数の薄型チップに個片化する工程と、
個々の薄型チップをピックアップする工程と、を含むことを特徴とする薄型半導体チップの製造方法が提供される。
【0007】
更にまた、本発明によると、薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、前記薄型ウエーハの保護テープ側を第1のテープに貼り付けると共に、該薄型ウエーハ外周を囲む第1のリング状フレームを前記第1のテープに貼り付ける工程と、前記薄型ウエーハの回路形成面とは反対側の面に裏面電極を形成する工程と、前記裏面電極上にレジストパターンを形成する工程と、該レジストパターンに沿ってエッチングを施し、前記裏面電極及び薄型ウエーハの層を個片化して薄型チップとする工程と、
前記レジストを除去する工程と、前記薄型ウエーハの裏面電極側を第2のテープに貼り付けると共に、前記第1のリング状フレームの外周を囲む第2のリング状フレームを前記第2のテープに貼り付ける工程と、前記第1のテープの側より紫外線を照射して前記保護テープと薄型チップとの間の粘着力を弱める工程と、個々の薄型チップをピックアップする工程と、を含むことを特徴とする薄型半導体チップの製造方法が提供される。
【0008】
更にまた、本発明によると、薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、前記薄型ウエーハの保護テープとは反対の側を第1のテープに貼り付けると共に、該薄型ウエーハの外周を間隔をあけて囲む第2のリング状フレームを前記第1のテープに貼り付ける工程と、前記保護テープを剥離する工程と、前記薄型ウエーハの外周を囲み且つ前記第2のリング状フレームの内周に収まる第1のリング状フレームを前記第1のテープに貼り付けると共に、前記薄型ウエーハの回路形成面とは反対側及び前記第1のリング状フレームに第2のテープに貼り付ける工程と、を含むことを特徴とする請求項4に記載の薄型半導体チップの製造方法が提供される。
【0009】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【0010】
図1は、本発明の第1実施形態に係る薄型半導体チップの製造方法を示す図である。ウエーハ1は直径(D1)が6インチ(150mm)で、厚み(t)は、約100μmである。ウエーハ1はその一方の面1aが回路形成面である。ウエーハ1の取り扱いを容易にするために、剛性支持体として腰の比較的強いテープ2及びリング状フレーム3を用いる。テープ2は、その一方の面が接着面2aである。
【0011】
図1(A)はタイプAを示し、ウエーハ1の外径よりも大きい内径を有するリング状フレーム3を用いる。ウエーハ1は図1において上側が回路形成面1aであり、その反対側の面1bをテープ2の接着面2aに接着する。リング状フレーム3はウエーハ1の周囲を囲むようにテープ2の接着面2aに接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間に隙間4が形成される。また、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)より高い。
【0012】
図1(B)はタイプBを示し、ウエーハ1の外径とリング状フレーム3の内径との差が2mm以下(両者間の隙間が1mm以下)のものを使用する。また、タイプAの場合と同様、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)より高いものを使用する。タイプAの場合と同様、ウエーハ1の回路形成面1aとは反対側の面1bをテープ2に接着するとともに、このウエーハ1の周囲を囲むようにリング状フレーム3をテープ2の接着面2aに接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間の隙間4は極めて僅かである。
【0013】
図1(C)はタイプCを示し、タイプBの場合と同様、ウエーハ1の外径とリング状フレーム3の内径との差が2mm以下(両者間の隙間が1mm以下)のものを使用する。また、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)と同等としたものを使用する。タイプA、Bの場合と同様、ウエーハ1の回路形成面1aとは反対側の面1bをテープ2に接着するとともに、このウエーハ1の周囲を囲むようにリング状フレーム3をテープ2の接着面2aに接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間の隙間4は極めて僅かであり、ウエーハ1の厚み(t)とリング状フレーム3の高さ(d)は均一となっている。
【0014】
図2は、本発明の第2実施形態に係る薄型半導体チップの製造方法を示す図である。この実施形態では、剛性体5の上に両面接着テープ6を貼付し、その上にウエーハ1の回路形成面1aとは反対側の面1bを接着する。また、このウエーハ1の周囲を囲むようにリング状フレーム3を両面接着テープ6に接着する。この時、ウエーハ1の外径とリング状フレーム3の内径との間の隙間4は極めて僅かである。
【0015】
図2(A)は、リング状フレーム3の高さ(d)はウエーハ1の厚み(t)より高い場合を示し、図2(B)はリング状フレーム3の高さ(d)とウエーハ1の厚み(t)とが同等の場合を示す。
【0016】
剛性体5としては、ガラス、特に石英ガラス、ウエーハ、金属、有機物等を用いることができる。両面接着テープ6からの剥離方法と合わせて選択することができる。両面接着テープ6は、紫外線剥離が可能なもの、又は熱剥離等が可能なもの、を選定するのが都合がよい。また、剛性体5からの剥離が容易なもの、反面、リング状フレーム3との接着性は高いものが望ましい。
【0017】
この実施形態では、ウエーハ1の下面を剛性体5で支えているため、スピナーなどへの対応が可能である。また、リング状フレーム3があるため、両面接着テープ6が剥がしやすいものとなる。
【0018】
図3は本発明の第3実施形態に係る薄型半導体チップの製造方法の各工程を示す図である。まず、(A)工程において、薄型ウエーハ1の回路形成面1a側に保護テープ7を貼り付ける。
【0019】
次に(B)工程において、薄型ウエーハ1の回路形成面1aとは反対側の面1bをダイシングテープ8に貼り付ける。また、薄型ウエーハ1の外周を囲むようにリング状フレーム3をダイシングテープ8に貼り付ける。通常は、保護テープ7を剥離後にダイシングテープ8に貼り付けるが、この実施形態では、ウエーハ1がダイシングテープ8に保持されてから保護テープ7を剥離するために、ウエーハ1への損傷が少ないという利点がある。
【0020】
次に(C)工程において、保護テープ7を剥離する。ついで、(D)工程において、薄型ウエーハ1の回路形成面1a側より、ダイシングすることにより薄型ウエーハを複数の薄型チップ10に個片化する。ついで、(E)工程において、個々の薄型チップをピックアップする。
【0021】
図3に示す実施形態では、ウエーハ1の割れ等の発生は減少するものの、ウエーハ1の裏面加工、例えば電極付けやパターニングができない、裏面側からのエッチングによる個片化ができない、等の難点がある。このような問題を解決するために、図4及び図5に示す実施形態によるのが好適である。
【0022】
即ち、図4は本発明の第4実施形態に係るもので、2種類のリング状フレームを使用した薄型半導体チップの製造方法を示す。まず、(A)工程において、薄型ウエーハ1の回路形成面1a側に保護テープ7を貼り付ける。次に(B)工程において、薄型ウエーハ1の保護テープ7側を第1のテープ11に貼り付ける。一方で、薄型ウエーハ1の外周を囲む第1のリング状フレーム3を第1のテープ11に貼り付ける。
【0023】
次に、(C)工程において、薄型ウエーハ1の回路形成面1aとは反対側の面1bに裏面電極12を形成する。この裏面電極12は、材質はAl,Cu,Au等であり薄型ウエーハ1の全面とリング状フレーム3上に延びている。裏面電極12は、薄型ウエーハの回路形成面とは反対側の面を洗浄した後、スパッタリングや蒸着により金属膜を成膜して形成する。次に、(D)工程において、裏面電極12上にレジストパターン13を形成する。ついで、(E)工程において、レジストパターン13に沿って裏面電極12をエッチングすると共に、更に(F)工程において、薄型ウエーハ1の層をエッチングして個片化し、薄型チップ10とする。
【0024】
次に、(G)工程において、アッシングによりレジスト13を除去する。次に(H)工程において薄型ウエーハ1の裏面電極12側を第2のテープ14に貼り付ける。この第2のテープ14には、第1のリング状フレーム3の外周を囲む第2のリング状フレーム15が貼り付けられている。次に(I)工程において、第1のテープ11の側より紫外線を照射して保護テープ7と薄型チップ10との間の粘着力を弱める。次に(J)工程において、個々の薄型チップ10をピックアップして、個々の薄型チップ10を得る。
【0025】
なお、図4に示す実施形態において、(G)工程において、個々の薄型チップ10を直接ピックアップすると、薄型チップの回路面を損傷するおそれがあるので上記のような工程を採るか、特に問題にならないピックアップの方法を採用する場合は、(G)工程でピックアップし、(H)工程以降を省略することができる。
【0026】
図5は本発明の第5実施形態であって、支持体を張り付ける前に保護テープを剥離する薄型半導体チップの製造方法を示す。まず、(A)工程において、薄型ウエーハ1の回路形成面側1aに保護テープ7を貼り付ける。ついで、(B)工程において、薄型ウエーハ1の保護テープ7貼着面とは反対の面側を第1のテープ11に貼り付ける。この第1のテープ11には、薄型ウエーハの外周を間隔をあけて囲む第2のリング状フレーム15が貼り付けられている。次に(C)工程において、保護テープ7を剥離する。次に(D)工程において、薄型ウエーハ1の外周を囲み且つ前記第2のリング状フレーム15の内周に収まる第1のリング状フレーム3を前記第1のテープ11に貼り付け、かつこの第1のリング状フレーム3に接合されている第2のテープ16を薄型ウエーハ1の回路面側1aに貼り付ける。次に(E)工程において、第1のテープ11及び第2のリング状フレーム15を取り外す。なお、この工程以降は図4の(C)工程以降と同じ工程を用いることが出来る。
【0027】
以上添付図面を参照して本発明の幾つかの実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。なお、本発明は、ウエーハのサイズについては、8インチウエーハでも6インチウエーハでも適用可能である。
【0028】
【発明の効果】
以上説明したように、本発明によれば、薄化したウエーハの加工にあたり、加工中の各工程で安定した形状に維持し、ウエーハの割れや欠け、反り等を防止することができ、薄型半導体チップの製造にあたって歩留が良好となり、製造効率を高めることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る薄型半導体チップの製造方法を示す図である。
【図2】本発明の第2実施形態に係る薄型半導体チップの製造方法を示す図である。
【図3】本発明の第3実施形態に係る薄型半導体チップの製造方法を示す図である。
【図4】本発明の第4実施形態に係る薄型半導体チップの製造方法を示す図である。
【図5】本発明の第5実施形態に係る薄型半導体チップの製造方法を示す図である。
【符号の説明】
1…薄型ウエーハ
2…剛性支持体(テープ)
3…リング状フレーム
4…隙間
5…剛性支持体
6…両面接着テープ
7…保護テープ
8…ダイシングテープ
10…チップ
11…テープ
12…裏面電極
13…レジスト
14…テープ
15…フレーム
Claims (5)
- 薄型ウエーハの一方の面に加工を施して薄型半導体チップを製造する際に、前記薄型ウエーハの他方の面を剛性支持体に貼り付け、且つ該薄型ウエーハの外周を囲むリング状フレームを前記剛性支持体に貼り付けて、前記加工を施すことを特徴とする薄型半導体チップの製造方法。
- 前記薄型ウエーハ及び前記リング状フレームと、前記剛性支持体とを、これらの間に両面接着テープを介在させて貼り付けることを特徴とする請求項1に記載の薄型半導体チップの製造方法。
- 薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、
前記薄型ウエーハの回路形成面とは反対側の面をダイシングテープに貼り付けると共に、該薄型ウエーハ外周を囲むリング状フレームを前記ダイシングテープに貼り付ける工程と、
前記保護テープを剥離する工程と、
前記薄型ウエーハの回路形成面側より、ダイシングすることにより該薄型ウエーハを複数の薄型チップに個片化する工程と、
個々の薄型チップをピックアップする工程と、
を含むことを特徴とする薄型半導体チップの製造方法。 - 薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、
前記薄型ウエーハの保護テープ側を第1のテープに貼り付けると共に、該薄型ウエーハ外周を囲む第1のリング状フレームを前記第1のテープに貼り付ける工程と、
前記薄型ウエーハの回路形成面とは反対側の面に裏面電極を形成する工程と、
前記裏面電極上にレジストパターンを形成する工程と、
該レジストパターンに沿ってエッチングを施し、前記裏面電極及び薄型ウエーハの層を個片化して薄型チップとする工程と、
前記レジストを除去する工程と、
前記薄型ウエーハの裏面電極側を第2のテープに貼り付けると共に、前記第1のリング状フレームの外周を囲む第2のリング状フレームを前記第2のテープに貼り付ける工程と、
前記第1のテープの側より紫外線を照射して前記保護テープと薄型チップとの間の粘着力を弱める工程と、
個々の薄型チップをピックアップする工程と、
を含むことを特徴とする薄型半導体チップの製造方法。 - 薄型ウエーハの回路形成面側に保護テープを貼り付ける工程と、
前記薄型ウエーハの保護テープとは反対の側を第1のテープに貼り付けると共に、該薄型ウエーハの外周を間隔をあけて囲む第2のリング状フレームを前記第1のテープに貼り付ける工程と、
前記保護テープを剥離する工程と、
前記薄型ウエーハの外周を囲み且つ前記第2のリング状フレームの内周に収まる第1のリング状フレームを前記第1のテープに貼り付けると共に、前記薄型ウエーハの回路形成面とは反対側及び前記第1のリング状フレームに第2のテープに貼り付ける工程と、
を含むことを特徴とする薄型半導体チップの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281659A JP2004119718A (ja) | 2002-09-26 | 2002-09-26 | 薄型半導体チップの製造方法 |
US10/496,690 US6974721B2 (en) | 2002-09-26 | 2003-08-28 | Method for manufacturing thin semiconductor chip |
PCT/JP2003/010954 WO2004030053A1 (ja) | 2002-09-26 | 2003-08-28 | 薄型半導体チップの製造方法 |
TW092124452A TW200410304A (en) | 2002-09-26 | 2003-09-04 | Process for manufacturing thin semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281659A JP2004119718A (ja) | 2002-09-26 | 2002-09-26 | 薄型半導体チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119718A true JP2004119718A (ja) | 2004-04-15 |
Family
ID=32040518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281659A Pending JP2004119718A (ja) | 2002-09-26 | 2002-09-26 | 薄型半導体チップの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6974721B2 (ja) |
JP (1) | JP2004119718A (ja) |
TW (1) | TW200410304A (ja) |
WO (1) | WO2004030053A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034542A (ja) * | 2008-06-30 | 2010-02-12 | Lintec Corp | ウェハ加工用テープ |
JP2010278198A (ja) * | 2009-05-28 | 2010-12-09 | Lintec Corp | ウェハ加工用シート |
JP2012156288A (ja) * | 2011-01-26 | 2012-08-16 | Showa Denko Kk | 半導体チップの製造方法および半導体チップの実装方法 |
WO2017065981A1 (en) * | 2015-10-15 | 2017-04-20 | Vishay General Semiconductor Llc | Local semiconductor wafer thinning |
JP2018018980A (ja) * | 2016-07-28 | 2018-02-01 | 株式会社ディスコ | デバイスウエーハの加工方法 |
JP2020053472A (ja) * | 2018-09-25 | 2020-04-02 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064679A1 (en) * | 2003-09-19 | 2005-03-24 | Farnworth Warren M. | Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods |
US20050064683A1 (en) * | 2003-09-19 | 2005-03-24 | Farnworth Warren M. | Method and apparatus for supporting wafers for die singulation and subsequent handling |
US7713841B2 (en) * | 2003-09-19 | 2010-05-11 | Micron Technology, Inc. | Methods for thinning semiconductor substrates that employ support structures formed on the substrates |
US7244665B2 (en) * | 2004-04-29 | 2007-07-17 | Micron Technology, Inc. | Wafer edge ring structures and methods of formation |
DE112006003839T5 (de) | 2006-04-21 | 2009-02-26 | Infineon Technologies Ag | Verfahren zur Herstellung eines dünnen Halbleiter-Chips |
US8298917B2 (en) * | 2009-04-14 | 2012-10-30 | International Business Machines Corporation | Process for wet singulation using a dicing singulation structure |
FR2960094B1 (fr) * | 2010-05-12 | 2012-06-08 | St Microelectronics Tours Sas | Procede de fabrication de puces semiconductrices |
FR2968833B1 (fr) * | 2010-12-10 | 2013-11-15 | St Microelectronics Tours Sas | Procédé d'amincissement et de découpe de plaquettes de circuits électroniques |
US8450188B1 (en) * | 2011-08-02 | 2013-05-28 | Micro Processing Technology, Inc. | Method of removing back metal from an etched semiconductor scribe street |
GB2544335A (en) | 2015-11-13 | 2017-05-17 | Oculus Vr Llc | A method and apparatus for use in the manufacture of a display element |
CN106971967B (zh) * | 2017-04-25 | 2023-06-30 | 广东英达思迅智能制造有限公司 | 一种智能管控扩晶机及其工艺流程 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268065A (en) * | 1992-12-21 | 1993-12-07 | Motorola, Inc. | Method for thinning a semiconductor wafer |
US5891298A (en) * | 1995-08-31 | 1999-04-06 | Nitto Denko Corporation | Method and apparatus for peeling protective adhesive tape from semiconductor wafer |
JP3865184B2 (ja) * | 1999-04-22 | 2007-01-10 | 富士通株式会社 | 半導体装置の製造方法 |
JP2002100589A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置製造方法 |
-
2002
- 2002-09-26 JP JP2002281659A patent/JP2004119718A/ja active Pending
-
2003
- 2003-08-28 US US10/496,690 patent/US6974721B2/en not_active Expired - Fee Related
- 2003-08-28 WO PCT/JP2003/010954 patent/WO2004030053A1/ja active Application Filing
- 2003-09-04 TW TW092124452A patent/TW200410304A/zh unknown
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034542A (ja) * | 2008-06-30 | 2010-02-12 | Lintec Corp | ウェハ加工用テープ |
JP2010278198A (ja) * | 2009-05-28 | 2010-12-09 | Lintec Corp | ウェハ加工用シート |
JP2012156288A (ja) * | 2011-01-26 | 2012-08-16 | Showa Denko Kk | 半導体チップの製造方法および半導体チップの実装方法 |
WO2017065981A1 (en) * | 2015-10-15 | 2017-04-20 | Vishay General Semiconductor Llc | Local semiconductor wafer thinning |
US10043676B2 (en) | 2015-10-15 | 2018-08-07 | Vishay General Semiconductor Llc | Local semiconductor wafer thinning |
JP2018018980A (ja) * | 2016-07-28 | 2018-02-01 | 株式会社ディスコ | デバイスウエーハの加工方法 |
JP2020053472A (ja) * | 2018-09-25 | 2020-04-02 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP7209246B2 (ja) | 2018-09-25 | 2023-01-20 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2004030053A1 (ja) | 2004-04-08 |
TW200410304A (en) | 2004-06-16 |
US20050176169A1 (en) | 2005-08-11 |
US6974721B2 (en) | 2005-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004119718A (ja) | 薄型半導体チップの製造方法 | |
JP5334411B2 (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
JP2004055684A (ja) | 半導体装置及びその製造方法 | |
JP2001044144A (ja) | 半導体チップの製造プロセス | |
WO2012056867A1 (ja) | 積層体、およびその積層体の分離方法 | |
JP4239974B2 (ja) | 半導体素子の製造方法およびリング状補強部材 | |
CN110931428A (zh) | 分割多个半导体管芯的方法 | |
JP2003203886A (ja) | 素子の分離方法及び素子の転写方法 | |
US10083850B2 (en) | Method of forming a flexible semiconductor layer and devices on a flexible carrier | |
JP2994356B1 (ja) | ウエハ表面保護テープ剥離装置 | |
JP2005019435A (ja) | ウェハ研磨方法 | |
WO2020258644A1 (zh) | 一种microled芯片的转移方法 | |
JP2006294685A (ja) | 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ | |
JP2004221423A (ja) | 半導体装置の製造方法 | |
JP2002270560A (ja) | ウエハの加工方法 | |
JP2018018980A (ja) | デバイスウエーハの加工方法 | |
JPH04336448A (ja) | 半導体装置の製造方法 | |
JP2003086540A (ja) | 半導体装置の製造方法及びその製造装置 | |
JP2008544549A (ja) | 化学的ダイ単一化技法 | |
JPH0645436A (ja) | 半導体基板の貼付方法 | |
JP2004266062A (ja) | 半導体装置の製造方法及び保護テープ及び半導体装置 | |
JP2004186255A (ja) | 薄膜構造体形成基板のダイシング方法 | |
JPS6156434A (ja) | 半導体基板の切り出し方法 | |
JP2004063799A (ja) | 半導体装置の製造方法 | |
JPH11283939A (ja) | ダイシング法 |