KR102182873B1 - 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩 - Google Patents

집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩 Download PDF

Info

Publication number
KR102182873B1
KR102182873B1 KR1020157013296A KR20157013296A KR102182873B1 KR 102182873 B1 KR102182873 B1 KR 102182873B1 KR 1020157013296 A KR1020157013296 A KR 1020157013296A KR 20157013296 A KR20157013296 A KR 20157013296A KR 102182873 B1 KR102182873 B1 KR 102182873B1
Authority
KR
South Korea
Prior art keywords
assembly
carrier
semiconductor
metal layer
trench
Prior art date
Application number
KR1020157013296A
Other languages
English (en)
Other versions
KR20150087243A (ko
Inventor
마티아스 캠프
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150087243A publication Critical patent/KR20150087243A/ko
Application granted granted Critical
Publication of KR102182873B1 publication Critical patent/KR102182873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

집합체(1)를 복수의 반도체 칩(10)으로 분리하는 방법이 명시되며, 캐리어(4), 반도체층 연속물(2), 및 금속층(3)을 포함하는 집합체가 제공된다. 분할 트렌치(45)가 캐리어에 형성된다. 집합체는 기계적인 부하를 받고, 이에 의해 금속층은 분할 트렌치를 따라 파단되고 집합체는 반도체 칩으로 분리되며, 분리된 반도체 칩은 각각 캐리어 및 금속층의 반도체층 연속물 부분을 갖는다. 반도체 칩(10)이 또한 명시된다.

Description

집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩{METHOD FOR SINGULATING AN ASSEMBLAGE INTO SEMICONDUCTOR CHIPS, AND SEMICONDUCTOR CHIP}
본 방법은 집합체를 복수의 반도체 칩으로 분리하는 방법 및 이러한 유형의 반도체 칩에 관한 것이다.
반도체 웨이퍼를 반도체 칩으로 분리하기 위해, 기판 재료를 절단하는 것을 포함하는 다양한 방법이 알려져 있다. 그러나, 많은 분할 방법은 예를 들어 반도체 재료, 금속, 또는 유전체 재료 같은 상이한 재료에 대해 상이한 효율성을 갖는다. 또한, 분리된 반도체 칩이 후속 공정들을 위해 체계적인 순서로 존재하도록 분리 단계를 실행하는 것은 대개 복잡하다.
일 목적은 단순화되고 신뢰할 수 있는 방식으로 실행될 수 있는 분리 방법을 명시하는 것이다. 또한, 본 발명은 단순화된 방식으로 생산될 수 있는 반도체 칩을 명시하는 것이다.
이 목적은 특히 독립 특허 청구항에 따른 방법 및 반도체 칩에 의해 각각 달성된다. 구성 및 방편은 종속 특허 청구항의 주제이다.
집합체를 복수의 반도체 칩으로 분리하기 위한 방법의 적어도 일 실시형태에 따르면, 집합체가 제공된다. 집합체는 제1 주 표면과 제2 주 표면과의 사이에서 수직 방향으로 연장된다.
본 방법의 적어도 일 실시형태에 따르면, 집합체는 캐리어를 포함한다. 캐리어는 예를 들어 반도체 재료, 예를 들어 실리콘, 게르마늄, 갈륨 인, 또는 갈륨 비소를 함유하거나 이러한 재료로 구성된다. 캐리어는 전기 전도성 또는 전기 절연성으로서 실시될 수 있다.
본 방법의 적어도 일 실시형태에 따르면, 집합체는 반도체층 연속물(sequence)을 포함한다. 반도체층 연속물은 예를 들어 에피택시얼방식으로, 예를 들어 MOCVD 또는 MBE에 의해 퇴적된다. 반도체층 연속물은 캐리어에 또는 캐리어와 상이한 성장 기판에 배치될 수 있다. 예로서, 반도체층 연속물은 방사선을 발생시키고 그리고/또는 방사선을 수취하기 위해 제공되는 활성 영역을 포함한다.
예로서, 반도체층 연속물은 III-V 화합물 반도체 재료를 함유한다. III-V 화합물 반도체 재료는 특히 자외선(Alx Iny Ga1 -x-y N)으로부터 가시선(특히 파란색 내지 녹색 방사선에 대해서는 Alx Iny Ga1 -x-y N, 특히 노란색 내지 빨간색 방사선에 대해서는 Alx Iny Ga1 -x-y P) 내지 적외선(Alx Iny Ga1 -x-y As) 스펙트럼 범위에서 방사선을 발생시키는데 적합하다. 여기서 각각의 경우에 0≤x≤1, 0≤y≤1 및 x+y≤1이며, 특히 x≠1, y≠1, x≠0 및/또는 y≠0이다. 특히 언급된 재료 시스템으로부터의 III-V 화합물 반도체 재료에 의해, 방사선의 발생에 있어서 높은 내부 양자 효율이 또한 얻어질 수 있다.
본 방법의 적어도 일 실시형태에 따르면, 집합체는 금속층을 포함한다. 금속층은 단층으로서 또는 다층 형태로 실시될 수 있다. 예로서, 금속층은 반도체층 연속물에 전기 전도식으로 연결된다. 금속층은 또한 반도체층 연속물에서 발생되거나 검출될 방사선을 위한 거울층으로서 실시될 수 있다. 예로서, 상기 방사선에 대한 반사율은 적어도 60%이다.
본 방법의 적어도 일 실시형태에 따르면, 분할 트렌치(trench)가 캐리어에 형성된다. 분리된 반도체 칩에서, 분할 트렌치의 측면은 특히 횡 방향에서 반도체 칩을 한정하는 측면을 형성한다. 특히, 분할 트렌치는 금속층으로부터 멀어지는 쪽을 향하는 캐리어의 면으로부터 형성된다.
횡 방향은 반도체층 연속물의 반도체층의 주 연장 평면을 따르는 방향을 의미하는 것으로 이해된다.
일 실시형태 변형에 따르면, 반도체층 연속물에 분할 트렌치를 형성하는 공정 동안 메사 트렌치(mesa trench)가 즉시 형성된다. 메사 트렌치는 집합체가 반도체 칩으로 분리될 때 반도체층 연속물로부터 생성되는 개별 반도체 몸체를 규정한다. 예로서, 메사 트렌치는 반도체층 연속물을 통해 완전히 연장된다. 즉, 반도체층 연속물은 분할 트렌치를 형성하는 공정 동안 즉시 절단된다. 분할 트렌치는 특히 메사 트렌치를 따라 형성된다.
대안적인 구성 변형에 따르면, 반도체층 연속물은 또한 캐리어에 분할 트렌치를 형성하는 공정 동안 적어도 부분적으로 절단된다. 따라서, 이후에 분리된 반도체 칩의 개별 반도체 몸체 및 캐리어 몸체는 공통 생산 단계에서 형성된다.
본 방법의 적어도 일 실시형태에 따르면, 분할 트렌치는 화학적인 방법에 의해 형성된다. 특히, 트렌치는 플라즈마 분할 방법에 의해, 예를 들어 심도 반응성 이온 에칭(DRIE:deep reactive ion etching)에 의해 형성된다. 이 방법은 또한 "보슈 프로세서(Bosch Process)"라 칭한다.
본 방법의 적어도 일 실시형태에 따르면, 분할 트렌치는 캐리어를 통해 완전히 연장된다. 즉, 집합체는 금속층에 의해서만 함께 유지된다.
본 방법의 적어도 일 실시형태에 따르면, 집합체는 기계적인 부하를 받아 금속층이 분할 트렌치를 따라 갈라지고 집합체는 반도체 칩으로 분리된다. 기계적인 부하는 2개 이상의 분할 트렌치에 대해 순차적으로 또는 동시에, 특히 모든 분할 트렌치에 대해 동시에 달성될 수 있다. 분리된 반도체 칩은 특히 각각 캐리어 및 금속층의 반도체층 연속물 부분을 갖는다.
본 방법의 적어도 일 실시형태에 따르면, 기계적인 부하는 집합체의 주 표면에 대해 비스듬한 또는 수직인 방향의 집합체에 대한 압력 작용에 의해 달성된다.
기계적인 부하는 일반적으로 파단을 유발하는데 적합한 힘 작용 또는 압력 작용을 의미하는 것으로 이해된다. 기계적인 부하는 따라서 전처리된 집합체의 기계적인 부하 용량의 한계를 초과하여 실행된다. 대조적으로, 예를 들어 톱질과 같은 연마 방법은 집합체가 기계적인 부하로 인해 파단하는 방법으로서 간주되어서는 안된다.
본 방법의 적어도 일 실시형태에 따르면, 기계적인 부하는 액체 분사 또는 가스 분사이다. 집합체는 따라서 집합체의 파단을 달성하기 위해 이러한 분사에 노출된다. 특히, 이산화탄소가 분사 매체 예를 들어 CO2 눈 분사 또는 드라이 아이스 분사로서 사용되는 압축 공기 분사 방법이 적합한다.
대안적으로 또는 부가적으로, 집합체는 압력파를 받는다. 특히, 소리 예를 들어 초음파가 적합한다.
본 방법의 적어도 일 실시형태에 따르면, 캐리어, 반도체층 연속물, 및 금속층을 포함하는 집합체가 제공된다. 분할 트렌치가 캐리어에 형성된다. 집합체는 기계적인 부하를 받고, 이에 의해 금속층은 분할 트렌치를 따라 파단되고 집합체는 반도체 칩으로 분리되며, 분리된 반도체 칩은 각각 캐리어 및 금속층의 반도체층 연속물 부분을 갖는다.
그러므로, 파단 에지가 각각의 경우에 분할 트렌치를 따라 발생하고, 이 파단 에지에서 금속층이 파단된다. 이러한 파단 에지는 불규칙한 구조에 의해 식별된다.
기재된 방법에 의한 집합체의 반도체 칩으로의 분리는 특히 간단하게, 비용-효과적으로, 그리고 용이하게 자동화가능한 방식으로 실행될 수 있다는 것을 알아냈다. 특히, 개별 방법 단계들은 높은 신뢰성 및 재현성으로 비교적 간단하게 실행될 수 있다. 또한, 상기 방법은 낮은 산출 손실에 의해 구별된다. 또한, 생산 공정에서 사용되는 신규한 금속들이 단순화된 방식으로 분리 및 재활용될 수 있다.
본 방법의 적어도 일 실시형태에 따르면, 금속층은 집합체가 기계적인 부하를 받기 전에는 집합체의 전체 영역에 걸쳐 연장되어 있다. 이는 금속층이 횡 방향으로 완전히 구성되어 있지 않음을 의미한다. 특히, 분할 트렌치가 캐리어에 형성된 후에, 인접하는 반도체 칩은 각각의 경우에 금속층을 통해 서로 기계적으로 연결되어 있다.
본 방법의 적어도 일 실시형태에 따르면, 분할 트렌치를 형성하는 단계 및 집합체가 기계적인 부하를 받게하는 단계는 집합체의 대향측들로부터 실행된다. 분할 트렌치를 형성할 때 그리고/또는 집합체가 기계적인 부하를 받게 할 때, 집합체는 보조 캐리어에 배치될 수 있다. 적합한 보조 캐리어는 예를 들어 계속 집합체에 위치되어 있거나 이미 분리된 반도체 칩이 진공에 의해 흡인되는 경우에는 필름, 강성 캐리어, 또는 플레이트이다.
본 방법의 적어도 일 실시형태에 따르면, 집합체는 분리 전에 보조 캐리어에 고정되고 반도체 칩은 분리 후에 추가의 처리를 위해 보조 캐리어에 존재한다. 특히, 반도체 칩은 정돈된 구조, 예를 들어 행렬-형상 배열로 존재한다.
본 방법의 적어도 일 실시형태에 따르면, 반도체층 연속물은 분할 트렌치를 형성하는 공정 후에 분할 트렌치가 캐리어에 도입되는 집합체의 면에서 보조 캐리어에 고정된다. 예로서, 집합체는 분할 트렌치를 형성하는 공정이 실행되는 제1 보조 캐리어로부터 기계적인 부하가 가해지는 제2 보조 캐리어로 전달될 수 있다. 보조 캐리어를 제1, 제2 또는 제3 보조 캐리어로 지정하는 것은 예를 들어 단지 간단한 설명에 기여하는 것이며 반드시 보조 캐리어의 사용에 있어서의 소정 순서를 시사하는 것은 아니다. 상기 보조 캐리어의 각각은 위에서 설명한 보조 캐리어의 특징 중 적어도 하나를 갖는다.
본 방법의 적어도 일 실시형태에 따르면, 집합체는 기계적인 부하를 받기 전에 적어도 횡 방향을 따라 특히 2개의 서로 수직인 방향을 따라 기계적인 응력 예를 들어 압축 응력 또는 인장 응력에 노출된다. 예로서, 이러한 목적을 위해, 집합체가 고정되기 전에 필름으로서 실시되는 보조 캐리어가 확대될 수 있다.
적어도 일 실시형태에 따르면, 반도체 칩은 수직 방향으로 하나가 다른 것의 상부에 배치되는 반도체 몸체, 캐리어 몸체, 및 금속층을 포함한다. 금속층은 반도체 칩의 적어도 일 측면에 파단 에지를 갖는다.
반도체 칩의 적어도 일 실시형태에 따르면, 금속층은 수직 방향으로 반도체 몸체로부터 멀어지는 쪽을 향하는 캐리어 몸체의 면에서 반도체 칩을 한정한다. 특히, 금속층은 반도체 칩을 위한 후방-측 접촉부를 형성할 수 있다.
반도체 칩의 적어도 일 실시형태에 따르면, 금속층은 캐리어 몸체와 반도체 몸체와의 사이에 배치된다. 금속층 또는 그 부분층은 예를 들어 반도체 몸체와 캐리어 몸체와의 사이의 결합 연결(cohesive connection)을 위한 연결층으로서 실시될 수 있다. 결합 연결의 경우에, 바람직하게는 사전제작된 연결 대상(partner)들이 원자력 및/또는 분자력에 의해 함께 유지된다. 예를 들어 연결 매체 예를 들어 접착제 또는 땜납에 의해 결합 연결이 달성될 수 있다. 일반적으로, 연결의 분리는 연결 대상들 중 적어도 하나 및/또는 연결 매체의 파괴에 의해 달성된다.
집합체를 반도체 칩으로 분리하기 위한 상기 방법은 특히 반도체 칩의 생산에 적합하다. 상기 방법과 관련하여 기재된 특징은 따라서 또한 반도체 칩을 위해 사용될 수 있고 그 반대로도 될 수 있다.
추가의 특징, 구성 및 방편이 도면과 관련한 예시적인 실시형태의 이하의 설명으로부터 명확해질 것이다.
도 1a 내지 도 1e는 각각의 경우의 개략 단면도로 도시된 중간 단계에 기초하여 집합체를 분리하는 방법의 제1 예시적인 실시형태를 도시한다.
도 2a 내지 도 2e는 각각의 경우의 개략 단면도로 도시된 중간 단계에 기초하여 집합체를 분리하는 방법의 제2 예시적인 실시형태를 도시한다.
도 3a 및 도 3b는 반도체 칩의 일 예시적인 실시형태를 개략 단면도로 각각 도시한다.
도 3c는 분리된 집합체의 사진 이미지를 평면도로 도시한다.
동일하거나 동일한 유형이거나 동일하게 작용하는 요소들에는 도면에서 동일한 도면 부호가 제공된다. 도면 및 도면에 도시된 요소들의 크기 관계는 서로 비례하는 것으로 간주되어서는 안된다. 오히려, 개별 요소들 및 특히 층 두께는 보다 우수한 도시를 가능하게 하고 그리고/또는 보다 우수한 이해를 제공하기 위해 과장된 크기로 도시될 수 있다.
제1 예시적인 실시형태에 따른 방법의 경우에, 도 1a에 도시된 바와 같이, 제1 주 표면(11)과 제2 주 표면(12)과의 사이에서 수직 방향으로 연장되는 집합체(1)가 제공된다.
이 예시적인 실시형태에서, 집합체(1)는 캐리어(4), 반도체층 연속물(2), 및 금속층(3)을 포함한다. 금속층(3)은 반도체층 연속물(2)로부터 멀어지는 쪽을 향하는 캐리어의 면에 배치된다.
캐리어(4)는 예를 들어 반도체 재료, 예를 들어 실리콘, 게르마늄, 갈륨 인 또는 갈륨 비소를 함유하거나 이러한 재료로 구성된다. 대안적으로, 캐리어는 예를 들어 사파이어를 함유하거나 이러한 재료로 구성될 수 있다.
반도체층 연속물(2)은 바람직하게는 예를 들어 MBE 또는 MOCVD에 의해 에피택시얼방식으로 퇴적된다. 특히, 위에서 언급된 III-V 화합물 반도체 재료 중 하나가 반도체층 연속물에 적합하다.
반도체층 연속물(2)의 구조적인 구성의 상세사항은 도시를 단순화하기 위해 명확하게 도시되지 않는다. 메사 트렌치(21)가 반도체층 연속물(2)에 형성되며 각각의 경우에 반도체층 연속물(2)을 서로 분할된 반도체 몸체(20)로 세분한다. 메사 트렌치는 예를 들어 습식-화학 또는 건식-화학 에칭에 의해 형성될 수 있다.
금속층(3)은 단층으로서 또는 다층 형태로 실시될 수 있다. 예로서, 금속층은 금, 알루미늄, 은, 백금, 팔라듐, 로듐, 또는 상기 재료 중 적어도 하나를 포함하는 금속 합금을 함유하거나 이러한 재료로 구성될 수 있다.
수직 방향에서, 금속층(3)은 바람직하게는 100nm 내지 10㎛의 두께를 갖는다.
도 1b에 도시된 바와 같이, 캐리어(4)는 분할 트렌치(45)에 의해 개별 캐리어 몸체로 세분된다.
분할 트렌치(45)는 바람직하게는 화학 방법, 특히 건식-화학 방법에 의해 형성된다. 플라즈마 분할 방법, 예를 들어 심도 반응성 이온 에칭이 특히 실리콘계 캐리어(4)에 특히 적합한 것으로 증명되었다. 심도 반응성 이온 에칭에 의해, 높은 종횡비를 갖는, 즉 높은 트렌치의 폭에 대한 트렌치의 깊이의 비를 갖는 분할 트렌치가 간단하게 그리고 신뢰가능하게 생성될 수 있다. 그러나, 대안적으로 상이한 습식-화학 또는 건식-화학 에칭 방법 또는 건식-화학 에칭 방법과 습식-화학 에칭 방법의 조합이 또한 채용될 수 있다.
도시된 예시적인 실시형태에서, 분할 트렌치(45)는 메사 트렌치(21)의 영역에 형성된다. 즉, 단지 캐리어의 재료만이 분할 트렌치를 형성하는 공정 동안 제거된다.
그러나, 이것으로부터, 분할 트렌치(45)를 형성하는 공정 전에는, 반도체층 연속물(2)이 아직 개별 반도체 몸체로 세분되지 않았거나 적어도 개별 반도체 몸체로 완전히 세분되지 않았다는 것을 또한 생각할 수 있다. 이 경우, 분할 트렌치는 반도체 층 연속물(2) 및 캐리어(4)를 통해 형성된다.
분할 트렌치(45)는 제1 주 표면(11)으로부터 형성된다. 제1 주 표면(11)의 반대측의 제2 주 표면(12)에서 집합체(1)는 제1 보조 캐리어(51)에 고정된다. 제1 보조 캐리어(51)는 예를 들어 가요성 캐리어 예를 들어 필름 또는 강성 캐리어일 수 있다.
분할 트렌치(45)를 형성하는 공정 후에, 캐리어 몸체(40)는 여전히 금속층(3)을 통해 서로 기계적으로 안정적으로 연결되어 있다. 따라서, 개별 캐리어 몸체(40)의 상대적인 위치의 안정성이 금속층(3)에 의해 단순화된 방식으로 보장된다. 즉, 캐리어(4)가 절단된 후에, 집합체(1)는 분리된 그리고 완성된 반도체 칩에 남아 있는 층에 의해 함께 계속 유지되어 있다.
분할 트렌치를 형성하는 공정 후에, 집합체(1)는 제1 보조 캐리어(51)로부터 제2 보조 캐리어(52)로 전달된다. 집합체(1)는 이제 제1 주 표면(11)의 면에서 지탱되고, 따라서 제2 주 표면(12)은 자유롭게 접근될 수 있다(도 1c). 캐리어 몸체(40)는 각각의 경우에 금속층(3)과 제2 보조 캐리어(52)와의 사이에 배치된다.
제2 보조 캐리어(52)로의 전달은 집합체(1)가 횡 방향의 기계적인 응력 예를 들어 인장 응력 또는 압축 응력에 노출되도록 실행될 수 있다. 후속하여 기계적인 부하를 받는 과정에서, 집합체는 이 경우에 예를 들어 필름으로서 실시되는 보조 캐리어의 팽창에 의해 이미 사전응력을 받고 있다. 결과적으로 분리를 지원할 수 있다. 그러나, 이러한 사전응력은 또한 생략될 수 있다.
집합체(1), 특히 금속층(3)은 제2 주 표면(12)으로부터 기계적인 부하를 받는다. 예를 들어 액체 분사(80)가 기계적인 부하로서 적합하다. 특히, 물 또는 증류수가 액체로서 적합하다. 액체 분사는 불변적으로 또는 진동 방식으로 집합체(1)에 가해질 수 있다.
대안적으로, 충분히 높은 압력을 갖는 가스 분사, 예를 들어 압축 공기, 질소 또는 반응 가스가 또한 채용될 수 있다. 분사 매체로서 이산화탄소를 이용하는 압축 공기 분사 방법, 예를 들어 CO2 눈 분사 또는 건조 아이스 분사가 또한 파단을 유발하는 기계적인 부하를 유발하는데 적합하다.
또한, 기계적인 부하로서 소리의 기계적인 적용이 또한 채용될 수 있다. 소리의 적용의 경우에, 주파수는 편의상 집합체(1)의 기하학적 조건 및 재료에 맞춰지는 방식으로 실행된다.
언급된 기계적인 부하 중 2 이상의 조합, 예를 들어 초음파를 받는 고압 물 분사가 또한 채용될 수 있다.
기계적인 부하는 금속층의 부하 한계를 초과하여 달성되고, 따라서 금속층은 분할 트렌치(45)를 따라 파단된다. 따라서, 파단 에지(8)가 분할 트렌치(8)의 영역에서 발생하고 각각의 경우에 횡 방향으로 개별 캐리어 몸체(40)의 금속층(3)을 한정한다.
분리 후에, 반도체 칩(10)은 추가의 처리를 위해 체계적인 순서로, 특히 행렬-형상 방식(도 1d)으로 제2 보조 캐리어(52)에 존재한다. 추가적인 방법 단계에 따라, 도 1e에 도시된 바와 같이 제3 보조 캐리어(53)로의 추가적인 전달이 선택적으로 실행될 수 있다. 반도체 칩(10)은 제1 주 표면(11)이 제3 보조 캐리어(53)로부터 멀어지는 쪽을 향하는 쪽에 배치되도록 제3 보조 캐리어(53)에 존재한다. 반도체 몸체(20)는 따라서 제3 보조 캐리어로부터 멀어지는 쪽을 향하는 캐리어(4)의 면에 배치된다.
기재된 방법은 금속층(3)이 예를 들어 사진석판 방법에 의해 구성되는 생산 단계를 필요로 하지 않는다. 또한, 분할 트렌치를 형성하기 위해, 금속층을 절단하는데 적합하지 않거나 적어도 과도하게 낮은 제거율로 인해 실행 불가능한 방법이 채용될 수 있다.
따라서, 분할 트렌치(45)를 형성하는 공정 동안, 캐리어(4)의 쉽게 제거될 수 있는 재료만이 제거되야 한다. 결과적으로, 집합체(1)의 미리 규정된 파단 위치가 이후의 분리를 위해 규정되고, 이 미리 규정된 파단 위치를 따라 금속층(3)은 집합체가 기계적인 부하를 받는 결과로서 파단된다.
완성된 반도체 칩(10)이 도 3a에 단면도로 개략적으로 도시되어 있다. 반도체 칩(10)은 캐리어 몸체(40), 반도체층 연속물을 갖는 반도체 몸체(20), 및 금속층(3)을 포함한다. 반도체칩(10)은 횡 방향에서 측면(110)에 의해 한정된다.
금속층(3)은 반도체 칩의 후방-측 접촉부(71)를 형성한다. 전방-측 접촉부(72)가 캐리어 몸체(40)로부터 멀어지는 쪽을 향하는 반도체 몸체(2)의 면에 배치된다. 방사선 방출기로서 실시되는 반도체 칩의 경우에, 외부 전기 전압이 접촉부(71, 72) 사이에 인가되는 결과로서, 전하 운반체가 상이한 측으로부터 반도체 칩(20)의 활성 영역으로 도입될 수 있고 거기에서 방사선의 방출과 재결합될 수 있다. 반도체 칩은 예를 들어 발광 다이오드, 예를 들어 레이저 다이오드 또는 광 방출 다이오드로서 실시될 수 있다. 방사선 수취기로서 실시되는 반도체 칩의 경우에, 반도체 칩의 신호가 접촉부(71, 72)에서 인출(tap off)될 수 있다.
캐리어 몸체(40)는 반도체 몸체(20)의 반도체층 연속물을 위한 성장 기판 또는 성장 기판과 상이한 캐리어로부터 나올 수 있다.
금속층(3)은 측면(110)에서 각각의 경우에 파단 에지(8)를 갖는다. 분리된 집합체의 사진 평면도가 도 3c에 도시되어 있으며, 여기서 파단에 의해 발생된 파단 에지(8)의 불규칙적인 구조를 명확하게 인식할 수 있다.
도 2a 내지 도 2e에 도시된 제2 예시적인 실시형태는 도 1a 내지 도 1e와 관련하여 기재된 제1 예시적인 실시형태에 실질적으로 대응한다.
이에 반해, 도 2a에 도시된 바와 같이, 금속층(3)이 캐리어(4)와 반도체층 연속물(2)과의 사이에 배치되는 집합체(1)가 제공된다. 이 예시적인 실시형태에서, 금속층(3)은 반도체층 연속물을 대면하는 거울층(31) 및 연결층(32)을 포함한다. 연결층은 예를 들어 땜납층일 수 있다. 캐리어는 연결층에 의해 반도체층 연속물에 고정된다. 캐리어는 따라서 반도체층 연속물을 위한 성장 기판이 아니다.
또한, 집합체(1)는 반도체층 연속물(2)로부터 멀어지는 쪽을 향하는 캐리어(4)의 면에 추가의 금속층(6)을 포함한다. 추가의 금속층이 횡 방향으로 서로 분할된 금속 표면들로 구성된다.
도 2b에 도시된 바와 같이, 분할 트렌치(45)가 캐리어에 형성된다. 이는 도 2b와 관련하여 기재된 바와 같은 방식으로 실행될 수 있다. 따라서 분할 트렌치(45)를 형성하는 공정 후에, 집합체는 반도체층 연속물(2)과 캐리어(4)와의 사이에 위치되는 금속층(3)을 통해 연결된다.
도 2c 및 도 2d에 도시된, 제1 보조 캐리어(51)로부터 제2 보조 캐리어(52)로의 전달 및 집합체가 기계적인 부하를 받는 것은 제1 예시적인 실시형태와 관련하여 기재된 바와 같이 실행될 수 있다.
도 2e에 도시된 바와 같이, 분리된 반도체 칩(10)은 추가적인 처리를 위해 제2 보조 캐리어(52)에 존재하고, 제1 주 표면(11)은 제2 보조 캐리어(52)로부터 멀어지는 쪽을 향한다.
이와 같이 완성된 반도체 칩(10)이 도 3b에 단면도로 개략적으로 도시되어 있다. 도 3a에 도시된 반도체 칩(10)과 대조적으로, 금속층(3)은 반도체 몸체(20)와 캐리어 몸체(40)와의 사이에 배치된다. 추가의 금속층(6)은 후방-측 접촉부(71)를 형성한다. 반도체 몸체(20)에서, 특히 반도체 몸체의 활성 영영(명확하게 도시되지 않음)에서 반도체 칩의 작동 동안 발생되거나 검출될 방사선은 거울층(31)에서 반사될 수 있다.
기재된 방법은 생산될 반도체 칩의 특정 구성과 대체로 독립적이다. 예로서, 반도체 칩은 또한 2개의 전방-측 또는 2개의 후방-측 접촉부를 가질 수 있다.
또한, 반도체 층 연속물(2) 또는 반도체 몸체(20)에 하나 이상의 추가적인 층, 예를 들어 패시베이션층(passivation layer), 예를 들어 산화물층 또는 질화물층 및/또는 TCO(Transparent Conductive Oxide:투명 전도 산화물) 재료를 함유하는 층, 및/또는 반사선 변환을 위해 제공되는 인광체를 함유하는 층을 배치하는 것이 가능하다.
이 특허 출원은 독일특허출원 10 2012 111 358.0의 우선권을 청구하며, 그 개시 내용이 본원에 참조로 통합된다.
본 발명은 예시적인 실시형태에 기초한 설명에 의해 제한되지 않는다. 오히려, 본 발명은 임의의 새로운 특징 또는 특히 특허 청구항의 임의의 특징들의 조합을 포함하는 임의의 특징들의 조합 자체가 특허 청구항 또는 예시적인 실시형태에 명확하게 명시되어 있지 않지만 이러한 특징 및 또한 이러한 조합을 포함한다.

Claims (16)

  1. 집합체(1)를 복수의 반도체 칩(10)으로 분리하는 방법으로서,
    a) 캐리어(4), 반도체층 연속물(2) 및 금속층(3)을 포함하는 집합체를 제공하는 단계;
    b) 상기 집합체가 상기 금속층에 의해서만 함께 유지되도록 상기 캐리어에 분할 트렌치(45)를 형성하는 단계;
    c) 상기 집합체가 기계적인 부하를 받게 하고, 이에 의해 상기 금속층은 상기 분할 트렌치를 따라 파단되고 상기 집합체는 상기 반도체 칩들로 분리되게 하는 단계
    를 포함하고,
    분리된 반도체 칩 각각은 상기 반도체층 연속물의 일부, 상기 캐리어의 일부 및 상기 금속층의 일부를 갖는, 방법.
  2. 제1항에 있어서,
    상기 기계적인 부하는 상기 집합체의 주 표면(11)에 대해 비스듬한 또는 수직인 방향의 상기 집합체에 대한 압력 작용에 의해 달성되는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 금속층은 단계 c) 전에 상기 집합체의 전체 영역에 걸쳐 연장되는, 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 분할 트렌치는 화학적인 방법에 의해 형성되는, 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 분할 트렌치는 단계 b) 후에 상기 캐리어를 통해 완전히 연장되는, 방법.
  6. 제1항 또는 제2항에 있어서,
    단계 b) 및 단계 c)는 상기 집합체의 대향측들로부터 실행되는, 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 집합체는 단계 c) 전에 적어도 횡방향을 따라 기계적인 응력에 노출되는, 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 집합체는 분리 전에 보조 캐리어(52)에 고정되고, 상기 반도체 칩들은 분리 후에 추가적인 처리를 위해 상기 보조 캐리어 상에 존재하는, 방법.
  9. 제8항에 있어서,
    반도체 층 연속물은 상기 단계 b) 후에 상기 분할 트렌치가 상기 캐리어에 도입되는 집합체의 면에서 상기 보조 캐리어에 고정되는, 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 집합체는 단계 c)에서 액체 분사(jet) 또는 가스 분사에 노출되는, 방법.
  11. 제10항에 있어서,
    이산화탄소가 분사 매체로서 사용되는, 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 집합체는 단계 c)에서 압력파를 받는, 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020157013296A 2012-11-23 2013-11-08 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩 KR102182873B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012111358.0 2012-11-23
DE102012111358.0A DE102012111358A1 (de) 2012-11-23 2012-11-23 Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
PCT/EP2013/073394 WO2014079708A1 (de) 2012-11-23 2013-11-08 Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip

Publications (2)

Publication Number Publication Date
KR20150087243A KR20150087243A (ko) 2015-07-29
KR102182873B1 true KR102182873B1 (ko) 2020-11-25

Family

ID=49578283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013296A KR102182873B1 (ko) 2012-11-23 2013-11-08 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩

Country Status (6)

Country Link
US (2) US9728459B2 (ko)
JP (2) JP6149120B2 (ko)
KR (1) KR102182873B1 (ko)
CN (2) CN109390282B (ko)
DE (2) DE102012111358A1 (ko)
WO (1) WO2014079708A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP6370720B2 (ja) * 2014-11-14 2018-08-08 株式会社東芝 デバイスの製造方法
JP6325421B2 (ja) * 2014-11-14 2018-05-16 株式会社東芝 デバイスの製造方法
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
CN105609555B (zh) * 2014-11-14 2019-06-14 株式会社东芝 装置的制造方法
DE102015102458B4 (de) * 2015-02-20 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
JP2017055012A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法
JP6689154B2 (ja) * 2016-07-26 2020-04-28 株式会社ディスコ デバイスウエーハの加工方法
JP6684182B2 (ja) * 2016-08-08 2020-04-22 株式会社ディスコ デバイスウエーハの加工方法
TW201812887A (zh) * 2016-09-23 2018-04-01 頎邦科技股份有限公司 晶圓切割方法
JP2018160577A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 加工方法
CN113255273B (zh) * 2021-06-07 2021-10-01 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198327A (ja) 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP2002231912A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法
JP2004247411A (ja) 2003-02-12 2004-09-02 Sharp Corp 半導体発光素子および製造方法
US6884646B1 (en) 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate
US20070210327A1 (en) 2006-03-07 2007-09-13 Shin-Etsu Handotai Co., Ltd. Method of fabricating light emitting device and thus-fabricated light emitting device
WO2008019377A2 (en) 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
WO2010111986A1 (de) 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
US20110133216A1 (en) 2009-12-09 2011-06-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor light emitting device and stacked structure body
JP2012089721A (ja) * 2010-10-21 2012-05-10 Toshiba Corp 半導体装置の製造方法、半導体装置
JP2012109343A (ja) * 2010-11-16 2012-06-07 Stanley Electric Co Ltd 半導体発光装置の製造方法および半導体ウエハ

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720997A (en) * 1971-01-11 1973-03-20 Motorola Inc Eutectic plating and breaking silicon wafers
US3897627A (en) * 1974-06-28 1975-08-05 Rca Corp Method for manufacturing semiconductor devices
JPS577139A (en) * 1980-06-16 1982-01-14 Mitsubishi Electric Corp Splitting of semiconductor wafer
JPS58220446A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 化合物半導体装置の製造方法
JPS639950A (ja) * 1986-06-30 1988-01-16 Nec Kansai Ltd 半導体素子の分離方法
JPH04206549A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体チップの製造方法
JP3350792B2 (ja) 1993-04-28 2002-11-25 株式会社村田製作所 平行ストリップラインケーブル
JPH08316527A (ja) * 1995-05-15 1996-11-29 Sanyo Electric Co Ltd 半導体発光素子
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4291113B2 (ja) * 2003-11-19 2009-07-08 京セラ株式会社 半導体素子収納用パッケージおよびこれを用いた半導体装置
KR100789200B1 (ko) * 2003-12-05 2008-01-02 쇼와 덴코 가부시키가이샤 반도체 칩 제조 방법 및 반도체 칩
US20080070380A1 (en) * 2004-06-11 2008-03-20 Showda Denko K.K. Production Method of Compound Semiconductor Device Wafer
JP2008513984A (ja) * 2004-09-22 2008-05-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面発光型半導体レーザ装置、および表面発光型半導体レーザ装置の製造方法
CN100550444C (zh) * 2004-09-29 2009-10-14 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法以及薄膜半导体芯片
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US8124454B1 (en) * 2005-10-11 2012-02-28 SemiLEDs Optoelectronics Co., Ltd. Die separation
JP4855097B2 (ja) * 2006-02-14 2012-01-18 株式會社塩山製作所 半導体チップ分離装置
TWI336965B (en) * 2006-06-16 2011-02-01 High Power Optoelectronics Inc Semiconductor light emitting device and method of fabricating the same
JP2008042143A (ja) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102007046519A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Spiegelschicht und Verfahren zu deren Herstellung
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
DE102008050538B4 (de) * 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP5658433B2 (ja) * 2009-02-16 2015-01-28 シャープ株式会社 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
KR101211724B1 (ko) * 2009-04-30 2012-12-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US8455332B2 (en) * 2009-05-01 2013-06-04 Bridgelux, Inc. Method and apparatus for manufacturing LED devices using laser scribing
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102010023343A1 (de) * 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
DE102011017097A1 (de) * 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
JP2013058707A (ja) * 2011-09-09 2013-03-28 Hitachi Cable Ltd 半導体発光素子の製造方法
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198327A (ja) 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP2002231912A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法
JP2004247411A (ja) 2003-02-12 2004-09-02 Sharp Corp 半導体発光素子および製造方法
US6884646B1 (en) 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate
US20070210327A1 (en) 2006-03-07 2007-09-13 Shin-Etsu Handotai Co., Ltd. Method of fabricating light emitting device and thus-fabricated light emitting device
WO2008019377A2 (en) 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
WO2010111986A1 (de) 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
US20110133216A1 (en) 2009-12-09 2011-06-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor light emitting device and stacked structure body
JP2012089721A (ja) * 2010-10-21 2012-05-10 Toshiba Corp 半導体装置の製造方法、半導体装置
JP2012109343A (ja) * 2010-11-16 2012-06-07 Stanley Electric Co Ltd 半導体発光装置の製造方法および半導体ウエハ

Also Published As

Publication number Publication date
JP2016501444A (ja) 2016-01-18
KR20150087243A (ko) 2015-07-29
DE102012111358A1 (de) 2014-05-28
US9728459B2 (en) 2017-08-08
US20180047628A1 (en) 2018-02-15
CN109390282A (zh) 2019-02-26
CN104781939B (zh) 2018-11-09
WO2014079708A1 (de) 2014-05-30
JP6431112B2 (ja) 2018-11-28
US20150303112A1 (en) 2015-10-22
CN109390282B (zh) 2023-07-25
JP6149120B2 (ja) 2017-06-14
DE112013005634B4 (de) 2021-10-14
JP2017139477A (ja) 2017-08-10
DE112013005634A5 (de) 2015-08-20
CN104781939A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
KR102182873B1 (ko) 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩
US10892384B2 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
US9165816B2 (en) Method for singulating a component composite assembly
EP3025378B1 (en) Method of separating light emitting devices formed on a substrate wafer
US20040051118A1 (en) Trench cut light emitting diodes and methods of fabricating same
US20060011925A1 (en) Radiation-emitting semiconductor element and method for producing the same
US10242970B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US9825198B2 (en) Method of producing a plurality of optoelectronic semiconductor chips, and optoelectronic semiconductor chip
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
JP2000091636A (ja) 半導体発光素子の製法
CN103109382A (zh) 光电子半导体芯片
KR20120043030A (ko) 발광다이오드칩
JP3723347B2 (ja) 半導体発光素子の製法
KR102557927B1 (ko) 복수의 반도체 칩들의 제조 방법 및 반도체 칩
US11646392B2 (en) Method of manufacturing light-emitting device
JP2018517305A (ja) オプトエレクトロニクス変換半導体チップの製造方法および変換半導体チップの複合体
US20180117706A1 (en) Method for dividing a composite into semiconductor chips, and semiconductor chip
US10903119B2 (en) Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips
US8648368B2 (en) Optoelectronic component with a protected passivation layer
US20210226108A1 (en) Method for producing a semiconductor component having an insulating substrate, and semiconductor component having an insulating substrate
CN113921670A (zh) 发光元件及其制备方法
CN114497109A (zh) 一种led芯片及其制造方法
JP2016541115A (ja) 半導体デバイスのウェハーのスクライビング

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant