CN109390282A - 用于将复合体分割成半导体芯片的方法和半导体芯片 - Google Patents

用于将复合体分割成半导体芯片的方法和半导体芯片 Download PDF

Info

Publication number
CN109390282A
CN109390282A CN201811229024.9A CN201811229024A CN109390282A CN 109390282 A CN109390282 A CN 109390282A CN 201811229024 A CN201811229024 A CN 201811229024A CN 109390282 A CN109390282 A CN 109390282A
Authority
CN
China
Prior art keywords
carrier
complex
layer
metal layer
complex according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811229024.9A
Other languages
English (en)
Other versions
CN109390282B (zh
Inventor
M.肯普夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201811229024.9A priority Critical patent/CN109390282B/zh
Publication of CN109390282A publication Critical patent/CN109390282A/zh
Application granted granted Critical
Publication of CN109390282B publication Critical patent/CN109390282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

说明了一种用于将复合体(1)分割成多个半导体芯片(10)的方法,其中提供具有载体(4)、半导体层序列(2)和金属层(3)的复合体。在载体中构造分离槽(45)。给该复合体施加机械负荷,使得金属层沿着分离槽断裂并且复合体被分割成半导体芯片,其中被分割的半导体芯片分别具有半导体层序列、载体和金属层的部分。此外说明了一种半导体芯片(10)。

Description

用于将复合体分割成半导体芯片的方法和半导体芯片
技术领域
本发明涉及用于将复合体分割成多个半导体芯片的方法以及这样的半导体芯片。
背景技术
对于将半导体晶片分割成半导体芯片已知不同的方法,其中衬底材料被切断。然而,针对不同的出现的材料例如半导体材料、金属或介电材料,多种分离方法的效率是不同的。此外,执行分割步骤而使得所分割的半导体芯片对于随后的工艺处于系统化的条理中经常是昂贵的。
发明内容
任务在于说明一种分割方法,其能够简化并且可靠地执行。此外,应当说明一种半导体芯片,其可以简化地制造。
该任务尤其是通过按照独立专利权利要求的方法或半导体芯片来解决。扩展方案和适宜性是从属权利要求的主题。
按照用于将复合体分割成多个半导体芯片的方法的至少一种实施方式,提供复合体。该复合体在垂直方向上在第一主面和第二主面之间延伸。
按照该方法的至少一种实施方式,复合体具有载体。载体例如包含半导体材料如硅、锗、磷化镓或砷化镓或由这样的材料构成。载体可以导电或电绝缘地构造。
按照该方法的至少一种实施方式,该复合体具有半导体层序列。半导体层序列例如借助MOCVD或MBE外延淀积。半导体层序列可以布置在载体上或布置在与载体不同的生长衬底上。例如,半导体层序列包含被设置用于产出辐射和/或用于接收辐射的有源区。
半导体层序列例如包含III-V-化合物半导体材料。III-V-化合物半导体材料特别适于在紫外的、经过可见的(尤其是针对蓝色至绿色辐射或者尤其是针对黄色至红色辐射)至红外的谱范围中的辐射产生。在此分别适用:尤其是具有 和/或。利用尤其是来自所提及的材料系统中的III-V-化合物半导体材料此外可以在辐射产生时实现高的内部量子效率。
按照该方法的至少一种实施方式,该复合体具有金属层。金属层可以单层或多层地构造。金属层例如与半导体层序列导电连接。金属层此外可以被构造为用于要在半导体层序列中产生或探测的辐射的反射层。例如对于该辐射的反射率至少为60%。
按照该方法的至少一种实施形式,在载体中构造分离槽。在分割的半导体芯片中,分离槽的侧面尤其是构成在横向方向上限定半导体芯片边界的侧面。尤其是,分离槽的构造从载体的背离金属层的侧进行。
横向方向理解为沿着半导体层序列的半导体层的主伸展平面延伸的方向。
按照一种实施变型方案,在构造半导体层序列中的分离槽时已经构造台面槽(Mesa-Graeben)。台面槽定义了各个半导体本体,所述半导体本体在将复合体分割成半导体芯片时产生于半导体层序列。例如,台面槽完全穿透半导体层序列地延伸。换句话说,半导体层序列在构造分离槽时就已经被切断。分离槽的构造尤其是沿着台面槽进行。
按照一种代替的扩展变型方案,在载体中构造分离槽时也至少部分地切断半导体层序列。稍后的分割的半导体芯片的各个半导体本体和载体本体于是在共同的制造步骤中被定义。
按照该方法的至少一种实施方式,分离槽借助化学方法来构造。尤其是,这些槽的构造借助等离子分离方法、例如借助反应离子深度蚀刻(Deep Reactive Ion Etching,DRIE)来实现。该方法也被称为“Bosch工艺”。
按照该方法的至少一种实施方式,分离槽完全穿透载体地伸展。换句话说,复合体仅仅还通过金属层保持在一起。
按照该方法的至少一种实施方式,该复合体被施加机械负荷,使得金属层沿着分离槽断裂并且复合体被分割成半导体芯片。机械负荷可以顺序地、或者针对两个或更多个分离槽同时地、尤其是针对所有分离槽同时地进行。分割的半导体芯片尤其是分别具有半导体层序列、载体和金属层的部分。
按照该方法的至少一种实施方式,机械负荷借助到复合体上的压力作用在与该复合体的主面倾斜或垂直地延伸的方向上进行。
机械负荷一般而言理解为力作用或压力作用,其适于引起断裂。机械负荷于是超过预处理的复合体的机械负荷能力的极限地进行。而例如锯割的碾磨方法不能被看作在其中复合体由于机械负荷断裂的方法。
按照该方法的至少一种实施方式,机械负荷是流体射束或气体射束。复合体于是经受这样的射束,以便实现复合体的断裂。尤其适合的是压缩空气射束方法,在其中二氧化碳被用作射束介质,例如CO2雪射束或干冰射束。
代替地或附加地,给复合体施加压力波。尤其是适合的有声波,例如超声波。
在该方法的至少一个实施方式中,提供复合体,该复合体具有载体、半导体层序列和金属层。在该载体中构造分离槽。该复合体被施加机械负荷,使得金属层沿着分离槽断裂并且复合体被分割成半导体芯片,其中被分割的半导体芯片分别具有半导体层序列、载体和金属层的部分。
沿着分离槽于是分别形成断裂边缘,金属层在所述断裂边缘处断裂。这样的断裂边缘的特点在于不规则的结构。
已经表明:利用所描述的方法可以特别简单、低成本并且可容易自动化地实现将复合体分割成半导体芯片。尤其是,各个方法步骤可以相对简单地以高的可靠性和可复制性来执行。此外,该方法的特点还在于小的收益损耗。此外,在制造工艺中使用的稀有金属可以简化地被分离并且回收。
按照该方法的至少一种实施方式,在给复合体施加机械负荷之前,金属层整面地在复合体上伸展。这意味着:金属层在横向方向上是完全未结构化的。尤其是在在载体中构造分离槽之后,相邻的半导体芯片分别经由金属层相互机械连接。
按照该方法的至少一种实施方式,构造分离槽并且从复合体相对侧出发给复合体施加机械负荷。在构造分离槽和/或在给复合体施加机械负荷时,复合体可以被布置在辅助载体上。膜、刚性载体或板例如适于作为辅助载体,还处于复合体中的或者已经分割的半导体芯片借助真空被吸附在所述膜、刚性载体或板处。
按照该方法的至少一种实施方式,在分割之前将复合体固定在辅助载体上,并且在分割之后,半导体芯片处于辅助载体上以便进一步处理。尤其是,半导体芯片以有序的结构、例如矩阵状布置而存在。
按照该方法的至少一种实施方式,在构造分离槽之后半导体层序列在复合体的、将分离槽引入到载体中的那一侧上被固定在辅助载体上。例如,复合体可以从第一辅助载体转移到第二辅助载体上,其中在第一辅助载体上进行分离槽的构造,在第二辅助载体上施加机械负荷。将辅助载体例如称为第一、第二或第三辅助载体仅仅是为了简化的描述,并不一定暗示这些辅助载体使用的顺序。这些辅助载体的每个可以具有辅助载体的前面描述的特征至少之一。
按照该方法的至少一种实施方式,该复合体在施加机械负荷之前至少沿着横向方向、尤其是沿着两个相互垂直的方向承受机械应力、例如压应力或张应力。例如为此可以在固定复合体之前拉伸被实施为膜的辅助载体。
按照至少一种实施方式,半导体芯片具有半导体本体、载体本体和金属层,所述半导体本体、载体本体和金属层在垂直方向上相叠地布置。金属层在半导体芯片的至少一个侧面上具有断裂边缘。
按照该半导体芯片的至少一种实施形式,金属层在垂直方向上在载体本体的背离半导体本体一侧上限定半导体芯片的边界。尤其是,金属层可以形成用于半导体芯片的背侧接触部。
按照该半导体芯片的至少一种实施方式,金属层布置在载体本体和半导体本体之间。金属层或其部分层例如可以被构造为用于在半导体本体和载体本体之间的材料决定的连接的连接层。在材料决定的连接中,优选预制的连接配对件借助原子和/或分子力被保持在一起。材料决定的连接例如可以借助连接剂、例如粘合剂或焊料来实现。通常,连接的分离伴随着连接剂和/或连接配对件的至少之一的破坏。
上面描述的用于将复合体分割成半导体芯片的方法特别适于制造半导体芯片。结合该方法描述的特征因此也可以被考虑用于半导体芯片并且反之亦然。
附图说明
其他的特征、扩展方案和适宜性从实施例的结合附图的下面的描述中得到。
其中:图1A至1E借助分别以示意性剖面图示出的中间步骤来示出用于分割复合体的方法的第一实施例;
图2A至2E借助分别以示意性剖面图示出的中间步骤来示出用于分割复合体的方法的第二实施例;
图3A和3B分别以示意性剖面图示出半导体芯片的实施例;以及
图3C以俯视图示出分割的复合体的摄影记录。
相同的、同类的或者作用相同的元件在附图中被设置相同的附图标记。这些附图和在附图中示出的元件相互之间的大小关系不看作是合乎比例的。更确切地说,各个元件以及尤其是层厚为了更好的可视性和/或为了更好的理解而被夸大地示出。
具体实施方式
在按照第一实施例的方法中,如在图1A中所示,提供复合体1,该复合体在垂直方向上在第一主面11和第二主面12之间伸展。
复合体1在该实施例中具有载体4、半导体层序列2和金属层3。金属层3布置在载体的背离半导体层序列2的一侧上。
载体4例如包含半导体材料如硅、锗、磷化镓或砷化镓或者由这样的材料组成。代替地,载体例如可以包含蓝宝石或由这样的材料组成。
半导体层序列2例如借助MEB或MOCVD优选被外延淀积。对于半导体层序列,前述的III-V-化合物半导体材料之一尤其是合适的。
半导体层序列2的结构上的构造细节为了简化表示而没有明确示出。在半导体层序列2中构造有台面槽21,其将半导体层序列2分别分成相互分离的半导体本体20。台面槽例如可以通过湿法化学或干法化学蚀刻来形成。
金属层3可以一层或多层地被构造。例如金属层可以包含金、铝、银、铂、钯、铑或具有所述材料至少之一的金属合金或者由这样的材料组成。
在垂直方向上,金属层3优选具有在包含端值的100nm和包含端值的10μm之间的厚度。
载体4如在图1B中所示地借助分离槽45被分成各个载体本体。
分离槽45的构造优选借助化学方法、尤其是借助干法化学方法来进行。等离子分离方法、例如反应离子深度蚀刻被证实为是特别合适的,尤其是对于基于硅的载体4。通过反应离子深度蚀刻,可以简单并且可靠地制造带有高纵横比、也即带有大的槽深与槽宽比的分离槽。代替地,却也可以应用其他的湿法化学或干法化学蚀刻方法或者湿法化学蚀刻方法与干法化学蚀刻方法的组合。
在所示的实施例中,在台面槽21的区域中实现分离槽45的构造。在构造分离槽时,于是仅仅去除载体的材料。
与此不同地,却也可以设想:半导体层序列2在构造分离槽45之前还没有或者至少没有完全被分成各个半导体本体。在该情况下,穿透半导体层序列2和载体4进行分离槽的构造。
分离槽45的构造从第一主面11开始进行。在与第一主面11相对的第二主面12上,复合体1固定在第一辅助载体51上。第一辅助载体51例如可以是柔性载体、如膜或刚性载体。
在构造分离槽45之后,载体本体40还经由金属层3机械稳定地相互连接。各个载体本体40的相对位置的稳定性因此简单地通过金属层3来保证。换句话说,复合体1在载体4切断之后还通过保留在分割的并且制成的半导体芯片中的层来保持在一起。
在构造分离槽之后,复合体1从第一辅助载体51被转移到第二辅助载体52上。复合体1现在从第一主面11方面停止加工,使得第二主面12可以自由接近(图1C)。载体本体40分别布置在金属层3和第二辅助载体52之间。
可以进行至第二辅助载体52的转移,使得复合体1在横向方向经受机械应力、例如张应力或压应力。在后面施加机械负荷时,复合体在该情况下已经是预受力的,例如通过被实施为膜的辅助载体的拉伸。由此可以支持分割。但是这样的预受力也可以被取消。
复合体1、尤其是金属层3从第二主面12起借助机械负荷被加载。例如流体射束80适合作为机械负荷。尤其是水或蒸馏水适合作为流体。流体射束可以持续或间歇地施加到复合体1上。
代替地,也可以应用具有足够高压力的气体射束,例如压缩空气、氮气或反应性气体。压缩空气射束方法也是合适的,其中二氧化碳被用作射束介质,例如C02雪射束(Schneestrahlen)或干冰射束,以便引起导致断裂的机械负荷。
此外,也可以应用机械声波加载来作为机械负荷。在声波加载的情况下,频率适宜地适配于复合体1的材料和几何形状事实进行。
也可以应用所述机械负荷中的两种或更多种的组合,例如以超声波加载的高压水射束。
机械负荷在金属层的负荷极限之上地进行,使得金属层沿着分离槽45断裂。在分离槽8的区域中于是形成断裂边缘8,其分别在横向方向上限定各个载体本体40上的金属层的边界。
在分割之后,半导体芯片10以系统化的条理、尤其是矩阵形式处于第二辅助载体52上以便进一步处理(图1D)。根据另外的方法步骤,可以可选地如在图1E中所示那样进行至第三辅助载体53上的进一步的转移。半导体芯片10处于第三辅助载体53上,使得第一主面11布置在背离第三辅助载体53的一侧上。半导体本体20于是布置在载体4的背离第三辅助载体的一侧上。
在所描述的方法中,无需例如借助光刻方法对金属层3结构化的制造步骤。此外,如下方法可以应用来构造分离槽:该方法不适于切断金属层或者至少由于太小的去除速率而是不实用的。
在构造分离槽45的情况下,于是仅仅必须去除可容易地去除的载体4的材料。由此,为稍后的分割定义了复合体1的理论断裂部位,通过对复合体施加机械负荷,金属层3沿着所述理论断裂部位断裂。
制成的半导体芯片10在图3A中被示意性以剖面图示出。半导体芯片10具有载体本体40、带有半导体层序列的半导体本体20和金属层3。在横向方向上,半导体芯片10通过侧面110限定边界。
金属层3形成半导体芯片的背侧接触部71。在半导体本体2的背离载体本体40的一侧上,布置有前侧接触部72。在半导体芯片被构造为辐射发射器的情况下,可以通过在接触部71、72之间施加外部电压将不同侧的载流子注入到半导体芯片20的有源区中并且在那里在发射辐射的情况下再复合。半导体芯片例如可以被构造为冷光二极管、例如激光二极管或发光二极管。在半导体芯片被构造为辐射接收器的情况下,半导体芯片的信号可以在接触部71、72上被量取。
载体本体40可以产生于用于半导体本体20的半导体层序列的生长衬底或者与生长衬底不同的载体。
在侧面110上,金属层3分别具有断裂边缘8。对于分割的复合体的拍摄的俯视图在图3C中示出。其中,断裂边缘8的不规则的、由于断裂引起的结构可以明显地被看出。
在图2A至2E中示出的第二实施例基本上相应于结合图1A至1E所描述的第一实施例。
与其不同的是,如在图2A中所示,提供有复合体1,其中在载体4和半导体层序列2之间布置有金属层3。在该实施例中,金属层3具有朝向半导体层序列的反射层31和连接层32。连接层例如可以是焊料层。载体借助连接层固定在半导体层序列上。载体于是不是用于半导体层序列的生长衬底。
此外,复合体1在载体4的背离半导体层序列2的一侧上具有另外的金属层6。另外的金属层在横向方向上以相互分离的金属面来结构化。
在载体中,如在图2B中所示,构造有分离槽45。这可以如结合图2B所描述的那样来实现。在构造分离槽45之后,复合体于是通过金属层3连接,该金属层处于半导体层序列2和载体4之间。
从第一辅助载体51至第二辅助载体52的转移和对复合体施加机械负荷(如在图2C和2D中所示),可以如结合第一实施例描述的那样进行。
分割的半导体芯片10如在图2E中所示处于第二辅助载体52上用于进一步处理,其中第一主面11背离第二辅助载体52。
这样制成的半导体芯片10在图3B中示意性地以剖面图示出。与在图3A中所示的半导体芯片10不同,金属层3布置在半导体本体20和载体本体40之间。另外的金属层6形成背侧的接触部71。在半导体芯片在半导体本体20中、尤其是在半导体本体的有源区(未明确示出)中运行时所产生的或要探测的辐射可以在反射层31上被反射。
所描述的方法很大程度上与要制造的半导体芯片的具体构型无关。例如,半导体芯片也可以具有两个前侧或两个背侧的接触部。
此外,在半导体层序列2或者半导体本体20上可以布置一个或多个另外的层,例如钝化层、例如氧化层或氮化层、和/或包含TCO(透明导电氧化物)材料的层和/或包含被设置用于辐射转换的发光材料的层。
本专利申请要求德国专利申请10 2012 111 358.0的优先权,其公开内容特此通过引用被包含于此。
本发明不通过借助实施例的描述来限制。更确切地说,本发明包括每个新的特征以及特征的每个组合,这尤其是包括在专利权利要求中的特征的每个组合,即使所述特征或所述组合本身没有明确地在专利权利要求或实施例中被说明。

Claims (15)

1.一种多个半导体芯片(10)的复合体(1),包括载体(4)、半导体层序列(2)和金属层(3),其中在载体中形成分离槽(45),
其中金属层(3)是复合体的、将复合体保持在一起的唯一层,
其中金属层(3)包括面向半导体层序列的镜层(31)和连接层(32),以及
其中金属层(3)的所有层(31,32)在复合体(1)的整个区域上延伸。
2.根据权利要求1所述的复合体,
其中连接层(32)是焊料层。
3.根据权利要求1所述的复合体,
还包括第一辅助载体(51),其是柔性载体,
其中第一辅助载体(51)施加在半导体层序列(2)的背离金属层(3)的一侧上。
4.根据权利要求1中任一项所述的复合体,
还包括第二辅助载体(52)和在载体(4)的背离半导体层序列(2)的那一侧上的另一金属层(6)。
5.根据权利要求4所述的复合体,
其中另一金属层(6)以与半导体层序列(2)相同的方式在横向方向上构造成相互分离的金属表面,
其中第二辅助载体(52)施加在所述另一金属层(6)的背离半导体层序列(2)的一侧上。
6.根据权利要求1或2中任一项所述的复合体,
其中金属层布置在载体与半导体层序列之间。
7.根据权利要求1或2中任一项所述的复合体,
其中复合体包括台面槽,所述台面槽定义了产生于半导体层序列的各个半导体本体。
8.根据权利要求7所述的复合体,
其中分离槽沿台面槽形成。
9.根据权利要求1或2中任一项所述的复合体,
其中分离槽完全延伸穿过载体。
10.根据权利要求1或2中任一项所述的复合体,
其中另一金属层(6)布置在载体的背离半导体层序列的一侧上,另一金属层在横向方向上构造成相互分离的金属面。
11.根据权利要求1或2中任一项所述的复合体,
其中载体由硅、锗、磷化镓或砷化镓组成。
12.根据权利要求1或2中任一项所述的复合体,
其中载体是电绝缘的。
13.根据权利要求3或4中任一项所述的复合体,
其中辅助载体是刚性载体。
14.根据权利要求3或4中任一项所述的复合体,
其中通过辅助载体的预膨胀,借助于辅助载体对复合体施加预应力,
其中辅助载体是膜。
15.根据权利要求3或4中任一项所述的复合体,
其中金属层(3)具有在包含端值的100nm和包含端值的10μm之间的厚度,
其中金属层(3)包含金、铝、银、铂、钯和铑中的至少一种。
CN201811229024.9A 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片 Active CN109390282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811229024.9A CN109390282B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102012111358.0 2012-11-23
DE102012111358.0A DE102012111358A1 (de) 2012-11-23 2012-11-23 Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
CN201380061117.4A CN104781939B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片
CN201811229024.9A CN109390282B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片
PCT/EP2013/073394 WO2014079708A1 (de) 2012-11-23 2013-11-08 Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380061117.4A Division CN104781939B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片

Publications (2)

Publication Number Publication Date
CN109390282A true CN109390282A (zh) 2019-02-26
CN109390282B CN109390282B (zh) 2023-07-25

Family

ID=49578283

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811229024.9A Active CN109390282B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片
CN201380061117.4A Active CN104781939B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380061117.4A Active CN104781939B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片

Country Status (6)

Country Link
US (2) US9728459B2 (zh)
JP (2) JP6149120B2 (zh)
KR (1) KR102182873B1 (zh)
CN (2) CN109390282B (zh)
DE (2) DE102012111358A1 (zh)
WO (1) WO2014079708A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
CN105609555B (zh) * 2014-11-14 2019-06-14 株式会社东芝 装置的制造方法
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP6325421B2 (ja) * 2014-11-14 2018-05-16 株式会社東芝 デバイスの製造方法
JP6370720B2 (ja) * 2014-11-14 2018-08-08 株式会社東芝 デバイスの製造方法
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
DE102015102458B4 (de) * 2015-02-20 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
JP2017055012A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法
JP6689154B2 (ja) * 2016-07-26 2020-04-28 株式会社ディスコ デバイスウエーハの加工方法
JP6684182B2 (ja) * 2016-08-08 2020-04-22 株式会社ディスコ デバイスウエーハの加工方法
TW201812887A (zh) * 2016-09-23 2018-04-01 頎邦科技股份有限公司 晶圓切割方法
JP2018160577A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 加工方法
CN113255273B (zh) * 2021-06-07 2021-10-01 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577139A (en) * 1980-06-16 1982-01-14 Mitsubishi Electric Corp Splitting of semiconductor wafer
JP2002198327A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP2004247411A (ja) * 2003-02-12 2004-09-02 Sharp Corp 半導体発光素子および製造方法
US6884646B1 (en) * 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate
JP2005150574A (ja) * 2003-11-19 2005-06-09 Kyocera Corp 半導体素子収納用パッケージおよびこれを用いた半導体装置
CN1813347A (zh) * 2003-06-24 2006-08-02 奥斯兰姆奥普托半导体股份有限两合公司 半导体芯片的制造方法
US20060189098A1 (en) * 2005-02-23 2006-08-24 Cree, Inc. Substrate removal process for high light extraction LEDs
CN1890782A (zh) * 2003-12-05 2007-01-03 昭和电工株式会社 半导体芯片的制造方法以及半导体芯片
CN1965393A (zh) * 2004-06-11 2007-05-16 昭和电工株式会社 化合物半导体器件晶片的制造方法
CN101065852A (zh) * 2004-09-29 2007-10-31 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法
US20070290222A1 (en) * 2006-06-16 2007-12-20 High Power Optoelectronics, Inc. Semiconductor light emitting device and method of fabricating the same
US20100120237A1 (en) * 2008-11-10 2010-05-13 Stanley Electric Co., Ltd. Method of manufacturing semiconductor devices
CN101821833A (zh) * 2007-10-09 2010-09-01 日立化成工业株式会社 带粘接膜半导体芯片的制造方法及用于该制造方法的半导体用粘接膜、以及半导体装置的制造方法
US20120037930A1 (en) * 2009-04-03 2012-02-16 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
US20120100695A1 (en) * 2010-10-21 2012-04-26 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
CN102934244A (zh) * 2010-06-10 2013-02-13 欧司朗光电半导体有限公司 发射辐射的半导体本体、用于制造发射辐射的半导体本体的方法和发射辐射的半导体器件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720997A (en) * 1971-01-11 1973-03-20 Motorola Inc Eutectic plating and breaking silicon wafers
US3897627A (en) * 1974-06-28 1975-08-05 Rca Corp Method for manufacturing semiconductor devices
JPS58220446A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 化合物半導体装置の製造方法
JPS639950A (ja) * 1986-06-30 1988-01-16 Nec Kansai Ltd 半導体素子の分離方法
JPH04206549A (ja) 1990-11-30 1992-07-28 Hitachi Ltd 半導体チップの製造方法
JP3350792B2 (ja) 1993-04-28 2002-11-25 株式会社村田製作所 平行ストリップラインケーブル
JPH08316527A (ja) * 1995-05-15 1996-11-29 Sanyo Electric Co Ltd 半導体発光素子
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
DE502005006760D1 (de) * 2004-09-22 2009-04-16 Osram Opto Semiconductors Gmbh Seitlich optisch gepumpter oberflächenemittierender halbleiterlaser mit einer integrierten wärmesenke
US8507302B1 (en) * 2005-10-11 2013-08-13 SemiLEDs Optoelectronics Co., Ltd. Wall structures for a semiconductor wafer
JP4855097B2 (ja) 2006-02-14 2012-01-18 株式會社塩山製作所 半導体チップ分離装置
JP4743661B2 (ja) * 2006-03-07 2011-08-10 信越半導体株式会社 発光素子の製造方法及び発光素子
JP2010500764A (ja) 2006-08-07 2010-01-07 セミ−フォトニクス カンパニー リミテッド 複数の半導体ダイを分離する方法
JP2008042143A (ja) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102007046519A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Spiegelschicht und Verfahren zu deren Herstellung
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP5658433B2 (ja) * 2009-02-16 2015-01-28 シャープ株式会社 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
KR101211724B1 (ko) * 2009-04-30 2012-12-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US8455332B2 (en) * 2009-05-01 2013-06-04 Bridgelux, Inc. Method and apparatus for manufacturing LED devices using laser scribing
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011124311A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体発光素子の製造方法および積層構造体
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
JP5628641B2 (ja) 2010-11-16 2014-11-19 スタンレー電気株式会社 半導体発光装置の製造方法および半導体ウエハ
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
DE102011017097A1 (de) * 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
JP2013058707A (ja) 2011-09-09 2013-03-28 Hitachi Cable Ltd 半導体発光素子の製造方法
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577139A (en) * 1980-06-16 1982-01-14 Mitsubishi Electric Corp Splitting of semiconductor wafer
JP2002198327A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP2004247411A (ja) * 2003-02-12 2004-09-02 Sharp Corp 半導体発光素子および製造方法
CN1813347A (zh) * 2003-06-24 2006-08-02 奥斯兰姆奥普托半导体股份有限两合公司 半导体芯片的制造方法
JP2005150574A (ja) * 2003-11-19 2005-06-09 Kyocera Corp 半導体素子収納用パッケージおよびこれを用いた半導体装置
CN1890782A (zh) * 2003-12-05 2007-01-03 昭和电工株式会社 半导体芯片的制造方法以及半导体芯片
US6884646B1 (en) * 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate
CN1965393A (zh) * 2004-06-11 2007-05-16 昭和电工株式会社 化合物半导体器件晶片的制造方法
CN101065852A (zh) * 2004-09-29 2007-10-31 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法
US20060189098A1 (en) * 2005-02-23 2006-08-24 Cree, Inc. Substrate removal process for high light extraction LEDs
US20070290222A1 (en) * 2006-06-16 2007-12-20 High Power Optoelectronics, Inc. Semiconductor light emitting device and method of fabricating the same
CN101821833A (zh) * 2007-10-09 2010-09-01 日立化成工业株式会社 带粘接膜半导体芯片的制造方法及用于该制造方法的半导体用粘接膜、以及半导体装置的制造方法
US20100120237A1 (en) * 2008-11-10 2010-05-13 Stanley Electric Co., Ltd. Method of manufacturing semiconductor devices
US20120037930A1 (en) * 2009-04-03 2012-02-16 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
CN102934244A (zh) * 2010-06-10 2013-02-13 欧司朗光电半导体有限公司 发射辐射的半导体本体、用于制造发射辐射的半导体本体的方法和发射辐射的半导体器件
US20120100695A1 (en) * 2010-10-21 2012-04-26 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
CN104781939A (zh) 2015-07-15
JP6431112B2 (ja) 2018-11-28
CN109390282B (zh) 2023-07-25
KR102182873B1 (ko) 2020-11-25
US9728459B2 (en) 2017-08-08
WO2014079708A1 (de) 2014-05-30
KR20150087243A (ko) 2015-07-29
DE102012111358A1 (de) 2014-05-28
JP2016501444A (ja) 2016-01-18
DE112013005634A5 (de) 2015-08-20
JP2017139477A (ja) 2017-08-10
US20150303112A1 (en) 2015-10-22
CN104781939B (zh) 2018-11-09
JP6149120B2 (ja) 2017-06-14
DE112013005634B4 (de) 2021-10-14
US20180047628A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN104781939B (zh) 用于将复合体分割成半导体芯片的方法和半导体芯片
KR100610632B1 (ko) 수직 구조 발광 다이오드 제조 방법
EP3025378B1 (en) Method of separating light emitting devices formed on a substrate wafer
US9653643B2 (en) Wafer level packaging of light emitting diodes (LEDs)
US11901342B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US9165816B2 (en) Method for singulating a component composite assembly
JP2018503982A (ja) 半導体部品を製造するための方法および半導体部品
US8969175B2 (en) Method for producing singulated semiconductor devices
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
CN103109382A (zh) 光电子半导体芯片
CN106030837A (zh) 形成波长转换发光器件的方法
JPH11354841A (ja) 半導体発光素子の製法
KR102557927B1 (ko) 복수의 반도체 칩들의 제조 방법 및 반도체 칩
JP2011198962A (ja) 半導体発光素子の製造方法
WO2007046656A1 (en) Method of producing light emitting diode having vertical structure
JP2014519699A (ja) 複数の構成素子支持領域を分離する溝構造を備えている構成素子支持体結合体及び複数の構成素子支持体領域の製造方法
US10453989B2 (en) Method for producing a plurality of semiconductor chips and semiconductor chip
US10903119B2 (en) Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips
US20230343892A1 (en) Method for manufacturing light-emitting element
CN105431252A (zh) 用于将复合体分割成半导体芯片的方法和半导体芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant