JP2011124311A - 半導体発光素子の製造方法および積層構造体 - Google Patents
半導体発光素子の製造方法および積層構造体 Download PDFInfo
- Publication number
- JP2011124311A JP2011124311A JP2009279284A JP2009279284A JP2011124311A JP 2011124311 A JP2011124311 A JP 2011124311A JP 2009279284 A JP2009279284 A JP 2009279284A JP 2009279284 A JP2009279284 A JP 2009279284A JP 2011124311 A JP2011124311 A JP 2011124311A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- support substrate
- main surface
- light
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 229
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 151
- 239000000463 material Substances 0.000 claims abstract description 80
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 96
- 239000010410 layer Substances 0.000 description 53
- 238000000034 method Methods 0.000 description 26
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 15
- 239000010931 gold Substances 0.000 description 14
- 239000010936 titanium Substances 0.000 description 13
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010948 rhodium Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910005887 NiSn Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】半導体発光素子の信頼性および半導体発光素子の製造歩留まりをより向上させる。
【解決手段】第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む複数の半導体積層体を、支持基板の第１の主面の上に間隙を隔てて選択的に形成する工程と、前記複数の半導体積層体のそれぞれと、他の支持基板と、を接合材により接合する工程と、前記支持基板の前記第１の主面とは反対側の第２の主面からレーザ光を入射し、前記接合材には前記レーザ光を照射せずに、前記複数の半導体積層体に前記レーザ光を照射して前記複数の半導体積層体から前記支持基板を剥離する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
【選択図】図１
【解決手段】第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む複数の半導体積層体を、支持基板の第１の主面の上に間隙を隔てて選択的に形成する工程と、前記複数の半導体積層体のそれぞれと、他の支持基板と、を接合材により接合する工程と、前記支持基板の前記第１の主面とは反対側の第２の主面からレーザ光を入射し、前記接合材には前記レーザ光を照射せずに、前記複数の半導体積層体に前記レーザ光を照射して前記複数の半導体積層体から前記支持基板を剥離する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
【選択図】図１
Description
本発明は、半導体発光素子の製造方法および積層構造体に関する。
最近、素子の上下を電極ではさんだ上下電極構造の半導体発光素子が注目されている。例えば、ＬＥＤ（Light Emitting Diode）がその代表例である。その製造工程は、以下の如くである。例えば、サファイア等の支持基板の上に、発光層を含む半導体積層体を形成する。次いで、支持基板とは反対側の半導体積層体の主面に導電性基板を接合させた後、半導体積層体から支持基板を除去する。支持基板を除去した半導体積層体の表面と、導電性基板と、にそれぞれ電極を形成する。
上述したプロセスに関して、半導体積層体から支持基板を除去する手段として、レーザリフトオフ法（Laser Lift Off）が開示されている（例えば、特許文献１参照）。
しかしながら、レーザリフトオフ法で半導体積層体から支持基板を除去すると、半導体積層体と導電性基板との間に介在する接合材がレーザ照射により損傷を受ける場合がある。これにより、半導体発光素子の信頼性、半導体発光素子の製造歩留まりが向上しないという問題があった。
しかしながら、レーザリフトオフ法で半導体積層体から支持基板を除去すると、半導体積層体と導電性基板との間に介在する接合材がレーザ照射により損傷を受ける場合がある。これにより、半導体発光素子の信頼性、半導体発光素子の製造歩留まりが向上しないという問題があった。
本発明の課題は、半導体発光素子の信頼性および半導体発光素子の製造歩留まりをより向上させることにある。
本発明の一態様によれば、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む複数の半導体積層体を、支持基板の第１の主面の上に間隙を隔てて選択的に形成する工程と、前記複数の半導体積層体のそれぞれと、他の支持基板と、を接合材により接合する工程と、前記支持基板の前記第１の主面とは反対側の第２の主面からレーザ光を入射し、前記接合材には前記レーザ光を照射せずに、前記複数の半導体積層体に前記レーザ光を照射して前記複数の半導体積層体から前記支持基板を剥離する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
また、本発明の一態様によれば、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む複数の半導体積層体を、支持基板の第１の主面の上に間隙を隔てて選択的に形成する工程と、前記支持基板の前記第１の主面とは反対側の第２の主面からレーザ光を入射し、前記支持基板および前記複数の半導体積層体を支持する支持台には前記レーザ光を照射せずに、前記複数の半導体積層体に前記レーザ光を照射して前記複数の半導体積層体から前記支持基板を剥離する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
また、本発明の一態様によれば、支持基板と、前記支持基板の第１の主面の上に間隙を隔てて選択的に形成され、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む半導体積層体と、前記第１の主面とは反対側の前記支持基板の第２の主面に選択的に設けられ、前記第２の主面の側から照射されるレーザ光の前記間隙への入射を遮る遮光膜と、を備えたことを特徴とする積層構造体が提供される。
また、本発明の一態様によれば、支持基板と、前記支持基板の第１の主面の上に間隙を隔てて選択的に形成され、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む半導体積層体と、前記第１の主面に設けられ、前記第２の主面の側から照射されるレーザ光の前記間隙への入射を遮る遮光膜と、を備えたことを特徴とする積層構造体が提供される。
本発明によれば、半導体発光素子の信頼性および半導体発光素子の製造歩留まりがより向上する。
以下、図面を参照しつつ、本発明の実施の形態について説明する。半導体発光素子の製造工程を説明する前に、本実施の形態で製造される半導体発光素子について説明する。
（第１の実施の形態）
図１は、半導体発光素子の要部断面模式図である。
半導体発光素子１は、支持基板１０と、半導体積層体３０と、支持基板１０と半導体積層体３０との間に介在する接合材２０と、を備える。
支持基板１０は、半導体発光素子１を支持する基板である。支持基板１０の上には、薄膜型の半導体積層体３０が形成されている。半導体積層体３０は、例えば、ＬＥＤ（Light Emitting Diode）である。支持基板１０と半導体積層体３０との間には、接合材２０が介在する。
図１は、半導体発光素子の要部断面模式図である。
半導体発光素子１は、支持基板１０と、半導体積層体３０と、支持基板１０と半導体積層体３０との間に介在する接合材２０と、を備える。
支持基板１０は、半導体発光素子１を支持する基板である。支持基板１０の上には、薄膜型の半導体積層体３０が形成されている。半導体積層体３０は、例えば、ＬＥＤ（Light Emitting Diode）である。支持基板１０と半導体積層体３０との間には、接合材２０が介在する。
支持基板１０としては、例えば、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体基板が用いられる。支持基板１０としては、そのほか、銅（Ｃｕ）、モリブデン（Ｍｏ）等の金属を用いてもよい。半導体積層体３０は、一例として、支持基板１０の側からｐ型ＧａＮ層３１、ｐ型ＧａＮガイド層３２、活性層（発光層）３３、ｎ型ＧａＮガイド層３４、ｎ型ＧａＮ層３５、ＧａＮバッファ層３６がこの順序で設けられた積層体を有する。活性層３３は、ｎ型半導体の積層体とｐ型半導体の積層体との間に挟まれている。ｎ型ＧａＮガイド層３４、ｎ型ＧａＮ層３５を第１の半導体層とし、第２の半導体層をｐ型ＧａＮ層３１、ｐ型ＧａＮガイド層３２とすれば、半導体積層体３０は、第１の半導体層と第２の半導体層との間に設けられた活性層（発光層）３３と、を有する。活性層３３は、一例として、Ｉｎ０．１５Ｇａ０．８５Ｎ／Ｉｎ０．０２Ｇａ０．９８Ｎ−ＭＱＷ（Multi-Quantum Well）構造などで構成でき、活性層３３から、例えば、青色光、紫色光等が放射される。
また、半導体積層体３０のＧａＮバッファ層３６側の主面の少なくとも一部には、ｎ側電極としての電極膜４０が形成されている。電極膜４０は、半導体発光素子１のｎ側の主電極である。電極膜４０としては、例えば、ＩＴＯ（酸化インジウムスズ）、金属膜等の導電膜が用いられる。このほか、電極膜４０としては、半導体積層体３０側からＡｕＧｅ／Ｍｏ／Ａｕの順に積層された積層体、Ｔｉ／Ｐｔ／Ａｕの順に積層された積層体、Ｃｒ／Ｔｉ／Ａｕの順に積層された積層体などが適用される。電極膜４０として、ＩＴＯおよび透光性の金属膜を用いた場合には、活性層３３から放出された光を電極膜４０側から外部に取り出すことも可能になる。
半導体積層体３０のｐ型ＧａＮ層３１側の主面の少なくとも一部には、ｐ側電極としての電極膜４１が形成されている。電極膜４１としては、例えば、ｐ型ＧａＮ層３１側からＮｉ／Ａｇ順に積層された積層体が適用される。
接合材２０は、予め、電極膜４１に接合された接合材２１と、予め、支持基板１０に接合された接合材２２とが位置２３において接続された構造を有する。
接合材２１としては、例えば、Ｔｉ、Ｐｔ、Ａｕ等の群から選択される少なくとも１つの金属からなる単層膜、もしくは、Ｔｉ、Ｐｔ、Ａｕ等のそれぞれの単層膜が積層された積層体が適用される。
接合材２２としては、例えば、ＡｕＳｎ、ＮｉＳｎ、Ａｕ、Ｐｔ、Ｔｉ、Ｓｉ等の群から選択される少なくとも１つの単層膜や、ＡｕＳｎ、ＮｉＳｎ等の単層膜が適用される。あるいは、接合材２２としては、ＡｕＳｎ、ＮｉＳｎ、Ａｕ、Ｐｔ、Ｔｉ、Ｓｉ等のそれぞれの単層膜が積層された積層体が適用される。
接合材２１、２２が積層体で構成されている場合、その積層する順序は特に問わない。積層する順序の全ての組み合わせが本実施の形態に含まれる。
接合材２１としては、例えば、Ｔｉ、Ｐｔ、Ａｕ等の群から選択される少なくとも１つの金属からなる単層膜、もしくは、Ｔｉ、Ｐｔ、Ａｕ等のそれぞれの単層膜が積層された積層体が適用される。
接合材２２としては、例えば、ＡｕＳｎ、ＮｉＳｎ、Ａｕ、Ｐｔ、Ｔｉ、Ｓｉ等の群から選択される少なくとも１つの単層膜や、ＡｕＳｎ、ＮｉＳｎ等の単層膜が適用される。あるいは、接合材２２としては、ＡｕＳｎ、ＮｉＳｎ、Ａｕ、Ｐｔ、Ｔｉ、Ｓｉ等のそれぞれの単層膜が積層された積層体が適用される。
接合材２１、２２が積層体で構成されている場合、その積層する順序は特に問わない。積層する順序の全ての組み合わせが本実施の形態に含まれる。
また、支持基板１０には、ｐ側の主電極である電極膜４２が接続されている、電極膜４２としては、支持基板１０側から例えば、Ｓｉ／Ｔｉ／Ｐｔ／Ａｕの順に積層された積層体などが適用される。このように、半導体発光素子１は、上下電極構造（あるいは、垂直構造）の発光素子である。
次に、半導体発光素子１の製造方法について説明する。
図２〜図４は、半導体発光素子１の製造過程における要部断面図である。
本実施の形態では、半導体積層体３０を成長させる支持基板５０として、サファイヤ等で構成される基板を用いる。
図２〜図４は、半導体発光素子１の製造過程における要部断面図である。
本実施の形態では、半導体積層体３０を成長させる支持基板５０として、サファイヤ等で構成される基板を用いる。
先ず、図２（ａ）に示すように、支持基板５０の主面５５（第１の主面）に、所謂ベタ状の半導体積層体３０Ａを形成する。支持基板５０の厚みは、例えば、３００μｍ〜５００μｍである。半導体積層体３０Ａは、エピタキシャル成長法により支持基板５０の上に形成される。半導体積層体３０Ａは、上述した半導体積層体３０と同じ積層構造を有する。 続いて、半導体積層体３０Ａの上に、上述した電極膜４１と同じ成分の電極膜４１Ａを形成する。さらに、電極膜４１Ａの上に、上述した接合材２１と同じ成分の接合材２１Ａを形成する。電極膜４１Ａおよび接合材２１Ａは、例えば、スパッタ法、ＣＶＤ法等により形成される。
続いて、半導体積層体３０Ａ、電極膜４１Ａおよび接合材２１Ａにエッチング処理を施し、図２（ｂ）に示すように、間隙５１を形成する。ここで、間隙５１とは、支持基板５０の上の半導体積層体３０Ａ、電極膜４１Ａおよび接合材２１Ａを分断して形成された分断溝である。エッチング処理は、ドライエッチングでもよく、ウェットエッチングでもよい。また、レーザ加工により、間隙５１を形成してもよい。これにより、間隙５１を隔てて、半導体積層体３０、電極膜４１および接合材２１を含む、複数の積層体が支持基板５０の主面５５の上に選択的に形成される。支持基板５０の主面に対し平行な方向の間隙５１の幅をｄ１とすると、ｄ１は、数μｍ〜数ｍｍである。
続いて、図２（ｃ）に示すように、遮光膜５２（第１の遮光膜）を支持基板５０の上にパターニングする。本実施の形態では、間隙５１が設けられた部分とは反対側の支持基板５０の主面５６の部分に遮光膜５２を選択的に形成する。例えば、光リソグラフィにより、遮光膜５２を遮光膜５２の中心線と間隙５１の中心線とが略一致するように形成する。ここで、支持基板５０の主面に対し平行な方向の遮光膜５２の幅をｄ２とすると、ｄ２がｄ１より若干小さくなるように、遮光膜５２が形成される。
この段階で、支持基板５０と、支持基板５０の上に、間隙５１を隔てて選択的に形成された、半導体積層体３０と、間隙５１が設けられた部分とは反対側の支持基板５０の主面の部分に形成された遮光膜５２と、さらに、接合材２１とを有する積層構造体６０が準備される。
遮光膜５２としては、例えば、レーザ光を反射する光反射膜やレーザ光を吸収する被膜が適用される。
例えば、遮光膜５２の材質として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、炭素（Ｃ）の少なくとも１つの元素、あるいはこれらの元素を２つ以上含む合金が適用される。
例えば、遮光膜５２の材質として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、炭素（Ｃ）の少なくとも１つの元素、あるいはこれらの元素を２つ以上含む合金が適用される。
また、遮光膜５２の材質として、例えば、金錫（ＡｕＳｎ）合金、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）が適用される。
また、遮光膜５２の材質として、例えば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、炭素（Ｃ）の少なくとも１つの元素を含む金錫（ＡｕＳｎ）合金が適用される。
また、遮光膜５２の材質として、例えば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、炭素（Ｃ）の少なくとも１つの元素を含む金錫（ＡｕＳｎ）合金が適用される。
また、遮光膜５２の材質として、例えば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、炭素（Ｃ）の少なくとも１つの元素を含む窒化アルミニウム（ＡｌＮ）が適用される。
また、遮光膜５２の材質として、レジスト、その他の有機膜等が適用される。あるいは、遮光膜５２の材質は、レーザ光を反射する誘電体多層膜であってもよい。誘電体膜としては、酸化珪素（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）等の酸化物が該当する。
以上例示した遮光膜５２の材料としては、支持基板５０との密着性がより良好なものが選択されることが好ましい。また、以上例示した材料の中、後述するレーザ光が照射されても、溶融しない程度の融点を備えていることが好ましい。
なお、遮光膜５２に関しては、間隙５１を形成する前に支持基板５０に形成してもよい。特に、遮光膜５２が窒化膜、酸化膜の場合は、熱耐性が高い。このような場合、半導体積層体３０Ａを支持基板５０の上に形成する前に、遮光膜５２を支持基板５０に形成してもよい。
続いて、図２（ｃ）に示すように、支持基板５０と、半導体積層体３０と、電極膜４１と、接合材２１と、を含む積層構造体６０と、支持基板１０（他の支持基板）と、接合材２２と、を含む積層構造体６１とを対向させる。
次に、積層構造体６０をフェイスダウンにより矢印の方向に降下させ、図３（ａ）に示すように、接合材２１と接合材２２とを接触させる。そして、加熱処理または超音波処理を施し、接合材２１と接合材２２とを相互拡散させて、それらを接合する。これにより、上述した接合材２０が形成されて、複数の半導体積層体３０のそれぞれと支持基板１０とが接合材２０により接合する。支持基板１０は、例えば、ヒートシンクとしても機能する。なお、半導体積層体３０と接合材２０との間には、電極膜４１が介在する。
続いて、図３（ｂ）に示すように、レーザリフトオフ法（Laser Lift Off, LLO）を施し、支持基板５０を半導体積層体３０から剥離する。レーザ光７０としては、例えば、ＡｒＦレーザ（波長：１９３ｎｍ）、ＫｒＦレーザ（波長：２４８ｎｍ）、ＸｅＣｌレーザ（波長：３０８ｎｍ）、ＸｅＦレーザ（波長：３５３ｎｍ）が用いられる。
本実施の形態に係るレーザリフトオフ法では、例えば、支持基板５０の主面５５とは反対側の主面５６（第２の主面）からレーザ光７０を支持基板５０に対し略垂直に入射し、レーザ光７０を支持基板５０の端５０ａから端５０ｂの方向（矢印Ｂの方向）に走査する。
例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０中のＧａＮ成分が例えば、以下の反応式のごとく熱分解する。
ＧａＮ→Ｇａ＋（１／２）Ｎ２↑
その結果、支持基板５０が半導体積層体３０から剥がれる。図には、支持基板５０の主面５５と半導体積層体３０の主面３７とが距離ｄ３を隔てて離れた状態が例示されている。
ＧａＮ→Ｇａ＋（１／２）Ｎ２↑
その結果、支持基板５０が半導体積層体３０から剥がれる。図には、支持基板５０の主面５５と半導体積層体３０の主面３７とが距離ｄ３を隔てて離れた状態が例示されている。
特に、遮光膜５２の幅は、間隙５１の幅よりも狭いために、半導体積層体３０の主面３７の端部３０ｅにまでレーザ光７０が照射される。従って、レーザ照射によって、半導体積層体３０の主面３７の全域と支持基板５０との密着力が弱まり、確実に支持基板５０が半導体積層体３０から剥離する。なお、レーザ光７０のパワーは、０．５Ｊ／ｃｍ２〜１．０Ｊ／ｃｍ２である。
なお、ＧａＮ成分が熱分解することにより、支持基板５０と半導体積層体３０の間では、窒素（Ｎ２）ガスが発生する。この窒素（Ｎ２）ガスは、半導体積層体３０と半導体積層体３０との間に間隙５１が設けられてるために、間隙５１に入り込むことができる。その結果、窒素（Ｎ２）ガスが支持基板５０と半導体積層体３０との間に滞留する現象が抑制される。
仮に、この現象が起きると、例えば、支持基板５０が歪曲して半導体積層体３０に応力を与え、半導体積層体３０が割れたり、欠けたりする場合がある。本実施の形態では、間隙５１を形成して、上述した応力を抑制し、半導体積層体３０の損傷（割れ、欠け）を抑制する。
次に、（２）の領域においては、遮光膜５２があるために、レーザ光７０は、遮光膜５２により遮光される。これにより、レーザ光７０の間隙５１への入射は遮られる。その結果、レーザ光７０は、接合材２２にまで到達しない。従って、接合材２２は、レーザ光照射による損傷を受けない。そして、（３）の領域においては、再び、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この領域では、（１）の領域と同様に、支持基板５０が半導体積層体３０から剥がれる。このように、（１）〜（３）のステップでは、接合材２２にはレーザ光７０を照射せずに、複数の半導体積層体３０にレーザ光７０を照射して支持基板５０から複数の半導体積層体３０を剥離する。このようなレーザ走査により、支持基板５０を全ての半導体積層体３０から剥がすことができる。
また、本実施の形態では、レーザ光７０の立ち上がりショット（ファーストショット）の調整を、この遮光膜５２の部分で行うこともできる。これにより、例えば、レーザ光７０の立ち上がり時の不安定部分、パワー不足によるＬＬＯの不可、もしくは高パワーによるＧａＮへの損傷（ダメージ）等が抑制されるという利点がある。
次に、図４（ａ）に示すように、ダイシングライン８０に沿って、支持基板１０および接合材２２を切断する。その後、上述した電極膜４０、４２を形成すれば、図１に示す半導体発光素子１が形成される。
これに対し、図４（ｂ）に比較例を示す。図４（ｂ）には、遮光膜５２が存在しない状態で、レーザリフトオフが施される様子が示されている。
例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０側のＧａＮ成分が熱分解する。その結果、支持基板５０と半導体積層体３０との密着力が弱まり、支持基板５０が半導体積層体３０から剥離する。ここまでは、上述した現象と同じである。
例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０側のＧａＮ成分が熱分解する。その結果、支持基板５０と半導体積層体３０との密着力が弱まり、支持基板５０が半導体積層体３０から剥離する。ここまでは、上述した現象と同じである。
しかし、（２）の領域においては、遮光膜５２がないために、レーザ光７０は、支持基板５０を透過し、接合材２２にまで到達する。接合材２２がレーザ光７０により照射（直撃）されると、接合材２２がレーザ光７０のエネルギーを吸収し、接合材２２が溶融する場合がある。すなわち、接合材２２は、レーザ照射によって損傷２５を受けてしまう。また、接合材２２に、レーザ光７０が照射されると、接合材２２の温度が上昇し、接合材２２に応力が印加される。これにより、接合材２２自体が損傷（亀裂、欠け）を受けたり、接合材２２が接合材２１もしくは支持基板１０から剥がれる場合もある。さらに、応力が半導体積層体３０にまで伝導すると、半導体積層体３０が損傷を被る場合もある。
これらの損傷、剥離は、ダイシング後のウェット処理工程や熱履歴によって、益々その程度が進行する場合がある。これにより、半導体発光素子の信頼性、製造歩留まりが低下してしまう。
これらの損傷、剥離は、ダイシング後のウェット処理工程や熱履歴によって、益々その程度が進行する場合がある。これにより、半導体発光素子の信頼性、製造歩留まりが低下してしまう。
これに対し、本実施の形態では、上述した遮光膜５２が設けられ、接合材２２の損傷ならびに剥離、半導体積層体３０の損傷が抑制される。これにより、高信頼性の半導体発光素子１が形成される。さらに、半導体発光素子１の製造歩留まりがより向上する。
次に、半導体発光素子１の製造方法の変形例について説明する。なお、以下の説明では、上述した部材と同じ部材には同じ符号を付し、適宜その説明を省略する。
次に、半導体発光素子１の製造方法の変形例について説明する。なお、以下の説明では、上述した部材と同じ部材には同じ符号を付し、適宜その説明を省略する。
（第２の実施の形態）
図５〜図７は、半導体発光素子１の第１の変形例の製造過程における要部断面図である。
先ず、図５（ａ）に示すように、支持基板５０の主面に、半導体積層体３０Ａを形成する。半導体積層体３０Ａは、エピタキシャル成長法により支持基板５０の上に形成される。
図５〜図７は、半導体発光素子１の第１の変形例の製造過程における要部断面図である。
先ず、図５（ａ）に示すように、支持基板５０の主面に、半導体積層体３０Ａを形成する。半導体積層体３０Ａは、エピタキシャル成長法により支持基板５０の上に形成される。
続いて、半導体積層体３０Ａにエッチング処理を施し、図５（ｂ）に示すように、間隙５１を形成する。エッチング処理は、ドライエッチングでもよく、ウェットエッチングでもよい。また、レーザ加工により、間隙５１を形成してもよい。これにより、半導体積層体３０が支持基板５０の主面５５の上に間隙５１を隔てて選択的に形成される。
続いて、図５（ｃ）に示すように、半導体積層体３０の上および間隙５１が設けられた部分の支持基板５０の主面５５の上に、電極膜４１と同じ成分の電極膜４１Ａを形成する。電極膜４１Ａは、例えば、スパッタ法、ＣＶＤ法等により形成される。本実施の形態では、間隙５１が設けられた部分の主面５５に形成された電極膜４１Ａが遮光膜（第２の遮光膜）として機能する。これについては後述する。
この段階で、支持基板５０と、支持基板５０の上に、間隙５１を隔てて選択的に形成された、半導体積層体３０と、間隙５１が設けられた部分の支持基板５０の主面５５に形成された、遮光膜（電極膜４１Ａ）と、を備えた積層構造体６２が準備される。
次に、図６（ａ）に示すように、半導体積層体３０の上に、電極膜４１Ａを介して、接合材２１を形成する。接合材２１の選択的な形成は、例えば、レジスト等を用いた公知のリフトオフ法による。また、接合材２１の成膜は、例えば、スパッタ法、ＣＶＤ法等により行われる。
続いて、図６（ｂ）に示すように、支持基板５０と、半導体積層体３０と、電極膜４１Ａと、接合材２１と、を含む積層構造体６０と、支持基板１０と、接合材２２と、を含む積層構造体６１とを接触させた後、加熱処理を施す。これにより、接合材２１と接合材２２とが相互拡散して、接合材２１と接合材２２とが接合する。
続いて、図６（ｃ）に示すように、レーザリフトオフ法を施し、支持基板５０を半導体積層体３０から剥離する。
本実施の形態に係るレーザリフトオフ法では、第１の実施の形態と同様に、レーザ光７０を支持基板５０に対し略垂直に入射し、レーザ光７０を支持基板５０の端５０ａから端５０ｂの方向（矢印Ｂの方向）に走査する。
例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０中のＧａＮ成分が熱分解する。その結果、支持基板５０が半導体積層体３０から剥離する。
本実施の形態に係るレーザリフトオフ法では、第１の実施の形態と同様に、レーザ光７０を支持基板５０に対し略垂直に入射し、レーザ光７０を支持基板５０の端５０ａから端５０ｂの方向（矢印Ｂの方向）に走査する。
例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０中のＧａＮ成分が熱分解する。その結果、支持基板５０が半導体積層体３０から剥離する。
次に、（２）の領域においては、レーザ光７０は、電極膜４１Ａにより遮光される。すなわち、間隙５１に設けられた電極膜４１Ａは。遮光膜として機能する。これにより、レーザ光７０の間隙５１への入射は遮られる。その結果、レーザ光７０は、接合材２２にまで到達しない。従って、接合材２２は、損傷を受けない。そして、（３）の領域においては、再び、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この領域では、（１）の領域と同様に、支持基板５０が半導体積層体３０から剥がれる。このようなレーザ走査により、支持基板５０を全ての半導体積層体３０から剥がすことができる。
次に、図７（ａ）に示すように、ダイシングライン８０に沿って、支持基板１０および接合材２２を切断する。続いて、図７（ｂ）に示すように、例えば、ウェットエッチングを用いて、半導体積層体３０の側壁に付着する電極膜４１Ａを不要部分８１として除去する。その後、電極膜４０、４２を形成すれば、図１に示す半導体発光素子１が形成される。
本実施の形態では、遮光膜として電極膜４１Ａを利用し、接合材２２の損傷ならびに剥離、半導体積層体３０の損傷が抑制される。これにより、高信頼性の半導体発光素子１が形成される。さらに、半導体発光素子１の製造歩留まりがより向上する。
なお、遮光膜としては、電極膜４１Ａのほか、接合材２１Ａを用いる手段も本実施の形態に含まれる。例えば、図７（ｃ）には、間隙５１に、電極膜４１Ａのほか、接合材２１Ａが形成された状態が示されている。このような電極膜４１Ａ、接合材２１Ａが遮光膜になると、電極膜４１Ａのみで構成された遮光膜よりもその厚みが増加して、より遮光効果が増加する。従って、より高信頼性の半導体発光素子１が形成される。さらに、半導体発光素子１の製造歩留まりがより向上する。
（第３の実施の形態）
図８は、半導体発光素子１の第２の変形例の製造過程における要部断面図である。
本実施の形態では、遮光膜５２の代わりに、レーザ光を遮光するマスク部材を用いる。例えば、間隙５１が設けられた部分とは反対側の支持基板５０の主面５６の部分の上に、遮光マスク５４を配置する。遮光マスク５４は、間隙５１の部分を遮光するように、選択的に遮光体が設けられている。このような遮光マスク５４を介してレーザリフトオフ法を施すと、例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０中のＧａＮ成分が熱分解する。その結果、支持基板５０と半導体積層体３０との密着力が弱まり、支持基板５０が半導体積層体３０から剥離する。
図８は、半導体発光素子１の第２の変形例の製造過程における要部断面図である。
本実施の形態では、遮光膜５２の代わりに、レーザ光を遮光するマスク部材を用いる。例えば、間隙５１が設けられた部分とは反対側の支持基板５０の主面５６の部分の上に、遮光マスク５４を配置する。遮光マスク５４は、間隙５１の部分を遮光するように、選択的に遮光体が設けられている。このような遮光マスク５４を介してレーザリフトオフ法を施すと、例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０中のＧａＮ成分が熱分解する。その結果、支持基板５０と半導体積層体３０との密着力が弱まり、支持基板５０が半導体積層体３０から剥離する。
次に、（２）の領域においては、レーザ光７０は、遮光マスク５４により遮光される。これにより、レーザ光７０の間隙５１への入射は遮られる。その結果、レーザ光７０は、接合材２２にまで到達しない、従って、接合材２２は、損傷を受けない。そして、（３）の領域においては、再び、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この領域では、（１）の領域と同様に、支持基板５０が半導体積層体３０から剥がれる。このようなレーザ走査により、支持基板５０は、全ての半導体積層体３０から剥がすことができる。
本実施の形態では、遮光マスク５４を利用し、接合材２２の損傷が抑制される。これにより、高信頼性の半導体発光素子１が形成される。さらに、半導体発光素子１の製造歩留まりがより向上する。
（第４の実施の形態）
図９は、半導体発光素子１の第３の変形例の製造過程における要部断面図である。
先ず、図９（ａ）に示すように、支持基板５０と、支持基板５０の主面５５の上に、間隙５１を隔てて選択的に形成された、複数の半導体積層体３０と、間隙５１が設けられた部分とは反対側の支持基板５０の主面５６に形成された、遮光膜５２とを有する積層構造体６３を準備する。それぞれの半導体積層体３０は、間隙５１を隔てて支持基板５０の上に選択的に形成されている。
図９は、半導体発光素子１の第３の変形例の製造過程における要部断面図である。
先ず、図９（ａ）に示すように、支持基板５０と、支持基板５０の主面５５の上に、間隙５１を隔てて選択的に形成された、複数の半導体積層体３０と、間隙５１が設けられた部分とは反対側の支持基板５０の主面５６に形成された、遮光膜５２とを有する積層構造体６３を準備する。それぞれの半導体積層体３０は、間隙５１を隔てて支持基板５０の上に選択的に形成されている。
次に、図９（ｂ）に示すように、支持基板５０および複数の半導体積層体３０を支持台１１の上に載置する。支持台１１は、支持基板５０および複数の半導体積層体３０を支持する支持台であり、レーザ加工用装置のテーブル板であってもよく、半導体積層体３０を支持するステム部材であってもよい。
このような状態で、レーザリフトオフ法を施すと、例えば、（１）の領域においては、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この際、支持基板５０と半導体積層体３０の界面では、半導体積層体３０がレーザ光７０のエネルギーを吸収し、半導体積層体３０中のＧａＮ成分が熱分解する。その結果、支持基板５０と半導体積層体３０との密着力が弱まり、支持基板５０が半導体積層体３０から剥離する。
次に、（２）の領域においては、レーザ光７０は、遮光膜５２により遮光される。その結果、レーザ光７０は、支持台１１にまで到達しない。従って、支持台１１は、損傷を受けない。そして、（３）の領域においては、再び、レーザ光７０は、支持基板５０を透過し、半導体積層体３０にまで到達する。この領域では、（１）の領域と同様に、支持基板５０を半導体積層体３０から剥がれる。このようなレーザ走査により、支持基板５０を全ての半導体積層体３０から剥がすことができる（図９（ｃ）参照）。
このように、本実施の形態では、半導体積層体３０を支持する支持台１１の損傷が抑制される。これにより、チップ状の半導体積層体３０の製造歩留まりがより向上する。
このように、本実施の形態では、半導体積層体３０を支持する支持台１１の損傷が抑制される。これにより、チップ状の半導体積層体３０の製造歩留まりがより向上する。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、半導体発光素子１から放出される光信号を処理できる電子回路を同じ支持基板１０の上に集積された光電子集積回路（Opto Electronic Integrated Circuit）も本実施の形態に含まれる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１ 半導体発光素子
１０ 支持基板（他の支持基板）
１１ 支持台
２０ 接合材
２１、２１Ａ、２２ 接合材
２３ 位置
２５ 損傷
３０、３０Ａ 半導体積層体
３０ｅ 端部
３１ ｐ型ＧａＮ層
３２ ｐ型ＧａＮガイド層
３３ 活性層
３４ ｎ型ＧａＮガイド層
３５ ｎ型ＧａＮ層
３６ ＧａＮバッファ層
３７ 主面
４０、４１、４２ 電極膜
４１Ａ 電極膜（第２の遮光膜）
５０ 支持基板
５０ａ、５０ｂ 端
５１ 間隙
５２ 遮光膜（第１の遮光膜）
５４ 遮光マスク
５５ 主面（第１の主面）
５６ 主面（第２の主面）
６０、６１、６２、６３ 積層構造体
７０ レーザ光
８０ ダイシングライン
８１ 不要部分
Ｂ 矢印
ｄ１、ｄ２ 幅
１０ 支持基板（他の支持基板）
１１ 支持台
２０ 接合材
２１、２１Ａ、２２ 接合材
２３ 位置
２５ 損傷
３０、３０Ａ 半導体積層体
３０ｅ 端部
３１ ｐ型ＧａＮ層
３２ ｐ型ＧａＮガイド層
３３ 活性層
３４ ｎ型ＧａＮガイド層
３５ ｎ型ＧａＮ層
３６ ＧａＮバッファ層
３７ 主面
４０、４１、４２ 電極膜
４１Ａ 電極膜（第２の遮光膜）
５０ 支持基板
５０ａ、５０ｂ 端
５１ 間隙
５２ 遮光膜（第１の遮光膜）
５４ 遮光マスク
５５ 主面（第１の主面）
５６ 主面（第２の主面）
６０、６１、６２、６３ 積層構造体
７０ レーザ光
８０ ダイシングライン
８１ 不要部分
Ｂ 矢印
ｄ１、ｄ２ 幅
Claims (7)
- 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む複数の半導体積層体を、支持基板の第１の主面の上に間隙を隔てて選択的に形成する工程と、
前記複数の半導体積層体のそれぞれと、他の支持基板と、を接合材により接合する工程と、
前記支持基板の前記第１の主面とは反対側の第２の主面からレーザ光を入射し、前記接合材には前記レーザ光を照射せずに、前記複数の半導体積層体に前記レーザ光を照射して前記複数の半導体積層体から前記支持基板を剥離する工程と、
を備えたことを特徴とする半導体発光素子の製造方法。 - 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む複数の半導体積層体を、支持基板の第１の主面の上に間隙を隔てて選択的に形成する工程と、
前記支持基板の前記第１の主面とは反対側の第２の主面からレーザ光を入射し、前記支持基板および前記複数の半導体積層体を支持する支持台には前記レーザ光を照射せずに、前記複数の半導体積層体に前記レーザ光を照射して前記複数の半導体積層体から前記支持基板を剥離する工程と、
を備えたことを特徴とする半導体発光素子の製造方法。 - 前記支持基板を剥離する工程において、前記支持基板の前記第２の主面に選択的に設けられた第１の遮光膜により前記間隙への前記レーザ光の入射を遮ることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
- 前記支持基板を剥離する工程において、前記支持基板の前記第１の主面に設けられた第２の遮光膜により前記間隙への前記レーザ光の入射を遮ることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
- 前記支持基板を剥離する工程において、前記支持基板の前記第２の主面の上に遮光マスクを配置し、前記遮光マスクにより前記間隙への前記レーザ光の入射を遮ることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
- 支持基板と、
前記支持基板の第１の主面の上に間隙を隔てて選択的に形成され、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む半導体積層体と、
前記第１の主面とは反対側の前記支持基板の第２の主面に選択的に設けられ、前記第２の主面の側から照射されるレーザ光の前記間隙への入射を遮る遮光膜と、
を備えたことを特徴とする積層構造体。 - 支持基板と、
前記支持基板の第１の主面の上に間隙を隔てて選択的に形成され、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を含む半導体積層体と、
前記第１の主面に設けられ、前記第２の主面の側から照射されるレーザ光の前記間隙への入射を遮る遮光膜と、
を備えたことを特徴とする積層構造体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009279284A JP2011124311A (ja) | 2009-12-09 | 2009-12-09 | 半導体発光素子の製造方法および積層構造体 |
| US12/876,007 US20110133216A1 (en) | 2009-12-09 | 2010-09-03 | Method of manufacturing semiconductor light emitting device and stacked structure body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009279284A JP2011124311A (ja) | 2009-12-09 | 2009-12-09 | 半導体発光素子の製造方法および積層構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011124311A true JP2011124311A (ja) | 2011-06-23 |
Family
ID=44081168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009279284A Abandoned JP2011124311A (ja) | 2009-12-09 | 2009-12-09 | 半導体発光素子の製造方法および積層構造体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110133216A1 (ja) |
| JP (1) | JP2011124311A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013104992A (ja) * | 2011-11-14 | 2013-05-30 | Seiko Epson Corp | 偏光素子、偏光素子の製造方法、プロジェクター、液晶装置、および電子機器 |
| JP2014529908A (ja) * | 2011-08-29 | 2014-11-13 | マイクロン テクノロジー，インク． | 半導体デバイス用不連続パターン化接合ならびに関連システムおよび方法 |
| JP2018517298A (ja) * | 2015-11-04 | 2018-06-28 | ゴルテック インコーポレイテッド | マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器 |
| CN110277379A (zh) * | 2013-06-26 | 2019-09-24 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| JP2020107821A (ja) * | 2018-12-28 | 2020-07-09 | 株式会社ディスコ | リフトオフ方法 |
| WO2022045394A1 (ko) * | 2020-08-27 | 2022-03-03 | 엘지전자 주식회사 | 반도체 발광소자의 전사장치 및 이를 이용한 반도체 발광소자의 디스플레이 장치 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8241932B1 (en) * | 2011-03-17 | 2012-08-14 | Tsmc Solid State Lighting Ltd. | Methods of fabricating light emitting diode packages |
| KR101847941B1 (ko) * | 2012-02-08 | 2018-04-11 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
| WO2014020390A1 (en) * | 2012-07-31 | 2014-02-06 | Soitec | Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures |
| DE102012111358A1 (de) * | 2012-11-23 | 2014-05-28 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip |
| CN104795472B (zh) * | 2015-03-23 | 2017-11-07 | 易美芯光（北京）科技有限公司 | 一种半导体发光器件的制备方法 |
| KR102246076B1 (ko) * | 2015-11-17 | 2021-05-03 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 |
| CN109478580B (zh) * | 2016-08-22 | 2021-07-09 | 歌尔股份有限公司 | 微发光二极管转移方法、制造方法及器件 |
| CN109473532B (zh) * | 2018-11-20 | 2020-11-06 | 合肥京东方光电科技有限公司 | 一种Micro LED显示基板的制作方法 |
| CN109994578B (zh) * | 2019-01-09 | 2020-12-11 | 南京邮电大学 | 垂直结构蓝光发光二极管及其制备方法 |
| KR20200114077A (ko) * | 2019-03-27 | 2020-10-07 | 삼성전자주식회사 | 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법 |
-
2009
- 2009-12-09 JP JP2009279284A patent/JP2011124311A/ja not_active Abandoned
-
2010
- 2010-09-03 US US12/876,007 patent/US20110133216A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014529908A (ja) * | 2011-08-29 | 2014-11-13 | マイクロン テクノロジー，インク． | 半導体デバイス用不連続パターン化接合ならびに関連システムおよび方法 |
| JP2013104992A (ja) * | 2011-11-14 | 2013-05-30 | Seiko Epson Corp | 偏光素子、偏光素子の製造方法、プロジェクター、液晶装置、および電子機器 |
| US9164307B2 (en) | 2011-11-14 | 2015-10-20 | Seiko Epson Corporation | Polarizer, polarizer producing process, projector, liquid crystal device, and electronic device |
| CN110277379A (zh) * | 2013-06-26 | 2019-09-24 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| CN110277379B (zh) * | 2013-06-26 | 2024-04-16 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| JP2018517298A (ja) * | 2015-11-04 | 2018-06-28 | ゴルテック インコーポレイテッド | マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器 |
| JP2020107821A (ja) * | 2018-12-28 | 2020-07-09 | 株式会社ディスコ | リフトオフ方法 |
| JP7206109B2 (ja) | 2018-12-28 | 2023-01-17 | 株式会社ディスコ | リフトオフ方法 |
| WO2022045394A1 (ko) * | 2020-08-27 | 2022-03-03 | 엘지전자 주식회사 | 반도체 발광소자의 전사장치 및 이를 이용한 반도체 발광소자의 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110133216A1 (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011124311A (ja) | 半導体発光素子の製造方法および積層構造体 | |
| JP6947996B2 (ja) | 発光素子の製造方法 | |
| JP5676396B2 (ja) | 高光抽出ｌｅｄ用の基板除去方法 | |
| JP5196097B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 | |
| US20110168971A1 (en) | Light emitting device and manufacturing method for same | |
| US20080210955A1 (en) | Group III-V semiconductor device and method for producing the same | |
| JP4920249B2 (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP5109363B2 (ja) | 半導体発光素子の製造方法、半導体発光素子及び発光装置 | |
| JP4835409B2 (ja) | Ｉｉｉ−ｖ族半導体素子、およびその製造方法 | |
| EP2426741B1 (en) | Method of fabricating a semiconductor light emitting device | |
| JP6159130B2 (ja) | 半導体発光素子 | |
| JP2011187556A (ja) | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 | |
| JP2014132606A (ja) | 窒化物半導体素子の製造方法 | |
| TW201445768A (zh) | 半導體裝置之製造方法 | |
| JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
| JP2013058707A (ja) | 半導体発光素子の製造方法 | |
| JP2010171371A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| JP2007158131A (ja) | Ｉｉｉ族窒化物系化合物半導体光素子 | |
| JP2019220723A (ja) | 発光素子の製造方法 | |
| KR101499954B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
| JP2007158132A (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP2018174164A (ja) | 発光素子の製造方法 | |
| KR101526566B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
| JP5605417B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20121025 |