JP6947996B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6947996B2
JP6947996B2 JP2020101996A JP2020101996A JP6947996B2 JP 6947996 B2 JP6947996 B2 JP 6947996B2 JP 2020101996 A JP2020101996 A JP 2020101996A JP 2020101996 A JP2020101996 A JP 2020101996A JP 6947996 B2 JP6947996 B2 JP 6947996B2
Authority
JP
Japan
Prior art keywords
wafer
forming
electrode
light emitting
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020101996A
Other languages
English (en)
Other versions
JP2020141153A (ja
Inventor
秀丞 住友
秀丞 住友
久嗣 笠井
久嗣 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JP2020141153A publication Critical patent/JP2020141153A/ja
Application granted granted Critical
Publication of JP6947996B2 publication Critical patent/JP6947996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、ディスプレイなどに利用可能な発光素子の製造方法に関する。
特許文献１に記載の半導体発光素子（以下「従来の発光素子」ともいう。）は、積層構造体の上面及び側面の一部に誘電体多層膜が設けられている（例えば、図２８参照）。
特開2010-56322号公報
しかしながら、従来の発光素子では、誘電体多層膜の膜厚が積層体構造体の上面よりも側面において薄くなる傾向がある。さらに、その側面に誘電体多層膜が形成されない領域が存在する。したがって、従来の発光素子では誘電体多層膜による反射効率をさらに向上できる余地があった。
本発明は、上記問題に鑑みてなされたものであり、光出力が高い発光素子を量産性良く製造することができる方法を提供することを目的とする。
本発明の製造方法は、成長基板と、成長基板上に設けられた半導体構造と、を有し、成長基板側を下側とし、半導体構造側を上側とするウエハを準備する工程と、ウエハの上側から底部を有する分離溝を形成する工程と、半導体構造の上側にｐ電極及びｎ電極を形成する工程と、分離溝を含むウエハの上側に、原子層堆積法により誘電体多層膜を形成する工程と、ウエハの下側から分離溝の底部に達するようにウエハの一部を除去することにより、ウエハを複数の発光素子に分離する工程と、を含む。
上記構成によれば、光出力が高い発光素子を量産性良く製造することができる。
図１は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図２は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図３は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図４は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図５は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図６は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図７は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図８は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図９は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図１０は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図１１は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図１２は、本実施形態に係る発光素子１０００の製造方法を説明するための概略断面図である。 図１３は、図１２の破線枠における拡大図である。 図１４は、図１２を上側（発光面側）から視た図である。 図１５は、図１２を下側（実装面側）から視た図である。
以下に図面を参照しながら、本発明を実施するための形態を説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。また、発光素子１０００に用いられる各部材については少なくとも１つあればよく、複数個あってもよいものとする。
図１〜図１２に、本実施形態に係る発光素子１０００の製造方法を示す。図１３は、図１２の破線枠における拡大図である。
この発光素子１０００の製造方法は、成長基板１０と、成長基板１０上に設けられた半導体構造２０と、を有し、成長基板１０側を下側とし、半導体構造２０側を上側とするウエハを準備する工程（図１）と、ウエハの上側から底部を有する分離溝３０を形成する工程（図２）と、半導体構造２０の上側にｐ電極４１及びｎ電極４２を形成する工程（図３）と、分離溝３０を含むウエハの上側に、原子層堆積法により誘電体多層膜５２を形成する工程（図４）と、ウエハの下側から分離溝３０の底部に達するようにウエハの一部を除去することにより、ウエハを複数の発光素子１０００に分離する工程（図１０）と、を含む。
これにより、光出力が高い発光素子１０００を量産性良く製造することができる。この点について、以下に詳細に説明する。
従来、誘電体多層膜を形成するには典型的にはスパッタや蒸着等が用いられる。しかし、これらの方法は、反応成分（誘電体多層膜を構成する材料）の直進性が高いため、誘電体多層膜を構成する各層（以下「誘電体層」ともいう。）の膜厚が、誘電体層が形成される面によって異なるという問題があった。例えば、半導体構造２０の上面に垂直な方向からスパッタにより誘電体層を形成する場合、半導体構造２０の上面には所望の膜厚で誘電体層を形成することができるが、半導体構造２０の側面には所望の膜厚よりも薄く誘電体層が形成される。つまり、誘電体層が形成される面によっては、当初予定していた膜厚で誘電体層を形成させることができず、その結果、誘電体多層膜として十分な反射率が得られないという問題があった。一方、本実施形態では、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）を用いて誘電体層を形成するため、誘電体層が形成される面にかかわらず、比較的均一な膜厚で誘電体層を形成することができる。ＡＬＤは、スパッタ等と比較して、反応成分の直進性が低いため、分離溝３０を含むウエハの上面全域に反応成分を同等に供給することができるためであると考えられる。
さらに、本実施形態では、分離溝３０を含むウエハの表面にＡＬＤにより誘電体多層膜５２を形成した後で、ウエハの下側から分離溝３０の底部に達するようにウエハの一部を除去することで、各発光素子１０００を得ている。このようにすれば、発光素子１０００における側面に誘電体多層膜５２が形成されない領域を生じさせずに、側面の全域に誘電体多層膜５２を形成することができる。
以上の理由により、本実施形態にかかる発光素子１０００の製造方法によると、光出力が高い発光素子を量産性良く製造することができる。
以下、図１〜図１２に基づいて、各工程について説明する。
＜ウエハ準備工程＞
まず、図１に示すように、成長基板１０上に半導体構造２０を形成したウエハを準備する。成長基板１０は、窒化物半導体をエピタキシャル成長させることができる基板であればよく、基板の大きさや厚さは特に限定されない。この成長基板１０としては、例えば、Ｃ面を主面とするサファイアのような絶縁性基板が挙げられる。
本実施形態において、半導体構造２０は、例えば、成長基板１０側から順に、ｎ型半導体２３、活性層２２、ｐ型半導体２１を有する構造とすることができる。半導体構造２０は、例えば、複数のＧａＮ系半導体（ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなど）を積層したものを用いることができる。
＜分離溝３０形成工程＞
次に、図２に示すように、ウエハの上側から底部を有する分離溝３０を形成する。分離溝３０は行方向及び列方向にそれぞれ複数形成される。分離溝３０は成長基板１０に達する深さで形成することもできるが、本実施形態のように、成長基板１０に達しない深さで形成することが好ましい。例えばエッチングにより分離溝３０を形成する場合、成長基板１０まで分離溝３０を形成しようとすると、成長基板１０と半導体構造２０のエッチングレートの差によりその表面が一平面になりにくいが、半導体構造２０で分離溝３０を止めておけばその表面を一平面としやすくなる。また、成長基板１０をレーザリフトオフする場合であっても、半導体構造２０で分離溝３０を止めておけば、分離溝３０の底部よりも下方で隣接する半導体構造２０同士が繋がったままの状態となる。これにより、成長基板１０をレーザリフトオフする場合に、レーザ照射がウエハ全体に照射されず、レーザが照射されない領域が部分的に残った場合であっても、半導体構造２０はその下部にて全体が繋がっているため、素子抜けを抑制することができる。
分離溝３０の深さ（半導体構造２０の上面から分離溝３０の底部までの距離）は、発光素子１０００における所望の縦方向の長さよりも少し深めに形成する。例えば、３μｍ以上７μｍ以下、好ましくは５μｍ以上６μｍ以下とすることができる。
分離溝３０の形成方法としては、エッチング（ドライエッチング、ウェットエッチング）、スクライブ（カッタースクライブ、レーザスクライブなど）又はダイシング等を用いることができるが、製造性等を考慮してエッチングで形成することが好ましい。
分離溝３０は、上側から下側に向かって半導体構造２０が広がるように傾斜して設けることができる。つまり、ウエハの上側から下側に向かうにつれて徐々に外側へ広がった形状である。そして、このように傾斜した半導体構造２０に反射膜５０を設けることで、光を上方に効率よく反射させることができる。なお、図１〜図８において、図の下方（ウエハの下側）が光取り出し側であり、図の上方（ウエハの上側）が実装側であるが、図９〜図１２においては、便宜的に成長基板１０が上になるように図示しているため、図の上方が光取り出し側となり、図の下方が実装側となる。
半導体構造２０の側面の傾斜角度は好ましくは９１°以上１３５°以内、より好ましくは９８°以上１２０°以内、さらに好ましくは１０２°以上１０８°以内とすることができる。これにより、光を上方へと反射させることができる。なお、ここでいう側面の傾斜角度とは、半導体構造２０の上面と側面とが成す角度をさす。
＜電極形成工程＞
次に、半導体構造２０の上側に、ｐ電極４１及びｎ電極４２を形成する。具体的には、ｐ型半導体２１の上面にｐ電極４１を形成し、半導体構造２０の上側から部分的にｐ型半導体２１、活性層２２、及びｎ型半導体２３の一部を除去して露出したｎ型半導体２３の上面にｎ電極４２を形成する。
ｐ電極４１は、透光膜とすることができる。例えば、酸化インジウムスズ、酸化亜鉛、酸化インジウム、酸化スズ等を用いることができ、好ましくは酸化インジウムスズを使用することができる。これらの材料を用いることにより、電極による光の吸収を抑制し、かつ電流を広げることができる。
ｐ電極４１の上面には部分的に金属よりなる中間電極４３を形成することができる。ｐ電極４１とｐパッド８１とを直接接続すると電気抵抗が上がる場合であるが、こうすることでそれを回避することができる。中間電極４３としては、Ｔｉ、Ｒｈ、Ａｌ、Ｃｒ、Ａｇ等を用いることができる。
ｎ電極４２は、ｐ電極４１と同一材料を用いることもできるし、異なる材料を用いることもできる。ｐ電極４１と異なる材料を用いる場合は、Ｔｉ、Ｒｈ、Ａｌ、Ｃｒ、Ａｇ等の金属材料を用いることができる。
＜反射膜５０形成工程＞
次に、図４に示すように、分離溝３０を含むウエハの上側に反射膜５０を形成する。つまり、反射膜５０は、分離溝３０の表面と分離溝３０の表面から連続する半導体構造２０の表面とに形成される。本実施形態では、反射膜５０として、絶縁膜５１、誘電体多層膜５２、及び金属膜５３を形成しているが、少なくとも誘電体多層膜５２が形成されていればよい。反射膜５０を形成することで、発光素子１０００をフェイスダウン実装した際に、光出力を向上させることができる。
まず、分離溝３０を含むウエハの上側に絶縁膜５１を形成する。絶縁膜５１を形成することで、浅い角度で入射する光を全反射させて取り出すことができる。絶縁膜５１は、比較的厚く、ＧａＮ系半導体よりも低屈折率の材料を用いることができる。絶縁膜５１の材料としては、酸化ケイ素、酸化ニオブなどを用いることができる。また、絶縁膜５１の膜厚は、２００ｎｍ以上８００ｎｍ以下、好ましくは２５０ｎｍ以上６００ｎｍ以下とすることができる。一定以上の膜厚とすることで十分な反射を実現することができ、一定以下の膜厚とすることで絶縁膜５１での光の吸収を抑制し誘電体多層膜５２での反射の効果を最大限に引き出すことができる。
絶縁膜５１は、比較的短い時間で形成可能なスパッタを用いるのが好ましい。なお、絶縁膜５１はスパッタ以外にも、ＣＶＤ、蒸着、ＡＬＤにより形成してもよい。
次に、分離溝３０を含むウエハの上側にＡＬＤにより誘電体多層膜５２を形成する。誘電体多層膜５２は、ウエハの上側全域（分離溝３０及び半導体構造２０の上側）に形成される。本実施形態では、絶縁膜５１の上側に誘電体多層膜５２を形成する。誘電体多層膜５２は誘電体層の膜厚によって反射率が決まるため膜厚の均一性が重要になるところ、ＡＬＤを用いることで、誘電体層が形成される面の向きにかかわらず、比較的均一な膜厚で誘電体多層膜５２を形成することができる。また、ｐ電極４１やｎ電極４２等の障害物近傍であっても、ＡＬＤによれば、スパッタや蒸着と比較して、均一な膜厚で良質な膜質の誘電体多層膜５２を形成することができる。
誘電体多層膜５２は、いわゆるＤＢＲであり、図１３に示すように、高屈折率材質層５２ａと低屈折率材質層５２ｂとを組み合わせている。例えば、酸化チタン／酸化ケイ素を２ペア以上積層させることで得られる。誘電体多層膜５２を構成する各層には、酸化チタン及び酸化ケイ素の他にも、例えば、酸化ニオブ、酸化アルミ、酸化ジルコニウム、窒化アルミ、窒化ケイ素などを用いることができる。これにより、主に垂直方向に入射する光を反射することができる。誘電体多層膜５２を構成する各層の膜厚は、発光波長及び各層を構成する材料により異なるが、例えば、４０ｎｍ以上２００ｎｍ以下、好ましくは４５ｎｍ以上１００ｎｍ以下とすることができる。
次に、誘電体多層膜５２の上側に金属膜５３を形成する。金属膜５３は、例えば、Ａｌ、Ａｇ、Ｒｈ、Ｔｉから選択された少なくとも一種の金属を含む。金属膜５３を設けることで、絶縁膜５１及び誘電体多層膜５２で反射できなかった光も反射させて取り出すことができ、光を損失なく反射させて取り出すことができる。このとき、金属膜５３の下側に誘電体多層膜５２が設けられていることにより、誘電体多層膜５２である程度光を反射させることができるため、金属膜５３における光の吸収を抑制することができる。金属膜５３は、６０ｎｍ以上３００ｎｍ以下、好ましくは１５０ｎｍ以上２００ｎｍ以下とすることができる。一定以上の膜厚にすることで十分な反射を実現することができ、一定以下の膜厚にすることで量産性を向上することができる。
次に、図５に示すように、ウエハを上側から視て、ｐ電極４１及びｎ電極４２の上側に形成されている反射膜５０をエッチング等により部分的に除去して第１開口部６０ａを設ける。第１開口部６０ａは、絶縁膜５１の途中までの深さ（つまり、ｐ電極４１及びｎ電極４２に達しない深さ）で形成されるのが好ましい。こうすることで、ｐ電極４１及びｎ電極４２の近傍において、絶縁膜５１等が予期しない範囲まで削られるのを抑制することができる。
このとき、第１開口部６０ａはｐ電極４１よりも小さい面積で形成されるのがよい。つまり、ウエハを上側から視て、誘電体多層膜５２がｐ電極４１に部分的に重なるように反射膜５０を除去するのが好ましい。こうすることで、ｐ電極４１として透光性の電極を用いた場合に、ｐ電極４１から抜ける光を誘電体多層膜５２で反射させて取り出すことができる。
次に、図６に示すように、半導体構造２０を保護するための第１保護膜７１を、金属膜５３を覆うように形成し、ｐ電極４１及びｎ電極４２がそれぞれ露出するように反射膜５０及び第１保護膜７１を部分的に除去して第２開口部６０ｂを形成する。
第１保護膜７１としては、例えば、酸化ケイ素を用いることができる。これにより、発光素子１０００の最表面に金属が露出しないため、電流リークなどがない信頼性の高い発光素子１０００とすることができる。第１保護膜７１は、５０ｎｍ以上８００ｎｍ以下、好ましくは１５０ｎｍ以上６００ｎｍ以下とすることができる。一定以上の膜厚にすることによって金属膜５３を確実に保護することができ、一定以下の膜厚にすることによって量産性を向上させることができる。
第２開口部６０ｂは第１開口部６０ａよりも外形が小さくなるように形成される。こうすることで、第２開口部６０ｂにおいて金属膜５３が第１保護膜７１により被覆され、各パッドが金属膜５３と接触しなくなるためリークを抑制することができる。なお、第１開口部６０ａを形成する工程は必須の構成ではなく、反射膜５０が誘電体多層膜５２のみから構成される場合は、第２開口部６０ｂのみを形成してｐ電極４１及びｎ電極４２を露出させてもよい。
次に、図７に示すように、ｐ電極４１及びｎ電極４２にそれぞれｐパッド８１とｎパッド８２とを電気的に接続して形成する。ｐパッド８１及びｎパッド８２は鍍金などにより形成することができる。各パッドは、例えば、亜鉛、ニッケル、白金、パラジウム、ロジウム、ルテニウム、オスミウム、イリジウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、コバルト、鉄、マンガン、モリブデン、クロム、タングステン、ランタン、銅、銀、金、イットリウムよりなる群から選択された少なくとも一種の元素を含む金属または合金が好ましい。具体的には、半導体構造２０側からチタン／ロジウム／金／チタンとできる。
次に、図８に示すように、ウエハの上側に支持基板１１０を貼り合わせる。支持基板１１０には、サファイア基板などを用いることができる。
半導体構造２０と支持基板１１０とは、接着樹脂９０により貼り合わされている。接着樹脂９０には、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などを用いることができる。
本実施形態において、支持基板１１０の表面（半導体構造２０と貼り合わされる面）には、剥離層１００として、光感光性樹脂層が形成されている。つまり、支持基板１１０と接着樹脂９０の間に剥離層１００が形成されている。後に、光を照射することにより、支持基板１１０から発光素子１０００を分離するためである。
次に、図９に示すように、レーザリフトオフ（ＬＬＯ：Laser Lift Off）法を用いて半導体構造２０と成長基板１０とを分離する。具体的には、照射するレーザのエネルギーを変えた２種類のレーザを下側から照射し、成長基板１０と半導体構造２０の界面近傍部を熱分解させる。本実施形態では、分離溝３０が成長基板１０に達していないので、ＬＬＯ時にレーザの照射が十分でなく熱分解できていない領域が多少あっても、素子抜けが生じる可能性は低く、再現性よく成長基板１０を除去することができる。また、必ずしも成長基板１０と半導体構造２０の界面の全域にレーザを照射する必要がないので、量産性も向上できる。なお、図１〜図８では成長基板１０が下になるように図示しているが、図９〜図１２では便宜的に成長基板１０が上になるように図示している。
＜素子分離工程＞
次に、図１０に示すように、ウエハの下側（図１０の上側）から分離溝３０の底部に達するようにウエハの一部を除去して、ウエハを複数の発光素子１０００に分離する。本実施形態では、半導体構造２０と成長基板１０とを分離した後に、半導体構造２０の下側から分離溝３０の底部に達するように半導体構造２０の一部を除去している。半導体構造２０の一部を除去する方法としては、機械研磨、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）などを用いることができる。特に、ＣＭＰによれば、より平坦な面が得られると共に、素子にダメージを与えにくい。なお、分離溝３０が成長基板１０に達する深さで形成されている場合は、半導体構造２０と成長基板１０とを分離せず、機械研磨、化学機械研磨等により成長基板１０の一部を除去することで発光素子１０００を得ることができる。分離溝３０の底部に達するようにウエハの一部を除去することにより、側面全域に誘電体多層膜５２が形成された発光素子１０００を得ることができる。
次に、図１１に示すように、半導体構造２０の露出した面（ｎ型半導体２３）に対して、ＩＣＰ−ＲＩＥ等のドライエッチング、または強アルカリ水溶液によるウェットエッチングを行い、ｎ型半導体２３の表面を粗面化処理する。この粗面化処理により、光取り出し効率が向上し、光出力が増大する。本実施形態では、粗面化処理の前に、ウエハの上側で露出した絶縁膜５１、誘電体多層膜５２、及び金属膜５３の一部に第２保護膜７２を設けている。これにより、粗面化処理を行う際に、誘電体多層膜５２や金属膜５３を保護することができる。なお、誘電体多層膜５２や金属膜５３を構成する材料が、エッチングの溶液に対して耐性を持つ場合は、第２保護膜７２を設けずに粗面化処理を行ってもよい。
次に、図１２に示すように、成長基板１０が形成されていた側（支持基板１１０と反対の側）の全体を第３保護膜７３で保護する。
その後、分離溝３０に充填された接着樹脂９０を、発光面側から剥離層１００に達するようにエッチングにより除去する。これにより、支持基板１１０除去工程において、剥離層１００を除去するだけで、支持基板１１０から各素子を分離できる。
図１４に、図１２に示される状態を発光面側から視た図を示す。ここで、図１２は図１４のＸ−Ｘにおける断面図であり、図１〜図１１も各工程におけるこれに相当する部分の断面図である。図１４に示すように、各発光素子１０００には、発光面側から見て半導体構造２０の周囲を囲むように反射膜５０が設けられている。これにより、光の反射を効率よく行うことができる。なお、図１４においては、理解を容易にするために、第１保護膜７１及び第２保護膜７２を図示していない。
さらに、図１２を実装面側から視た状態を図１５に示す。図１５に示すように、各発光素子１０００には、半導体構造２０の側面だけでなく、その上面であってｎ電極４２の一部と中間電極４３の一部を除く領域に、反射膜５０が設けられている。これにより、光の反射を効率よく行うことができる。なお、図１５においては、理解を容易にするため、反射膜５０そのものについては図示しておらず、反射膜５０が形成される領域をハッチングで示している。
次に、支持基板１１０から発光素子１０００を分離する。具体的には、素子分離工程の後に、感光性樹脂に光を照射して、各素子から支持基板１１０を除去することができる。支持基板１１０を除去した後、発光素子１０００上に残っている接着樹脂９０をエッチングにより除去する。これにより、基板及び支持基板１１０のない発光素子１０００が得られる。ただし、支持基板１１０を有した発光素子１０００とすることも可能であることは言うまでもない。なお、本明細書における発光素子１０００は発光ダイオード（ＬＥＤ：Light emitting diode）である。
発光素子１０００は、縦方向の最大長さＨ（図１２の上下方向の長さ）が横方向の最大長さＷ（図１２の左右方向の長さ）に対して０．１倍〜０．５倍、より好ましくは０．２倍〜０．４倍とすることができる。つまり、従来の発光素子に比べて、横方向の最大長さＷに対して縦方向の最大長さＨが占める割合を大きくすることができる。これにより、側面における光反射の影響が大きくなるため、光取り出し向上の効果がより顕著となる。
＜実施例１＞
本実施例は、図１〜図１３に示した発光素子１０００に対応するものである。以下、図１〜図１３を参照して実施例の発光素子について説明する。
まず、サファイアからなる成長基板１０上に、それぞれが窒化物半導体からなるｎ型半導体２３、活性層２２、ｐ型半導体２１を順に積層した半導体構造２０を形成したウエハを準備した（図１参照）。その後、ウエハの上側から成長基板１０に達しない深さの底部を有する分離溝３０を形成した（図２参照）。このとき、分離溝３０は、上側から下側に向かうにつれて徐々に外側へ挟まった形状（分離溝３０の底部と半導体構造２０の側とがなす傾斜角度が約１０５°）となるように形成した。さらに、ウエハの上側からｎ型半導体２３が露出するように半導体構造２０の一部を除去した（図３参照）。
次に、ｐ型半導体２１から上側に向かって順に、酸化インジウムスズからなるｐ電極４１、ｐ電極４１に部分的に設けられたチタン／ロジウムからなる中間電極４３を形成した
（図３参照）。また、ｎ型半導体２３の上側にチタン／ロジウムからなるｎ電極４２を形成した（図３参照）。
その後、分離溝３０を含むウエハの上側に、活性層からの光を反射する反射膜５０を形成した（図４参照）。具体的にはまず、酸化ケイ素よりなる絶縁膜５１（設計膜厚３００ｎｍ）をＡＬＤにより形成した。次に、絶縁膜５１上に酸化チタン（設計膜厚４９．５ｎｍ）及び酸化ケイ素（設計膜厚８６．２ｎｍ）をＡＬＤにより３ペア積層して誘電体多層膜５２を形成した。さらに、誘電体多層膜５２上にチタンよりなる金属膜５３（設計膜厚３００ｎｍ）をスパッタ法により形成した。
ここで、本明細書でいう設計膜厚について酸化ケイ素を例にとって説明する。ＡＬＤの場合は、まず、一平面を有する基台上に所定の回数だけ反応させることにより酸化ケイ素を形成する。次に、実際に行った反応回数と実際に得られた酸化ケイ素の膜厚との関係に基づいて、所望の膜厚の酸化ケイ素を得るためには何回の反応が必要かを決定する。そして、実際にその回数だけ反応させた場合は、その反応回数に対応する所望の膜厚の酸化ケイ素が得られるものと想定している。つまり、ＡＬＤの場合は、反応回数から想定される膜厚を設計膜厚と呼んでいる。一方、スパッタの場合は、まず、一平面を有する基台上に所定の時間だけ反応させることにより酸化ケイ素を形成する。次に、実際に行った反応時間と実際に得られた酸化ケイ素の膜厚との関係に基づいて、所望の膜厚の酸化ケイ素を得るためにはどのくらいの時間の反応が必要かを決定する。そして、実際にその時間だけ反応させた場合は、その反応時間に対応する所望の膜厚の酸化ケイ素が得られるものと想定している。つまり、スパッタの場合は、反応時間から想定される膜厚を設計膜厚と呼んでいる。また、ＡＬＤの場合もスパッタの場合も、本明細書でいう設計膜厚は一平面上に酸化ケイ素等を成長させたときの膜厚を想定しており、異なる角度を有する異なる面に同時に酸化ケイ素等を形成させたときの膜厚は想定していない。
次に、ｐ電極４１及びｎ電極４２の上側に形成されている反射膜５０をエッチングにより部分的に除去して第１開口部６０ａを形成した（図５参照）。次に、金属膜５３を覆うように酸化ケイ素よりなる第１保護膜７１をＣＶＤにより形成した。そして、反射膜５０及び第１保護膜７１をｐ電極４１及びｎ電極４２がそれぞれ露出するように部分的に除去し、第１開口部６０ａよりも外形が小さい第２開口部６０ｂを形成した（図６参照）。次に、ｐ電極４１の上側にはチタン／ロジウム／金／チタンよりなるｐパッド８１を形成し、ｎ電極４２の上側にはチタン／ロジウム／金／チタンよりなるｎパッド８２を形成した
（図７参照）。その後、サファイアからなる支持基板１１０に剥離層１００となる感光性樹脂層と接着樹脂９０となるエポキシ樹脂を順に形成して、半導体構造２０がエポキシ樹脂に埋没するようにウエハの上側と支持基板１１０とを貼り合わせた（図８参照）。
次に、ＬＬＯ法を用いて半導体構造２０と成長基板１０とを分離した（図９参照）。その後、ＣＭＰを用いて半導体構造２０の下側から分離溝３０の底部に達するまで半導体構造２０の一部を除去した（図１０参照）。
次に、半導体構造２０の下側であって露出したｎ型半導体２３にウェットエッチングによる粗面処理を施した（図１１参照）。次に、成長基板１０が形成されていた側の全体（粗面処理を施したｎ型半導体２３、半導体構造２０の下側であって露出した反射膜５０、及び第１保護膜７１）に第３保護膜７３を形成した。その後、分離溝３０に充填された接着樹脂９０を発光面側から剥離層１００に達するようにエッチングにより除去した（図１２参照）。その後、剥離層１００に光を照射して、各素子から支持基板１１０を除去した
（図１２参照）。以上のようにしてピーク波長４５９ｎｍの発光素子を作製した。
＜実施例２＞
実施例２では、ピーク波長が５２２ｎｍとなるように半導体構造２０を構成した。また、誘電体多層膜を構成する酸化チタンの設計膜厚を５８．５ｎｍとし、酸化ケイ素の設計膜厚を９８．２ｎｍとして、３ペア形成した。なお、誘電体多層膜５２の各層の膜厚は、発光素子のピーク波長を考慮して決定した。本実施例のそれ以外の構成については実施例１と実質的に同様である。
＜比較例１＞
比較例１は、実施例１の誘電体多層膜をスパッタ法により形成した以外は実施例１と実質的に同様である。
＜比較例２＞
比較例２は、実施例２の誘電体多層膜をスパッタ法により形成した以外は実施例２と実質的に同様である。
＜評価＞
実施例１で得られた発光素子は比較例１に比較して輝度が約５０％上昇し、実施例２で得られた発光素子は比較例２に比較して輝度が約３０％上昇した。比較例１に対する実施例１の輝度の上昇率と、比較例２に対する実施例２の輝度の上昇率と、は異なるものの、いずれの実施例も比較例に比較して輝度を大幅に向上させることができた。これは、各比較例ではスパッタを用いたことにより発光素子の上方と側方で誘電体多層膜の膜厚が異なってしまうのに対して、各実施例ではＡＬＤを用いたことにより発光素子の上方と側方の両方に（つまり、ウエハの上側全域）にある程度高い精度で一定の膜厚の誘電体多層膜が形成できたためと考えられる。
１０００…発光素子
１０…成長基板
２０…半導体構造
２１…ｐ型半導体
２２…活性層
２３…ｎ型半導体
３０…分離溝
４１…ｐ電極
４２…ｎ電極
４３…中間電極
５０…反射膜
５１…絶縁膜
５２…誘電体多層膜
５２ａ…高屈折率材質層
５２ｂ…低屈折率材質層
５３…金属膜
６０ａ…第１開口部
６０ｂ…第２開口部
７１…第１保護膜
７２…第２保護膜
７３…第３保護膜
８１…ｐパッド
８２…ｎパッド
９０…接着樹脂
１００…剥離層
１１０…支持基板
Ｗ…発光素子の横方向の最大長さ
Ｈ…発光素子の縦方向の最大長さ

Claims (8)

  1. 成長基板と、前記成長基板上に設けられた半導体構造と、を有し、前記成長基板側を下側とし、前記半導体構造側を上側とするウエハを準備する工程と、
    前記ウエハの上側から、前記成長基板に達しないように底部を有する分離溝を形成する工程と、
    前記半導体構造の上側にｐ電極及びｎ電極を形成する工程と、
    前記分離溝を含む前記ウエハの上側に、原子層堆積法により誘電体多層膜を形成する工程と、
    前記ウエハの下側から前記分離溝の底部に達するように前記ウエハの一部を除去することにより、前記ウエハを複数の発光素子に分離しつつ、前記誘電体多層膜の一部を前記半導体構造から露出させる工程と、
    前記ウエハの一部を除去する工程により前記半導体構造から露出した前記誘電体多層膜に第２保護膜を形成する工程と、
    前記第２保護膜を形成する工程の後、前記半導体構造を粗面化処理する工程と、を含むことを特徴とする発光素子の製造方法。
  2. 成長基板と、前記成長基板上に設けられた半導体構造と、を有し、前記成長基板側を下側とし、前記半導体構造側を上側とするウエハを準備する工程と、
    前記ウエハの上側から、前記成長基板に達するように底部を有する分離溝を形成する工程と、
    前記半導体構造の上側にｐ電極及びｎ電極を形成する工程と、
    前記分離溝を含む前記ウエハの上側に、原子層堆積法により誘電体多層膜を形成する工程と、
    前記ウエハの下側から前記分離溝の底部に達するように前記ウエハの一部を除去することにより、前記ウエハを複数の発光素子に分離しつつ、前記誘電体多層膜の一部を前記成長基板から露出させる工程と、
    前記ウエハの一部を除去する工程により前記成長基板から露出した前記誘電体多層膜に第２保護膜を形成する工程と、
    前記第２保護膜を形成する工程の後、前記半導体構造を粗面化処理する工程と、を含むことを特徴とする発光素子の製造方法。
  3. 前記ｐ電極及びｎ電極を形成する工程の後であって、前記誘電体多層膜を形成する工程の前に、
    前記分離溝を含む前記ウエハの上側に絶縁膜を形成する工程を含むことを特徴とする請求項１又は２に記載の発光素子の製造方法。
  4. 前記誘電体多層膜を形成する工程の後であって、前記ウエハの一部を除去する工程の前に、
    前記誘電体多層膜の上側に金属膜を形成する工程を含むことを特徴とする請求項１から請求項３のいずれか１つに記載の発光素子の製造方法。
  5. 前記金属膜を形成する工程の後であって、前記ウエハの一部を除去する工程の前に、
    前記金属膜の上側に第１保護膜を形成する工程を含むことを特徴とする請求項４に記載の発光素子の製造方法。
  6. 前記ウエハを準備する工程において、前記成長基板と、前記成長基板側から順にｎ型半導体とｐ型半導体とを順に備える半導体構造と、を有するウエハを準備し、
    前記ｐ電極及び前記ｎ電極を形成する工程において、前記ｐ電極として透光膜を形成し、
    前記誘電体多層膜を形成する工程において、前記ｐ電極の上側に前記誘電体多層膜を形成することを特徴とする請求項１から請求項５のいずれか１つに記載の発光素子の製造方法。
  7. 前記誘電体多層膜を形成する工程の後であって、前記ウエハの一部を除去する工程の前に、
    前記ｐ電極の上側に設けられた前記誘電体多層膜を部分的に除去する工程と、
    前記ｐ電極と前記ｎ電極にそれぞれｐパッドとｎパッドとを電気的に接続して形成する工程と、を含むことを特徴とする請求項１から請求項６のいずれか１つに記載の発光素子の製造方法。
  8. 前記ウエハの一部を除去する工程は、レーザリフトオフ法により前記半導体構造と前記成長基板とを分離することを含むことを特徴とする請求項１から請求項７のいずれか１つに記載の発光素子の製造方法。
JP2020101996A 2014-06-13 2020-06-12 発光素子の製造方法 Active JP6947996B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014122211 2014-06-13
JP2014122211 2014-06-13
JP2015044181A JP6720472B2 (ja) 2014-06-13 2015-03-06 発光素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015044181A Division JP6720472B2 (ja) 2014-06-13 2015-03-06 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020141153A JP2020141153A (ja) 2020-09-03
JP6947996B2 true JP6947996B2 (ja) 2021-10-13

Family

ID=54836888

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015044181A Active JP6720472B2 (ja) 2014-06-13 2015-03-06 発光素子の製造方法
JP2020101996A Active JP6947996B2 (ja) 2014-06-13 2020-06-12 発光素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015044181A Active JP6720472B2 (ja) 2014-06-13 2015-03-06 発光素子の製造方法

Country Status (2)

Country Link
US (1) US9343617B2 (ja)
JP (2) JP6720472B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016177333A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
JP6651901B2 (ja) * 2016-02-26 2020-02-19 株式会社豊田中央研究所 半導体装置
US11177417B2 (en) * 2017-02-13 2021-11-16 Nichia Corporation Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same
JP6645486B2 (ja) 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法
US11600743B2 (en) * 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
CN110709989B (zh) 2017-03-30 2023-12-01 维耶尔公司 垂直固态装置
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
TWI813314B (zh) * 2017-06-30 2023-08-21 日商日亞化學工業股份有限公司 發光裝置
JP6597837B2 (ja) * 2017-06-30 2019-10-30 日亜化学工業株式会社 発光装置及びその製造方法
US20190237629A1 (en) * 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
US11538963B1 (en) * 2018-02-20 2022-12-27 Ostendo Technologies, Inc. III-V light emitting device having low Si—H bonding dielectric layers for improved P-side contact performance
KR102443027B1 (ko) * 2018-03-02 2022-09-14 삼성전자주식회사 반도체 발광소자
CN110797444B (zh) * 2018-08-03 2022-10-28 新世纪光电股份有限公司 发光二极管芯片与发光二极管装置
TWI688121B (zh) * 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
CN110660888B (zh) * 2019-11-08 2021-02-02 扬州乾照光电有限公司 一种发光二极管及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3503439B2 (ja) * 1997-09-11 2004-03-08 日亜化学工業株式会社 窒化物半導体素子
JP4122785B2 (ja) * 2002-01-30 2008-07-23 日亜化学工業株式会社 発光素子
CN100552997C (zh) 2002-08-01 2009-10-21 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
JP2007324576A (ja) 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
US20090200568A1 (en) * 2006-05-02 2009-08-13 Hideyoshi Horie Semiconductor light-emitting device
JP2007329464A (ja) * 2006-05-09 2007-12-20 Mitsubishi Chemicals Corp 半導体発光素子
US8163582B2 (en) * 2007-04-23 2012-04-24 Goldeneye, Inc. Method for fabricating a light emitting diode chip including etching by a laser beam
JP5305790B2 (ja) 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US8154042B2 (en) * 2010-04-29 2012-04-10 Koninklijke Philips Electronics N V Light emitting device with trenches and a top contact
JP2012195435A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
JP5023229B1 (ja) * 2011-04-27 2012-09-12 株式会社東芝 半導体発光素子の製造方法
US8497146B2 (en) * 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP5857786B2 (ja) * 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法
JP5710532B2 (ja) * 2012-03-26 2015-04-30 株式会社東芝 半導体発光装置及びその製造方法
JP2013258174A (ja) 2012-06-11 2013-12-26 Nichia Chem Ind Ltd 半導体発光素子
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench

Also Published As

Publication number Publication date
JP2020141153A (ja) 2020-09-03
US20150364643A1 (en) 2015-12-17
US9343617B2 (en) 2016-05-17
JP6720472B2 (ja) 2020-07-08
JP2016015467A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
JP6947996B2 (ja) 発光素子の製造方法
JP5057398B2 (ja) 窒化物半導体発光素子およびその製造方法
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP5012187B2 (ja) 発光装置
JP5589812B2 (ja) 半導体発光素子
JP2007335793A (ja) 半導体発光素子及びその製造方法
JP2008205005A (ja) ＧａＮ系ＬＥＤ素子
JP2007013093A (ja) 発光ダイオード
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP5729328B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6601243B2 (ja) 発光素子及びその製造方法
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2008153362A (ja) 半導体発光素子の製造方法、半導体発光素子及び発光装置
JP2015061010A (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
TWI583023B (zh) 用於一半導體發光裝置的接觸件
JP2005302803A (ja) 窒化物半導体発光素子およびその製造方法
JP6136737B2 (ja) 発光素子
JP2006237467A (ja) 半導体発光素子及びその製造方法
JP5592904B2 (ja) 半導体発光素子
JP2006269807A (ja) 半導体発光ダイオード
JP5512735B2 (ja) 窒化物半導体発光素子およびその製造方法
WO2012091007A1 (ja) 半導体発光素子
JP5974808B2 (ja) 半導体発光素子
US8803179B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6947996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150