JP5710532B2 - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP5710532B2
JP5710532B2 JP2012069504A JP2012069504A JP5710532B2 JP 5710532 B2 JP5710532 B2 JP 5710532B2 JP 2012069504 A JP2012069504 A JP 2012069504A JP 2012069504 A JP2012069504 A JP 2012069504A JP 5710532 B2 JP5710532 B2 JP 5710532B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
side metal
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012069504A
Other languages
English (en)
Other versions
JP2013201340A (ja
Inventor
杉崎　吉昭
吉昭 杉崎
小島　章弘
章弘 小島
古山　英人
英人 古山
陽介 秋元
陽介 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012069504A priority Critical patent/JP5710532B2/ja
Priority to EP12182357.9A priority patent/EP2650932B1/en
Priority to US13/601,487 priority patent/US8772810B2/en
Priority to TW101145462A priority patent/TWI560906B/zh
Publication of JP2013201340A publication Critical patent/JP2013201340A/ja
Priority to US14/293,713 priority patent/US9184361B2/en
Application granted granted Critical
Publication of JP5710532B2 publication Critical patent/JP5710532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明の実施形態は、半導体発光装置及びその製造方法に関する。
大電力を注入するＬＥＤ（Light Emitting Diode）では、高い放熱性が求められる。ＬＥＤパッケージの外形を大きくすると放熱に有利になる。また、ウェーハレベルでのパッケージングは大幅なコスト削減に有利であるが、さらに、放熱に対する要求を満足するパッケージ構造のための生産性の高い技術が求められている。
特開２０１１−７１２７３号公報
本発明の実施形態は、放熱性及び生産性に優れた半導体発光装置及びその製造方法を提供する。
実施形態によれば、半導体発光装置は、半導体層と、ｐ側電極と、ｎ側電極と、第１のｐ側金属層と、第１のｎ側金属層と、第１の絶縁層と、第２のｐ側金属層と、第２のｎ側金属層と、を備えている。前記半導体層は、第１の面と、前記第１の面の反対側の第２の面と、側面と、発光層と、を含む。前記ｐ側電極は、前記第２の面上に設けられている。前記ｎ側電極は、前記側面に設けられている。前記第１のｐ側金属層は、前記ｐ側電極上に設けられ、前記ｐ側電極と電気的に接続されている。前記第１のｎ側金属層は、第１部分と第２部分とを有し、前記半導体層の周辺領域に設けられ、前記ｎ側電極と電気的に接続されている。前記第１の絶縁層は、前記第１のｎ側金属層の前記第１部分の上に設けられている。前記第２のｐ側金属層は、前記第１のｐ側金属層上で前記第１のｐ側金属層と電気的に接続するとともに、前記第１の絶縁層を介して前記第１のｎ側金属層の前記第１部分の上に重なっている。前記第２のｎ側金属層は、前記第１のｎ側金属層の前記第２部分の上に設けられ、前記第１のｎ側金属層と電気的に接続されている。
第１実施形態の半導体発光装置の模式断面図。 第１実施形態の半導体発光装置の模式平面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第１実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置におけるチップの模式斜視図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第２実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の模式断面図。 第３実施形態の半導体発光装置の模式平面図。 実装基板及び第３実施形態の半導体発光装置の模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第３実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の模式断面図。 第４実施形態の半導体発光装置の模式平面図。 実装基板及び第４実施形態の半導体発光装置の模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第５実施形態の半導体発光装置の製造方法を示す模式断面図。 第６施形態の半導体発光装置の模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第６実施形態の半導体発光装置の製造方法を示す模式断面図。 第７施形態の半導体発光装置の模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第７実施形態の半導体発光装置の製造方法を示す模式断面図。 第８施形態の半導体発光装置の模式断面図。 第８実施形態の半導体発光装置の製造方法を示す模式断面図。 第８実施形態の半導体発光装置の製造方法を示す模式断面図。 第８実施形態の半導体発光装置の製造方法を示す模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
（第１実施形態）
図１は、第１実施形態の半導体発光装置１ａの模式断面図である。
半導体発光装置１ａは、チップ３と、チップ３よりも厚く、且つ大きな平面サイズのパッケージ部（または配線部）と、蛍光体層３５とを有する。
チップ３は、半導体層１５を含む。半導体層１５は、第１の面１５ａと、その反対側に設けられた第２の面とを有する。半導体層１５の第１の面（図１において下面）１５ａから主に光が外部に放出される。
半導体層１５は、第１の半導体層１１と第２の半導体層１２を有する。第１の半導体層１１及び第２の半導体層１２は、例えば窒化ガリウムを含む材料からなる。第１の半導体層１１は、例えば電流の横方向経路として機能するｎ型層などを含む。第２の半導体層１２は、ｐ型層と発光層（活性層）１２ａを含む。
半導体層１５の第２の面は凹凸形状に加工され、発光層１２ａの一部が除去されている。したがって、半導体層１５の第２の面は、発光層１２ａを含む（または発光層１２ａに対向する）領域４と、発光層１２ａを含まない（または発光層１２ａに対向しない）領域５とを有する。
第２の面における領域４上に、ｐ側電極１６が設けられている。ｐ側電極１６は、発光層１２ａの発光光に対して反射性を有する金属、例えば銀やアルミニウムを含む。
半導体層１５における、発光層１２ａを含まない第１の半導体層１１の側面１５ｃに、ｎ側電極１７が設けられている。ｎ側電極１７は、側面１５ｃの全面にわたって設けられ、第１の半導体層１１の周囲を連続して囲んでいる。また、ｎ側電極１７の一部は、第２の面における発光層１２ａを含まない領域５上にも設けられている。ｎ側電極１７も、発光層１２ａの発光光に対して反射性を有する金属、例えば銀やアルミニウムを含む。
第２の面における領域５と領域４との間の段差は、絶縁膜２１で覆われている。領域５上のｎ側電極１７は、絶縁膜２１で覆われている。また、ｐ側電極１６の一部も絶縁膜２１で覆われている。絶縁膜２１は、例えば、シリコン酸化膜、シリコン窒化膜などの無機膜である。
絶縁膜２１及びｐ側電極１６上には、第１のｐ側金属層２３が設けられている。第１のｐ側金属層２３は、絶縁膜２１に形成された開口を通じて、ｐ側電極１６と電気的に接続している。
第１のｐ側金属層２３は、後述するように、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２２が、第１のｐ側金属層２３と絶縁膜２１との間、および第１のｐ側金属層２３とｐ側電極１６との間に設けられている。
第１のｐ側金属層２３の側面には、絶縁膜２４が設けられている。絶縁膜２４は、第１のｐ側金属層２３の側面の全面を覆っている。絶縁膜２４は、例えば、シリコン酸化膜、シリコン窒化膜などの無機膜である。あるいは、ポリイミドのような有機絶縁膜を用いることも可能である。
ｎ側電極１７の周囲には、第１のｎ側金属層２６が設けられている。第１のｎ側金属層２６は、チップ３よりも厚く、第１のｐ側金属層２３の周囲にも設けられている。
図２（ａ）は、チップ３と第１のｎ側金属層２６との平面配置関係を表す模式平面図である。
第１のｎ側金属層２６は、半導体層１５の側面１５ｃ及びその側面１５ｃに設けられたｎ側電極１７の周囲を連続して囲んでいる。
第１のｎ側金属層２６は、後述するように、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２５が、第１のｎ側金属層２６とｎ側電極１７との間に設けられている。金属膜２５は、ｎ側電極１７の側面の全面に設けられている。第１のｎ側金属層２６は、金属膜２５を介して、ｎ側電極１７と電気的に接続されている。
第１のｎ側金属層２６と第１のｐ側金属層２３との間には絶縁膜２４が設けられ、第１のｎ側金属層２６と第１のｐ側金属層２３とは短絡していない。
第１のｎ側金属層２６の表面（図１における上面）と、第１のｐ側金属層２３の表面（図１における上面）との間には、第１の絶縁層（以下、単に絶縁層という）２７の膜厚分の段差が形成されている。すなわち、第１のｎ側金属層２６の表面は、第１のｐ側金属層２３の表面よりも、チップ３側に後退している。
絶縁層２７は、第１のｎ側金属層２６の表面上に設けられている。絶縁層２７は、例えば樹脂層である。あるいは、絶縁層２７として無機物を用いることもできる。絶縁層２７の表面と第１のｐ側金属層２３の表面とは面一な平坦面になっている。
第１のｐ側金属層２３上には、第２のｐ側金属層２９が設けられている。第２のｐ側金属層２９は、第１のｐ側金属層２３上から絶縁層２７上に広がって設けられ、第１のｐ側金属層２３よりも広い面積を有する。
第２のｐ側金属層２９は、後述するように、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２８が、第２のｐ側金属層２９と第１のｐ側金属層２３との間、及び第２のｐ側金属層２９と絶縁層２７との間に設けられている。第２のｐ側金属層２９は、金属膜２８を介して、第１のｐ側金属層２３と電気的に接続されている。
また、絶縁層２７上には、第２のｐ側金属層２９に対して離間して、第２のｎ側金属層３０が設けられている。第２のｎ側金属層３０は、半導体層１５（チップ３）の周辺領域で、第１のｎ側金属層２６上に設けられ、絶縁層２７の一部に形成された開口２７ａを通じて、第１のｎ側金属層２６と電気的に接続されている。
第２のｎ側金属層３０は、後述するように、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２８が、第２のｎ側金属層３０と第１のｎ側金属層２６との間、及び第２のｎ側金属層３０と絶縁層２７との間に設けられている。第２のｎ側金属層３０は、金属膜２８を介して、第１のｎ側金属層２６と電気的に接続されている。
第２のｐ側金属層２９において絶縁層２７に対する反対側の面上には、第３のｐ側金属層（またはｐ側金属ピラー）３１が設けられている。第３のｐ側金属層３１は、第２のｐ側金属層２９よりも厚い。あるいは、第３のｐ側金属層３１を第２のｐ側金属層２９とは別に設けずに、第２のｐ側金属層２９自体を厚くしてもよい。
第２のｎ側金属層３０において絶縁層２７に対する反対側の面上には、第３のｎ側金属層（またはｎ側金属ピラー）３２が設けられている。第３のｎ側金属層３２は、第２のｎ側金属層３０よりも厚い。あるいは、第３のｎ側金属層３２を第２のｎ側金属層３０とは別に設けずに、第２のｎ側金属層３０自体を厚くしてもよい。
また、絶縁層２７上には、第２の絶縁層として樹脂層３３が設けられている。樹脂層３３は、第２のｐ側金属層２９の周囲、第３のｐ側金属層３１の周囲、第２のｎ側金属層３０の周囲、および第３のｎ側金属層３２の周囲を覆っている。
第２のｐ側金属層２９における第３のｐ側金属層３１との接続面以外の面、および第２のｎ側金属３０における第３のｎ側金属層３２との接続面以外の面は、樹脂層３３で覆われている。また、樹脂層３３は、第３のｐ側金属層３１と第３のｎ側金属層３２との間に充填して設けられ、第３のｐ側金属層３１の側面及び第３のｎ側金属層３２の側面を覆っている。
第３のｐ側金属層３１における第２のｐ側金属層２９に対する反対側の面は、樹脂層３３で覆われずに露出され、実装基板に接合されるｐ側外部端子３１ａとして機能する。第３のｎ側金属層３２における第２のｎ側金属層３０に対する反対側の面は、樹脂層３３で覆われずに露出され、実装基板に接合されるｎ側外部端子３２ａとして機能する。
図２（ｂ）は、半導体発光装置１ａにおける実装面側の模式平面図である。ｐ側外部端子３１ａ及びｎ側外部端子３２ａの形状、位置、大きさの比率などは図示する形態に限られない。
第３のｐ側金属層３１、第３のｎ側金属層３２及び樹脂層３３のそれぞれの厚さは、半導体層１５の厚さよりも厚い。なお、第３のｐ側金属層３１及び第３のｎ側金属層３２のアスペクト比（平面サイズに対する厚みの比）は１以上であることに限らず、その比は１よりも小さくてもよい。
第３のｐ側金属層３１、第３のｎ側金属層３２及びこれらを補強する樹脂層３３は、半導体層１５を含むチップ３の支持体として機能する。したがって、半導体層１５を形成するために使用した基板を後述するように除去しても、第３のｐ側金属層３１、第３のｎ側金属層３２及び樹脂層３３を含む支持体によって、半導体層１５を安定して支持し、半導体発光装置１ａの機械的強度を高めることができる。
また、半導体発光装置１ａを実装基板に実装した状態で半導体層１５に加わる応力を、ピラー状の第３のｐ側金属層３１及び第３のｎ側金属層３２が吸収することで緩和することができる。
第１のｐ側金属層２３、第２のｐ側金属層２９および第３のｐ側金属層３１は、ｐ側外部端子３１ａとｐ側電極１６との間を電気的に接続するｐ側配線部を形成する。第１のｎ側金属層２６、第２のｎ側金属層３０および第３のｎ側金属層３２は、ｎ側外部端子３２ａとｎ側電極１７との間を電気的に接続するｎ側配線部を形成する。
それら金属層の材料としては、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性及び絶縁材料との優れた密着性が得られる。
第１の半導体層１１は、ｎ側電極１７及びｎ側配線部を介して、ｎ側外部端子３２ａと電気的に接続されている。発光層１２ａを含む第２の半導体層１２は、ｐ側電極１６及びｐ側配線部を介して、ｐ側外部端子３１ａと電気的に接続されている。
樹脂層３３は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層として、例えばエポキシ樹脂、シリコーン樹脂、フッ素樹脂などを一例として挙げることができる。
半導体層１５の第１の面１５ａ上には、蛍光体層３５が設けられている。蛍光体層３５は、保護膜３４を介して第１のｎ側金属層２６上にも設けられ、チップ３の周辺領域にも広がっている。
蛍光体層３５は、発光層１２ａの発光光（励起光）を吸収し波長変換光を発光可能な粉末または粒子状の複数の蛍光体を含む。蛍光体は、発光層１２ａの発光光および蛍光体の発光光（波長変換光）に対して透明な透明体として例えば透明樹脂に分散されている。半導体発光装置１ａは、発光層１２ａからの光と、蛍光体による波長変換光との混合光を放出可能である。
例えば、蛍光体が黄色光を発光する黄色蛍光体とすると、ＧａＮ系材料である発光層１２ａからの青色光と、蛍光体層３５における波長変換光である黄色光との混合色として、白色または電球色などを得ることができる。あるいは、蛍光体層３５は、複数種の蛍光体（例えば、赤色光を発光する赤色蛍光体と、緑色光を発光する緑色蛍光体）を含む構成であってもよい。
第１の面１５ａには、フロスト処理により微細凹凸が形成され、光取り出し効率の向上が図られている。第１のｎ側金属層２６における絶縁層２７とは反対側の面（図１において下面）には、上記フロスト処理時の保護膜（絶縁膜）３４が形成されている。また、保護膜３４は、ｎ側電極１７における第１の面１５ａ側の端部、および金属膜２５における第１の面１５ａ側の端部も覆って保護している。
実施形態の半導体発光装置１ａによれば、ｎ側電極１７を半導体層１５の側面１５ｃに設けている。このため、第２の面におけるｐ側電極１６の被覆率を大きくできる。結果として、ｐ側電極１６が設けられる領域である発光層１２ａを含む領域４の面積を大きくでき、チップ３の平面サイズの小型化を図りつつ、大きな発光面の確保が可能になる。チップサイズの小型化はコスト低減をもたらす。
半導体層１５の第２の面上には、第２の面のほぼ全面を覆う第１のｐ側金属層２３が設けられている。第１のｐ側金属層２３上には、第１のｐ側金属層２３よりも広い面積で第２のｐ側金属層２９が設けられ、第２のｐ側金属層２９上には第１のｐ側金属層２３よりも広い面積で第３のｐ側金属層３１が設けられている。
発光層１２ａで発生した熱は、ｐ側電極１６、金属膜２２、第１のｐ側金属層２３、金属膜２８、第２のｐ側金属層２９及び第３のｐ側金属層３１を含むｐ側の金属体（配線部）を伝導し、さらに、はんだ等によって実装基板と接合されるｐ側外部端子３１ａから実装基板へと放熱される。前記ｐ側金属体（配線部）は、チップ３よりも広い面積で且つ厚く第２の面上に設けられているため、高い放熱性が得られる。
また、発光層１２ａで発生した熱は、ｎ側電極１７、金属膜２５、第１のｎ側金属層２６、金属膜２８、第２のｎ側金属層３０及び第３のｎ側金属層３２を含むｎ側の金属体（配線部）を伝導し、さらに、はんだ等によって実装基板と接合されるｎ側外部端子３２ａから実装基板へと放熱される。この放熱経路は、チップ３の周囲に設けられチップ３よりも面積が広く厚い第１のｎ側金属層２６を含む。したがって、チップ３の側面側からの放熱性も高い。
チップ３における主たる光取り出し面である第１の面１５ａ以外の第２の面及び側面が、チップ３よりも体積の大きい、すなわち熱容量の大きい金属体で囲まれている。したがって、過渡的、瞬間的な加熱に対しても高い信頼性を有する。なおかつ、そのような金属体でチップ３を補強した構造が得られ、半導体発光装置１ａは機械的強度にも優れる。
次に、図３（ａ）〜図１５を参照して、第１実施形態の半導体発光装置１ａの製造方法について説明する。
図３（ａ）は、基板１０の主面上に、第１の半導体層１１及び第２の半導体層１２を含む半導体層１５が形成されたウェーハの断面を表す。基板１０の主面上に第１の半導体層１１が形成され、その第１の半導体層１１の上に第２の半導体層１２が形成される。
例えば、窒化ガリウム系材料からなる第１の半導体層１１及び第２の半導体層１２は、サファイア基板上にＭＯＣＶＤ（metal organic chemical vapor deposition）法でエピタキシャル成長させることができる。
第１の半導体層１１は、下地バッファ層、ｎ型ＧａＮ層を含む。第２の半導体層１２は、発光層１２ａ、ｐ型ＧａＮ層を含む。発光層１２ａは、青、紫、青紫、近紫外、紫外光などを発光するものを用いることができる。
基板１０上に半導体層１５を形成した後、図示しないレジストを用いた例えばＲＩＥ（Reactive Ion Etching）で、第２の半導体層１２を選択的に除去して、図３（ｂ）に示すように、第１の半導体層１１を選択的に露出させる。第１の半導体層１１が露出された領域５は発光層１２ａを含まない。
また、図示しないレジストマスクを用いた例えばＲＩＥで、半導体層１５を貫通し基板１０に達する溝３６を形成する。溝３６は、ウェーハ状態の基板１０上で例えば格子状の平面パターンで形成される。半導体層１５は、溝３６によって基板１０上で複数に分離される。溝３６に、半導体層１５（第１の半導体層１１）の側面１５ｃが露出する。
なお、半導体層１５を複数に分離する工程は、以下に説明するｐ側電極１６及びｎ側電極１７を形成した後に行ってもよい。
半導体層１５の第２の面における発光層１２ａを含む領域４上（第２の半導体層１２の表面上）には、図３（ｃ）に示すように、ｐ側電極１６が形成される。
溝３６に露出する半導体層１５の側面１５ｃには、ｎ側電極１７が形成される。ｎ側電極１７は、溝３６を埋めない。
第２の面において、ｐ側電極１６及びｎ側電極１７が形成されていない面には、絶縁膜２１が形成される。ｐ側電極１６上の絶縁膜２１の一部は開口される。その後、熱処理により、ｐ側電極１６及びｎ側電極１７を半導体層１５にオーミックコンタクトさせる。
図３（ｃ）において基板１０上の露出部には、図４（ａ）に示す金属膜２２がコンフォーマルに形成される。金属膜２２は、発光層１２ａの発光光に対して反射性を有する金属、例えばアルミニウムを含む。したがって、第２の面側において、ｐ側電極１６とｎ側電極１７との間にも反射メタルが設けられ、ｐ側電極１６とｎ側電極１７との間から第２の面側に向かう光を第１の面１５ａ側に向けて反射させることができる。
そして、その金属膜２２上にレジスト３７を選択的に形成し、金属膜２２を電流経路としたＣｕ電解メッキを行う。レジスト３７は、溝３６内及び溝３６上に形成される。
この電解メッキにより、金属膜２２上に第１のｐ側金属層２３が形成される。第１のｐ側金属層２３は、絶縁膜２１に形成された開口を通じて、ｐ側電極１６と接続される。
次に、レジスト３７を除去し、さらに、図４（ｂ）に示すように、シードメタルとして使った金属膜２２の露出部を除去する。これにより、金属膜２２を通じたｐ側電極１６とｎ側電極１７との接続が分断される。
次に、例えばＣＶＤ（Chemical Vapor Deposition）法で、露出部の全面に、図４（ｃ）に示す絶縁膜２４をコンフォーマルに形成した後、溝３６内の絶縁膜２４を除去する。ｎ側電極１７は露出され、第１のｐ側金属層２３の上面及び側面は絶縁膜２４で覆われている。
次に、図５（ａ）に示すように、絶縁膜２４の上面に、支持体として例えば樹脂製のフィルム（またはシート）３８を貼り付ける。そして、図５（ｂ）に示すように、基板１０上のチップ３から選択された対象チップ３を基板１０上から除去して、フィルム３８に移す。基板１０から除去されたチップ３は、第１のｐ側金属層２３を介してフィルム３８に支持される。
基板１０がサファイア基板の場合、レーザーリフトオフ法によって、基板１０とチップ３とを分離することができる。図５（ｂ）に示すように、基板１０の裏面側から対象チップ３の第１の半導体層１１に向けてレーザ光Ｌが照射される。レーザ光Ｌは、基板１０に対して透過性を有し、第１の半導体層１１に対しては吸収領域となる波長を有する。
レーザ光Ｌが基板１０と第１の半導体層１１との界面に到達すると、その界面付近の第１の半導体層１１はレーザ光Ｌのエネルギーを吸収して分解する。例えばＧａＮ系材料の第１の半導体層１１はガリウム（Ｇａ）と窒素ガスに分解する。この分解反応により、基板１０と第１の半導体層１１との間に微小な隙間が形成され、基板１０と第１の半導体層１１とが分離する。
第１のｐ側金属層２３は、発光層１２ａを含む領域４の全面を覆い、半導体層１５の第２の面のほぼ全面にわたって設けられている。したがって、半導体層１５が、第１のｐ側金属層２３によって支持され、機械的に補強されている。
このため、基板１０がなくなっても、半導体層１５は安定して支持される。また、第１のｐ側金属層２３を形成する金属（例えばＣｕ）は、ＧａＮ系材料の半導体層１５に比べて柔軟な材料である。そのため、基板１０上に半導体層１５を形成するエピタキシャル成長時に発生した大きな内部応力が、基板１０の剥離時に一気に開放されても、半導体層１５が破壊されることを回避できる。
次に、図６（ａ）に示すように、フィルム３８の表面上に、メッキのシードメタルとして機能する金属膜２５を形成する。金属膜２５は、第１の面１５ａからｎ側電極１７の側面及び絶縁膜２４の側面を経てフィルム３８表面に至るまでの露出面全面に形成される。
そして、金属膜２５を電流経路としたＣｕ電解メッキを行う。これにより、図６（ｂ）に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。第１のｎ側金属層２６は、チップ３の周辺および第１の面１５ａ上に形成される。第１のｎ側金属層２６の表面（図６（ｂ）における下面）は、必要に応じて研削され、図７（ａ）に示すように平坦化される。
第１のｎ側金属層２６の形成後、図７（ａ）に示すように、フィルム３８が剥離される。フィルム３８の剥離により、金属膜２５及び絶縁膜２４の表面が露出する。
そして、金属膜２５及び第１のｎ側金属層２６をエッチバックして、図７（ｂ）に示すように、第１のｐ側金属層２３の表面及び絶縁膜２４の表面を、第１のｎ側金属層２６の表面よりも突出させて、第１のｐ側金属層２３の表面及び絶縁膜２４の表面と、第１のｎ側金属層２６の表面との間に段差を形成する。
そして、その段差を被覆するように、絶縁膜２４の表面上および第１のｎ側金属層２６の表面上に、絶縁層２７を形成する。
次に、例えばＣＭＰ（Chemical Mechanical Polishing）法で、絶縁膜２４の表面上の絶縁層２７及び絶縁膜２４を除去して、図８（ａ）に示すように第１のｐ側金属層２３の表面を露出させる。第１のｎ側金属層２６の表面上には絶縁層２７が残される。
以上説明したプロセスによれば、第１のｐ側金属層２３を絶縁層２７から露出させるための開口アライメントが不要である。
次に、図８（ｂ）に示すように、チップ３の周辺領域上の絶縁層２７に選択的に開口２７ａを形成して、第１のｎ側金属層２６の一部を露出させる。
次に、図９（ａ）に示すように、開口２７ａ内、絶縁層２７の表面上および第１のｐ側金属層２３の表面上に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、レジスト３９を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。
これにより、金属膜２８上に、第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。第２のｐ側金属層２９は、第１のｐ側金属層２３上からチップ３の周辺領域の絶縁層２７上にまで広がって形成される。第２のｎ側金属層３０は、第２のｐ側金属層２９が広がる周辺領域とはチップ３を挟んだ反対側の周辺領域上に設けられる。
第２のｐ側金属層２９は、第１のｐ側金属層２３上の金属膜２８を介して、第１のｐ側金属層２３と電気的に接続される。第２のｎ側金属層３０は、開口２７ａ内に形成された金属膜２８を介して、第１のｎ側金属層２６と電気的に接続される。
次に、図９（ｂ）に示すように、レジスト４０を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。
これにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
次に、レジスト４０を除去し、さらに、図１０に示すように、シードメタルとして使った金属膜２８の露出部を除去する。これにより、金属膜２８を通じた、第２のｐ側金属層２９と第２のｎ側金属層３０との接続、および第３のｐ側金属層３１と第３のｎ側金属層３２との接続が分断される。
次に、絶縁層２７上に、図１１に示す樹脂層３３を形成する。樹脂層３３は、絶縁層２７、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図１１における下面）を研削して、図１２に示すように、第１の面１５ａ上の金属膜２５を露出させ、さらにその金属膜２５を除去して第１の面１５ａを露出させる。
次に、図１３に示すように、第１のｎ側金属層２６の表面上および第１の面１５ａ上に保護膜３４を形成し、第１の面１５ａ上の保護膜３４は除去される。
露出された第１の面１５ａは洗浄された後、図１４に示すように、凹凸を形成するフロスト処理が行われる。第１の面１５ａに微小凹凸を形成することで、光取り出し効率を向上できる。
フロスト処理は例えば強塩基が使われる。銅（Ｃｕ）と銀（Ａｇ）は強塩基に対して耐腐食性を有する。したがって、第１のｎ側金属層２６及び金属膜２５に銅を、ｎ側電極１７に銀を使えば、保護膜３４は形成しなくてもよい。ｎ側電極１７に、強塩基によって腐食してしまうアルミニウムを使用する場合には、保護膜３４によってアルミニウムを強塩基から保護する必要がある。
フロスト処理の後、図１５に示すように、第１の面１５ａ上、および第１のｎ側金属層２６上に、蛍光体層３５が形成される。
樹脂層３３の表面は研削され、図１に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
チップ３がフィルム３８に移されるまでの工程は、ウェーハ状態の基板１０上の複数のチップ３に対して一括して同時に行われる。
基板１０からフィルム３８に移される対象チップ３は、図５（ｂ）では１つか表されないが、複数の対象チップ３が基板１０からフィルム３８へ移される。そして、チップ３がフィルム３８に移された後の工程は、フィルム３８上の複数のチップ３に対して一括して同時に行われる。
そして、図６（ｂ）において第１のｎ側金属層２６を形成した後は、その第１のｎ側金属層２６を介して複数のチップ３をウェーハとして扱える。したがって、フィルム３８が除去された後の工程も、ウェーハ状態の複数のチップ３に対して一括して同時に行われる。
そして、チップ３とチップ３との間の位置で、樹脂層３３、絶縁層２７、第１のｎ側金属層２６、保護膜３４および蛍光体層３５を切断（ダイシング）して、図１に示す半導体発光装置１ａに個片化する。
ダイシング領域には、半導体層１５は設けられず、例えばＧａＮ系の半導体層１５よりも柔軟性がある樹脂と金属が設けられている。このため、ダイシング時に半導体層１５が受けるダメージを回避することができる。
ダイシングされる前までの前述した各工程は、ウェーハ状態で一括して行われる。したがって、ダイシング後に、個々のチップ３ごとに、支持体の形成、配線部の形成、放熱体の形成、およびチップ３の保護を行う必要がなく、大幅な生産コストの低減が可能になる。
チップ３自体は基板１０上でのウェーハ工程で製造でき、パッケージ部（配線部）の構造及びプロセスに依存せずに、小型化することができる。したがって、チップコストを低減できる。そして、チップサイズは小さくしつつも、チップ３を基板１０から別の支持体（フィルム３８）に移し替えて前述した工程を進めることで、高い放熱性及び機械的強度を与えるパッケージ部（配線部）を実現できる。
複数のチップ３を基板１０からフィルム３８に移したときに、フィルム３８上での各チップ３８の位置が所望の位置から多少ずれても、図８（ｂ）の工程で絶縁層２７に形成する開口２７ａの位置を第１のｐ側金属層２３から十分に離すことで、ｐ側とｎ側とを短絡させることなく配線部を形成することができる。
したがって、基板１０上からフィルム３８上に複数のチップ３を最整列させるにあたっては、高い位置精度は要求されず、生産性が高く低コストな方法を選択することができる。
ここで比較例として、ｎ側電極を第２の面に設けて、第２の面上でｎ側電極と上層の金属層とをコンタクトさせた構造では、同じ第２の面上に設けられるｐ側電極やｐ側金属層の存在が制約となり、大きなコンタクト面積の確保は困難である。
これに対して実施形態によれば、ｎ側電極１７を半導体層１５の側面１５ｃに形成することで、チップ３及びｐ側の配線部と重ならないチップ３の周辺領域で、ｎ側電極１７を上層の金属層３０とコンタクトさせることができる。このことも、ｎ側電極１７側からの放熱性を高くする。
すなわち、実施形態によれば、チップ３を小型化しつつ、放熱性及び機械的強度に優れた構造を高い生産性で実現でき、低コスト及び高信頼性の半導体発光装置１ａを提供することができる。
以下、他の実施形態について説明する。第１実施形態と同じ要素には同じ符号を付し、その詳細な説明は省略する。
（第２実施形態）
図１６は、第２実施形態の半導体発光装置１ｂの模式断面図である。
半導体発光装置１ｂは、複数のチップ３と、チップ３よりも厚く、且つ大きな平面サイズのパッケージ部（または配線部）と、蛍光体層３５とを有する。
図１７（ａ）及び（ｂ）は、半導体発光装置１ｂが含む複数のチップ３の模式斜視図である。図１７（ａ）には、例えば４つのチップ３を示す。あるいは、図１７（ｂ）に示すように、半導体発光装置１ｂは、さらに多くのチップ３を含んでいてもよい。
それぞれのチップ３は、第１の面１５ａ、第２の面、側面１５ｃおよび発光層１２ａを含む半導体層１５を有する。複数の半導体層１５は、溝３６によって互いに分離されている。溝３６は、例えば格子状の平面パターンで形成されている。
溝３６の側面にｎ側電極１７が形成されている。すなわち、溝３６を挟んで他の半導体層１５に隣り合う側面１５ｃに、ｎ側電極１７が形成されている。分割された各半導体層１５のすべての側面１５ｃにｎ側電極１７が設けられている。このため、半導体層１５の外側の側面だけにｎ側電極１７を設ける場合に比べて、半導体発光装置１ｂにおけるｎ側電極１７の総面積が大きくなり、ｎ側電極１７のコンタクト抵抗を低減することができる。
複数の半導体層１５間で側面１５ｃに設けられたｎ側電極１７どうしは、溝３６の底部でつながっている。したがって、複数の半導体層１５間で側面１５ｃに設けられたｎ側電極１７どうしが電気的に接続されている。
これにより、各チップ３への電流分布を均一にすることができる。また、各チップ３の側面の熱抵抗を低くでき、各チップ３の放熱性を高めることができる。
電流密度を上げていくと、平面視において内側への電流供給が困難になりやすい。これに対して、本実施形態によれば、半導体層１５を微細に分割し、分割された各半導体層１５の側面１５ｃに設けたｎ側電極１７を利用して内側まで電流を供給できる。
ウェーハ状態でのリソグラフィにより、微細な溝３６を形成することができるため、溝３６を形成することによる発光面積の損失は最小限に抑えられる。
第１のｐ側金属層２３、第２のｐ側金属層２９および第３のｐ側金属層３１は、複数のチップ３上で、複数のチップ３を含む領域に連続して広がり、複数のチップ３を一体に補強している。
次に、図１８（ａ）〜図３０を参照して、第２実施形態の半導体発光装置１ｂの製造方法について説明する。
前述した図３（ｃ）に示す工程までは、第１実施形態と同様に進められる。ただし、第２実施形態では、図１８（ａ）に示すように、溝３６内の絶縁膜２１は除去せずに残しておく。
その後、図１８（ｂ）に示すように、基板１０上の露出部に金属膜２２を形成した後、その金属膜２２上にレジスト３７を選択的に形成し、金属膜２２を電流経路としたＣｕ電解メッキを行う。
この電解メッキにより、金属膜２２上に第１のｐ側金属層２３が形成される。第１のｐ側金属層２３は、複数のチップ３に対して共通に連続して一体に形成される。第１のｐ側金属層２３は、絶縁膜２１に形成された開口を通じて、それぞれのチップ３のｐ側電極１６と接続される。
次に、レジスト３７を除去し、さらに、図１９（ａ）に示すように、シードメタルとして使った金属膜２２の露出部を除去する。
次に、例えばＣＶＤ法で、露出部の全面に、絶縁膜２４をコンフォーマルに形成した後、図１９（ｂ）に示すように第１のｐ側金属層２３で連結された部分の外側にある溝３６’内の絶縁膜２１と絶縁膜２４を除去し、図２０（ａ）に示すように、絶縁膜２４の上面に、支持体として例えば樹脂製のフィルム（またはシート）３８を貼り付ける。
そして、図２０（ｂ）に示すように、基板１０上のチップ３から選択された対象チップ３を基板１０上から除去して、フィルム３８に移す。基板１０から除去されたチップ３は、第１のｐ側金属層２３を介してフィルム３８に支持される。
基板１０がサファイア基板の場合、レーザーリフトオフ法によって、基板１０とチップ３とを分離することができる。
複数のチップ３が連続した一体の第１のｐ側金属層２３で補強されているため、複数チップ３をあたかも１チップのように処理できる。また、チップ３が分割された状態で共通の第１のｐ側金属層２３で支持されているため、同サイズのひとつながりのチップの場合よりもチップ３にかかる応力を緩和できる。
次に、図２１（ａ）に示すように、フィルム３８上の露出部に金属膜２５を形成した後、その金属膜２５を電流経路としたＣｕ電解メッキを行う。
これにより、図２１（ｂ）に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。第１のｎ側金属層２６は、チップ３の周辺および第１の面１５ａ上に形成される。
第１のｎ側金属層２６の形成後、図２２（ａ）に示すように、フィルム３８が剥離される。フィルム３８の剥離により、金属膜２５及び絶縁膜２４の表面が露出する。
そして、金属膜２５及び第１のｎ側金属層２６をエッチバックして、図２２（ｂ）に示すように、第１のｐ側金属層２３の表面及び絶縁膜２４の表面を、第１のｎ側金属層２６の表面よりも突出させて、第１のｐ側金属層２３の表面及び絶縁膜２４の表面と、第１のｎ側金属層２６の表面との間に段差を形成する。
そして、その段差を被覆するように、絶縁膜２４の表面上および第１のｎ側金属層２６の表面上に、絶縁層２７を形成する。
次に、例えばＣＭＰ法で、絶縁膜２４の表面上の絶縁層２７及び絶縁膜２４を除去して、図２３（ａ）に示すように第１のｐ側金属層２３の表面を露出させる。第１のｎ側金属層２６の表面上には絶縁層２７が残される。
次に、図２３（ｂ）に示すように、チップ３の周辺領域上の絶縁層２７に選択的に開口２７ａを形成して、第１のｎ側金属層２６の一部を露出させる。
次に、図２４に示すように、開口２７ａ内、絶縁層２７の表面上および第１のｐ側金属層２３の表面上に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、レジスト３９を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。
これにより、金属膜２８上に、第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。第２のｐ側金属層２９は、第１のｐ側金属層２３上からチップ３の周辺領域の絶縁層２７上にまで広がって形成される。第２のｎ側金属層３０は、第２のｐ側金属層２９が広がる周辺領域とはチップ３を挟んだ反対側の周辺領域上に設けられる。
次に、図２５に示すように、レジスト４０を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。
これにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
次に、レジスト４０を除去し、さらに、図２６に示すように、シードメタルとして使った金属膜２８の露出部を除去する。これにより、金属膜２８を通じた、第２のｐ側金属層２９と第２のｎ側金属層３０との接続、および第３のｐ側金属層３１と第３のｎ側金属層３２との接続が分断される。
次に、絶縁層２７上に、図２７に示す樹脂層３３を形成する。樹脂層３３は、絶縁層２７、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図２７における下面）を研削して、図２８に示すように、第１の面１５ａ上の金属膜２５を露出させ、さらにその金属膜２５を除去して第１の面１５ａを露出させる。
露出された第１の面１５ａは洗浄された後、図２９に示すように、凹凸を形成するフロスト処理が行われる。
フロスト処理の後、図３０に示すように、第１の面１５ａ上、および第１のｎ側金属層２６上に、蛍光体層３５が形成される。
樹脂層３３の表面は研削され、図１６に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
そして、所望の位置で、樹脂層３３、絶縁層２７、第１のｎ側金属層２６および蛍光体層３５を切断（ダイシング）して、図１６に示す半導体発光装置１ｂに個片化する。
第２実施形態によれば、チップ３が複数に分割された状態で、前述した一連の工程が進められて、複数のチップ３を含む半導体発光層１ｂが得られる。このため、チップ３にかかる機械的な応力を低減することができ、信頼性が高い。
（第３実施形態）
図３１は、第３実施形態の半導体発光装置１ｃの模式断面図である。
図３２（ａ）は、半導体発光装置１ｃにおけるチップ３、第１のｎ側金属層２６および蛍光体層３５の平面配置関係を表す模式平面図である。
図３２（ｂ）は、半導体発光装置１ｃにおける実装面側の模式平面図である。
半導体発光装置１ｃは、チップ３と、チップ３よりも厚く、且つ大きな平面サイズのパッケージ部（または配線部）と、蛍光体層３５とを有する。
第３実施形態の半導体発光装置１ｃにおいても、発光層１２ａを含まない第１の半導体層１１の側面１５ｃに、ｎ側電極１７が設けられている。ｎ側電極１７は、側面１５ｃの全面にわたって設けられ、第１の半導体層１１の周囲を連続して囲んでいる。
さらに、ｎ側電極１７の一部は、側面１５ｃから第１の面１５ａをこえて図３１において下方に突出している。後述する図４８に示すように、第１の面１５ａ上に、周囲をｎ側電極１７で囲まれた空間４３が形成され、その空間４３に蛍光体層３５が設けられる。第１の面１５ａから突出したｎ側電極１７は、第１の面１５ａ上の蛍光体層３５の周囲を連続して囲んでいる。
第１の面１５ａから突出したｎ側電極１７の周囲にも、金属膜２５を介して第１のｎ側金属層２６が設けられている。第１のｎ側金属層２６は、チップ３よりも厚く、ｎ側電極１７及び金属膜２５を介して、半導体層１５及び蛍光体層３５の周囲を連続して囲んでいる。
図３３は、第３実施形態の半導体発光装置１ｃが実装基板１００上に実装された状態の模式断面図である。
実装基板１００上には絶縁膜１０１が設けられ、その絶縁膜１０１上に配線層１０２及び１０３が設けられている。配線層１０２と配線層１０３とは、実装基板１００上で絶縁分離されている。ｐ側外部端子３１ａは、接合材として例えばはんだ１０４によって、配線層１０２に接合されている。ｎ側外部端子３２ａは、例えばはんだ１０４によって、配線層１０３に接合されている。
半導体発光装置１ｃは、ｐ側外部端子３１ａ及びｎ側外部端子３２ａを含む実装面を、実装基板１００側に向けた状態で実装される。その状態で、第１の面１５ａ及び第１の面１５ａ上の蛍光体層３５は、実装基板１００の上方に向く。
第３実施形態によれば、第１の面１５ａ上にｎ側電極１７によって囲まれた蛍光体層３５が設けられている。ｎ側電極１７として、発光層１２ａの発光光および蛍光体層３５の波長変換光に対して反射性を有する金属を用いると、チップ３の側面及び蛍光体層３５の側面からの光の漏れを回避でき、光取り出し効率が向上する。
また、実装基板表面の上方への指向性を強めた配光を実現可能であり、実装基板表面への反射板の形成などが不要となり、照明器具の光学設計が容易となり、コスト低減が図れる。
発光層１２ａで発生した熱は、図３３において矢印Ａで表されるように、第２の面側から、第１のｐ側金属層２３、金属膜２８、第２のｐ側金属層２９及び第３のｐ側金属層３１を含むｐ側の金属体（配線部）を伝導し、さらに、はんだ１０４を介して実装基板１００へと放熱される。前記ｐ側金属体（配線部）は、チップ３よりも広い面積で且つ厚く第２の面側に設けられているため、高い放熱性が得られる。
また、発光層１２ａで発生した熱は、図３３において矢印Ｂで表すように、ｎ側電極１７、金属膜２５、第１のｎ側金属層２６、金属膜２８、第２のｎ側金属層３０及び第３のｎ側金属層３２を含むｎ側の金属体（配線部）を伝導し、さらに、はんだ１０４を介して実装基板１００へと放熱される。この放熱経路は、チップ３の周囲に設けられチップ３よりも面積が広く厚い第１のｎ側金属層２６を含む。したがって、チップ３の側面側からの放熱性も高い。
次に、図３４（ａ）〜図４９を参照して、第３実施形態の半導体発光装置１ｃの製造方法について説明する。
第３実施形態では、基板４１として例えばシリコン基板上に半導体層１５が形成される。基板４１上に半導体層１５を形成した後、図示しないレジストを用いた例えばＲＩＥで、第２の半導体層１２を選択的に除去して、図３４（ａ）に示すように、第１の半導体層１１を選択的に露出させる。第１の半導体層１１が露出された領域５は発光層１２ａを含まない。
また、図示しないレジストマスクを用いた例えばＲＩＥで溝４２を形成し、半導体層１５を複数に分離する。溝４２は、半導体層１５を貫通し、基板４１の表面にも形成される。したがって、基板４１の表面に、凸部４１ａ及び凹部４１ｂが形成される。
半導体層１５の第２の面における発光層１２ａを含む領域上には、図３４（ｂ）に示すように、ｐ側電極１６が形成される。
ｎ側電極１７は、溝４２に面する半導体層１５の側面１５ｃ及び基板４１の凸部４１ａの側面に形成される。ｎ側電極１７は、溝４２内を埋めない。
第２の面において、ｐ側電極１６及びｎ側電極１７が形成されていない面には、絶縁膜２１が形成される。ｐ側電極１６上の絶縁膜２１の一部は開口される。その後、熱処理により、ｐ側電極１６及びｎ側電極１７を半導体層１５にオーミックコンタクトさせる。
次に、基板４１上の露出部に、図３５（ａ）に示す金属膜２２がコンフォーマルに形成される。そして、その金属膜２２上にレジスト３７を選択的に形成し、金属膜２２を電流経路としたＣｕ電解メッキを行う。レジスト３７は、溝４２内及び溝４２上に形成される。
この電解メッキにより、金属膜２２上に第１のｐ側金属層２３が形成される。第１のｐ側金属層２３は、絶縁膜２１に形成された開口を通じて、ｐ側電極１６と接続される。
次に、レジスト３７を除去し、さらに、図３５（ｂ）に示すように、シードメタルとして使った金属膜２２の露出部を除去する。これにより、金属膜２２を通じたｐ側電極１６とｎ側電極１７との接続が分断される。
次に、例えばＣＶＤ法で、露出部の全面に、図３６（ａ）に示す絶縁膜２４をコンフォーマルに形成した後、溝４２内の絶縁膜２４を除去する。ｎ側電極１７は露出される。
次に、図３６（ｂ）に示すように、絶縁膜２４の上面に、支持体として例えば樹脂製のフィルム（またはシート）３８を貼り付ける。
そして、基板４１の裏面を、溝４２に達するまで研削する。これにより、基板４１を介してウェーハ状につながっていたチップ３は、フィルム３８上で複数に分離される。第１の面１５ａ上におけるｎ側電極１７で囲まれた領域には、基板４１の凸部４１ａの一部が残される。
次に、複数に分離されたチップ３間の距離を拡大させる。以降で続けられるプロセスにとって、高精度なチップ３間距離は求められない。したがって、例えば伸縮性を有するフィルム３８を使い、そのフィルム３８を拡張させて、図３７に示すように、フィルム３８上に支持された複数チップ３間の距離を広げる方法を用いることができる。
あるいは、フィルム３８上からチップ３をピックアップして、別の支持体上にチップ間距離を広げて再配列してもよい。この場合でも、高精度なチップ３間距離は求められないため、高速な実装機を用いてチップ３を再配列することが可能である。
次に、図３８に示すように、フィルム３８上の露出部に、メッキのシードメタルとして機能する金属膜２５を形成する。そして、金属膜２５を電流経路としたＣｕ電解メッキを行う。
これにより、図３９に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。第１のｎ側金属層２６は、チップ３の周辺および第１の面１５ａ上に形成される。
第１のｎ側金属層２６の形成後、図４０に示すように、フィルム３８が剥離される。フィルム３８の剥離により、金属膜２５及び絶縁膜２４の表面が露出する。
そして、金属膜２５及び第１のｎ側金属層２６をエッチバックして、図４１に示すように、第１のｐ側金属層２３の表面及び絶縁膜２４の表面を、第１のｎ側金属層２６の表面よりも突出させて、第１のｐ側金属層２３の表面及び絶縁膜２４の表面と、第１のｎ側金属層２６の表面との間に段差を形成する。
そして、その段差を被覆するように、絶縁膜２４の表面上および第１のｎ側金属層２６の表面上に、絶縁層２７を形成する。
次に、例えばＣＭＰ法で、絶縁膜２４の表面上の絶縁層２７及び絶縁膜２４を除去して、図４２（ａ）に示すように第１のｐ側金属層２３の表面を露出させる。第１のｎ側金属層２６の表面上には絶縁層２７が残される。
次に、図４２（ｂ）に示すように、チップ３の周辺領域上の絶縁層２７に選択的に開口２７ａを形成して、第１のｎ側金属層２６の一部を露出させる。
次に、図４３に示すように、開口２７ａ内、絶縁層２７の表面上および第１のｐ側金属層２３の表面上に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、レジスト３９を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。これにより、金属膜２８上に、第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。
次に、図４４に示すように、レジスト４０を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。これにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
次に、レジスト４０を除去し、さらに、図４５に示すように、シードメタルとして使った金属膜２８の露出部を除去する。これにより、金属膜２８を通じた、第２のｐ側金属層２９と第２のｎ側金属層３０との接続、および第３のｐ側金属層３１と第３のｎ側金属層３２との接続が分断される。
次に、絶縁層２７上に、図４６に示す樹脂層３３を形成する。樹脂層３３は、絶縁層２７、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図４６における下面）を研削し、さらに金属膜２５を除去して、図４７に示すように、第１の面１５ａ上に残されていた基板４１の表面を露出させる。
次に、第１の面１５ａ上に残っている基板４１を除去する。基板４１はシリコン基板であるため、ウェットエッチングやドライエッチングによって容易に基板４１を除去することができる。
基板４１の除去により、図４８に示すように、第１の面１５ａ上にｎ側電極１７で囲まれた空間４３が形成される。その後、第１の面１５ａに対してフロスト処理が行われる。
フロスト処理の後、空間４３に、図４９に示すように、蛍光体層３５が埋め込まれる。蛍光体層３５を第１の面１５ａ上にだけに形成することが可能であり、材料使用効率がよい。
その後、樹脂層３３の表面は研削され、図３１に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
そして、チップ３とチップ３との間の位置で、樹脂層３３、絶縁層２７および第１のｎ側金属層２６を切断（ダイシング）して、図３１に示す半導体発光装置１ｃに個片化する。
（第４実施形態）
図５０は、第４実施形態の半導体発光装置１ｄの模式断面図である。
図５１（ａ）は、半導体発光装置１ｄにおけるチップ３、第１のｎ側金属層２６および蛍光体層３５の平面配置関係を表す模式平面図である。
図５１（ｂ）は、半導体発光装置１ｄにおける実装面側の模式平面図である。
第４実施形態の半導体発光装置１ｄは、複数のチップ３を含む点で、第３実施形態の半導体発光装置１ｃと異なる。図５１（ａ）及び（ｂ）に示すように、半導体発光装置１ｄは、例えば４つのチップ３を含む。あるいは、半導体発光装置１ｄが含むチップ３は４つに限らず、それより少なくても多くてもよい。
隣り合う半導体層１５の側面１５ｃ間には、ｎ側電極１７及び金属膜２５を介して、第１のｎ側金属層２６が設けられている。図５１（ａ）に示すように、第１のｎ側金属層２６は、それぞれのチップ３の周囲を連続して囲んでいる。すなわち、チップ３の外側に設けられた第１のｎ側金属層２６と、チップ３間に設けられた第１のｎ側金属層２６とは一体に形成され、電気的につながっている。ｎ側電極１７及び金属膜２５は、側面１５ｃの周囲を連続して囲み、チップ３間に設けられた第１のｎ側金属層２６と電気的に接続されている。
また、隣り合う蛍光体層３５の側面間にも、ｎ側電極１７及び金属膜２５を介して、第１のｎ側金属層２６が設けられている。第１のｎ側金属層２６は、それぞれの蛍光体層３５の周囲を連続して囲んでいる。ｎ側電極１７及び金属膜２５も、蛍光体層３５の側面の周囲を連続して囲んでいる。
第４実施形態によれば、チップ３間に設けられた第１のｎ側金属層２６、金属膜２５及びｎ側電極１７を含むｎ側金属体（またはｎ側配線部）により、各チップ３への電流分布を均一にすることができる。また、各チップ３の側面の熱抵抗を低くでき、各チップ３の放熱性を高めることができる。
図５２は、第４実施形態の半導体発光装置１ｄが実装基板１００上に実装された状態の模式断面図である。
複数のチップ３のそれぞれのｐ側電極１６は、第１のｐ側金属層２３及び第２のｐ側金属層２９を介して、共通の第３のｐ側金属層３１に電気的に接続されている。その第３のｐ側金属層３１のｐ側外部端子３１ａは、例えばはんだ１０４によって、配線層１０２に接合されている。
複数のチップ３のそれぞれのｎ側電極１７は、第１のｎ側金属層２６及び第２のｎ側金属層３０を介して、共通の第３のｎ側金属層３２に電気的に接続されている。その第３のｎ側金属層３２のｎ側外部端子３２ａは、例えばはんだ１０４によって、配線層１０３に接合されている。
半導体発光装置１ｄは、ｐ側外部端子３１ａ及びｎ側外部端子３２ａを含む実装面を、実装基板１００側に向けた状態で実装される。その状態で、各チップ３の第１の面１５ａ及び第１の面１５ａ上の蛍光体層３５は、実装基板１００の上方に向く。
第４実施形態によれば、第１の面１５ａ上にｎ側電極１７によって囲まれた蛍光体層３５が設けられている。ｎ側電極１７として、発光層１２ａの発光光および蛍光体層３５の波長変換光に対して反射性を有する金属を用いると、チップ３の側面及び蛍光体層３５の側面からの光の漏れを回避でき、光取り出し効率が向上する。
また、実装基板表面の上方への指向性を強めた配光を実現可能であり、実装基板表面への反射板の形成などが不要となり、照明器具の光学設計が容易となり、コスト低減が図れる。
発光層１２ａで発生した熱は、図５２において矢印Ａで表されるように、第２の面側から、第１のｐ側金属層２３、金属膜２８、第２のｐ側金属層２９及び第３のｐ側金属層３１を含むｐ側の金属体（配線部）を伝導し、さらに、はんだ１０４を介して実装基板１００へと放熱される。前記ｐ側金属体（配線部）は、チップ３よりも広い面積で且つ厚く第２の面側に設けられているため、高い放熱性が得られる。
また、発光層１２ａで発生した熱は、図５２において矢印Ｂで表すように、ｎ側電極１７、金属膜２５、第１のｎ側金属層２６、金属膜２８、第２のｎ側金属層３０及び第３のｎ側金属層３２を含むｎ側の金属体（配線部）を伝導し、さらに、はんだ１０４を介して実装基板１００へと放熱される。この放熱経路は、チップ３の周囲に設けられチップ３よりも面積が広く厚い第１のｎ側金属層２６を含む。したがって、チップ３の側面側からの放熱性も高い。
次に、図５３（ａ）〜図６５を参照して、第４実施形態の半導体発光装置１ｄの製造方法について説明する。
フィルム３８上で基板４１の裏面を溝４２に達するまで研削し、チップ３を複数に分離する工程までは、前述した第３実施形態と同じように進められる。
その後、図５３（ａ）に示すように、別の支持体としてのフィルム（またはシート）４８上に、複数のチップ３を再配列する。
基板４１を研削するためのフィルム３８上では、個々のチップ３は等間隔で配列されている。これに対して、フィルム４８上では、１つの半導体発光装置１ｄに含まれることになる複数のチップ群ごとにまとめられ、それらチップ群間の距離をフィルム３８に支持されていた状態よりも広げて再配列される。
そして、図５３（ｂ）に示すように、フィルム４８上の露出部に、メッキのシードメタルとして機能する金属膜２５を形成する。金属膜２５は、隣り合うチップ３間の側面にもコンフォーマルに形成される。そして、金属膜２５を電流経路としたＣｕ電解メッキを行う。
これにより、図５４に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。第１のｎ側金属層２６は、チップ３の周辺および第１の面１５ａ上に形成される。さらに、第１のｎ側金属層２６は、チップ３間にも埋め込まれる。
第１のｎ側金属層２６の形成後、図５５に示すように、フィルム４８が剥離される。フィルム４８の剥離により、金属膜２５及び絶縁膜２４の表面が露出する。
そして、金属膜２５及び第１のｎ側金属層２６をエッチバックして、図５６に示すように、第１のｐ側金属層２３の表面及び絶縁膜２４の表面を、第１のｎ側金属層２６の表面よりも突出させて、第１のｐ側金属層２３の表面及び絶縁膜２４の表面と、第１のｎ側金属層２６の表面との間に段差を形成する。
そして、その段差を被覆するように、絶縁膜２４の表面上および第１のｎ側金属層２６の表面上に、絶縁層２７を形成する。
次に、例えばＣＭＰ法で、絶縁膜２４の表面上の絶縁層２７及び絶縁膜２４を除去して、図５７に示すように第１のｐ側金属層２３の表面を露出させる。第１のｎ側金属層２６の表面上には絶縁層２７が残される。
次に、図５８に示すように、チップ３の周辺領域上の絶縁層２７に選択的に開口２７ａを形成して、第１のｎ側金属層２６の一部を露出させる。
次に、図５９に示すように、開口２７ａ内、絶縁層２７の表面上および第１のｐ側金属層２３の表面上に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、レジスト３９を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。これにより、金属膜２８上に、第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。
次に、図６０に示すように、レジスト４０を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。これにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
次に、レジスト４０を除去し、さらに、図６１に示すように、シードメタルとして使った金属膜２８の露出部を除去する。これにより、金属膜２８を通じた、第２のｐ側金属層２９と第２のｎ側金属層３０との接続、および第３のｐ側金属層３１と第３のｎ側金属層３２との接続が分断される。
次に、絶縁層２７上に、図６２に示す樹脂層３３を形成する。樹脂層３３は、絶縁層２７、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図６２における下面）を研削し、さらに金属膜２５を除去して、図６３に示すように、第１の面１５ａ上に残されていた基板４１の表面を露出させる。
次に、第１の面１５ａ上に残っている基板４１を除去する。基板４１の除去により、図６４に示すように、第１の面１５ａ上にｎ側電極１７で囲まれた空間４３が形成される。その後、第１の面１５ａに対してフロスト処理が行われる。
フロスト処理の後、空間４３に、図６５に示すように、蛍光体層３５が埋め込まれる。蛍光体層３５を第１の面１５ａ上にだけに形成することが可能であり、材料使用効率がよい。
その後、樹脂層３３の表面は研削され、図５０に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
そして、チップ３とチップ３との間の所望の位置で、樹脂層３３、絶縁層２７および第１のｎ側金属層２６を切断（ダイシング）して、図５０に示す半導体発光装置１ｄに個片化する。
（第５実施形態）
図６６は、第５実施形態の半導体発光装置１ｅの模式断面図である。
第５実施形態の半導体発光装置１ｅも、第４実施形態と同様に複数のチップ３を含む。ただし、第５実施形態の半導体発光装置１ｅでは、複数のチップ３に対して共通に連続した一体の蛍光体層３５が設けられている。
蛍光体層３５は、複数のチップ３の第１の面１５ａ上でｎ側電極１７によって連続して囲まれている。ｎ側電極１７として、発光層１２ａの発光光および蛍光体層３５の波長変換光に対して反射性を有する金属を用いると、チップ３の側面及び蛍光体層３５の側面からの光の漏れを回避でき、光取り出し効率が向上する。
複数の半導体層１５間で側面１５ｃに設けられたｎ側電極１７どうしは、溝３６の底部側でつながっている。したがって、複数の半導体層１５間で側面１５ｃに設けられたｎ側電極１７どうしが電気的に接続されている。
これにより、各チップ３への電流分布を均一にすることができる。また、各チップ３の側面の熱抵抗を低くでき、各チップ３の放熱性を高めることができる。
第１のｐ側金属層２３、第２のｐ側金属層２９および第３のｐ側金属層３１は、複数のチップ３上で、複数のチップ３を含む領域に連続して広がり、複数のチップ３を一体に補強している。
次に、図６７（ａ）〜図８６を参照して、第５実施形態の半導体発光装置１ｅの製造方法について説明する。
基板４１上に半導体層１５を形成した後、図示しないレジストを用いた例えばＲＩＥで、第２の半導体層１２を選択的に除去して、第１の半導体層１１を選択的に露出させる。第１の半導体層１１が露出された領域５は発光層１２ａを含まない。
その後、図６７（ａ）に示すように、半導体層１５上にレジスト膜４４を形成し、そのレジスト膜４４をマスクに用いた例えばＲＩＥで半導体層１５を複数に分離する。
次に、図６７（ｂ）に示すように、半導体層１５上にレジスト膜４５を形成し、そのレジスト膜４５をマスクに用いた例えばＲＩＥで、基板４１の表面に溝４２を形成する。この溝４２により、基板４１の表面に凸部４１ａ及び凹部４１ｂが形成される。
溝４２を形成した後、レジスト膜４５を除去する（図６８（ａ））。そして、半導体層１５の第２の面における発光層１２ａを含む領域上に、図６８（ｂ）に示すように、ｐ側電極１６が形成される。
ｎ側電極１７は、溝４２に面する半導体層１５の側面１５ｃ及び基板４１の凸部４１ａの側面に形成される。
第２の面において、ｐ側電極１６及びｎ側電極１７が形成されていない面には、絶縁膜２１が形成される。絶縁膜２１は、溝４２内のｎ側電極１７を覆う。ｐ側電極１６上の絶縁膜２１の一部は開口される。その後、熱処理により、ｐ側電極１６及びｎ側電極１７を半導体層１５にオーミックコンタクトさせる。なお、熱処理は、絶縁膜２１をｐ側電極１６上で開孔する前に行っても構わない。
次に、基板４１上の露出部に、図６９に示す金属膜２２がコンフォーマルに形成される。そして、その金属膜２２上にレジスト３７を選択的に形成し、金属膜２２を電流経路としたＣｕ電解メッキを行う。レジスト３７は、溝４２上に形成される。
この電解メッキにより、金属膜２２上に第１のｐ側金属層２３が形成される。第１のｐ側金属層２３は、溝４２で囲まれる領域内の複数のチップ３間で共通に連続して形成される。第１のｐ側金属層２３は、絶縁膜２１に形成された開口を通じて、ｐ側電極１６と接続される。
次に、レジスト３７を除去し、さらに、図７０に示すように、シードメタルとして使った金属膜２２の露出部を除去する。
次に、例えばＣＶＤ法で、露出部の全面に、図７１に示す絶縁膜２４をコンフォーマルに形成した後、溝４２内の絶縁膜２４および絶縁膜２１を除去する。溝４２内のｎ側電極１７は露出される。
次に、図７２に示すように、絶縁膜２４の上面に、支持体として例えば樹脂製のフィルム（またはシート）３８を貼り付ける。
そして、基板４１の裏面を溝４２に達するまで研削する。これにより、基板４１を介してウェーハ状につながっていた複数のチップ３は、任意の数の単位で、溝４２の位置で分離される。第１の面１５ａ上におけるｎ側電極１７で囲まれた領域には、基板４１の凸部４１ａの一部が残される。
次に、溝４２によって分離され、それぞれが複数のチップ３を含む複数の素子間の距離を拡大させる。図７３は、基板４１の研削時の状態から隣の素子との間隔が拡大された１つの素子を示す。この１つの素子は、複数のチップ３を含む。
以降で続けられるプロセスにとって、高精度な素子間距離は求められない。したがって、例えば伸縮性を有するフィルム３８を使い、そのフィルム３８を拡張させて、フィルム３８上に支持された複数素子間の距離を広げる方法を用いることができる。
あるいは、基板４１の研削に使ったフィルム３８上から素子をピックアップして、別の支持体上に素子間距離を広げて再配列してもよい。この場合でも、高精度な素子間距離は求められないため、高速な実装機を用いて素子を再配列することが可能である。
１つの素子において、複数のチップ３が連続した一体の第１のｐ側金属層２３で補強されているため、複数チップ３をあたかも１チップのように処理できる。また、チップ３が分割された状態で共通の第１のｐ側金属層２３で支持されているため、同サイズのひとつながりのチップの場合よりもチップ３にかかる応力を緩和できる。
そして、図７４に示すように、フィルム３８上の露出部に、メッキのシードメタルとして機能する金属膜２５を形成する。そして、金属膜２５を電流経路としたＣｕ電解メッキを行う。
これにより、図７５に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。第１のｎ側金属層２６は、チップ３の周辺および第１の面１５ａ上に形成される。
第１のｎ側金属層２６の形成後、図７６に示すように、フィルム３８が剥離される。フィルム３８の剥離により、金属膜２５及び絶縁膜２４の表面が露出する。
そして、金属膜２５及び第１のｎ側金属層２６をエッチバックして、図７７に示すように、第１のｐ側金属層２３の表面及び絶縁膜２４の表面を、第１のｎ側金属層２６の表面よりも突出させて、第１のｐ側金属層２３の表面及び絶縁膜２４の表面と、第１のｎ側金属層２６の表面との間に段差を形成する。
そして、その段差を被覆するように、絶縁膜２４の表面上および第１のｎ側金属層２６の表面上に、絶縁層２７を形成する。
次に、例えばＣＭＰ法で、絶縁膜２４の表面上の絶縁層２７及び絶縁膜２４を除去して、図７８に示すように第１のｐ側金属層２３の表面を露出させる。第１のｎ側金属層２６の表面上には絶縁層２７が残される。
次に、図７９に示すように、チップ３の周辺領域上の絶縁層２７に選択的に開口２７ａを形成して、第１のｎ側金属層２６の一部を露出させる。
次に、図８０に示すように、開口２７ａ内、絶縁層２７の表面上および第１のｐ側金属層２３の表面上に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、レジスト３９を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。これにより、金属膜２８上に、第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。
次に、図８１に示すように、レジスト４０を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。これにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
次に、レジスト４０を除去し、さらに、図８２に示すように、シードメタルとして使った金属膜２８の露出部を除去する。これにより、金属膜２８を通じた、第２のｐ側金属層２９と第２のｎ側金属層３０との接続、および第３のｐ側金属層３１と第３のｎ側金属層３２との接続が分断される。
次に、絶縁層２７上に、図８３に示す樹脂層３３を形成する。樹脂層３３は、絶縁層２７、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図８３における下面）を研削し、さらに金属膜２５を除去して、図８４に示すように、第１の面１５ａ上に残されていた基板４１の表面を露出させる。
次に、第１の面１５ａ上に残っている基板４１を除去する。基板４１の除去により、図８５に示すように、第１の面１５ａ上にｎ側電極１７で囲まれた空間４３が形成される。その後、第１の面１５ａに対してフロスト処理が行われる。
フロスト処理の後、空間４３に、図８６に示すように、蛍光体層３５が埋め込まれる。蛍光体層３５を第１の面１５ａ上にだけに形成することが可能であり、材料使用効率がよい。
その後、樹脂層３３の表面は研削され、図６６に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
そして、所望の位置で、樹脂層３３、絶縁層２７および第１のｎ側金属層２６を切断（ダイシング）して、図６６に示す半導体発光装置１ｅに個片化する。
（第６実施形態）
図８７は、第６実施形態の半導体発光装置１ｆの模式断面図である。
第６実施形態の半導体発光装置１ｆは、バリスタ（varistor）５１を有する。第６実施形態では、前述した第３実施形態の半導体発光装置にバリスタを追加した構造を例示するが、他の実施形態の半導体発光装置にバリスタを追加してもよい。
バリスタ５１は、第１のｐ側金属層２３の周辺領域における、第１のｎ側金属層２６と第２のｐ側金属層２９との間に設けられている。
バリスタ５１は、第１の電極（または端子）５２と第２の電極（または端子）５３とを有する。第１の電極５２は、金属膜２５を介して第１のｎ側金属層２６と電気的に接続されている。第２の電極５３は、金属膜２８を介して第２のｐ側金属層２９と電気的に接続されている。
したがって、バリスタ５１は、ｐ側外部端子３１ａとｎ側外部端子３２ａとの間に電気的に接続されている。すなわち、チップ３とバリスタ５１とは、ｐ側外部端子３１ａとｎ側外部端子３２ａとの間に並列接続されている。
バリスタ５１は、両電極５２及び５３間の電圧が低い場合には電気抵抗が高いが、ある程度以上に電圧が高くなると急激に電気抵抗が低くなる特性を有する。
したがって、バリスタ５１は、チップ３をサージ電圧から保護する保護素子として機能し、静電破壊に強い半導体発光装置１ｆを提供することができる。
次に、図８８（ａ）〜図１００を参照して、第６実施形態の半導体発光装置１ｆの製造方法について説明する。
図３７に示す工程までは、第３実施形態と同様に進められる。そして、第６実施形態では、図８８（ａ）に示すように、フィルム３８上におけるチップ３の隣の領域に、バリスタ５１も搭載される。バリスタ５１の第２の電極５３がフィルム３８に貼り付けられる。
次に、図８８（ｂ）に示すように、フィルム３８上の露出部に、メッキのシードメタルとして使われる金属膜２５を形成する。金属膜２５は、バリスタ５１の露出面もコンフォーマルに覆う。
そして、金属膜２５を電流経路としたＣｕ電解メッキを行う。これにより、図８９に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。フィルム３８上のバリスタ５１は金属膜２５を介して第１のｎ側金属層２６で覆われる。
第１のｎ側金属層２６の形成後、図９０に示すように、フィルム３８が剥離される。フィルム３８の剥離により、金属膜２５及び絶縁膜２４の表面が露出する。さらに、バリスタ５１の第２の電極５３も露出される。
そして、金属膜２５及び第１のｎ側金属層２６をエッチバックして、図９１に示すように、第１のｐ側金属層２３の表面及び絶縁膜２４の表面を、第１のｎ側金属層２６の表面よりも突出させて、第１のｐ側金属層２３の表面及び絶縁膜２４の表面と、第１のｎ側金属層２６の表面との間に段差を形成する。また、バリスタ５１の第２の電極５３も、第１のｎ側金属層２６の表面よりも突出する。
そして、絶縁膜２４の表面上、第１のｎ側金属層２６の表面上、およびバリスタ５１の第２の電極５３上に、絶縁層２７を形成する。
次に、例えばＣＭＰ法で、絶縁膜２４の表面上の絶縁層２７及び絶縁膜２４を除去して、図９２に示すように第１のｐ側金属層２３の表面を露出させる。また、バリスタ５１の第２の電極５３上の絶縁層２７も除去され、第２の電極５３の表面も露出される。
次に、図９３に示すように、チップ３の外周のバリスタ５１がない領域上の絶縁層２７に選択的に開口２７ａを形成して、第１のｎ側金属層２６の一部を露出させる。
次に、図９４に示すように、開口２７ａ内、絶縁層２７の表面上、第１のｐ側金属層２３の表面上、およびバリスタ５１の第２の電極５３上に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、レジスト３９を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。
これにより、金属膜２８上に、第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。第２のｐ側金属層２９は、第１のｐ側金属層２３上及びバリスタ５１の第２の電極５３上に形成され、金属膜２８を介して、第１のｐ側金属層２３及びバリスタ５１の第２の電極５３と電気的に接続される。
次に、図９５に示すように、レジスト４０を用いて、金属膜２８を電流経路としたＣｕ電解メッキを行う。
これにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
次に、レジスト４０を除去し、さらに、図９６に示すように、シードメタルとして使った金属膜２８の露出部を除去する。これにより、金属膜２８を通じた、第２のｐ側金属層２９と第２のｎ側金属層３０との接続が分断される。
次に、絶縁層２７上に、図９７に示す樹脂層３３を形成する。樹脂層３３は、絶縁層２７、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図９７における下面）を研削し、さらに金属膜２５を除去して、図９８に示すように、第１の面１５ａ上に残っている基板４１を露出させる。
次に、ウェットエッチングやドライエッチングによって基板４１を除去する。基板４１の除去により、図９９に示すように、第１の面１５ａ上にｎ側電極１７で囲まれた空間４３が形成される。その後、第１の面１５ａに対してフロスト処理が行われる。
フロスト処理の後、空間４３に、図１００に示すように、蛍光体層３５が埋め込まれる。蛍光体層３５を第１の面１５ａ上にだけに形成することが可能であり、材料使用効率がよい。
樹脂層３３の表面は研削され、図８７に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
そして、所望の位置で、樹脂層３３、絶縁層２７及び第１のｎ側金属層２６を切断（ダイシング）して、図８７に示す半導体発光装置１ｆに個片化する。
図８８（ａ）の工程におけるフィルム３８上でのバリスタ５１の搭載位置は高い位置精度は要求されず、生産性を高めてコスト低減を図れる。
（第７実施形態）
図１０１は、第７実施形態の半導体発光装置１ｇの模式断面図である。
半導体発光装置１ｇは、チップ３と、チップ３よりも厚く、且つ大きな平面サイズのパッケージ部（または配線部）と、蛍光体層３５とを有する。
半導体層１５の第２の面における発光層１２ａを含む領域４上に、ｐ側電極１６が設けられている。ｐ側電極１６は、ｐ側バリアメタル６２で覆われている。
半導体層１５の側面１５ｃにｎ側電極１７が設けられている。ｎ側電極１７は、ｎ側バリアメタル６１で覆われている。
第２の面におけるｎ側バリアメタル６１とｐ側バリアメタル６２との間の段差は、絶縁膜２１で覆われている。
第７実施形態では、第１のｐ側金属層としてｐ側スタッドバンプ６４が、ｐ側電極１６上に設けられている。ｐ側スタッドバンプ６４は、ｐ側バリアメタル６２を介してｐ側電極１６と電気的に接続している。
ｎ側電極１７及びｎ側バリアメタル６１の周囲には、第１のｎ側金属層２６が設けられている。第１のｎ側金属層２６は、チップ３よりも厚く、半導体層１５の側面１５ｃ、ｎ側電極１７及びｎ側バリアメタル６１の周囲を連続して囲んでいる。
第１のｎ側金属層２６は、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２５が、第１のｎ側金属層２６とｎ側バリアメタル６１との間、および第１のｎ側金属層２６とｎ側電極１７との間に設けられている。また、第１のｎ側金属層２６の表面（図１０１における上面）にも、金属膜２５が設けられている。
半導体層１５（チップ３）の周辺領域における金属膜２５上には、ｎ側スタッドバンプ６５が設けられている。ｎ側スタッドバンプ６５は、金属膜２５を介して、第１のｎ側金属層２６と電気的に接続されている。
第１のｎ側金属層２６上には、金属膜２５を介して、絶縁層６３が設けられている。絶縁層６３は例えば樹脂層である。あるいは、絶縁層６３として無機物を用いることもできる。絶縁層６３は、ｎ側バリアメタル６１上、絶縁膜２１上、ｐ側バリアメタル６２上、ｐ側スタッドバンプ６４の周囲、およびｎ側スタッドバンプ６５の周囲にも設けられている。
絶縁層６３の表面、ｎ側スタッドバンプ６５の上面、およびｐ側スタッドバンプ６４の上面は、面一な平坦面になっている。
絶縁層６３の表面上には、第２のｐ側金属層２９が設けられている。第２のｐ側金属層２９は、チップ３の直上からチップ３の周辺領域上に広がって設けられ、ｐ側電極１６の面積及びｐ側バリアメタル６２の面積よりも広い面積を有する。
第２のｐ側金属層２９は、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２８が、第２のｐ側金属層２９と絶縁層６３との間に設けられている。第２のｐ側金属層２９は、金属膜２８を介して、ｐ側スタッドバンプ６４と電気的に接続されている。
また、絶縁層６３上には、第２のｐ側金属層２９に対して離間して、第２のｎ側金属層３０が設けられている。第２のｎ側金属層３０は、例えば電解メッキ法で形成される銅を含む。そのメッキ時のシードメタルである金属膜２８が、第２のｎ側金属層３０と絶縁層６３との間に設けられている。
第２のｎ側金属層３０は、半導体層１５（チップ３）の周辺領域で、ｎ側スタッドバンプ６５上に設けられている。第２のｎ側金属層３０は、金属膜２８、ｎ側スタッドバンプ６５及び金属膜２５を介して、第１のｎ側金属層２６と電気的に接続されている。
第２のｐ側金属層２９において絶縁層６３に対する反対側の面上には、第３のｐ側金属層（またはｐ側金属ピラー）３１が設けられている。第２のｎ側金属層３０において絶縁層６３に対する反対側の面上には、第３のｎ側金属層（またはｎ側金属ピラー）３２が設けられている。
また、絶縁層６３上には、第２の絶縁層として樹脂層３３が設けられている。樹脂層３３は、第２のｐ側金属層２９の周囲、第３のｐ側金属層３１の周囲、第２のｎ側金属層３０の周囲、および第３のｎ側金属層３２の周囲を覆っている。
第２のｐ側金属層２９における第３のｐ側金属層３１との接続面以外の面、および第２のｎ側金属３０における第３のｎ側金属層３２との接続面以外の面は、樹脂層３３で覆われている。また、樹脂層３３は、第３のｐ側金属層３１と第３のｎ側金属層３２との間に充填して設けられ、第３のｐ側金属層３１の側面及び第３のｎ側金属層３２の側面を覆っている。
第３のｐ側金属層３１における第２のｐ側金属層２９に対する反対側の面は、樹脂層３３で覆われずに露出され、実装基板に接合されるｐ側外部端子３１ａとして機能する。第３のｎ側金属層３２における第２のｎ側金属層３０に対する反対側の面は、樹脂層３３で覆われずに露出され、実装基板に接合されるｎ側外部端子３２ａとして機能する。
第１のｐ側金属層としてのｐ側スタッドバンプ６４、第２のｐ側金属層２９および第３のｐ側金属層３１は、ｐ側外部端子３１ａとｐ側電極１６との間を電気的に接続するｐ側配線部を形成する。
第１のｎ側金属層２６、ｎ側スタッドバンプ６５、第２のｎ側金属層３０および第３のｎ側金属層３２は、ｎ側外部端子３２ａとｎ側電極１７との間を電気的に接続するｎ側配線部を形成する。
半導体層１５の第１の面１５ａ上には、蛍光体層３５が設けられている。半導体発光装置１ｇは、発光層１２ａからの光と、蛍光体層３５による波長変換光との混合光を放出可能である。
第７実施形態の半導体発光装置１ｇにおいても、ｎ側電極１７を半導体層１５の側面１５ｃに設けている。このため、ｐ側電極１６が設けられる領域である発光層１２ａを含む領域４の面積を大きくでき、チップ３の平面サイズの小型化を図りつつ、大きな発光面の確保が可能になる。
発光層１２ａで発生した熱は、ｐ側電極１６、ｐ側バリアメタル６２、ｐ側スタッドバンプ６４、金属膜２８、第２のｐ側金属層２９及び第３のｐ側金属層３１を含むｐ側の金属体（配線部）を伝導し、さらに、はんだ等によって実装基板と接合されるｐ側外部端子３１ａから実装基板へと放熱される。前記ｐ側金属体（配線部）は、チップ３よりも広い面積で且つ厚く第２の面上に設けられているため、高い放熱性が得られる。
また、発光層１２ａで発生した熱は、ｎ側電極１７、ｎ側バリアメタル６１、金属膜２５、第１のｎ側金属層２６、ｎ側スタッドバンプ６５、金属膜２８、第２のｎ側金属層３０及び第３のｎ側金属層３２を含むｎ側の金属体（配線部）を伝導し、さらに、はんだ等によって実装基板と接合されるｎ側外部端子３２ａから実装基板へと放熱される。この放熱経路は、チップ３の周囲に設けられチップ３よりも面積が広く厚い第１のｎ側金属層２６を含む。したがって、チップ３の側面側からの放熱性も高い。
次に、図１０２（ａ）〜図１０８を参照して、第７実施形態の半導体発光装置１ｇの製造方法について説明する。
ｐ側電極１６、ｎ側電極１７および絶縁膜２１の形成までは、第１実施形態と同様に進められる。そして、第７実施形態では、図１０２（ａ）に示すように、ｐ側電極１６上にｐ側バリアメタル６２が形成される。ｐ側バリアメタル６２は、ｐ側電極１６の上面及び側面を覆って保護する。さらに、ｎ側電極１７上及びｎ側電極１７の側面に、ｎ側バリアメタル６１が形成される。ｎ側バリアメタル６１は、ｎ側電極１７の上面及び側面を覆って保護する。
次に、図１０２（ｂ）に示すように、チップ３上に絶縁膜６６が形成される。絶縁膜６６は、ｎ側バリアメタル６１、ｐ側バリアメタル６２および絶縁膜２１を覆う。絶縁膜６６の上面は平坦化される。絶縁膜６６は、例えば感光性ポリイミドである。
次に、図１０３（ａ）に示すように、絶縁膜６６の上面に、支持体として例えば樹脂製のフィルム（またはシート）３８を貼り付ける。そして、図１０３（ｂ）に示すように、基板１０上のチップ３から選択された対象チップ３を基板１０上から除去して、フィルム３８に移す。サファイア基板である基板１０は、レーザーリフトオフ法によって、半導体層１５と分離することができる。
次に、図１０４（ａ）に示すように、フィルム３８上の露出部に、メッキのシードメタルとして機能する金属膜２５を形成する。そして、金属膜２５を電流経路としたＣｕ電解メッキを行う。
これにより、図１０４（ｂ）に示すように、金属膜２５上に第１のｎ側金属層２６が形成される。第１のｎ側金属層２６は、チップ３の周辺および第１の面１５ａ上に形成される。第１のｎ側金属層２６の表面（図１０４（ｂ）における下面）は、必要に応じて研削され、図１０５（ａ）に示すように平坦化される。
第１のｎ側金属層２６の形成後、図１０５（ａ）に示すように、フィルム３８が剥離される。フィルム３８の剥離により、金属膜２５及び絶縁膜６６の表面が露出する。
そして、絶縁膜６６を、例えば酸素を用いたアッシング法により除去する。これにより、図１０５（ｂ）に示すように、ｐ側バリアメタル６２の上面が露出する。あるいは、絶縁膜６６はすべてを除去することに限らず、ｐ側バリアメタル６２上の絶縁膜６６に開口を形成して、ｐ側バリアメタル６２の上面を露出させてもよい。
次に、図１０６（ａ）に示すように、ｐ側バリアメタル６２上にｐ側スタッドバンプ６４を形成する。また、チップ３の周辺領域における金属膜２５上にｎ側スタッドバンプ６５を形成する。
次に、図１０６（ｂ）に示すように、金属膜２５上に絶縁層６３を形成した後、絶縁層６３の上面を平坦化する。ｐ側スタッドバンプ６４の上面及びｎ側スタッドバンプ６５の上面も平坦化され、絶縁層６３から露出される。絶縁層６３は、ｐ側スタッドバンプ６４の周囲及びｎ側スタッドバンプ６５の周囲を覆う。
次に、図１０７に示すように、絶縁層６３の表面、ｐ側スタッドバンプ６４の上面及びｎ側スタッドバンプ６５の上面に、メッキのシードメタルとして機能する金属膜２８を形成する。そして、第１実施形態と同様に、金属膜２８を電流経路としたＣｕ電解メッキにより、金属膜２８上に第２のｐ側金属層２９と第２のｎ側金属層３０が形成される。さらに、金属膜２８を電流経路としたＣｕ電解メッキにより、第２のｐ側金属層２９上に第３のｐ側金属層３１が、第２のｎ側金属層３０上に第３のｎ側金属層３２が形成される。
上記メッキに使ったレジストを除去した後、さらに、シードメタルとして使った金属膜２８の露出部を除去する。そして、絶縁層６３上に樹脂層３３を形成する。樹脂層３３は、絶縁層６３、第２のｐ側金属層２９、第２のｎ側金属層３０、第３のｐ側金属層３１、および第３のｎ側金属層３２を覆う。
次に、第１のｎ側金属層２６の表面（図１０７における下面）を研削して、第１の面１５ａ上の金属膜２５を露出させ、さらにその金属膜２５を除去して、図１０８に示すように、第１の面１５ａを露出させる。露出された第１の面１５ａは洗浄された後、凹凸を形成するフロスト処理が行われる。
フロスト処理の後、図１０１に示すように、第１の面１５ａ上、および第１のｎ側金属層２６上に、蛍光体層３５が形成される。
また、樹脂層３３の表面は研削され、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
そして、チップ３とチップ３との間の位置で、樹脂層３３、絶縁層６３、金属膜２５、第１のｎ側金属層２６、および蛍光体層３５を切断（ダイシング）して、図１０１に示す半導体発光装置１ｇに個片化する。
ダイシング領域には、半導体層１５は設けられず、例えばＧａＮ系の半導体層１５よりも柔軟性がある樹脂と金属が設けられている。このため、ダイシング時に半導体層１５が受けるダメージを回避することができる。
ダイシングされる前までの前述した各工程は、ウェーハ状態で一括して行われる。したがって、ダイシング後に、個々のチップ３ごとに、支持体の形成、配線部の形成、放熱体の形成、およびチップ３の保護を行う必要がなく、大幅な生産コストの低減が可能になる。
（第８実施形態）
図１０９は、第８実施形態の半導体発光装置１ｈの模式断面図である。
この半導体発光装置１ｈでは、第１のｎ側金属層２６の側面２６ａにも蛍光体層３５が設けられている。
これにより、半導体層１５の側面から放出された（漏れた）光を、第１のｎ側金属層２６の側面２６ａに設けた蛍光体層３５に入射させることができ、色度ばらつきの抑制が可能となる。
また、第８実施形態の半導体発光装置１ｈでは、第２のｐ側金属層２９上に、複数の第３のｐ側金属層３１を設けている。複数の第３のｐ側金属層３１間にも樹脂層３３が設けられ、樹脂層３３は複数の第３のｐ側金属層３１を補強している。
次に、図１１０〜図１１２を参照して、第８実施形態の半導体発光装置１ｈの製造方法について説明する。
第１実施形態における図１４に示す工程まで、第１実施形態と同様に進められる。その後、図１１０に示すように、保護膜３４の表面及び第１の面１５ａに、エッチングマスクとして機能するハードマスク７１を形成する。ハードマスク７１は、例えばシリコン窒化膜である。
ハードマスク７１はパターニングされ、開口７１ａを有する。そして、開口７１ａから露出する保護膜３４が選択的に除去され、第１のｎ側金属層２６の表面が開口７１ａに露出する。
そして、開口７１ａを通じて、例えば銅を含む第１のｎ側金属層２６をウェットエッチングする。これにより、図１１１に示すように、第１のｎ側金属層２６にくぼみ２６ｂが形成される。
そして、図１１２に示すように、ハードマスク７１上およびくぼみ２６ｂに蛍光体層３５を形成する。
その後、樹脂層３３が研削され、図１０９に示すように、ｐ側外部端子３１ａ及びｎ側外部端子３２ａが露出される。
その後、くぼみ２６ｂの位置で、蛍光体層３５、絶縁層２７および樹脂層３３を切断し、図１０９に示す半導体発光装置１ｈに個片化する。
第１の面１５ａ上にはハードマスク７１が残されるが、ハードマスク７１として用いられる例えばシリコン窒化膜は、発光層１２ａの発光光に対して透過性を有するため、光取り出しの妨げにならない。
むしろ、例えば窒化ガリウムを含む第１の面１５ａに、その窒化ガリウムと空気との間の屈折率を有するシリコン窒化膜が設けられていると、第１の面１５ａを通じた光の取り出し方向で、媒質の屈折率が大きく変化するのを防いで、光の取り出し効率を向上できる。
以上述べた少なくともひとつの実施形態によれば、チップを小型化しつつ、放熱性及び機械的強度に優れた構造を高い生産性で実現でき、低コスト及び高信頼性の半導体発光装置を提供することができる。
蛍光体層としては、以下に例示する赤色蛍光体層、黄色蛍光体層、緑色蛍光体層、青色蛍光体層を用いることができる。
赤色蛍光体層は、例えば、窒化物系蛍光体ＣａＡｌＳｉＮ３：Ｅｕやサイアロン系蛍光体を含有することができる。
サイアロン系蛍光体を用いる場合、特に、
（Ｍ１−ｘ，Ｒｘ）ａ１ＡｌＳｉｂ１Ｏｃ１Ｎｄ１・・・組成式（１）
（ＭはＳｉ及びＡｌを除く少なくとも１種の金属元素であり、特に、Ｃａ若しくはＳｒの少なくとも一方が望ましい。Ｒは発光中心元素であり、特に、Ｅｕが望ましい。ｘ、ａ１、ｂ１、ｃ１、ｄ１は、次の関係を満たす。０＜ｘ≦１、０．６＜ａ１＜０．９５、２＜ｂ１＜３．９、０．２５＜ｃ１＜０．４５、４＜ｄ１＜５．７）を用いることができる。
組成式（１）で表されるサイアロン系蛍光体を用いることで、波長変換効率の温度特性が向上し、大電流密度領域での効率をさらに向上させることができる。
黄色蛍光体層は、例えば、シリケート系蛍光体（Ｓｒ，Ｃａ，Ｂａ）２ＳｉＯ４：Ｅｕを含有することができる。
緑色蛍光体層は、例えば、ハロ燐酸系蛍光体（Ｂａ，Ｃａ，Ｍｇ）１０（ＰＯ４）６・Ｃｌ２：Ｅｕやサイアロン系蛍光体を含有することができる。
サイアロン系蛍光体を用いる場合、特に、
（Ｍ１−ｘ，Ｒｘ）ａ２ＡｌＳｉｂ２Ｏｃ２Ｎｄ２・・・組成式（２）
（ＭはＳｉ及びＡｌを除く少なくとも１種の金属元素であり、特に、Ｃａ若しくはＳｒの少なくとも一方が望ましい。Ｒは発光中心元素であり、特に、Ｅｕが望ましい。ｘ、ａ２、ｂ２、ｃ２、ｄ２は、次の関係を満たす。０＜ｘ≦１、０．９３＜ａ２＜１．３、４．０＜ｂ２＜５．８、０．６＜ｃ２＜１、６＜ｄ２＜１１）を用いることができる。
組成式（２）で表されるサイアロン系蛍光体を用いることで、波長変換効率の温度特性が向上し、大電流密度領域での効率をさらに向上させることができる。
青色蛍光体層は、例えば、酸化物系蛍光体ＢａＭｇＡｌ１０Ｏ１７：Ｅｕを含有することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ａ〜１ｈ…半導体発光装置、３…チップ、１０，４１…基板、１１…第１の半導体層、１２ａ…発光層、１２…第２の半導体層、１５…半導体層、１５ａ…第１の面、１５ｃ…側面、１６…ｐ側電極、１７…ｎ側電極、２１，２４…絶縁膜、２３…第１のｐ側金属層、２６…第１のｎ側金属層、２７…絶縁層、２９…第２のｐ側金属層、３０…第２のｎ側金属層、３１…第３のｐ側金属層、３１ａ…ｐ側外部端子、３２…第３のｎ側金属層、３２ａ…ｎ側外部端子、３３…樹脂層、３５…蛍光体層、５１…バリスタ

Claims (19)

  1. 第１の面と、前記第１の面の反対側の第２の面と、側面と、発光層と、を含む半導体層と、
    前記第２の面上に設けられたｐ側電極と、
    前記側面に設けられたｎ側電極と、
    前記ｐ側電極上に設けられ、前記ｐ側電極と電気的に接続された第１のｐ側金属層と、
    第１部分と第２部分とを有し、前記半導体層の周辺領域に設けられ、前記ｎ側電極と電気的に接続された第１のｎ側金属層と、
    前記第１のｎ側金属層の前記第１部分の上に設けられた第１の絶縁層と、
    前記第１のｐ側金属層上で前記第１のｐ側金属層と電気的に接続するとともに、前記第１の絶縁層を介して前記第１のｎ側金属層の前記第１部分の上に重なっている第２のｐ側金属層と、
    前記第１のｎ側金属層の前記第２部分の上に設けられ、前記第１のｎ側金属層と電気的に接続された第２のｎ側金属層と、
    を備えた半導体発光装置。
  2. 前記第１のｎ側金属層は、前記ｎ側電極の周囲を連続して囲み、前記半導体層よりも厚い請求項１記載の半導体発光装置。
  3. 前記第２のｐ側金属層上に設けられ、前記第２のｐ側金属層よりも厚い第３のｐ側金属層と、
    前記第２のｎ側金属層上に設けられ、前記第２のｎ側金属層よりも厚い第３のｎ側金属層と、
    をさらに備えた請求項１または２に記載の半導体発光装置。
  4. 前記第３のｐ側金属層の側面及び前記第３のｎ側金属層の側面に設けられた第２の絶縁層をさらに備えた請求項３記載の半導体発光装置。
  5. 前記第１の面上に設けられた蛍光体層をさらに備えた請求項１〜４のいずれか１つに記載の半導体発光装置。
  6. 前記蛍光体層は、前記周辺領域にも広がっている請求項５記載の半導体発光装置。
  7. 前記ｎ側電極の一部は、前記側面から前記第１の面をこえて突出し、前記第１の面上の前記蛍光体層の周囲を囲んでいる請求項５記載の半導体発光装置。
  8. 前記ｎ側電極の前記一部の周囲にも、前記ｎ側電極と電気的に接続された前記第１のｎ側金属層が設けられている請求項７記載の半導体発光装置。
  9. 前記第１のｐ側金属層は、前記発光層を含む発光領域の全領域を覆っている請求項１〜８のいずれか１つに記載の半導体発光装置。
  10. 互いに分離された複数の前記半導体層を含み、
    前記複数の半導体層間で前記側面に設けられた前記ｎ側電極どうしが電気的に接続されている請求項１〜９のいずれか１つに記載の半導体発光装置。
  11. 前記複数の半導体層の隣り合う側面間に、前記第１のｎ側金属層が設けられている請求項１０記載の半導体発光装置。
  12. 前記第１のｎ側金属層は、それぞれの前記半導体層の周囲を連続して囲んでいる請求項１１記載の半導体発光装置。
  13. 前記複数の半導体層の隣り合う側面間に設けられた前記ｎ側電極の表面が絶縁膜で被覆されていて、当該絶縁膜上に前記第１のｐ側金属層が設けられている請求項１０記載の半導体発光装置。
  14. 前記第１のｐ側金属層は、前記複数の半導体層間で連続して設けられている請求項１３記載の半導体発光装置。
  15. 前記第２のｐ側金属層は、前記複数の半導体層間で連続して設けられている請求項１０〜１４のいずれか１つに記載の半導体発光装置。
  16. 前記周辺領域で前記第１のｎ側金属層と前記第２のｐ側金属層との間に設けられたバリスタであって、前記第１のｎ側金属層と電気的に接続された第１の電極と、前記第２のｐ側金属層と電気的に接続された第２の電極とを有するバリスタをさらに備えた請求項１〜１５のいずれか１つに記載の半導体発光装置。
  17. 第１の面と前記第１の面の反対側の第２の面と側面と発光層とを含む半導体層と、前記第２の面上に設けられたｐ側電極と、前記側面に設けられたｎ側電極と、をそれぞれが含み、基板上で分離された複数のチップにおける前記ｐ側電極上に前記ｐ側電極と電気的に接続された第１のｐ側金属層を形成する工程と、
    前記複数のチップのうちの対象チップを、前記第１のｐ側金属層側を支持体に支持させて、前記基板から前記支持体に移す工程と、
    前記支持体上における前記ｎ側電極の周囲に、前記ｎ側電極と電気的に接続された第１のｎ側金属層を形成する工程と、
    前記支持体を除去し、前記支持体が除去された前記第１のｎ側金属の表面上に、第１の絶縁層を形成する工程と、
    前記第１のｐ側金属層上で前記第１のｐ側金属層と電気的に接続し、且つ前記第１のｐ側金属層上から前記第１の絶縁層上に広がる第２のｐ側金属層を形成する工程と、
    前記半導体層の周辺領域で前記第１のｎ側金属層上に設けられ、前記第１の絶縁層を貫通して前記第１のｎ側金属層と電気的に接続された第２のｎ側金属層を形成する工程と、
    を備えた半導体発光装置の製造方法。
  18. 前記複数の半導体層を分離する溝が前記基板の表面にも形成され、前記基板の表面に凹部及び凸部が形成され、
    前記溝に面する前記半導体層の前記側面及び前記基板の前記凸部の側面に、前記ｎ側電極が形成され、
    前記基板を裏面側から前記溝に達するまで研削することで前記チップが複数に分離されて、前記第１のｐ側金属層側が前記支持体に支持され、
    前記第１の面上に残っている前記基板を除去して、前記第１の面上に前記ｎ側電極で囲まれた空間を形成し、
    前記空間に蛍光体層を形成する請求項１７記載の半導体発光装置の製造方法。
  19. 前記支持体を除去した後、前記第１のｐ側金属層の表面を前記第１のｎ側金属層の表面よりも突出させて、前記第１のｐ側金属層の表面と前記第１のｎ側金属層の表面との間に段差を形成し、
    前記段差を被覆するように前記第１のｐ側金属層の表面上および前記第１のｎ側金属層の表面上に前記第１の絶縁層を形成し、
    前記第１のｐ側金属層の表面上の前記第１の絶縁層を除去して前記第１のｐ側金属層の表面を露出させつつ、前記第１のｎ側金属層の表面上には前記第１の絶縁層を残す請求項１７または１８に記載の半導体発光装置の製造方法。
JP2012069504A 2012-03-26 2012-03-26 半導体発光装置及びその製造方法 Active JP5710532B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012069504A JP5710532B2 (ja) 2012-03-26 2012-03-26 半導体発光装置及びその製造方法
EP12182357.9A EP2650932B1 (en) 2012-03-26 2012-08-30 Semiconductor light emitting device
US13/601,487 US8772810B2 (en) 2012-03-26 2012-08-31 Semiconductor light emitting device and method for manufacturing the same
TW101145462A TWI560906B (en) 2012-03-26 2012-12-04 Semiconductor light emitting device and method for manufacturing the same
US14/293,713 US9184361B2 (en) 2012-03-26 2014-06-02 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069504A JP5710532B2 (ja) 2012-03-26 2012-03-26 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013201340A JP2013201340A (ja) 2013-10-03
JP5710532B2 true JP5710532B2 (ja) 2015-04-30

Family

ID=47002611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069504A Active JP5710532B2 (ja) 2012-03-26 2012-03-26 半導体発光装置及びその製造方法

Country Status (4)

Country Link
US (2) US8772810B2 (ja)
EP (1) EP2650932B1 (ja)
JP (1) JP5710532B2 (ja)
TW (1) TWI560906B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
JP2015088524A (ja) * 2013-10-28 2015-05-07 株式会社東芝 半導体発光装置
JP6106120B2 (ja) * 2014-03-27 2017-03-29 株式会社東芝 半導体発光装置
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
JP2016058689A (ja) 2014-09-12 2016-04-21 株式会社東芝 半導体発光装置
JP6545981B2 (ja) 2015-03-12 2019-07-17 アルパッド株式会社 半導体発光装置
JP2016171188A (ja) 2015-03-12 2016-09-23 株式会社東芝 半導体発光装置とその製造方法
KR102441311B1 (ko) * 2015-04-20 2022-09-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP2017103405A (ja) * 2015-12-04 2017-06-08 株式会社ディスコ ウエーハの加工方法
JP7083230B2 (ja) * 2016-05-10 2022-06-10 ローム株式会社 半導体発光素子
US11205677B2 (en) * 2017-01-24 2021-12-21 Goertek, Inc. Micro-LED device, display apparatus and method for manufacturing a micro-LED device
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
JPWO2020157811A1 (ja) * 2019-01-28 2021-11-25 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JP7119283B2 (ja) 2020-03-30 2022-08-17 日亜化学工業株式会社 発光装置の製造方法
WO2024193934A1 (en) * 2023-03-23 2024-09-26 Ams-Osram International Gmbh Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775480B2 (ja) * 2001-03-13 2006-05-17 セイコーエプソン株式会社 光モジュールの製造方法
JP3782411B2 (ja) * 2002-09-02 2006-06-07 松下電器産業株式会社 発光装置
WO2006104935A2 (en) * 2005-03-28 2006-10-05 Goldeneye,Inc. Light emitting diodes and methods of fabrication
KR100616693B1 (ko) * 2005-08-09 2006-08-28 삼성전기주식회사 질화물 반도체 발광 소자
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8431950B2 (en) * 2008-05-23 2013-04-30 Chia-Lun Tsai Light emitting device package structure and fabricating method thereof
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5286045B2 (ja) * 2008-11-19 2013-09-11 スタンレー電気株式会社 半導体発光素子の製造方法
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP5534763B2 (ja) 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5834174B2 (ja) * 2010-03-01 2015-12-16 パナソニックＩｐマネジメント株式会社 発光素子用基板及びその製造方法ならびに発光装置
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
JP5185338B2 (ja) * 2010-08-09 2013-04-17 株式会社東芝 発光装置
TWI532214B (zh) * 2010-10-12 2016-05-01 Ｌｇ伊諾特股份有限公司 發光元件及其封裝
JP3174776U (ja) * 2012-01-26 2012-04-05 サンケン電気株式会社 半導体発光装置

Also Published As

Publication number Publication date
US9184361B2 (en) 2015-11-10
EP2650932B1 (en) 2018-05-02
US8772810B2 (en) 2014-07-08
TW201342665A (zh) 2013-10-16
US20140302625A1 (en) 2014-10-09
JP2013201340A (ja) 2013-10-03
TWI560906B (en) 2016-12-01
EP2650932A1 (en) 2013-10-16
US20130248904A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5710532B2 (ja) 半導体発光装置及びその製造方法
JP5356312B2 (ja) 半導体発光装置
JP5642623B2 (ja) 半導体発光装置
US9257416B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5662277B2 (ja) 半導体発光装置及び発光モジュール
JP5414579B2 (ja) 半導体発光装置
JP5343040B2 (ja) 半導体発光装置
JP5603813B2 (ja) 半導体発光装置及び発光装置
JP5985322B2 (ja) 半導体発光装置及びその製造方法
US9419186B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
TWI429108B (zh) 半導體發光裝置
US9166108B2 (en) Semiconductor light-emitting device and method of forming the same
JP5855194B2 (ja) 半導体発光装置及びその製造方法
JP6645781B2 (ja) 半導体発光装置
KR20160094755A (ko) 발광 장치
JP2014139999A (ja) 半導体発光装置
JP6553378B2 (ja) 半導体発光装置
JP2014187405A (ja) 半導体発光装置およびその製造方法
JP2013201193A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R151 Written notification of patent or utility model registration

Ref document number: 5710532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250