JP2016171188A - 半導体発光装置とその製造方法 - Google Patents

半導体発光装置とその製造方法 Download PDF

Info

Publication number
JP2016171188A
JP2016171188A JP2015049575A JP2015049575A JP2016171188A JP 2016171188 A JP2016171188 A JP 2016171188A JP 2015049575 A JP2015049575 A JP 2015049575A JP 2015049575 A JP2015049575 A JP 2015049575A JP 2016171188 A JP2016171188 A JP 2016171188A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
insulating member
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015049575A
Other languages
English (en)
Inventor
遠藤　光芳
Mitsuyoshi Endo
光芳 遠藤
修司 糸永
Shuji Itonaga
修司 糸永
幸 下宿
Yuki Shimojuku
幸 下宿
幸寛 野村
Yukihiro Nomura
幸寛 野村
古山　英人
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015049575A priority Critical patent/JP2016171188A/ja
Priority to TW104125626A priority patent/TW201633567A/zh
Priority to US14/825,340 priority patent/US9595631B2/en
Priority to EP15181558.6A priority patent/EP3067944B1/en
Publication of JP2016171188A publication Critical patent/JP2016171188A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】実施形態は、応力緩和に優れた半導体発光装置および半導体発光装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体発光装置は、ｎ型半導体を含む第１層と、ｐ型半導体を含む第２層と、前記第１層と前記第２層との間に設けられた発光層と、を有する半導体層と、前記第１層に接し、前記半導体層に重なって設けられたｎ側電極と、前記第２層に接し、前記半導体層に重なって設けられたｐ側電極と、前記第１層の上に設けられた光学層と、絶縁部材と、ｎ側金属層と、ｐ側金属層と、を備える。前記絶縁部材は、前記第１層よりも前記光学層側に設けられ、前記半導体層の周囲には設けられず、前記光学層の周囲を覆い、少なくとも前記光学層の側面に近接する部分の表面が光反射性を持つ。前記ｎ側金属層は、前記ｎ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なって一体に設けられている。前記ｐ側金属層は、前記ｐ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なって一体に設けられている。
【選択図】図１

Description

実施形態は、半導体発光装置と半導体発光装置の製造方法に関する。
発光層を含む半導体層の一方の面側に蛍光体層を設け、他方の面（実装面）側に配線層、外部端子および樹脂層を設けたチップサイズパッケージ構造の半導体発光装置が提案されている。
チップサイズパッケージ構造の製造過程において、半導体層への応力集中が課題になり得る。
特開２０１２−７９７７６号公報
実施形態は、応力緩和に優れた半導体発光装置および半導体発光装置の製造方法を提供する。
実施形態によれば、半導体発光装置は、ｎ型半導体を含む第１層と、ｐ型半導体を含む第２層と、前記第１層と前記第２層との間に設けられた発光層と、を有する半導体層と、前記第１層に接し、前記半導体層に重なって設けられたｎ側電極と、前記第２層に接し、前記半導体層に重なって設けられたｐ側電極と、前記第１層の上に設けられた光学層と、絶縁部材と、ｎ側金属層と、ｐ側金属層と、を備える。前記絶縁部材は、前記第１層よりも前記光学層側に設けられ、前記半導体層の周囲には設けられず、前記光学層の周囲を覆い、少なくとも前記光学層の側面に近接する部分の表面が光反射性を持つ。前記ｎ側金属層は、前記ｎ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なって一体に設けられている。前記ｐ側金属層は、前記ｐ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なって一体に設けられている。
実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式平面図。 実施形態の半導体層の模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式平面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の一部拡大模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の温度プロファイル図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体発光装置の模式断面図である。
図２は、実施形態の半導体発光装置の実装面側の模式平面図であり、図１における下面図に対応する。
実施形態の半導体発光装置は、ウェーハレベルで形成されるチップサイズデバイス（以下、単にチップとも言う）３と、チップ３の周囲に設けられた絶縁部材２７と、実装面側に設けられた金属層７１、７２とを有する。
チップ３は、電極７、８と、第１配線層１６、１７（オンチップ配線層）と、光学層３０、３３と、半導体層１５とを有する。半導体層１５は、第１配線層１６、１７と、光学層３０、３３との間に設けられている。
図３は、半導体層１５の拡大模式断面図である。
半導体層１５は、例えば窒化ガリウムを含む。半導体層１５は、ｎ型半導体を含む第１層１１と、ｐ型半導体を含む第２層１２と、発光層１３とを有する。発光層１３は、第１層１１と、第２層１２との間に設けられている。
第１層１１は、例えば、下地バッファ層、ｎ型ＧａＮ層を含む。第２層１２は、例えば、ｐ型ＧａＮ層を含む。発光層１３は、青、紫、青紫、紫外光などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
半導体層１５は、図４（ａ）に示すように、基板１０上にエピタキシャル成長される。基板１０は、例えば、シリコン基板、サファイア基板、炭化ケイ素基板などである。基板１０上に第１層１１、発光層１３および第２層１２が順にエピタキシャル成長される。その後、図示しないマスクを用いたＲＩＥ（Reactive Ion Etching）法により、第２層１２および発光層１３が選択的に除去される。
したがって、半導体層１５は、第２層１２および発光層１３の積層膜を有する領域（発光領域）１５ｄと、発光層１３および第２層１２で覆われていない第１層１１の第２面１１ａを有する領域１５ｅとを有する。
図４（ｂ）は、図３および図４（ａ）に示す半導体層１５の下面図に対応する。
図４（ｂ）に示すように、例えば、領域１５ｅは発光領域１５ｄに囲まれた島状に形成され、また、領域１５ｅは発光領域１５ｄの外周側に、発光領域１５ｄを連続して囲むように形成されている。発光領域１５ｄの面積は、領域１５ｅの面積よりも広い。
図３に示すように、第１層１１において第２面１１ａの反対側には、発光層１３および第２層１２で覆われていない第１面１５ａが形成されている。また、半導体層１５は、第１面１５ａに続く側面１５ｃを有する。
図５（ａ）、および図５（ａ）の下面図に対応する図５（ｂ）に示すように、第１層１１の第２面１１ａにｎ側電極８が設けられ、第２層１２の表面にｐ側電極７が設けられている。ｐ側電極７は、第１層１１に接し、ｎ側電極８は、第２層１２に接している。ｐ側電極７およびｎ側電極８は、半導体層１５に重なる領域（チップ領域）の範囲内に形成されている。
図５（ｂ）の平面視において、ｐ側電極７の面積はｎ側電極８の面積よりも広い。ｐ側電極７と第２層１２との接触面積は、ｎ側電極８と第１層１１との接触面積よりも広い。
図６（ａ）、および図６（ａ）の下面図に対応する図６（ｂ）に示すように、半導体層１５の第１面１５ａ以外の面には絶縁膜１４が設けられている。絶縁膜１４は、無機膜であり、例えばシリコン酸化膜である。
絶縁膜１４には、ｐ側電極７を露出させる第１開口１４ａと、ｎ側電極８を露出させる第２開口１４ｂとが形成されている。例えば２つのｎ側の第２開口１４ｂが互いに離れて形成されている。それら２つの第２開口１４ｂの間のｐ側電極７の表面は、絶縁膜１４で覆われている。
第１層１１の側面１５ｃ、第２層１２の側面、および発光層１３の側面は、絶縁膜１４で覆われている。
図７（ａ）、および図７（ａ）の下面図に対応する図７（ｂ）に示すように、半導体層１５の第１面１５ａの反対側には、第１ｐ側配線層１６と、第１ｎ側配線層１７が設けられている。
第１ｐ側配線層１６は、半導体層１５に重なる領域（チップ領域）の範囲内に形成されている。第１ｐ側配線層１６は、第１開口１４ａ内にも設けられ、ｐ側電極７に接している。第１ｐ側配線層１６は、第１開口１４ａ内に一体に形成されたコンタクト部１６ａを介してｐ側電極７と接続されている。第１ｐ側配線層１６は、第１層１１に接していない。
第１ｎ側配線層１７は、半導体層１５に重なる領域（チップ領域）の範囲内に形成されている。第１ｎ側配線層１７は、第２開口１４ｂ内にも設けられ、ｎ側電極８に接している。第１ｎ側配線層１７は、第２開口１４ｂ内に一体に形成されたコンタクト部１７ａを介してｎ側電極８と接続されている。
第１ｎ側配線層１７は、例えば、２つの島状ｎ側電極８を結ぶ方向に延びるラインパターン状に形成されている。第１ｎ側配線層１７の２つのｎ側電極８の間の部分とｐ側電極７との間、および第１ｎ側配線層１７の２つのｎ側電極８の間の部分と第２層１２との間には、絶縁膜１４が設けられ、第１ｎ側配線層１７はｐ側電極７および第２層１２に接していない。
図４（ｂ）に示すように、発光層１３を含む発光領域１５ｄは、半導体層１５の平面領域の大部分を占めている。また、図５（ｂ）に示すように、発光領域１５ｄに接続されたｐ側電極７の面積は、ｎ側電極８の面積よりも広い。したがって、広い発光面が得られ、光出力を高くできる。
ｐ側電極７は、第２層１２と第１ｐ側配線層１６との間に設けられている。図２５（ａ）に示すように、ｐ側電極７は、複数層（例えば３層）の積層膜である。ｐ側電極７は、第２層１２側から順に設けられた第１膜７ａ、第２膜７ｂおよび第３膜７ｃを有する。
例えば、第１膜７ａは、発光層１３および蛍光体層３０が発する光に対して高い反射率をもつ銀（Ａｇ）膜である。例えば、第２膜７ｂはチタン（Ｔｉ）膜であり、第３膜７ｃは白金（Ｐｔ）膜である。
ｎ側電極８は、第１層１１と、第１ｎ側配線層１７のコンタクト部１７ａとの間に設けられている。図２５（ｂ）に示すように、ｎ側電極８は、複数層（例えば３層）の積層膜である。ｎ側電極８は、第１層１１側から順に設けられた第１膜８ａ、第２膜８ｂおよび第３膜８ｃを有する。
例えば、第１膜８ａは、発光層１３および蛍光体層３０が発する光に対して高い反射率をもつアルミニウム（Ａｌ）膜である。例えば、第２膜８ｂはチタン（Ｔｉ）膜であり、第３膜８ｃは白金（Ｐｔ）膜である。
図８（ａ）、および図８（ａ）の下面図に対応する図８（ｂ）に示すように、第１ｐ側配線層１６および第１ｎ側配線層１７の表面に、絶縁膜１８が設けられている。絶縁膜１８は、第１ｐ側配線層１６と第１ｎ側配線層１７との間にも設けられている。絶縁膜１８は、例えば、無機膜であり、シリコン酸化膜等である。
絶縁膜１８には、第１ｐ側配線層１６の一部（ｐ側パッド１６ｂ）を露出させる第１開口１８ａと、第１ｎ側配線層１７の一部（ｎ側パッド１７ｂ）を露出させる第２開口１８ｂとが形成されている。
ｐ側パッド１６ｂの面積は、ｎ側パッド１７ｂの面積よりも大きい。ｎ側パッド１７ｂの面積は、第１ｎ側配線層１７とｎ側電極８とのコンタクト面積よりも大きい。
第１面１５ａ上の基板１０は、後述するように除去される。基板１０が除去された第１面１５ａ上には、半導体発光装置の放出光に所望の光学特性を与える光学層が設けられている。例えば、図１に示すように、半導体層１５の第１面１５ａ上（第１層１１の上）には、蛍光体層３０が設けられ、さらに、その蛍光体層３０の上に透明層３３（第１透明層）が設けられている。
蛍光体層３０は、複数の粒子状の蛍光体３１を含む。蛍光体３１は、発光層１３の放射光により励起され、その放射光とは異なる波長の光を放射する。複数の蛍光体３１は、結合材３２中に分散されている。結合材３２は、発光層１３の放射光および蛍光体３１の放射光を透過する。ここで「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。結合材３２には、例えば、シリコーン樹脂などの透明樹脂を用いることができる。
透明層３３は、蛍光体粒子を含まない。また、透明層３３は、後述する絶縁部材２７の表面研削時に蛍光体層３０を保護する。
あるいは、透明層３３は光散乱層として機能する。すなわち、透明層３３は、発光層１３の放射光を散乱させる複数の粒子状の散乱材（例えばシリコン酸化物、チタン化合物）と、発光層１３の放射光を透過させる結合材（例えば透明樹脂）とを含む。
蛍光体層３０の側面よりも外側のチップ外領域には、絶縁部材２７が設けられている。絶縁部材２７は、半導体層１５の第１面１５ａよりも光学層側に設けられている。絶縁部材２７は、半導体層１５の側面の周囲には設けられていない。絶縁部材２７は、光学層（蛍光体層３０および透明層３３）の周囲を覆い、半導体層１５を含むチップ３を側面側から支持している。
絶縁部材２７の上面２７ａおよび透明層３３の上面は、平坦面を形成している。絶縁部材２７の下面（上面２７ａの反対側の面）には、絶縁膜２６が設けられている。
絶縁膜２６は、半導体層１５の周囲に設けられ、絶縁膜１４を介して半導体層１５の周囲を覆っている。絶縁部材２７に覆われていない光学層の周囲は、絶縁膜２６に覆われている。
絶縁部材２７の下面と、蛍光体層３０の半導体層１５側の面との間には、段差が形成されている。その段差を絶縁膜２６が覆っている。すなわち、蛍光体層３０の半導体層１５側の角は、絶縁部材２７で覆われずに、絶縁膜２６で覆われている。
第１ｐ側配線層１６の第１ｐ側パッド１６ｂ上には、第２ｐ側配線層２１が設けられている。第２ｐ側配線層２１は、第１ｐ側配線層１６の第１ｐ側パッド１６ｂに接するとともに、チップ外領域に延びている。第２ｐ側配線層２１のチップ外領域に延出した部分は、絶縁膜２６を介して絶縁部材２７に支持されている。第２ｐ側配線層２１は、半導体層１５および絶縁部材２７のそれぞれに重なって一体に設けられている。
また、第２ｐ側配線層２１の一部は、絶縁膜１８を介して、第１ｎ側配線層１７に重なる領域にも延びている。
第１ｎ側配線層１７の第１ｎ側パッド１７ｂ上には、第２ｎ側配線層２２が設けられている。第２ｎ側配線層２２は、第１ｎ側配線層１７の第１ｎ側パッド１７ｂに接するとともに、チップ外領域に延びている。第２ｎ側配線層２２のチップ外領域に延出した部分は、絶縁膜２６を介して絶縁部材２７に支持されている。第２ｎ側配線層２２は、半導体層１５および絶縁部材２７のそれぞれに重なって一体に設けられている。
図１に示すように、絶縁膜２６は、例えば第１配線層１６、１７と、絶縁部材２７との間の段差部に設けられている。絶縁膜２６は、各第２配線層２１、２２と、絶縁部材２７との間に設けられ、各第２配線層２１、２２および絶縁部材２７と接している。
図１７（ｂ）は、第２ｐ側配線層２１および第２ｎ側配線層２２の平面レイアウトの一例を表す。
第２ｐ側配線層２１および第２ｎ側配線層２２は、半導体層１５の平面領域を２等分する中心線ｃに対して非対称に配置され、第２ｐ側配線層２１の下面（実装面側の面）の面積は、第２ｎ側配線層２２の下面の面積よりも大きい。
図１に示すように、第２ｐ側配線層２１と第２ｎ側配線層２２の表面には、絶縁膜１９が設けられている。絶縁膜１９は、例えば、無機膜であり、シリコン酸化膜等である。
絶縁膜１９には、図１４に示すように、第２ｐ側配線層２１の第２ｐ側パッド２１ａを露出させる第１開口１９ａおよび第２ｎ側配線層２２の第２ｎ側パッド２２ａを露出させる第２開口１９ｂが形成されている。
第２ｐ側配線層２１の第２ｐ側パッド２１ａ上には、図１に示すように、ｐ側外部接続電極２３が設けられている。ｐ側外部接続電極２３は、第２ｐ側配線層２１の第２ｐ側パッド２１ａに接して、第２ｐ側配線層２１上に設けられている。ｐ側外部接続電極２３は、絶縁部材２７に重なって設けられている。
また、ｐ側外部接続電極２３の一部は、絶縁膜１８、１９を介して、第１ｎ側配線層１７に重なる領域、および絶縁膜１９を介して第２ｎ側配線層２２に重なる領域にも設けられている。
ｐ側外部接続電極２３は、半導体層１５に重なるチップ領域、およびチップ外領域に広がっている。ｐ側外部接続電極２３の厚さは、第１ｐ側配線層１６の厚さよりも厚く、第２ｐ側配線層２１の厚さよりも厚い。
第２ｎ側配線層２２の第２ｎ側パッド２２ａ上には、ｎ側外部接続電極２４が設けられている。ｎ側外部接続電極２４は、チップ外領域に配置され、第２ｎ側配線層２２の第２ｎ側パッド２２ａに接している。ｎ側外部接続電極２４は、絶縁部材２７に重なって設けられている。
ｎ側外部接続電極２４は、第１ｎ側配線層１７よりも厚く、第２ｎ側配線層２２よりも厚い。
ｐ側外部接続電極２３とｎ側外部接続電極２４との間には、樹脂層（絶縁層）２５が設けられている。樹脂層２５は、ｐ側外部接続電極２３の側面とｎ側外部接続電極２４の側面に接して、ｐ側外部接続電極２３とｎ側外部接続電極２４との間に充填されている。樹脂層２５は、第２ｐ側配線層２１の周囲および第２ｎ側配線層２２の周囲にも設けられている。
また、樹脂層２５は、ｐ側外部接続電極２３の周囲およびｎ側外部接続電極２４の周囲に設けられ、ｐ側外部接続電極２３の側面およびｎ側外部接続電極２４の側面を覆っている。
樹脂層２５は、ｐ側外部接続電極２３およびｎ側外部接続電極２４の機械的強度を高める。また、樹脂層２５は、実装時にはんだのぬれ広がりを防ぐソルダレジストとして機能する。
ｐ側外部接続電極２３の下面は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｐ側実装面（ｐ側外部端子）２３ａとして機能する。ｎ側外部接続電極２４の下面は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｎ側実装面（ｎ側外部端子）２４ａとして機能する。ｐ側実装面２３ａおよびｎ側実装面２４ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
ここで、さらに、ｐ側実装面２３ａおよびｎ側実装面２４ａを、樹脂層２５の表面よりも突出させることが望ましい。これにより、実装時の接続部半田形状が安定化し、実装の信頼性を向上させることができる。
図２は、ｐ側実装面２３ａおよびｎ側実装面２４ａの平面レイアウトの一例を表す。
ｐ側実装面２３ａおよびｎ側実装面２４ａは、半導体層１５の平面領域を２等分する中心線ｃに対して非対称に配置され、ｐ側実装面２３ａの面積は、ｎ側実装面２４ａの面積よりも大きい。
ｐ側実装面２３ａとｎ側実装面２４ａとの間隔は、実装時にｐ側実装面２３ａとｎ側実装面２４ａとの間をはんだがブリッジしない間隔に設定される。
半導体層１５におけるｎ側の電極コンタクト面（第１層１１の第２面１１ａ）は、第１ｎ側配線層１７と第２ｎ側配線層２２によって、チップ外領域も含むより広い領域に再配置されている。これにより、信頼性の高い実装に十分なｎ側実装面２４ａの面積を確保しつつ、半導体層１５におけるｎ側電極面の面積を小さくすることが可能となる。したがって、半導体層１５における発光層１３を含まない領域１５ｅの面積を縮小し、発光層１３を含む領域１５ｄの面積を広げて光出力を向上させることが可能となる。
実施形態の半導体発光装置によれば、実装面側にｐ側金属層７１およびｎ側金属層７２が設けられている。ｐ側金属層７１は、第１ｐ側配線層１６、第２ｐ側配線層２１およびｐ側外部接続電極２３を含む。ｎ側金属層７２は、第１ｎ側配線層１７、第２ｎ側配線層２２およびｎ側外部接続電極２４を含む。
半導体層１５は、基板上にエピタキシャル成長法により形成される。その基板は除去され、半導体層１５は第１面１５ａ側に基板を含まない。基板の除去により半導体発光装置の低背化を図れる。また、基板の除去により、半導体層１５の第１面１５ａに微小凹凸を形成することができ、光取り出し効率の向上を図れる。
半導体層１５は、金属層７１、７２と、樹脂層２５との複合体からなる支持体の上に支持されている。また、半導体層１５は、半導体層１５よりも厚い例えば樹脂層である絶縁部材２７によって側面側から支えられている。
金属層７１、７２の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
例えば、半導体発光装置の実装時の熱サイクルにより、ｐ側実装面２３ａおよびｎ側実装面２４ａを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１５に加わる。ｐ側外部接続電極２３、ｎ側外部接続電極２４および樹脂層２５を適切な厚さ（高さ）に形成することで、ｐ側外部接続電極２３、ｎ側外部接続電極２４および樹脂層２５が上記応力を吸収し緩和することができる。特に、半導体層１５よりも柔軟な樹脂層２５を実装面側に支持体の一部として用いることで、応力緩和効果を高めることができる。
本実施形態によれば、絶縁部材２７は、半導体層１５の第１面１５ａよりも光学層側に設けられ、半導体層１５の周囲に設けられていない。絶縁部材２７は、光学層の周囲にのみ設けられている。このとき、絶縁膜２６は、半導体層１５の周囲および光学層の周囲に設けられる。そのため、絶縁膜２６を半導体層１５の周囲のみに設けるときに比べて、絶縁膜２６の体積を増加することができる。
絶縁膜２６として、樹脂層２５と同様に半導体層１５よりも柔軟な材料を用いることができる。そのため、絶縁膜２６を実装面側に支持体の一部として用いることで、応力緩和効果を高めることが可能である。絶縁部材２７は、後述するように光反射に適した材料を選択でき、絶縁膜２６は応力緩和に適した材料を選択できる。
さらに、後述する絶縁部材２７を形成するとき、応力が発生する。例えば、半導体層１５の周囲に絶縁部材２７が形成されたとき、半導体層１５に応力が集中することが起こり得る。本実施形態によれば、半導体層１５の周囲に絶縁部材２７が形成されない。そのため、半導体層１５に応力を集中させることなく絶縁部材２７を形成することが可能である。
金属層７１、７２は、例えば高い熱伝導率を持つ銅を主成分として含み、発光層１３に重なる領域に高熱伝導体が広い面積で広がっている。発光層１３で発生した熱は、金属層７１、７２を通じて、チップ下方に形成される短いパスで実装基板へと放熱される。
特に、半導体層１５の発光領域１５ｄと接続されたｐ側金属層７１のｐ側実装面２３ａは、図２に示す平面視で半導体層１５の平面領域のほとんどに重なっているため、ｐ側金属層７１を通じて実装基板に高効率で放熱させることができる。
また、実施形態によれば、ｐ側実装面２３ａはチップ外領域にも拡張している。したがって、ｐ側実装面２３ａに接合されるはんだの平面サイズも大きくでき、はんだを介した実装基板への放熱性を向上できる。
また、第２ｎ側配線層２２はチップ外領域に延びている。このため、チップに重なる領域の大部分を占めてレイアウトされたｐ側実装面２３ａの制約を受けずに、チップ外領域にｎ側実装面２４ａを配置することができる。ｎ側実装面２４ａをチップ外領域に配置することで、ｎ側実装面２４ａをチップ領域範囲内でのみレイアウトするよりも面積を広くできる。
上記に加え、絶縁部材２７が第１面１５ａよりも実装面側に設けられていないため、ｎ側配線層２２のレイアウトの自由度が向上する。
したがって、ｎ側についても、ｎ側実装面２４ａに接合されるはんだの平面サイズを大きくでき、はんだを介した実装基板への放熱性を向上できる。
発光層１３から第１面１５ａ側に放射された光は蛍光体層３０に入射し、一部の光は蛍光体３１を励起し、発光層１３の光と、蛍光体３１の光との混合光として例えば白色光が得られる。
発光層１３から実装面側に放射された光は、ｐ側電極７及びｎ側電極８によって反射され、上方の蛍光体層３０側に向かう。
蛍光体層３０上には透明層（第１透明層）３３が設けられ、その透明層３３上およびチップ外領域の絶縁部材２７上には、透明層（第２透明層）３４が設けられている。
透明層３４は、発光層１３の放射光を散乱させる複数の粒子状の散乱材（例えばシリコン酸化物）と、発光層１３の放射光を透過させる結合材（例えば透明樹脂）とを含む。
透明層３４は光散乱層として機能する。その光散乱層である透明層３４の平面サイズは、蛍光体層３０の平面サイズ、および透明層３３の平面サイズよりも大きい。すなわち、透明層３４の平面サイズは、チップ３の平面サイズよりも大きい。したがって、半導体発光装置から外部へと発せられる光の範囲を広げることができ、広角の配光特性が可能である。
絶縁部材２７の少なくとも半導体層１５の側面に近接する部分の表面は、発光層１３の放射光に対して反射性を有する。また、絶縁部材２７の蛍光体層３０の側面に近接する部分および透明層３３の側面に近接する部分は、発光層１３の放射光および蛍光体３１の放射光に対して反射性を有する。さらに、絶縁部材２７の透明層３４との境界付近が発光層１３の放射光および蛍光体３１の放射光に対して反射性を有する。
また、図３５（ｂ）に示すように、絶縁部材２７において、光学層（蛍光体層３０、透明層３３）の側面に近接する部分の表面に、反射性を有する反射層５５を設けても同様の効果を得ることができる。
例えば、絶縁部材２７は、発光層１３の放射光および蛍光体３１の放射光に対する反射率が５０％以上となる樹脂層である。
したがって、チップ３の側面からの放射光、および透明層３４で散乱されて絶縁部材２７側に向かう光を、絶縁部材２７で反射させることができる。絶縁部材２７での光の吸収損失を防いで、透明層３４を通じた外部への光取り出し効率を高めることができる。また、図３５（ｂ）に示すように、絶縁部材２７の表面（光学層３０、３３に近接する側面）に反射層５５を設けることによっても、同様の効果を得ることができる。
蛍光体層３０は半導体層１５の第１面１５ａ上にウェーハレベルプロセスで形成され、蛍光体層３０の平面サイズは、半導体層１５の平面サイズとほぼ同じ、または半導体層１５の平面サイズよりもわずかに大きい。
蛍光体層３０は、半導体層１５の側面、および実装面側にまわりこんで形成されていない。すなわち、光を外部に取り出さないチップ側面側および実装面側には蛍光体層３０が無駄に形成されず、コスト低減が図れる。
一般的なフリップチップ実装では、ＬＥＤチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。
これに対して実施形態の半導体発光装置によれば、図１に示す実装前の状態で、ｐ側外部接続電極２３の周囲およびｎ側外部接続電極２４の周囲には、蛍光体層３０と異なる樹脂層２５が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層２５が設けられているため、実装後のアンダーフィルが不要となる。
半導体層１５の第１面１５ａ側には、光取り出し効率、色変換効率、配光特性などを優先した設計の光学層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層２５は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
以上説明した実施形態によれば、半導体層１５、電極７、８、オンチップ配線層１６、１７、および光学層はウェーハレベルで一括形成して低コストのチップサイズデバイス３を実現するとともに、外部端子（実装面）２３ａ、３４ａをチップ外領域に拡張させて、放熱性を高くすることができる。したがって、安価で高信頼性の半導体発光装置を提供することができる。
さらに、絶縁部材２７を半導体層１５の第１面１５ａよりも光学層側にのみ設けることで、応力緩和効果を高めることができ、応力緩和に優れた半導体発光装置を提供することが可能である。
次に、図４（ａ）〜図１７（ｂ）を参照して、実施形態の半導体発光装置の製造方法について説明する。
図４（ｂ）、図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図１７（ａ）および図１７（ｂ）は、それぞれ、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図１３および図１４の下面図に対応する。
半導体層１５は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１０上にエピタキシャル成長される。基板１０は、例えばシリコン基板である。または、基板１０はサファイア基板や炭化ケイ素基板であってもよい。半導体層１５は、例えば、窒化ガリウム（ＧａＮ）を含む窒化物半導体層である。
例えば、ＲＩＥ（Reactive Ion Etching）法により、第２層１２および発光層１３の積層膜を選択的にエッチングし、図４（ａ）及び（ｂ）に示すように第１層１１の第２面１１ａを露出させる。
また、第１層１１は選択的に除去され、基板１０で複数の半導体層１５に分離される。半導体層１５を複数に分離する溝は例えば格子状パターンで形成される。
次に、図５（ａ）及び（ｂ）に示すように、第２層１２の表面にｐ側電極７を、第１層１１の第２面１１ａにｎ側電極８を形成する。
次に、図６（ａ）及び（ｂ）に示すように、半導体層１５および電極７、８を覆うように絶縁膜１４を形成した後、絶縁膜１４に第１開口１４ａおよび第２開口１４ｂを形成する。
次に、図７（ａ）及び（ｂ）に示すように、第１ｐ側配線層１６および第１ｎ側配線層１７を形成する。第１ｐ側配線層１６は第１開口１４ａ内に形成されｐ側電極７に接する。
第１ｎ側配線層１７は、第２開口１４ｂ内に形成されｎ側電極８に接する。また、第１ｎ側配線層１７は、例えば２カ所でｎ側電極８と接する。第１ｎ側配線層１７は、その２カ所のｎ側電極８を結ぶ方向に延びるライン状に形成される。第１ｎ側配線層１７のライン状に形成された部分と、ｐ側電極７との間には絶縁膜１４が介在し、第１ｎ側配線層１７はｐ側電極７に接していない。
ｐ側電極７、ｎ側電極８、第１ｐ側配線層１６、および第１ｎ側配線層１７は、半導体層１５に重なる領域の範囲内に形成される。
次に、図８（ａ）及び（ｂ）に示すように、第１ｐ側配線層１６の表面および第１ｎ側配線層１７の表面に絶縁膜１８を形成し、その絶縁膜１８に第１開口１８ａと第２開口１８ｂとを形成する。第１開口１８ａには、第１ｐ側配線層１６の第１ｐ側パッド１６ｂが露出し、第２開口１８ｂには第１ｎ側配線層１７の第１ｎ側パッド１７ｂが露出する。
次に、基板１０を除去する。半導体層１５および第１配線層１６、１７を含む積層体は、図示しない一時的な支持体に支持された状態で基板１０が除去される。
例えば、シリコン基板である基板１０が、ＲＩＥなどのドライエッチングにより除去される。あるいは、ウェットエッチングによりシリコン基板１０を除去してもよい。あるいは、基板１０がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
基板１０上にエピタキシャル成長された半導体層１５は、大きな内部応力を含む場合がある。また、ｐ側金属層７１、ｎ側金属層７２および樹脂層２５は、例えばＧａＮ系材料の半導体層１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１０の剥離時に一気に開放されたとしても、ｐ側金属層７１、ｎ側金属層７２および樹脂層２５は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
基板１０の除去により露出された半導体層１５の第１面１５ａは必要に応じて粗面化される。
さらに、第１面１５ａ上には、前述した蛍光体層３０が形成され、その蛍光体層３０上には透明層３３が形成される。ここまでの工程は、ウェーハ状態で進められる。
そして、ウェーハをダイシングして、複数のチップ３に個片化する。そのチップ３は、図９に示すように、第１支持体８１（ダイシングテープ）に支持される。第１支持体８１の種類は、任意である。
このとき、例えばウェーハをダイシングする前に、ウェーハが第１支持体８１に支持されていてもよい。これにより、複数のチップ３を個片化した後に新たなテープを用いる必要がなく、コストの削減および工程数の削減が可能となる。
図１０に示すように、チップ３は、第１支持体８１から第２支持体８２（Ｍｏｌｄテープ）へ再配置される。再配置されるチップ３のピッチは、任意である。
図１１に示すように、第２支持体８２は、例えば基材８２ａと、接着剤層８２ｂとを有する。チップ３の半導体層１５の全体および蛍光体層３０の一部は、接着剤層８２ｂに埋め込まれる。
図１２に示すように、チップ３の周囲（チップ外領域）、およびチップ３の上（透明層３３の上）に絶縁部材（支持部材）２７が形成される。このとき、接着剤層８２ｂに埋め込まれた半導体層１５の側面に絶縁部材２７が形成されない。これにより、絶縁部材２７の形成に伴い発生する応力を、チップ３の全体および第２支持体８２に分散することができ、半導体層１５への負荷（応力集中）を抑制することが可能となる。
図１３に示すように、第２支持体８２がチップ３から剥離される。このとき、第２支持体８２の剥離に伴い発生する応力を、絶縁部材２７に分散することができ、半導体層１５への負荷を抑制することができる。
図１３における絶縁部材２７の下面には、図１４に示すように絶縁膜２６が形成される。絶縁膜２６は、例えばチップ３と、絶縁部材２７との段差を解消するように形成される。絶縁膜２６としては、各種の樹脂材料を用いることができるが、特に耐熱性に優れたイミド系樹脂やフェノール系樹脂、シリコーン系樹脂、エポキシ系樹脂などが適する。
第１ｐ側配線層１６の第１ｐ側パッド１６ｂ上、およびチップ外領域の絶縁膜２６上には、図１４に示すように、第２ｐ側配線層２１が形成される。第１ｎ側配線層１７の第１ｎ側パッド１７ｂ上、およびチップ外領域の絶縁膜２６上には、第２ｎ側配線層２２が形成される。
第２ｎ側配線層２２は、チップ３に対して位置合わせされる。第１ｎ側パッド１７ｂは、ｎ側電極８よりも広い面積で再配置されているため、チップ３に対して第２ｎ側配線層２２の形成位置が多少ずれても第２ｎ側配線層２２を確実に第１ｎ側パッド１７ｂに重ね合わせて接続することができる。
第２ｐ側配線層２１の表面および第２ｎ側配線層２２の表面には、絶縁膜１９が形成される。絶縁膜１９には、第１開口１９ａおよび第２開口１９ｂが形成される。
第１開口１９ａには、第２ｐ側配線層２１の第２ｐ側パッド２１ａが露出する。第２開口１９ｂには、第２ｎ側配線層２２の第２ｎ側パッド２２ａが露出する。
第２ｐ側パッド２１ａ上には、図１５に示すようにｐ側外部接続電極２３が形成される。第２ｎ側パッド２２ａ上には、ｎ側外部接続電極２４が形成される。さらに、ｐ側外部接続電極２３とｎ側外部接続電極２４との間、ｐ側外部接続電極２３の周囲、およびｎ側外部接続電極２４の周囲に、樹脂層２５が形成される。樹脂層２５は、第２ｐ側配線層２１および第２ｎ側配線層２２の周囲にも形成される。
次に、透明層３３上の絶縁部材２７の上面、およびチップ外領域の絶縁部材２７の上面を研削する。透明層３３の上の絶縁部材２７は除去され、図１６に示すように、透明層３３の上面およびチップ外領域の絶縁部材２７の上面は平坦化される。
このとき、蛍光体層３０の上面が露出する高さまでは研削されず、蛍光体層３０上に残された透明層３３は、蛍光体層３０を保護する。
平坦化された透明層３３の上面および絶縁部材２７の上面には、図１に示すように、チップ３よりも平面サイズが大きな透明層（散乱層）３４が形成される。
本実施形態によれば、チップ３の周囲および上に絶縁部材２７を形成するとき、チップ３の半導体層１５の全体および蛍光体層３０の一部が、第２支持体８２に埋め込まれる。このため、半導体層１５の周囲には、絶縁部材２７が形成されない。これにより、絶縁部材２７の形成時、第２支持体８２の剥離時、および実装に伴う加熱時に発生する応力を、半導体層１５以外の部分に分散することができ、応力緩和効果を高めることが可能である。
次に、図１８〜図２２を参照して、他の実施形態の半導体発光装置について説明する。図１８〜図２２に示す半導体発光装置において、図１に示す半導体発光装置と同じ要素には同じ符号を付し、その詳細な説明は省略する。
図１８に示す半導体発光装置によれば、絶縁膜２６は、絶縁膜１８、絶縁部材２７および蛍光体層３０にコンフォーマルに設けられている。また、各第２配線層２１、２２は、絶縁部材２７と、第１配線層１６、１７との間の段差部にも設けられている。
これにより、各第２配線層２１、２２の周囲に設けられた樹脂層２５の厚さを厚くすることができ、応力緩和効果を高めることが可能である。
図１９に示す半導体発光装置によれば、蛍光体層３０の側面と絶縁膜２６との間、蛍光体層３０の側面と絶縁部材２７との間、および透明層３３の側面と絶縁部材２７との間に無機膜４１が設けられている。また、絶縁部材２７の上面２７ａと透明層３４との間に無機膜４２が設けられている。
無機膜４１および無機膜４２は、例えばシリコン酸化膜である。無機膜４１は、蛍光体層３０と絶縁部材２７（例えば白色樹脂）との密着性を高め、透明層３３と絶縁部材２７との密着性を高める。無機膜４２は、絶縁部材２７と透明層３４との密着性を高める。また、図３５（ａ）に示すように、光学層（蛍光体層３０、透明層３３）の側面を粗面化することも、絶縁部材２７との密着性を高めることに効果的である。
図２０に示す半導体発光装置によれば、半導体層１５の第１面１５ａ上に透明層３３が設けられ、その透明層３３上に蛍光体層３０が設けられている。あるいは、半導体層１５と蛍光体層３０との間の透明層として、例えばシリコン酸化膜などの無機膜を形成し、半導体層１５と蛍光体層３０との密着性を高めてもよい。
透明層３３の屈折率を、半導体層１５の屈折率と蛍光体層３０の屈折率との中間にすることで、半導体層１５からの光の取り出し効率を向上させることが可能である。また、透明層３３により、半導体層１５と蛍光体層３０との間の距離が離れ、蛍光体層３０で発した熱が半導体層１５に伝わる比率を減らすことができる。
図２１に示す半導体発光装置によれば、半導体層１５の第１面１５ａ上に透明層３３が設けられ、その透明層３３の上、およびチップ外領域の絶縁部材２７の上に蛍光体層３０が設けられている。
透明層３３は絶縁部材２７に囲まれた領域に設けられ、蛍光体層３０は透明層３３よりも平面サイズが大きい。この構成では、半導体層１５で発した光は、透明層３３を経由して蛍光体層３０内で広がるため、先の図１９と比較して発光範囲を広げることができる。これにより、光変換効率の向上や、蛍光体層３０での光変換による発熱の分散と低下などの効果が得られる。
図２２に示す半導体発光装置によれば、半導体層１５の第１面１５ａ上に第１透明層３３が設けられ、その第１透明層３３の上、およびチップ外領域の絶縁部材２７の上に第２透明層３４が設けられている。第２透明層３４の上には蛍光体層３０が設けられている。
第１透明層３３は絶縁部材２７に囲まれた領域に設けられ、第２透明層３４および蛍光体層３０は第１透明層３３よりも平面サイズが大きい。第２透明層３４を設けることにより、図２１の例よりも、半導体層１５で発する光をさらに広げる効果があり、発光範囲を広げることによる光変換効率の向上や、蛍光体層３０の発熱の分散と低下の効果をさらに得ることができる。
図２０に示す半導体発光装置において、図２６に示すように、蛍光体層３０の側面と絶縁部材２７との間、透明層３３の側面と絶縁膜２６との間、および透明層３３の側面と絶縁部材２７との間に無機膜４１を設けてもよい。
図２１に示す半導体発光装置において、図２７に示すように、透明層３３の側面と絶縁膜２６との間、および透明層３３の側面と絶縁部材２７との間に無機膜４１を設け、絶縁部材２７の上面と蛍光体層３０との間に無機膜４２を設けてもよい。
図２２に示す半導体発光装置において、図２８に示すように、透明層３３の側面と絶縁膜２６との間、および透明層３３の側面と絶縁部材２７との間に無機膜４１を設け、絶縁部材２７の上面と透明層３４との間に無機膜４２を設けてもよい。
次に、図２３は、さらに他の実施形態の半導体発光装置の模式断面図である。図１に示す実施形態と同じ要素には同じ符号を付し、その詳細な説明は省略する。
図２３に示す半導体発光装置は、チップ３と、チップ３の周囲に設けられた絶縁部材２７と、実装面側に設けられた金属層６１、６２とを有する。
蛍光体層、透明層、散乱層などの光学層は、上記実施形態の構成を適用できる。
半導体層１５は上記実施形態と同様の構成を有し、半導体層１５の第２層１２の表面にｐ側電極７が設けられ、第１層１１の第２面１１ａにｎ側電極８が設けられている。ｐ側電極７およびｎ側電極８は、半導体層１５に重なる領域（チップ領域）の範囲内に設けられいる。
半導体層１５の第１面１５ａ側から第１面１５ａの反対側まで絶縁膜２６が形成され、その絶縁膜２６にはｐ側電極７を露出させる開口と、ｎ側電極８を露出させる開口が形成されている。
半導体層１５の第１面１５ａの反対側には、ｐ側金属層６１と、ｎ側金属層６２が設けられている。
ｐ側金属層６１は、半導体層１５に重なる領域（チップ領域）で、絶縁膜２６に形成された開口を通じてｐ側電極７に接するとともに、そのｐ側電極７に接するコンタクト部から一体にチップ外領域に延びている。ｐ側金属層６１は、ｐ側電極７を介して第２層１２と電気的に接続され、第１層１１には接していない。ｐ側金属層６１は、半導体層１５および絶縁部材２７のそれぞれに重なって一体に設けられている。
ｎ側金属層６２は、半導体層１５に重なる領域（チップ領域）で、絶縁膜２６に形成された開口を通じてｎ側電極８に接するとともに、そのｎ側電極８に接するコンタクト部から一体にチップ外領域に延びている。ｎ側金属層６２はｎ側電極８を介して第１層１１と電気的に接続されている。ｎ側金属層６２とｐ側電極７との間、およびｎ側金属層６２と第２層１２との間には絶縁膜２６が設けられ、ｎ側金属層６２は、ｐ側電極７および第２層１２に接していない。ｎ側金属層６２は、半導体層１５および絶縁部材２７のそれぞれに重なって一体に設けられている。
ｐ側電極７とｐ側金属層６１とのコンタクト面の面積は、ｎ側電極８とｎ側金属層６２とのコンタクト面の面積よりも広い。ｐ側金属層６１の面積は、ｎ側金属層６２の面積よりも広い。
半導体層１５の側面よりも外側のチップ外領域に、絶縁部材２７が設けられている。絶縁部材２７は、半導体層１５の第１面側にのみ設けられており、蛍光体層３０の周囲に設けられている。
ｐ側金属層６１のチップ外領域に延出した部分は、絶縁膜２６を介して絶縁部材２７に支持されている。ｎ側金属層６２のチップ外領域に延出した部分は、絶縁膜２６を介して絶縁部材２７に支持されている。
ｐ側金属層６１上には、ｐ側外部接続電極２３が設けられている。ｐ側外部接続電極２３は、ｐ側金属層６１に接し、ｐ側金属層６１と電気的に接続されている。ｐ側外部接続電極２３の厚さは、ｐ側金属層６１の厚さよりも厚い。
ｎ側金属層６２の表面に絶縁膜４５が設けられている。絶縁膜４５は、例えば無機膜であり、シリコン酸化膜等である。
絶縁膜４５には、ｎ側金属層６２のｎ側パッド６２ｂを露出させる開口が形成されている。そのｎ側パッド６２ｂ上にｎ側外部接続電極２４が設けられている。ｎ側外部接続電極２４は、チップ外領域に配置され、ｎ側金属層６２のｎ側パッド６２ｂに接して、ｎ側金属層６２と電気的に接続されている。ｎ側外部接続電極２４の厚さは、ｎ側金属層６２の厚さよりも厚い。
ｐ側外部接続電極２３とｎ側外部接続電極２４との間には、樹脂層２５が設けられている。樹脂層２５は、ｐ側外部接続電極２３の側面およびｎ側外部接続電極２４の側面に接して、ｐ側外部接続電極２３とｎ側外部接続電極２４との間に充填されている。
また、樹脂層２５は、ｐ側外部接続電極２３の側面およびｎ側外部接続電極２４の側面に設けられ、ｐ側外部接続電極２３の側面およびｎ側外部接続電極２４の側面を覆っている。樹脂層２５は、ｐ側金属層６１の側面およびｎ側金属層６２の側面にも設けられ、ｐ側金属層６１の側面およびｎ側金属層６２の側面を覆っている。
ｐ側外部接続電極２３の下面は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｐ側実装面（ｐ側外部端子）２３ａとして機能する。ｎ側外部接続電極２４の下面は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｎ側実装面（ｎ側外部端子）２４ａとして機能する。ｐ側実装面２３ａおよびｎ側実装面２４ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
ｐ側実装面２３ａとｎ側実装面２４ａは、半導体層１５の平面領域を２等分する中心線に対して非対称に配置され、ｐ側実装面２３ａはｎ側実装面２４ａよりも広い。
ｎ側金属層６２のｎ側パッド６２ｂと、ｎ側外部接続電極２４とのコンタクト面積は、ｎ側電極８とｎ側金属層６２とのコンタクト面積よりも大きい。半導体層１５におけるｎ側の電極コンタクト面（第１層１１の第２面１１ａ）は、ｎ側金属層６２によって、より広い領域に再配置されている。これにより、信頼性の高い実装に十分なｎ側実装面２４ａの面積を確保しつつ、半導体層１５におけるｎ側電極面の面積を小さくすることが可能となる。したがって、半導体層１５における発光層１３を含まない領域の面積を縮小し、発光層１３を含む領域の面積を広げて光出力を向上させることが可能となる。
半導体層１５は、金属層６１、６２、外部接続電極２３、２４、および樹脂層２５の複合体からなる支持体の上に支持されている。また、半導体層１５は、半導体層１５よりも厚い例えば樹脂層である絶縁膜２６によって側面側から支えられている。
金属層６１、６２、外部接続電極２３、２４の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
ｐ側外部接続電極２３、ｎ側外部接続電極２４および樹脂層２５を適切な厚さ（高さ）に形成することで、ｐ側外部接続電極２３、ｎ側外部接続電極２４および樹脂層２５が実装時にかかる応力を吸収し緩和することができる。特に、半導体層１５よりも柔軟な樹脂層２５を実装面側に支持体の一部として用いることで、応力緩和効果を高めることができる。
さらに、半導体層１５の側面には、絶縁部材２７が設けられていない。すなわち、半導体層１５の側面に絶縁膜２６を設けることで、上記実装時に係る応力を吸収し緩和する部分を拡大することができる。特に、半導体層１５よりも柔軟な絶縁膜２６を支持体の一部として用いることで、応力緩和効果をさらに高めることが可能となる。
金属層６１、６２、外部接続電極２３、２４は例えば高い熱伝導率を持つ銅を主成分として含み、発光層１３に重なる領域に高熱伝導体が広い面積で広がっている。発光層１３で発生した熱は、金属層６１、６２、外部接続電極２３、２４を通じて、チップ下方に形成される短いパスで実装基板へと放熱される。
特に、半導体層１５の発光領域と接続されたｐ側実装面２３ａは、半導体層１５の平面領域の大部分に重なっているため、ｐ側金属層６１およびｐ側外部接続電極２３を通じて実装基板に高効率で放熱させることができる。
また、実施形態によれば、ｐ側実装面２３ａはチップ外領域にも拡張している。したがって、ｐ側実装面２３ａに接合されるはんだの平面サイズも大きくでき、はんだを介した実装基板への放熱性を向上できる。
また、ｎ側金属層６２はチップ外領域に延びている。このため、チップに重なる領域の大部分を占めてレイアウトされたｐ側実装面２３ａの制約を受けずに、チップ外領域にｎ側実装面２４ａを配置することができる。ｎ側実装面２４ａをチップ外領域に配置することで、ｎ側実装面２４ａをチップ領域範囲内でのみレイアウトするよりも面積を広くできる。
上記に加え、絶縁部材２７が第１面１５ａよりも実装面側に設けられていないため、ｎ側配線層２２のレイアウトの自由度が向上する。
したがって、ｎ側についても、ｎ側実装面２４ａに接合されるはんだの平面サイズを大きくでき、はんだを介した実装基板への放熱性を向上できる。
ｐ側金属層６１はｐ側電極７に接する部分（オンチップ部分）から一体にすぐ横に引き出されチップ外領域に延びている。ｎ側金属層６２はｎ側電極８に接する部分（オンチップ部分）からすぐ横に引き出されチップ外領域に延びている。そのため、効率的に半導体層１５の熱を広い実装面を介して実装基板に逃がすことができる。
また、蛍光体層３０はウェーハレベルプロセスで形成され、半導体層１５の側面、および実装面側にまわりこんで形成されていない。このため、光を取り出さないチップ側面側および実装面側には蛍光体層３０が無駄に形成されず、コスト低減が図れる。
また、図２３に示す実装前の状態で、ｐ側外部接続電極２３の周囲およびｎ側外部接続電極２４の周囲には、蛍光体層３０と異なる樹脂層２５が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層２５が設けられているため、実装後のアンダーフィルが不要となる。
半導体層１５の第１面１５ａ側には、光取り出し効率、色変換効率、配光特性などを優先した設計の光学層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層２５は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
以上説明した実施形態によれば、半導体層１５および光学層はウェーハレベルで一括形成して低コストのチップサイズデバイス３実現するとともに、金属層６１、６２、外部端子（実装面）２３ａ、３４ａをチップ外領域に拡張させて、放熱性を高くすることができる。したがって、安価で高信頼性の半導体発光装置を提供することができる。
さらに、絶縁部材２７を半導体層１５の第１面１５ａよりも光学層側にのみ設けることで、応力緩和効果を高めることができ、応力緩和に優れた半導体発光装置を提供することが可能である。
また、図２４に示す半導体発光装置によれば、図２３のデバイスにおいて、半導体層１５の側面と絶縁膜２６との間、蛍光体層３０と絶縁膜２６との間および蛍光体層３０の側面と絶縁部材２７との間に無機膜４６が設けられている。
無機膜４６は、例えばシリコン酸化膜であり、半導体層１５と絶縁膜２６との密着性、蛍光体層３０と絶縁膜２６との密着性および蛍光体層３０と絶縁部材２７との密着性を高める。
発光層を含む半導体層上に、蛍光体層が設けられ、その蛍光体層上に透明層が設けられた構造において、発光層および蛍光体層の発光にともなう熱が透明層に伝わる。例えば樹脂材料を使った透明層の耐熱性の向上は困難であり、熱は透明層に蓄積されやすい。場合によっては、熱で透明層が劣化し、半導体発光装置の発光特性が劣化してしまうことが起こり得る。特に、高光出力の半導体発光装置において、透明層の熱による劣化が問題になり得る。
そこで、図２９に示す実施形態によれば、蛍光体層３０と透明層３３との間に断熱層５１が設けられている。断熱層５１は、発光層１３が発する光および蛍光体３１が発する光に対して透過性を有する。
例えば、スパッタ法により、熱伝達係数が小さく光透過性が高いシリコン酸化膜（ＳｉＯ２膜）を断熱層５１として形成する。
図３０（ａ）は、断熱層５１を設けない構造の各層の温度プロファイル例である。
図３０（ｂ）は、蛍光体層３０と透明層３３との間に断熱層５１を設けた構造の各層の温度プロファイル例である。
図３０（ａ）と図３０（ｂ）との比較より、断熱層５１を設けることで、半導体層１５および蛍光体層３０からの熱が透明層３３に伝わりにくくなる。この結果、透明層３３の温度上昇が抑制され、透明層３３の熱劣化を防止できる。断熱層５１を設けた構造は、特に、高出力半導体発光装置に適している。
断熱層５１の形成方法はスパッタ法に限るものではなく、例えば、蒸着法、めっき法、塗布法、ゾルゲル法などを用いることができる。
また、断熱層５１の材料もＳｉＯ２に限るものではなく、高い光透過性および低い熱伝達係数（例えば、３０Ｗ/（ｍ２Ｋ）以下の熱伝達係数）を有する各種酸窒化物、耐熱性樹脂等が利用可能である。例えば、断熱層５１の材料として、ＳｒＴｉＯ３、ＭｇＯ、ＺｒＯ２、ＹＳＺ（イットリア安定化ジルコニア）を利用可能である。また、断熱層５１は、ポーラス構造であってもよい。
図１９に示す構造において、図３１に示すように、蛍光体層３０と透明層３３との間に断熱層５１を設けてもよい。
発光層１３の光（励起光）が蛍光体層３０を斜め方向に進む距離は、励起光が蛍光体層３０を厚み方向に進む距離よりも長く、蛍光体層３０を斜め方向に進む励起光は、蛍光体層３０を厚み方向に進む励起光よりも多くの蛍光体３１を励起する。
したがって、蛍光体層３０から出射される光のうち、出射角が大きい光ほど蛍光体３１の発光色（例えば黄色味）を帯びる。半導体発光装置の光取り出し面（図１における上面）を斜め方向から見ると、真上から見た場合よりも例えば黄色味が強い光が見えやすい。すなわち、半導体発光装置を見る角度によって見える光の色がばらつく色割れが生じる場合がある。
前述した図１、図１９、図２９、図３１に示す実施形態において、蛍光体層３０は絶縁部材２７で囲まれた領域に設けられ、絶縁部材２７における蛍光体層３０に近接する側面の上端は、蛍光体層３０の上面よりも突出している。絶縁部材２７の上面２７ａと、蛍光体層３０の上面との間に段差が形成されている。蛍光体層３０の周囲は絶縁部材２７で囲まれ、さらに、蛍光体層３０の上方にも、周囲を絶縁部材２７で囲まれた領域が形成されている。
また、前述したように、絶縁部材２７における蛍光体層３０の側面に近接する部分および透明層３３の側面に近接する部分は、発光層１３の放射光および蛍光体３１の放射光に対して反射性を有する。
したがって、実施形態によれば、図１において矢印で模式的に表すように、蛍光体層３０から斜め方向に出射した光の一部は、絶縁部材２７の側面に向かい、その絶縁部材２７の側面で反射する。
したがって、蛍光体層３０からの出射角の大きい黄色味の強い光を、出射角の小さい方向へと反射または散乱させることができ、色割れを抑制することができる。
光学層（蛍光体層３０、透明層３３）の側面の周囲を囲む絶縁部材２７の側面は、発光面（半導体層１５の第１面１５ａ、または蛍光体層３０の上面）に対して垂直であることに限らず、図３２に示すように、傾斜していてもよい。
図３２に示す例では、絶縁部材２７の側面で囲まれた領域の幅は、半導体層１５側の下部から上部かけて連続的に大きくなっている。絶縁部材２７の上面と側面とは鈍角を形成している。絶縁部材２７の側面で囲まれた領域の幅は、半導体層１５側の下部から上部かけて段階的に大きくなっていてもよい。
光学層の周囲を囲む絶縁部材２７の側面を傾斜させることで、垂直側面に比べて、高配光角化が可能となる。
図３３に示すように、蛍光体層３０の上に透明層を設けずに、蛍光体層３０の上に絶縁部材２７の側面で囲まれた空間５３を設けてもよい。この構造でも、蛍光体層３０から出射された斜め光を、絶縁部材２７の側面で反射させることができる。
図３４に示すように、絶縁部材２７の上面に、絶縁部材２７とは別の反射層５２を設けてもよい。
反射層５２は、例えば、アルミニウム（Ａｌ）層、または光散乱材を含む散乱層である。蛍光体層３０から出射された斜め光を、反射層５２でも反射させることができる。
図１、１９、２３、２４、２９、３１、３２、３３、３４に示すように、半導体層１５と蛍光体層３０との間に透明層を介在させない構造は、蛍光体層３０の熱を、半導体層１５およびその下の金属を通じて実装基板に放熱しやすい。そのため、蛍光体層３０の温度上昇を抑制できる。
図２３、２４に示す構造は、半導体層１５上に１層の光学層（蛍光体層３０）しか積層されず、低コストである。
図１、１９、２９、３１、３２、３４に示すように、蛍光体層３０上に透明層３３、３４を設けた構造において、透明層の屈折率を、蛍光体層３０の透明層（結合材３２）の屈折率と、空気の屈折率との中間にすることで、光取り出し効率を向上できる。
図２０、２１、２２、２６、２７、２８に示すように、半導体層１５と蛍光体層３０との間に透明層３３、３４を設けた構造において、透明層３３、３４の屈折率を、半導体層（例えばＧａＮ）１５の屈折率と、蛍光体層３０の透明層の屈折率との中間にすることで、半導体層１５からの光取り出し効率を向上できる。また、蛍光体層３０から半導体層１５への戻り光を少なくできる。
図２１、２２、２７、２８に示すように、チップ３の周囲の絶縁部材２７の上面２７ａ上にも蛍光体層３０を設けた構造は、励起発光面積を広くできる。このため、光変換効率を向上でき、また、蛍光体層３０の熱を分散できる。
図２２、２８に示すように、チップ３の周囲の絶縁部材２７の上面２７ａ上に透明層３４を設け、その透明層３４上に蛍光体層３０を設けた構造では、パッケージ全面に広がっている透明層３４内を横方向に光が広がっていく。また、蛍光体層３０からの反射光が絶縁部材２７で再反射して透明層３４内を横方向に広がっていく。このため、光変換効率がより高まる。また、透明層３４に散乱性をもたせるとさらに光変換効率が高まる。
以上説明した各実施形態において、半導体層１５のエピタキシャル成長に用いた例えばサファイア基板を透明層として第１面１５ａ上に残してもよい。また、透明層は樹脂材料に限らず、結晶体やガラスを用いてもよい。また、透明層は光散乱機能に限らず、集光レンズまたは拡散レンズとしての機能をもつものでもよい。
上述したそれぞれの実施形態によれば、応力緩和に優れた半導体発光装置を提供することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
７…ｐ側電極、８…ｎ側電極、１１…第１層、１２…第２層、１３…発光層、１５…半導体層、１６…第１ｐ側配線層、１７…第１ｎ側配線層、２１…第２ｐ側配線層、２２…第２ｎ側配線層、２３…ｐ側外部接続電極、２４…ｎ側外部接続電極、２５…樹脂層、２７…絶縁部材、３０…蛍光体層、３３，３４…透明層、４１，４２，４６…無機膜、６１…ｐ側金属層、６２…ｎ側金属層

Claims (15)

  1. ｎ型半導体を含む第１層と、ｐ型半導体を含む第２層と、前記第１層と前記第２層との間に設けられた発光層と、を有する半導体層と、
    前記第１層に接し、前記半導体層に重なって設けられたｎ側電極と、
    前記第２層に接し、前記半導体層に重なって設けられたｐ側電極と、
    前記第１層の上に設けられた光学層と、
    前記第１層よりも前記光学層側に設けられ、前記半導体層の周囲には設けられず、前記光学層の周囲を覆い、少なくとも前記光学層の側面に近接する部分の表面が光反射性を持つ絶縁部材と、
    前記ｎ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なって一体に設けられたｎ側金属層と、
    前記ｐ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なって一体に設けられたｐ側金属層と、
    を備えた半導体発光装置。
  2. 前記絶縁部材と、前記ｎ側金属層と、の間、および前記絶縁部材と、前記ｐ側金属層と、の間に設けられた絶縁膜をさらに備えた請求項１記載の半導体発光装置。
  3. 前記絶縁膜は、前記絶縁部材、前記ｎ側金属層および前記ｐ側金属層のそれぞれに接している請求項２記載の半導体発光装置。
  4. 前記絶縁膜は、前記光学層の前記側面および前記半導体層の側面を覆う請求項２または３に記載の半導体発光装置。
  5. 前記ｎ側金属層は、前記絶縁部材に重なって設けられたｎ側外部接続電極を含み、
    前記ｐ側金属層は、前記絶縁部材に重なって設けられたｐ側外部接続電極を含む請求項１〜４のいずれか１つに記載の半導体発光装置。
  6. 前記ｎ側外部接続電極と、前記ｐ側外部接続電極と、の間に設けられた樹脂層をさらに備えた請求項５記載の半導体発光装置。
  7. 前記樹脂層は、前記ｎ側金属の周囲および前記ｐ側金属の周囲に設けられた請求項６記載の半導体発光装置。
  8. 前記光学層の前記半導体層の側の角は、前記絶縁部材で覆われずに、前記絶縁膜で覆われている請求項２記載の半導体発光装置。
  9. ｎ型半導体を含む第１層と、ｐ型半導体を含む第２層と、前記第１層と、前記第２層と、の間に設けられた発光層と、を有する半導体層と、
    前記第１層上に形成された光学層と、
    を有する個片化された複数のチップの前記半導体層と、前記光学層の一部と、を支持体に埋め込む工程と、
    前記複数のチップの前記支持体から露出した部分に絶縁部材を形成する工程と、
    前記支持体を前記複数のチップから剥離する工程と、
    を備えた半導体発光装置の製造方法。
  10. 前記支持体を前記複数のチップから剥離した後、前記半導体層の周囲および前記光学層の前記絶縁部材から露出した部分の周囲に絶縁膜を形成する工程をさらに備えた請求項９記載の半導体発光装置の製造方法。
  11. 前記半導体層を前記支持体に埋め込む前に、前記第１層に接し、前記半導体層に重なるｎ側電極を形成する工程と、
    前記半導体層を前記支持体に埋め込む前に、前記第２層に接し、前記半導体層に重なるｐ側電極を形成する工程と、
    前記支持体を前記複数のチップから剥離した後、前記ｎ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なるｎ側金属層を形成する工程と、
    前記支持体を前記複数のチップから剥離した後、前記ｐ側電極に接し、前記半導体層および前記絶縁部材のそれぞれに重なるｐ側金属層を形成する工程と、
    をさらに備えた請求項９または１０に記載の半導体発光装置の製造方法。
  12. 前記ｎ側電極および前記ｐ側電極を前記支持体に埋め込む工程をさらに備えた請求項１１記載の半導体発光装置の製造方法。
  13. 前記ｎ側金属層を形成する工程は、前記絶縁部材に重なるｎ側外部接続電極を形成する工程を含み、
    前記ｐ側金属層を形成する工程は、前記絶縁部材に重なるｐ側外部接続電極を形成する工程を含む請求項１１または１２に記載の半導体発光装置の製造方法。
  14. 前記ｎ側外部接続電極と、前記ｐ側外部接続電極と、の間に樹脂層を形成する工程をさらに備えた請求項１３記載の半導体発光装置の製造方法。
  15. 前記樹脂層を形成する工程は、前記ｎ側金属および前記ｐ側金属の周囲に前記樹脂層を形成する工程を含む請求項１４記載の半導体発光装置の製造方法。
JP2015049575A 2015-03-12 2015-03-12 半導体発光装置とその製造方法 Pending JP2016171188A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015049575A JP2016171188A (ja) 2015-03-12 2015-03-12 半導体発光装置とその製造方法
TW104125626A TW201633567A (zh) 2015-03-12 2015-08-06 半導體發光裝置及其製造方法
US14/825,340 US9595631B2 (en) 2015-03-12 2015-08-13 Semiconductor light emitting device and method of manufacturing the same
EP15181558.6A EP3067944B1 (en) 2015-03-12 2015-08-19 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015049575A JP2016171188A (ja) 2015-03-12 2015-03-12 半導体発光装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2016171188A true JP2016171188A (ja) 2016-09-23

Family

ID=53886970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015049575A Pending JP2016171188A (ja) 2015-03-12 2015-03-12 半導体発光装置とその製造方法

Country Status (4)

Country Link
US (1) US9595631B2 (ja)
EP (1) EP3067944B1 (ja)
JP (1) JP2016171188A (ja)
TW (1) TW201633567A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117174A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지
US11050007B2 (en) 2018-09-28 2021-06-29 Nichia Corporation Light emitting device
US11264552B2 (en) 2018-10-31 2022-03-01 Nichia Corporation Light emitting device, light emitting module, method of manufacturing light emitting device, and method of manufacturing light emitting module
US11489098B2 (en) 2018-10-31 2022-11-01 Nichia Corporation Light emitting device, light emitting module, method of manufacturing light emitting device, and method of manufacturing light emitting module
WO2023282357A1 (ja) * 2021-07-08 2023-01-12 シチズン電子株式会社 発光装置
US11664356B2 (en) 2020-03-26 2023-05-30 Nichia Corporation Light emitting device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090199B2 (en) * 2017-03-01 2018-10-02 Semiconductor Components Industries, Llc Semiconductor device and method for supporting ultra-thin semiconductor die
KR102487841B1 (ko) * 2018-03-14 2023-01-11 삼성전자주식회사 반도체 패키지
TWI660524B (zh) * 2018-07-17 2019-05-21 友達光電股份有限公司 發光裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006104935A2 (en) 2005-03-28 2006-10-05 Goldeneye,Inc. Light emitting diodes and methods of fabrication
US20110049545A1 (en) 2009-09-02 2011-03-03 Koninklijke Philips Electronics N.V. Led package with phosphor plate and reflective substrate
JP5185338B2 (ja) 2010-08-09 2013-04-17 株式会社東芝 発光装置
JP2012079776A (ja) 2010-09-30 2012-04-19 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
JP5656748B2 (ja) 2011-05-16 2015-01-21 シチズンホールディングス株式会社 半導体発光素子の製造方法
JP2013197309A (ja) 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP5710532B2 (ja) 2012-03-26 2015-04-30 株式会社東芝 半導体発光装置及びその製造方法
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
JP5819335B2 (ja) 2013-02-18 2015-11-24 株式会社東芝 半導体発光装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117174A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지
KR102567568B1 (ko) 2018-04-06 2023-08-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
US11050007B2 (en) 2018-09-28 2021-06-29 Nichia Corporation Light emitting device
US11264552B2 (en) 2018-10-31 2022-03-01 Nichia Corporation Light emitting device, light emitting module, method of manufacturing light emitting device, and method of manufacturing light emitting module
US11489098B2 (en) 2018-10-31 2022-11-01 Nichia Corporation Light emitting device, light emitting module, method of manufacturing light emitting device, and method of manufacturing light emitting module
US11664356B2 (en) 2020-03-26 2023-05-30 Nichia Corporation Light emitting device
WO2023282357A1 (ja) * 2021-07-08 2023-01-12 シチズン電子株式会社 発光装置

Also Published As

Publication number Publication date
EP3067944A1 (en) 2016-09-14
TW201633567A (zh) 2016-09-16
EP3067944B1 (en) 2020-01-01
US9595631B2 (en) 2017-03-14
US20160268471A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
JP6604786B2 (ja) 半導体発光装置およびその製造方法
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
JP6106120B2 (ja) 半導体発光装置
JP6045999B2 (ja) 半導体発光装置及びその製造方法
JP6545981B2 (ja) 半導体発光装置
JP2016171188A (ja) 半導体発光装置とその製造方法
JP2016058689A (ja) 半導体発光装置
TWI543399B (zh) 半導體發光裝置
JP5819335B2 (ja) 半導体発光装置およびその製造方法
US8723409B2 (en) Light emitting device
JP6558654B2 (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体部品及びオプトエレクトロニクス半導体チップの生産方法
JP2015195332A (ja) 半導体発光装置及びその製造方法
JP6649726B2 (ja) 半導体発光装置およびその製造方法
JP6185415B2 (ja) 半導体発光装置
US10553757B2 (en) UV LED package
JP2016062986A (ja) 半導体装置と半導体装置の製造方法
JP2015088524A (ja) 半導体発光装置
WO2017154975A1 (ja) 半導体発光装置
JP5931006B2 (ja) 発光装置
JP6619966B2 (ja) 半導体発光装置
JP2015188039A (ja) 半導体発光装置およびその製造方法
JP7181489B2 (ja) 発光装置及びその製造方法
JP6633111B2 (ja) 発光ユニット及び半導体発光装置
JP2015126041A (ja) 発光装置