JP6649726B2 - 半導体発光装置およびその製造方法 - Google Patents

半導体発光装置およびその製造方法 Download PDF

Info

Publication number
JP6649726B2
JP6649726B2 JP2015179421A JP2015179421A JP6649726B2 JP 6649726 B2 JP6649726 B2 JP 6649726B2 JP 2015179421 A JP2015179421 A JP 2015179421A JP 2015179421 A JP2015179421 A JP 2015179421A JP 6649726 B2 JP6649726 B2 JP 6649726B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
semiconductor layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179421A
Other languages
English (en)
Other versions
JP2017055037A (ja
Inventor
遠藤　光芳
光芳 遠藤
修司 糸永
修司 糸永
幸 下宿
幸 下宿
幸寛 野村
幸寛 野村
古山　英人
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2015179421A priority Critical patent/JP6649726B2/ja
Priority to US15/065,146 priority patent/US9543484B1/en
Publication of JP2017055037A publication Critical patent/JP2017055037A/ja
Application granted granted Critical
Publication of JP6649726B2 publication Critical patent/JP6649726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

実施形態は、半導体発光装置およびその製造方法に関する。
発光層を含む半導体層の一方の面側に、蛍光体層および複数の蛍光体を設け、他方の面（実装面）側に配線層、外部端子および樹脂層を設けたチップサイズパッケージ構造の半導体発光装置が提案されている。
蛍光体層側の構造において、光学特性の向上が課題となり得る。
特開２０１３−２０１２７３号公報
実施形態は、光学特性に優れた半導体発光装置およびその製造方法を提供する。
実施形態によれば、半導体発光装置は、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、第１面と、前記第１面に対向する第２面と、を有する半導体層と、前記第２の半導体層と接するｐ側電極と、前記第１の半導体層と接するｎ側電極と、前記第２面側に設けられ、前記ｐ側電極と接するｐ側ピラーと、前記第２面側に設けられ、前記ｎ側電極と接するｎ側ピラーと、前記半導体層の側面の外側に設けられた第１絶縁層と、前記第１の半導体層の前記第１面上および前記第１絶縁層上に設けられた光学層と、前記第１絶縁層の側面の外側および前記光学層の側面の外側に設けられた第２絶縁層と、前記第２絶縁層上および前記光学層上に設けられ、前記光学層の上面、側面および角部と接し、光透過性を有する第１層と、前記ｐ側ピラーに接し、前記第１絶縁層および前記第２絶縁層と重なる領域に延びるｐ側配線と、前記ｎ側ピラーに接し、前記第１絶縁層および前記第２絶縁層と重なる領域に延び、前記ｐ側配線と離間するｎ側配線と、を備える。前記第１層は、前記光学層の前記側面および前記第２絶縁層の上面と接する第１下端部と、前記第２絶縁層の前記上面と接し、前記光学層と離間し、前記光学層の前記角部の高さと、前記第１下端部の高さと、の間の高さに設けられた第２下端部と、前記光学層の前記側面に対して傾斜する傾斜部と、を有し、前記傾斜部は、前記第１下端部から前記第２下端部まで連続して設けられる。
図１は、実施形態の半導体発光装置の模式断面図。 図２（ａ）は、実施形態の半導体発光装置の平面レイアウトの一例を示す模式平面図であり、図２（ｂ）は、実施形態の半導体発光装置の実装面の一例を示す模式平面図。 図３（ａ）および図３（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図４（ａ）および図４（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図５（ａ）および図５（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図６（ａ）および図６（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図７（ａ）および図７（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図８（ａ）および図８（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図９（ａ）および図９（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図１０（ａ）および図１０（ｂ）は、実施形態の半導体発光装置の製造方法を示す模式断面図。 図１１（ａ）および図１１（ｂ）は、半導体発光装置の一部拡大模式断面図。 図１２は、他の実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体発光装置の模式断面図である。
図２（ａ）は、実施形態の半導体発光装置におけるｐ側電極１６と、ｎ側電極１７との平面レイアウトの一例を示す模式平面図である。図１は、図２（ａ）におけるＡ−Ａ’断面に対応する。図２（ａ）は、図１における各配線部４１、４３、樹脂層２５、絶縁膜１８、および反射膜５１を取り除いて半導体層１５の第２面１５ｂから見た図に対応する。
図２（ｂ）は、実施形態の半導体発光装置の実装面（図１の半導体発光装置の下面）の一例を示す模式平面図である。
実施形態の半導体発光装置は、発光層１３を有する半導体層１５を備えている。半導体層１５は、第１面１５ａと、その反対側の第２面１５ｂとを有する。
半導体層１５の第２面１５ｂは、発光層１３を含む部分１５ｅ（発光領域）と、発光層１３を含まない部分１５ｆ（非発光領域）とを有する。発光層１３を含む部分１５ｅは、半導体層１５のうちで、発光層１３が積層されている部分である。発光層１３を含まない部分１５ｆは、半導体層１５のうちで、発光層１３が積層されていない部分である。発光層１３を含む部分１５ｅは、発光層１３の発光光を外部に取り出し可能な積層構造となっている領域を示す。
第２面１５ｂにおいて、発光層１３を含む部分１５ｅの上に、第１の電極としてｐ側電極１６が設けられ、発光層を含まない部分１５ｆの上に、第２の電極としてｎ側電極１７が設けられている。
図２（ａ）に示す例では、発光層１３を含まない部分１５ｆが発光層１３を含む部分１５ｅを囲んでおり、ｎ側電極１７がｐ側電極１６を囲んでいる。
ｐ側電極１６とｎ側電極１７とを通じて発光層１３に電流が供給される。これにより、発光層１３は発光する。そして、発光層１３から放射される光は、第１面１５ａから半導体発光装置の外部に出射される。
半導体層１５の第２面１５ｂには、図１に示すように支持体１００が設けられている。半導体層１５、ｐ側電極１６およびｎ側電極１７を含む発光素子は、第２面１５ｂに設けられた支持体１００によって支持されている。
半導体層１５の第１面１５ａ上には、半導体発光装置の放出光に所望の光学特性を与える蛍光体層３０（光学層）が設けられている。蛍光体層３０は、発光層１３の放射光に対して透過性を有する。
例えば、蛍光体層３０と、半導体層１５との間には、密着性を有する絶縁層１９が設けられている。絶縁層１９は、透過性を有する。なお、例えば絶縁層１９は設けられていなくてもよい。そのとき、蛍光体層３０は半導体層１５と接してもよい。
蛍光体層３０は、複数の粒子状の蛍光体３１を含む。蛍光体３１は、発光層１３の放射光により励起され、その放射光とは異なる波長の光を放射する。
複数の蛍光体３１は、結合材３２により一体化されている。結合材３２は、光透過性を有する。なお、ここで「光透過性」とは、発光層１３の放射光および蛍光体３１の放射光から放出される光を含む光に対する透過性を示す。また、「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。
半導体層１５は、第１の半導体層１１と、第２の半導体層１２と、発光層１３とを有する。発光層１３は、第１の半導体層１１と、第２の半導体層１２との間に設けられている。第１の半導体層１１および第２の半導体層１２は、例えば、窒化ガリウムを含む。
第１の半導体層１１は、例えばｎ型の半導体であり、下地バッファ層、ｎ型ＧａＮ層を含む。第２の半導体層１２は、例えばｐ型の半導体であり、ｐ型ＧａＮ層を含む。発光層１３は、青、紫、青紫、紫外光などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
半導体層１５の第２面１５ｂは、凹凸形状に加工される。その凸部は、発光層１３を含む部分１５ｅであり、凹部は、発光層１３を含まない部分１５ｆである。発光層１３を含む部分１５ｅの表面は第２の半導体層１２の表面であり、第２の半導体層１２の表面にｐ側電極１６が設けられている。ｐ側電極１６は、第２の半導体層１２と接している。発光層１３を含まない部分１５ｆの表面は第１の半導体層１１の表面であり、第１の半導体層１１の表面にｎ側電極１７が設けられている。ｎ側電極１７は、第１の半導体層と接している。
半導体層１５の第２面１５ｂにおいて、発光層１３を含む部分１５ｅの面積は、発光層１３を含まない部分１５ｆの面積よりも広い。また、発光層１３を含む部分１５ｅの表面に設けられたｐ側電極１６の面積は、発光層１３を含まない部分１５ｆの表面に設けられたｎ側電極１７の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。
図２（ａ）に示すように、ｎ側電極１７は例えば４本の直線部を有し、そのうちの１本の直線部には、その直線部の幅方向に突出したコンタクト部１７ｃが設けられている。そのコンタクト部１７ｃの表面には、図１に示すように第１ｎ側配線層２２のビア２２ａが接続される。
半導体層１５の第２面１５ｂ、ｐ側電極１６およびｎ側電極１７は、図１に示すように、絶縁膜１８で覆われている。絶縁膜１８は、例えば、シリコン酸化膜などの無機絶縁膜である。絶縁膜１８は、発光層１３の側面および第２の半導体層１２の側面にも設けられ、発光層１３の側面および半導体層１２の側面を覆っている。
また、絶縁膜１８は、半導体層１５における第１面１５ａから続く側面（第１の半導体層１１の側面）１５ｃにも設けられ、側面１５ｃを覆っている。
さらに、絶縁膜１８は、半導体層１５の側面１５ｃに隣接するチップ外周部にも設けられている。チップ外周部に設けられた絶縁膜１８は、第１面１５ａで、側面１５ｃから遠ざかる方向に延在している。
第２面１５ｂの絶縁膜１８上には、第１の配線層としての第１ｐ側配線層２１と、第２の配線層としての第１ｎ側配線層２２とが互いに分離して設けられている。絶縁膜１８には、ｐ側電極１６に通じる複数の第１の開口と、ｎ側電極１７のコンタクト部１７ｃに通じる第２の開口とが形成される。なお、第１の開口は、より大きな１つの開口でも良い。
第１ｐ側配線層２１は、絶縁膜１８上および第１の開口の内部に設けられている。第１ｐ側配線層２１は、第１の開口内に設けられたビア２１ａを介してｐ側電極１６と電気的に接続されている。
第１ｎ側配線層２２は、絶縁膜１８上および第２の開口の内部に設けられている。第１ｎ側配線層２２は、第２の開口内に設けられたビア２２ａを介してｎ側電極１７と電気的に接続されている。
第１ｐ側配線層２１および第１ｎ側配線層２２が、第２面１５ｂの領域の大部分を占めて絶縁膜１８上に広がっている。第１ｐ側配線層２１は、複数のビア２１ａを介してｐ側電極１６と接続している。
また、半導体層１５の側面１５ｃを、絶縁膜１８を介して反射膜５１（金属膜）が覆っている。反射膜５１は側面１５ｃに接しておらず、半導体層１５と離間している。反射膜５１は、発光層１３の放射光および蛍光体３１の放射光に対して反射性を有する。
反射膜５１、第１ｐ側配線層２１および第１ｎ側配線層２２は、共通の金属膜上に例えばめっき法により同時に形成される銅膜を含む。反射膜５１は、例えば第１ｐ側配線層２１および第１ｎ側配線層２２と離間している。反射膜５１は、例えば第１ｐ側配線層２１および第１ｎ側配線層２２の少なくともいずれかと一体に設けられてもよい。
なお、半導体層１５の側面１５ｃに隣接するチップ外周部においては、金属膜上にめっき膜（銅膜）を形成せずに、金属膜で反射膜５１を形成してもよい。反射膜５１は、少なくともアルミニウム膜を含むことで、発光層１３の放射光および蛍光体３１の放射光に対して高い反射率を有する。
また、第１ｐ側配線層２１および第１ｎ側配線層２２の下にも下地金属膜（アルミニウム膜）が残されるので、第２面１５ｂの大部分の領域にアルミニウム膜が広がって形成されている。これにより、蛍光体層３０側に向かう光の量を増大できる。
第１ｐ側配線層２１における半導体層１５とは反対側の面には、第１の金属ピラーとしてｐ側ピラー２３が設けられている。第１ｐ側配線層２１およびｐ側ピラー２３は、第１ｐ側配線部４１を形成している。ｐ側ピラー２３は、ｐ側電極１６と電気的に接続されている。
第１ｎ側配線層２２における半導体層１５とは反対側の面には、第２の金属ピラーとしてｎ側ピラー２４が設けられている。第１ｎ側配線層２２およびｎ側ピラー２４は、第１ｎ側配線部４３を形成している。ｎ側ピラー２４は、ｎ側電極１７と電気的に接続されている。
第１ｐ側配線部４１と第１ｎ側配線部４３との間には、樹脂層２５（第１絶縁層）が設けられている。樹脂層２５は、ｐ側ピラー２３の側面とｎ側ピラー２４の側面に接するように、ｐ側ピラー２３とｎ側ピラー２４との間に設けられている。すなわち、ｐ側ピラー２３は、樹脂層２５を介してｎ側ピラー２４と離間している。ｐ側ピラー２３と、ｎ側ピラー２４との間には、樹脂層２５が充填されている。
また、樹脂層２５は、第１ｐ側配線層２１と第１ｎ側配線層２２との間、第１ｐ側配線層２１と反射膜５１との間、および第１ｎ側配線層２２と反射膜５１との間に設けられている。
樹脂層２５は、ｐ側電極１６の側面およびｎ側電極１７の側面に設けられている。樹脂層２５は、半導体層１５の側面１５ｃに設けられている。樹脂層２５と、ｐ側電極１６の側面、ｎ側電極１７の側面および側面１５ｃとの間には、絶縁膜１８が設けられている。樹脂層２５と、ｐ側電極１６の側面、ｎ側電極１７の側面および側面１５ｃとの間には、例えば絶縁膜１８および反射膜５１が設けられてもよい。
樹脂層２５は、ｐ側ピラー２３の周囲およびｎ側ピラー２４の周囲に設けられ、ｐ側ピラー２３の側面およびｎ側ピラー２４の側面を覆っている。また、樹脂層２５は、半導体層１５の側面１５ｃに隣接するチップ外周部にも設けられ、反射膜５１を覆っている。
チップ外周部に設けられた樹脂層２５上には、蛍光体層３０が設けられている。すなわち、蛍光体層３０は、半導体層１５上および樹脂層２５上に設けられ、ｐ側電極１６およびｎ側電極１７と半導体層１５を介して離れている。
ｐ側ピラー２３の下面およびｎ側ピラー２４の下面は、樹脂層２５の下面と同じ面内で離間して並んで形成されている。ｐ側ピラー２３と、ｎ側ピラー２４との間隔は、絶縁膜１８上における第１ｐ側配線層２１と第１ｎ側配線層２２との間隔よりも広い。
第１ｐ側配線層２１と第１ｎ側配線層２２との間隔は、プロセス上の限界まで狭くすることができる。このため、第１ｐ側配線層２１の面積、および第１ｐ側配線層２１とｐ側ピラー２３との接触面積の拡大を図れる。これにより、発光層１３の熱の放散を促進できる。
また、複数のビア２１ａを通じて第１ｐ側配線層２１がｐ側電極１６と接する面積は、ビア２２ａを通じて第１ｎ側配線層２２がｎ側電極１７と接する面積よりも広い。これにより、発光層１３に流れる電流の分布を均一化できる。
絶縁膜１８上で広がる第１ｎ側配線層２２の面積は、ｎ側電極１７の面積よりも広くできる。そして、第１ｎ側配線層２２の上に設けられるｎ側ピラー２４の下面の面積を、ｎ側電極１７よりも広くできる。これにより、後述するｎ側配線７２を形成するために十分なｎ側ピラー２４の下面の面積を確保しつつ、ｎ側電極１７の面積を小さくすることが可能となる。すなわち、半導体層１５における発光層１３を含まない部分１５ｆの面積を縮小し、発光層１３を含む部分１５ｅの面積を広げて光出力を向上させることが可能となる。
第１の半導体層１１は、ｎ側電極１７および第１ｎ側配線層２２を介してｎ側ピラー２４と電気的に接続されている。第２の半導体層１２は、ｐ側電極１６および第１ｐ側配線層２１を介してｐ側ピラー２３と電気的に接続されている。
ｐ側ピラー２３の厚さは、第１ｐ側配線層２１の厚さよりも厚い。ｎ側ピラー２４の厚さは、第１ｎ側配線層２２の厚さよりも厚い。ｐ側ピラー２３、ｎ側ピラー２４および樹脂層２５のそれぞれの厚さは、半導体層１５よりも厚い。なお、ここで「厚さ」とは、半導体層１５からｐ側ピラー２３およびｎ側ピラー２４に向かう方向の厚さを示す。
金属ピラー２３、２４のアスペクト比（平面サイズに対する厚みの比）は、１以上であっても良いし、１より小さくても良い。すなわち、金属ピラー２３、２４は、その平面サイズより厚くても良いし、薄くても良い。
第１ｐ側配線層２１、第１ｎ側配線層２２、ｐ側ピラー２３、ｎ側ピラー２４および樹脂層２５を含む支持体１００の厚さは、半導体層１５、ｐ側電極１６およびｎ側電極１７を含む発光素子（ＬＥＤチップ）の厚さよりも厚い。
ｐ側ピラー２３およびｎ側ピラー２４を囲む樹脂層２５の側面よりも外側のチップ外領域には、絶縁部材２７（第２絶縁層）が設けられている。絶縁部材２７は、樹脂層２５の側面の外側および蛍光体層３０の側面の外側に設けられている。絶縁部材２７は、樹脂層２５の側面および蛍光体層３０の側面を覆っている。絶縁部材２７は、発光層１３および蛍光体層３０から放出される光を反射する。
絶縁部材２７は、樹脂層２５の側面および蛍光体層３０の側面と接している。絶縁部材２７の上面は、蛍光体層３０の上面の高さよりも半導体層１５に近い高さに設けられている。絶縁部材２７の上面は、蛍光体層３０の上面の高さと、樹脂層２５の上面の高さとの間の高さに設けられる。なお、ここでの「高さ」は、半導体層１５から蛍光体層３０に向かう方向（第１方向）における位置を示しており、後述する高さに関しても同様である。
絶縁部材２７の上面の一部は、蛍光体層３０の側面に対して傾斜しており、例えば凸状の曲面を有する。また、絶縁部材２７の上面は、蛍光体層３０の側面から離れるにつれて、蛍光体層３０の上面の高さに近づく。
絶縁部材２７の上面において、蛍光体層３０に接する部分の高さは、蛍光体層３０と離間する部分の高さよりも低い。そのため、蛍光体層３０は、蛍光体層３０の上面と、絶縁部材２７の上面との間に設けられた段差を有する。絶縁部材２７は、蛍光体層３０の上面と、側面との間に設けられた角部３０ｃと離間している。
蛍光体層３０上、蛍光体層３０の側面および絶縁部材２７上には、光透過性を有する透明層３３（第１層）が設けられている。透明層３３は、蛍光体層３０の上面、側面および角部３０ｃと接している。
透明層３３は、例えば第１下端部３３ｆと、第２下端部３３ｓとを有する。第１下端部３３ｆおよび第２下端部３３ｓは、それぞれ絶縁部材２７の上面と接する。第１下端部３３ｆは、蛍光体層３０の側面と接し、第２下端部３３ｓは、蛍光体層３０と離間している。
第１方向において、第１下端部３３ｆは、角部３０ｃの高さと、樹脂層２５の上面の高さとの間の高さに設けられている。第２下端部３３ｓは、角部３０ｃの高さよりも低く、第１下端部３３ｆの高さ以上の高さに設けられている。第１方向において、第２下端部３３ｓから透明層３３の上面までの距離Ｄ１は、蛍光体層３０の上面から透明層３３の上面までの距離Ｄ２よりも大きい。
透明層３３は、蛍光体層３０の側面に対して傾斜する傾斜部３３ｔを有する。傾斜部３３ｔは、第１下端部３３ｆから第２下端部３３ｓまで連続して設けられている。傾斜部３３ｔは、例えば第１下端部３３ｆから第２下端部３３ｓまで凹状の曲面を有する。すなわち、第１下端部３３ｆは、第２下端部３３ｓよりも絶縁部材２７に突出している。
なお、第１下端部３３ｆの高さ、第２下端部３３ｓの高さおよび傾斜部３３ｔの形状は、例えば均一に設けられていなくてもよく、任意である。
透明層３３は、光透過性を有する。透明層３３の屈折率は、例えば蛍光体層３０の屈折率と同等、もしくはそれよりも低く、１以上である。
これにより、蛍光体層３０の表面で、蛍光体層３０の屈折率と外部（空気：屈折率１）との屈折率差により生じる反射を抑制し、蛍光体層３０表面で反射されて蛍光体層３０の内側に向かって進む光が蛍光体３１に当って一部吸収される損失を軽減できる。即ち、蛍光体層３０から外に向かう光を一旦透明層３３に移行させ、透明層表面および側面から光を放出させることで光放出面積を拡大し、蛍光体層３０から直接光放出させるよりも光取出し効率を高めることが可能になる。
透明層３３上には、例えば光透過性を有する基板３４（第２層）が設けられている。基板３４は、例えばサファイアを含む。基板３４は、例えばガラスを用いることができ、ソーダガラス、硼珪酸ガラス、石英ガラス等を用いることができる。これにより、半導体発光装置全体の剛性を高め、温度変動や外部応力等による損傷を抑制可能になる。即ち、半導体発光装置の信頼性を向上することができる。
また、基板３４の表面に凹凸加工や低屈折率透明層コーティング等を行って表面反射を減らす構成を付加しても構わないことは述べるまでもないことである。
基板３４上には、例えば図示しない透明樹脂が積層されてもよい。透明樹脂の屈折率は、基板３４の屈折率と同等、もしくはそれよりも低く、１以上である。これにより、光取出し効率をされに高めることが可能になる。なお、透明樹脂は異なる材料の積層でもよく、透明樹脂の積層数は任意である。
半導体層１５の第２面１５ｂ側には、ｐ側配線７１およびｎ側配線７２が設けられている。ｐ側配線７１は、ｐ側ピラー２３に接し、ｎ側配線７２は、ｎ側ピラー２４に接し、それぞれ樹脂層２５と、絶縁部材２７と、の間の境界をまたいで絶縁部材２７と重なる領域（半導体層１５のない領域）まで延びている。
すなわち、ｐ側配線７１は、樹脂層２５下、絶縁部材２７下およびｐ側ピラー２３下に一体に設けられている。ｎ側配線７２は、樹脂層２５下、絶縁部材２７下およびｎ側ピラー２４下に一体に設けられている。なお、ここで「重なる」とは、第１方向から見て、各構成が重なって設けられていることを示し、各構成が接しているか離間しているかは任意である。
ｐ側ピラー２３における第１ｐ側配線層２１と接する面とは反対側の端部（面）には、ｐ側配線７１が設けられている。ｐ側配線７１のチップ外領域に延びた部分は、絶縁部材２７に支持されている。
ｎ側ピラー２４における第１ｎ側配線層２２と接する面とは反対側の端部（面）には、ｎ側配線７２が設けられている。ｎ側配線７２のチップ外領域に延びた部分は、絶縁部材２７に支持されている。
ｐ側配線７１の側面およびｎ側配線７２の側面には、絶縁膜７８が設けられている。絶縁膜７８は、例えばシリコン酸化膜等の無機膜や、エポキシ樹脂、ポリイミド樹脂等の有機膜である。
絶縁膜７８は、ｐ側配線７１の側面およびｎ側配線７２の側面と接し、ｐ側配線７１と、ｎ側配線７２との間に充填されている。
絶縁膜７８は、ｐ側配線７１およびｎ側配線７２の機械強度を強める。また、絶縁膜７８は、実装時にはんだのぬれ広がりを防ぐソルダレジストとして機能する。
ｐ側配線７１の下面は、絶縁膜７８から露出し、実装基板等の外部回路と接続可能なｐ側実装面７１ａ（ｐ側外部端子）として機能する。ｎ側配線７２の下面は、絶縁膜７８から露出し、実装基板等の外部回路と接続可能なｎ側実装面７２ａ（ｎ側外部端子）として機能する。ｐ側実装面７１ａおよびｎ側実装面７２ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
ここで、さらに、ｐ側実装面７１ａおよびｎ側実装面７２ａを、絶縁膜７８の表面よりも突出させることが望ましい。これにより、実装時のはんだの形状が安定化し、実装の信頼性を向上させることができる。
図２（ｂ）は、ｐ側実装面７１ａおよびｎ側実装面７２ａの平面レイアウトの一例を示している。図２（ｂ）のｐ側実装面７１ａおよびｎ側実装面７２ａは、例えば半導体層１５の平面領域を２等分する中心線ｃに対して対称に配置され、ｐ側実装面７１ａの面積は、ｎ側実装面７１ａの面積と同程度の大きさである。これは非対称化して、一方に熱伝導特性や応力緩和の重みをもたせることでも構わない。
ｐ側実装面７１ａとｎ側実装面７２ａとの間隔は、実装時にｐ側実装面７１ａとｎ側実装面７２ａとの間をはんだがブリッジしない間隔に設定され、例えば２００μｍ以上である。これにより、実装の信頼性を向上させることができる。
半導体層１５は、基板上にエピタキシャル成長法により形成される。その基板は除去され、半導体層１５は第１面１５ａに基板を含まない。基板の除去により半導体発光装置の低背化を図れる。
ここで、第１面１５ａ上にサファイア等の基板があると、蛍光体層３０に入射せずに、基板の側面から外部に漏れる光が生じる。すなわち、基板の側面から発光層１３の光の色みの強い光が漏れ、蛍光体層３０を上面から見た場合に、外縁側に青色光のリングが見える現象など、色割れや色ムラの原因になり得る。
これに対して、実施形態によれば、第１面１５ａと蛍光体層３０との間には基板がないため、基板側面から発光層１３の光の色みが強い光が漏れることによる色割れや色ムラを防ぐことができる。
さらに、基板の除去により、半導体層１５の第１面１５ａに微小凹凸を形成することができる。例えば、第１面１５ａに対して、アルカリ系溶液を使ったウェットエッチングを行い、微小凹凸を形成する。これにより、第１面１５ａでの全反射成分を減らして、光取り出し効率を向上できる。
基板が除去された後、例えば第１面１５ａ上に絶縁層１９を介して蛍光体層３０が形成される。絶縁層１９は、半導体層１５と蛍光体層３０との密着性を高める密着層として機能し、例えば、シリコン酸化膜、シリコン窒化膜である。
蛍光体層３０は、結合材３２中に複数の粒子状の蛍光体３１が分散された構造を有する。結合材３２には、例えば、シリコーン樹脂を用いることができる。
蛍光体層３０は、半導体層１５の側面１５ｃの周囲のチップ外周部上にも形成される。したがって、蛍光体層３０の平面サイズは半導体層１５の平面サイズよりも大きい。チップ外周部においては、絶縁膜（例えばシリコン酸化膜）１８上に蛍光体層３０が設けられている。なお、上述した「平面サイズ」とは、半導体層１５から支持体１００の方向に見たときの平面積を示す。
半導体層１５は、支持体１００を介して、ｐ側配線７１と、ｎ側配線７２と、絶縁膜７８との複合体に支持されている。
第１ｐ側配線部４１、第１ｎ側配線部４３、ｐ側配線７１およびｎ側配線７２（各配線部）の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
樹脂層２５は、ｐ側ピラー２３およびｎ側ピラー２４を補強する。樹脂層２５は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層２５として、例えば、エポキシ樹脂を主に含む樹脂、シリコーン樹脂を主に含む樹脂、フッ素樹脂を主に含む樹脂を挙げることができる。
また、樹脂層２５におけるベースとなる樹脂に遮光材（光吸収剤、光反射剤、光散乱剤など）が含まれ、樹脂層２５は発光層１３の発光光に対して遮光性を有する。これにより、支持体１００の側面および実装面側からの光漏れを抑制することができる。
さらに、実施形態によれば、半導体層１５の側面１５ｃに、絶縁膜１８を介して反射膜５１が設けられている。発光層１３から半導体層１５の側面１５ｃに向かった光は、反射膜５１で反射し、外部に漏れない。このため、基板が第１面１５ａにない特徴とあいまって、半導体発光装置の側面側からの光漏れによる色割れや色ムラを防ぐことができる。
反射膜５１は、例えば第１ｐ側配線部４１および第１ｎ側配線部４３に対して分離している。このとき、実装時において、ｐ側ピラー２３およびｎ側ピラー２４に加わる応力は、反射膜５１には伝達されない。したがって、反射膜５１の剥離を抑制することができる。また、半導体層１５の側面１５ｃ側に加わる応力を抑制することができる。
例えば、反射膜５１は、ｐ側配線部４１およびｎ側配線部４３と一体に設けられてもよい。これにより、放熱経路が形成され、半導体層１５の放熱性が向上する。例えば反射膜５１の一部がｐ側配線部４１と一体的に形成され、反射膜５１の残部がｎ側配線部４３と一体的に形成され、これらが相互に絶縁されている。
例えば、反射膜５１は、ｐ側配線部４１およびｎ側配線部４３のうち、どちらか一方と一体的に設けられてもよい。この場合、反射膜５１は、半導体層１５の側面の全周をリング状（Ｏ状）に覆うように形成することができる。これにより、光漏れをさらに抑制することが可能である。
例えば反射膜５１は、ｐ側配線部４１およびｎ側配線部４３のそれぞれと離間してもよい。この場合、反射膜５１は、半導体層１５の側面の全周をリング状（Ｏ状）に覆うように形成することができる。これにより、光漏れをさらに抑制することが可能である。
反射膜５１が設けられた半導体層１５の側面１５ｃは、第１面１５ａ（の平坦部）に対して傾斜している。また、側面１５ｃは第２面１５ｂに対して傾斜している。したがって、側面に設けられた反射面が第１面１５ａおよび第２面１５ｂに対して傾斜している。側面１５ｃの延長線は、蛍光体層３０と絶縁層１９との界面に対して鈍角を形成して傾斜している。
反射膜５１と、半導体層１５の側面１５ｃとの間に設けられた絶縁膜１８は、反射膜５１に含まれる金属の半導体層１５への拡散を防止する。これにより、半導体層１５の例えばＧａＮの金属汚染を防ぐことができ、半導体層１５の劣化を防ぐことができる。
また、反射膜５１と蛍光体層３０との間、および樹脂層２５と蛍光体層３０との間に設けられた絶縁膜１８は、反射膜５１と蛍光体層３０との密着性、および樹脂層２５と蛍光体層３０との密着性を高める。
絶縁膜１８は、例えばシリコン酸化膜、シリコン窒化膜などの無機絶縁膜である。すなわち、半導体層１５の第１面１５ａ、第２面１５ｂ、第１の半導体層１１の側面１５ｃ、第２の半導体層１２の側面、発光層１３の側面は、無機絶縁膜で覆われている。無機絶縁膜は半導体層１５を囲み、金属や水分などから半導体層１５をブロックする。
例えば、半導体発光装置の実装時の熱サイクルにより、ｐ側実装面７１ａおよびｎ側実装面７２ａを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１５に加わる。ｐ側配線７１、ｎ側配線７２および絶縁膜７８を適切な厚さ（高さ）に形成することで、ｐ側配線７１、ｎ側配線７２および絶縁膜７８が上記応力を吸収し緩和することができる。特に、半導体層１５よりも柔軟な絶縁膜７８を実装面側に支持体の一部として用いることで、応力緩和効果を高めることができる。
各配線部４１、４３および各配線７１、７２は、例えば高い熱伝導率を持つ銅を主成分として含み、発光層１３に重なる領域に高熱伝導体が広い面積で広がっている。発光層１３で発生した熱は、各配線部４１、４３および各配線７１、７２を通じて、チップ下方に形成される短いパスで実装基板へと放熱される。
また、実施形態によれば、ｐ側実装面７１ａは、チップ外領域にも拡張している。したがって、ｐ側実装面７１ａに接合されるはんだの平面サイズも大きくでき、はんだを介した実装基板への放熱性を向上できる。
発光層１３から第１面１５ａに放射された光は蛍光体層３０に入射し、一部の光は蛍光体３１を励起し、発光層１３の光と、蛍光体３１の光との混合光として例えば白色光が得られる。
発光層１３から実装面側に放射された光は、ｐ側電極１６およびｎ側電極１７によって反射され、上方の蛍光体層３０側に向かう。
絶縁部材２７において、蛍光体層３０の側面に近接する部分および透明層３３の上面に近接する部分は、発光層１３の放射光および蛍光体３１の放射光に対して反射性を有する。したがって、半導体層１５からの放射光、および蛍光体層３０で散乱されて絶縁部材２７側に向かう光を、絶縁部材２７で反射させることができる。絶縁部材２７での光の吸収損失を防いで、透明層３３を通じた外部への光取り出し効率を高めることができる。
上記に加え、本実施形態によれば、透明層３３は、蛍光体層３０の上面、角部３０ｃおよび側面と接している。これにより、蛍光体層３０の角部３０ｃ付近を経由する光が、絶縁部材２７の反射により再び半導体層１５側へ進入することを抑制することができる。すなわち、蛍光体層３０の上面付近を経由する光は、外部に放射され易くなる。そのため、外部への光取り出し効率を高めることができる。すなわち、光学特性に優れた半導体発光装置を提供することが可能である。
また、透明層３３は、第１下端部３３ｆと、第２下端部３３ｓとを有する。第２下端部３３ｓは、角部３０ｃの高さより低く、第１下端部３３ｆの高さ以上の高さに設けられている。
第１下端部３３ｆは、例えば第２下端部３３ｓの高さと同一平面上に設けられている。このとき、上記と同様に、蛍光体層３０の上面付近を経由する光は、外部に放射され易くなる。そのため、外部への光取り出し効率を高めることができる。
さらに、透明層３３は、蛍光体層３０の側面に対して傾斜する傾斜部３３ｔを有する。傾斜部３３ｔは、第１下端部３３ｆから第２下端部３３ｓまで連続して設けられている。このとき、絶縁部材２７の上面は、蛍光体層３０の側面から遠ざかるにつれて、蛍光体層３０の角部３０ｃの高さに近づく。これにより、図１１（ａ）に示すように、傾斜部３３ｔを経由する光は、蛍光体層３０の上面方向に反射し易くなる。そのため、透明層３３が蛍光体層３０の側面に対して傾斜していない場合に比べて、外部への光取り出し効率を高めることができる。すなわち、光学特性に優れた半導体発光装置を提供することが可能である。
さらに、傾斜部３３ｔは、曲面を有する。これにより、光が上方へ反射する方向を分散することができ、光学特性に優れた半導体発光装置を提供することが可能である。
また、図１１（ｂ）に示すように、絶縁部材２７において、光学層（蛍光体層３０）の側面に近接する部分の表面に、反射性を有する反射層５５を設けても同様の効果を得ることができる。
例えば、絶縁部材２７は、発光層１３の放射光および蛍光体３１の放射光に対する反射率が５０％以上となる樹脂層である。
上記に加え、本実施形態によれば、例えば絶縁部材２７として、樹脂層２５と同様に半導体層１５よりも柔軟な材料を用いることができる。そのため、絶縁部材２７を実装面側に支持体の一部として用いることで、応力緩和効果を高めることが可能である。
蛍光体層３０は半導体層１５の第１面１５ａ上にウェーハレベルプロセスで形成され、蛍光体層３０の平面サイズは、半導体層１５の平面サイズとほぼ同じ、または半導体層１５の平面サイズよりもわずかに大きい。
蛍光体層３０は、半導体層１５の側面、および実装面側にまわりこんで形成されていない。すなわち、光を外部に取り出さないチップ側面側および実装面側には蛍光体層３０が無駄に形成されず、コスト低減が図れる。
一般的なフリップチップ実装では、ＬＥＤチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。
これに対して実施形態の半導体発光装置によれば、図１に示す実装前の状態で、ｐ側配線７１の周囲およびｎ側配線７２の周囲には、蛍光体層３０とは異なる絶縁膜７８が設けられている。これにより、実装面側には応力緩和に適した特性を与えることができる。また、実装面側に絶縁膜７８が設けられているため、実装後のアンダーフィルが不要となる。
半導体層１５の第１面１５ａには、光取り出し効率、色変換効率、配光特性などを優先した設計の光学層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、絶縁膜７８は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
以上説明した実施形態によれば、半導体層１５、電極１６，１７、各配線層２１、２２、および光学層はウェーハレベルで一括形成して低コストのチップサイズデバイスを実現するとともに、外部端子（実装面）７１ａ、７２ａをチップ外領域に拡張させて、放熱性を高くすることができる。したがって、安価で高信頼性の半導体発光装置を提供することができる。
上記に加え、本実施形態によれば、絶縁部材２７には、例えば樹脂層２５とは異なる材料が用いられてもよい。ここで、「異なる材料」とは、同一の複数の元素において組成比が異なる場合も含む。このとき、絶縁部材２７は、例えば樹脂層２５と別体に設けられており、樹脂層２５との界面を有する。
樹脂層２５は、絶縁部材２７よりも応力緩和に優れた材料を含み、例えば応力緩和剤（ゴム系材料など）を含む。これにより、樹脂層２５は、温度変動等に対する構造体としての応力吸収が可能になり、各ピラー２３、２４を支持補強するとともに、温度変動による熱応力や外力による応力で半導体層１５が破損または劣化することを抑制することが可能である。
また、樹脂層２５は、放射光を吸収する材料を含むことができ、例えば炭素微粒子であるカーボンブラックを含む。これにより、樹脂層２５の表面近傍において発光層１３からの強い光が吸収され、樹脂層２５の内部への光照射を抑制することで、樹脂層２５の光照射劣化を抑制することが可能である。
これに対し、絶縁部材２７は、光反射性を有する材料を含み、発光層１３の発する光および蛍光体３１の発する光を反射して発光装置としての光取出し効率低下を抑制する。絶縁部材２７は、光の吸収損失を防ぐため光吸収の少ない材料に添加物が制限され、必ずしも樹脂層２５のような応力緩和を目的とした材料構成を取ることができない。
即ち、樹脂層２５および絶縁部材２７として同一材料の絶縁膜を用いて、一体に形成する場合、実装面側における実装時の応力緩和と、蛍光体層３０の側面側における吸収損失の抑制と、を同時に満たせない可能性がある。
それに対し、本実施形態によれば、互いに異なる材料の樹脂層２５および絶縁部材２７が設けられている。これにより、実装面側における応力緩和効果の向上と、蛍光体層３０の側面側における吸収損失の抑制と、を同時に満たすことができる。すなわち、光学特性に優れた半導体発光装置を提供することが可能となる。
樹脂層２５および絶縁部材２７に用いられる材料として、例えば、エポキシ樹脂を主に含む樹脂、シリコーン樹脂を主に含む樹脂、フッ素樹脂を主に含む樹脂を挙げることができ、上記樹脂に添加する材料によって、所望の特性を得ることができる。また、樹脂層２５および絶縁部材２７として、例えば無機物を焼き固めた焼結体（セラミック）が用いられてもよい。これにより、樹脂層２５には遮光性および装置の補強に優れた材料を用い、絶縁部材２７には光反射性に優れた材料を用いることができる。
そのため、実装面側に必要な特性と、蛍光体層３０の側面側に必要な特性と、を同時に満たすことができる。すなわち、実装面側における光漏れの抑制および装置の補強と、蛍光体層３０の側面側における吸収損失の抑制と、を同時に満たすことができる。
上記より、装置の構成材料を増やすことなく特性を向上させることができる。すなわち、装置のサイズを拡大させることなく、かつ、装置の製造工程を増やすことなく、光学特性に優れた半導体発光装置を提供することが可能となる。
上記に加え、例えば樹脂層２５は、絶縁部材２７と同様に光反射性を有する。このとき、樹脂層２５の熱膨張率は、例えば絶縁部材２７の熱膨張率よりも小さく、実装基板の熱膨張率と等しいもしくは近い値を有する。また、絶縁部材２７に用いられる材料の組成は、樹脂層２５に用いられる材料の組成とは異なる。
そのため、樹脂層２５は光反射性および応力緩和に優れた特性を有し、絶縁部材２７は樹脂層２５よりもさらに光反射性に優れた特性を有する。これにより、必要に応じた特徴を有する樹脂層２５および絶縁部材２７を、最小限の範囲に設けることができる。すなわち、装置のサイズを拡大させることなく、かつ、装置の製造工程を増やすことなく、光学特性に優れた半導体発光装置を提供することが可能となる。
図３（ａ）〜図１０（ｂ）を参照して、本実施形態の半導体発光装置の製造方法について説明する。
図３（ａ）に示すように、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１０の主面側に、第１の半導体層１１、発光層１３および第２の半導体層１２が順にエピタキシャル成長される。
半導体層１５において、基板１０側が第１面１５ａであり、基板１０の反対側が第２面１５ｂである。
基板１０は、例えばシリコン基板である。または、基板１０はサファイア基板であってもよい。半導体層１５は、例えば、窒化ガリウム（ＧａＮ）を含む窒化物半導体層である。
第１の半導体層１１は、例えば、基板１０の主面側に設けられたバッファ層と、バッファ層上に設けられたｎ型ＧａＮ層とを有する。第２の半導体層１２は、例えば、発光層１３の上に設けられたｐ型ＡｌＧａＮ層と、その上に設けられたｐ型ＧａＮ層とを有する。発光層１３は、例えば、ＭＱＷ（Multiple Quantum well）構造を有する。
図３（ｂ）は、第２の半導体層１２および発光層１３を選択的に除去した状態を表している。例えば、ＲＩＥ（Reactive Ion Etching）法により、第２の半導体層１２および発光層１３を選択的にエッチングし、第１の半導体層１１を露出させる。
次に、図４（ａ）に示すように、第１の半導体層１１を選択的に除去し、溝９０を形成する。基板１０の主面側で、溝９０によって半導体層１５は複数に分離される。溝９０は、ウェーハ状の基板１０上に例えば格子状パターンで形成される。
溝９０は、半導体層１５を貫通し、基板１０に達する。このとき、エッチング時間などのエッチング条件の制御により、基板１０の主面も少しエッチングし、溝９０の底面を、基板１０と半導体層１５との界面よりも下方に後退させる。なお、溝９０は、ｐ側電極１６およびｎ側電極１７を形成した後に形成してもよい。
次に、図４（ｂ）に示すように、第２の半導体層１２の表面にｐ側電極１６が形成される。また、第２の半導体層１２および発光層１３が選択的に除去された領域の第１の半導体層１１の表面に、ｎ側電極１７が形成される。
発光層１３が積層された領域に形成されるｐ側電極１６は、発光層１３の放射光を反射する反射膜を含む。例えば、ｐ側電極１６は、銀、銀合金、アルミニウム、アルミニウム合金等を含む。また、反射膜の硫化、酸化防止のため、ｐ側電極１６は、金属保護膜（バリアメタル）を含む。
次に、図５（ａ）に示すように、基板１０の上に設けられた積層体を覆うように絶縁膜１８を形成する。絶縁膜１８は、半導体層１５の第２面１５ｂ、ｐ側電極１６およびｎ側電極１７を覆う。また、絶縁膜１８は、半導体層１５の第１面１５ａに続く側面１５ｃを覆う。さらに、絶縁膜１８は、溝９０の底面の基板１０の表面にも形成される。
絶縁膜１８は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成されるシリコン酸化膜またはシリコン窒化膜である。絶縁膜１８には、例えば、レジストマスクを用いたウェットエッチングにより、図５（ｂ）に示すように第１の開口１８ａおよび第２の開口１８ｂが形成される。第１の開口１８ａはｐ側電極１６に達し、第２の開口１８ｂはｎ側電極１７のコンタクト部１７ｃに達する。このとき、基板１０上に形成された絶縁膜１８の一部も同時に除去する。
次に、図５（ｂ）に示すように、絶縁膜１８の表面、第１の開口１８ａの内壁（側壁および底面）、および第２の開口１８ｂの内壁（側壁および底面）に、金属膜６０を形成する。金属膜６０は、図６（ａ）に示すように、アルミニウム膜６１と、チタン膜６２と、銅膜６３とを有する。金属膜６０は、例えば、スパッタ法により形成される。
次に、金属膜６０上に、図６（ｂ）に示すレジストマスク９１を選択的に形成した後、金属膜６０の銅膜６３をシード層として用いた電解銅めっき法により、第１ｐ側配線層２１、第１ｎ側配線層２２および金属膜５１を形成する。
第１ｐ側配線層２１は、第１の開口１８ａ内にも形成され、ｐ側電極１６と電気的に接続される。第１ｎ側配線層２２は、第２の開口１８ｂ内にも形成され、ｎ側電極１７のコンタクト部１７ｃと電気的に接続される。
次に、レジストマスク９１を、例えば溶剤もしくは酸素プラズマを使って除去した後、図７（ａ）に示すレジストマスク９２を選択的に形成する。あるいは、レジストマスク９１を除去せずに、レジストマスク９２を形成してもよい。
レジストマスク９２を形成した後、第１ｐ側配線層２１および第１ｎ側配線層２２をシード層として用いた電解銅めっき法により、ｐ側ピラー２３およびｎ側ピラー２４を形成する。
ｐ側ピラー２３は、第１ｐ側配線層２１上に形成される。第１ｐ側配線層２１およびｐ側ピラー２３は、同じ銅材料で一体化される。ｎ側ピラー２４は、第１ｎ側配線層２２上に形成される。第１ｎ側配線層２２とｎ側ピラー２４とは同じ銅材料で一体化される。
レジストマスク９２は、例えば溶剤もしくは酸素プラズマを使って除去される。この時点で、第１ｐ側配線層２１および第１ｎ側配線層２２は、金属膜６０を介してつながっている。また、第１ｐ側配線層２１と反射膜５１も金属膜６０を介してつながり、第１ｎ側配線層２２と反射膜５１も金属膜６０を介してつながっている。
そこで、第１ｐ側配線層２１と第１ｎ側配線層２２との間の金属膜６０、第１ｐ側配線層２１と反射膜５１との間の金属膜６０、および第１ｎ側配線層２２と反射膜５１との間の金属膜６０をエッチングにより除去する。
これにより、金属膜６０を介した、第１ｐ側配線層２１と第１ｎ側配線層２２との電気的接続、第１ｐ側配線層２１と反射膜５１との電気的接続、および第１ｎ側配線層２２と反射膜５１との電気的接続が分断される（図７（ｂ））。
次に、図７（ｂ）に示す構造体の上に、図８（ａ）に示す樹脂層２５を形成する。樹脂層２５は、ｐ側電極１６の側面、ｐ側配線部４１の側面、ｎ側電極１７の側面、ｎ側配線部４３の側面および半導体層１５の側面に形成される。
樹脂層２５は、ｐ側配線部４１およびｎ側配線部４３を覆う。また、樹脂層２５は、反射膜５１を覆う。
樹脂層２５は、ｐ側配線部４１およびｎ側配線部４３とともに支持体１００を構成する。その支持体１００に半導体層１５が支持された状態で、基板１０が除去される。
例えば、シリコン基板である基板１０が、ＲＩＥなどのドライエッチングにより除去される。あるいは、ウェットエッチングにより基板１０を除去してもよい。あるいは、基板１０がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
基板１０上にエピタキシャル成長された半導体層１５は、大きな内部応力を含む場合がある。また、ｐ側ピラー２３、ｎ側ピラー２４および樹脂層２５は、例えばＧａＮ系材料の半導体層１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１０の剥離時に一気に開放されたとしても、ｐ側ピラー２３、ｎ側ピラー２４および樹脂層２５は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
基板１０の除去により、半導体層１５の第１面１５ａが露出される。露出された第１面１５ａには、粗面化処理（フロスト処理）が行われ、微小凹凸が形成される。例えば、ＫＯＨ（水酸化カリウム）水溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム）等で、第１面１５ａをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、第１面１５ａに凹凸を形成することができる。第１面１５ａに微小凹凸を形成することにより、発光層１３の放射光の取り出し効率を向上させることができる。
第１面１５ａ上には、図９（ａ）に示すように、絶縁層１９を介して蛍光体層３０が形成される。蛍光体層３０は、半導体層１５上および樹脂層２５上に形成される。蛍光体層３０は、例えば、印刷、ポッティング、モールド、圧縮成形などの方法により形成される。絶縁層１９は、半導体層１５と蛍光体層３０との密着性を高める。
また、蛍光体層３０として、結合材３２中に分散された蛍光体３１を焼結させた焼結蛍光体が用いられてもよい。
また、蛍光体層３０は、半導体層１５の側面１５ｃの周囲の領域に設けられた樹脂層２５上にも形成される。蛍光体層３０は、樹脂層２５の上に絶縁層１９を介して形成される。蛍光体層３０を形成した後、樹脂層２５の表面が研削される。これにより、ｐ側ピラー２３の下面およびｎ側ピラー２４の下面は、樹脂層２５から露出する。
次に、複数の半導体層１５を分離した前述の溝９０が形成された領域（ダイシング領域）で、構造体を切断する。すなわち、蛍光体層３０、絶縁層１９および樹脂層２５が切断される。半導体層１５は、ダイシング領域に存在しないためダイシングによるダメージを受けない。
個片化される前の前述した各工程は、複数の半導体層１５を含むウェーハ状態で行われる。ウェーハは、少なくとも１つの半導体層１５を含む半導体発光装置として個片化される。なお、半導体発光装置は、ひとつの半導体層１５を含むシングルチップ構造でも良いし、複数の半導体層１５を含むマルチチップ構造であっても良い。
図９（ｂ）に示すように、個片化されたチップの蛍光体層３０の表面（絶縁層１９から離間した主面）を、基板３４に支持された透明層３３に貼り合わせる（押し込ませる）。蛍光体層３０が透明層３３に埋まる深さは、任意である。
図１０（ａ）に示すように、蛍光体層３０は、透明層３３から押し戻される（スウェーバック現象）。例えば、貼り合わせ時に加圧された透明層３３の反発力により、蛍光体層３０が押し戻される。また、例えば透明層３３を上方向に引き戻すように力を加えてもよい。
このとき、蛍光体層３０の表面および側面の一部は、透明層３３と接した状態を維持する。透明層３３は、蛍光体層３０の表面、側面および角部３０ｃと接している。
透明層３３の表面（蛍光体層３０と接する部分を含む側の主面）には、蛍光体層３０の側面と接する第１下端部３３ｆが形成され、蛍光体層３０と離間する第２下端部３３ｓが形成される。第１下端部３３ｆにおける透明層３３の厚さは、第２下端部３３ｓにおける透明層３３の厚さよりも厚い。第２下端部３３ｓの高さは、蛍光体層３０の角部３０ｃの高さと、第１下端部３３ｆの高さとの間であり、例えば第１下端部３３ｆの高さと等しくてもよい。なお、ここで「厚さ」および「高さ」とは、半導体層１５から蛍光体層３０に向かう方向の厚さおよび高さを示す。
透明層３３の表面には、蛍光体層３０の側面に対して傾斜する傾斜部３３ｔが形成される。傾斜部３３ｔは、第１下端部３３ｆから第２下端部３３ｓまで連続して形成される。傾斜部３３ｔは、蛍光体層３０の側面から遠ざかるにつれて、蛍光体層３０の表面の高さに近づく。傾斜部３３ｔは、例えば凹状の曲面を有する。
蛍光体層３０の角部３０ｃが形成されることで、広角度の光まで取出しが容易となり、光取出し効率の向上が可能となる。さらに、蛍光体層３０の角部３０ｃが透明層３３に押し込まれるため、両者の接合強度が高められる。これにより、透明層３３のはがれを抑制することが可能である。また、この構成を利用して、蛍光体層３０から放出される光の配向を制御することも可能である。
図１０（ｂ）に示すように、透明層３３の表面、蛍光体層３０の側面および樹脂層２５の側面には、絶縁部材２７が一体に形成される。絶縁部材２７は、蛍光体層３０の側面、透明層３３の第１下端部３３ｆ、傾斜部３３ｔおよび第２下端部３３ｓと接する。絶縁部材２７の透明層３３と接する面は、蛍光体層３０の表面の高さよりも半導体層１５に近い高さに形成されている。また、絶縁部材２７の透明層３３と接する面は、蛍光体層３０の側面から遠ざかるにつれて、蛍光体層３０の表面の高さに近づく。これにより、蛍光体層３０の表面と、絶縁部材２７の透明層３３と接する面との間には、段差が形成される。
絶縁部材２７の露出面（透明層３３と接する面に対向する面）は、例えばｐ側ピラー２３の露出面およびｎ側ピラー２４の露出面と同一平面をなし、例えば樹脂層２５から露出している。なお、ここで「露出面」とは、図１０（ｂ）の紙面上側に設けられた面を示す。
その後、図１に示したように、ｐ側ピラー２３の露出面、樹脂層２５の露出面および絶縁部材２７の露出面には、ｐ側配線７１が形成される。ｐ側配線７１は、ｐ側ピラー２３、樹脂層２５、半導体層１５および絶縁部材２７のそれぞれに重なって一体に形成される。ｐ側配線７１は、ｐ側ピラー２３と電気的に接続し、樹脂層２５と、絶縁部材２７をまたいで絶縁部材２７上まで延びている。
ｎ側ピラー２４の露出面、樹脂層２５の露出面および絶縁部材２７の露出面には、ｎ側配線７２が形成される。ｎ側配線７２は、ｎ側ピラー２４、樹脂層２５、半導体層１５および絶縁部材２７のそれぞれに重なって一体に形成される。ｎ側配線７２は、ｎ側ピラー２４と電気的に接続し、樹脂層と、絶縁部材２７をまたいで絶縁部材２７上まで延びている。
ｎ側ピラー２４の露出面は、ｎ側電極１７よりも広い面積で形成されている。そのため、チップに対してｎ側配線７２の形成位置が多少ずれてもｎ側配線７２を確実にｎ側ピラー２４に重ね合わせて接続することができる。
ｐ側配線７１の表面およびｎ側配線７２の表面には、絶縁膜７８が形成される。絶縁膜７８は、各配線７１、７２の周囲にも形成される。これにより、本実施形態の半導体発光装置が形成される。
本実施形態によれば、透明層３３は、蛍光体層３０の角部３０ｃおよび側面と接して形成される。これにより、角部３０ｃ付近を経由する光が、外部に放出され易くなり、外部への光取り出し効率を高めることができる。すなわち、光学特性に優れた半導体発光装置を提供することが可能である。
また、透明層３３は、第１下端部３３ｆ、第２下端部３３ｓおよび傾斜部３３ｔを有する。傾斜部３３ｔは、蛍光体層３０の側面に対して傾斜している。このとき、絶縁部材２７の上面は、蛍光体層３０の側面から遠ざかるにつれて、蛍光体層３０の角部３０ｃの高さに近づくように形成される。これにより、傾斜部３３ｔを経由する光は、蛍光体層３０の上面方向に反射し易くなる。そのため、外部への光取り出し効率を高めることができる。すなわち、光学特性に優れた半導体発光装置を提供することが可能である。
さらに、傾斜部３３ｔは、曲面を有する。これにより、光が反射する方向を分散することができる。すなわち、光学特性に優れた半導体発光装置を提供することが可能である。
そして、蛍光体層３０の角部３０ｃが透明層３３に押し込まれるため、両者の接合強度が高められる。これにより、透明層３３のはがれを抑制することが可能である。
上記に加え、本実施形態によれば、個片化される前の前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線層の形成、ピラーの形成、樹脂層によるパッケージング、および蛍光体層の形成を行う必要がなく、大幅なコストの低減が可能になる。
ウェーハ状態で、支持体１００および蛍光体層３０を形成した後に、それらが切断されるため、蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とは揃っているため、絶縁部材２７が容易に形成することができる。また、各金属ピラー２３、２４の下面が、樹脂層２５の下面と揃っているため、各配線７１、７２が容易に形成することができる。
図１２を参照して、他の実施形態における半導体発光装置の構成の例を説明する。
他の実施形態において、上述した実施形態との主な差異は、配線周辺の構成である。そのため、上述した実施形態と同様の部分に関しては、説明を一部省略する。
図１２に示すように、ｐ側配線７１には、ｐ側外部接続電極７３が接続されている。ｎ側配線７２には、ｎ側外部接続電極７４が接続されている。ｐ側外部接続電極７３の平面サイズは、ｐ側配線７１の平面サイズよりも大きい。ｎ側外部接続電極７４の平面サイズは、ｎ側配線７２の平面サイズよりも小さく、ｐ側外部接続電極７３の平面サイズよりも小さい。
ｐ側外部接続電極７３と、ｎ側外部接続電極７４との間には、樹脂層７９が設けられている。樹脂層７９は、ｐ側外部接続電極７３の側面およびｎ側外部接続電極７４の側面と接し、ｐ側外部接続電極７３と、ｎ側外部接続電極７４との間に充填されている。樹脂層７９は、ｐ側外部接続電極７３の周囲およびｎ側外部接続電極７４の周囲にも設けられている。
各外部接続電極７３、７４の下面は、樹脂層７９から露出し、実装基板等の外部回路と接続可能なｐ側実装面７３ｂおよびｎ側実装面７４ｂとして機能する。各実装面７３ｂ、７４ｂは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
ｐ側実装面７３ｂの表面積は、ｐ側配線７１の実装面７１ａの表面積よりも大きい。ｎ側実装面７４ｂの表面積は、ｎ側配線７２の実装面７２ａの表面積よりも小さく、ｐ側実装面７３ｂの表面積よりも小さい。ｐ側実装面７３ｂと、ｎ側実装面７４ｂとの間隔は、実装時に各実装面７３ｂ、７４ｂの間をはんだがブリッジしない間隔に設定されている。
本実施形態によれば、上述した実施形態と同様に、透明層３３は、蛍光体層３０の上面、角部３０ｃおよび側面と接している。これにより、光学特性に優れた半導体発光装置を提供することが可能である。
上記に加え、本実施形態によれば、各配線７１、７２には、各第２ピラー７３ｓ、７４ｓが接続されている。また、各配線７１、７２には、例えば各外部接続電極７３、７４が接続されてもよい。これにより、実装時の平面レイアウトを任意に設定することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、１１…第１の半導体層、１２…第２の半導体層、１３…発光層、１５…半導体層、１５ａ…第１面、１５ｂ…第２面、１５ｃ…側面、１６…ｐ側電極、１７…ｎ側電極、１９…絶縁層、２１…第１ｐ側配線層、２２…第１ｎ側配線層、２３…ｐ側ピラー、２４…ｎ側ピラー、２５…樹脂層、２７…絶縁部材、３０…蛍光体層、３０ｃ…角部、３１…蛍光体、３２…結合材、３３…透明層、３３ｆ…第１下端部、３３ｓ…第２下端部、３３ｔ…傾斜部、３４…基板、４１…第１ｐ側配線部、４３…第１ｎ側配線部、５１…反射膜、５５…反射層、６０…金属膜、６１…アルミニウム膜、６２…チタン膜、６３…銅膜、７１…ｐ側配線、７２…ｎ側配線、７８…絶縁膜、９０…溝、９１…レジストマスク、９２…レジストマスク、１００…支持体

Claims (9)

  1. 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、第１面と、前記第１面に対向する第２面と、を有する半導体層と、
    前記第２の半導体層と接するｐ側電極と、
    前記第１の半導体層と接するｎ側電極と、
    前記第２面側に設けられ、前記ｐ側電極と接するｐ側ピラーと、
    前記第２面側に設けられ、前記ｎ側電極と接するｎ側ピラーと、
    前記半導体層の側面の外側に設けられた第１絶縁層と、
    前記第１の半導体層の前記第１面上および前記第１絶縁層上に設けられた光学層と、
    前記第１絶縁層の側面の外側および前記光学層の側面の外側に設けられた第２絶縁層と、
    前記第２絶縁層上および前記光学層上に設けられ、前記光学層の上面、側面および角部と接し、光透過性を有する第１層であって、
    前記光学層の前記側面および前記第２絶縁層の上面と接する第１下端部と、
    前記第２絶縁層の前記上面と接し、前記光学層と離間し、前記光学層の前記角部の高さよりも低く、前記第１下端部の高さ以上の高さに設けられた第２下端部と、
    を有する第１層と、
    前記ｐ側ピラーに接し、前記第１絶縁層および前記第２絶縁層と重なる領域に延びるｐ側配線と、
    前記ｎ側ピラーに接し、前記第１絶縁層および前記第２絶縁層と重なる領域に延び、前記ｐ側配線と離間するｎ側配線と、
    を備え、
    前記第１層は、前記光学層の前記側面に対して傾斜する傾斜部を有し、
    前記傾斜部は、前記第１下端部から前記第２下端部まで連続して設けられた半導体発光装置。
  2. 前記第２下端部から前記第１層の上面までの間の距離は、前記光学層の前記上面から前記第１層の前記上面までの間の距離よりも大きい請求項１記載の半導体発光装置。
  3. 前記第１層の前記傾斜部は、曲面を有する請求項１記載の半導体発光装置。
  4. 前記第１層上に設けられ、光透過性を有する第２層をさらに備えた請求項１乃至３のいずれか１項に記載の半導体発光装置。
  5. 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、第１面と、前記第１面に対向する第２面と、を有する半導体層と、
    前記第２の半導体層と接するｐ側電極と、
    前記第１の半導体層と接するｎ側電極と、
    前記第２面側に設けられ、前記ｐ側電極と接するｐ側ピラーと、
    前記第２面側に設けられ、前記ｎ側電極と接するｎ側ピラーと、
    前記半導体層の側面の外側に設けられた第１絶縁層と、
    前記半導体層の前記第１面上および前記第１絶縁層上に設けられた光学層と、
    前記第１絶縁層の側面の外側および前記光学層の側面の外側に設けられた第２絶縁層であって、前記光学層の上面の高さよりも前記半導体層に近い高さに設けられ、一部が前記光学層の前記側面に対して傾斜し、前記光学層の上面、側面及び前記第２絶縁層の上面を覆う光透過性を有する第１層と接触しながら前記光学層の前記側面から離れるにつれて前記光学層の上面の高さに近づく上面を有する第２絶縁層と、
    前記ｐ側ピラーに接し、前記第１絶縁層および前記第２絶縁層と重なる領域に延びるｐ側配線と、
    前記ｎ側ピラーに接し、前記第１絶縁層および前記第２絶縁層と重なる領域に延び、前記ｐ側配線と離間するｎ側配線と、
    を備えた半導体発光装置。
  6. 前記第２絶縁層の前記上面の傾斜は、曲面を有する請求項５記載の半導体発光装置。
  7. 前記第２絶縁層上および前記光学層上に設けられ、前記光学層の上面、側面および角部と接し、光透過性を有する第１層をさらに備えた請求項５または６に記載の半導体発光装置。
  8. 前記第１層上に設けられ、光透過性を有する第２層をさらに備えた請求項７記載の半導体発光装置。
  9. 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を有する半導体層を形成する工程と、
    前記半導体層と接するｐ側電極およびｎ側電極を形成する工程と、
    前記ｐ側電極と電気的に接続するｐ側ピラーを形成する工程と、
    前記ｎ側電極と電気的に接続し、第１絶縁層を介して前記ｐ側ピラーと離間するｎ側ピラーを形成する工程と、
    前記ｐ側電極の側面、前記ｎ側電極の側面および前記半導体層の側面に前記第１絶縁層を形成する工程と、
    前記半導体層上および前記第１絶縁層上に光学層を形成する工程と、
    光透過性を有する第１層に前記光学層の表面を貼り合わせ、前記光学層の側面に対して傾斜し、前記光学層の側面に接する傾斜部を前記第１層の表面に形成する工程と、
    前記第１絶縁層の側面、前記光学層の前記側面および前記傾斜部と接する第２絶縁層を形成する工程と、
    前記ｐ側ピラーと電気的に接続し、前記第１絶縁層、前記第２絶縁層および前記ｐ側ピラーと重なるｐ側配線を一体に形成する工程と、
    前記ｎ側ピラーと電気的に接続し、前記第１絶縁層、前記第２絶縁層および前記ｎ側ピラーと重なるｎ側配線を一体に形成する工程と、
    を備えた半導体発光装置の製造方法。
JP2015179421A 2015-09-11 2015-09-11 半導体発光装置およびその製造方法 Active JP6649726B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015179421A JP6649726B2 (ja) 2015-09-11 2015-09-11 半導体発光装置およびその製造方法
US15/065,146 US9543484B1 (en) 2015-09-11 2016-03-09 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179421A JP6649726B2 (ja) 2015-09-11 2015-09-11 半導体発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017055037A JP2017055037A (ja) 2017-03-16
JP6649726B2 true JP6649726B2 (ja) 2020-02-19

Family

ID=57706041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179421A Active JP6649726B2 (ja) 2015-09-11 2015-09-11 半導体発光装置およびその製造方法

Country Status (2)

Country Link
US (1) US9543484B1 (ja)
JP (1) JP6649726B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
CN108550666A (zh) * 2018-05-02 2018-09-18 天津三安光电有限公司 倒装四元系发光二极管外延结构、倒装四元系发光二极管及其生长方法
JP7004948B2 (ja) 2019-04-27 2022-01-21 日亜化学工業株式会社 発光モジュールの製造方法
CN113036017B (zh) * 2019-08-29 2022-08-30 天津三安光电有限公司 倒装发光元件
US11398592B2 (en) 2019-09-25 2022-07-26 Nichia Corporation Method for manufacturing light emitting module and light emitting module
WO2021229063A1 (de) * 2020-05-15 2021-11-18 Osram Opto Semiconductors Gmbh Bauelement und verfahren zur herstellung eines bauelements
JP7328568B2 (ja) 2021-06-30 2023-08-17 日亜化学工業株式会社 光源、光源装置及び光源の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5398644B2 (ja) * 2010-06-07 2014-01-29 株式会社東芝 半導体発光装置を用いた光源装置
JP5661552B2 (ja) * 2010-12-24 2015-01-28 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
JP5680472B2 (ja) * 2011-04-22 2015-03-04 シチズンホールディングス株式会社 半導体発光装置の製造方法
JPWO2013111542A1 (ja) * 2012-01-23 2015-05-11 パナソニック株式会社 窒化物半導体発光装置
JP5684751B2 (ja) 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
JP6045999B2 (ja) * 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
US9543484B1 (en) 2017-01-10
JP2017055037A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6604786B2 (ja) 半導体発光装置およびその製造方法
JP6106120B2 (ja) 半導体発光装置
US9490410B2 (en) Semiconductor light-emitting device with high reliability and method of manufacturing the same
JP6649726B2 (ja) 半導体発光装置およびその製造方法
JP6545981B2 (ja) 半導体発光装置
JP6045999B2 (ja) 半導体発光装置及びその製造方法
JP6182050B2 (ja) 半導体発光装置
JP6185415B2 (ja) 半導体発光装置
JP2016058689A (ja) 半導体発光装置
JP2016171188A (ja) 半導体発光装置とその製造方法
JP2015088524A (ja) 半導体発光装置
TWI548117B (zh) Semiconductor light emitting device and manufacturing method thereof
JP2015188039A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180613

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180920

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200117

R150 Certificate of patent or registration of utility model

Ref document number: 6649726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250