CN110277379B - 发光元件及其制造方法 - Google Patents

发光元件及其制造方法 Download PDF

Info

Publication number
CN110277379B
CN110277379B CN201910498576.8A CN201910498576A CN110277379B CN 110277379 B CN110277379 B CN 110277379B CN 201910498576 A CN201910498576 A CN 201910498576A CN 110277379 B CN110277379 B CN 110277379B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor stack
substrate
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910498576.8A
Other languages
English (en)
Other versions
CN110277379A (zh
Inventor
黄建富
吕志强
林俊宇
邱新智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN201910498576.8A priority Critical patent/CN110277379B/zh
Publication of CN110277379A publication Critical patent/CN110277379A/zh
Application granted granted Critical
Publication of CN110277379B publication Critical patent/CN110277379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种发光元件及其制造方法，该制造方法包括提供第一基板；提供半导体叠层在第一基板上，将半导体叠层经图形化形成彼此分割的多个半导体叠层块，多个半导体叠层块包括第一半导体叠层块、第二半导体叠层块及第三半导体叠层块；提供永久基板，包含第一表面及第二表面；实行分离步骤将第一半导体叠层块及第三半导体叠层块与第一基板分离，且第一基板保留有第二半导体叠层块；实行第一接合步骤使第三半导体叠层块位于永久基板的第一表面上；以及实施第二接合步骤接合第一半导体叠层块或第二半导体叠层块于第二表面上；被接合至永久基板的第一半导体叠层块或第二半导体叠层块与第三半导体叠层块具有光学特征值的差异或电性特征值的差异。

Description

发光元件及其制造方法
本申请是中国发明专利申请(申请号：201380077836.5，申请日：2013年06月26日，发明名称：发光元件及其制造方法)的分案申请。
技术领域
本发明涉及一种发光元件及其制造方法；特别是涉及一种具多个半导体叠层块的发光元件及其制造方法。
背景技术
发光二极管(Light-Emitting Diode，LED)具有耗能低、低发热、操作寿命长、防震、体积小、以及反应速度快等良好特性，因此适用于各种照明及显示用途。随着其应用技术的发展，多元(multi-cell)发光二极管的元件，即由多个发光二极管组成的元件，例如阵列式发光二极管的元件，在市场上的应用渐为广泛。例如，光学显示装置、交通号志、以及照明装置等，其中高压发光二极管(High Voltage LED，HV LED)的照明元件即为一例。
现有的阵列式发光二极管元件1，如图7A与图7B所示，包含一基板10、多个发光二极管单元12以二维方式排列于基板10上，每一个发光二极管单元12包含一发光叠层，包含一p型半导体层121、一发光层122、以及一n型半导体层123。这些发光二极管单元12对基板10上的发光叠层施以蚀刻制作工艺，形成沟槽14而分割出此多个发光二极管单元12。由于基板10不导电，因此于多个发光二极管单元12间形成的沟槽14可使各发光二极管单元12彼此绝缘，另外再通过部分蚀刻发光二极管单元12至n型半导体层123，分别于n型半导体层123的暴露区域以及p型半导体层121上形成一第一电极18以及一第二电极16。再通过导电配线结构19选择性连接多个发光二极管单元12的第一电极18及第二电极16，使得多个发光二极管单元12之间形成串联或并联的电路。例如，若形成串联的电路，即为直流的高压发光二极管(High Voltage LED，HV LED)。
然而，此种制作工艺所形成的元件，常常会因各个发光二极管单元12间彼此互相吸收所发出的光，而造成元件整体亮度降低。此外，此种制作工艺所形成的元件，其多个发光二极管单元12对同一基板的一区域的发光叠层施以蚀刻制作工艺，以形成上述沟槽14而分割出多个发光二极管单元，故元件与元件间可能因形成自基板不同区域，而有元件间在光学特性上或电性上均匀性不佳的问题。
发明内容
本发明公开的目的在于提供一种发光元件的制造方法，包括：提供一第一基板；提供一半导体叠层于上述第一基板上，其中上述半导体叠层包括一第一电性半导体层、一发光层位于上述第一电性半导体层之上、以及一第二电性半导体层位于上述发光层之上，且上述半导体叠层经图形化而形成彼此分隔的多个半导体叠层块，其中上述多个半导体叠层块包括一第一半导体叠层块、一第二半导体叠层块及一第三半导体叠层块；提供一永久基板，包含一第一表面及一第二表面；实行一分离步骤将该第一半导体叠层块及该第三半导体叠层块与该第一基板分离，且该第一基板保留有该第二半导体叠层块；实行一第一接合步骤使该第三半导体叠层块位于该永久基板的该第一表面上；以及实施一第二接合步骤接合上述第一半导体叠层块或上述第二半导体叠层块于上述第二表面上；其中，被接合至该永久基板的该第一半导体叠层块或该第二半导体叠层块与该第三半导体叠层块具有一光学特征值的差异或一电性特征值的差异。
附图说明
图1所示为本发明发光元件的制造方法的一实施例所使用的一基板的上视图；
图2A至图2E所示为本发明的发光元件的制造方法所使用的分离方法的实施例的示意图；
图3A至图3E所示为本发明的发光元件的制造方法的第一实施例的示意图；
图3F所示为本发明的发光元件的制造方法的第四实施例的示意图；
图4所示为本发明的发光元件的制造方法的第五实施例的示意图；
图5A～图5C所示为本发明的发光元件的制造方法的第六实施例的示意图；
图6(a)、图6(b)所示为本发明发光元件的制造方法的一实施例所使用的一基板的实际量测及分布情形的示意图，图6(a)的部分例示一以发光强度区分出第一区域及第二区域，图6(b)的部分则例示一以主波长区分出第一区域及第二区域；
图7A及图7B所示为现有的阵列式发光二极管元件的示意图。
主要元件符号说明
1:现有的阵列式发光二极管元件
10:基板
101:基板
103:区分界线
104v,104h:分隔道
12:发光二极管单元
121:p型半导体层
122:发光层
123:n型半导体层
131,132,133,134及135:半导体叠层块
14:沟槽
16:第二电极
18:第一电极
19:导电配线结构
201:基板
202:半导体叠层
202a:第一电性半导体层
202b:发光层
202c:第二电性半导体层
d:分隔道宽度
211:第一牺牲层
212:分隔道
221:第一暂时基板
231,232,233,234及235:半导体叠层块
23X:半导体叠层块
241:激光
301:永久基板
301P1:第一表面
301P2:第二表面
301P3:第三表面
312B1,312B2及312B3:接合层
320:介电层
330:金属线
301’:永久基板
301’P1:第一表面
301’P2:第二表面
301’P3:第三表面
312’B1:第一接合层
312’B2P2:第二接合层
312’B3:第三接合层
500a,500b及500c:发光元件
501:永久基板
501a,501b,501c及501d:半导体叠层块
具体实施方式
图1为本发明发光元件的制造方法的一实施例所使用的基板的上视图，基板101上具有多个半导体叠层块，例如半导体叠层块131,132,133,134及135，这些半导体叠层块由一半导体叠层(图未示)经图形化所形成，其中图形化一般是指经覆盖光致抗蚀剂并曝光显影后加以蚀刻的制作工艺。经图形化后形成多个的分隔道104v,104h，而半导体叠层被分隔道104v,104h分隔成上述的多个的半导体叠层块。但图形化的方法并不限于此，其他方法，例如以激光直接切割半导体叠层也为一实施例。此外，上述半导体叠层可能在基板101上成长，即基板101是半导体叠层的成长基板；也可能是半导体叠层形成在另一成长基板后，经移转技术将半导体叠层移转至此基板101上，于此情形时，半导体叠层(或半导体叠层块)与基板101间可能还包括一粘结层(图未示)。移转技术为熟悉此技术领域的人士所现有，在此不予赘述。
值得注意的是，在本实施例中，上述的多个的半导体叠层块在光学特性上或电性上不同，故可经由实行一量测步骤测得各半导体叠层块的一光学特征值或一电性特征值，并且可依一光学特征值或电性特征值的差异预定值将这些半导体叠层块在基板101上分成一第一区域及一第二区域。其中光学特征值例如为发光强度或波长，且波长可以是主波长(dominant wave length)或峰波长(peak wave length)，而电性特征值例如为正向电压(forward voltage)。在本实施例中，于量测各半导体叠层块的发光强度后，依一发光强度的差异预定值，将这些半导体叠层块在基板101上分成一第一区域及一第二区域。在此实施例中发光强度差异预定值为差异大于或等于3％，依此区分出一第一区域大致为圆形，如图中圆形的区分界线103内所涵盖的圆形区域，而第二区域则大致为环绕上述第一区域的一环状，如图中圆形的区分界线103外围的环状所涵盖的区域。其中位于第一区域的半导体叠层块的发光强度分布彼此相近，而位于第二区域的半导体叠层块的发光强度分布彼此相近。于本实施例中，位于第一区域的半导体叠层块(例如半导体叠层块131,132,及133)的平均发光强度为4400mcd，此区域内的半导体叠层块的发光强度的标准差值约在0.5～1.5mcd，而位于第二区域的半导体叠层块(例如半导体叠层块134及135)的平均发光强度为4000mcd，此区域内的半导体叠层块的发光强度的标准差值约在0.5～1.5mcd；第一区域与第二区域内的半导体叠层块的发光强度差异约为10％((4400-4000)/4000＝10％)，亦即大于或等于3％。
除了发光强度外，在其他实施例中，用以区分出第一区域及第二区域的光学特性不同则可能为峰光波长或主光波长的差异大于或等于1nm，而电性不同则可能包括正向电压(forward voltage)的差异大于或等于2％。图6(a)、图6(b)所示为一实际量测结果的分布图，图6(a)的部分例示一以发光强度(Iv)的量测结果区分，且依一发光强度的差异预定值区分出第一区域及第二区域，在此实施例发光强度差异的差异预定值为大于或等于3％。如(图6a)的部分所示，各半导体叠层块所测得的发光强度以颜色(图中为灰阶)标示，各颜色(图中为灰阶)所代表的发光强度值可参照其下方的发光强度值与颜色(图中为灰阶)对照关系的标示，如图中虚线所圈示的区域，可看出所区分出的第一区域主要是由代表发光强度130mcd的红色(图中为灰阶)与代表示发光强度129mcd的橘色(图中为灰阶)所构成，而仅包含少数代表发光强度124mcd的绿色(图中为灰阶)的半导体叠层块，此第一区域大致为圆形，平均发光强度约129mcd，而第二区域则大致为环绕上述第一区域的一环状，主要系由代表发光强度124mcd的绿色(图中为灰阶)的半导体叠层块所构成，仅包含少数代表发光强度130mcd的红色(图中为灰阶)与代表发光强度129mcd的橘色(图中为灰阶)，此第二区域的平均发光强度约124mcd，亦即第一区域的半导体叠层块的发光强度平均值较位于第二区域的半导体叠层块的发光强度平均值大，其差异约为4％((129-124)/124＝4％)，大于或等于3％。(b)的部分则例示一以主波长(WLD)的量测结果区分，且依一主波长(WLD)的差异预定值，在此实施例为主波长差异预定值大于或等于1nm，而区分出第一区域及第二区域，如图6(b)的部分所示，所区分出第一区域及第二区域，第一区域(如图中虚线所圈示)大致为圆形，平均主波长约685nm，而第二区域则大致为环绕上述第一区域的一环状，平均主波长约683nm，其中第一区域的半导体叠层块的主波长平均值较位于第二区域的半导体叠层块的主波长平均值大，其差异为2nm，大于主波长差异预定值1nm。
图2A至图2E显示为本发明的发光元件的制造方法所使用的分离方法的实施例。如上述图1中所述，在图2A中，一基板201包含一半导体叠层202于其上，此半导体叠层202包括一第一电性半导体层202a；一发光层202b位于第一电性半导体层202a之上；以及一第二电性半导体层202c位于发光层202b之上。第一电性半导体层202a和第二电性半导体层202c电性相异，例如第一电性半导体层202a是n型半导体层，而第二电性半导体层202c是p型半导体层。第一电性半导体层202a、发光层202b、及第二电性半导体层202c为III-V族材料所形成，例如为磷化铝镓铟(AlGaInP)系列材料或氮化铝镓铟(AlGaInN)系列材料。在图2B中，实施前述的图形化步骤后，形成宽度为d的分隔道212将半导体叠层202分隔为多个的半导体叠层块231,232,233,234及235，分别对应于图1中的半导体叠层块131,132,133,134及135，而且分别具有如图1中所述的发光强度及分别位于上述的第一区域及第二区域；亦即半导体叠层块231,232,及233位于上述图1中的第一区域且发光强度为4400mcd，而半导体叠层块234及235位于上述图1中的第二区域且的发光强度为4000mcd，半导体叠层块231,232,及233与半导体叠层块234及235就发光强度而言差异大于3％。接着，在欲移离的半导体叠层块上形成一第一牺牲层211以利实行分离步骤，在本实施例中，欲移离的半导体叠层块为半导体叠层块232及234。此第一牺牲层211的形成可以是先在整个基板201上形成一整层第一牺牲层211的材料后，再以黄光及蚀刻制作工艺选择性地在欲移离的半导体叠层块232及234上形成此第一牺牲层211。值得注意的是，熟悉此技术领域的人士也了解，在制作工艺顺序上，也可以是先在欲移离的半导体叠层块232及234的位置上形成此第一牺牲层211后，再以另一黄光及蚀刻制作工艺以完成前述的半导体叠层202的图形化成多个的半导体叠层块231,232,233,234,及235的步骤。在图2C中，实行分离步骤，包括：提供一第一暂时基板221，使第一牺牲层211与第一暂时基板221接合；之后，如图2D所示，将欲移离的半导体叠层块232及234与基板201分离。在实施上述步骤时，可在欲移离的半导体叠层块232及234与基板201的界面施以一激光241照射，以辅助半导体叠层块232及234与基板201的分离。再者，半导体叠层202也可能在另一成长基板形成后，再经移转技术移转至基板201上，于此情形时，也可在半导体叠层202移转至基板201时，选择性地在欲移离的半导体叠层块232及234的位置上，先形成与基板201间的一牺牲层(图未示)，此牺牲层本身材料较脆弱或与基板201的接合较弱，如此可在欲移离的半导体叠层块232及234与基板201分离时，使欲移离的半导体叠层块232及234与基板201较易分离。
图2E显示实行分离步骤后，半导体叠层块232及234与基板201分离，而基板201保留有半导体叠层块231，233及235。值得注意的是，第一暂时基板221及其上的半导体叠层块232及234，或基板201及其上的半导体叠层块231，233及235，两者均可以使用在下述的本发明的发光元件的制造方法的实施例中。
图3A至图3E显示为本发明的发光元件的制造方法的第一实施例。首先，如图3A所示，提供一永久基板301，此永久基板301至少具有一第一表面301P1、一第二表面301P2，在本实施例中，永久基板301还具有一第三表面301P3。其中，如图所绘示，第一表面301P1与第二表面301P2非共平面。在一实施例中，此非共平面经由对一原本具有一平面表面的永久基板施以黄光及蚀刻制作工艺而形成此非共平面的第一表面301P1及第二表面301P2。永久基板301的材料例如为玻璃，蓝宝石(Al2O3)，或硅(Si)基板。
接着，如图3B所示，接合图2E中的半导体叠层块234于永久基板301的第一表面301P1上。例如当永久基板301的材料为蓝宝石基板时，经过适当的加温加压，例如温度约为300℃～420℃，压力约为11000Kgf～14000Kgf，可使半导体叠层块234直接接合于永久基板301；此接合也可为选择性地通过一接合层312B1进行接合，例如当永久基板301的材料为蓝宝石基板时，可选择二氧化硅为接合层312B1。然后将半导体叠层块234与第一暂时基板221分离；而在实施此步骤时，在半导体叠层块234与第一牺牲层211的界面施以一激光照射(图未示)，以辅助半导体叠层块234与第一牺牲层211的分离。
接着，如图3C所示，接合半导体叠层块232于永久基板301的第二表面301P2上。此接合大致与上述半导体叠层块234的接合类似，故不再赘述。
如同在前面图2A中所述，在一实施例中，半导体叠层块231,232,233,234,及235对应于图1中的半导体叠层块131,132,133,134,及135而分别具有如图1中所述的发光强度，亦即半导体叠层块231,232,及233位于上述图1中的第一区域且平均发光强度为4400mcd，而半导体叠层块234及235位于上述图1中的第二区域且平均发光强度为4000mcd，半导体叠层块231,232及233与半导体叠层块234及235就发光强度而言差异大于3％。经由上述实施例制造方法的所产生的发光元件，让原本位于光学特性上或电性上有较大差异性的两区域的多个半导体叠层块得以重新分配组合。例如若以先前技术中所述的方法，半导体叠层块132与133可能因位置相近且大致位于同一区域(请参图1及图2B)而于后续制作工艺中组合成为一元件A。同样地，半导体叠层块134与135因位置相近且大致位于同一区域(请参图1及图2B)而于后续制作工艺中组合成为另一元件B。如此，元件A将包含两个平均发光强度为4400mcd的半导体叠层块，而元件B将包含两个平均发光强度为4000mcd的半导体叠层块，两元件发光强度均匀性不佳。依经由上述实施例制造方法的所产生的发光元件，例如图3C中，第一表面301P1上有原本在位于图1中平均发光强度为4000mcd的第二区域的半导体叠层块234；而第二表面301P2上有原本在位于图1中平均发光强度为4400mcd的第一区域的半导体叠层块232。故原本位于光学特性上(如本实施例的发光强度)或电性上有较大差异性的两区域的多个半导体叠层块已重新分配组合。同样地，通过上述实施例的制造方法，也可以得到另一元件包含有原本在位于图1中平均发光强度为4000mcd的第二区域的半导体叠层块235及原本在位于图1中平均发光强度为4400mcd的第一区域的半导体叠层块233。因而上述两元件在元件间发光强度均匀性有较佳的表现。
此外，半导体叠层块234及232经由接合至永久基板301，而分别位于非共平面的第一表面301P1与第二表面301P2上，因此可降低各个半导体叠层块间彼此互相吸收所发出光的情形，而使元件整体亮度有较佳表现。
经由如同前述的接合方法，可在永久基板301的第三表面301P3上接合另一半导体叠层块23X，如图3D所示。此处的半导体叠层块23X并没有特别的限定，熟悉此技术领域的人士当了解其重点在于如何如同上述的揭示使半导体叠层块重新分配组合而达到产出的各元件的元件间光学特性上或电性上均匀性有较佳的表现。接着，如图3E所示，以黄光及蚀刻制作工艺将各半导体叠层块部分蚀刻以暴露各半导体叠层块至其第一电性半导体层202a，并形成介电层320于各半导体叠层块的侧壁，最后实施一金属线形成步骤以形成一金属线330于各半导体叠层块间，以使各半导体叠层块电连接，其电连接关系可为串联或并联。如图3E所示金属线330电连接各半导体叠层块形成一串联关系。
虽然本实施例例示接合至永久基板301的两半导体叠层块均为图2E中与基板201分离的半导体叠层块，但熟悉此技术领域的人士当明了不限于此，例如在图2E中，在基板201上保留有半导体叠层块231,233,及235，在一第二实施例中，也可以这些存留在基板201上的半导体叠层块接合至永久基板301。其情形大致如同图3B至3E中所示，仅图中第一暂时基板221及其上的半导体叠层块对应改为基板201及其上的半导体叠层块231,233,及235，故不再重复绘示其图示。因此在此情形下，其接合步骤为将基板201与永久基板301对位接合，以使半导体叠层块231,233,或235接合至欲接合的表面上；以及使基板201与永久基板301远离，并使接合的半导体叠层块与基板201分离。又或者在第三实施例中，这些存留在基板201上的半导体叠层块231,233,及235可以如同第一实施例先被自基板201分离后再接合至永久基板301，在此情形下，其接合步骤接合为将半导体叠层块231,233,或235接合于一第二暂时基板并使半导体叠层块231,233,或235与基板201分离；再将第二暂时基板与永久基板301对位接合，以使半导体叠层块231,233,或235接合至欲接合的表面上；以及使第二暂时基板与永久基板301远离，并使接合的半导体叠层块与第二暂时基板分离。
值得注意的是，虽然第一实施例例示永久基板301的第一表面301P1上的半导体叠层块(即半导体叠层块234)与第二表面301P2上的半导体叠层块(即半导体叠层块232)源自同一的半导体叠层202，但并不限于此，亦即在其他实施例，第一表面301P1上的半导体叠层块与第二表面301P2上的半导体叠层块可源自不同的半导体叠层，例如第一表面301P1上的半导体叠层块为半导体叠层块234，而第二表面301P2上的半导体叠层块可源自另一不同的基板的半导体叠层。又或虽源自同一的半导体叠层，但可分别如同上述通过第一暂时基板221或基板201或第二暂时基板而被接合至永久基板301上。
图3F显示本发明的第四实施例，此实施例大致与第一实施例相同，但第一实施例中的永久基板301在本实施例改为永久基板301’。相对于永久基板301具有非共平面的第一表面301P1、第二表面301P2，及第三表面301P3，本实施例的永久基板301’的第一表面301’P1、第二表面301’P2，及第三表面301’P3则为共平面，但在各半导体叠层块接合至永久基板301’时，则通过不同厚度的接合层达到使各半导体叠层块不共平面的效果。亦即，例如半导体叠层块234经由一第一接合层312’B1接合于第一表面301’P1上，半导体叠层块232经由一第二接合层312’B2接合于第二表面301’P2上，而第一接合层312’B1与第二接合层312’B2厚度不同，以使半导体叠层块234与半导体叠层块232非共平面。
值得注意的是，虽然在第一实施例说明可使用如图1因光学特征值或电性特征值不同而在基板上区分出多个区域的多个半导体叠层块进行接合，但本发明并不限于此。图4显示本发明的第五实施例，此实施例显示半导体叠层块在光学特性或电性上并非如同图1在基板上即可区分出不同区域，但对于位于同一基板上的多个的半导体叠层块，仍可对其依据一光学特征值或电性特征值的量测结果，将此多个的半导体叠层块区分别归类于一一般规格区，一低规格区，及一高规格区，其中光学特征值或电性特征值为高规格区大于一般规格区，且一般规格区大于低规格区。以图4为例，对于一基板上的多个的半导体叠层块进行发光强度量测的结果，各半导体叠层块于基板上的位置及发光强度可于量测后存于机台中。图中水平轴为发光强度，垂直轴则为对应各发光强度的半导体叠层块的数量。如图所示，a结果区为低规格区，其发光强度平均值大致为700mcd；b结果区为一般规格区，其发光强度平均值大致为900mcd；而c结果区为高规格区，其发光强度平均值大致为1200mcd。而利用如图2的分离方法及如图3的接合方法，可根据存于机台中的各半导体叠层块的位置及发光强度的数据，挑选适当的半导体叠层块接合于如图3A的永久基板301上，而达到半导体叠层块的重新分配。如图4右方所示，若一元件上设计有5个半导体叠层块，则重新分配的结果，可挑选5个属于一般规格区(发光强度平均值大致为900mcd)的半导体叠层块接合于如图3A的永久基板301上，形成元件C；而另一元件D则可挑选3个属于低规格区(发光强度平均值大致为700mcd)的半导体叠层块接合于如图3A的永久基板301上，并挑选2个属于高规格区(发光强度平均值大致为1200mcd)的半导体叠层块接合于同一永久基板301上，以形成元件D。如此，虽然于生产基板不同位置的区域的半导体叠层块在光学特性或电性上会有较大的差异，例如本实施例中发光强度高者，其值可高到高规格区的1200mcd，而发光强度低者，其值可低到低规格区的700mcd，但经本实施例对半导体叠层块的重新分配，产出的各元件其元件间均匀性将获得改善及控制，元件C与元件D的发光强度均大致为4500mcd。此外，如第一实施例所提及，半导体叠层块经由接合至永久基板301，而分别位于非共平面的不同表面，可降低各个半导体叠层块间彼此互相吸收所发出光的情形，而使元件整体亮度有较佳表现。
值得注意的是，在以上各实施例中，光学特征值或电性特征值可在分离步骤前，实际针对各基板的半导体叠层块全部或采样性地实行量测而取得；而在制作工艺稳定的情况下，这些光学特征值或电性特征值也可经由一定数量的统计后得到一事先决定的统计值。例如针对图1的情形，在制作工艺稳定的情况下，一定数量的统计后即可确定第一区域与第二区域的边界位置，即得到第一区域的半径的一预定值，及对应两个区域的光学特征值或电性特征值，而不必在制造过程中在对各产出的基板一一进行量测。
如第一实施例图3E的叙述中所提及，永久基板301上接合的半导体叠层块可源自不同的半导体叠层，例如第一表面301P1上的半导体叠层块与第二表面301P2上的半导体叠层块可源自不同的基板的半导体叠层。而这样的应用更可进一步应用以增进发光元件的演色性，亦即提高发光元件的CRI值，其应用如图5A～图5C所显示的本发明的第六实施例。如图5A所示，永久基板501上分别接合了两个半导体叠层块501a及501b，其接合方法大致如同图3第一实施例所示，但两个半导体叠层块501a及501b分离自不同的基板的半导体叠层，例如半导体叠层块501a分离自一具有发光主波长约620nm至645nm的半导体叠层，而半导体叠层块501b分离自一具有发光主波长约595nm至620nm的半导体叠层；亦即两个半导体叠层块501a及501b分离自不同的基板，且半导体叠层块501a可发出红色主波长之光，而半导体叠层块501b可发出橘色主波长之光。如此，当此两半导体叠层块被接合至永久基板501时，可成为一发光元件500a，用以取代一般的暖白光源中的红色或橘色的仅具单一半导体叠层的芯片；亦即，此发光元件500a可用于与蓝色及YAG荧光粉组合，所形成的暖白光源因具有两个半导体叠层块501a及501b的不同主波长之光，较仅具单一半导体叠层的芯片所形成的暖白光源有较佳的演色性。
或者，可以如图5B所示，永久基板501上除了如同上述分别接合了两个半导体叠层块502a及502b，还直接将用以提供蓝色光源的半导体叠层块502c也接合于永久基板501上，发光元件500b因而直接形成一暖白光源，其中三个半导体叠层块501a,501b及501c分离自不同的基板的半导体叠层，例如半导体叠层块501a分离自一具有发光主波长约620nm至645nm的半导体叠层，半导体叠层块501b分离自一具有发光主波长约595nm至620nm的半导体叠层，而半导体叠层块501c分离自一具有发光主波长约440nm至460nm的半导体叠层；亦即三个半导体叠层块501a,501b及501c分离自不同的基板，且半导体叠层块501a可发出红色主波长之光，半导体叠层块501b可发出橘色主波长之光，而半导体叠层块501c可发出蓝色主波长之光。
或者更进一步地，可以如图5C所示，永久基板501上除了如同上述分别接合了三个半导体叠层块503a,503b及503c外，更多加接合一第四的半导体叠层块503d。其中，四个半导体叠层块501a,501b,501c及501d分离自不同的基板的半导体叠层，半导体叠层块501a,501b及501c的颜色及波长如同图5B所述，而半导体叠层块503d具有发光主波长约510nm至530nm，可发出绿色主波长之光。由于多加了此绿色主波长光的半导体叠层503d，发光元件500c所形成的暖白光源的CRI值较图5B所示的发光元件500b更高，演色性更佳。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本发明所属技术领域中具有通常知识者均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。因此本发明的权利保护范围如后述的权利要求所列。

Claims (10)

1.一种发光元件，其特征在于，包括：
基板，具有上表面；
第一半导体叠层，位于该上表面上，该第一半导体叠层具有第一发光层与该上表面之间具有第一距离；
第二半导体叠层，位于该上表面上，该第二半导体叠层具有第二发光层与该上表面之间具有第二距离；
第三半导体叠层，位于该上表面上，该第三半导体叠层具有第三发光层与该上表面之间具有第三距离；
金属线，形成于该第一半导体叠层上，但未形成于该第三半导体叠层上，并具有最高点高于该第一发光层及最低点接触该上表面，
其中，该第一半导体叠层、该第二半导体叠层与该第三半导体叠层发出不同颜色的光，且该第二距离不同于该第一距离及该第三距离。
2.如权利要求1所述的发光元件，其中该第一半导体叠层、该第二半导体叠层与该第三半导体叠层发出红色、绿色、蓝色或橘色的光。
3.如权利要求1所述的发光元件，还包含介电层完全覆盖该第一半导体叠层、该第二半导体叠层与该第三半导体叠层的至少一个侧壁。
4.如权利要求1所述的发光元件，其中该第一半导体叠层、该第二半导体叠层与该第三半导体叠层之间互相电连接。
5.如权利要求4所述的发光元件，其中该第一半导体叠层、该第二半导体叠层与该第三半导体叠层之间互相串联。
6.如权利要求1所述的发光元件，其中该上表面还包含第一上表面与第二上表面，该第一半导体叠层位于该第一上表面上；该第二半导体叠层位于该第二上表面上，其中该第二上表面及该第一上表面不在同一水平高度。
7.如权利要求6所述的发光元件，还包含第一接合层，位于该第一上表面及该第一半导体叠层之间；其中该第一接合层与该第一半导体叠层的宽度不同。
8.如权利要求7所述的发光元件，其中该第一半导体叠层与该第二半导体叠层的主波长差异大于或等于1nm。
9.如权利要求1所述的发光元件，其中该第一半导体叠层与该第二半导体叠层的正向电压(forward voltage)差异大于或等于2％。
10.如权利要求1所述的发光元件，其中该第一半导体叠层与该第二半导体叠层的发光强度差异大于或等于3％。
CN201910498576.8A 2013-06-26 2013-06-26 发光元件及其制造方法 Active CN110277379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910498576.8A CN110277379B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910498576.8A CN110277379B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法
PCT/CN2013/078051 WO2014205695A1 (zh) 2013-06-26 2013-06-26 发光元件及其制造方法
CN201380077836.5A CN105453276B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380077836.5A Division CN105453276B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法

Publications (2)

Publication Number Publication Date
CN110277379A CN110277379A (zh) 2019-09-24
CN110277379B true CN110277379B (zh) 2024-04-16

Family

ID=52140800

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380077836.5A Active CN105453276B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法
CN201910498576.8A Active CN110277379B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380077836.5A Active CN105453276B (zh) 2013-06-26 2013-06-26 发光元件及其制造方法

Country Status (5)

Country Link
US (1) US9705029B2 (zh)
KR (3) KR101766704B1 (zh)
CN (2) CN105453276B (zh)
DE (1) DE112013007192B4 (zh)
WO (1) WO2014205695A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015013864A1 (zh) 2013-07-29 2015-02-05 晶元光电股份有限公司 选择性转移半导体元件的方法
CN105870265A (zh) 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
JP6142070B1 (ja) * 2016-12-27 2017-06-07 Ｌｕｍｉｏｔｅｃ株式会社 有機エレクトロルミネッセント素子および照明装置
FR3062953A1 (fr) * 2017-02-15 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comportant une pluralite de diodes
US20190044023A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing semiconductor device
CN110148655B (zh) * 2019-05-21 2020-10-13 北京易美新创科技有限公司 微型led芯片巨量转移方法
DE102021108397A1 (de) 2021-04-01 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Transferverfahren für optoelektronisches halbleiterbauelement

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215244B1 (en) * 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
JP2006135367A (ja) * 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
CN101072464A (zh) * 2006-10-06 2007-11-14 范朝阳 带有集成保护功能的交直流发光二极管
JP2007324547A (ja) * 2006-06-05 2007-12-13 Fujikura Ltd 発光ダイオード光源装置、照明装置、表示装置及び交通信号機
JP2007329463A (ja) * 2006-05-09 2007-12-20 Mitsubishi Chemicals Corp 半導体発光素子
JP2008084908A (ja) * 2006-09-26 2008-04-10 Toshiba Lighting & Technology Corp 発光装置
JP2009206449A (ja) * 2008-02-29 2009-09-10 Shogen Koden Kofun Yugenkoshi 半導体素子
EP2182547A2 (en) * 2008-11-04 2010-05-05 Canon Kabushiki Kaisha Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto
JP2011124311A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体発光素子の製造方法および積層構造体
US8072063B2 (en) * 2008-06-06 2011-12-06 Light Ocean Technology Corp. LED lamp module and fabrication method thereof
CN102386201A (zh) * 2010-09-06 2012-03-21 晶元光电股份有限公司 发光装置及其制造方法
CN102509731A (zh) * 2011-12-28 2012-06-20 厦门市三安光电科技有限公司 交流式垂直发光元件及其制作方法
US8337071B2 (en) * 2005-12-21 2012-12-25 Cree, Inc. Lighting device
US8384114B2 (en) * 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790237B2 (ja) 1993-06-28 1998-08-27 日亜化学工業株式会社 多色発光素子
KR100853410B1 (ko) * 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP3940596B2 (ja) 2001-05-24 2007-07-04 松下電器産業株式会社 照明光源
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
US7005679B2 (en) 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
DE112005003841B4 (de) * 2004-12-14 2016-03-03 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen
US7474681B2 (en) * 2005-05-13 2009-01-06 Industrial Technology Research Institute Alternating current light-emitting device
KR20090002284A (ko) 2007-06-26 2009-01-09 엘지이노텍 주식회사 발광 장치
US20100237379A1 (en) * 2009-03-19 2010-09-23 Wu-Cheng Kuo Light emitting device
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
US8865489B2 (en) * 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
TWI557875B (zh) 2010-07-19 2016-11-11 晶元光電股份有限公司 多維度發光裝置
CN102479896A (zh) * 2010-11-26 2012-05-30 大连美明外延片科技有限公司 一种发光二极管芯片
TWI521690B (zh) 2011-07-25 2016-02-11 財團法人工業技術研究院 發光元件的轉移方法以及發光元件陣列
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
TW201324843A (zh) 2011-12-09 2013-06-16 Chi Mei Lighting Tech Corp 發光二極體之製作方法
US8877561B2 (en) * 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215244B1 (en) * 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
US8337071B2 (en) * 2005-12-21 2012-12-25 Cree, Inc. Lighting device
JP2006135367A (ja) * 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
JP2007329463A (ja) * 2006-05-09 2007-12-20 Mitsubishi Chemicals Corp 半導体発光素子
JP2007324547A (ja) * 2006-06-05 2007-12-13 Fujikura Ltd 発光ダイオード光源装置、照明装置、表示装置及び交通信号機
JP2008084908A (ja) * 2006-09-26 2008-04-10 Toshiba Lighting & Technology Corp 発光装置
CN101072464A (zh) * 2006-10-06 2007-11-14 范朝阳 带有集成保护功能的交直流发光二极管
JP2009206449A (ja) * 2008-02-29 2009-09-10 Shogen Koden Kofun Yugenkoshi 半導体素子
US8072063B2 (en) * 2008-06-06 2011-12-06 Light Ocean Technology Corp. LED lamp module and fabrication method thereof
EP2182547A2 (en) * 2008-11-04 2010-05-05 Canon Kabushiki Kaisha Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto
US8384114B2 (en) * 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
JP2011124311A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体発光素子の製造方法および積層構造体
CN102386201A (zh) * 2010-09-06 2012-03-21 晶元光电股份有限公司 发光装置及其制造方法
CN102509731A (zh) * 2011-12-28 2012-06-20 厦门市三安光电科技有限公司 交流式垂直发光元件及其制作方法

Also Published As

Publication number Publication date
CN105453276A (zh) 2016-03-30
US20160155894A1 (en) 2016-06-02
DE112013007192T5 (de) 2016-03-10
US9705029B2 (en) 2017-07-11
KR101766704B1 (ko) 2017-08-09
KR20160024394A (ko) 2016-03-04
WO2014205695A1 (zh) 2014-12-31
DE112013007192B4 (de) 2024-05-23
KR20170091793A (ko) 2017-08-09
KR20180036798A (ko) 2018-04-09
CN105453276B (zh) 2019-07-05
CN110277379A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
CN110277379B (zh) 发光元件及其制造方法
JP6653665B2 (ja) 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
TWI676261B (zh) 高密度像素化發光二極體及其之裝置和方法
US11088298B2 (en) Light-emitting device
JP3934590B2 (ja) 白色発光素子及びその製造方法
CN103579465B (zh) 形成发光装置的制造方法及其所制成的发光装置
EP3926680A1 (en) Method for transferring light-emitting diodes for display, and display device
JP2012528472A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
JP2005109113A (ja) 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法
KR101100579B1 (ko) 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법
US20210091258A1 (en) Method for manufacturing micro light-emitting diode chips
TWI581459B (zh) 發光元件及其製造方法
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
US11876154B2 (en) Light emitting diode device and method for manufacturing the same
US20240186447A1 (en) Method of manufacturing a light-emitting device
KR20050063254A (ko) 포스퍼가 도포된 발광 다이오드를 이용한 디스플레이 및그의 제조방법
KR20090087374A (ko) 발광 다이오드 및 이를 이용한 패키지
JP2023502208A (ja) ディスプレイ用発光素子およびそれを有するディスプレイ装置
KR20210157910A (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
JP2002043626A (ja) 半導体発光素子及びその製造方法
TW201427089A (zh) 發光晶片及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant