CN212412081U - 显示用发光元件以及具有其的显示装置 - Google Patents

显示用发光元件以及具有其的显示装置 Download PDF

Info

Publication number
CN212412081U
CN212412081U CN202021570803.8U CN202021570803U CN212412081U CN 212412081 U CN212412081 U CN 212412081U CN 202021570803 U CN202021570803 U CN 202021570803U CN 212412081 U CN212412081 U CN 212412081U
Authority
CN
China
Prior art keywords
led stack
layer
led
light
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021570803.8U
Other languages
English (en)
Inventor
蔡钟炫
李剡劤
张成逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/940,394 external-priority patent/US11482566B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN212412081U publication Critical patent/CN212412081U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型涉及一种显示用发光元件以及具有其的显示装置。根据一实施例的显示用发光元件包括：第一LED叠层，生成第一峰值波长的光；第二LED叠层，位于所述第一LED叠层的下方，并且生成第二峰值波长的光；第三LED叠层，位于所述第二LED叠层的下方，并且生成第三峰值波长的光；以及浮置反射层，位于所述第一LED叠层上部，并且反射所述第一峰值波长的光，其中，所述第一峰值波长相比于所述第二峰值波长及第三峰值波长为长波长。

Description

显示用发光元件以及具有其的显示装置
技术领域
本实用新型涉及一种显示用发光元件以及显示装置，尤其涉及一种具有多个发光二极管的层叠结构的显示用发光元件以及具有其的显示装置。
背景技术
发光二极管作为无机光源，被多样地用于显示装置、车辆用灯具、一般照明等多种领域。发光二极管具有寿命长、功耗低且响应速度快的优点，因此正快速地替代现有光源。
另外，现有的发光二极管在显示装置中主要用作背光源。但是，最近正在开发利用发光二极管直接实现图像的LED显示器。
显示装置通常利用蓝色、绿色及红色的混合色实现多样的颜色。显示装置为了实现多样的图像而包括多个像素，各个像素配备蓝色、绿色及红色的子像素，并且通过这些子像素的颜色来确定特定像素的颜色，并且通过这些像素的组合来实现图像。
LED可以根据其材料发出多样颜色的光，从而可以通过将发出蓝色、绿色及红色的单个LED芯片排列于二维平面上来提供显示装置。然而，在各个子像素排列有一个LED芯片的情况下，LED芯片的数量增加会导致贴装工序花费大量时间。
由于将子像素排列在二维平面上，因此包括蓝色、绿色及红色子像素的一个像素占有的面积相对变大。因此，为了将子像素排列在有限的面积内，必须缩小各个LED芯片的面积。但是，减小LED芯片的尺寸可能导致难以贴装LED芯片，进而造成发光面积的减小。
另外，实现多种颜色的显示装置需要始终提供高质量的白色光。现有的电视为了实现D65的标准白色光而使用3：6：1的RGB混合比。即，红色的光度相对高于蓝色的光度，绿色的光度相对最高。然而，对于现在使用的LED芯片而言，通常蓝色LED的光度与其他LED相比相对非常高，因此具有难以在使用LED芯片的显示装置中匹配RGB混合比的问题。
实用新型内容
本实用新型要解决的技术问题在于提供一种能够在有限的像素面积内增加各个子像素的面积的显示用发光元件以及显示装置。
本实用新型要解决的又一技术问题在于提供一种能够缩短贴装工序时间的显示用发光元件以及显示装置。
本实用新型要解决的又一技术问题在于提供一种能够增加工序收率的显示用发光元件以及显示装置。
本实用新型要解决的又一技术问题在于提供一种能够易于控制RGB混合比的显示用发光元件以及显示装置。
根据本实用新型的一实施例的显示用发光元件包括：第一LED叠层，生成第一峰值波长的光；第二LED叠层，位于所述第一LED叠层的下方，并且生成第二峰值波长的光；第三LED叠层，位于所述第二LED叠层的下方，并且生成第三峰值波长的光；以及浮置反射层，位于所述第一LED叠层上部，并且反射所述第一峰值波长的光，其中，所述第一峰值波长相比于所述第二峰值波长及第三峰值波长为长波长。
所述第一LED叠层、第二LED叠层及第三LED叠层可以分别发出红色光、绿色光及蓝色光。
所述浮置反射层可以包括Au、Al、Ag、Pt或其合金。
所述浮置反射层可以包括分布式布拉格反射器。
所述显示用发光元件还可以包括：第一中间绝缘层，夹设于所述第一LED叠层与所述浮置反射层之间。
所述显示用发光元件还可以包括：第二中间绝缘层，覆盖所述浮置反射层。
所述显示用发光元件还可以包括：多个上部连接器，布置于所述第二中间绝缘层上，其中，所述上部连接器分别电连接于所述第一LED叠层、第二LED叠层及第三LED叠层中的至少一个。
所述显示用发光元件还可以包括：第一键合层，夹设于所述第二LED叠层与所述第三LED叠层之间；第二键合层，夹设于所述第一LED叠层与所述第二LED叠层之间；下部绝缘层，夹设于所述第二键合层与所述第二LED叠层之间；第一下部埋设层，贯通所述下部绝缘层及所述第二LED叠层而分别电连接于所述第三LED叠层的第一导电型半导体层及第二导电型半导体层；以及第一上部埋设层，贯通所述第一LED叠层及第二键合层而电连接于所述下部埋设层，其中，所述多个上部连接器包括分别覆盖所述上部埋设层而电连接于所述上部埋设层的上部连接器。
所述显示用发光元件还可以包括：n电极垫，电连接于所述第三LED叠层的第一导电型半导体层；以及下部p电极垫，布置于所述第三LED叠层的第二导电型半导体层上，其中，所述下部埋设层分别电连接于所述n电极垫及下部p电极垫。
所述显示用发光元件还可以包括：第二下部埋设层，贯通所述下部绝缘层而电连接于所述第二LED叠层的第一导电型半导体层；以及第二上部埋设层，贯通所述第一LED叠层及第二键合层而电连接于所述第二下部埋设层，其中，所述上部连接器中的一个通过所述第二上部埋设层及所述第二下部埋设层电连接于所述第二LED叠层的第一导电型半导体层。
所述上部连接器中的一个可以是共同电连接于所述第一LED叠层、第二LED叠层及第三LED叠层的第一导电型半导体层的上部公共连接器。
所述显示用发光元件还可以包括：第三上部埋设层，贯通所述第一LED叠层、所述第二键合层及所述下部绝缘层而电连接于所述第二LED叠层的第二导电型半导体层，其中，所述上部连接器中的一个连接于所述第三上部埋设层而电连接于所述第二LED叠层的第二导电型半导体层。
所述上部连接器中的一个可以电连接于所述第一LED叠层的第二导电型半导体层。
所述显示用发光元件还可以包括：凸起垫，布置于所述上部连接器上，其中，所述凸起垫包括第一凸起垫、第二凸起垫、第三凸起垫及公共凸起垫，所述公共凸起垫共同电连接于所述第一LED叠层、第二LED叠层及第三LED叠层，所述第一凸起垫、第二凸起垫、第三凸起垫分别电连接于所述第一LED叠层、第二LED叠层或第三LED叠层。
所述显示用发光元件还可以包括：第一透明电极，夹设于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第一LED叠层的下表面；第二透明电极，夹设于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第二LED叠层的上表面；以及第三透明电极，夹设于所述第二LED叠层与所述第三LED叠层之间，并且欧姆接触于所述第三LED叠层的上表面。
所述第一LED叠层可以通过纹理化而具有粗糙的表面，所述第二LED叠层通过纹理化而具有粗糙的表面。
所述第三LED叠层的上表面及下表面可以没有被纹理化，具有平坦的表面。
所述第一LED叠层、第二LED叠层及第三LED叠层可以与生长基板分离。
所述第一LED叠层、第二LED叠层及第三LED叠层能够独立驱动，在所述第一LED叠层生成的光可以透射所述第二LED叠层及所述第三LED叠层而向外部射出，在所述第二LED叠层生成的光透射所述第三LED叠层而向外部射出。
根据本实用新型的一实施例的显示装置包括：电路基板；以及多个发光元件，排设于所述电路基板上，其中，所述发光元件分别包括：第一LED叠层，生成第一峰值波长的光；第二LED叠层，位于所述第一LED叠层的下方，并且生成第二峰值波长的光；第三LED叠层，位于所述第二LED叠层的下方，并且生成第三峰值波长的光；以及浮置反射层，位于所述第一LED叠层上部，并且反射所述第一峰值波长的光，所述第一峰值波长相比于所述第二峰值波长及第三峰值波长为长波长。
附图说明
图1是用于说明根据本实用新型的实施例的显示装置的示意性的立体图。
图2是用于说明根据本实用新型的一实施例的显示面板的示意性的平面图。
图3是用于说明根据本实用新型的一实施例的发光元件的示意性的平面图。
图4A、图4B及图4C分别为沿图3的截取线A-A'、B-B'及C-C'截取的示意性的剖视图。
图5A、图5B及图5C是用于说明根据本实用新型的一实施例的在生长基板上生长的第一LED叠层、第二LED叠层、第三LED叠层的示意性的剖视图。
图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A及图11B是用于说明根据本实用新型的一实施例的显示用发光元件的制造方法的示意性的平面图及剖视图。
图12是用于说明贴装于电路基板上的发光元件的示意性的剖视图。
图13A、图13B及图13C是用于说明根据一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
图14是用于说明根据本实用新型的又一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
具体实施方式
以下，参照附图详细说明本实用新型的实施例。为了能够将本实用新型的思想充分传递给本实用新型所属技术领域的通常技术人员，作为示例提供以下介绍的实施例。因此，本实用新型并不限定于如下所述的实施例，其可以具体化为其他形态。另外，在附图中，也可能为了便利而夸张表现构成要素的宽度、长度、厚度等。并且，当记载为一个构成要素位于另一构成要素的“上部”或“上”时，不仅包括各部分均“直接”位于其他部分的“上部”或“上”的情形，还包括各构成要素与另一构成要素之间夹设有又一构成要素的情形。在整个说明书中，相同的附图标号表示相同的构成要素。
根据本实用新型的一实施例的显示用发光元件包括：第一LED叠层，生成第一峰值波长的光；第二LED叠层，位于所述第一LED叠层的下方，并且生成第二峰值波长的光；第三LED叠层，位于所述第二LED叠层的下方，并且生成第三峰值波长的光；以及浮置反射层，位于所述第一LED叠层上部，并且反射所述第一峰值波长的光，其中，所述第一峰值波长相比于所述第二峰值波长及第三峰值波长为长波长。
在本说明书中，为了便于说明，对第二LED叠层布置于第一LED叠层下方，第三LED叠层布置于第二LED叠层下方的情形进行了说明，但是应该注意发光元件可以倒装键合，因此，第一LED叠层、第二LED叠层、第三LED叠层的上下位置可以改变。
在本说明书中，术语“浮置反射层”表示与第一LED叠层隔开的反射层。尤其，浮置反射层不直接电连接于第一LED叠层。
通过将第一LED叠层、第二LED叠层、第三LED叠层相互层叠，能够在不增加像素面积的情况下增加各个子像素的发光面积。进而，通过采用所述浮置反射层，能够选择性地提高发出相对长波长的光的第一LED叠层的光度。
例如，所述第一LED叠层、第二LED叠层、第三LED叠层可以分别发出红色光、绿色光及蓝色光。
另外，所述第一LED叠层、第二LED叠层、第三LED叠层能够独立驱动，在所述第一LED叠层生成的光可以透射所述第二LED叠层及所述第三LED叠层而向外部射出，在所述第二LED叠层生成的光透射所述第三LED叠层而向外部射出。
所述浮置反射层例如可以包括Au、Al、Ag、Pt或其合金。例如，Au合金可以包括AuGe、AuBe、AuTe、AuZn等。
另外，所述浮置反射层也可以包括分布式布拉格反射器。
所述显示用发光元件还可以包括：第一中间绝缘层，夹设于所述第一LED叠层与所述浮置反射层之间。第一中间绝缘层可以使所述浮置反射层与所述第一LED叠层绝缘。
另外，所述显示用发光元件还可以包括：第二中间绝缘层，覆盖所述浮置反射层。第二中间绝缘层可以使浮置反射层与布置于浮置反射层上部的上部连接器绝缘。
所述显示用发光元件还可以包括：多个上部连接器，布置于所述第二中间绝缘层上，其中，所述上部连接器可以分别电连接于所述第一LED叠层、第二LED叠层及第三LED叠层中的至少一个。
此外，所述显示用发光元件还可以包括：第一键合层，夹设于所述第二LED叠层与所述第三LED叠层之间；第二键合层，夹设于所述第一LED叠层与所述第二LED叠层之间；下部绝缘层，夹设于所述第二键合层与所述第二LED叠层之间；第一下部埋设层，贯通所述下部绝缘层及所述第二LED叠层而分别电连接于所述第三LED叠层的第一导电型半导体层及第二导电型半导体层；以及第一上部埋设层，贯通所述第一LED叠层及第二键合层而电连接于所述下部埋设层，其中，所述多个上部连接器可以包括分别覆盖所述上部埋设层而电连接于所述上部埋设层的上部连接器。
所述显示用发光元件还可以包括：n电极垫，电连接于所述第三LED叠层的第一导电型半导体层；以及下部p电极垫，布置于所述第三LED叠层的第二导电型半导体层上，其中，所述下部埋设层可以分别电连接于所述n电极垫及下部p电极垫。
所述显示用发光元件还可以包括：第二下部埋设层，贯通所述下部绝缘层而电连接于所述第二LED叠层的第一导电型半导体层；以及第二上部埋设层，贯通所述第一LED叠层及第二键合层而电连接于所述第二下部埋设层，其中，所述上部连接器中的一个可以通过所述第二上部埋设层及所述第二下部埋设层电连接于所述第二LED叠层的第一导电型半导体层。
此外，所述上部连接器中的一个可以是共同电连接于所述第一LED叠层、第二LED叠层及第三LED叠层的第一导电型半导体层的上部公共连接器。
所述显示用发光元件还可以包括：第三上部埋设层，贯通所述第一LED叠层、所述第二键合层及所述下部绝缘层而电连接于所述第二LED叠层的第二导电型半导体层，其中，所述上部连接器中的一个连接于所述第三上部埋设层而电连接于所述第二LED叠层的第二导电型半导体层。
此外，所述上部连接器中的一个可以电连接于所述第一LED叠层的第二导电型半导体层。
另外，所述显示用发光元件还可以包括：凸起垫，布置于所述上部连接器上，其中，所述凸起垫可以包括第一凸起垫、第二凸起垫、第三凸起垫及公共凸起垫，所述公共凸起垫可以共同电连接于所述第一LED叠层、第二LED叠层及第三LED叠层，所述第一凸起垫、第二凸起垫、第三凸起垫分别电连接于所述第一LED叠层、第二LED叠层或第三LED叠层。
所述显示用发光元件还可以包括：第一透明电极，夹设于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第一LED叠层的下表面；第二透明电极，夹设于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第二LED叠层的上表面；以及第三透明电极，夹设于所述第二LED叠层与所述第三LED叠层之间，并且欧姆接触于所述第三LED叠层的上表面。
另外，所述第一LED叠层可以通过纹理化而具有粗糙的表面，所述第二LED叠层可以通过纹理化而具有粗糙的表面。
此外，所述第三LED叠层的上表面及下表面可以没有被纹理化，具有平坦的表面。
所述第一LED叠层、第二LED叠层及第三LED叠层可以分别与生长基板分离。
根据本实用新型的一实施例的显示装置包括：电路基板；以及多个发光元件，排设于所述电路基板上，其中，所述发光元件分别为上述的发光元件。
以下，参照附图对本实用新型的实施例进行具体说明。
图1是用于说明根据本实用新型的实施例的显示装置的示意性的立体图。
本实用新型的发光元件不受特别的限定，但是特别地，可以使用于智能手表1000a、诸如虚拟现实头盔(VR headset)1000b的VR显示装置或者诸如增强现实眼镜1000c的AR显示装置内。
显示装置内贴装有用于呈现图像的显示面板。图2是用于说明根据本实用新型的一实施例的显示面板的示意性的平面图。
参照图2，显示面板包括电路基板101及发光元件100。
电路基板101可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，电路基板101在内部可以包括布线及电阻器。在另一实施例中，电路基板101可以包括布线、晶体管及电容器。电路基板101还可以在上表面具有用于允许电连接到布置在内部的电路的垫。
多个发光元件100在电路基板101上整齐排列。各个发光元件100构成一个像素。发光元件100具有凸起垫73，凸起垫73电连接于电路基板101。例如，凸起垫73可以键合于在电路基板101上暴露的垫。
发光元件100之间的间隔可以至少大于发光元件的宽度。
参照图3、图4A、图4B及图4C对发光元件100的具体构成进行说明。图3是用于说明根据本实用新型的一实施例的发光元件100的示意性的平面图，图4A、图4B及图4C分别是为了说明根据本实用新型的一实施例的发光元件100而沿图3的截取线A-A'、B-B'及C-C'截取的示意性的剖视图。
为了便于说明，图示并说明了凸起垫73r、73b、73g、73c布置于上侧的情形，但是发光元件100如图2所示地倒装键合于电路基板101上，在这种情况下，凸起垫73r、73b、73g、73c布置于下侧。进而，在特定实施例中，凸起垫73r、73b、73g、73c也可以省略。
参照图3、图4A、图4B及图4C，发光元件100可以包括第一LED叠层23、第二LED叠层33、第三LED叠层43、第一透明电极25、第二透明电极35、第三透明电极45、n电极垫47a、下部p电极垫47b、上部p电极垫37b、下部埋设层55b、55cb、55cg、上部埋设层65r、65b、65g、65cr、65cg、65cb、第一侧壁绝缘层53、上部公共连接器67c、第一上部连接器67r、第二上部连接器67g、第三上部连接器67b、第一键合层49、第二键合层59、下部绝缘层51、第一中间绝缘层61、浮置反射层62、第二中间绝缘层63、上部绝缘层71及凸起垫73r、73b、73g、73c。进而，发光元件100可以包括贯通第一LED叠层23的贯通孔23h1、23h2、23h3、23h4、23h5、贯通第二LED叠层33的贯通孔33h1、33h2。
如图4A、图4B及图4C所示，在本实用新型的实施例中，第一LED叠层23、第二LED叠层33、第三LED叠层43沿垂直方向层叠。另外，虽然各个LED叠层23、33、43在互不相同的生长基板上生长，但是在本实用新型的实施例中，生长基板最终不残留于发光元件100，而全部被去除。因此，发光元件100不包括生长基板。但是，本实用新型并不一定局限于此，也可以包括至少一个生长基板。
第一LED叠层23、第二LED叠层33及第三LED叠层43各自包括第一导电型半导体层23a、33a或43a、第二导电型半导体层23b、33b或43b以及置于其之间的活性层(未图示)。活性层尤其可以具有多量子阱结构。
在一实施例中，在第一LED叠层23下方布置有第二LED叠层33，在第二LED叠层33下方布置有第三LED叠层43。在第一LED叠层23、第二LED叠层33及第三LED叠层43生成的光最终可以通过第三LED叠层43向外部射出。例如，第一LED叠层23可以发出红色光，第二LED叠层33发出绿色光，第三LED叠层43发出蓝色光。因此，第一LED叠层23、第二LED叠层33及第三LED叠层43可以层叠为从上开始以红色光/绿色光/蓝色光的顺序发出光。在另一实施例中，第二LED叠层33与第三LED叠层43也可以相互改变顺序。即，第一LED叠层23、第二LED叠层33及第三LED叠层43可以层叠为从上开始以红色光/蓝色光/绿色光的顺序发出光。在这种情况下，在第一LED叠层23、第二LED叠层33及第三LED叠层43生成的光最终可以通过第二LED叠层33向外部射出。
第一LED叠层23相比于第二LED叠层33及第三LED叠层43发出作为更长波长的第一峰值波长的光，第二LED叠层33相比于第三LED叠层43发出作为更长波长的第二峰值波长的光。第三LED叠层43发出相比于第一峰值波长及第二峰值波长作为更短波长的第三峰值波长的光。例如，第一LED叠层23可以是发出红色光的无机发光二极管，第二LED叠层33可以是发出绿色光的无机发光二极管，第三LED叠层43可以是发出蓝色光的无机发光二极管。第一LED叠层23可以包括AlGaInP系列的阱层，第二LED叠层33可以包括AlGaInP系列或AlGaInN系列的阱层，并且第三LED叠层43可以包括AlGaInN系列的阱层。
由于第一LED叠层23相比于第二LED叠层33及第三LED叠层43发出更长波长的光，因此在第一LED叠层23生成的光可以透过第二LED叠层33及第三LED叠层43而向外部射出。并且，由于第二LED叠层33相比于第三LED叠层43发出更长波长的光，因此在第二LED叠层33生成的光可以透过第三LED叠层43而向外部射出。在第二LED叠层33与第三LED叠层43彼此交换顺序布置的情况下，在第三LED叠层43生成的光的一部分可能在第二LED叠层33被吸收而发生损失。
另外，各个LED叠层23、33或43的第一导电型半导体层23a、33a、43a分别为n型半导体层，第二导电型半导体层23b、33b、43b为p型半导体层。并且，在本实施例中，第一LED叠层23的上表面为n型半导体层23a，第二LED叠层33的上表面为p型半导体层33b，第三LED叠层43的上表面为p型半导体层43b。即，第一LED叠层23的层叠顺序与第二LED叠层33及第三LED叠层43的层叠顺序相反。通过将第二LED叠层33的半导体层布置为与第三LED叠层43的半导体层相同的顺序能够确保工序稳定性，在后文说明制造方法时对此进行详细说明。然而，第一LED叠层23、第二LED叠层33、第三LED叠层43的半导体层的层叠顺序并不一定局限于此。
第二LED叠层33包括通过去除第二导电型半导体层33b而使第一导电型半导体层33a的上表面暴露的台面蚀刻区域。如图3及图4A所示，贯通第二LED叠层33的台面蚀刻区域形成有下部埋设层55b、55cb，并且在第二LED叠层33的台面蚀刻区域上形成有下部埋设层55cg。
第三LED叠层43也包括通过去除第二导电型半导体层43b而使第一导电型半导体层43a的上表面暴露的台面蚀刻区域。与此相反，第一LED叠层23可以不包括台面蚀刻区域。
另外，第一LED叠层23可以具有粗糙的表面23r。粗糙的表面23r可以形成于第一导电型半导体层23a的表面，然而并不一定局限于此。粗糙的表面23r提高第一LED叠层23的光提取效率而增加在第一LED叠层23生成的光的光度(luminous intensity)。粗糙的表面23r可以形成于第一导电型半导体层23a的整个表面，然而并不一定局限于此，一部分区域，例如形成贯通孔的区域周围或者形成电连接的区域可以是平坦的面。
并且，第二LED叠层33可以具有粗糙的表面33r。粗糙的表面33r可以形成于第一导电型半导体层33a的表面。粗糙的表面33r提高第二LED叠层33的光提取效率而增加在第二LED叠层33生成的光的光度(luminous intensity)。粗糙的表面33r可以形成于第一导电型半导体层33a的整个表面，然而并不一定局限于此，一部分区域，例如形成贯通孔的区域周围或者形成电连接的区域可以是平坦的面。
贯通孔33h1、33h2可以形成为贯通在台面蚀刻区域暴露的第一导电型半导体层33a。另外，贯通孔23h1、23h2、23h3、23h4、23h5可以贯通第一LED叠层23，尤其可以贯通第一导电型半导体层23a及第二导电型半导体层23b。
另外，与第一LED叠层23及第二LED叠层33不同，第三LED叠层43可以不具有通过表面纹理化形成的粗糙的表面。因此，可以将第一LED叠层23及第二LED叠层33的光度调节为相对高于第三LED叠层43。
此外，在本实施例中，第一LED叠层23、第二LED叠层33及第三LED叠层43可以相互重叠，并且具有大致相同尺寸的发光面积。但是，由于贯通孔23h1、23h2、23h3、23h4、23h5及贯通孔33h1、33h2，第一LED叠层23的发光面积可以小于第二LED叠层33的发光面积，第二LED叠层33的发光面积可以小于第三LED叠层43的发光面积。并且，发光元件100的侧面可以以从第一LED叠层23越向第三LED叠层43宽度越大的方式倾斜，因此第三LED叠层43的发光面积可以大于第一LED叠层23的发光面积。发光元件100的侧面相对于第三LED叠层43的上表面构成的倾斜角可以为约75度至90度。若倾斜角小于75度，则第一LED叠层23的发光面积过小，从而难以减小发光元件100的尺寸。
第一透明电极25布置于第一LED叠层23与第二LED叠层33之间。第一透明电极25欧姆接触于第一LED叠层23的第二导电型半导体层23b，并且透射在第一LED叠层23生成的光。第一透明电极25可以利用铟锡氧化物(ITO)等透明氧化物层或金属层形成。第一透明电极25可以覆盖第一LED叠层23的第二导电型半导体层23b的前表面，并且其侧面可以与第一LED叠层23的侧面对齐布置。即，第一透明电极25的侧面可以不被第二键合层59覆盖。此外，贯通孔23h1、23h2、23h3、23h4可以贯通第一透明电极25，因此，第一透明电极25可以暴露于这些贯通孔的侧壁。另外，贯通孔23h5使第一透明电极25的上表面暴露。然而，本实用新型并不局限于此，第一透明电极25沿着第一LED叠层23的边缘部位被部分去除，从而第一透明电极25的侧面可以被第二键合层59覆盖。并且，通过在形成有贯通孔23h1、23h2、23h3、23h4的区域预先图案化而去除第一透明电极25，能够防止第一透明电极25在贯通孔23h1、23h2、23h3、23h4的侧壁暴露。
另外，第二透明电极35欧姆接触于第二LED叠层33的第二导电型半导体层33b。如图所示，第二透明电极35在第一LED叠层23与第二LED叠层33之间接触于第二LED叠层33的上表面。第二透明电极35可以利用对红色光透明的金属层或导电性氧化物层形成。导电性氧化物层例如可以是SnO2、InO2、ITO、ZnO、IZO等。尤其，第二透明电极35可以利用ZnO形成，ZnO可以在第二LED叠层33上形成为单晶，因此与金属层或其他导电性氧化物层相比电特性及光特性优异。尤其，ZnO与第二LED叠层33的接合力较强，因此即使利用激光剥离来分离生长基板也不会发生损伤而保留。
另外，第二透明电极35可以沿着第二LED叠层33的边缘部位被部分去除，从而第二透明电极35的外侧侧面不暴露于外部，并且被下部绝缘层51覆盖。即，第二透明电极35的侧面比第二LED叠层33的侧面向内侧凹陷，并且第二透明电极35凹陷的区域被下部绝缘层51和/或第二键合层59填充。另外，第二透明电极35还可以在第二LED叠层33的台面蚀刻区域附近凹陷，并且凹陷的区域被下部绝缘层51或第二键合层59填充。
另外，第三透明电极45欧姆接触于第三LED叠层43的第二导电型半导体层43b。第三透明电极45可以位于第二LED叠层33与第三LED叠层43之间，并且接触于第三LED叠层43的上表面。第三透明电极45可以利用对红色光及绿色光透明的金属层或导电性氧化物层形成。导电性氧化物层例如可以是SnO2、InO2、ITO、ZnO、IZO等。尤其，第三透明电极45可以利用ZnO形成，ZnO可以在第三LED叠层43上形成为单晶，因此与金属层或其他导电性氧化物层相比电特性及光特性优异。尤其，ZnO与第三LED叠层43的接合力较强，因此即使利用激光剥离来分离生长基板也不会发生损伤而保留。
第三透明电极45可以沿着第三LED叠层43的边缘部位被部分去除，从而第三透明电极45的外侧侧面不暴露于外部，并且被第一键合层49覆盖。即，第三透明电极45的侧面比第三LED叠层43的侧面向内侧凹陷，并且第三透明电极45凹陷的区域被第一键合层49填充。另外，第三透明电极45还可以在第三LED叠层43的台面蚀刻区域附近凹陷，并且凹陷的区域被第一键合层49填充。
通过如上所述地使第二透明电极35及第三透明电极45凹陷，能够防止其侧面暴露于蚀刻气体，从而提高发光元件100的工序收率。
另外，在本实施例中，第二透明电极35及第三透明电极45可以利用相同种类的导电性氧化物层(例如，ZnO)形成，并且第一透明电极25可以利用与第二透明电极35及第三透明电极45不同种类的导电性氧化物层(例如，ITO)形成。然而，本实用新型并不局限于此，第一透明电极25、第二透明电极35、第三透明电极45也可以全部为相同种类，也可以至少一个为不同种类。
n电极垫47a欧姆接触于第三LED叠层43的第一导电性半导体层43a。n电极垫47a可以布置于通过第二导电型半导体层43b暴露的第一导电型半导体层43a上，即，布置于台面蚀刻区域。n电极垫47a例如可以利用Cr/Au/Ti形成。n电极垫47a的上表面可以高于第二导电型半导体层43b的上表面，进而高于第三透明电极45的上表面。例如，n电极垫47a的厚度可以为大约2μm以上。n电极垫47a可以为圆锥台形状，然而并不局限于此，并且可以具有四棱锥形、圆柱形、四棱柱形等多种形状。
下部p电极垫47b可以利用与n电极垫47a相同的材料形成。但是，下部p电极垫47b的上表面可以位于与n电极垫47a相同的高度，因此，下部p电极垫47b的厚度可以小于n电极垫47a的厚度。即，下部p电极垫47b的厚度可以大约等于向第三透明电极45上方凸出的n电极垫47a部分的厚度。例如，下部p电极垫47b的厚度可以为约1.2μm以下。通过使下部p电极垫47b的上表面位于与n电极垫47a的上表面相同的高度，当形成贯通孔33h1、33h2时，可以使得下部p电极垫47b与n电极垫47a同时暴露。在n电极垫47a与下部p电极垫47b的高度不同的情况下，任何一个电极垫都可能在蚀刻工序中被严重损伤。因此，通过使n电极垫47a和下部p电极垫47b的高度大致相同地对准，可以防止任何一个电极垫被严重损伤。
第一键合层49将第二LED叠层33结合于第三LED叠层43。第一键合层49可以在第一导电型半导体层33a与第三透明电极45之间使它们结合。第一键合层49可以部分结合于第二导电型半导体层43b，并且可以部分结合于在台面蚀刻区域暴露的第一导电型半导体层43a。进而，第一键合层49可以覆盖n电极垫47a及下部p电极垫47b。
第一键合层49可以利用透明有机物层形成，或者可以利用透明无机物层形成。有机物层例如可以是SU8、聚甲基丙烯酸甲酯(PMMA：poly(methylmethacrylate))、聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB：Benzocyclobutene)等，无机物层例如可以是Al2O3、SiO2、SiNx等。并且，第一键合层49也可以利用旋涂玻璃(SOG)形成。
上部p电极垫37b可以布置于第二透明电极35上。如图3及图4B所示，上部p电极垫37b可以被下部绝缘层51覆盖。上部p电极垫37b例如可以利用Ni/Au/Ti形成，并且可以形成为约2um的厚度。
下部绝缘层51形成于第二LED叠层33上，并且覆盖第二透明电极35。下部绝缘层51也可以覆盖第二LED叠层33的台面蚀刻区域而提供平坦的上部面。下部绝缘层51例如可以利用SiO2形成。
贯通孔33h1及贯通孔33h2贯通下部绝缘层51、第二LED叠层33及第一键合层49而分别使n电极垫47a及下部p电极垫47b暴露。如上文所述，贯通孔33h1、33h2可以形成于第二LED叠层33的台面蚀刻区域内。另外，如图4B所示，贯通孔51h贯通下部绝缘层51而使第一导电型半导体层33a暴露。
第一侧壁绝缘层53覆盖贯通孔33h1、33h2、51h的侧壁，并且具有使贯通孔的底部暴露的开口部。第一侧壁绝缘层53例如可以使用化学气相沉积技术或原子层沉积技术形成，例如可以利用Al2O3、SiO2、Si3N4等形成。
下部埋设层55cb、55b、55cg可以分别填充贯通孔33h1、33h2、51h。下部埋设层55cb、55b通过第一侧壁绝缘层53与第二LED叠层33绝缘。下部埋设层55cb可以电连接于n电极垫47a，下部埋设层55b电连接于下部p电极垫47b，并且下部埋设层55cg电连接于第二LED叠层33的第一导电型半导体层33a。
下部埋设层55cb、55b、55cg可以使用化学机械研磨技术形成。例如，在形成种子层并利用镀覆技术填充贯通孔33h1、33h2、51h之后，利用化学机械研磨技术去除下部绝缘层51上的金属层，从而可以形成下部埋设层55cb、55b、55cg。此外，也可以在形成种子层之前形成金属阻挡层。
下部埋设层55cb、55b、55cg可以通过相同的工序一同形成。据此，下部埋设层55cb、55b、55cg的上表面可以与下部绝缘层51大致对齐。然而，本实用新型并不局限于本实施例，也可以通过互不相同的工序形成。
第二键合层59将第一LED叠层23结合于第二LED叠层33。如图所示，第二键合层59可以布置于第一透明电极25与下部绝缘层51之间。第二键合层59可以利用与上文针对第一键合层49说明的材料相同的材料形成，为了避免重复，省略详细说明。
第一中间绝缘层61覆盖第一LED叠层23。第一中间绝缘层61可以利用铝氧化物膜、硅氧化物膜或硅氮化物膜形成。
浮置反射层62布置于第一中间绝缘层61上，因此与第一LED叠层23隔开。进而，浮置反射层62也可以与第一LED叠层23电隔离。浮置反射层62利用反射从第一LED叠层23生成的光的反射物质形成。例如，浮置反射层62可以利用反射红色光的反射金属层、Au、Al、Ag、Pt或其合金(例如，Au合金)形成。浮置反射层62也可以形成为分布式布拉格反射器。尤其，在浮置反射层62形成为分布式布拉格反射器的情况下，该分布式布拉格反射器可以形成为对在第一LED叠层23生成的红色光具有高反射率。例如，考虑到从第一LED叠层23入射到浮置反射层62的光的入射角，分布式布拉格反射器可以形成为在大约600nm至650nm的波长范围具有80％以上，进而90％以上的高反射率。
在第二LED叠层33及第三LED叠层43生成的光通常被第一LED叠层23吸收。因此，浮置反射层62可以选择性地反射在第一LED叠层23生成的光，从而可以使得在第一LED叠层23生成的光的光度相对高于在第二LED叠层33或第三LED叠层43生成的光的光度。
浮置反射层62可以具有开口部62a。开口部62a可以位于形成贯通孔23h1、23h2、23h3、23h4、23h5、61h的区域。然而，本实用新型并不局限于此，浮置反射层62可以限定于被贯通孔23h1、23h2、23h3、23h4、23h5、61h包围的区域内而形成，因此开口部62a也可以省略。浮置反射层62的面积可以为第一LED叠层23的面积的约60％以上。
第二中间绝缘层63覆盖浮置反射层62。第二中间绝缘层63例如可以利用铝氧化物膜、硅氧化物膜或硅氮化物膜形成。
另外，贯通孔23h1、23h2、23h3、23h4、23h5贯通第一LED叠层23。贯通孔23h1为了提供用于允许电连接于下部埋设层55cb的通路而形成。并且，贯通孔23h2为了提供用于允许电连接于下部埋设层55b的通路而形成，贯通孔23h3为了提供用于允许电连接于上部p电极垫37b的通路而形成，贯通孔23h4为了提供用于允许电连接于下部埋设层55cg的通路而形成
在本实施例中，贯通孔23h1可以使下部埋设层55cb的上表面暴露，贯通孔23h2可以使下部埋设层55b的上表面暴露，贯通孔23h3可以使上部p电极垫37b暴露，贯通孔23h4可以使下部埋设层55cg的上表面暴露。
另外，贯通孔23h5为了提供用于允许电连接于第一透明电极25的通路而形成。贯通孔23h5不贯通第一透明电极25。然而，本实用新型并不局限于此，贯通孔23h5只要能够提供用于电连接到第一透明电极25的通路也可以贯通第一透明电极25。
贯通孔23h1、23h2、23h3、23h4可以贯通第一LED叠层23，并且贯通第一中间绝缘层61及第二中间绝缘层63、第一透明电极25及第二键合层59。此外，贯通孔23h3可以贯通下部绝缘层51。
另外，贯通孔61h可以贯通第一中间绝缘层61及第二中间绝缘层63而使第一LED叠层23的第一导电型半导体层23a暴露。
第二侧壁绝缘层64覆盖贯通孔23h1、23h2、23h3、23h4、23h5、61h的侧壁，并且具有使贯通孔的底部暴露的开口部。第二侧壁绝缘层64例如可以使用化学气相沉积技术或原子层沉积技术形成，例如可以利用Al2O3、SiO2、Si3N4等形成。
上部埋设层65cb、65b、65g、65cg、65r、65cr可以分别填充贯通孔23h1、23h2、23h3、23h4、23h5、61h。上部埋设层65cb、65b、65g、65cg、65r可以通过第二侧壁绝缘层64与第一LED叠层23电绝缘。
另外，上部埋设层65cb电连接于下部埋设层55cb，上部埋设层65b电连接于下部埋设层55b，上部埋设层65g电连接于上部p电极垫37b，上部埋设层65cg电连接于下部埋设层55cg。并且，上部埋设层65r可以电连接于第一透明电极25，上部埋设层65cr可以电连接于第一LED叠层23的第一导电型半导体层23a。
上部埋设层65cb、65b、65g、65cg、65r、65cr可以使用化学机械研磨技术形成。例如，在形成种子层并利用镀覆技术填充贯通孔23h1、23h2、23h3、23h4、23h5、61h之后，利用化学机械研磨技术去除第二中间绝缘层63上的金属层，从而可以形成上部埋设层65cb、65b、65g、65cg、65r、65cr。此外，也可以在形成种子层之前形成金属阻挡层。
上部埋设层65cb、65b、65g、65cg、65r、65cr可以通过相同的工序一同形成。据此，上部埋设层65cb、65b、65g、65cg、65r、65cr的上表面可以与第二中间绝缘层63大致对齐。然而，本实用新型并不局限于本实施例，也可以通过互不相同的工序形成。
第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c布置于第二中间绝缘层63上。第一上部连接器67r电连接于上部埋设层65r，第二上部连接器67g电连接于上部埋设层65g，第三上部连接器67b电连接于上部埋设层65b。另外，上部公共连接器67c共同电连接于上部埋设层65cb、65cg、65cr。即，上部埋设层65cb、65cg、65cr通过上部公共连接器67c彼此电连接，因此，第一LED叠层23、第二LED叠层33、第三LED叠层43的第一导电型半导体层23a、33a、43a彼此电连接。
第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c可以在相同的工序中利用相同的材料形成，例如，可以利用AuGe/Ni/Au/Ti形成。AuGe可以欧姆接触于第一导电型半导体层23a。AuGe可以形成为约100nm的厚度，Ni/Au/Ti可以形成为约2μm的厚度。也可以使用AuTe代替AuGe。
上部绝缘层71覆盖第二中间绝缘层63，并且覆盖第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c。上部绝缘层71还可以覆盖第一LED叠层23、第二LED叠层33、第三LED叠层43的侧面。上部绝缘层71可以具有使第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c暴露的开口部71a。上部绝缘层71的开口部71a可以大致布置于第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c的平坦的面上。上部绝缘层71可以利用硅氧化物膜或硅氮化物膜形成，例如可以形成为约400nm的厚度。
凸起垫73r、73b、73g、73c可以分别在上部绝缘层71的开口部71a内布置于第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c上而电连接于第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c。
第一凸起垫73r可以通过第一上部连接器67r及第一透明电极25电连接于第一LED叠层23的第二导电型半导体层23b。
第二凸起垫73g可以通过第二上部连接器67g、上部埋设层65g、上部p电极垫37b及第二透明电极35电连接于第二LED叠层33的第二导电型半导体层33b。
第三凸起垫73b可以通过第三上部连接器67b、上部埋设层65b、下部埋设层55b、下部p电极垫47b及第三透明电极45电连接于第三LED叠层43的第二导电型半导体层43b。
公共凸起垫73c可以通过上部公共连接器67c电连接于上部埋设层65cb、65cg、65cr，据此，电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第一导电型半导体层23a、33a、43a。
即，第一凸起垫73r、第二凸起垫73g、第三凸起垫73b分别电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第二导电型半导体层23b、33b、43b，公共凸起垫73c共同电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第一导电型半导体层23a、33a、43a。
所述凸起垫73r、73b、73g、73c可以布置于上部绝缘层71的开口部71a内，并且凸起垫的上表面可以是平坦的面。凸起垫73r、73b、73g、73c可以位于第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c的平坦的面上。所述凸起垫73r、73b、73g、73c可以利用Au/In形成，例如，Au可以形成为3μm的厚度，In可以形成为约1μm的厚度。发光元件100可以利用In键合于电路基板101上的垫。在本实施例中，虽然对利用In键合凸起垫的情形进行了说明，但是并不局限于In，也可以利用Pb或AuSn进行键合。
在本实施例中，对凸起垫73r、73b、73g、73c的上表面平坦的情形进行说明及图示，但是本实用新型并不局限于此。例如，凸起垫73r、73b、73g、73c的上表面也可以是不规则的面，凸起垫的一部分也可以位于上部绝缘层71上。
根据本实施例，第一LED叠层23可以电连接于凸起垫73r、73c，第二LED叠层33电连接于凸起垫73g、73c，第三LED叠层43电连接于凸起垫73b、73c。据此，第一LED叠层23、第二LED叠层33及第三LED叠层43的阴极共同电连接于公共凸起垫73c，阳极分别电连接于第一凸起垫73r、第二凸起垫73g、第三凸起垫73b。因此，第一LED叠层23、第二LED叠层33、第三LED叠层43可以独立驱动。
在本实施例中，虽然举例说明了形成有凸起垫73r、73b、73g、73c的情形，但是凸起垫也可以省略。尤其，在利用各向异性导电膜或各向异性导电膏键合于电路基板的情况下，也可以省略凸起垫，上部连接器67r、67g、67b、67c直接进行键合。据此，可以增加键合面积。
以下对发光元件100的制造方法进行具体说明。通过以下所述的制造方法将更详细地理解发光元件100的结构。图5A、图5B及图5C是用于说明根据本实用新型的一实施例的在生长基板上生长的第一LED叠层23、第二LED叠层33、第三LED叠层43的示意性的剖视图。
首先，参照图5A，在第一基板21上生长包括第一导电型半导体层23a及第二导电型半导体层23b的第一LED叠层23。在第一导电型半导体层23a与第二导电型半导体层23b之间可以夹设有活性层(未图示)。
第一基板21可以是为了使第一LED叠层23生长而使用的基板，例如可以是GaAs基板。第一导电型半导体层23a及第二导电型半导体层23b可以利用AlGaInAs系列或AlGaInP系列的半导体层形成，活性层例如可以包括AlGaInP系列的阱层。第一LED叠层23可以确定AlGaInP的组成比以发出例如红色光。
可以在第二导电型半导体层23b上形成第一透明电极25。如上文所述，第一透明电极25可以利用使在第一LED叠层23生成的光(例如，红色光)透射的金属层或导电性氧化物层形成。例如，第一透明电极25可以利用氧化铟锡(ITO：indium-tin oxide)形成。
参照图5B，在第二基板31上生长包括第一导电型半导体层33a及第二导电型半导体层33b的第二LED叠层33。在第一导电型半导体层33a与第二导电型半导体层33b之间可以夹设有活性层(未图示)。
第二基板31可以是为了使第二LED叠层33生长而使用的基板，例如可以是蓝宝石基板、GaN基板或GaAs基板。第一导电型半导体层33a及第二导电型半导体层33b可以利用AlGaInAs系列或AlGaInP系列的半导体层、AlGaInN系列的半导体层形成，活性层例如可以包括AlGaInP系列的阱层或AlGaInN系列的阱层。第二LED叠层33可以确定AlGaInP或AlGaInN的组成比以发出例如绿色光。
可以在第二导电型半导体层33b上形成第二透明电极35。如上文所述，第二透明电极35可以利用使在第一LED叠层23生成的光(例如，红色光)透射的金属层或导电性氧化物层形成。尤其，第二透明电极35可以利用ZnO形成。
参照图5C，在第三基板41上生长包括第一导电型半导体层43a及第二导电型半导体层43b的第三LED叠层43。在第一导电型半导体层43a与第二导电型半导体层43b之间可以夹设有活性层(未图示)。
第三基板41可以是为了使第三LED叠层43生长而使用的基板，例如可以是蓝宝石基板、SiC基板或GaN基板。在一实施例中，第三基板41可以是平坦的蓝宝石基板，然而也可以是图案化的蓝宝石基板。第一导电型半导体层43a及第二导电型半导体层43b可以利用AlGaInN系列的半导体层形成，活性层例如可以包括AlGaInN系列的阱层。第三LED叠层43可以确定AlGaInN的组成比以发出例如蓝色光。
可以在第二导电型半导体层43b上形成第三透明电极45。如上文所述，第三透明电极45可以利用使在第一LED叠层23及第二LED叠层33生成的光(例如，红色光及绿色光)透射的金属层或导电性氧化物层形成。尤其，第三透明电极45可以利用ZnO形成。
第一LED叠层23、第二LED叠层33及第三LED叠层43分别在互不相同的生长基板21、31、41上生长，因此其制造工序顺序不受限制。
以下，对利用在生长基板21、31、41上生长的第一LED叠层23、第二LED叠层33及第三LED叠层43制造发光元件100的方法进行说明。以下，虽然主要对一个发光元件100区域进行图示及说明，但是只要是本领域技术人员就会理解能够利用在生长基板21、31、41上生长的第一LED叠层23、第二LED叠层33及第三LED叠层43在相同的制造工序中一次性制造多个发光元件100。
图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A及图11B是用于说明根据本实用新型的一实施例的显示用发光元件100的制造方法的示意性的平面图及剖视图。在此，剖视图对应于图3的截取线A-A'。
首先，参照图6A及图6B，可以利用光刻及蚀刻技术对第三透明电极45及第二导电型半导体层43b进行图案化而使第一导电型半导体层43a暴露。该工序例如相当于台面蚀刻工序。可以使用光致抗蚀剂图案作为蚀刻掩模来执行。例如，在形成蚀刻掩模之后，首先可以通过湿式蚀刻技术来蚀刻第三透明电极45，然后利用相同的蚀刻掩模通过干式蚀刻技术来蚀刻第二导电型半导体层43b。因此，第三透明电极45可以从台面蚀刻区域凹陷。在图6A中，为了简略地进行图示，图示了台面的边缘部位，而未图示第三透明电极45的边缘部位。然而，由于使用相同的蚀刻掩模对第三透明电极45进行湿式蚀刻，因此能够易于理解第三透明电极45的边缘部位从台面的边缘部位向台面的内侧凹陷。由于利用相同的蚀刻掩模，因此可以不增加光刻工序数量而节省工序成本。然而，本实用新型并不局限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第三透明电极45的蚀刻掩模。
接着，在第一导电型半导体层43a及第三透明电极45上分别形成n电极垫47a及下部p电极垫47b。n电极垫47a和下部p电极垫47b可以形成为互不相同的厚度。尤其，n电极垫47a和下部p电极垫47b的上表面可以位于相同的高度。
参照图7A及图7B，在参照图6A及图6B所述的第三LED叠层43上键合参照图5B所述的第二LED叠层33。利用临时键合/剥离(TBDB：temporary bonding/debonding)技术将第二LED叠层33键合于临时基板，并且首先从第二LED叠层33去除第二基板31。第二基板31例如可以利用激光剥离技术被去除。在去除第二基板31之后，可以在第一导电型半导体层33a的表面形成粗糙的表面33r。之后，键合于临时基板的第二LED叠层33的第一导电型半导体层33a可以以朝向第三LED叠层43的方式布置而键合于第三LED叠层43。第二LED叠层33和第三LED叠层43通过第一键合层49彼此键合。在键合第二LED叠层33之后，临时基板也可以利用激光剥离技术被去除。因此，第二LED叠层33可以以第二透明电极35布置在上表面的形态布置于第三LED叠层43。
当利用激光剥离技术分离第二基板31时，ITO可以从第二LED叠层33剥离。因此，在利用激光剥离技术去除第二基板31的情况下，第二透明电极35利用接合力强的ZnO形成是有利的。
接着，对第二透明电极35及第二导电型半导体层33b进行图案化而使第一导电型半导体层33a暴露。第二透明电极35及第二导电型半导体层33b可以利用光刻及蚀刻技术进行图案化。该工序可以通过与上述蚀刻第三透明电极45及第二导电型半导体层43b的台面蚀刻工序相同的方法利用湿式蚀刻及干式蚀刻技术来执行。
例如，在形成蚀刻掩模之后，首先可以通过湿式蚀刻技术来蚀刻第二透明电极35，然后利用相同的蚀刻掩模通过干式蚀刻技术来蚀刻第二导电型半导体层33b。因此，第二透明电极35可以从台面蚀刻区域凹陷。在图7A中，为了简略地进行图示，图示了台面的边缘部位，而未图示第二透明电极35的边缘部位。然而，由于使用相同的蚀刻掩模对第二透明电极35进行湿式蚀刻，因此能够易于理解第二透明电极35的边缘部位从台面的边缘部位向台面的内侧凹陷。由于利用相同的蚀刻掩模，因此可以不增加光刻工序数量而节省工序成本。然而，本实用新型并不局限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第二透明电极35的蚀刻掩模。
如图7A所示，第二LED叠层33的台面蚀刻区域可以与第三LED叠层43的台面蚀刻区域一部分重叠。例如，第二LED叠层33的台面蚀刻区域的一部分可以形成在n电极垫47a上部。并且，台面蚀刻区域的又一部分可以位于下部p电极垫47b上部。
并且，如图7A所示，上部p电极垫37b可以形成于第二透明电极35上。
另外，如图7B所示，下部绝缘层51可以形成为覆盖第二LED叠层33及第二透明电极35。下部绝缘层51还可以覆盖上部p电极垫37b，进而可以形成为具有平坦的上表面。
参照图8A及图8B，形成贯通第二LED叠层33的贯通孔33h1、33h2。贯通孔33h1、33h2贯通第一键合层49而使n电极垫47a及下部p电极垫47b暴露。贯通孔33h1、33h2可以形成于台面蚀刻区域内。
另外，可以形成使第二LED叠层33的第一导电型半导体层33a暴露的贯通孔51h。贯通孔51h可以位于第二导电型半导体层33b的台面蚀刻区域内。贯通孔51h可以在形成贯通孔33h1、33h2之后或者之前形成。
接着，形成第一侧壁绝缘层53。第一侧壁绝缘层53例如可以利用原子层沉积技术来形成。第一侧壁绝缘层53可以覆盖下部绝缘层51的上表面，进而可以覆盖贯通孔33h1、33h2、51h的侧壁及底表面。在贯通孔33h1、33h2、51h的底表面形成的第一侧壁绝缘层53可以通过蚀刻工序去除，因此，n电极垫47a、下部p电极垫47b及第一导电型半导体层33a可以被暴露。
接着，在形成种子层并利用镀覆技术形成金属层之后，通过利用化学机械研磨技术去除在下部绝缘层51的上表面形成的金属层，从而完成埋设贯通孔33h1、33h2、51h的下部埋设层55cb、55b、55cg。
之后，将图5A中所述的第一LED叠层23键合于第二LED叠层33。可以以使第一透明电极25朝向第二LED叠层33的方式利用第二LED叠层33键合第一LED叠层23与第二LED叠层33。据此，第二键合层59可以接合于第一透明电极25，并且接合于下部绝缘层51及下部埋设层55cb、55b、55cg。
另外，第一基板21从第一LED叠层23去除。第一基板21例如可以利用蚀刻技术去除。在去除第一基板21之后，可以在第一导电型半导体层23a的表面形成粗糙的表面23r。
另外，形成覆盖第一导电型半导体层23a的第一中间绝缘层61，并且在第一中间绝缘层61上形成浮置反射层62。浮置反射层62也可以被图案化为具有开口部62a。接着，以覆盖浮置反射层62的方式形成第二中间绝缘层63。
如图9A及图9B所示，形成贯通第一LED叠层23及第一透明电极25的贯通孔23h1、23h2、23h3、23h4。贯通孔23h1可以暴露下部埋设层55cb，贯通孔23h2暴露下部埋设层55b，贯通孔23h3暴露上部p电极垫37b，贯通孔23h4暴露下部埋设层55cg。
另外，形成贯通孔25h5。贯通孔25h5贯通第一LED叠层23并暴露第一透明电极25。并且，可以形成贯通第一中间绝缘层61及第二中间绝缘层63的贯通孔61h。贯通孔61h暴露第一导电型半导体层23a。
贯通孔23h1、23h2、23h3、23h4可以在相同的工序中一同形成。这些贯通孔23h1、23h2、23h3、23h4可以贯通第一中间绝缘层61及第二中间绝缘层63、第一LED叠层23、第一透明电极25及第二键合层59。此外，贯通孔23h3可以贯通下部绝缘层51。
与此不同，贯通孔61h及贯通孔23h5与贯通孔23h1、23h2、23h3、23h4的蚀刻深度不同，从而可以通过不同的工序形成。贯通孔61h及贯通孔23h5也可以通过互不相同的工序形成。
接着，形成埋设贯通孔23h1、23h2、23h3、23h4、23h5、61h的上部埋设层65cb、65b、65g、65cg、65r、65cr。为了形成上部埋设层，第二侧壁绝缘层64可以形成为覆盖贯通孔23h1、23h2、23h3、23h4、23h5、61h的侧壁，并且形成种子层及金属镀覆层，并且可以利用化学机械研磨技术去除第二中间绝缘层63上的金属层。在形成种子层之前，还可以追加形成金属阻挡层。由于形成上部埋设层65cb、65b、65g、65cg、65r、65cr的工序与形成下部埋设层55cb、55b、55cg的工序大致相似，因此省略其详细说明。
参照图10A及图10B，在第二中间绝缘层63上形成第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c。第一上部连接器67r电连接于上部埋设层65r，第二上部连接器67g电连接于上部埋设层65g，第三上部连接器67b电连接于上部埋设层65b。另外，上部公共连接器67c电连接于上部埋设层65cb、65cg、65cr。
因此，第一上部连接器67r、第二上部连接器67g、第三上部连接器67b分别电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第二导电型半导体层23b、33b、43b，上部公共连接器67c电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第一导电型半导体层23a、33a、43a。
参照图11A及图11B，通过隔离工序形成用于定义发光元件100区域的分离槽。分离槽可以沿着第一LED叠层23、第二LED叠层33、第三LED叠层43的外围暴露第三基板41。通过在发光元件区域之间依次去除第一LED叠层23、第一透明电极25、第二键合层59、下部绝缘层51、第二LED叠层33、第一键合层49、第三LED叠层43，可以形成分离槽。第二透明电极35及第三透明电极45在隔离工序中不暴露，因此不被蚀刻气体损伤。在第二透明电极35及第三透明电极45利用ZnO形成的情况下，ZnO可能易于被蚀刻气体损伤。然而，本实用新型可以通过预先使第二透明电极35和第三透明电极45凹陷而防止其暴露于蚀刻气体。
在本实施例中，虽然对通过隔离工序依次对第一LED叠层23、第二LED叠层33、第三LED叠层43进行图案化的情形进行说明，但是本实用新型并不一定局限于此。可以在键合第二LED叠层33之前，在要形成分离槽的区域预先去除第三LED叠层43，也可以在键合第一LED叠层23之前，在要形成分离槽的区域预先去除第二LED叠层33。在这种情况下，去除了第三LED叠层43的区域可以被第一键合层49填充，去除了第二LED叠层33的区域可以被第二键合层59填充。因此，第二LED叠层33及第三LED叠层43可以在隔离工序中不被暴露。
隔离工序也可以在形成上部连接器67r、67g、67b、67c之前执行，在这种情况下，为了保护由于隔离工序暴露的侧壁，可以追加覆盖第二中间绝缘层63的保护绝缘层。保护绝缘层可以具有使上部埋设层65b、65cb、65g、65cg、65r、65cr暴露的开口部，并且形成为使得上部连接器67r、67g、67b、67c电连接于上部埋设层。
另外，形成覆盖上部连接器67r、67g、67b、67c的上部绝缘层71。上部绝缘层71可以覆盖第二中间绝缘层63或者保护绝缘层。
上部绝缘层71可以覆盖第一LED叠层23、第二LED叠层33、第三LED叠层43的侧面。上部绝缘层71可以被图案化为具有使第一上部连接器67r、第二上部连接器67g、第三上部连接器67b及上部公共连接器67c暴露的开口部71a。
接着，可以在所述开口部71a内分别形成凸起垫73r、73b、73g、73c。第一凸起垫73r布置于第一上部连接器67r上，第二凸起垫73g布置于第二上部连接器67g上，第三凸起垫73b布置于第三上部连接器67b上，公共凸起垫73c置于上部公共连接器67c上。
接着，通过将发光元件100键合在电路基板101上，并且分离第三基板41，从而完成与第三基板41分离的发光元件100。在图12中图示了键合于电路基板101的发光元件100的示意性的剖视图。
图12图示了单个发光元件100布置于电路基板101上的情形，但是在电路基板101上贴装有多个发光元件100。各个发光元件100构成能够发出蓝色光、绿色光及红色光的一个像素，并且在电路基板101上排设有多个像素而提供显示面板。
另外，可以在第三基板41上形成多个发光元件100，并且这些发光元件100并非一个一个地转印到电路基板101，而是可以集体地转印到电路基板101上。图13A、图13B及图13C是用于说明根据一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。在此，说明了将形成于第三基板41上的发光元件100集体地转印到电路基板101的方法。
参照图13A，若如图11A及图11B所述地在第三基板41上完成发光元件100制造工序，则多个发光元件100通过分离槽分离而排设于第三基板41上。
另外，提供在上表面具有垫的电路基板101。垫以与用于显示的像素的排设位置对应的方式排列于电路基板101上。通常，排设于第三基板41上的发光元件100的间隔比电路基板101内的像素的间隔更紧凑。
参照图13B，将发光元件100的凸起垫键合于电路基板101上的垫。凸起垫与垫可以利用In键合进行键合。另外，由于位于像素区域之间的发光元件100没有要键合的垫，因此保持远离电路基板101的状态。
接着，向第三基板41上照射激光。激光被选择性地照射到键合于垫的发光元件100。为此，还可以在第三基板41上形成具有选择性地暴露发光元件100的开口部的掩模。
之后，通过从第三基板41分离被激光照射的发光元件100，从而将发光元件100转印到电路基板101。据此，如图13C所示，提供在电路基板101上排设有发光元件100的显示面板。如参考图1所述，显示面板可以贴装于多种显示装置。
图14是用于说明根据又一实施例的发光元件转印方法的示意性的剖视图。
参照图14，根据本实施例的发光元件转印方法的差异在于利用各向异性导电性粘合膜或各向异性导电性粘合膏将发光元件键合于垫。即，可以在垫上设置各向异性导电性粘合膜或粘合膏121，发光元件100可以通过各向异性导电性粘合膜或粘合膏121粘合于垫。发光元件100通过各向异性导电性粘合膜或粘合膏121内的导电物质电连接于垫。
在本实施例中，凸起垫73r、73b、73g、73c可以省略，上部连接器67r、67g、67b、67c可以通过导电物质电连接于垫。
以上，已对本实用新型的多样的实施例进行了说明，然而本实用新型并不限定于这些实施例。并且，在不脱离本实用新型的技术思想的范围内，对一个实施例说明的事项或构成要素也可以应用于其他实施例。

Claims (20)

1.一种显示用发光元件，其特征在于，包括：
第一LED叠层，生成第一峰值波长的光；
第二LED叠层，位于所述第一LED叠层的下方，并且生成第二峰值波长的光；
第三LED叠层，位于所述第二LED叠层的下方，并且生成第三峰值波长的光；以及
浮置反射层，位于所述第一LED叠层上部，并且反射所述第一峰值波长的光，
其中，所述第一峰值波长相比于所述第二峰值波长及第三峰值波长为长波长。
2.根据权利要求1所述的显示用发光元件，其特征在于，
所述第一LED叠层、第二LED叠层及第三LED叠层分别发出红色光、绿色光及蓝色光。
3.根据权利要求1所述的显示用发光元件，其特征在于，
所述浮置反射层包括Au、Al、Ag、Pt或其合金。
4.根据权利要求1所述的显示用发光元件，其特征在于，
所述浮置反射层包括分布式布拉格反射器。
5.根据权利要求1所述的显示用发光元件，其特征在于，还包括：
第一中间绝缘层，夹设于所述第一LED叠层与所述浮置反射层之间。
6.根据权利要求5所述的显示用发光元件，其特征在于，还包括：
第二中间绝缘层，覆盖所述浮置反射层。
7.根据权利要求6所述的显示用发光元件，其特征在于，还包括：
多个上部连接器，布置于所述第二中间绝缘层上，
其中，所述上部连接器分别电连接于所述第一LED叠层、第二LED叠层及第三LED叠层中的至少一个。
8.根据权利要求7所述的显示用发光元件，其特征在于，还包括：
第一键合层，夹设于所述第二LED叠层与所述第三LED叠层之间；
第二键合层，夹设于所述第一LED叠层与所述第二LED叠层之间；
下部绝缘层，夹设于所述第二键合层与所述第二LED叠层之间；
第一下部埋设层，贯通所述下部绝缘层及所述第二LED叠层而分别电连接于所述第三LED叠层的第一导电型半导体层及第二导电型半导体层；以及
第一上部埋设层，贯通所述第一LED叠层及第二键合层而电连接于所述下部埋设层，
其中，所述多个上部连接器包括分别覆盖所述上部埋设层而电连接于所述上部埋设层的上部连接器。
9.根据权利要求8所述的显示用发光元件，其特征在于，还包括：
n电极垫，电连接于所述第三LED叠层的第一导电型半导体层；以及
下部p电极垫，布置于所述第三LED叠层的第二导电型半导体层上，
其中，所述下部埋设层分别电连接于所述n电极垫及下部p电极垫。
10.根据权利要求9所述的显示用发光元件，其特征在于，还包括：
第二下部埋设层，贯通所述下部绝缘层而电连接于所述第二LED叠层的第一导电型半导体层；以及
第二上部埋设层，贯通所述第一LED叠层及第二键合层而电连接于所述第二下部埋设层，
其中，所述上部连接器中的一个通过所述第二上部埋设层及所述第二下部埋设层电连接于所述第二LED叠层的第一导电型半导体层。
11.根据权利要求10所述的显示用发光元件，其特征在于，
所述上部连接器中的一个是共同电连接于所述第一LED叠层、第二LED叠层及第三LED叠层的第一导电型半导体层的上部公共连接器。
12.根据权利要求11所述的显示用发光元件，其特征在于，还包括：
第三上部埋设层，贯通所述第一LED叠层、所述第二键合层及所述下部绝缘层而电连接于所述第二LED叠层的第二导电型半导体层，
其中，所述上部连接器中的一个连接于所述第三上部埋设层而电连接于所述第二LED叠层的第二导电型半导体层。
13.根据权利要求12所述的显示用发光元件，其特征在于，
所述上部连接器中的一个电连接于所述第一LED叠层的第二导电型半导体层。
14.根据权利要求7所述的显示用发光元件，其特征在于，还包括：
凸起垫，布置于所述上部连接器上，
其中，所述凸起垫包括第一凸起垫、第二凸起垫、第三凸起垫及公共凸起垫，
所述公共凸起垫共同电连接于所述第一LED叠层、第二LED叠层及第三LED叠层，
所述第一凸起垫、第二凸起垫、第三凸起垫分别电连接于所述第一LED叠层、第二LED叠层或第三LED叠层。
15.根据权利要求1所述的显示用发光元件，其特征在于，还包括：
第一透明电极，夹设于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第一LED叠层的下表面；
第二透明电极，夹设于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第二LED叠层的上表面；以及
第三透明电极，夹设于所述第二LED叠层与所述第三LED叠层之间，并且欧姆接触于所述第三LED叠层的上表面。
16.根据权利要求1所述的显示用发光元件，其特征在于，
所述第一LED叠层通过纹理化而具有粗糙的表面，
所述第二LED叠层通过纹理化而具有粗糙的表面。
17.根据权利要求16所述的显示用发光元件，其特征在于，
所述第三LED叠层的上表面及下表面没有被纹理化，具有平坦的表面。
18.根据权利要求1所述的显示用发光元件，其特征在于，
所述第一LED叠层、第二LED叠层及第三LED叠层与生长基板分离。
19.根据权利要求1所述的显示用发光元件，其特征在于，
所述第一LED叠层、第二LED叠层及第三LED叠层能够独立驱动，
在所述第一LED叠层生成的光透射所述第二LED叠层及所述第三LED叠层而向外部射出，
在所述第二LED叠层生成的光透射所述第三LED叠层而向外部射出。
20.一种显示装置，其特征在于，包括：
电路基板；以及
多个发光元件，排设于所述电路基板上，
其中，所述发光元件分别包括：
第一LED叠层，生成第一峰值波长的光；
第二LED叠层，位于所述第一LED叠层的下方，并且生成第二峰值波长的光；
第三LED叠层，位于所述第二LED叠层的下方，并且生成第三峰值波长的光；以及
浮置反射层，位于所述第一LED叠层上部，并且反射所述第一峰值波长的光，
所述第一峰值波长相比于所述第二峰值波长及第三峰值波长为长波长。
CN202021570803.8U 2019-08-20 2020-07-31 显示用发光元件以及具有其的显示装置 Active CN212412081U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962889158P 2019-08-20 2019-08-20
US62/889,158 2019-08-20
US16/940,394 US11482566B2 (en) 2019-08-20 2020-07-28 Light emitting device for display and display apparatus having the same
US16/940,394 2020-07-28

Publications (1)

Publication Number Publication Date
CN212412081U true CN212412081U (zh) 2021-01-26

Family

ID=74371207

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202021570803.8U Active CN212412081U (zh) 2019-08-20 2020-07-31 显示用发光元件以及具有其的显示装置
CN202080058448.2A Pending CN114303240A (zh) 2019-08-20 2020-07-31 显示用发光元件以及具有其的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080058448.2A Pending CN114303240A (zh) 2019-08-20 2020-07-31 显示用发光元件以及具有其的显示装置

Country Status (7)

Country Link
US (1) US20230037604A1 (zh)
EP (1) EP4020552A4 (zh)
JP (1) JP2022545783A (zh)
KR (1) KR20220048467A (zh)
CN (2) CN212412081U (zh)
BR (1) BR112022003052A2 (zh)
MX (1) MX2022001794A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230352619A1 (en) * 2022-04-25 2023-11-02 Seoul Viosys Co., Ltd. Light emitting device and light emitting module having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732803B2 (en) * 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same

Also Published As

Publication number Publication date
US20230037604A1 (en) 2023-02-09
MX2022001794A (es) 2022-03-11
JP2022545783A (ja) 2022-10-31
CN114303240A (zh) 2022-04-08
BR112022003052A2 (pt) 2022-05-17
EP4020552A4 (en) 2023-10-04
EP4020552A1 (en) 2022-06-29
KR20220048467A (ko) 2022-04-19

Similar Documents

Publication Publication Date Title
EP3923326B1 (en) Light-emitting element for display
CN213845268U (zh) 显示器用发光元件
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
CN212934647U (zh) 显示用发光元件及具有该显示用发光元件的显示装置
CN113424315A (zh) 显示用发光元件转印方法及显示装置
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US11508778B2 (en) Light emitting device for display and display apparatus having the same
US11961873B2 (en) Light emitting device for display and display apparatus having the same
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
CN213071133U (zh) 显示器用发光元件及显示装置
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN211088274U (zh) 显示装置
CN213988922U (zh) 发光元件以及具有该发光元件的显示面板
US11437353B2 (en) Light emitting device for display and display apparatus having the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant