JP2022545783A - ディスプレイ用発光素子およびそれを有するディスプレイ装置 - Google Patents

ディスプレイ用発光素子およびそれを有するディスプレイ装置 Download PDF

Info

Publication number
JP2022545783A
JP2022545783A JP2022510821A JP2022510821A JP2022545783A JP 2022545783 A JP2022545783 A JP 2022545783A JP 2022510821 A JP2022510821 A JP 2022510821A JP 2022510821 A JP2022510821 A JP 2022510821A JP 2022545783 A JP2022545783 A JP 2022545783A
Authority
JP
Japan
Prior art keywords
led stack
light
layer
led
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022510821A
Other languages
English (en)
Other versions
JPWO2021033949A5 (ja
Inventor
ヒョン チェ，ジョン
グン イ，ソム
ギュ ジャン，ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/940,394 external-priority patent/US11482566B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022545783A publication Critical patent/JP2022545783A/ja
Publication of JPWO2021033949A5 publication Critical patent/JPWO2021033949A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一実施例にかかるディスプレイ用発光素子は、第１のピーク波長の光を生成する第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置し、第２のピーク波長の光を生成する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置し、第３のピーク波長の光を生成する第３のＬＥＤ積層；及び前記第１のＬＥＤ積層上部に位置し、前記第１のピーク波長の光を反射させるフローティング反射層を含み、前記第１のピーク波長は、前記第２および第３のピーク波長に比べて長波長である。【選択図】図４ａ

Description

本開示は、ディスプレイ用発光素子およびディスプレイ装置に関するものであり、特に、複数のＬＥＤの積層構造を有するディスプレイ用発光素子およびそれを有するディスプレイ装置に関する。
発光ダイオードは、無機光源であり、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという長所があるため、既存の光源を速い速度で置き換えている。
一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されて来た。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。
ディスプレイ装置は、一般的に、青色、緑色および赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが具現される。
ＬＥＤは、その材料によって多様な色の光を放出することができ、青色、緑色および赤色を放出する個別ＬＥＤチップを二次元平面上に配列してディスプレイ装置を提供できる。しかし、各サブピクセルに一つのＬＥＤチップを配列する場合、ＬＥＤチップの個数が多くなるため実装工程に多くの時間がかかる。
サブピクセルを二次元平面上に配列するため、青色、緑色および赤色サブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内にサブピクセルを配列するためには、各ＬＥＤチップの面積を減らす必要がある。しかし、ＬＥＤチップの大きさを減少させることは、ＬＥＤチップの実装を困難にし得、さらに、発光面積の減少を招く。
一方、多様な色を具現するディスプレイ装置は、高品質の白色光を一貫して提供する必要がある。従来、ＴＶはＤ６５の標準白色光を具現するために３：６：１のＲＧＢ混合比を使用していた。つまり、青色の光度に比べて赤色の光度が相対的により高く、緑色との光度が相対的に最も高い。ところが、現在使用されているＬＥＤチップは、一般的に青色ＬＥＤの光度が他のＬＥＤに比べ相対的に非常に高いため、ＬＥＤチップを用いたディスプレイ装置においてＲＧＢの混合比を合わせることは難しいという問題がある。
本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増やすことができるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示が解決しようとするまた別の課題は、実装工程時間を短縮できるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示が解決しようとするまた別の課題は、工程歩留まりを増大させることのできるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示が解決しようとするまた別の課題は、ＲＧＢ混合比を容易に制御できるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示の一実施例にかかるディスプレイ用発光素子は、第１のピーク波長の光を生成する第１のＬＥＤ積層；前記の第１のＬＥＤ積層の下に位置し、第２のピーク波長の光を生成する第２のＬＥＤ積層；前記の第２のＬＥＤ積層の下に位置し、第３のピーク波長の光を生成する第３のＬＥＤ積層；および前記の第１のＬＥＤ積層の上部に位置し、前記の第１のピーク波長の光を反射させるフローティング反射層を含み、前記の第１のピーク波長は前記の第２および第３のピーク波長に比べて長波長である。
本開示の一実施例にかかるディスプレイ装置は、回路基板；及び前記回路基板上に整列された複数の発光素子を含むが、前記発光素子はそれぞれ上で説明した発光素子である。
本開示の実施例にかかるディスプレイ装置を説明するための概略的な斜視図である。 本開示の一実施例にかかるディスプレイパネルを説明するための概略的な平面図である。 本開示の一実施例にかかる発光素子を説明するための概略的な平面図である。 図３の切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図３の切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 図３の切り取り線Ｃ－Ｃ’に沿って切り取った概略的な断面図である。 本開示の一実施例に従って成長基板上に成長した第１のＬＥＤ積層を説明するための概略的な断面図である。 本開示の一実施例に従って成長基板上に成長した第２のＬＥＤ積層を説明するための概略的な断面図である。 本開示の一実施例に従って成長基板上に成長した第３のＬＥＤ積層を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 回路基板上に実装された発光素子を説明するための概略的な断面図である。 本開示の一実施例に従って発光素子を回路基板に転写する方法を説明するための概略的な断面図である。 本開示の一実施例に従って発光素子を回路基板に転写する方法を説明するための概略的な断面図である。 本開示の一実施例に従って発光素子を回路基板に転写する方法を説明するための概略的な断面図である。 本開示のまた別の実施例に従って発光素子を回路基板に転写する方法を説明するための概略的な断面図である。
以下、添付の図面を参照して本開示の実施例を詳しく説明する。次に紹介する実施例は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施例に限定されるのではなく、他の形態に具現化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素間にまた別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。
本開示の一実施例にかかるディスプレイ用発光素子は、第１のピーク波長の光を生成する第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置し、第２のピーク波長の光を生成する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置し、第３のピーク波長の光を生成する第３のＬＥＤ積層；および前記の第１のＬＥＤ積層の上部に位置し、前記第１のピーク波長の光を反射させるフローティング反射層を含み、前記第１のピーク波長は前記第２および第３のピーク波長に比べて長波長である。
本明細書では、説明の便宜のために第１のＬＥＤ積層の下に第２のＬＥＤ積層が配置され、第２のＬＥＤ積層の下に第３のＬＥＤ積層が配置されていると説明しているが、発光素子はフリップボンディングすることができ、よって、これら第１～第３のＬＥＤ積層の上下位置が逆になり得るということに留意する必要がある。
本明細書において、用語「フローティング反射層」とは、第１のＬＥＤ積層から離隔された反射層を意味する。特に、フローティング反射層は第１のＬＥＤ積層に直接電気的に接続しない。
第１～第３のＬＥＤ積層を相互積層することにより、ピクセル面積を増加させないと共に、各サブピクセルの発光面積を増加させることができる。さらに、前記フローティング反射層を採択することにより、相対的に長波長の光を放出する第１のＬＥＤ積層の光度を選択的に向上させることができる。
例えば、前記の第１、第２および第３のＬＥＤ積層は、それぞれ赤色光、緑色光および青色光を発することができる。
一方、前記の第１～第３のＬＥＤ積層は、独立して駆動することができ、前記第１のＬＥＤ積層で生成された光は、前記第２のＬＥＤ積層および前記第３のＬＥＤ積層を透過して外部に放出され、前記第２のＬＥＤ積層で生成された光は、前記第３のＬＥＤ積層を透過して外部に放出することができる。
前記フローティング反射層は、例えば、Ａｕ、Ａｌ、Ａｇ、Ｐｔ又はこれらの合金を含むことができる。例えば、Ａｕ合金は、ＡｕＧｅ、ＡｕＢｅ、ＡｕＴｅ、ＡｕＺｎ等を含むことができる。
一方、前記フローティング反射層は、分布ブラッグ反射器を含むこともできる。
前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層と前記フローティング反射層間に介在した第１の中間絶縁層をさらに含むことができる。第１の中間絶縁層は、前記フローティング反射層を前記第１のＬＥＤ積層から絶縁させることができる。
一方、前記ディスプレイ用発光素子は、前記フローティング反射層を覆う第２の中間絶縁層をさらに含むことができる。第２の中間絶縁層は、フローティング反射層上部に配置される上部コネクタからフローティング反射層を絶縁させることができる。
前記ディスプレイ用発光素子は、前記第２の中間絶縁層上に配置された上部コネクタをさらに含むことができ、前記上部コネクタは、それぞれ前記の第１～第３のＬＥＤ積層の少なくとも一つに電気的に接続することができる。
さらに、前記ディスプレイ用発光素子は、前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在した第１のボンディング層；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在した第２のボンディング層；前記第２のボンディング層と前記第２のＬＥＤ積層間に介在した下部絶縁層；前記下部絶縁層および前記第２のＬＥＤ積層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された下部埋立層；および前記第１のＬＥＤ積層および第２のボンディング層を貫通して前記下部埋立層に電気的に接続された上部埋立層をさらに含むことができ、前記上部コネクタは、それぞれ前記上部埋立層を覆って前記上部埋立層に電気的に接続された上部コネクタを含むことができる。
前記ディスプレイ用発光素子は、前記第３のＬＥＤ積層の第１の導電型半導体層に電気的に接続するｎ電極パッド；および前記第３のＬＥＤ積層の第２の導電型半導体層上に配置された下部ｐ電極パッドをさらに含むことができ、前記下部埋立層は、それぞれ前記ｎ電極パッドおよび下部ｐ電極パッドに電気的に接続することができる。
前記ディスプレイ用発光素子は、前記下部絶縁層を貫通して前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する下部埋立層；および前記第１のＬＥＤ積層および前記第２のボンディング層を貫通して、前記下部埋立層に電気的に接続する上部埋立層をさらに含むことができ、前記上部コネクタの一つは、前記上部埋立層および前記下部埋立層を通じて前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続できる。
さらに、前記上部コネクタの一つは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続された上部共通コネクタになることができる。
前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層、前記第１のボンディング層および前記下部絶縁層を貫通して第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続する上部埋立層をさらに含むことができ、前記上部コネクタの一つは、前記上部埋立層に接続されて前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続できる。
さらに、前記上部コネクタの一つは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続することができる。
一方、前記ディスプレイ用発光素子は、前記上部コネクタ上に配置されたバンプパッドをさらに含むことができ、前記バンプパッドは第１～第３のバンプパッドと共通バンプパッドを含むことができ、前記共通バンプパッドは前記第１～第３のＬＥＤ積層に共通して電気的に接続され、前記第１～第３のバンプパッドはそれぞれ前記第１～第３のＬＥＤ積層に電気的に接続することができる。
前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極；および前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極をさらに含むことができる。
一方、前記第１のＬＥＤ積層はテクスチャリングによって粗い表面を有することができ、前記第２のＬＥＤ積層はテクスチャリングによって粗い表面を有することができる。
さらに、前記第３のＬＥＤ積層の上面および下面は、テクスチャリングがなく平坦な表面を有することができる。
前記第１～第３のＬＥＤ積層は、それぞれ成長基板から分離されたものになり得る。
本開示の一実施例にかかるディスプレイ装置は、回路基板；および前記回路基板上に配置された複数の発光素子を含み、前記発光素子は、それぞれ上で説明した発光素子である。
以下、図面を参照して本開示の実施例について具体的に説明する。
図１は、本開示の実施例にかかるディスプレイ装置を説明するための概略的な斜視図である。
本開示の発光素子は、特別限定されるのではないが、特に、スマートウォッチ１０００ａ、ＶＲヘッドセット１０００ｂのようなＶＲディスプレイ装置、又は拡張現実眼鏡１０００ｃのようなＡＲディスプレイ装置内に使用される。
ディスプレイ装置内には、イメージを具現するためのディスプレイパネルが実装される。図２は、本開示の一実施例にかかるディスプレイパネルを説明するための概略的な平面図である。
図２を参照すると、ディスプレイパネルは回路基板１０１及び発光素子１００を含む。
回路基板１０１は、手動マトリックス駆動または能動マトリックス駆動のための回路を含み得る。一実施例において、回路基板１０１は内部に配線および抵抗を含むことができる。他の実施例において、回路基板１０１は配線、トランジスタ及びキャパシタを含むことができる。回路基板１０１はまた、内部に配置された回路に電気的接続を許容するためのパッドを上面に有することができる。
複数の発光素子１００は、回路基板１０１上に整列される。それぞれの発光素子１００は一つのピクセルを構成する。発光素子１００は、バンプパッド７３を有し、バンプパッド７３が回路基板１０１に電気的に接続される。例えば、バンプパッド７３は回路基板１０１上に露出されたパッドにボンディングされてもよい。
発光素子１００間の間隔は、少なくとも発光素子の幅よりも広くてもよい。
発光素子１００の具体的な構成に対して、図３、図４ａ、図４ｂ及び図４ｃを参照して説明する。図３は、本開示の一実施例にかかる発光素子１００を説明するための概略的な平面図であり、図４ａ、図４ｂ及び図４ｃは、それぞれ本開示の一実施例にかかる発光素子１００を説明するために、図３の切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った概略的な断面図である。
説明の便宜のために、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが上側に配置されたことを図示および説明するが、発光素子１００は図２に示したように、回路基板１０１上にフリップボンディングされ、この場合、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが下側に配置される。さらに、特定実施例において、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃは、省略する場合もある。
図３、図４ａ、図４ｂおよび図４ｃを参照すると、発光素子１００は、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３、第３のＬＥＤ積層４３、第１の透明電極２５、第２の透明電極３５、第３の透明電極４５、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、上部ｐ電極パッド３７ｂ、下部埋立層５５ｂ，５５ｃｂ，５５ｃｇ、上部埋立層６５ｒ，６５ｂ，６５ｇ，６５ｃｒ，６５ｃｇ，６５ｃｂ、第１の側壁絶縁層５３、上部共通コネクタ６７ｃ、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ、第１のボンディング層４９、第２のボンディング層５９、下部絶縁層５１、第１の中間絶縁層６１、フローティング反射層６２、第２の中間絶縁層６３、上部絶縁層７１およびバンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃを含むことができる。さらに、発光素子１００は、第１のＬＥＤ積層２３を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２を含むことができる。
図４ａ、図４ｂおよび図４ｃに示したように、本開示の実施例は第１～第３のＬＥＤ積層２３，３３，４３が垂直方向に積層される。一方、各ＬＥＤ積層２３，３３，４３は、互いに異なる成長基板上で成長したものだが、本開示の実施例において成長基板は最終発光素子１００に残留させず全て除去される。よって、発光素子１００は成長基板を含まない。しかし、本開示が必ずしもこれに限定されるのではなく、少なくとも一つの成長基板が含まれてもよい。
第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、それぞれ第１の導電型半導体層２３ａ，３３ａ、又は４３ａ、第２の導電型半導体層２３ｂ，３３ｂ、又は４３ｂ及びこれらの間に介在した活性層（図示せず）を含む。活性層は、特に多重量子井戸構造を有することができる。
一実施例において、第１のＬＥＤ積層２３の下に第２のＬＥＤ積層３３が配置され、第２のＬＥＤ積層３３の下に第３のＬＥＤ積層４３が配置される。第１～第３のＬＥＤ積層２３，３３，４３で生成された光は、最終的に第３のＬＥＤ積層４３を通じて外部に放出され得る。例えば、第１のＬＥＤ積層２３は赤色光を、第２のＬＥＤ積層３３は緑色光を、第３のＬＥＤ積層４３は青色光を放出することができる。よって、第１～第３のＬＥＤ積層２３，３３，４３は、上から赤色光／緑色光／青色光の順に光を放出するように積層することができる。別の実施例において、第２のＬＥＤ積層３３と第３のＬＥＤ積層４３は、互いに順序を変えてもよい。つまり、第１～第３のＬＥＤ積層２３，３３，４３は、上から赤色光／青色光／緑色光の順に光を放出するように積層することができる。この場合、第１～第３のＬＥＤ積層２３、３３、４３で生成された光は、最終的に第２のＬＥＤ積層３３を通じて外部に放出することもできる。
第１のＬＥＤ積層２３は第２および第３のＬＥＤ積層３３，４３に比べて長波長である第１のピーク波長の光を放出し、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて長波長である第２のピーク波長の光を放出する。第３のＬＥＤ積層４３は第１および第２のピーク波長に比べて短波長である第３のピーク波長の光を放出する。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードで、第２のＬＥＤ積層３３は緑色光を発する無機発光ダイオードで、第３のＬＥＤ積層４３は青色光を発する無機発光ダイオードになり得る。第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含んでもよく、第２のＬＥＤ積層３３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含んでもよく、第３のＬＥＤ積層４３はＡｌＧａＩｎＮ系列の井戸層を含んでもよい。
第１のＬＥＤ積層２３は、第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出するため、第１のＬＥＤ積層２３で生成された光は、第２および第３のＬＥＤ積層３３，４３を透過して外部に放出できる。また、第２のＬＥＤ積層３３は、第３のＬＥＤ積層４３に比べて長波長の光を放出するため、第２のＬＥＤ積層３３で生成された光は第３のＬＥＤ積層４３を透過して外部に放出できる。第２のＬＥＤ積層３３と第３のＬＥＤ積層４３が互いに順序を変えて配置された場合、第３のＬＥＤ積層４３で生成された光の一部は、第２のＬＥＤ積層３３に吸収されて損失し得る。
一方、各ＬＥＤ積層２３，３３又は４３の第１の導電型半導体層２３ａ，３３ａ，４３ａはそれぞれｎ型半導体層で、第２の導電型半導体層２３ｂ，３３ｂ，４３ｂはｐ型半導体層である。また、本実施例において、第１のＬＥＤ積層２３の上面はｎ型半導体層２３ａで、第２のＬＥＤ積層３３の上面はｐ型半導体層３３ｂで、第３のＬＥＤ積層４３の上面はｐ型半導体層４３ｂである。つまり、第１のＬＥＤ積層２３の積層の順序が、第２のＬＥＤ積層３３および第３のＬＥＤ積層４３の積層順序と反対になっている。第２のＬＥＤ積層３３の半導体層を第３のＬＥＤ積層４３の半導体層と同じ順序で配置することにより、工程安定性を確保することができ、これについては製造方法を説明しながら後で詳しく説明する。しかし、第１～第３のＬＥＤ積層２３，３３，４３の半導体層の積層順序が必ずしもこれに限定されるのではない。
第２のＬＥＤ積層３３は、第２の導電型半導体層３３ｂが除去されて第１の導電型半導体層３３ａの上面を露出させるメサエッチング領域を含む。図３および図４ａに示したように、第２のＬＥＤ積層３３のメサエッチング領域を貫通して下部埋立層５５ｂ，５５ｃｂが形成され、また、第２のＬＥＤ積層３３のメサエッチング領域上に下部埋立層５５ｃｇが形成される。
第３のＬＥＤ積層４３もまた、第２の導電型半導体層４３ｂが除去されて第１の導電型半導体層４３ａの上面を露出させるメサエッチング領域を含む。これに対して第１のＬＥＤ積層２３は、メサエッチング領域を含まない場合もある。
一方、第１のＬＥＤ積層２３は粗い表面２３ｒを有することができる。粗い表面２３ｒは、第１の導電型半導体層２３ａの表面に形成され得るが、必ずしもこれに限定されるのではない。粗い表面２３ｒは、第１のＬＥＤ積層２３の光抽出効率を向上させて第１のＬＥＤ積層２３で生成された光の光度（ｌｕｍｉｎｏｕｓ ｉｎｔｅｎｓｉｔｙ）を増加させる。粗い表面２３ｒは、第１の導電型半導体層２３ａの表面全体に形成することもできるが、これに限定されるのではなく、一部の領域、例えば貫通ホールが形成される領域周辺や電気的接続が形成される領域は平坦な面になる場合もある。
また、第２のＬＥＤ積層３３は粗い表面３３ｒを有し得る。粗い表面３３ｒは、第１の導電型半導体層３３ａの表面に形成され得る。粗い表面３３ｒは、第２のＬＥＤ積層３３の光抽出効率を向上させて第２のＬＥＤ積層３３で生成された光の光度（ｌｕｍｉｎｏｕｓ ｉｎｔｅｎｓｉｔｙ）を増加させる。粗い表面３３ｒは、第１の導電型半導体層３３ａの表面全体に形成することもできるが、これに限定されるのではなく、一部の領域、例えば貫通ホールが形成される領域周辺や電気的接続が形成される領域は平坦な面になる場合もある。
貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域に露出した第１の導電型半導体層３３ａを貫通するように形成できる。一方、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５は、第１のＬＥＤ積層２３を貫通することができ、特に、第１および第２の導電型半導体層２３ａ，２３ｂを貫通することができる。
一方、第１および第２のＬＥＤ積層２３，３３とは異なり、第３のＬＥＤ積層４３は、表面テクスチャリングによって形成された粗い表面を有さなくてもよい。これにより、第１および第２のＬＥＤ積層２３，３３の光度を第３のＬＥＤ積層４３よりも相対的にさらに高く調節することができる。
さらに、本実施例において、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、互いに重なり合って、また、ほぼ同じ大きさの発光面積を有し得る。但し、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５、および貫通ホール３３ｈ１，３３ｈ２によって第１のＬＥＤ積層２３の発光面積が第２のＬＥＤ積層３３の発光面積よりも小さくてもよく、第２のＬＥＤ積層３３の発光面積が第３のＬＥＤ積層４３の発光面積よりも小さくてもよい。また、発光素子１００の側面は、第１のＬＥＤ積層２３から第３のＬＥＤ積層４３に行くほど幅が広くなるように傾斜し得、これによって、第３のＬＥＤ積層４３の発光面積が第１のＬＥＤ積層２３の発光面積よりもさらに大きくてもよい。第３のＬＥＤ積層４３の上面に対して発光素子１００の側面が成す傾斜角は、約７５度～９０度とすることができる。傾斜角が７５度よりも小さいと第１のＬＥＤ積層２３の発光面積が小さすぎて発光素子１００の大きさを減らすことが難しい。
第１の透明電極２５は、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３の間に配置される。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂにオーミック接触し、第１のＬＥＤ積層２３で生成された光を透過させる。第１の透明電極２５は、インジウムスズ酸化物（ＩＴＯ）等の透明酸化物層や金属層を用いて形成できる。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂの全面を覆うことができ、その側面は第１のＬＥＤ積層２３の側面と並んで配置できる。つまり、第１の透明電極２５の側面は、第２のボンディング層５９で覆われないこともある。さらに、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１の透明電極２５を貫通し得、よって、これら貫通ホールの側壁に第１の透明電極２５が露出し得る。一方、貫通ホール２３ｈ５は、第１の透明電極２５の上面を露出させる。しかし、本開示がこれに限定されるのではなく、第１のＬＥＤ積層２３の縁に沿って第１の透明電極２５が部分的に除去されることにより、第１の透明電極２５の側面が第２のボンディング層５９で覆われ得る。また、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４が形成される領域で第１の透明電極２５を予めパターニングして除去することにより、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の側壁に第１の透明電極２５が露出しないようにすることができる。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂにオーミック接触する。図示したように、第２の透明電極３５は第１のＬＥＤ積層２３と第２のＬＥＤ積層３３の間で第２のＬＥＤ積層３３の上面に接触する。第２の透明電極３５は、赤色光に透明な金属層または導電性酸化物層で形成できる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第２の透明電極３５はＺｎＯで形成できるが、ＺｎＯは第２のＬＥＤ積層３３上に単結晶で形成することができるため、金属層や他の導電性酸化物層に比べて電気的および光学的特性に優れる。特に、ＺｎＯは第２のＬＥＤ積層３３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残っている。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の縁に沿って部分的に除去することができ、これにより、第２の透明電極３５の外側の側面は、外部に露出されず、下部絶縁層５１で覆われる。つまり、第２の透明電極３５の側面は、第２のＬＥＤ積層３３の側面よりも内側にリセスされ、第２の透明電極３５がリセスされた領域は、下部絶縁層５１及び／又は第２のボンディング層５９で埋められる。一方、第２のＬＥＤ積層３３のメサエッチング領域近くでも第２の透明電極３５がリセスされ、リセスされた領域は下部絶縁層５１及び第２のボンディング層５９で埋められる。
第３の透明電極４５は、第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂにオーミック接触する。第３の透明電極４５は、第２のＬＥＤ積層３３と第３のＬＥＤ積層４３の間に位置し得、第３のＬＥＤ積層４３の上面に接触する。第３の透明電極４５は、赤色光および緑色光に透明な金属層または導電性酸化物層で形成することができる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第３の透明電極４５はＺｎＯで形成できるが、ＺｎＯは第３のＬＥＤ積層４３上に単結晶で形成され得るため、金属層や他の導電性酸化物層に比べて電気的および光学的特性に優れる。特に、ＺｎＯは第３のＬＥＤ積層４３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残っている。
第３の透明電極４５は、第３のＬＥＤ積層４３の縁に沿って部分的に除去することができ、これにより、第３の透明電極４５の外側の側面は、外部に露出せず、第１のボンディング層４９で覆われる。つまり、第３の透明電極４５の側面は、第３のＬＥＤ積層４３の側面よりも内側にリセスされ、第３の透明電極４５がリセスされた領域は、第１のボンディング層４９で埋められる。一方、第３のＬＥＤ積層４３のメサエッチング領域近くでも第３の透明電極４５がリセスされ、リセスされた領域は第１のボンディング層４９で埋められる。
第２の透明電極３５及び第３の透明電極４５を上のようにリセスすることにより、これらの側面がエッチングガスに露出することを防ぐため、発光素子１００の工程歩留まりを向上させることができる。
一方、本実施例において、第２の透明電極３５及び第３の透明電極４５は、同種の導電性酸化物層、例えば、ＺｎＯで形成することができ、第１の透明電極２５は第２および第３の透明電極３５，４５と異なる種類の導電性酸化物層、例えば、ＩＴＯで形成することができる。しかし、本開示がこれに限定されるのではなく、これら第１～第３の透明電極２５，３５，４５は全て同種でもよく、少なくとも一つが別の種類でもよい。
ｎ電極パッド４７ａは、第３のＬＥＤ積層４３の第１の導電型半導体層４３ａにオーミック接触する。ｎ電極パッド４７ａは、第２の導電型半導体層４３ｂを通じて露出された第１の導電型半導体層４３ａ上に、つまり、メサエッチング領域に配置され得る。ｎ電極パッド４７ａは、例えば、Ｃｒ／Ａｕ／Ｔｉに形成することができる。ｎ電極パッド４７ａの上面は、第２の導電型半導体層４３ｂの上面、さらに、第３の透明電極４５の上面よりも高くなり得る。例えば、ｎ電極パッド４７ａの厚さは、約２ｕｍ以上になり得る。ｎ電極パッド４７ａは、円錐台形状になり得るが、これに限定されるのではなく、四角錐台、円筒形、四角筒形等の多様な形状を有することができる。
下部ｐ電極パッド４７ｂは、ｎ電極パッド４７ａと同じ材料で形成することができる。但し、下部ｐ電極パッド４７ｂの上面は、ｎ電極パッド４７ａと同じ高さに位置させることができ、よって、下部ｐ電極パッド４７ｂの厚さはｎ電極パッド４７ａよりも小さくなり得る。つまり、下部ｐ電極パッド４７ｂの厚さは、第３の透明電極４５上に突出したｎ電極パッド４７ａ部分の厚さと大体同じになり得る。例えば、下部ｐ電極パッド４７ｂの厚さは、約１．２ｕｍ以下になり得る。下部ｐ電極パッド４７ｂの上面がｎ電極パッド４７ａの上面と同じ高さに位置するようにさせることにより、貫通ホール３３ｈ１，３３ｈ２を形成する際、下部ｐ電極パッド４７ｂとｎ電極パッド４７ａが同時に露出するようにできる。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さが異なる場合、いずれかの電極パッドがエッチング工程で大きく損傷し得る。よって、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さを大体同じに合わせることにより、いずれかの電極パッドが大きく損傷することを防ぐことができる。
第１のボンディング層４９は、第２のＬＥＤ積層３３を第３のＬＥＤ積層４３に結合する。第１のボンディング層４９は、第１の導電型半導体層３３ａと第３の透明電極４５の間でこれらを結合させることができる。第１のボンディング層４９は、第２の導電型半導体層４３ｂに部分的に接し得、メサエッチング領域に露出された第１の導電型半導体層４３ａに部分的に接し得る。さらに、第１のボンディング層４９は、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを覆うことができる。
第１のボンディング層４９は、透明有機物層で形成されても、透明無機物層で形成されてもよい。有機物層は、ＳＵ８、ポリメチルメタアクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を例として挙げることができ、無機物層は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ等を例として挙げることができる。また、第１のボンディング層４９はスピン－オン－ガラス（ＳＯＧ）で形成することもできる。
上部ｐ電極パッド３７ｂは、第２の透明電極３５上に配置され得る。図３および図４ｂに示したように、上部ｐ電極パッド３７ｂは下部絶縁層５１によって覆われ得る。上部ｐ電極パッド３７ｂは、例えば、Ｎｉ／Ａｕ／Ｔｉに形成することができ、約２ｕｍの厚さに形成できる。
下部絶縁層５１は、第２のＬＥＤ積層３３上に形成され、第２の透明電極３５を覆う。下部絶縁層５１はまた、第２のＬＥＤ積層３３のメサエッチング領域を覆って平坦な上部面を提供することができる。下部絶縁層５１は、例えば、ＳｉＯ２で形成できる。
貫通ホール３３ｈ１及び貫通ホール３３ｈ２は、下部絶縁層５１、第２のＬＥＤ積層３３及び第１のボンディング層４９を貫通してそれぞれｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを露出させる。上で説明したように、貫通ホール３３ｈ１，３３ｈ２は、第２のＬＥＤ積層３３のメサエッチング領域内に形成できる。一方、貫通ホール５１ｈは図４ｂに示したように、下部絶縁層５１を貫通して第１の導電型半導体層３３ａを露出させる。
第１の側壁絶縁層５３は、貫通ホール３３ｈ１，３３ｈ２，５１ｈの側壁を覆い、貫通ホールの底を露出させる開口部を有する。第１の側壁絶縁層５３は、例えば、化学蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４等で形成できる。
下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、それぞれ貫通ホール３３ｈ１，３３ｈ２，５１ｈを埋めることができる。下部埋立層５５ｃｂ，５５ｂは、第１の側壁絶縁層５３によって第２のＬＥＤ積層３３から絶縁される。下部埋立層５５ｃｂは、ｎ電極パッド４７ａに電気的に接続され、下部埋立層５５ｂは下部ｐ電極パッド４７ｂに電気的に接続され、下部埋立層５５ｃｇは第２のＬＥＤ積層３３の第１の導電型半導体層３３ａに電気的に接続することができる。
下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、化学機械研磨技術を用いて形成できる。例えば、シード層を形成し、めっき技術を用いて貫通ホール３３ｈ１，３３ｈ２，５１ｈを埋めた後、化学機械研磨技術を用いて下部絶縁層５１上の金属層を除去することにより、下部埋立層５５ｃｂ，５５ｂ，５５ｃｇが形成できる。さらに、シード層を形成する前に金属バリア層が形成されてもよい。
下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、同じ工程を通じて一緒に形成できる。これにより、下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、上面が下部絶縁層５１と大体並び得る。しかし、本開示が本実施例に限定されるのではなく、互いに異なる工程を通じて形成することもできる。
第２のボンディング層５９は、第１のＬＥＤ積層２３を第２のＬＥＤ積層３３に結合する。図示したように、第２のボンディング層５９は第１の透明電極２５と下部絶縁層５１の間に配置され得る。第２のボンディング層５９は、前述の第１のボンディング層４９について説明した材料と同じ材料で形成することができ、重複を避けるために、詳しい説明は省略する。
第１の中間絶縁層６１は、第１のＬＥＤ積層２３を覆う。第１の中間絶縁層６１は、アルミニウム酸化膜、シリコン酸化膜またはシリコン窒化膜で形成できる。
フローティング反射層６２は、第１の中間絶縁層６１上に配置され、よって、第１のＬＥＤ積層２３から離隔される。さらに、フローティング反射層６２は、第１のＬＥＤ積層２３から電気的に離隔されてもよい。フローティング反射層６２は、第１のＬＥＤ積層２３で生成された光を反射する反射物質で形成される。例えば、フローティング反射層６２は、赤色光を反射する反射金属層、Ａｕ、Ａｌ、Ａｇ、Ｐｔ又はこれらの合金、例えばＡｕ合金で形成できる。フローティング反射層６２はまた、分布ブラッグ反射器で形成することもできる。特に、フローティング反射層６２を分布ブラッグ反射器で形成する場合、この分布ブラッグ反射器は、第１のＬＥＤ積層２３で生成された赤色光に対して高い反射率を有するように形成することができる。例えば、第１のＬＥＤ積層２３でフローティング反射層６２に入射される光の入射角を考慮して、分布ブラッグ反射器は約６００ｎｍ～約６５０ｎｍの波長範囲にわたって８０％以上、さらには９０％以上の高い反射率を有するように形成することができる。
第２のＬＥＤ積層３３および第３のＬＥＤ積層４３で生成された光は、一般的に第１のＬＥＤ積層２３に吸収される。よって、フローティング反射層６２は、第１のＬＥＤ積層２３で生成された光を選択的に反射することができるため、第１のＬＥＤ積層２３で生成された光の光度を、第２のＬＥＤ積層３３や第３のＬＥＤ積層４３で生成された光の光度に比べて相対的により高くすることができる。
フローティング反射層６２は、開口部６２ａを有することができる。開口部６２ａは、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈが形成される領域に位置し得る。しかし、本開示がこれに限定されるのではなく、フローティング反射層６２は、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈで囲まれた領域内に限定して形成され得、よって、開口部６２ａは省略することもできる。フローティング反射層６２の面積は、第１のＬＥＤ積層２３の面積の約６０％以上になり得る。
第２の中間絶縁層６３は、フローティング反射層６２を覆う。第２の中間絶縁層６３は、例えば、アルミニウム酸化膜、シリコン酸化膜またはシリコン窒化膜で形成することができる。
一方、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５は、第１のＬＥＤ積層２３を貫通する。貫通ホール２３ｈ１は下部埋立層５５ｃｂに電気的接続を許容するための通路を提供するために形成される。また、貫通ホール２３ｈ２は下部埋立層５５ｂに電気的接続を許容するための通路を提供するために形成され、貫通ホール２３ｈ３は上部ｐ電極パッド３７ｂに電気的接続を許容するための通路を提供するために形成され、貫通ホール２３ｈ４は下部埋立層５５ｃｇに電気的接続を許容するための通路を提供するために形成される。
本実施例において、貫通ホール２３ｈ１は下部埋立層５５ｃｂの上面を露出させることができ、貫通ホール２３ｈ２は下部埋立層５５ｂの上面を露出させ、貫通ホール２３ｈ３は上部ｐ電極パッド３７ｂを露出させ、貫通ホール２３ｈ４は下部埋立層５５ｃｇの上面を露出させることができる。
一方、貫通ホール２３ｈ５は、第１の透明電極２５に電気的接続を許容するための通路を提供するために形成される。貫通ホール２３ｈ５は第１の透明電極２５を貫通しない。しかし、本開示がこれに限定されるのではなく、貫通ホール２３ｈ１が第１の透明電極２５への電気的接続のための通路を提供する限り、第１の透明電極２５を貫通することもある。
貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１のＬＥＤ積層２３を貫通すると共に、第１及び第２の中間絶縁層６１，６３、第１の透明電極２５及び第２のボンディング層５９を貫通し得る。さらに、貫通ホール２３ｈ３は下部絶縁層５１を貫通することができる。
一方、貫通ホール６１ｈは、第１及び第２の中間絶縁層６１，６３を貫通して第１のＬＥＤ積層２３の第１の導電型半導体層２３ａを露出させることができる。
第２の側壁絶縁層６４は、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈの側壁を覆い、貫通ホールの底を露出させる開口部を有する。第２の側壁絶縁層６４は、例えば、化学気相蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４等で形成できる。
上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは、それぞれ貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈを埋めることができる。上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒは第２の側壁絶縁層６４によって第１のＬＥＤ積層２３から電気的に絶縁される。
一方、上部埋立層６５ｃｂは、下部埋立層５５ｃｂに電気的に接続され、上部埋立層６５ｂは下部埋立層５５ｂに電気的に接続され、上部埋立層６５ｇは上部ｐ電極パッド３７ｂに電気的に接続され、上部埋立層６５ｃｇは下部埋立層５５ｃｇに電気的に接続される。また、上部埋立層６５ｒは第１の透明電極２５に電気的に接続することができ、上部埋立層６５ｃｒは第１のＬＥＤ積層２３の第１の導電型半導体層２３ａに電気的に接続することができる。
上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは、化学機械研磨技術を用いて形成できる。例えば、シード層を形成し、めっき技術を用いて貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈを埋めた後、化学機械研磨技術を用いて第２の中間絶縁層６３上の金属層を除去することにより、上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒを形成することができる。さらに、シード層を形成する前に金属バリア層が形成されてもよい。
上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは、同じ工程を通じて一緒に形成できる。これにより、上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは上面が第２の中間絶縁層６３と大体並び得る。しかし、本開示が本実施例に限定されるのではなく、互いに異なる工程を通じて形成することもできる。
第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃは、第２の中間絶縁層６３上に配置される。第１の上部コネクタ６７ｒは上部埋立層６５ｒに電気的に接続され、第２の上部コネクタ６７ｇは上部埋立層６５ｇに電気的に接続され、第３の上部コネクタ６７ｂは上部埋立層６５ｂに電気的に接続される。一方、上部共通コネクタ６７ｃは上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒに共通して電気的に接続される。つまり、上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒは、共通上部コネクタ６７ｃによって互いに電気的に接続され、よって、第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａが互いに電気的に接続される。
第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃは、同じ工程で同じ材料により形成することができ、例えば、ＡｕＧｅ／Ｎｉ／Ａｕ／Ｔｉに形成できる。ＡｕＧｅは、第１の導電型半導体層２３ａにオーミック接触できる。ＡｕＧｅは、約１００ｎｍの厚さに形成することができ、Ｎｉ／Ａｕ／Ｔｉは約２ｕｍの厚さに形成できる。ＡｕＧｅの代わりにＡｕＴｅを使用することもできる。
上部絶縁層７１は、第２の中間絶縁層６３を覆い、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃを覆う。上部絶縁層７１はまた、第１～第３のＬＥＤ積層２３，３３，４３の側面を覆うことができる。上部絶縁層７１は、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃを露出させる開口部７１ａを有し得る。上部絶縁層７１の開口部７１ａは、概ね、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃの平らな面上に配置することができる。上部絶縁層７１は、シリコン酸化膜またはシリコン窒化膜で形成することができ、例えば、約４００ｎｍの厚さに形成できる。
バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、それぞれ上部絶縁層７１の開口部７１ａ内で第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃ上に配置されてこれらに電気的に接続できる。
第１のバンプパッド７３ｒは、第１の上部コネクタ６７ｒ及び第１の透明電極２５を通じて第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂに電気的に接続できる。
第２のバンプパッド７３ｇは、第２の上部コネクタ６７ｇ、上部埋立層６５ｇ、上部ｐ電極パッド３７ｂ及び第２の透明電極３５を通じて、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂに電気的に接続できる。
第３のバンプパッド７３ｂは、第３の上部コネクタ６７ｂ、上部埋立層６５ｂ、下部埋立層５５ｂ、下部ｐ電極パッド４７ｂ及び第３の透明電極４５を通じて第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂに電気的に接続できる。
共通バンプパッド７３ｃは、上部共通コネクタ６７ｃを通じて上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒに電気的に接続され、これにより第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに電気的に接続される。
つまり、第１～第３のバンプパッド７３ｒ，７３ｇ，７３ｂは、それぞれ第１～第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、共通バンプパッド７３ｃは第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに共通して電気的に接続される。
前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、上部絶縁層７１の開口部７１ａ内に配置され得、バンプパッドの上面は平坦な面になり得る。バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、第１～第３の上部コネクタ６７ｒ，６７ｇ，６７ｂ及び上部共通コネクタ６７ｃの平坦な面上に位置し得る。前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、Ａｕ／Ｉｎに形成することができ、例えば、Ａｕは３ｕｍの厚さに形成され、Ｉｎは約１ｕｍの厚さに形成できる。発光素子１００は、Ｉｎを用いて回路基板１０１上のパッドにボンディングされ得る。本実施例において、Ｉｎを用いてバンプパッドをボンディングすることについて説明するが、Ｉｎに限定されるのではなく、Ｐｂ又はＡｕＳｎを用いてボンディングすることもできる。
本実施例において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が平坦であると説明および図示しているが、本開示がこれに限定されるのではない。例えば、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が不規則な面の場合もあり、バンプパッドの一部が上部絶縁層７１上に位置する場合もある。
本実施例によると、第１のＬＥＤ積層２３はバンプパッド７３ｒ，７３ｃに電気的に連結され、第２のＬＥＤ積層３３はバンプパッド７３ｇ，７３ｃに電気的に連結され、第３のＬＥＤ積層４３はバンプパッド７３ｂ，７３ｃに電気的に連結される。これにより、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３のカソードが共通バンプパッド７３ｃに電気的に接続され、アノードが第１～第３のバンプパッド７３ｒ，７３ｇ，７３ｂにそれぞれ電気的に接続する。よって、第１～第３のＬＥＤ積層２３，３３，４３は、独立的に駆動し得る。
本実施例において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃが形成されたことを例に挙げて説明するが、バンプパッドは省略する場合もある。特に異方性伝導性フィルムや異方性伝導性ペースト等を用いて回路基板にボンディングする場合、バンプパッドが省略され、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃが直接ボンディングされることもある。これにより、ボンディング面積を増やすことができる。
以下では、発光素子１００の製造方法を具体的に説明する。下記で説明する製造方法を通じて、発光素子１００の構造についてもより詳しく理解できると考える。図５ａ、図５ｂ及び図５ｃは、本開示の一実施例によって成長基板上に成長した第１～第３のＬＥＤ積層２３，３３，４３を説明するための概略的な断面図である。
先ず、図５ａを参照すると、第１の基板２１上に第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂを含む第１のＬＥＤ積層２３が成長する。第１の導電型半導体層２３ａと第２の導電型半導体層２３ｂの間に活性層（図示せず）が介在し得る。
第１の基板２１は、第１のＬＥＤ積層２３を成長させるために使用できる基板、例えば、ＧａＡｓ基板になり得る。第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層を含み得る。第１のＬＥＤ積層２３は、例えば、赤色光を発するようにＡｌＧａＩｎＰの組成比が定められ得る。
第２の導電型半導体層２３ｂ上に第１の透明電極２５が形成され得る。第１の透明電極２５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。例えば、第１の透明電極２５は、ＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ ｏｘｉｄｅ）で形成できる。
図５ｂを参照すると、第２の基板３１上に第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂを含む第２のＬＥＤ積層３３が成長する。第１の導電型半導体層３３ａと第２の導電型半導体層３３ｂ間に活性層（図示せず）が介在し得る。
第２の基板３１は、第２のＬＥＤ積層３３を成長させるために使用できる基板、例えば、サファイア基板、ＧａＮ基板またはＧａＡｓ基板になり得る。第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層、ＡｌＧａＩｎＮ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層またはＡｌＧａＩｎＮ系列の井戸層を含み得る。第２のＬＥＤ積層３３は、例えば、緑色光を発するようにＡｌＧａＩｎＰ又はＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層３３ｂ上に第２の透明電極３５が形成できる。第２の透明電極３５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。特に、第２の透明電極３５は、ＺｎＯで形成できる。
図５ｃを参照すると、第３の基板４１上に第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂを含む第３のＬＥＤ積層４３が成長する。第１の導電型半導体層４３ａと第２の導電型半導体層４３ｂ間に活性層（図示せず）が介在し得る。
第３の基板４１は、第３のＬＥＤ積層４３を成長させるために使用できる基板、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板になり得る。一実施例において、第３の基板４１は平らなサファイア基板になり得るが、パターニングされたサファイア基板でもよい。第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂは、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えば、ＡｌＧａＩｎＮ系列の井戸層を含み得る。第３のＬＥＤ積層４３は、例えば、青色光を発するようにＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層４３ｂ上に第３の透明電極４５が形成され得る。第３の透明電極４５は、上で説明したように、第１および第２のＬＥＤ積層２３，３３で生成された光、例えば、赤色光および緑色光を透過する金属層または導電性酸化物層で形成できる。特に、第３の透明電極４５は、ＺｎＯで形成することができる。
第１～第３のＬＥＤ積層２３，３３，４３は、それぞれ相互異なる成長基板２１，３１，４１上で成長し、よって、その製造工程の順序は制限されない。
以下では、成長基板２１，３１，４１上に成長した第１～第３のＬＥＤ積層２３，３３，４３を用いて発光素子１００を製造する方法を説明する。以下では、主に一つの発光素子１００領域について図示および説明するが、当業者であれば成長基板２１，３１，４１上に成長したＬＥＤ積層２３，３３，４３を用いて同じ製造工程で複数の発光素子１００が一括して製造できることを理解できると考える。
図６ａ、６ｂ、７ａ、７ｂ、８ａ、８ｂ、９ａ、９ｂ、１０ａ、１０ｂ、１１ａ、および１１ｂは、本開示の一実施例にかかるディスプレイ用発光素子１００を製造する方法を説明するための概略的な平面図および断面図である。ここで、断面図は、図３の切り取り線Ａ－Ａ’に対応する。
先ず、図６ａ及び図６ｂを参照すると、写真およびエッチング技術を用いて第３の透明電極４５及び第２の導電型半導体層４３ｂをパターニングして第１の導電型半導体層４３ａを露出させる。この工程は、例えば、メサエッチング工程に該当する。フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、湿式エッチング技術で第３の透明電極４５を先にエッチングし、次いで、同一エッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層４３ｂをエッチングできる。これにより、第３の透明電極４５はメサエッチング領域からリセスできる。図６ａには図面を簡略して表すために、メサの縁を図示し、第３の透明電極４５の縁は図示していない。しかし、同じエッチングマスクを使用して第３の透明電極４５を湿式エッチングするため、第３の透明電極４５の縁がメサの縁からメサ内側にリセスされることを容易に理解することができる。同じエッチングマスクを用いるため、写真工程数が増加しなく、工程コストを節約することができる。しかし、本開示がこれに限定されるのではなく、メサエッチング工程のためのエッチングマスクと第３の透明電極４５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
続いて、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂがそれぞれ第１の導電型半導体層４３ａ及び第３の透明電極４５上に形成される。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂは互いに異なる厚さに形成することができる。特に、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの上面が同じ高さに位置することができる。
図７ａ及び図７ｂを参照すると、図６ａ及び図６ｂを参照して説明した第３のＬＥＤ積層４３上に図５ｂを参照して説明した第２のＬＥＤ積層３３がボンディングされる。ＴＢＤＢ（ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ／ｄｅｂｏｎｄｉｎｇ）技術を用いて一時基板に第２のＬＥＤ積層３３をボンディングし、第２の基板３１が第２のＬＥＤ積層３３から先に除去される。第２の基板３１は、例えば、レーザーリフトオフ技術を用いて除去することができる。第２の基板３１が除去された後、第１の導電型半導体層３３ａの表面に粗い面３３ｒが形成することができる。その後、一時基板にボンディングされた第２のＬＥＤ積層３３の第１の導電型半導体層３３ａが、第３のＬＥＤ積層４３に向くように配置されて第３のＬＥＤ積層４３にボンディングすることができる。第２のＬＥＤ積層３３と第３のＬＥＤ積層４３は、第１のボンディング層４９によって互いにボンディングされる。第２のＬＥＤ積層３３をボンディングした後、一時基板もレーザーリフトオフ技術を用いて除去することができる。これにより、第２の透明電極３５が上面に配置された形態で第２のＬＥＤ積層３３が第３のＬＥＤ積層４３に配置することができる。
ＩＴＯは、レーザーリフトオフ技術を用いて第２の基板３１を分離する際、第２のＬＥＤ積層３３から剥離することができる。よって、レーザーリフトオフ技術を用いて第２の基板３１を除去する場合、第２の透明電極３５は接合力に優れるＺｎＯで形成されたものが有利となる。
次いで、第２の透明電極３５及び第２の導電型半導体層３３ｂをパターニングして第１の導電型半導体層３３ａを露出させる。第２の透明電極３５及び第２の導電型半導体層３３ｂは、写真およびエッチング技術を用いてパターニングできる。この工程は、前述の第３の透明電極４５及び第２の導電型半導体層４３ｂをエッチングしたメサエッチング工程と同じ方法で湿式エッチング及び乾式エッチング技術を用いて行うことができる。
例えば、エッチングマスクを形成した後、湿式エッチング技術で第２の透明電極３５を先にエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層３３ｂをエッチングすることができる。これにより、第２の透明電極３５はメサエッチング領域からリセスされ得る。図７ａには図面を簡略に表すためにメサの縁を図示し、第２の透明電極３５の縁は図示していない。しかし、同じエッチングマスクを使用して第２の透明電極３５を湿式エッチングするため、第２の透明電極３５の縁がメサの縁からメサ内側にリセスされることが容易に理解できる。同じエッチングマスクを用いるため、フォトリソグラフィプロセスの工程数が増えないことから、工程コストを節約することができる。しかし、本開示がこれに限定されるのではなく、メサエッチング工程のためのエッチングマスクと第２の透明電極３５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
図７ａに示した通り、第２のＬＥＤ積層３３のメサエッチング領域は、第３のＬＥＤ積層４３のメサエッチング領域と一部重なり得る。例えば、第２のＬＥＤ積層３３のメサエッチング領域の一部はｎ電極パッド４７ａ上部に形成できる。また、メサエッチング領域のまた別の一部は、下部ｐ電極パッド４７ｂ上部に位置することができる。
また、図７ａに示したように、上部ｐ電極パッド３７ｂが第２の透明電極３５上に形成できる。
一方、図７ｂに示したように、下部絶縁層５１が第２のＬＥＤ積層３３および第２の透明電極３５を覆うように形成できる。下部絶縁層５１はまた、上部ｐ電極パッド３７ｂを覆うことができ、さらに平坦な上面を有するように形成できる。
図８ａ及び図８ｂを参照すると、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２が形成される。貫通ホール３３ｈ１，３３ｈ２は、第１のボンディング層４９を貫通してｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる。貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成できる。
一方、第２のＬＥＤ積層３３の第１の導電型半導体層３３ａを露出させる貫通ホール５１ｈが形成できる。貫通ホール５１ｈは、第２の導電型半導体層３３のメサエッチング領域内に位置し得る。貫通ホール５１ｈは貫通ホール３３ｈ１，３３ｈ２を形成した後、又は前に形成することができる。
次いで、第１の側壁絶縁層５３が形成される。第１の側壁絶縁層５３は、例えば、原子層蒸着技術を用いて形成できる。第１の側壁絶縁層５３は、下部絶縁層５１の上面を覆うことができ、さらに、貫通ホール３３ｈ１，３３ｈ２，５１ｈの側壁および底面を覆うことができる。貫通ホール３３ｈ１，３３ｈ２，５１ｈの底面に形成された第１の側壁絶縁層５３は、エッチング工程を通じて除去することができ、よって、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂおよび第１の導電型半導体層３３ａを露出させることができる。
次いで、シード層を形成し、めっき技術を用いて金属層を形成した後、化学機械研磨技術を用いて下部絶縁層５１上面に形成された金属層を除去することにより、貫通ホール３３ｈ１，３３ｈ２，５１ｈを埋める下部埋立層５５ｃｂ，５５ｂ，５５ｃｇが完成する。
その後、図５ａで説明した第１のＬＥＤ積層２３が第２のＬＥＤ積層３３にボンディングされる。第２のボンディング層５９を用いて第１の透明電極２５が第２のＬＥＤ積層３３に向くように、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３がボンディングされ得る。これにより、第２のボンディング層５９は第１の透明電極２５に接すると共に、下部絶縁層５１および下部埋立層５５ｃｂ，５５ｂ，５５ｃｇに接することができる。
一方、第１の基板２１は、第１のＬＥＤ積層２３から除去される。第１の基板２１は、例えば、エッチング技術を用いて除去され得る。第１の基板２１が除去された後、第１の導電型半導体層２３ａの表面に粗い面２３ｒが形成され得る。
一方、第１の導電型半導体層２３ａを覆う第１の中間絶縁層６１が形成され、第１の中間絶縁層６１上にフローティング反射層６２が形成される。フローティング反射層６２はまた、開口部６２ａを有するようにパターニングされ得る。次いで、第２の中間絶縁層６３のフローティング反射層６２を覆うように形成される。
図９ａおよび図９ｂを参照すると、第１のＬＥＤ積層２３および第１の透明電極２５を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４が形成される。貫通ホール２３ｈ１は下部埋立層５５ｃｂを露出させ、貫通ホール２３ｈ２は下部埋立層５５ｂを露出させ、貫通ホール２３ｈ３は上部ｐ電極パッド３７ｂを露出させ、貫通ホール２３ｈ４は下部埋立層５５ｃｇを露出させることができる。
一方、貫通ホール２５ｈ５が形成される。貫通ホール２５ｈ５は、第１のＬＥＤ積層２３を貫通して、第１の透明電極２５を露出させる。また、第１及び第２の中間絶縁層６１，６３を貫通する貫通ホール６１ｈが形成され得る。貫通ホール６１ｈは、第１の導電型半導体層２３ａを露出させる。
貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、同一工程で一緒に形成できる。これら貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１及び第２の中間絶縁層６１，６３、第１のＬＥＤ積層２３、第１の透明電極２５および第２のボンディング層５９を貫通することができる。さらに、貫通ホール２３ｈ３は下部絶縁層５１を貫通することができる。
これとは異なり、貫通ホール６１ｈおよび貫通ホール２３ｈ５は、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４とはエッチングの深さが異なるため、別の工程により形成できる。貫通ホール６１ｈおよび貫通ホール２３ｈ５も互いに異なる工程を通じて形成できる。
次いで、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈを埋める上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒが形成される。上部埋立層を形成するために、第２の側壁絶縁層６４が貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈの側壁を覆うように形成され、シード層および金属めっき層が形成され得、化学機械研磨技術を用いて第２の中間絶縁層６３上の金属層が除去され得る。シード層を形成する前に金属障壁層を追加形成してもよい。上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒを形成する工程は、下部埋立層５５ｃｂ，５５ｂ，５５ｃｇを形成する工程と大体似ているため、詳しい説明は省略する。
図１０ａおよび図１０ｂを参照すると、第２の中間絶縁層６３上に第１～第３の上部コネクタ６７ｂ，６７ｇ，６７ｒおよび上部共通コネクタ６７ｃが形成される。第１の上部コネクタ６７ｒは上部埋立層６５ｒに電気的に接続され、第２の上部コネクタ６７ｇは上部埋立層６７ｇに電気的に接続され、第３の上部コネクタ６７ｂは上部埋立層６５ｂに電気的に接続される。一方、上部共通コネクタ６７ｃは上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒに電気的に接続される。
よって、第１～第３の上部コネクタ６７ｒ，６７ｇ，６７ｂは、それぞれ第１～第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、上部共通コネクタ６７ｃは第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに電気的に接続される。
図１１ａおよび図１１ｂを参照すると、アイソレーション工程によって発光素子１００領域を定義するための分離溝が形成される。分離溝は、第１～第３のＬＥＤ積層２３，３３，４３の周りに沿って第３の基板４１を露出させることができる。発光素子領域間で第１のＬＥＤ積層２３、第１の透明電極２５、第２のボンディング層５９、下部絶縁層５１、第２のＬＥＤ積層３３、第１のボンディング層４９、第３のＬＥＤ積層４３を順に除去することにより、分離溝を形成することができる。第２の透明電極３５及び第３の透明電極４５は、アイソレーション工程を行う間、露出されなく、よって、エッチングガスによって損傷しない。第２及び第３の透明電極３５，４５がＺｎＯで形成される場合、ＺｎＯはエッチングガスによって容易に損傷され得る。しかし、本開示は第２及び第３の透明電極３５，４５を予めリセスさせることにより、これらがエッチングガスに露出することを防ぐことができる。
本実施例において、アイソレーション工程を通じて第１～第３のＬＥＤ積層２３，３３，４３が順にパターニングされることを説明するが、本開示が必ずしもこれに限定されるのではない。第２のＬＥＤ積層３３をボンディングする前に、分離溝が形成される領域で第３のＬＥＤ積層４３が予め除去される場合もあり、第１のＬＥＤ積層２３をボンディングする前に、分離溝が形成される領域で第２のＬＥＤ積層３３が予め除去される場合もある。この場合、第３のＬＥＤ積層４３が除去された領域は、第１のボンディング層４９で埋めることができ、第２のＬＥＤ積層３３が除去された領域は、第２のボンディング層５９で埋めることができる。これにより、アイソレーション工程で第２および第３のＬＥＤ積層３３，４３は、露出されないことがある。
アイソレーション工程は、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃを形成する前に行うこともでき、この場合、アイソレーション工程によって露出した側壁を保護するために第２の中間絶縁層６３を覆う保護絶縁層が追加され得る。保護絶縁層は、上部埋立層６５ｂ，６５ｃｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒを露出させる開口部を有し得、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃが上部埋立層に電気的に接続するように形成できる。
一方、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃを覆う上部絶縁層７１が形成される。上部絶縁層７１は、第２の中間絶縁層６３又は保護絶縁層を覆うことができる。
上部絶縁層７１は、第１～第３のＬＥＤ積層２３，３３，４３の側面を覆うことができる。上部絶縁層７１は、第１～第３の上部コネクタ６７ｒ，６７ｇ，６７ｂおよび上部共通コネクタ６７ｃを露出させる開口部７１ａを有するようにパターニングできる。
次いで、前記開口部７１ａ内にそれぞれバンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃが形成される。第１のバンプパッド７３ｒは、第１の上部コネクタ６７ｒ上に配置され、第２のバンプパッド７３ｇは第２の上部コネクタ６７ｇ上に配置され、第３のバンプパッド７３ｂは第３の上部コネクタ６７ｂ上に配置される。共通バンプパッド７３ｃは上部共通コネクタ６７ｃ上に配置される。
続いて、発光素子１００を回路基板１０１上にボンディングし、第３の基板４１を分離することにより、第３の基板４１から分離された発光素子１００が完成する。回路基板１０１にボンディングされた発光素子１００の概略的な断面図は図１２に示した。
図１２は、単一の発光素子１００が回路基板１０１上に配置されたことを示しているが、回路基板１０１上には複数の発光素子１００が実装される。それぞれの発光素子１００は、青色光、緑色光および赤色光を放出できる一つのピクセルを構成し、回路基板１０１上に複数のピクセルが整列してディスプレイパネルが提供される。
一方、第３の基板４１上には複数の発光素子１００が形成でき、これら発光素子１００は一つずつ回路基板１０１に転写されるのではなく、集団で回路基板１０１上に転写できる。図１３ａ、図１３ｂ、及び図１３ｃは、一実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。ここでは、第３の基板４１上に形成された発光素子１００を集団で回路基板１０１に転写する方法を説明する。
図１３ａを参照すると、図１１ａおよび図１１ｂで説明したように、第３の基板４１上に発光素子１００の製造工程が完了したら、第３の基板４１上に複数の発光素子１００が分離溝によって分離されて整列される。
一方、上面にパッドを有する回路基板１０１が提供される。パッドはディスプレイのためのピクセルの整列位置に対応するように回路基板１０１上に配列される。一般的に、第３の基板４１上に整列された発光素子１００の間隔は、回路基板１０１内のピクセルの間隔に比べてより稠密になっている。
図１３ｂを参照すると、発光素子１００のバンプパッドを回路基板１０１上のパッドにボンディングする。バンプパッドとパッドは、Ｉｎボンディングを用いてボンディングできる。一方、ピクセル領域間に位置する発光素子１００は、ボンディングされるパッドがないため、回路基板１０１から離れた状態を維持する。
次いで、第３の基板４１上にレーザーを照射する。レーザーは、パッドにボンディングされた発光素子１００に選択的に照射される。そのために、第３の基板４１上に発光素子１００を選択的に露出させる開口部を有するマスクが形成されてもよい。
その後、レーザーが照射された発光素子１００を第３の基板４１から分離することにより、発光素子１００が回路基板１０１に転写される。これにより、図１３ｃに示したように、回路基板１０１上に発光素子１００が整列したディスプレイパネルが提供される。ディスプレイパネルは、図１を参照して説明したような多様なディスプレイ装置に実装され得る。
図１４は、また別の実施例にかかる発光素子の転写方法を説明するための概略的な断面図である。
図１４を参照すると、本実施例にかかる発光素子の転写方法は、異方性伝導性接着フィルム、又は異方性伝導性接着ペーストを用いて発光素子をパッドにボンディングすることに違いがある。つまり、異方性伝導性接着フィルム又は接着ペースト１２１がパッド上に提供され、発光素子１００が異方性伝導性接着フィルムや接着ペースト１２１を通じてパッドに接着され得る。発光素子１００は、異方性伝導性接着フィルムや接着ペースト１２１内の導電物質によって、パッドに電気的に接続される。
本実施例において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは省略することができ、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃが導電物質を通じてパッドに電気的に連結され得る。
以上で、本開示の多様な実施例について説明したが、本開示はこれら実施例に限定されるのではない。また、一つの実施例について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施例にも適用できる。

Claims (20)

  1. 第１のピーク波長の光を生成する第１のＬＥＤ積層；
    前記の第１のＬＥＤ積層の下に位置し、第２のピーク波長の光を生成する第２のＬＥＤ積層；
    前記の第２のＬＥＤ積層の下に位置し、第３のピーク波長の光を生成する第３のＬＥＤ積層；及び
    前記の第１のＬＥＤ積層上部に位置し、前記の第１のピーク波長の光を反射させるフローティング反射層を含み、
    前記の第１のピーク波長は、前記の第２および第３のピーク波長に比べて長波長である、ディスプレイ用発光素子。
  2. 前記の第１、第２および第３のＬＥＤ積層は、それぞれ赤色光、緑色光および青色光を発する、請求項１に記載のディスプレイ用発光素子。
  3. 前記フローティング反射層は、Ａｕ，Ａｌ，Ａｇ，Ｐｔ又はこれらの合金を含む、請求項１に記載のディスプレイ用発光素子。
  4. 前記フローティング反射層は、分布ブラッグ反射器を含む、請求項１に記載のディスプレイ用発光素子。
  5. 前記の第１のＬＥＤ積層と前記フローティング反射層間に介在した第１の中間絶縁層をさらに含む、請求項１に記載のディスプレイ用発光素子。
  6. 前記フローティング反射層を覆う第２の中間絶縁層をさらに含む、請求項５に記載のディスプレイ用発光素子。
  7. 前記の第２の中間絶縁層上に配置された上部コネクタをさらに含むが、
    前記上部コネクタは、それぞれ前記の第１～第３のＬＥＤ積層のうち少なくとも一つに電気的に接続された、請求項６に記載のディスプレイ用発光素子。
  8. 前記の第２のＬＥＤ積層と前記の第３のＬＥＤ積層間に介在した第１のボンディング層；
    前記の第１のＬＥＤ積層と前記の第２のＬＥＤ積層間に介在した第２のボンディング層；
    前記の第２のボンディング層と前記の第２のＬＥＤ積層間に介在した下部絶縁層；
    前記下部絶縁層および前記の第２のＬＥＤ積層を貫通して、前記の第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された下部埋立層；及び
    前記の第１のＬＥＤ積層および第２のボンディング層を貫通して、前記下部埋立層に電気的に接続された第１の上部埋立層をさらに含むが、
    前記上部コネクタは、それぞれ前記の第１の上部埋立層を覆って前記上部埋立層に電気的に接続された上部コネクタを含む、請求項７に記載のディスプレイ用発光素子。
  9. 前記の第３のＬＥＤ積層の第１の導電型半導体層に電気的に接続するｎ電極パッド；及び
    前記の第３のＬＥＤ積層の第２の導電型半導体層上に配置された下部ｐ電極パッドをさらに含み、
    前記下部埋立層は、それぞれ前記ｎ電極パッドおよび下部ｐ電極パッドに電気的に接続された、請求項８に記載のディスプレイ用発光素子。
  10. 前記下部絶縁層を貫通して前記の第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する第２の下部埋立層；及び
    前記第１のＬＥＤ積層および前記第２のボンディング層を貫通して前記第２の下部埋立層に電気的に接続する第２の上部埋立層をさらに含み、
    前記の第１の上部コネクタの一つは、前記第２の上部埋立層および前記第２の下部埋立層を通じて前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する、請求項９に記載のディスプレイ用発光素子。
  11. 前記第１の上部コネクタの一つは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続された上部共通コネクタである、請求項１０に記載のディスプレイ用発光素子。
  12. 前記第１のＬＥＤ積層、前記第２のボンディング層および前記下部絶縁層を貫通して、第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続する第３の上部埋立層をさらに含み、
    前記第２の上部コネクタの一つは、前記第３の上部埋立層に接続されて前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続する、請求項１１に記載のディスプレイ用発光素子。
  13. 前記第３の上部コネクタの一つは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続された、請求項１２に記載のディスプレイ用発光素子。
  14. 前記上部コネクタの上に配置されたバンプパッドをさらに含み、
    前記バンプパッドは第１～第３のバンプパッドと共通バンプパッドを含み、
    前記共通バンプパッドは前記の第１～第３のＬＥＤ積層に共通して電気的に接続され、
    前記第１のバンプパッド、第２のバンプパッド、および第３のバンプパッドは、それぞれ前記の第１のＬＥＤ積層、第２のＬＥＤ積層、および第３のＬＥＤ積層に電気的に接続された、請求項７に記載のディスプレイ用発光素子。
  15. 前記第１のＬＥＤ積層と前記の第２のＬＥＤ積層間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極；
    前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極；及び
    前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極をさらに含む、請求項１に記載のディスプレイ用発光素子。
  16. 前記第１のＬＥＤ積層はテクスチャリングによって粗い表面を有し、
    前記第２のＬＥＤ積層はテクスチャリングによって粗い表面を有する、請求項１に記載のディスプレイ用発光素子。
  17. 前記第３のＬＥＤ積層の上面および下面は、テクスチャリングがなく平坦な表面を有する、請求項１６に記載のディスプレイ用発光素子。
  18. 前記第１～第３のＬＥＤ積層は成長基板から分離された、請求項１に記載のディスプレイ用発光素子。
  19. 前記第１～第３のＬＥＤ積層は独立的に駆動でき、
    前記第１のＬＥＤ積層で生成された光は、前記第２のＬＥＤ積層および前記第３のＬＥＤ積層を透過して外部に放出され、
    前記第２のＬＥＤ積層で生成された光は、前記第３のＬＥＤ積層を透過して外部に放出される、請求項１に記載のディスプレイ用発光素子。
  20. 回路基板；及び
    前記回路基板上に整列した複数の発光素子を含むが、
    前記発光素子は、それぞれ、
    第１のピーク波長の光を生成する第１のＬＥＤ積層；
    前記第１のＬＥＤ積層の下に位置し、第２のピーク波長の光を生成する第２のＬＥＤ積層；
    前記第２のＬＥＤ積層の下に位置し、第３のピーク波長の光を生成する第３のＬＥＤ積層；及び
    前記第１のＬＥＤ積層上部に位置し、前記第１のピーク波長の光を反射させるフローティング反射層を含み、
    前記第１のピーク波長は、前記第２および第３のピーク波長に比べて長波長である、ディスプレイ装置。
JP2022510821A 2019-08-20 2020-07-31 ディスプレイ用発光素子およびそれを有するディスプレイ装置 Pending JP2022545783A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962889158P 2019-08-20 2019-08-20
US62/889,158 2019-08-20
US16/940,394 2020-07-28
US16/940,394 US11482566B2 (en) 2019-08-20 2020-07-28 Light emitting device for display and display apparatus having the same
PCT/KR2020/010104 WO2021033949A1 (ko) 2019-08-20 2020-07-31 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치

Publications (2)

Publication Number Publication Date
JP2022545783A true JP2022545783A (ja) 2022-10-31
JPWO2021033949A5 JPWO2021033949A5 (ja) 2023-08-07

Family

ID=74371207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022510821A Pending JP2022545783A (ja) 2019-08-20 2020-07-31 ディスプレイ用発光素子およびそれを有するディスプレイ装置

Country Status (7)

Country Link
US (1) US20230037604A1 (ja)
EP (1) EP4020552A4 (ja)
JP (1) JP2022545783A (ja)
KR (1) KR20220048467A (ja)
CN (2) CN212412081U (ja)
BR (1) BR112022003052A2 (ja)
MX (1) MX2022001794A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230352619A1 (en) * 2022-04-25 2023-11-02 Seoul Viosys Co., Ltd. Light emitting device and light emitting module having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732803B2 (en) * 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same

Also Published As

Publication number Publication date
KR20220048467A (ko) 2022-04-19
CN114303240A (zh) 2022-04-08
CN212412081U (zh) 2021-01-26
EP4020552A1 (en) 2022-06-29
MX2022001794A (es) 2022-03-11
US20230037604A1 (en) 2023-02-09
EP4020552A4 (en) 2023-10-04
BR112022003052A2 (pt) 2022-05-17

Similar Documents

Publication Publication Date Title
EP3923326B1 (en) Light-emitting element for display
US11482566B2 (en) Light emitting device for display and display apparatus having the same
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
KR20210116456A (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
JP2022550025A (ja) ディスプレイ用発光素子およびそれを有するディスプレイ装置
US11508778B2 (en) Light emitting device for display and display apparatus having the same
JP2022549605A (ja) ディスプレイ用発光素子及びそれを有する発光パッケージ
US11961873B2 (en) Light emitting device for display and display apparatus having the same
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
WO2021193277A1 (ja) 発光デバイスおよび画像表示装置
EP3975270A1 (en) Light-emitting element for display, and display device having same
EP4060753A1 (en) Light-emitting device for display and display apparatus comprising same
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
US11437353B2 (en) Light emitting device for display and display apparatus having the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305