JP2022549605A - ディスプレイ用発光素子及びそれを有する発光パッケージ - Google Patents

ディスプレイ用発光素子及びそれを有する発光パッケージ Download PDF

Info

Publication number
JP2022549605A
JP2022549605A JP2022517511A JP2022517511A JP2022549605A JP 2022549605 A JP2022549605 A JP 2022549605A JP 2022517511 A JP2022517511 A JP 2022517511A JP 2022517511 A JP2022517511 A JP 2022517511A JP 2022549605 A JP2022549605 A JP 2022549605A
Authority
JP
Japan
Prior art keywords
light emitting
led
light
emitting device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022517511A
Other languages
English (en)
Other versions
JPWO2021054702A5 (ja
Inventor
ミン ジャン,ジョン
ヨン キム,チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022549605A publication Critical patent/JP2022549605A/ja
Publication of JPWO2021054702A5 publication Critical patent/JPWO2021054702A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一実施例に係るディスプレイ用発光素子は、第1LEDサブユニット、前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び前記第2LEDサブユニット上に配置された第3LEDサブユニット、を含み、前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出する。【選択図】図1a

Description

本発明は、ディスプレイ用発光素子及び発光パッケージに関し、特に、複数のLEDの積層構造を有するディスプレイ用発光素子及びそれを有する発光パッケージに関する。
発光ダイオードは、無機光源であって、ディスプレイ装置、車両用ランプ、一般照明などの多くの分野に多様に用いられている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所を有するので、既存の光源に迅速に取って代わっている。
一方、従来の発光ダイオードは、ディスプレイ装置でバックライト光源として主に使用されてきた。しかし、近年、発光ダイオードを用いて直接イメージを具現するLEDディスプレイが開発されている。
ディスプレイ装置は、一般に、青色、緑色及び赤色の混合色を用いて多様な色相を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色及び赤色のサブピクセルを備えており、これらのサブピクセルの色相を通じて特定のピクセルの色相が定められ、これらのピクセルの組み合わせによってイメージが具現される。
LEDは、その材料によって多様な色相の光を放出できるため、青色、緑色及び赤色を放出する個別LEDチップを2次元平面上に配置することによってディスプレイ装置を提供することができる。しかし、各サブピクセルに一つのLEDチップを配置する場合、LEDチップの個数が多くなり、実装工程に時間が多くかかる。
各サブピクセルを2次元平面上に配置されるため、青色、緑色及び赤色のサブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内に各サブピクセルを配置するためには、各LEDチップの面積を減少させなければならない。しかし、LEDチップの大きさの減少は、LEDチップの実装を難しくするおそれがあり、さらに、発光面積の減少をもたらす。
一方、多様な色相を表現するディスプレイ装置は、高品質の白色光を常に提供する必要がある。従来のテレビは、D65の標準白色光を表現するために3:6:1のRGB混合比を使用している。すなわち、青色の光度に比べると、赤色の光度が相対的に高く、緑色の光度が相対的に最も高い。ところが、現在使用されるLEDチップは、一般に、青色LEDの光度が他のLEDに比べて相対的に非常に高いため、各LEDチップを用いたディスプレイ装置でRGB混合比を合わせにくいという問題を有する。
本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増加できるディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示が解決しようとする他の課題は、実装工程時間を短縮できるディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示が解決しようとする更に他の課題は、プロセスの歩留まりを向上可能なディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示が解決しようとする更に他の課題は、RGB混合比を容易に制御できるディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示の一実施例に係るディスプレイ用発光素子は、第1LEDサブユニット、前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び前記第2LEDサブユニット上に配置された第3LEDサブユニット、を含み、前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出する。
本開示の一実施例に係る発光パッケージは、回路基板、前記回路基板上に配置された発光素子、及び前記発光素子を覆うモールディング層、を含み、前記発光素子は、第1LEDサブユニット、前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び前記第2LEDサブユニット上に配置された第3LEDサブユニット、を含み、前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出する。
本開示の一実施例に係る発光素子を説明するための概略的な斜視図である。 図1Aの発光素子の概略的な平面図である。 それぞれ図1BのA-A’線及びB-B’線に沿って切り取った概略的な断面図である。 それぞれ図1BのA-A’線及びB-B’線に沿って切り取った概略的な断面図である。 図1Aの発光素子のSEMイメージである。 本開示の一実施例に係る発光スタック構造体の概略的な断面図である。 例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図3Aに示した対応平面図のA-A’線に沿った断面図である。 例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図4Aに示した対応平面図のA-A’線に沿った断面図である。 例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図5Aに示した対応平面図のA-A’線に沿った断面図である。 例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図6Aに示した対応平面図のA-A’線に沿った断面図である。 例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図7Aに示した対応平面図のA-A’線に沿った断面図である。 例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図8Aに示した対応平面図のA-A’線に沿った断面図である。 例示的な実施例に係る図1Aの発光素子の概略的な断面図である。 例示的な実施例に係る図1Aの発光素子の製造工程を概略的に示した断面図である。 例示的な実施例に係る図1Aの発光素子の製造工程を概略的に示した断面図である。 例示的な実施例に係る図1Aの発光素子の製造工程を概略的に示した断面図である。 例示的な実施例に係る図1Aの発光素子の製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。
以下、添付の各図面を参照して本開示の各実施例を詳細に説明する。次に紹介する各実施例は、本開示の属する技術分野の通常の技術者に本開示の思想を十分に伝達するために例として提供されるものである。よって、本開示は、以下で説明する各実施例に限定されるものではなく、他の形態に具体化することも可能である。また、各図面において、構成要素の幅、長さ、厚さなどは、便宜上、誇張して表現する場合がある。また、一つの構成要素が他の構成要素の「上部」又は「上」にあると記載された場合、各部分が他の部分の「直上部」又は「直上」にある場合だけでなく、各構成要素と他の構成要素との間に更に他の構成要素が介在した場合も含む。明細書全体にわたって同一の参照番号は、同一の構成要素を示す。
本開示の一実施例に係るディスプレイ用発光素子は、第1LEDサブユニット、前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び前記第2LEDサブユニット上に配置された第3LEDサブユニット;を含み、前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出する。
一実施例において、前記第1、第2及び第3LEDサブユニットは、それぞれ赤色光、青色光及び緑色光を発することができる。
一方、前記第1サブユニットは第1発光スタックを含み、前記第2サブユニットは第2発光スタックを含み、前記第3サブユニットは第3発光スタックを含み、各発光スタックは、第1導電型半導体層、活性層及び第2導電型半導体層を含んでもよい。
また、前記ディスプレイ用発光素子は、前記第1乃至第3LEDサブユニットが配置された基板をさらに含んでもよく、前記第3LEDサブユニットが前記第1及び第2LEDサブユニットより前記基板の近くに配置され、前記基板は、上面に凹凸を有してもよい。
一実施例において、前記基板は、パターニングされたサファイア基板であってもよい。
一方、前記第3発光スタックの第1導電型半導体層は、前記基板の上面に接してもよい。
前記ディスプレイ用発光素子は、前記第1LEDサブユニットと前記第2LEDサブユニットとの間に介在した第1ボンディング層、及び前記第2LEDサブユニットと前記第3LEDサブユニットとの間に介在した第2ボンディング層、をさらに含んでもよい。
一方、前記ディスプレイ用発光素子は、前記第1、第2及び第3LEDサブユニットのうち少なくとも一つと重畳し、これらのうち少なくとも一つに電気的に連結された第1連結電極をさらに含んでもよく、前記第1連結電極は、互いに対向する第1及び第2側面を有し、前記第1側面は第1長さを有し、前記第2側面は第2長さを有し、前記第1側面と前記第2側面の長さの差は、前記各LEDサブユニットのうち少なくとも一つの厚さより大きくてもよい。
前記ディスプレイ用発光素子は、前記第1乃至第3LEDサブユニットが配置された基板及び前記第1連結電極の少なくとも一部を取り囲み、前記基板の側面を露出させる保護層をさらに含んでもよい。
前記第1側面は前記発光素子の外部に向かい、前記第2側面は前記発光素子の中心に向かい、前記第1側面の第1長さが前記第2側面の第2長さより長くてもよい。
また、前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含んでもよく、前記保護層は、前記第3LEDサブユニットの上面を覆うことができる。
前記ディスプレイ用発光素子は、前記第1LEDサブユニットに電気的に連結された第2連結電極、、前記第2LEDサブユニットに電気的に連結された第3連結電極、、及び前記第3LEDサブユニットに電気的に連結された第4連結電極、、をさらに含んでもよく、前記第1連結電極は、前記第1、第2及び第3LEDサブユニットのそれぞれに電気的に連結されてもよい。
一方、前記第1、第2、第3及び第4連結電極の下面は、それぞれの上面より大きくてもよい。
また、前記第1、第2、第3及び第4連結電極のうち少なくとも一つは、前記第1、第2及び第3LEDサブユニットのそれぞれの側面と重畳してもよい。
一方、前記第1LEDサブユニットは、第1導電型半導体層、活性層、第2導電型半導体層、及び前記第1導電型半導体層とオーミック接触する上部コンタクト電極を含んでもよく、前記第1導電型半導体層はリセス部分を含み、前記上部コンタクト電極は、前記第1導電型半導体層のリセス部分内に形成されてもよい。
本開示の一実施例に係る発光パッケージは、回路基板、、前記回路基板上に配置された発光素子、、及び前記発光素子を覆うモールディング層、を含んでもよく、前記発光素子は、第1LEDサブユニット、前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び前記第2LEDサブユニット上に配置された第3LEDサブユニット、を含んでもよく、前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出することができる。
前記発光素子は、基板をさらに含んでもよく、前記第3LEDサブユニットが前記第1及び第2LEDサブユニットより前記基板のさらに近くに配置され、前記基板は、上面に凹凸を含んでもよい。
前記発光素子は、前記第1乃至第3LEDサブユニット上に配置された複数の連結電極、及び前記各連結電極の間に配置された保護層、をさらに含んでもよく、前記保護層と前記モールディング層は、互いに異なる物質を含んでもよい。
一方、前記第1LEDサブユニットは、第1導電型半導体層、活性層、第2導電型半導体層、及び前記第1導電型半導体層とオーミック接触する上部コンタクト電極を含んでもよく、前記第1導電型半導体層はリセス部分を含み、前記上部コンタクト電極は、前記第1導電型半導体層のリセス部分内に形成されてもよい。
前記複数の連結電極のうち少なくとも一つは、互いに対向する第1及び第2側面を有し、前記第1側面は第1長さを有し、前記第2側面は第2長さを有し、前記第1長さと第2長さの差は少なくとも3μmであってもよい。
以下、図面を参照して本開示の各実施例に対して具体的に説明する。以下で、発光スタック構造体、発光素子、又は発光パッケージは、マイクロ-LEDを含んでもよく、これは、当技術分野で知られているように、発光面積が10000μm以下である。他の実施例において、マイクロ-LEDは、4000μm以下、さらに、2500μm以下の発光面積を有してもよい。
図1Aは、本開示の一実施例に係る発光素子を説明するための概略的な斜視図で、図1Bは、図1Aの発光素子の概略的な平面図で、図1C及び図1Dは、それぞれ図1BのA-A’線及びB-B’線に沿って切り取った概略的な断面図で、図1Eは、図1Aの発光素子のSEMイメージである。
図1A及び図1Bを参照すると、発光素子100は、発光スタック構造体と、前記発光スタック構造体上に形成された第1連結電極20ce、第2連結電極30ce、第3連結電極40ce、及び第4連結電極50ceと、前記各連結電極20ce、30ce、40ce、50ceを取り囲む保護層90とを含む。基板11上に各発光素子100のアレイが形成されてもよく、図1Aに例示的に示した発光素子100は、前記アレイから単一化されたものを示し、よって、発光素子と呼ぶことができる。各発光素子100の形成及び単一化については後で詳細に説明する。いくつかの実施例において、発光スタック構造体を含む発光素子100は、さらに加工されて、発光パッケージに形成されてもよく、これについても後で詳細に説明する。
図1A及び図1Dを参照すると、例示した実施例に係る発光素子100は、発光スタック構造体を含み、基板上に配置された第1LEDサブユニット、第2LEDサブユニット及び第3LEDサブユニットを含んでもよい。第1LEDサブユニットは第1発光スタック20を含んでもよく、第2LEDサブユニットは第2発光スタック30を含んでもよく、第3LEDサブユニットは第3発光スタック40を含んでもよい。前記発光スタック構造体は、3個の発光スタック20、30、40を示すが、本開示は、特定の個数の発光スタックに限定されるものではない。例えば、いくつかの実施例において、発光スタック構造体は、2個又はさらに多い数の発光スタックを含んでもよい。ここでは、発光素子100が一実施例に係る3個の発光スタック20、30、40を含む発光スタック構造体に対して説明する。
基板11は、光を透過させるために光透過絶縁性物質を含んでもよい。しかし、いくつかの実施例において、基板11は、特定波長の光のみを透過させるか、特定波長の光の一部のみを透過させるように半透明に形成されてもよく、又は部分的に透明に形成されてもよい。基板11は、第3発光スタック40をエピタキシャル成長できる成長基板、例えば、サファイア基板であってもよい。但し、基板11は、サファイア基板に限定されるものではなく、他の多様な透明絶縁物質を含んでもよい。例えば、基板11は、ガラス、石英、シリコン、有機ポリマー、又は有機-無機複合材料を含んでもよく、例えば、炭化シリコン(SiC)、窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウム(AlN)、酸化ガリウム(Ga)、又はシリコン基板であってもよい。また、基板11は、上面に凹凸を含んでもよく、例えば、パターニングされたサファイア基板であってもよい。上面に凹凸を含むことによって、基板11に接した第3発光スタック40で生成された光の抽出効率を増加させることができる。基板11の凹凸は、第1LED積層20及び第2LED積層30に比べて第3LED積層40の光度を選択的に増加させるために採択され得る。
第1、第2及び第3発光スタック20、30、40は、基板11に向かって光を放出するように構成される。よって、第1発光スタック20から放出された光は、第2及び第3発光スタック30、40を通過することができる。一実施例によると、第1、第2及び第3発光スタック20、30、40は、互いに異なるピーク波長の光を放出することができる。一般に、基板11から遠く離れた発光スタックが、基板11に近い発光スタックに比べてさらに長波長の光を放出することによって光損失を減少させることができる。しかし、本開示は、第1、第2及び第3発光スタック20、30、40の色混合比率を調節するためのものであって、第2LED積層30が第3LED積層40より短波長の光を放出することを技術的な特徴とする。これによって、第2LED積層30の光度を減少させ、第3LED積層40の光度を増加させることができ、その結果、第1、第2及び第3発光スタックから放出される光の光度比率を劇的に変更することができる。例えば、第1発光スタック20は赤色光を放出し、第2発光スタック30は青色光を放出し、第3発光スタック40は緑色光を放出するように構成されてもよい。これによって、青色光の光度を相対的に減少させ、緑色光の光度を相対的に増加させることができ、その結果、赤色、緑色及び青色の光度比率を3:6:1に近づくように容易に調節することができる。さらに、第1、第2及び第3LED積層20、30、40の発光面積は、約10000μm以下であってもよく、さらに、4000μm、なおさら、2500μm以下であってもよい。また、基板11に近いほど発光面積がさらに大きくなり、緑色光を放出する第3LED積層40を基板11の最も近くに配置することによって緑色光の光度をさらに増加させることができる。
第1発光スタック20は、第1導電型半導体層21、活性層23及び第2導電型半導体層25を含む。一実施例によると、第1発光スタック20は、例えば、AlGaAs、GaAsP、AlGaInP、及びGaPなどの赤色光を放出する半導体物質を含んでもよいが、これに限定されるものではない。
第1上部コンタクト電極21nは、第1導電型半導体層21上に配置され、第1導電型半導体層21とのオーミック接触を形成することができる。第1下部コンタクト電極25pは、第2導電型半導体層25の下側に配置されてもよい。一実施例によると、第1導電型半導体層21の一部はパターニングされてもよく、第1上部コンタクト電極21nは、オーミック接触水準を増加させるために第1導電型半導体層21のパターニングされた領域に配置されてもよい。第1上部コンタクト電極21nは、単一層構造又は多重層構造を有してもよく、Al、Ti、Cr、Ni、Au、Ag、Sn、W、Cu、又はこれらの合金、例えば、Au-Te合金又はAu-Ge合金を含んでもよいが、これに限定されるものではない。一実施例において、第1上部コンタクト電極21nは、約100nmの厚さを有してもよく、基板11に向かって下側方向への光放出効率を増加させるために高反射率を有する金属を含んでもよい。
第2発光スタック30は、第1導電型半導体層31、活性層33、及び第2導電型半導体層35を含む。一実施例によると、第2発光スタック30は、GaN、InGaN、ZnSeなどの青色光を放出する半導体物質を含んでもよいが、これに限定されるものではない。第2下部コンタクト電極35pは、第2発光スタック30の第2導電型半導体層35の下側に配置される。
第3発光スタック40は、第1導電型半導体層41、活性層43及び第2導電型半導体層45を含む。一実施例によると、第3発光スタック40は、GaN、InGaN、GaP、AlGaInP、AlGaPなどの緑色光を放出する半導体物質を含んでもよい。第3下部コンタクト電極45pは、第3発光スタック40の第2導電型半導体層45上に配置される。
一実施例によると、第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41及び第2導電型半導体層25、35、45のそれぞれは、単一層構造又は多重層構造を有してもよく、いくつかの実施例において、超格子層を含んでもよい。さらに、第1、第2及び第3発光スタック20、30、40の各活性層23、33、43は、単一量子井戸構造又は多重量子井戸構造を有してもよい。
第1、第2及び第3下部コンタクト電極25p、35p、45pのそれぞれは、光を透過させる透明導電物質を含んでもよい。例えば、各下部コンタクト電極25p、35p、45pは、透明導電性酸化物(TCO)、例えば、SnO、InO、ZnO、ITO、ITZOなどを含んでもよく、これに限定されるものではない。
第1接着層61は、第1発光スタック20と第2発光スタック30との間に配置され、第2接着層63は、第2発光スタック30と第3発光スタック40との間に配置される。第1及び第2接着層61、63は、光を透過させる非導電性物質を含んでもよい。例えば、第1及び第2接着層61、63は、光学的に透明な接着剤(OCA)を含んでもよく、これは、エポキシ、ポリイミド、SU8、スピン-オン-ガラス(SOG)、及びベンゾシクロブテン(BCB)を含んでもよいが、これに限定されるものではない。
例示した実施例によると、第1絶縁層81及び第2絶縁層83は、第1、第2及び第3発光スタック20、30、40の各側面の少なくとも一部の上に配置される。第1及び第2絶縁層81、83のうち少なくとも一つは、多様な有機又は無機絶縁物質、例えば、ポリイミド、SiO、SiN、Alなどを含んでもよい。例えば、第1及び第2絶縁層81、83の少なくとも一つは、分布ブラッグ反射器(DBR)を含んでもよい。他の例として、第1及び第2絶縁層81、83のうち少なくとも一つは、黒色有機ポリマーを含んでもよい。いくつかの実施例において、電気的にフローティングされた金属反射層が第1及び第2絶縁層81、83上に配置され、各発光スタック20、30、40から放出された光を基板11側に反射させることができる。いくつかの実施例において、第1及び第2絶縁層81、83のうち少なくとも一つは、単一層構造を有してもよく、又は、互いに異なる屈折率を有する二つ以上の絶縁層で形成された多重層構造を有してもよい。
一実施例によると、第1、第2及び第3発光スタック20、30及び40のそれぞれは独立して駆動されてもよい。より具体的には、それぞれの発光スタックの第1及び第2導電型半導体層のうち一つに共通電圧が印加されてもよく、それぞれの発光スタックの第1及び第2導電型半導体層のうち他の一つに個別発光信号が印加されてもよい。例えば、本開示の一実施例によると、各発光スタックの第1導電型半導体層21、31、41はn型であってもよく、第2導電型半導体層25、35、45はp型であってもよい。この場合、第3発光スタック40は、第1発光スタック20及び第2発光スタック30の反対に積層された順序を有してもよく、その結果、p型半導体層45が活性層43の上部に配置され、製造工程が単純化され得る。以下、図示した実施例により、第1導電型及び第2導電型半導体層をそれぞれn型及びp型に変更して表現することができる。さらに、n型とp型は互いに取り替えられてもよい。
各発光スタックのp型半導体層25、35、45にそれぞれ連結された第1、第2及び第3下部コンタクト電極25p、35p、45pのそれぞれは、第4接触部50Cに連結されてもよい。第4接触部50Cは、第4連結電極50ceと連結され、外部から共通電圧を受けることができる。一方、各発光スタックのn型半導体層21、31、41は、第1接触部20C、第2接触部30C及び第3接触部40Cにそれぞれ連結され、第1、第2及び第3連結電極20ce、30ce、40ceを介してそれぞれ対応する発光信号を受信することができる。このような方式で、第1、第2及び第3発光スタック20、30、40のそれぞれは、共通p型発光スタック構造体を有しながら独立に駆動することができる。
図示した実施例に係る発光素子100は共通p型構造を有するが、本開示はこれに限定されるものではない。例えば、一部の例示的な実施例において、それぞれの発光スタックの第1導電型半導体層21、31、41はp型であってもよく、それぞれの発光スタックの第2導電型半導体層25、35、45はn型であってもよく、共通n型発光スタック構造を形成してもよい。また、一部の実施例において、各発光スタックの積層順序は、図面に示したものに制限されなく、多様に変形可能である。以下、本開示の一実施例に係る発光素子100に対して共通p型発光スタック構造を参照して説明する。
図示した実施例によると、第1接触部20Cは、第1パッド20pd、及び第1パッド20pdと電気的に連結された第1バンプ電極20bpを含む。第1パッド20pdは、第1発光スタック20の第1上部コンタクト電極21n上に配置され、第1絶縁層81を通じて定義された第1コンタクトホール20CHを介して第1上部コンタクト電極21nに連結される。第1バンプ電極20bpの少なくとも一部は第1パッド20pdと重畳してもよく、第1バンプ電極20bpは、第1バンプ電極20bpと第1パッド20pdとの間の重畳領域で第2絶縁層83を挟んで第1貫通ホール20ctを介して第1パッド20pdに連結される。このとき、第1パッド20pdと第1バンプ電極20bpは、互いに重なるように実質的に同一の形状を有してもよいが、これに限定されるものではない。
第2接触部30Cは、第2パッド30pd、及び第2パッド30pdと電気的に連結された第2バンプ電極30bpを含む。第2パッド30pdは、第2発光スタック30の第1導電型半導体層31上に配置され、第1絶縁層81を通じて形成された第2コンタクトホール30CHを介して第1導電型半導体層31に連結される。第2バンプ電極30bpの一部は第2パッド30pdと重畳してもよい。第2バンプ電極30bpは、第2バンプ電極30bpと第2パッド30pdとの間の重畳領域で第2絶縁層83を挟んで第2貫通ホール30ctを介して第2パッド30pdと連結されてもよい。
第3接触部40Cは、第3パッド40pd、及び第3パッド40pdに電気的に連結された第3バンプ電極40bpを含む。第3パッド40pdは、第3発光スタック40の第1導電型半導体層41上に配置され、第1絶縁層81を通じて定義された第3コンタクトホール40CHを介して第1導電型半導体層41に連結される。第3バンプ電極40bpの一部は第3パッド40pdと重畳してもよい。第3バンプ電極40bpは、第3バンプ電極40bpと第3パッド40pdとの間の重畳領域で第2絶縁層83を挟んで第3貫通ホール40ctを介して第3パッド40pdと連結されてもよい。
第4接触部50Cは、第4パッド50pd、及び第4パッド50pdと電気的に連結された第4バンプ電極50bpを含む。第4パッド50pdは、第1、第2及び第3発光スタック20、30、40の第1、第2及び第3下部コンタクト電極25p、35p及び45p上に定義された第1サブコンタクトホール50CHa及び第2サブコンタクトホール50CHbを介して第1、第2及び第3発光スタック20、30、40の第2導電型半導体層25、35、45に連結される。特に、第4パッド50pdは、第2サブコンタクトホール50CHbを介して第1下部コンタクト電極25pに連結され、第1サブコンタクトホール50CHaを介して第2及び第3下部コンタクト電極35p、45pに連結される。このような方式で、第4パッド50pdは、単一の第1サブコンタクトホール50CHaを介して第2及び第3下部コンタクト電極35p、45pに連結され得るので、発光素子100の製造工程が単純化され、発光素子100の各コンタクトホールによって占有される面積が減少し得る。第4バンプ電極50bpの少なくとも一部は第4パッド50pdと重畳してもよい。第4バンプ電極50bpは、第4バンプ電極50bpと第4パッド50pdとの間の重畳領域で第2絶縁層83を挟んで第4貫通ホール50ctを介して第4パッド50pdと連結される。
本開示の概念は、各接触部20C、30C、40C、50Cのうち特定構造に制限される。例えば、一部の実施例において、バンプ電極20bp、30bp、40bp又は50bpは、少なくとも一つの接触部20C、30C、40C、50Cで省略されてもよい。この場合、接触部20C、30C、40C、50Cのパッド20pd、30pd、40pd、50pdは、それぞれの連結電極20ce、30ce、40ce、50ceに連結されてもよい。いくつかの実施例において、バンプ電極20bp、30bp、40bp、50bpは、各接触部20C、30C、40C、50Cのそれぞれで省略されてもよく、接触部20C、30C、40C、50Cの各パッド20pd、30pd、40pd、50pdは各連結電極20ce、30ce、40ce及び50ceに直接接続されてもよい。
本開示の一実施例によると、第1、第2、第3及び第4接触部20C、30C、40C、50Cは多様な位置に形成され得る。例えば、発光素子100が図面に示したように実質的に四角形である場合、第1、第2、第3及び第4接触部20C、30C、40C、50Cは四角形の各コーナ周囲に配置されてもよい。しかし、本開示はこれに限定されるものではなく、例示的な実施例において、発光素子100は多様な形状に形成されてもよく、第1、第2、第3及び第4接触部20C、30C、40C、50Cは、発光装置の形状によって異なる場所に形成されてもよい。
第1、第2、第3及び第4パッド20pd、30pd、40pd、50pdは、互いに離隔して絶縁されている。また、第1、第2、第3及び第4バンプ電極20bp、30bp、40bp、50bpは、互いに離隔して絶縁されている。一実施例によると、第1、第2、第3及び第4バンプ電極20bp、30bp、40bp、50bpのそれぞれは、第1、第2及び第3発光スタック20、30、40の側面の少なくとも一部を覆うことができる。これを通じて、第1、第2及び第3発光スタック20、30及び40から発生した熱を容易に発散させることができる。
図示した実施例によると、各連結電極20ce、30ce、40ce及び50ceは、基板11から突出した実質的に長い形状を有してもよい。連結電極20ce、30ce、40ce及び50ceは、Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag又はこれらの合金などの金属を含んでもよいが、これに制限されない。例えば、各連結電極20ce、30ce、40ce、50ceのそれぞれは、各連結電極20ce、30ce、40ce、及び50ceの長い形状からの応力を減少させるために、二つ以上の金属又は複数の異なる金属層を含んでもよい。他の実施例において、連結電極20ce、30ce、40ce及び50ceがCuを含む場合、Cuの酸化を抑制するために追加の金属が蒸着又はめっきされてもよい。一部の実施例において、連結電極20ce、30ce、40ce及び50ceがCu/Ni/Snを含む場合、Cuは、Snが発光スタック構造に浸透することを防止することができる。一部の実施例において、連結電極20ce、30ce、40ce、50ceは、めっき過程で金属層を形成するためのシード層を含んでもよく、これについては後で説明する。
図面に示したように、それぞれの連結電極20ce、30ce、40ce及び50ceは実質的に平坦な上部表面を有してもよく、後述する外部ライン又は電極と発光スタック構造物との間の電気的な連結を容易に行うことができる。本開示の一実施例によると、発光素子100の表面積が、当業界に知られているように、約10,000μm未満、又は他の実施例において約4,000μm又は2,500μm未満であるマイクロLEDを含む場合、連結電極20ce、30ce、40ce、50ceは、図面に示したように、第1、第2及び第3発光スタック20、30、40のうち少なくとも一つの一部と重畳してもよい。より具体的には、各連結電極20ce、30ce、40ce及び50ceは、発光スタック構造物の側面に形成された少なくとも一つの段差と重畳してもよい。このように、連結電極の下面の面積が上面の面積より大きいので、連結電極20ce、30ce、40ce、50ceと発光スタック構造との間にさらに大きい接触面積が形成され得る。これによって、発光スタック構造体上に連結電極20ce、30ce、40ce、50ceがより安定的に形成され得る。例えば、連結電極20ce、30ce、40ce、50ceの外部に向かう一側面の長さL1、L2、L3及びL4は、発光素子100の中心に向かう一側面の長さL1’、L2’、L3’、L4’と異なってもよい。より具体的には、外部に向かう連結電極の一側面の長さは、発光素子100の中心に向かう他の側面の長さより長くてもよい。例えば、二つの対向表面の長さLと長さL’との差は、発光スタック20、30及び40のうち一つの厚さ(又は高さ)より大きくてもよい。このような方式で、発光素子100の構造は、連結電極20ce、30ce、40ce及び50ceと発光スタック構造体との間のさらに大きい接触面積によって強化され得る。また、連結電極20ce、30ce、40ce、50ceは、発光スタック構造体の側面に形成された少なくとも一つの段差と重畳することができるため、発光スタック構造体で発生した熱が外部にさらに効率的に発散され得る。
例示的な実施例によると、外部に向かう連結電極の一側面の長さL1、L2、L3又はL4と発光素子100の中心に向かう他の側面の長さL1’、L2’、L3’及びL4’との差は約3μmであってもよい。この場合、発光スタック構造体は薄く形成されてもよい。特に、第1発光スタック20は約1μmの厚さを有してもよく、第2発光スタック30は約0.7μmの厚さを有してもよく、第3発光スタック40は約0.7μmの厚さを有してもよく、第1及び第2接着層はそれぞれ約0.2μm乃至約0.3μmの厚さを有してもよいが、これに制限されない。他の実施例によると、連結電極の外部に向かう一側面の長さL1、L2、L3又はL4と発光素子100の中心に向かう他の側面の長さL1’、L2’、L3’、L4’との差は約10μm乃至16μmであってもよい。この場合、発光スタック構造は、相対的に厚く、より安定的な構造を有するように形成され得る。特に、第1発光スタック20は約4μm乃至約5μmの厚さを有してもよく、第2発光スタック30は約3μmの厚さを有してもよく、第3発光スタック40は約3μmの厚さを有してもよく、第1及び第2接着層の厚さはそれぞれ約3μmであってもよいが、これに限定されるものではない。更に他の例示的な実施例によると、連結電極の外部に向かう一側面の長さL1、L2、L3又はL4と発光素子100の中心に向かう他の側面の長さL1’、L2’、L3’及びL4’との差は、最長側面長さの約25%であってもよい。しかし、本開示の概念は、連結電極の対向表面の間の長さの特定差に限定されるものではなく、連結電極の対向表面の間の長さの差は変更されてもよい。
一部の例示的な実施例において、各連結電極20ce、30ce、40ce及び50ceのうち少なくとも一つは、各発光スタック20、30及び40のそれぞれの側面と重畳してもよく、その結果、発光スタック20、30、40は、内部で発生した熱を外部に効率的に発散させる。また、連結電極20ce、30ce、40ce、50ceが金属などの反射性物質を含む場合、連結電極20ce、30ce、40ce、50ceは、少なくとも一つ以上の発光スタック20、30、40から放出された光を反射させることができ、その結果、光効率を改善することができる。
一般に、製造する間、複数の発光素子のアレイが基板上に形成される。基板は、スクライブラインに沿って切断され、それぞれの発光素子を個別化(分離)し、発光素子は、パッケージングなどの発光素子のさらなる加工のために多様な転写技術を用いて他の基板又はテープに転写されてもよい。この場合、発光素子が発光構造から外側に突出した金属バンプ又は柱などの連結電極を含む場合、前記各連結電極を外部に露出させる発光素子の構造に起因して、後続工程の間、例えば、転写段階で多様な問題が発生し得る。また、発光素子が適用される分野によって、約10,000μm未満、約4,000μm未満又は約2,500μm未満の表面積を有するマイクロ-LEDを含む場合、発光素子の取り扱いは、小さいフォームファクターによってさらに難しくなり得る。
例えば、連結電極が棒のような実質的に長い形状を有する場合、従来の真空方法を用いて発光素子を転写することは、発光素子が連結電極の突出構造によって十分な吸引面積を有していないこともあるため、難しくなる。また、露出した連結電極は、連結電極が製造装置と接触するときのような後続工程の間、多様な応力によって直接影響を受ける場合があり、これは、発光素子の構造を損傷させ得る。他の例として、発光素子の上部表面(例えば、基板と対向する表面)上に接着テープを付着させることによって発光素子が転写されるとき、発光素子と接着テープとの間の接触面積が連結電極の上部表面によって制限される可能性がある。この場合、接着テープが発光素子(例えば、基板)の下部表面に付着するときと反対に、発光素子の接着テープに対する接着力が弱くなるおそれがあり、転写する間、発光素子が接着テープから好ましくない形で分離され得る。他の例として、従来のピックアンドプレース(pick-and-place)方法を用いて発光素子を転写するとき、連結ピンの間に配置された発光素子の一部に吐出ピンが直接接触し、発光構造物の上部構造が損傷し得る。特に、吐出ピンは、発光素子の中心に衝突するおそれがあり、発光素子の上部発光スタックに物理的損傷を与える可能性がある。吐出ピンによる発光素子に対するこのような衝撃が図1Eに示されているが、発光素子100の中心が吐出ピンによって圧入される。
本開示の一実施例によると、前記保護層90は、前記発光スタック構造体上に形成されてもよい。より具体的に、図1Aに示したように、保護層90は、連結電極20ce、30ce、40ce、50ceの間に形成され、発光スタック構造体の少なくとも側面を覆うことができる。図示した実施例によると、保護層90は、基板11、第1及び第2絶縁層81、83及び第3発光スタック40の側面を露出させることができる。保護層90は、連結電極20ce、30ce、40ce及び50ceの上面と実質的に並行に形成されてもよく、エポキシモールディングコンパウンド(EMC)を含んでもよい。これは、黒色、白色又は透明のように多様な色相で形成され得るが、本開示はこれに限定されるものではない。例えば、一部の実施例において、保護層90は、ポリイミド(PID)を含んでもよく、この場合、PIDは、発光スタック構造体に適用されるとき、平坦度を増加させるために液体型でないドライフィルムとして提供されてもよい。一部の実施例において、保護層90は、感光性を有する物質を含んでもよい。このような方式で、保護層90は、後続プロセスの間に印加され得る外部衝撃から発光構造体を保護するだけでなく、後続の転写段階の間の取り扱いを容易に行えるように発光素子100に十分な接触面積を提供することができる。また、保護層90は、発光素子100の側面への光漏れを防止し、隣接した発光素子100から放出される光の干渉を防止すること、または、少なくとも抑制することができる。
図2は、本開示の一実施例に係る発光スタック構造体の概略的な断面図である。図示した実施例に係る発光スタック構造体は、上述した発光素子100に含まれたものと実質的に同一であるので、重複を避けるために、実質的に同一の発光スタック構造体を形成する構成に対する説明は省略する。
図2を参照すると、本開示の一実施例に係る第1、第2及び第3下部コンタクト電極25p、35p、45pは、共通電圧Scが印加される共通ラインに連結されてもよい。発光信号線SR、SG、SBは、第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41にそれぞれ連結されてもよい。発光信号線は、第1上部コンタクト電極21nを介して第1発光スタック20の第1導電型半導体層21に連結される。図示した例示的な実施例において、共通電圧Scは、共通ラインを介して第1、第2及び第3下部コンタクト電極25p、35p及び45pに印加され、発光信号は、それぞれ発光信号線を介して第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41に印加される。このような方式で、第1、第2及び第3発光スタック20、30及び40は、選択的に光を放出するように個別に制御され得る。
図2は、p共通構造を有する発光スタック構造体を示すが、本開示はこれに限定されるものではない。例えば、一部の例示的な実施例において、共通電圧Scは、第1、第2及び第3発光スタック20、30、40の第1導電型(又はn型)半導体層21、31及び41に印加されてもよく、発光信号は、第1、第2及び第3発光スタック20、30及び40の第2導電型(又はp型)半導体層25、35及び45に印加されてもよい。
本開示の一実施例に係る発光スタック構造体は、各発光スタック20、30、40の動作状態によって多様な色相の光を表示できる一方、従来の発光素子は、単一色相の光を放出する多数の発光セルの組み合わせで多様な色相を表示することができる。より具体的に、従来の発光素子は、一般に、フルカラーディスプレイを実現するために2次元平面に沿って互いに離隔した異なる色の光、例えば、赤色、緑色及び青色をそれぞれ放出する発光セルを含む。このように、従来の発光セルによって比較的大きな面積が占有され得る。しかし、本開示の一実施例に係る発光スタック構造体は、複数の発光スタック20、30、40を積層することによって互いに異なる色相の光を放出することができ、従来の発光装置より小さい面積を通じて高い水準の集積を提供し、フルカラーを実現することができる。
また、各発光素子100が表示装置を製造するために他の基板に実装される場合、例えば、実装される各素子の個数が従来の発光素子に比べて大きく減少し得る。このように、特に、一つのディスプレイ装置に数十万個又は数百万個のピクセルが形成されるとき、発光素子100を使用するディスプレイ装置の製造が実質的に単純化され得る。
例示的な実施例によると、発光スタック構造体は、それから放出される光の純度及び効率を改善させるために多様な追加の構成要素をさらに含んでもよい。例えば、一部の例示的な実施例において、各発光スタックの間に波長通過フィルターが配置されてもよい。一部の実施例において、各発光スタックの間の光の明るさのバランスをとるために、少なくとも一つの発光スタックの発光表面上に凹凸部が形成されてもよい。例えば、RGBの光度混合比を3:6:1に近づけるために緑色光の光度を増加させる必要があり、このために、上述したように、基板11の表面に凹凸を形成してもよい。
以下、本開示の一実施例に係る発光素子100の形成方法を図面を参照して説明する。
図3A、図4A、図5A、図6A、図7A及び図8Aは、例示的な実施例に係る図1Aの発光素子を製造する過程を示す平面図である。図3B、図4B、図5B、図6B、図7B及び図8Bは、例示的な実施例に係る図3A、図4A、図5A、図6A、図7A及び図8Aに示した対応平面図のA-A’線に沿った断面図である。図9は、例示的な実施例に係る図1Aの発光素子の概略的な断面図である。図10、図11、図12及び図13は、例示的な実施例に係る図1Aの発光素子の製造工程を概略的に示した断面図である。
再び図2を参照すると、第3発光スタック40の第1導電型半導体層41、第3活性層43及び第2導電型半導体層45は、例えば、金属有機化学気相蒸着(MOCVD)方法又は分子線エピタキシー(MBE)方法によって基板11上に順次成長され得る。基板11は、上面に凹凸パターンを含んでもよく、例えば、パターニングされたサファイア基板であってもよい。第3下部コンタクト電極45pは、例えば、物理気相蒸着法又は化学気相蒸着法によって第3p型半導体層45上に形成されてもよく、SnO、InO、ZnO、ITO、ITZOなどの透明伝導性酸化物(TCO)を含んでもよい。本開示の一実施例に係る第3発光スタック40が緑色を発光する場合、基板11は、Al2O3(例:サファイア基板)を含み、第3下部コンタクト電極45pは、酸化スズなどの透明伝導性酸化物(TCO)を含んでもよい。第1及び第2発光スタック20、30は、仮基板上にそれぞれ第1導電型半導体層、活性層及び第2導電型半導体層を順次成長させることによって類似する形に形成され得る。透明導電性酸化物(TCO)を含む下部コンタクト電極は、例えば、物理気相蒸着法又は化学気相蒸着法などによって第2導電型半導体層上にそれぞれ形成されてもよい。そして、第1及び第2発光スタック20、30は、第1接着層61を挟んで互いに結合され、第1及び第2発光スタック20、30の各仮基板のうち少なくとも一つをレーザーリフトオフ工程、化学工程、機械的工程などによって除去することができる。そして、第1及び第2発光スタック20、30は、第2接着層63を挟んで第3発光スタック40と結合することができ、第1及び第2発光スタック20、30の残りの仮基板がレーザーリフトオフ工程、化学工程、機械的工程などによって除去されてもよい。
図3A及び図3Bを参照すると、第1、第2及び第3発光スタック20、30、40のそれぞれの多様な部分は、エッチング工程などを通じてパターニングされ、第1導電型半導体層21、第1下部コンタクト電極25p、第1導電型半導体層31、第2下部コンタクト電極35p、第3下部コンタクト電極45p、及び第1導電型半導体層41の各部分を露出させることができる。図示した実施例によると、第1発光スタック20は、各発光スタック20、30、40のうち最も小さい面積を有する。一方、第3発光スタック40は、各発光スタック20、30、40のうち最も大きい面積を有することができ、その結果、第3発光スタック40の光度を相対的に増加させることができる。しかし、本開示の概念が発光スタック20、30及び40の相対的な大きさに特に限定されるものではない。
図4A及び図4Bを参照すると、第1発光スタック20の第1導電型半導体層21の上面の一部は、第1上部コンタクト電極21nを形成するために湿式エッチングを通じてパターニングされてもよい。上述したように、第1上部コンタクト電極21nは、第1導電型半導体層21のパターニングされた領域に約100nmの厚さで形成され、例えば、それらの間のオーミック接触を向上させることができる。
図5A及び図5Bを参照すると、第1絶縁層81は、発光スタック20、30、40を覆うように形成されてもよく、第1絶縁層81の一部は、第1、第2、第3及び第4コンタクトホール20CH、30CH、40CH及び50CHを形成するために除去されてもよい。第1コンタクトホール20CHは、第1n型コンタクト電極21n上に定義され、第1n型コンタクト電極21nの一部を露出させる。
第2コンタクトホール30CHは、第2発光スタック30の第1導電型半導体層31の一部を露出させることができる。第3コンタクトホール40CHは、第3発光の第1導電型半導体層41の一部を露出させることができる。第4コンタクトホール50CHは、第1、第2及び第3下部コンタクト電極25p、35p、45pの一部を露出させることができる。第4コンタクトホール50CHは、第1下部コンタクト電極25pの一部を露出させる第1サブコンタクトホール50CHaと、第2及び第3下部コンタクト電極35p、45pを露出させる第2サブコンタクトホール50CHbとを含んでもよい。しかし、一部の実施例において、単一の第1サブコンタクトホール50CHaが第1、第2及び第3下部コンタクト電極25p、35p、45pのそれぞれを露出させることができる。
図6A及び図6Bを参照すると、第1、第2、第3及び第4パッド20pd、30pd、40pd及び50pdは、第1、第2、第3及び第4コンタクトホール20CH、30CH、40CH、50CHを有するように形成された第1絶縁層81上に形成される。第1、第2、第3及び第4パッド20pd、30pd、40pd及び50pdは、例えば、実質的に基板11の全面上に導電層を形成し、フォトリソグラフィ工程を用いて導電層をパターニングすることによって形成され得る。
第1パッド20pdは、第1コンタクトホール20CHが形成された領域と重畳するように形成され、第1パッド20pdは、第1コンタクトホール20CHを介して第1発光スタック20の第1上部コンタクト電極21nに連結されてもよい。第2パッド30pdは、第2コンタクトホール30CHが形成された領域と重畳するように形成され、第2パッド30pdは、第2コンタクトホール30CHを介して第2発光スタック30の第1導電型半導体層31に連結されてもよい。第3パッド40pdは、第3コンタクトホール40CHが形成された領域と重畳するように形成され、第3パッド40pdは、第3コンタクトホール40CHを介して第3発光スタック40の第1導電型半導体層41に連結されてもよい。第4パッド50pdは、第4コンタクトホール50CHが形成された領域、特に、第1及び第2サブコンタクトホール50CHa、50CHbが形成された領域と重畳するように形成され、第4パッド50pdが下部コンタクト電極25p、35p、45pと連結されてもよい。具体的に、第4パッド50pdは、第1及び第2サブコンタクトホール50CHa、50CHbを介して第1、第2及び第3発光スタック20、30、40の下部コンタクト電極25p、35p、45pに連結される。
図7A及び図7Bを参照すると、第2絶縁層83は、第1絶縁層81上に形成されてもよい。第2絶縁層83は、シリコン酸化物及び/又はシリコン窒化物を含んでもよい。しかし、本開示はこれに限定されるものではなく、一部の実施例において、第1及び第2絶縁層81、83は無機物質を含んでもよい。続いて、第2絶縁層83はパターニングされ、その内部に第1、第2、第3及び第4貫通ホール20ct、30ct、40ct及び50ctを形成する。
第1パッド20pd上に形成された第1貫通ホール20ctは、第1パッド20pdの一部を露出させる。第2パッド30pd上に形成された第2貫通ホール30ctは、第2パッド30pdの一部を露出させる。第3パッド40pd上に形成された第3貫通ホール40ctは、第3パッド40pdの一部を露出させる。第4パッド50pd上に形成された第4貫通ホール50ctは、第4パッド50pdの一部を露出させる。図示した例示的な実施例において、第1、第2、第3及び第4貫通ホール20ct、30ct、40ct及び50ctは、第1、第2、第3及び第4パッド20pd、30pd、40pd及び50pdが形成された領域内でそれぞれ定義され得る。
図8A及び図8Bを参照すると、第1、第2、第3及び第4貫通ホール20ct、30ct、40ct、50ctが形成された第2絶縁層83上に第1、第2、第3及び第4バンプ電極20bp、30bp、40bp、50bpが形成される。第1バンプ電極20bpは、第1貫通ホール20ctが形成された領域と重畳するように形成され、第1バンプ電極20bpが第1貫通ホール20ctを介して第1パッド20pdに連結されてもよい。第2バンプ電極30bpは、第2貫通ホール30ctが形成された領域と重畳するように形成され、第2バンプ電極30bpが第2貫通ホール30ctを介して第2パッド30pdに連結されてもよい。第3バンプ電極40bpは、第3貫通ホール40ctが形成された領域と重畳するように形成され、第3バンプ電極40bpが第3貫通ホール40ctを介して第3パッド40pdに連結されてもよい。第4バンプ電極50bpは、第4貫通ホール50ctが形成された領域と重畳するように形成され、第4バンプ電極50bpは、第4貫通ホール50ctを介して第4パッド50pdに連結されてもよい。第1、第2、第3及び第4バンプ電極20bp、30bp、40bp及び50bpは、基板11上に導電層を蒸着し、この導電層をパターニングすることによって形成され得る。導電層は、例えば、Ni、Ag、Au、Pt、Ti、Al、Cr、Wi、TiW、Mo、Cu、TiCuなどの少なくとも一つを含んでもよい。
図1B乃至図1Dを参照すると、互いに離隔した第1、第2、第3及び第4連結電極20ce、30ce、40ce、50ceが発光スタック構造体上に形成される。第1、第2、第3及び第4連結電極20ce、30ce、40ce、50ceは、第1、第2、第3及び第4バンプ電極20bp、30bp、40bp、50bpにそれぞれ電気的に連結され、外部信号を各発光スタック20、30、40に伝送することができる。より具体的に、例示した実施例によると、第1連結電極20ceは、第1パッド20pdを介して第1上部コンタクト電極21nに連結された第1バンプ電極20bpに連結され、第1発光スタック20の第1導電型半導体層21に電気的に連結されてもよい。第2連結電極30ceは、第2パッド30pdに連結された第2バンプ電極30bpに連結され、第2発光スタック30の第1導電型半導体層31に電気的に連結されてもよい。第3連結電極40ceは、第3パッド40pdに連結された第3バンプ電極40bpに連結され、第3発光スタック40の第1導電型半導体層41に電気的に連結されてもよい。第4連結電極50ceは、第4パッド50pdに連結された第4バンプ電極50bpに連結され、第1、第2及び第3下部コンタクト電極25p、35p及び45pを介して発光スタック20、30及び40の第2導電型半導体層25、35及び45にそれぞれ電気的に連結されてもよい。
第1、第2、第3及び第4連結電極20ce、30ce、40ce及び50ceを形成する方法は特に制限されない。例えば、本開示の一実施例によると、発光スタック構造体上にシード層が伝導性表面として蒸着され、連結電極が形成される所望の位置にシード層が配置されるようにフォトリソグラフィなどを用いてシード層がパターニングされてもよい。一実施例によると、前記シード層は、約1000Å程度の厚さで蒸着されてもよいが、これに限定されるものではない。続いて、シード層は、Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Agなどの金属又はこれらの合金でめっきされてもよく、シード層は除去されてもよい。一部の例示的な実施例において、めっき金属の酸化を防止するか、または、少なくとも抑制するために、追加の金属がめっき金属(例えば、各連結電極)上に無電解ニッケル浸漬ゴールド(electroless nickel immersion gold;ENIG)などによって蒸着又はめっきされてもよい。一部の実施例において、シード層は、それぞれの連結電極に残っていてもよい。
本開示の一実施例によると、バンプ電極20bp、30bp、40bp、50bpが接触部20C、30C、40C、50Cで省略された場合、パッド20pd、30pd、40pd、50pdは、それぞれの連結電極20ce、30ce、40ce及び50ceに連結されてもよい。例えば、貫通ホール20ct、30ct、40ct、50ctが接触部20C、30C、40C、50Cのパッド20pd、30pd、40pd、50pdを部分的に露出させるように形成された後、シード層が伝導性表面として発光スタック構造体上に蒸着されてもよく、連結電極が形成される所望の位置にシード層が配置されるようにフォトリソグラフィなどを用いてシード層がパターニングされてもよい。この場合、シード層は、各パッド20pd、30pd、40pd、50pdの少なくとも一部と重畳してもよい。本開示の一実施例によると、前記シード層は、約1000Åの厚さで蒸着されてもよいが、これに限定されるものではない。その後、シード層は、Cu、Ni、Ti、Sb、Zn、Mo、Coなどの金属でめっきされてもよく、シード層は除去されてもよい。一部の例示的な実施例において、めっき金属の酸化を防止するか、または、少なくとも抑制するために、追加の金属がめっき金属(例えば、各連結電極)上にENIGなどによって蒸着又はめっきされてもよい。一部の実施例において、シード層は、それぞれの連結電極に残っていてもよい。
図示した例示的な実施例によると、それぞれの連結電極20ce、30ce、40ce及び50ceは、基板11から遠ざかるように実質的に長い形状を有してもよい。他の例示的な実施例において、連結電極20ce、30ce、40ceは、連結電極20ce、30ce、40ce、50ceの長い形状から応力を減少させるために2個以上の金属又は複数の異なる金属層を含んでもよい。しかし、本開示は、連結電極20ce、30ce、40ce、50ceの特定形状に限定されるものではなく、一部の実施例において、連結電極は多様な形状を有していてもよい。
図面に示したように、それぞれの連結電極20ce、30ce、40ce及び50ceは、発光スタック構造体と外部ライン又は電極との間の電気的連結を容易に行うために実質的に平坦な上部表面を有してもよい。各連結電極20ce、30ce、40ce、50ceは、発光スタック構造体の側面に形成された少なくとも一つの段差と重畳してもよい。このような方式で、連結電極の下部表面は、上部表面より大きい幅を有してもよく、連結電極20ce、30ce、40ce及び50ceと発光スタック構造体との間にさらに大きい接触面積を提供し、発光素子100が保護層90と共に多様な後続工程に耐えられる、より安定した構造を有する。この場合、外部に向かう連結電極20ce、30ce、40ce及び50ceの一側面の長さL及び発光素子100の中心に向かう他の表面の長さL’は互いに異なってもよい。例えば、連結電極の二つの対向面の間の長さの差は、3μm乃至16μmであってもよいが、これに限定されるものではない。
連結電極20ce、30ce、40ce、50ceの間に保護層90が配置される。保護層90は、研磨工程などによって連結電極20ce、30ce、40ce、50ceの上面と実質的に並行に形成されてもよい。一実施例によると、保護層90は、ブラックエポキシモールディングコンパウンド(EMC)を含んでもよいが、これに限定されるものではない。例えば、一部の実施例において、保護層90は、感光性を有するポリイミドドライフィルム(PID)を含んでもよい。このような方式で、保護層90は、後続プロセスの間に適用され得る外部の衝撃から発光構造体を保護するだけでなく、後続の転写段階の間の取り扱いを容易に行えるように発光素子100に十分な接触面積を提供することができる。また、保護層90は、発光素子100の側面への光漏れを防止し、隣接した発光素子100から放出される光の干渉を防止すること、または、少なくとも抑制することができる。
図10は、基板11上に配置された複数の発光素子100を例示的に示したものであって、各発光素子100を分離するために単一化工程が実施される。図11を参照すると、本開示の一実施例では、前記発光スタック構造体の間に各レーザービームが照射され、各発光スタック構造体を部分的に分離する分離経路を形成することができる。図12を参照すると、第1ボンディング層95は基板11に付着し、基板11は第1ボンディング層95に付着した状態で、それぞれの発光素子100を単一化するために、当技術分野において公知となっている多様な方法を用いて切断又は分断され得る。例えば、基板11は、その上に形成されたスクライビングラインを通じて基板11をダイシングして切断すること、又は、例えば、レーザー放射線プロセスの間に形成された分離経路に沿って機械的な力を加えること、によって基板11を分断させることができる。第1ボンディング層95はテープであってもよいが、後続工程で第1ボンディング層95が発光素子100を安定的に付着させながら発光素子100を分離できる限り、本開示はこれに限定されるものではない。第1ボンディング層95がレーザー放射線段階後に基板11上に付着することを既に説明したが、一部の例示的な実施例において、第1ボンディング層95はレーザー放射線段階前に基板11上に付着してもよい。
図14、図15、図16及び図17は、本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。本開示の一実施例に係る発光素子100は、当技術分野において知られている多様な方法で転写及びパッケージングされ得る。以下では、キャリア基板11cを用いて基板11上に第2接着層13を付着させ、発光素子100を転写することを例示的に説明するが、本開示が特定の転写方法に限定されるものではない。
図14を参照すると、本開示の一実施例によると、前記単一化された発光素子100は、第2接着層13を挟んでキャリア基板11c上に転写されて配置されてもよい。この場合、発光素子が発光スタック構造体から外側に突出する連結電極を含む場合、上述したように、不均一な構造により、後続工程、特に、転写工程で多様な問題が発生し得る。また、発光素子が適用される分野によって、約10,000μm未満、約4,000μm未満又は約2,500μm未満の表面積を有するマイクロ-LEDを含む場合、小さいフォームファクターによって発光素子の取り扱いがさらに難しくなり得る。しかし、各連結電極20ce、30ce、40ce、50ceの間に保護層90が配置された例示的な実施例に係る発光素子100の提供は、転写及びパッケージングなどの後続プロセスの間の発光素子100の取り扱いを容易にするだけでなく、外部衝撃から発光構造体を保護し、隣接した各発光素子100の間の光の干渉を防止することができる。
キャリア基板11cが発光素子100を第2接着層13に安定的に装着する限り、キャリア基板11cは特に制限されない。第2接着層13はテープであってもよいが、本開示は、第2接着層13が発光素子100をキャリア基板11cに安定的に付着させ、後続工程の間に発光素子100を分離できる限り、これに限定されるものではない。一部の実施例において、図13の発光素子100は、別途のキャリア基板11cに転写されなく、回路基板11pに直接転写されてもよい。この場合、図14に示したキャリア基板11cは基板11であってもよく、図14に示した第2接着層13は図13に示した第1ボンディング層であってもよい。
発光素子100は回路基板11p上に実装されてもよい。一実施例によると、回路基板11pは、互いに電気的に連結された上部回路電極11pa、下部回路電極11pc及び中間回路電極11pbを含んでもよい。各上部回路電極11paは、それぞれ第1、第2、第3及び第4連結電極20ce、30ce、40ce及び50ceのそれぞれに対応してもよい。例示的な実施例において、各上部回路電極11paはENIGによって表面処理され、高温で部分的に溶融されることによって発光素子100の各連結電極に対する電気的連結を容易に行うことができる。
例示した実施例によると、発光素子100は、好ましくは、ディスプレイ装置などの最終目標の装置に実装される回路基板11pの上部回路電極のピッチP(図16Bを参照)を考慮した上で、所望のピッチでキャリア基板11c上で互いに離隔し得る。
本開示の一実施例によると、発光素子100の第1、第2、第3及び第4連結電極20ce、30ce、40ce、50ceは、回路基板11pの上部回路電極11paに、例えば、異方性導電フィルム(ACF)接合によってそれぞれボンディングされてもよい。他のボンディング方法より低い温度で行われ得るACF接合を通じて発光素子100が回路基板にボンディングされるとき、発光素子100がボンディングの間に高温に晒されることを防止することができる。しかし、本開示は、特定の結合方法に限定されるものではない。例えば、一部の例示的な実施例において、各発光素子100は、異方性伝導性ペースト(ACP)、半田、ボールグリッドアレイ(BGA)、又はCu及びSnのうち少なくとも一つを含むマイクロバンプを用いて回路基板11pにボンディングされてもよい。この場合、連結電極20ce、30ce、40ce、50ceの上部表面と保護層90は、研磨工程などによって互いに実質的に並列であるため、発光素子100の異方性導電フィルムに対する接着性が増加し、回路基板11pにボンディングされるときに、さらに安定的な構造を形成することができる。
図15を参照すると、モールディング層91が各発光素子100の間に形成される。一実施例によると、モールディング層91は、発光素子100から放出された光の一部を透過させることができ、発光素子100によってユーザーに見える方向に外部光が反射されることを防止するために、外部光の一部を反射、回折及び/又は吸収されてもよい。モールディング層91は、発光素子100の少なくとも一部を覆い、水分及びストレスから発光素子を保護することができる。また、モールディング層91は、発光素子100上に形成された保護層90と共に、その構造を強化することによって発光パッケージにさらなる保護を提供する。
本開示の一実施例によると、モールディング層91が回路基板11pと向かい合う基板11の上面を覆うとき、モールディング層91は、少なくとも50%の光を透過させるために約100μm未満の厚さを有してもよい。例示的な実施例において、モールディング層91は、有機又は無機ポリマーを含んでもよい。一部の実施例において、モールディング層91は、シリカ又はアルミナなどの充填剤をさらに含んでもよい。例示的な実施例において、モールディング層91は、保護層90と同一の物質を含んでもよい。モールディング層91は、ラミネーション、めっき及び/又は印刷方法などの当技術分野において知られている多様な方法を通じて形成され得る。例えば、モールディング層91は、有機高分子シートが発光素子100上に配置され、真空で高温及び高圧が加えられる真空ラミネート工程によって形成され、発光パッケージの実質的に平らな上面を提供することによって光均一性を向上させることができる。
一部の実施例において、モールディング層91が形成される前に発光素子100から基板11が除去されてもよい。基板11がパターニングされたサファイア基板である場合、基板11と接触した第3発光スタック40の第1導電型半導体層41上に凹凸部が形成され、光効率を向上させることができる。他の例示的な実施例において、凹凸は、当業界に知られているように、基板11から分離された後、エッチング又はパターニングによって第3発光スタック40の第1導電型半導体層41上に形成されてもよい。
図16A及び図16Bを参照すると、回路基板11p上に配置された発光素子100は、所望の構成で切断されることによって発光パッケージ110として形成され得る。図16Bは、回路基板11p上に配置された4個の発光素子100(2x2)を含む。しかし、本開示は、発光パッケージ110に形成された特定の個数の発光素子に限定されるものではない。例えば、一部の実施例において、発光パッケージ110は、回路基板11p上に形成された一つ以上の発光素子100を含んでもよい。また、本開示は、発光パッケージ110内の一つ以上の発光素子100の特定の配置に限定されるものではなく、例えば、発光パッケージ110内の一つ以上の発光素子100はn × mの配置であってもよい。ここで、nとmは自然数である。一実施例によると、回路基板11pは、発光パッケージ110に含まれたそれぞれの発光素子100を独立的に駆動するためのスキャンライン及びデータラインを含んでもよい。
図17を参照すると、発光パッケージ110は、ディスプレイ装置などの最終装置のターゲット基板11b上に実装されてもよい。ターゲット基板11bは、発光パッケージ110の下部回路電極11pcにそれぞれ対応するターゲット電極11sを含んでもよい。本開示の一実施例に係る表示装置は複数の画素を含んでもよく、各発光素子100は各画素に対応して配置されてもよい。より具体的に、本開示の一実施例に係る発光素子100の各発光スタックは、一つのピクセルの各サブピクセルに対応してもよい。発光素子100は、垂直に積層された発光スタック20、30及び40を含むので、各サブピクセルに対して転写される素子の数は、従来の発光素子の数より実質的に減少し得る。また、連結電極の各対向面の長さが互いに異なるので、発光スタック構造体に連結電極を安定的に形成し、内部構造を強化することができる。また、一部の実施例に係る発光素子100は、各連結電極の間に保護層90を含むため、外部衝撃から発光素子100を保護することができる。
特定の例示的な実施例及び実装を本明細書で説明したが、他の実施例及び変更は、この説明から明らかになるだろう。よって、本開示は、このような実施例に限定されるものではなく、添付の特許請求の範囲のさらに広い範囲及び当業者にとって明らか且つ多様な変更及び等価の構成を含む。

Claims (20)

  1. 第1LEDサブユニット、
    前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び
    前記第2LEDサブユニット上に配置された第3LEDサブユニット、を含み、
    前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出するディスプレイ用発光素子。
  2. 前記第1、第2及び第3LEDサブユニットは、それぞれ赤色光、青色光及び緑色光を発する、請求項1に記載のディスプレイ用発光素子。
  3. 前記第1サブユニットは第1発光スタックを含み、
    前記第2サブユニットは第2発光スタックを含み、
    前記第3サブユニットは第3発光スタックを含み、
    前記第1、第2、及び第3発光スタックのそれぞれは、第1導電型半導体層、活性層及び第2導電型半導体層を含む、請求項1に記載のディスプレイ用発光素子。
  4. 前記第1乃至第3LEDサブユニットが配置された基板をさらに含み、
    前記第3LEDサブユニットが前記第1及び第2LEDサブユニットより前記基板のさらに近くに配置され、
    前記基板は、上面に凹凸を有する、請求項3に記載のディスプレイ用発光素子。
  5. 前記基板は、パターニングされたサファイア基板である、請求項4に記載のディスプレイ用発光素子。
  6. 前記第3LED積層の第1導電型半導体層は、前記基板の上面に接する、請求項4に記載のディスプレイ用発光素子。
  7. 前記第1LEDサブユニットと前記第2LEDサブユニットとの間に介在した第1ボンディング層、及び
    前記第2LEDサブユニットと前記第3LEDサブユニットとの間に介在した第2ボンディング層、をさらに含む、請求項1に記載のディスプレイ用発光素子。
  8. 前記第1、第2、及び第3LEDサブユニットのうち少なくとも一つと重畳し、これらのうち少なくとも一つに電気的に連結された第1連結電極をさらに含み、
    前記第1連結電極は、互いに対向する第1及び第2側面を有し、前記第1側面は第1長さを有し、前記第2側面は第2長さを有し、
    前記第1側面と前記第2側面の長さの差は、前記各LEDサブユニットのうち少なくとも一つの厚さより大きい、請求項7に記載のディスプレイ用発光素子。
  9. 前記第1乃至第3LEDサブユニットが配置された基板、及び
    前記第1連結電極の少なくとも一部を取り囲み、前記基板の側面を露出させる保護層をさらに含む、請求項8に記載のディスプレイ用発光素子。
  10. 前記第1側面は前記発光素子の外部に向かい、前記第2側面は前記発光素子の中心に向かい、前記第1側面の第1長さが前記第2側面の第2長さより長い、請求項8に記載のディスプレイ用発光素子。
  11. 前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含み、
    前記保護層は、前記第1LEDサブユニットの上面を覆う、請求項9に記載のディスプレイ用発光素子。
  12. 前記第1LEDサブユニットに電気的に連結された第2連結電極、
    前記第2LEDサブユニットに電気的に連結された第3連結電極、
    前記第3LEDサブユニットに電気的に連結された第4連結電極をさらに含み、
    前記第1連結電極は、前記第1、第2及び第3LEDサブユニットのそれぞれに電気的に連結された、請求項8に記載のディスプレイ用発光素子。
  13. 前記第1、第2、第3及び第4連結電極の下面は、それぞれの上面より大きい、請求項12に記載のディスプレイ用発光素子。
  14. 前記第1、第2、第3及び第4連結電極のうち少なくとも一つは、前記第1、第2、第3及び第4LEDサブユニットのそれぞれの側面と重畳する、請求項12に記載のディスプレイ用発光素子。
  15. 前記第1LEDサブユニットは、第1導電型半導体層、活性層、第2導電型半導体層、及び、前記第1導電型半導体層とオーミック接触する上部コンタクト電極、を含み、
    前記第1導電型半導体層は、リセス部分を含み、
    前記上部コンタクト電極は、前記第1導電型半導体層のリセス部分内に形成された、請求項1に記載のディスプレイ用発光素子。
  16. 回路基板、
    前記回路基板上に配置された発光素子、及び
    前記発光素子を覆うモールディング層を含み、
    前記発光素子は、
    第1LEDサブユニット、
    前記第1LEDサブユニット上に配置された第2LEDサブユニット、及び前記第2LEDサブユニット上に配置された第3LEDサブユニットを含み、
    前記第3LEDサブユニットは、前記第1LEDサブユニットより短波長の光を放出し、前記第2LEDサブユニットより長波長の光を放出する、発光パッケージ。
  17. 前記発光素子は、基板をさらに含み、
    前記第3LEDサブユニットが前記第1及び第2LEDサブユニットより前記基板のさらに近くに配置され、
    前記基板は、上面に凹凸を含む、請求項16に記載の発光パッケージ。
  18. 前記発光素子は、前記第1乃至第3LEDサブユニット上に配置された複数の連結電極、及び
    前記各連結電極の間に配置された保護層をさらに含み、
    前記保護層と前記モールディング層は、互いに異なる物質を含む、請求項16に記載の発光パッケージ。
  19. 前記第1LEDサブユニットは、第1導電型半導体層、活性層、第2導電型半導体層、及び前記第1導電型半導体層とオーミック接触する上部コンタクト電極を含み、
    前記第1導電型半導体層は、リセス部分を含み、
    前記上部コンタクト電極は、前記第1導電型半導体層のリセス部分内に形成された、請求項16に記載の発光パッケージ。
  20. 前記複数の連結電極のうち少なくとも一つは、互いに対向する第1及び第2側面を有し、前記第1側面は第1長さを有し、前記第2側面は第2長さを有し、
    前記第1長さと第2長さの差は、少なくとも3μmである、請求項18に記載の発光パッケージ。
JP2022517511A 2019-09-18 2020-09-16 ディスプレイ用発光素子及びそれを有する発光パッケージ Pending JP2022549605A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962902069P 2019-09-18 2019-09-18
US62/902,069 2019-09-18
US17/020,834 2020-09-15
US17/020,834 US11398462B2 (en) 2019-09-18 2020-09-15 Light emitting device for display and light emitting package having the same
PCT/KR2020/012452 WO2021054702A1 (ko) 2019-09-18 2020-09-16 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지

Publications (2)

Publication Number Publication Date
JP2022549605A true JP2022549605A (ja) 2022-11-28
JPWO2021054702A5 JPWO2021054702A5 (ja) 2023-09-26

Family

ID=74869827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022517511A Pending JP2022549605A (ja) 2019-09-18 2020-09-16 ディスプレイ用発光素子及びそれを有する発光パッケージ

Country Status (8)

Country Link
US (3) US11398462B2 (ja)
EP (1) EP4033530A4 (ja)
JP (1) JP2022549605A (ja)
KR (1) KR20220065757A (ja)
CN (2) CN213071131U (ja)
BR (1) BR112022005090A2 (ja)
MX (1) MX2022002988A (ja)
WO (1) WO2021054702A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
US11664355B2 (en) * 2019-12-02 2023-05-30 Seoul Semiconductor Co., Ltd. Display apparatus
KR20230061031A (ko) * 2021-10-28 2023-05-08 삼성전자주식회사 마이크로 발광 소자 및 이를 포함하는 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100579B1 (ko) 2005-01-06 2012-01-13 엘지이노텍 주식회사 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법
TWI244228B (en) 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
KR100765236B1 (ko) 2006-06-30 2007-10-09 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 제조방법 및 그것을채택하는 발광 다이오드 제조방법
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
US10283685B2 (en) 2014-09-26 2019-05-07 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
KR102263065B1 (ko) 2014-09-26 2021-06-10 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same

Also Published As

Publication number Publication date
EP4033530A1 (en) 2022-07-27
WO2021054702A1 (ko) 2021-03-25
US20210082887A1 (en) 2021-03-18
US20230387087A1 (en) 2023-11-30
US11769761B2 (en) 2023-09-26
CN114424342A (zh) 2022-04-29
KR20220065757A (ko) 2022-05-20
EP4033530A4 (en) 2023-10-25
CN213071131U (zh) 2021-04-27
US11398462B2 (en) 2022-07-26
US20220359474A1 (en) 2022-11-10
MX2022002988A (es) 2022-04-01
BR112022005090A2 (pt) 2022-09-06

Similar Documents

Publication Publication Date Title
US11817435B2 (en) Light emitting device for display and LED display apparatus having the same
CN213782016U (zh) 显示装置
JP2022549605A (ja) ディスプレイ用発光素子及びそれを有する発光パッケージ
CN211605176U (zh) 发光芯片
CN212934611U (zh) 显示装置
US11810944B2 (en) LED display apparatus
US20240088197A1 (en) Led chip and manufacturing method of the same
US11658275B2 (en) Light emitting device for display and LED display apparatus having the same
JP7481363B2 (ja) 表示装置
US20230378412A1 (en) Light emitting device for display and led display apparatus having the same
CN212907741U (zh) 发光元件及具有此的显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507