JP2022549605A - ディスプレイ用発光素子及びそれを有する発光パッケージ - Google Patents

ディスプレイ用発光素子及びそれを有する発光パッケージ Download PDF

Info

Publication number
JP2022549605A
JP2022549605A JP2022517511A JP2022517511A JP2022549605A JP 2022549605 A JP2022549605 A JP 2022549605A JP 2022517511 A JP2022517511 A JP 2022517511A JP 2022517511 A JP2022517511 A JP 2022517511A JP 2022549605 A JP2022549605 A JP 2022549605A
Authority
JP
Japan
Prior art keywords
light emitting
led
light
emitting device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022517511A
Other languages
English (en)
Other versions
JPWO2021054702A5 (ja
Inventor
ミン ジャン，ジョン
ヨン キム，チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022549605A publication Critical patent/JP2022549605A/ja
Publication of JPWO2021054702A5 publication Critical patent/JPWO2021054702A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一実施例に係るディスプレイ用発光素子は、第１ＬＥＤサブユニット、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニット、を含み、前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出する。【選択図】図１ａ

Description

本発明は、ディスプレイ用発光素子及び発光パッケージに関し、特に、複数のＬＥＤの積層構造を有するディスプレイ用発光素子及びそれを有する発光パッケージに関する。
発光ダイオードは、無機光源であって、ディスプレイ装置、車両用ランプ、一般照明などの多くの分野に多様に用いられている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所を有するので、既存の光源に迅速に取って代わっている。
一方、従来の発光ダイオードは、ディスプレイ装置でバックライト光源として主に使用されてきた。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。
ディスプレイ装置は、一般に、青色、緑色及び赤色の混合色を用いて多様な色相を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色及び赤色のサブピクセルを備えており、これらのサブピクセルの色相を通じて特定のピクセルの色相が定められ、これらのピクセルの組み合わせによってイメージが具現される。
ＬＥＤは、その材料によって多様な色相の光を放出できるため、青色、緑色及び赤色を放出する個別ＬＥＤチップを２次元平面上に配置することによってディスプレイ装置を提供することができる。しかし、各サブピクセルに一つのＬＥＤチップを配置する場合、ＬＥＤチップの個数が多くなり、実装工程に時間が多くかかる。
各サブピクセルを２次元平面上に配置されるため、青色、緑色及び赤色のサブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内に各サブピクセルを配置するためには、各ＬＥＤチップの面積を減少させなければならない。しかし、ＬＥＤチップの大きさの減少は、ＬＥＤチップの実装を難しくするおそれがあり、さらに、発光面積の減少をもたらす。
一方、多様な色相を表現するディスプレイ装置は、高品質の白色光を常に提供する必要がある。従来のテレビは、Ｄ６５の標準白色光を表現するために３：６：１のＲＧＢ混合比を使用している。すなわち、青色の光度に比べると、赤色の光度が相対的に高く、緑色の光度が相対的に最も高い。ところが、現在使用されるＬＥＤチップは、一般に、青色ＬＥＤの光度が他のＬＥＤに比べて相対的に非常に高いため、各ＬＥＤチップを用いたディスプレイ装置でＲＧＢ混合比を合わせにくいという問題を有する。
本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増加できるディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示が解決しようとする他の課題は、実装工程時間を短縮できるディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示が解決しようとする更に他の課題は、プロセスの歩留まりを向上可能なディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示が解決しようとする更に他の課題は、ＲＧＢ混合比を容易に制御できるディスプレイ用発光素子及びディスプレイ装置を提供することにある。
本開示の一実施例に係るディスプレイ用発光素子は、第１ＬＥＤサブユニット、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニット、を含み、前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出する。
本開示の一実施例に係る発光パッケージは、回路基板、前記回路基板上に配置された発光素子、及び前記発光素子を覆うモールディング層、を含み、前記発光素子は、第１ＬＥＤサブユニット、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニット、を含み、前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出する。
本開示の一実施例に係る発光素子を説明するための概略的な斜視図である。 図１Ａの発光素子の概略的な平面図である。 それぞれ図１ＢのＡ－Ａ’線及びＢ－Ｂ’線に沿って切り取った概略的な断面図である。 それぞれ図１ＢのＡ－Ａ’線及びＢ－Ｂ’線に沿って切り取った概略的な断面図である。 図１Ａの発光素子のＳＥＭイメージである。 本開示の一実施例に係る発光スタック構造体の概略的な断面図である。 例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図３Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。 例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図４Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。 例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図５Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。 例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図６Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。 例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図７Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。 例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。 例示的な実施例に係る図８Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。 例示的な実施例に係る図１Ａの発光素子の概略的な断面図である。 例示的な実施例に係る図１Ａの発光素子の製造工程を概略的に示した断面図である。 例示的な実施例に係る図１Ａの発光素子の製造工程を概略的に示した断面図である。 例示的な実施例に係る図１Ａの発光素子の製造工程を概略的に示した断面図である。 例示的な実施例に係る図１Ａの発光素子の製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。 本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。
以下、添付の各図面を参照して本開示の各実施例を詳細に説明する。次に紹介する各実施例は、本開示の属する技術分野の通常の技術者に本開示の思想を十分に伝達するために例として提供されるものである。よって、本開示は、以下で説明する各実施例に限定されるものではなく、他の形態に具体化することも可能である。また、各図面において、構成要素の幅、長さ、厚さなどは、便宜上、誇張して表現する場合がある。また、一つの構成要素が他の構成要素の「上部」又は「上」にあると記載された場合、各部分が他の部分の「直上部」又は「直上」にある場合だけでなく、各構成要素と他の構成要素との間に更に他の構成要素が介在した場合も含む。明細書全体にわたって同一の参照番号は、同一の構成要素を示す。
本開示の一実施例に係るディスプレイ用発光素子は、第１ＬＥＤサブユニット、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニット；を含み、前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出する。
一実施例において、前記第１、第２及び第３ＬＥＤサブユニットは、それぞれ赤色光、青色光及び緑色光を発することができる。
一方、前記第１サブユニットは第１発光スタックを含み、前記第２サブユニットは第２発光スタックを含み、前記第３サブユニットは第３発光スタックを含み、各発光スタックは、第１導電型半導体層、活性層及び第２導電型半導体層を含んでもよい。
また、前記ディスプレイ用発光素子は、前記第１乃至第３ＬＥＤサブユニットが配置された基板をさらに含んでもよく、前記第３ＬＥＤサブユニットが前記第１及び第２ＬＥＤサブユニットより前記基板の近くに配置され、前記基板は、上面に凹凸を有してもよい。
一実施例において、前記基板は、パターニングされたサファイア基板であってもよい。
一方、前記第３発光スタックの第１導電型半導体層は、前記基板の上面に接してもよい。
前記ディスプレイ用発光素子は、前記第１ＬＥＤサブユニットと前記第２ＬＥＤサブユニットとの間に介在した第１ボンディング層、及び前記第２ＬＥＤサブユニットと前記第３ＬＥＤサブユニットとの間に介在した第２ボンディング層、をさらに含んでもよい。
一方、前記ディスプレイ用発光素子は、前記第１、第２及び第３ＬＥＤサブユニットのうち少なくとも一つと重畳し、これらのうち少なくとも一つに電気的に連結された第１連結電極をさらに含んでもよく、前記第１連結電極は、互いに対向する第１及び第２側面を有し、前記第１側面は第１長さを有し、前記第２側面は第２長さを有し、前記第１側面と前記第２側面の長さの差は、前記各ＬＥＤサブユニットのうち少なくとも一つの厚さより大きくてもよい。
前記ディスプレイ用発光素子は、前記第１乃至第３ＬＥＤサブユニットが配置された基板及び前記第１連結電極の少なくとも一部を取り囲み、前記基板の側面を露出させる保護層をさらに含んでもよい。
前記第１側面は前記発光素子の外部に向かい、前記第２側面は前記発光素子の中心に向かい、前記第１側面の第１長さが前記第２側面の第２長さより長くてもよい。
また、前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含んでもよく、前記保護層は、前記第３ＬＥＤサブユニットの上面を覆うことができる。
前記ディスプレイ用発光素子は、前記第１ＬＥＤサブユニットに電気的に連結された第２連結電極、、前記第２ＬＥＤサブユニットに電気的に連結された第３連結電極、、及び前記第３ＬＥＤサブユニットに電気的に連結された第４連結電極、、をさらに含んでもよく、前記第１連結電極は、前記第１、第２及び第３ＬＥＤサブユニットのそれぞれに電気的に連結されてもよい。
一方、前記第１、第２、第３及び第４連結電極の下面は、それぞれの上面より大きくてもよい。
また、前記第１、第２、第３及び第４連結電極のうち少なくとも一つは、前記第１、第２及び第３ＬＥＤサブユニットのそれぞれの側面と重畳してもよい。
一方、前記第１ＬＥＤサブユニットは、第１導電型半導体層、活性層、第２導電型半導体層、及び前記第１導電型半導体層とオーミック接触する上部コンタクト電極を含んでもよく、前記第１導電型半導体層はリセス部分を含み、前記上部コンタクト電極は、前記第１導電型半導体層のリセス部分内に形成されてもよい。
本開示の一実施例に係る発光パッケージは、回路基板、、前記回路基板上に配置された発光素子、、及び前記発光素子を覆うモールディング層、を含んでもよく、前記発光素子は、第１ＬＥＤサブユニット、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニット、を含んでもよく、前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出することができる。
前記発光素子は、基板をさらに含んでもよく、前記第３ＬＥＤサブユニットが前記第１及び第２ＬＥＤサブユニットより前記基板のさらに近くに配置され、前記基板は、上面に凹凸を含んでもよい。
前記発光素子は、前記第１乃至第３ＬＥＤサブユニット上に配置された複数の連結電極、及び前記各連結電極の間に配置された保護層、をさらに含んでもよく、前記保護層と前記モールディング層は、互いに異なる物質を含んでもよい。
一方、前記第１ＬＥＤサブユニットは、第１導電型半導体層、活性層、第２導電型半導体層、及び前記第１導電型半導体層とオーミック接触する上部コンタクト電極を含んでもよく、前記第１導電型半導体層はリセス部分を含み、前記上部コンタクト電極は、前記第１導電型半導体層のリセス部分内に形成されてもよい。
前記複数の連結電極のうち少なくとも一つは、互いに対向する第１及び第２側面を有し、前記第１側面は第１長さを有し、前記第２側面は第２長さを有し、前記第１長さと第２長さの差は少なくとも３μｍであってもよい。
以下、図面を参照して本開示の各実施例に対して具体的に説明する。以下で、発光スタック構造体、発光素子、又は発光パッケージは、マイクロ－ＬＥＤを含んでもよく、これは、当技術分野で知られているように、発光面積が１００００μｍ２以下である。他の実施例において、マイクロ－ＬＥＤは、４０００μｍ２以下、さらに、２５００μｍ２以下の発光面積を有してもよい。
図１Ａは、本開示の一実施例に係る発光素子を説明するための概略的な斜視図で、図１Ｂは、図１Ａの発光素子の概略的な平面図で、図１Ｃ及び図１Ｄは、それぞれ図１ＢのＡ－Ａ’線及びＢ－Ｂ’線に沿って切り取った概略的な断面図で、図１Ｅは、図１Ａの発光素子のＳＥＭイメージである。
図１Ａ及び図１Ｂを参照すると、発光素子１００は、発光スタック構造体と、前記発光スタック構造体上に形成された第１連結電極２０ｃｅ、第２連結電極３０ｃｅ、第３連結電極４０ｃｅ、及び第４連結電極５０ｃｅと、前記各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅを取り囲む保護層９０とを含む。基板１１上に各発光素子１００のアレイが形成されてもよく、図１Ａに例示的に示した発光素子１００は、前記アレイから単一化されたものを示し、よって、発光素子と呼ぶことができる。各発光素子１００の形成及び単一化については後で詳細に説明する。いくつかの実施例において、発光スタック構造体を含む発光素子１００は、さらに加工されて、発光パッケージに形成されてもよく、これについても後で詳細に説明する。
図１Ａ及び図１Ｄを参照すると、例示した実施例に係る発光素子１００は、発光スタック構造体を含み、基板上に配置された第１ＬＥＤサブユニット、第２ＬＥＤサブユニット及び第３ＬＥＤサブユニットを含んでもよい。第１ＬＥＤサブユニットは第１発光スタック２０を含んでもよく、第２ＬＥＤサブユニットは第２発光スタック３０を含んでもよく、第３ＬＥＤサブユニットは第３発光スタック４０を含んでもよい。前記発光スタック構造体は、３個の発光スタック２０、３０、４０を示すが、本開示は、特定の個数の発光スタックに限定されるものではない。例えば、いくつかの実施例において、発光スタック構造体は、２個又はさらに多い数の発光スタックを含んでもよい。ここでは、発光素子１００が一実施例に係る３個の発光スタック２０、３０、４０を含む発光スタック構造体に対して説明する。
基板１１は、光を透過させるために光透過絶縁性物質を含んでもよい。しかし、いくつかの実施例において、基板１１は、特定波長の光のみを透過させるか、特定波長の光の一部のみを透過させるように半透明に形成されてもよく、又は部分的に透明に形成されてもよい。基板１１は、第３発光スタック４０をエピタキシャル成長できる成長基板、例えば、サファイア基板であってもよい。但し、基板１１は、サファイア基板に限定されるものではなく、他の多様な透明絶縁物質を含んでもよい。例えば、基板１１は、ガラス、石英、シリコン、有機ポリマー、又は有機－無機複合材料を含んでもよく、例えば、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ２Ｏ３）、又はシリコン基板であってもよい。また、基板１１は、上面に凹凸を含んでもよく、例えば、パターニングされたサファイア基板であってもよい。上面に凹凸を含むことによって、基板１１に接した第３発光スタック４０で生成された光の抽出効率を増加させることができる。基板１１の凹凸は、第１ＬＥＤ積層２０及び第２ＬＥＤ積層３０に比べて第３ＬＥＤ積層４０の光度を選択的に増加させるために採択され得る。
第１、第２及び第３発光スタック２０、３０、４０は、基板１１に向かって光を放出するように構成される。よって、第１発光スタック２０から放出された光は、第２及び第３発光スタック３０、４０を通過することができる。一実施例によると、第１、第２及び第３発光スタック２０、３０、４０は、互いに異なるピーク波長の光を放出することができる。一般に、基板１１から遠く離れた発光スタックが、基板１１に近い発光スタックに比べてさらに長波長の光を放出することによって光損失を減少させることができる。しかし、本開示は、第１、第２及び第３発光スタック２０、３０、４０の色混合比率を調節するためのものであって、第２ＬＥＤ積層３０が第３ＬＥＤ積層４０より短波長の光を放出することを技術的な特徴とする。これによって、第２ＬＥＤ積層３０の光度を減少させ、第３ＬＥＤ積層４０の光度を増加させることができ、その結果、第１、第２及び第３発光スタックから放出される光の光度比率を劇的に変更することができる。例えば、第１発光スタック２０は赤色光を放出し、第２発光スタック３０は青色光を放出し、第３発光スタック４０は緑色光を放出するように構成されてもよい。これによって、青色光の光度を相対的に減少させ、緑色光の光度を相対的に増加させることができ、その結果、赤色、緑色及び青色の光度比率を３：６：１に近づくように容易に調節することができる。さらに、第１、第２及び第３ＬＥＤ積層２０、３０、４０の発光面積は、約１００００μｍ２以下であってもよく、さらに、４０００μｍ２、なおさら、２５００μｍ２以下であってもよい。また、基板１１に近いほど発光面積がさらに大きくなり、緑色光を放出する第３ＬＥＤ積層４０を基板１１の最も近くに配置することによって緑色光の光度をさらに増加させることができる。
第１発光スタック２０は、第１導電型半導体層２１、活性層２３及び第２導電型半導体層２５を含む。一実施例によると、第１発光スタック２０は、例えば、ＡｌＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、及びＧａＰなどの赤色光を放出する半導体物質を含んでもよいが、これに限定されるものではない。
第１上部コンタクト電極２１ｎは、第１導電型半導体層２１上に配置され、第１導電型半導体層２１とのオーミック接触を形成することができる。第１下部コンタクト電極２５ｐは、第２導電型半導体層２５の下側に配置されてもよい。一実施例によると、第１導電型半導体層２１の一部はパターニングされてもよく、第１上部コンタクト電極２１ｎは、オーミック接触水準を増加させるために第１導電型半導体層２１のパターニングされた領域に配置されてもよい。第１上部コンタクト電極２１ｎは、単一層構造又は多重層構造を有してもよく、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ、又はこれらの合金、例えば、Ａｕ－Ｔｅ合金又はＡｕ－Ｇｅ合金を含んでもよいが、これに限定されるものではない。一実施例において、第１上部コンタクト電極２１ｎは、約１００ｎｍの厚さを有してもよく、基板１１に向かって下側方向への光放出効率を増加させるために高反射率を有する金属を含んでもよい。
第２発光スタック３０は、第１導電型半導体層３１、活性層３３、及び第２導電型半導体層３５を含む。一実施例によると、第２発光スタック３０は、ＧａＮ、ＩｎＧａＮ、ＺｎＳｅなどの青色光を放出する半導体物質を含んでもよいが、これに限定されるものではない。第２下部コンタクト電極３５ｐは、第２発光スタック３０の第２導電型半導体層３５の下側に配置される。
第３発光スタック４０は、第１導電型半導体層４１、活性層４３及び第２導電型半導体層４５を含む。一実施例によると、第３発光スタック４０は、ＧａＮ、ＩｎＧａＮ、ＧａＰ、ＡｌＧａＩｎＰ、ＡｌＧａＰなどの緑色光を放出する半導体物質を含んでもよい。第３下部コンタクト電極４５ｐは、第３発光スタック４０の第２導電型半導体層４５上に配置される。
一実施例によると、第１、第２及び第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１及び第２導電型半導体層２５、３５、４５のそれぞれは、単一層構造又は多重層構造を有してもよく、いくつかの実施例において、超格子層を含んでもよい。さらに、第１、第２及び第３発光スタック２０、３０、４０の各活性層２３、３３、４３は、単一量子井戸構造又は多重量子井戸構造を有してもよい。
第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐのそれぞれは、光を透過させる透明導電物質を含んでもよい。例えば、各下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、透明導電性酸化物（ＴＣＯ）、例えば、ＳｎＯ、ＩｎＯ２、ＺｎＯ、ＩＴＯ、ＩＴＺＯなどを含んでもよく、これに限定されるものではない。
第１接着層６１は、第１発光スタック２０と第２発光スタック３０との間に配置され、第２接着層６３は、第２発光スタック３０と第３発光スタック４０との間に配置される。第１及び第２接着層６１、６３は、光を透過させる非導電性物質を含んでもよい。例えば、第１及び第２接着層６１、６３は、光学的に透明な接着剤（ＯＣＡ）を含んでもよく、これは、エポキシ、ポリイミド、ＳＵ８、スピン－オン－ガラス（ＳＯＧ）、及びベンゾシクロブテン（ＢＣＢ）を含んでもよいが、これに限定されるものではない。
例示した実施例によると、第１絶縁層８１及び第２絶縁層８３は、第１、第２及び第３発光スタック２０、３０、４０の各側面の少なくとも一部の上に配置される。第１及び第２絶縁層８１、８３のうち少なくとも一つは、多様な有機又は無機絶縁物質、例えば、ポリイミド、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３などを含んでもよい。例えば、第１及び第２絶縁層８１、８３の少なくとも一つは、分布ブラッグ反射器（ＤＢＲ）を含んでもよい。他の例として、第１及び第２絶縁層８１、８３のうち少なくとも一つは、黒色有機ポリマーを含んでもよい。いくつかの実施例において、電気的にフローティングされた金属反射層が第１及び第２絶縁層８１、８３上に配置され、各発光スタック２０、３０、４０から放出された光を基板１１側に反射させることができる。いくつかの実施例において、第１及び第２絶縁層８１、８３のうち少なくとも一つは、単一層構造を有してもよく、又は、互いに異なる屈折率を有する二つ以上の絶縁層で形成された多重層構造を有してもよい。
一実施例によると、第１、第２及び第３発光スタック２０、３０及び４０のそれぞれは独立して駆動されてもよい。より具体的には、それぞれの発光スタックの第１及び第２導電型半導体層のうち一つに共通電圧が印加されてもよく、それぞれの発光スタックの第１及び第２導電型半導体層のうち他の一つに個別発光信号が印加されてもよい。例えば、本開示の一実施例によると、各発光スタックの第１導電型半導体層２１、３１、４１はｎ型であってもよく、第２導電型半導体層２５、３５、４５はｐ型であってもよい。この場合、第３発光スタック４０は、第１発光スタック２０及び第２発光スタック３０の反対に積層された順序を有してもよく、その結果、ｐ型半導体層４５が活性層４３の上部に配置され、製造工程が単純化され得る。以下、図示した実施例により、第１導電型及び第２導電型半導体層をそれぞれｎ型及びｐ型に変更して表現することができる。さらに、ｎ型とｐ型は互いに取り替えられてもよい。
各発光スタックのｐ型半導体層２５、３５、４５にそれぞれ連結された第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐのそれぞれは、第４接触部５０Ｃに連結されてもよい。第４接触部５０Ｃは、第４連結電極５０ｃｅと連結され、外部から共通電圧を受けることができる。一方、各発光スタックのｎ型半導体層２１、３１、４１は、第１接触部２０Ｃ、第２接触部３０Ｃ及び第３接触部４０Ｃにそれぞれ連結され、第１、第２及び第３連結電極２０ｃｅ、３０ｃｅ、４０ｃｅを介してそれぞれ対応する発光信号を受信することができる。このような方式で、第１、第２及び第３発光スタック２０、３０、４０のそれぞれは、共通ｐ型発光スタック構造体を有しながら独立に駆動することができる。
図示した実施例に係る発光素子１００は共通ｐ型構造を有するが、本開示はこれに限定されるものではない。例えば、一部の例示的な実施例において、それぞれの発光スタックの第１導電型半導体層２１、３１、４１はｐ型であってもよく、それぞれの発光スタックの第２導電型半導体層２５、３５、４５はｎ型であってもよく、共通ｎ型発光スタック構造を形成してもよい。また、一部の実施例において、各発光スタックの積層順序は、図面に示したものに制限されなく、多様に変形可能である。以下、本開示の一実施例に係る発光素子１００に対して共通ｐ型発光スタック構造を参照して説明する。
図示した実施例によると、第１接触部２０Ｃは、第１パッド２０ｐｄ、及び第１パッド２０ｐｄと電気的に連結された第１バンプ電極２０ｂｐを含む。第１パッド２０ｐｄは、第１発光スタック２０の第１上部コンタクト電極２１ｎ上に配置され、第１絶縁層８１を通じて定義された第１コンタクトホール２０ＣＨを介して第１上部コンタクト電極２１ｎに連結される。第１バンプ電極２０ｂｐの少なくとも一部は第１パッド２０ｐｄと重畳してもよく、第１バンプ電極２０ｂｐは、第１バンプ電極２０ｂｐと第１パッド２０ｐｄとの間の重畳領域で第２絶縁層８３を挟んで第１貫通ホール２０ｃｔを介して第１パッド２０ｐｄに連結される。このとき、第１パッド２０ｐｄと第１バンプ電極２０ｂｐは、互いに重なるように実質的に同一の形状を有してもよいが、これに限定されるものではない。
第２接触部３０Ｃは、第２パッド３０ｐｄ、及び第２パッド３０ｐｄと電気的に連結された第２バンプ電極３０ｂｐを含む。第２パッド３０ｐｄは、第２発光スタック３０の第１導電型半導体層３１上に配置され、第１絶縁層８１を通じて形成された第２コンタクトホール３０ＣＨを介して第１導電型半導体層３１に連結される。第２バンプ電極３０ｂｐの一部は第２パッド３０ｐｄと重畳してもよい。第２バンプ電極３０ｂｐは、第２バンプ電極３０ｂｐと第２パッド３０ｐｄとの間の重畳領域で第２絶縁層８３を挟んで第２貫通ホール３０ｃｔを介して第２パッド３０ｐｄと連結されてもよい。
第３接触部４０Ｃは、第３パッド４０ｐｄ、及び第３パッド４０ｐｄに電気的に連結された第３バンプ電極４０ｂｐを含む。第３パッド４０ｐｄは、第３発光スタック４０の第１導電型半導体層４１上に配置され、第１絶縁層８１を通じて定義された第３コンタクトホール４０ＣＨを介して第１導電型半導体層４１に連結される。第３バンプ電極４０ｂｐの一部は第３パッド４０ｐｄと重畳してもよい。第３バンプ電極４０ｂｐは、第３バンプ電極４０ｂｐと第３パッド４０ｐｄとの間の重畳領域で第２絶縁層８３を挟んで第３貫通ホール４０ｃｔを介して第３パッド４０ｐｄと連結されてもよい。
第４接触部５０Ｃは、第４パッド５０ｐｄ、及び第４パッド５０ｐｄと電気的に連結された第４バンプ電極５０ｂｐを含む。第４パッド５０ｐｄは、第１、第２及び第３発光スタック２０、３０、４０の第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐ上に定義された第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを介して第１、第２及び第３発光スタック２０、３０、４０の第２導電型半導体層２５、３５、４５に連結される。特に、第４パッド５０ｐｄは、第２サブコンタクトホール５０ＣＨｂを介して第１下部コンタクト電極２５ｐに連結され、第１サブコンタクトホール５０ＣＨａを介して第２及び第３下部コンタクト電極３５ｐ、４５ｐに連結される。このような方式で、第４パッド５０ｐｄは、単一の第１サブコンタクトホール５０ＣＨａを介して第２及び第３下部コンタクト電極３５ｐ、４５ｐに連結され得るので、発光素子１００の製造工程が単純化され、発光素子１００の各コンタクトホールによって占有される面積が減少し得る。第４バンプ電極５０ｂｐの少なくとも一部は第４パッド５０ｐｄと重畳してもよい。第４バンプ電極５０ｂｐは、第４バンプ電極５０ｂｐと第４パッド５０ｐｄとの間の重畳領域で第２絶縁層８３を挟んで第４貫通ホール５０ｃｔを介して第４パッド５０ｐｄと連結される。
本開示の概念は、各接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃのうち特定構造に制限される。例えば、一部の実施例において、バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ又は５０ｂｐは、少なくとも一つの接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃで省略されてもよい。この場合、接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃのパッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄは、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅに連結されてもよい。いくつかの実施例において、バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐは、各接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃのそれぞれで省略されてもよく、接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃの各パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄは各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅに直接接続されてもよい。
本開示の一実施例によると、第１、第２、第３及び第４接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃは多様な位置に形成され得る。例えば、発光素子１００が図面に示したように実質的に四角形である場合、第１、第２、第３及び第４接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃは四角形の各コーナ周囲に配置されてもよい。しかし、本開示はこれに限定されるものではなく、例示的な実施例において、発光素子１００は多様な形状に形成されてもよく、第１、第２、第３及び第４接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃは、発光装置の形状によって異なる場所に形成されてもよい。
第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄは、互いに離隔して絶縁されている。また、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐは、互いに離隔して絶縁されている。一実施例によると、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐのそれぞれは、第１、第２及び第３発光スタック２０、３０、４０の側面の少なくとも一部を覆うことができる。これを通じて、第１、第２及び第３発光スタック２０、３０及び４０から発生した熱を容易に発散させることができる。
図示した実施例によると、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、基板１１から突出した実質的に長い形状を有してもよい。連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はこれらの合金などの金属を含んでもよいが、これに制限されない。例えば、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅのそれぞれは、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、及び５０ｃｅの長い形状からの応力を減少させるために、二つ以上の金属又は複数の異なる金属層を含んでもよい。他の実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕを含む場合、Ｃｕの酸化を抑制するために追加の金属が蒸着又はめっきされてもよい。一部の実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕ／Ｎｉ／Ｓｎを含む場合、Ｃｕは、Ｓｎが発光スタック構造に浸透することを防止することができる。一部の実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、めっき過程で金属層を形成するためのシード層を含んでもよく、これについては後で説明する。
図面に示したように、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは実質的に平坦な上部表面を有してもよく、後述する外部ライン又は電極と発光スタック構造物との間の電気的な連結を容易に行うことができる。本開示の一実施例によると、発光素子１００の表面積が、当業界に知られているように、約１０，０００μｍ２未満、又は他の実施例において約４，０００μｍ２又は２，５００μｍ２未満であるマイクロＬＥＤを含む場合、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、図面に示したように、第１、第２及び第３発光スタック２０、３０、４０のうち少なくとも一つの一部と重畳してもよい。より具体的には、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光スタック構造物の側面に形成された少なくとも一つの段差と重畳してもよい。このように、連結電極の下面の面積が上面の面積より大きいので、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅと発光スタック構造との間にさらに大きい接触面積が形成され得る。これによって、発光スタック構造体上に連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅがより安定的に形成され得る。例えば、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの外部に向かう一側面の長さＬ１、Ｌ２、Ｌ３及びＬ４は、発光素子１００の中心に向かう一側面の長さＬ１’、Ｌ２’、Ｌ３’、Ｌ４’と異なってもよい。より具体的には、外部に向かう連結電極の一側面の長さは、発光素子１００の中心に向かう他の側面の長さより長くてもよい。例えば、二つの対向表面の長さＬと長さＬ’との差は、発光スタック２０、３０及び４０のうち一つの厚さ（又は高さ）より大きくてもよい。このような方式で、発光素子１００の構造は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと発光スタック構造体との間のさらに大きい接触面積によって強化され得る。また、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、発光スタック構造体の側面に形成された少なくとも一つの段差と重畳することができるため、発光スタック構造体で発生した熱が外部にさらに効率的に発散され得る。
例示的な実施例によると、外部に向かう連結電極の一側面の長さＬ１、Ｌ２、Ｌ３又はＬ４と発光素子１００の中心に向かう他の側面の長さＬ１’、Ｌ２’、Ｌ３’及びＬ４’との差は約３μｍであってもよい。この場合、発光スタック構造体は薄く形成されてもよい。特に、第１発光スタック２０は約１μｍの厚さを有してもよく、第２発光スタック３０は約０．７μｍの厚さを有してもよく、第３発光スタック４０は約０．７μｍの厚さを有してもよく、第１及び第２接着層はそれぞれ約０．２μｍ乃至約０．３μｍの厚さを有してもよいが、これに制限されない。他の実施例によると、連結電極の外部に向かう一側面の長さＬ１、Ｌ２、Ｌ３又はＬ４と発光素子１００の中心に向かう他の側面の長さＬ１’、Ｌ２’、Ｌ３’、Ｌ４’との差は約１０μｍ乃至１６μｍであってもよい。この場合、発光スタック構造は、相対的に厚く、より安定的な構造を有するように形成され得る。特に、第１発光スタック２０は約４μｍ乃至約５μｍの厚さを有してもよく、第２発光スタック３０は約３μｍの厚さを有してもよく、第３発光スタック４０は約３μｍの厚さを有してもよく、第１及び第２接着層の厚さはそれぞれ約３μｍであってもよいが、これに限定されるものではない。更に他の例示的な実施例によると、連結電極の外部に向かう一側面の長さＬ１、Ｌ２、Ｌ３又はＬ４と発光素子１００の中心に向かう他の側面の長さＬ１’、Ｌ２’、Ｌ３’及びＬ４’との差は、最長側面長さの約２５％であってもよい。しかし、本開示の概念は、連結電極の対向表面の間の長さの特定差に限定されるものではなく、連結電極の対向表面の間の長さの差は変更されてもよい。
一部の例示的な実施例において、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのうち少なくとも一つは、各発光スタック２０、３０及び４０のそれぞれの側面と重畳してもよく、その結果、発光スタック２０、３０、４０は、内部で発生した熱を外部に効率的に発散させる。また、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅが金属などの反射性物質を含む場合、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、少なくとも一つ以上の発光スタック２０、３０、４０から放出された光を反射させることができ、その結果、光効率を改善することができる。
一般に、製造する間、複数の発光素子のアレイが基板上に形成される。基板は、スクライブラインに沿って切断され、それぞれの発光素子を個別化（分離）し、発光素子は、パッケージングなどの発光素子のさらなる加工のために多様な転写技術を用いて他の基板又はテープに転写されてもよい。この場合、発光素子が発光構造から外側に突出した金属バンプ又は柱などの連結電極を含む場合、前記各連結電極を外部に露出させる発光素子の構造に起因して、後続工程の間、例えば、転写段階で多様な問題が発生し得る。また、発光素子が適用される分野によって、約１０，０００μｍ２未満、約４，０００μｍ２未満又は約２，５００μｍ２未満の表面積を有するマイクロ－ＬＥＤを含む場合、発光素子の取り扱いは、小さいフォームファクターによってさらに難しくなり得る。
例えば、連結電極が棒のような実質的に長い形状を有する場合、従来の真空方法を用いて発光素子を転写することは、発光素子が連結電極の突出構造によって十分な吸引面積を有していないこともあるため、難しくなる。また、露出した連結電極は、連結電極が製造装置と接触するときのような後続工程の間、多様な応力によって直接影響を受ける場合があり、これは、発光素子の構造を損傷させ得る。他の例として、発光素子の上部表面（例えば、基板と対向する表面）上に接着テープを付着させることによって発光素子が転写されるとき、発光素子と接着テープとの間の接触面積が連結電極の上部表面によって制限される可能性がある。この場合、接着テープが発光素子（例えば、基板）の下部表面に付着するときと反対に、発光素子の接着テープに対する接着力が弱くなるおそれがあり、転写する間、発光素子が接着テープから好ましくない形で分離され得る。他の例として、従来のピックアンドプレース（ｐｉｃｋ－ａｎｄ－ｐｌａｃｅ）方法を用いて発光素子を転写するとき、連結ピンの間に配置された発光素子の一部に吐出ピンが直接接触し、発光構造物の上部構造が損傷し得る。特に、吐出ピンは、発光素子の中心に衝突するおそれがあり、発光素子の上部発光スタックに物理的損傷を与える可能性がある。吐出ピンによる発光素子に対するこのような衝撃が図１Ｅに示されているが、発光素子１００の中心が吐出ピンによって圧入される。
本開示の一実施例によると、前記保護層９０は、前記発光スタック構造体上に形成されてもよい。より具体的に、図１Ａに示したように、保護層９０は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの間に形成され、発光スタック構造体の少なくとも側面を覆うことができる。図示した実施例によると、保護層９０は、基板１１、第１及び第２絶縁層８１、８３及び第３発光スタック４０の側面を露出させることができる。保護層９０は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの上面と実質的に並行に形成されてもよく、エポキシモールディングコンパウンド（ＥＭＣ）を含んでもよい。これは、黒色、白色又は透明のように多様な色相で形成され得るが、本開示はこれに限定されるものではない。例えば、一部の実施例において、保護層９０は、ポリイミド（ＰＩＤ）を含んでもよく、この場合、ＰＩＤは、発光スタック構造体に適用されるとき、平坦度を増加させるために液体型でないドライフィルムとして提供されてもよい。一部の実施例において、保護層９０は、感光性を有する物質を含んでもよい。このような方式で、保護層９０は、後続プロセスの間に印加され得る外部衝撃から発光構造体を保護するだけでなく、後続の転写段階の間の取り扱いを容易に行えるように発光素子１００に十分な接触面積を提供することができる。また、保護層９０は、発光素子１００の側面への光漏れを防止し、隣接した発光素子１００から放出される光の干渉を防止すること、または、少なくとも抑制することができる。
図２は、本開示の一実施例に係る発光スタック構造体の概略的な断面図である。図示した実施例に係る発光スタック構造体は、上述した発光素子１００に含まれたものと実質的に同一であるので、重複を避けるために、実質的に同一の発光スタック構造体を形成する構成に対する説明は省略する。
図２を参照すると、本開示の一実施例に係る第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、共通電圧Ｓｃが印加される共通ラインに連結されてもよい。発光信号線ＳＲ、ＳＧ、ＳＢは、第１、第２及び第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１にそれぞれ連結されてもよい。発光信号線は、第１上部コンタクト電極２１ｎを介して第１発光スタック２０の第１導電型半導体層２１に連結される。図示した例示的な実施例において、共通電圧Ｓｃは、共通ラインを介して第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐに印加され、発光信号は、それぞれ発光信号線を介して第１、第２及び第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１に印加される。このような方式で、第１、第２及び第３発光スタック２０、３０及び４０は、選択的に光を放出するように個別に制御され得る。
図２は、ｐ共通構造を有する発光スタック構造体を示すが、本開示はこれに限定されるものではない。例えば、一部の例示的な実施例において、共通電圧Ｓｃは、第１、第２及び第３発光スタック２０、３０、４０の第１導電型（又はｎ型）半導体層２１、３１及び４１に印加されてもよく、発光信号は、第１、第２及び第３発光スタック２０、３０及び４０の第２導電型（又はｐ型）半導体層２５、３５及び４５に印加されてもよい。
本開示の一実施例に係る発光スタック構造体は、各発光スタック２０、３０、４０の動作状態によって多様な色相の光を表示できる一方、従来の発光素子は、単一色相の光を放出する多数の発光セルの組み合わせで多様な色相を表示することができる。より具体的に、従来の発光素子は、一般に、フルカラーディスプレイを実現するために２次元平面に沿って互いに離隔した異なる色の光、例えば、赤色、緑色及び青色をそれぞれ放出する発光セルを含む。このように、従来の発光セルによって比較的大きな面積が占有され得る。しかし、本開示の一実施例に係る発光スタック構造体は、複数の発光スタック２０、３０、４０を積層することによって互いに異なる色相の光を放出することができ、従来の発光装置より小さい面積を通じて高い水準の集積を提供し、フルカラーを実現することができる。
また、各発光素子１００が表示装置を製造するために他の基板に実装される場合、例えば、実装される各素子の個数が従来の発光素子に比べて大きく減少し得る。このように、特に、一つのディスプレイ装置に数十万個又は数百万個のピクセルが形成されるとき、発光素子１００を使用するディスプレイ装置の製造が実質的に単純化され得る。
例示的な実施例によると、発光スタック構造体は、それから放出される光の純度及び効率を改善させるために多様な追加の構成要素をさらに含んでもよい。例えば、一部の例示的な実施例において、各発光スタックの間に波長通過フィルターが配置されてもよい。一部の実施例において、各発光スタックの間の光の明るさのバランスをとるために、少なくとも一つの発光スタックの発光表面上に凹凸部が形成されてもよい。例えば、ＲＧＢの光度混合比を３：６：１に近づけるために緑色光の光度を増加させる必要があり、このために、上述したように、基板１１の表面に凹凸を形成してもよい。
以下、本開示の一実施例に係る発光素子１００の形成方法を図面を参照して説明する。
図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａは、例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ及び図８Ｂは、例示的な実施例に係る図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａに示した対応平面図のＡ－Ａ’線に沿った断面図である。図９は、例示的な実施例に係る図１Ａの発光素子の概略的な断面図である。図１０、図１１、図１２及び図１３は、例示的な実施例に係る図１Ａの発光素子の製造工程を概略的に示した断面図である。
再び図２を参照すると、第３発光スタック４０の第１導電型半導体層４１、第３活性層４３及び第２導電型半導体層４５は、例えば、金属有機化学気相蒸着（ＭＯＣＶＤ）方法又は分子線エピタキシー（ＭＢＥ）方法によって基板１１上に順次成長され得る。基板１１は、上面に凹凸パターンを含んでもよく、例えば、パターニングされたサファイア基板であってもよい。第３下部コンタクト電極４５ｐは、例えば、物理気相蒸着法又は化学気相蒸着法によって第３ｐ型半導体層４５上に形成されてもよく、ＳｎＯ、ＩｎＯ２、ＺｎＯ、ＩＴＯ、ＩＴＺＯなどの透明伝導性酸化物（ＴＣＯ）を含んでもよい。本開示の一実施例に係る第３発光スタック４０が緑色を発光する場合、基板１１は、Ａｌ２Ｏ３（例：サファイア基板）を含み、第３下部コンタクト電極４５ｐは、酸化スズなどの透明伝導性酸化物（ＴＣＯ）を含んでもよい。第１及び第２発光スタック２０、３０は、仮基板上にそれぞれ第１導電型半導体層、活性層及び第２導電型半導体層を順次成長させることによって類似する形に形成され得る。透明導電性酸化物（ＴＣＯ）を含む下部コンタクト電極は、例えば、物理気相蒸着法又は化学気相蒸着法などによって第２導電型半導体層上にそれぞれ形成されてもよい。そして、第１及び第２発光スタック２０、３０は、第１接着層６１を挟んで互いに結合され、第１及び第２発光スタック２０、３０の各仮基板のうち少なくとも一つをレーザーリフトオフ工程、化学工程、機械的工程などによって除去することができる。そして、第１及び第２発光スタック２０、３０は、第２接着層６３を挟んで第３発光スタック４０と結合することができ、第１及び第２発光スタック２０、３０の残りの仮基板がレーザーリフトオフ工程、化学工程、機械的工程などによって除去されてもよい。
図３Ａ及び図３Ｂを参照すると、第１、第２及び第３発光スタック２０、３０、４０のそれぞれの多様な部分は、エッチング工程などを通じてパターニングされ、第１導電型半導体層２１、第１下部コンタクト電極２５ｐ、第１導電型半導体層３１、第２下部コンタクト電極３５ｐ、第３下部コンタクト電極４５ｐ、及び第１導電型半導体層４１の各部分を露出させることができる。図示した実施例によると、第１発光スタック２０は、各発光スタック２０、３０、４０のうち最も小さい面積を有する。一方、第３発光スタック４０は、各発光スタック２０、３０、４０のうち最も大きい面積を有することができ、その結果、第３発光スタック４０の光度を相対的に増加させることができる。しかし、本開示の概念が発光スタック２０、３０及び４０の相対的な大きさに特に限定されるものではない。
図４Ａ及び図４Ｂを参照すると、第１発光スタック２０の第１導電型半導体層２１の上面の一部は、第１上部コンタクト電極２１ｎを形成するために湿式エッチングを通じてパターニングされてもよい。上述したように、第１上部コンタクト電極２１ｎは、第１導電型半導体層２１のパターニングされた領域に約１００ｎｍの厚さで形成され、例えば、それらの間のオーミック接触を向上させることができる。
図５Ａ及び図５Ｂを参照すると、第１絶縁層８１は、発光スタック２０、３０、４０を覆うように形成されてもよく、第１絶縁層８１の一部は、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ及び５０ＣＨを形成するために除去されてもよい。第１コンタクトホール２０ＣＨは、第１ｎ型コンタクト電極２１ｎ上に定義され、第１ｎ型コンタクト電極２１ｎの一部を露出させる。
第２コンタクトホール３０ＣＨは、第２発光スタック３０の第１導電型半導体層３１の一部を露出させることができる。第３コンタクトホール４０ＣＨは、第３発光の第１導電型半導体層４１の一部を露出させることができる。第４コンタクトホール５０ＣＨは、第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐの一部を露出させることができる。第４コンタクトホール５０ＣＨは、第１下部コンタクト電極２５ｐの一部を露出させる第１サブコンタクトホール５０ＣＨａと、第２及び第３下部コンタクト電極３５ｐ、４５ｐを露出させる第２サブコンタクトホール５０ＣＨｂとを含んでもよい。しかし、一部の実施例において、単一の第１サブコンタクトホール５０ＣＨａが第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐのそれぞれを露出させることができる。
図６Ａ及び図６Ｂを参照すると、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ、５０ＣＨを有するように形成された第１絶縁層８１上に形成される。第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、例えば、実質的に基板１１の全面上に導電層を形成し、フォトリソグラフィ工程を用いて導電層をパターニングすることによって形成され得る。
第１パッド２０ｐｄは、第１コンタクトホール２０ＣＨが形成された領域と重畳するように形成され、第１パッド２０ｐｄは、第１コンタクトホール２０ＣＨを介して第１発光スタック２０の第１上部コンタクト電極２１ｎに連結されてもよい。第２パッド３０ｐｄは、第２コンタクトホール３０ＣＨが形成された領域と重畳するように形成され、第２パッド３０ｐｄは、第２コンタクトホール３０ＣＨを介して第２発光スタック３０の第１導電型半導体層３１に連結されてもよい。第３パッド４０ｐｄは、第３コンタクトホール４０ＣＨが形成された領域と重畳するように形成され、第３パッド４０ｐｄは、第３コンタクトホール４０ＣＨを介して第３発光スタック４０の第１導電型半導体層４１に連結されてもよい。第４パッド５０ｐｄは、第４コンタクトホール５０ＣＨが形成された領域、特に、第１及び第２サブコンタクトホール５０ＣＨａ、５０ＣＨｂが形成された領域と重畳するように形成され、第４パッド５０ｐｄが下部コンタクト電極２５ｐ、３５ｐ、４５ｐと連結されてもよい。具体的に、第４パッド５０ｐｄは、第１及び第２サブコンタクトホール５０ＣＨａ、５０ＣＨｂを介して第１、第２及び第３発光スタック２０、３０、４０の下部コンタクト電極２５ｐ、３５ｐ、４５ｐに連結される。
図７Ａ及び図７Ｂを参照すると、第２絶縁層８３は、第１絶縁層８１上に形成されてもよい。第２絶縁層８３は、シリコン酸化物及び／又はシリコン窒化物を含んでもよい。しかし、本開示はこれに限定されるものではなく、一部の実施例において、第１及び第２絶縁層８１、８３は無機物質を含んでもよい。続いて、第２絶縁層８３はパターニングされ、その内部に第１、第２、第３及び第４貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔを形成する。
第１パッド２０ｐｄ上に形成された第１貫通ホール２０ｃｔは、第１パッド２０ｐｄの一部を露出させる。第２パッド３０ｐｄ上に形成された第２貫通ホール３０ｃｔは、第２パッド３０ｐｄの一部を露出させる。第３パッド４０ｐｄ上に形成された第３貫通ホール４０ｃｔは、第３パッド４０ｐｄの一部を露出させる。第４パッド５０ｐｄ上に形成された第４貫通ホール５０ｃｔは、第４パッド５０ｐｄの一部を露出させる。図示した例示的な実施例において、第１、第２、第３及び第４貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔは、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄが形成された領域内でそれぞれ定義され得る。
図８Ａ及び図８Ｂを参照すると、第１、第２、第３及び第４貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ、５０ｃｔが形成された第２絶縁層８３上に第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐが形成される。第１バンプ電極２０ｂｐは、第１貫通ホール２０ｃｔが形成された領域と重畳するように形成され、第１バンプ電極２０ｂｐが第１貫通ホール２０ｃｔを介して第１パッド２０ｐｄに連結されてもよい。第２バンプ電極３０ｂｐは、第２貫通ホール３０ｃｔが形成された領域と重畳するように形成され、第２バンプ電極３０ｂｐが第２貫通ホール３０ｃｔを介して第２パッド３０ｐｄに連結されてもよい。第３バンプ電極４０ｂｐは、第３貫通ホール４０ｃｔが形成された領域と重畳するように形成され、第３バンプ電極４０ｂｐが第３貫通ホール４０ｃｔを介して第３パッド４０ｐｄに連結されてもよい。第４バンプ電極５０ｂｐは、第４貫通ホール５０ｃｔが形成された領域と重畳するように形成され、第４バンプ電極５０ｂｐは、第４貫通ホール５０ｃｔを介して第４パッド５０ｐｄに連結されてもよい。第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、基板１１上に導電層を蒸着し、この導電層をパターニングすることによって形成され得る。導電層は、例えば、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗｉ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕなどの少なくとも一つを含んでもよい。
図１Ｂ乃至図１Ｄを参照すると、互いに離隔した第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅが発光スタック構造体上に形成される。第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐにそれぞれ電気的に連結され、外部信号を各発光スタック２０、３０、４０に伝送することができる。より具体的に、例示した実施例によると、第１連結電極２０ｃｅは、第１パッド２０ｐｄを介して第１上部コンタクト電極２１ｎに連結された第１バンプ電極２０ｂｐに連結され、第１発光スタック２０の第１導電型半導体層２１に電気的に連結されてもよい。第２連結電極３０ｃｅは、第２パッド３０ｐｄに連結された第２バンプ電極３０ｂｐに連結され、第２発光スタック３０の第１導電型半導体層３１に電気的に連結されてもよい。第３連結電極４０ｃｅは、第３パッド４０ｐｄに連結された第３バンプ電極４０ｂｐに連結され、第３発光スタック４０の第１導電型半導体層４１に電気的に連結されてもよい。第４連結電極５０ｃｅは、第４パッド５０ｐｄに連結された第４バンプ電極５０ｂｐに連結され、第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐを介して発光スタック２０、３０及び４０の第２導電型半導体層２５、３５及び４５にそれぞれ電気的に連結されてもよい。
第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅを形成する方法は特に制限されない。例えば、本開示の一実施例によると、発光スタック構造体上にシード層が伝導性表面として蒸着され、連結電極が形成される所望の位置にシード層が配置されるようにフォトリソグラフィなどを用いてシード層がパターニングされてもよい。一実施例によると、前記シード層は、約１０００Å程度の厚さで蒸着されてもよいが、これに限定されるものではない。続いて、シード層は、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇなどの金属又はこれらの合金でめっきされてもよく、シード層は除去されてもよい。一部の例示的な実施例において、めっき金属の酸化を防止するか、または、少なくとも抑制するために、追加の金属がめっき金属（例えば、各連結電極）上に無電解ニッケル浸漬ゴールド（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；ＥＮＩＧ）などによって蒸着又はめっきされてもよい。一部の実施例において、シード層は、それぞれの連結電極に残っていてもよい。
本開示の一実施例によると、バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐが接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃで省略された場合、パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄは、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅに連結されてもよい。例えば、貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ、５０ｃｔが接触部２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃのパッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄを部分的に露出させるように形成された後、シード層が伝導性表面として発光スタック構造体上に蒸着されてもよく、連結電極が形成される所望の位置にシード層が配置されるようにフォトリソグラフィなどを用いてシード層がパターニングされてもよい。この場合、シード層は、各パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄの少なくとも一部と重畳してもよい。本開示の一実施例によると、前記シード層は、約１０００Åの厚さで蒸着されてもよいが、これに限定されるものではない。その後、シード層は、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏなどの金属でめっきされてもよく、シード層は除去されてもよい。一部の例示的な実施例において、めっき金属の酸化を防止するか、または、少なくとも抑制するために、追加の金属がめっき金属（例えば、各連結電極）上にＥＮＩＧなどによって蒸着又はめっきされてもよい。一部の実施例において、シード層は、それぞれの連結電極に残っていてもよい。
図示した例示的な実施例によると、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、基板１１から遠ざかるように実質的に長い形状を有してもよい。他の例示的な実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅは、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの長い形状から応力を減少させるために２個以上の金属又は複数の異なる金属層を含んでもよい。しかし、本開示は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの特定形状に限定されるものではなく、一部の実施例において、連結電極は多様な形状を有していてもよい。
図面に示したように、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光スタック構造体と外部ライン又は電極との間の電気的連結を容易に行うために実質的に平坦な上部表面を有してもよい。各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、発光スタック構造体の側面に形成された少なくとも一つの段差と重畳してもよい。このような方式で、連結電極の下部表面は、上部表面より大きい幅を有してもよく、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと発光スタック構造体との間にさらに大きい接触面積を提供し、発光素子１００が保護層９０と共に多様な後続工程に耐えられる、より安定した構造を有する。この場合、外部に向かう連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの一側面の長さＬ及び発光素子１００の中心に向かう他の表面の長さＬ’は互いに異なってもよい。例えば、連結電極の二つの対向面の間の長さの差は、３μｍ乃至１６μｍであってもよいが、これに限定されるものではない。
連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの間に保護層９０が配置される。保護層９０は、研磨工程などによって連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの上面と実質的に並行に形成されてもよい。一実施例によると、保護層９０は、ブラックエポキシモールディングコンパウンド（ＥＭＣ）を含んでもよいが、これに限定されるものではない。例えば、一部の実施例において、保護層９０は、感光性を有するポリイミドドライフィルム（ＰＩＤ）を含んでもよい。このような方式で、保護層９０は、後続プロセスの間に適用され得る外部の衝撃から発光構造体を保護するだけでなく、後続の転写段階の間の取り扱いを容易に行えるように発光素子１００に十分な接触面積を提供することができる。また、保護層９０は、発光素子１００の側面への光漏れを防止し、隣接した発光素子１００から放出される光の干渉を防止すること、または、少なくとも抑制することができる。
図１０は、基板１１上に配置された複数の発光素子１００を例示的に示したものであって、各発光素子１００を分離するために単一化工程が実施される。図１１を参照すると、本開示の一実施例では、前記発光スタック構造体の間に各レーザービームが照射され、各発光スタック構造体を部分的に分離する分離経路を形成することができる。図１２を参照すると、第１ボンディング層９５は基板１１に付着し、基板１１は第１ボンディング層９５に付着した状態で、それぞれの発光素子１００を単一化するために、当技術分野において公知となっている多様な方法を用いて切断又は分断され得る。例えば、基板１１は、その上に形成されたスクライビングラインを通じて基板１１をダイシングして切断すること、又は、例えば、レーザー放射線プロセスの間に形成された分離経路に沿って機械的な力を加えること、によって基板１１を分断させることができる。第１ボンディング層９５はテープであってもよいが、後続工程で第１ボンディング層９５が発光素子１００を安定的に付着させながら発光素子１００を分離できる限り、本開示はこれに限定されるものではない。第１ボンディング層９５がレーザー放射線段階後に基板１１上に付着することを既に説明したが、一部の例示的な実施例において、第１ボンディング層９５はレーザー放射線段階前に基板１１上に付着してもよい。
図１４、図１５、図１６及び図１７は、本開示の一実施例に係る発光パッケージ製造工程を概略的に示した断面図である。本開示の一実施例に係る発光素子１００は、当技術分野において知られている多様な方法で転写及びパッケージングされ得る。以下では、キャリア基板１１ｃを用いて基板１１上に第２接着層１３を付着させ、発光素子１００を転写することを例示的に説明するが、本開示が特定の転写方法に限定されるものではない。
図１４を参照すると、本開示の一実施例によると、前記単一化された発光素子１００は、第２接着層１３を挟んでキャリア基板１１ｃ上に転写されて配置されてもよい。この場合、発光素子が発光スタック構造体から外側に突出する連結電極を含む場合、上述したように、不均一な構造により、後続工程、特に、転写工程で多様な問題が発生し得る。また、発光素子が適用される分野によって、約１０，０００μｍ２未満、約４，０００μｍ２未満又は約２，５００μｍ２未満の表面積を有するマイクロ－ＬＥＤを含む場合、小さいフォームファクターによって発光素子の取り扱いがさらに難しくなり得る。しかし、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの間に保護層９０が配置された例示的な実施例に係る発光素子１００の提供は、転写及びパッケージングなどの後続プロセスの間の発光素子１００の取り扱いを容易にするだけでなく、外部衝撃から発光構造体を保護し、隣接した各発光素子１００の間の光の干渉を防止することができる。
キャリア基板１１ｃが発光素子１００を第２接着層１３に安定的に装着する限り、キャリア基板１１ｃは特に制限されない。第２接着層１３はテープであってもよいが、本開示は、第２接着層１３が発光素子１００をキャリア基板１１ｃに安定的に付着させ、後続工程の間に発光素子１００を分離できる限り、これに限定されるものではない。一部の実施例において、図１３の発光素子１００は、別途のキャリア基板１１ｃに転写されなく、回路基板１１ｐに直接転写されてもよい。この場合、図１４に示したキャリア基板１１ｃは基板１１であってもよく、図１４に示した第２接着層１３は図１３に示した第１ボンディング層であってもよい。
発光素子１００は回路基板１１ｐ上に実装されてもよい。一実施例によると、回路基板１１ｐは、互いに電気的に連結された上部回路電極１１ｐａ、下部回路電極１１ｐｃ及び中間回路電極１１ｐｂを含んでもよい。各上部回路電極１１ｐａは、それぞれ第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれに対応してもよい。例示的な実施例において、各上部回路電極１１ｐａはＥＮＩＧによって表面処理され、高温で部分的に溶融されることによって発光素子１００の各連結電極に対する電気的連結を容易に行うことができる。
例示した実施例によると、発光素子１００は、好ましくは、ディスプレイ装置などの最終目標の装置に実装される回路基板１１ｐの上部回路電極のピッチＰ（図１６Ｂを参照）を考慮した上で、所望のピッチでキャリア基板１１ｃ上で互いに離隔し得る。
本開示の一実施例によると、発光素子１００の第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、回路基板１１ｐの上部回路電極１１ｐａに、例えば、異方性導電フィルム（ＡＣＦ）接合によってそれぞれボンディングされてもよい。他のボンディング方法より低い温度で行われ得るＡＣＦ接合を通じて発光素子１００が回路基板にボンディングされるとき、発光素子１００がボンディングの間に高温に晒されることを防止することができる。しかし、本開示は、特定の結合方法に限定されるものではない。例えば、一部の例示的な実施例において、各発光素子１００は、異方性伝導性ペースト（ＡＣＰ）、半田、ボールグリッドアレイ（ＢＧＡ）、又はＣｕ及びＳｎのうち少なくとも一つを含むマイクロバンプを用いて回路基板１１ｐにボンディングされてもよい。この場合、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの上部表面と保護層９０は、研磨工程などによって互いに実質的に並列であるため、発光素子１００の異方性導電フィルムに対する接着性が増加し、回路基板１１ｐにボンディングされるときに、さらに安定的な構造を形成することができる。
図１５を参照すると、モールディング層９１が各発光素子１００の間に形成される。一実施例によると、モールディング層９１は、発光素子１００から放出された光の一部を透過させることができ、発光素子１００によってユーザーに見える方向に外部光が反射されることを防止するために、外部光の一部を反射、回折及び／又は吸収されてもよい。モールディング層９１は、発光素子１００の少なくとも一部を覆い、水分及びストレスから発光素子を保護することができる。また、モールディング層９１は、発光素子１００上に形成された保護層９０と共に、その構造を強化することによって発光パッケージにさらなる保護を提供する。
本開示の一実施例によると、モールディング層９１が回路基板１１ｐと向かい合う基板１１の上面を覆うとき、モールディング層９１は、少なくとも５０％の光を透過させるために約１００μｍ未満の厚さを有してもよい。例示的な実施例において、モールディング層９１は、有機又は無機ポリマーを含んでもよい。一部の実施例において、モールディング層９１は、シリカ又はアルミナなどの充填剤をさらに含んでもよい。例示的な実施例において、モールディング層９１は、保護層９０と同一の物質を含んでもよい。モールディング層９１は、ラミネーション、めっき及び／又は印刷方法などの当技術分野において知られている多様な方法を通じて形成され得る。例えば、モールディング層９１は、有機高分子シートが発光素子１００上に配置され、真空で高温及び高圧が加えられる真空ラミネート工程によって形成され、発光パッケージの実質的に平らな上面を提供することによって光均一性を向上させることができる。
一部の実施例において、モールディング層９１が形成される前に発光素子１００から基板１１が除去されてもよい。基板１１がパターニングされたサファイア基板である場合、基板１１と接触した第３発光スタック４０の第１導電型半導体層４１上に凹凸部が形成され、光効率を向上させることができる。他の例示的な実施例において、凹凸は、当業界に知られているように、基板１１から分離された後、エッチング又はパターニングによって第３発光スタック４０の第１導電型半導体層４１上に形成されてもよい。
図１６Ａ及び図１６Ｂを参照すると、回路基板１１ｐ上に配置された発光素子１００は、所望の構成で切断されることによって発光パッケージ１１０として形成され得る。図１６Ｂは、回路基板１１ｐ上に配置された４個の発光素子１００（２ｘ２）を含む。しかし、本開示は、発光パッケージ１１０に形成された特定の個数の発光素子に限定されるものではない。例えば、一部の実施例において、発光パッケージ１１０は、回路基板１１ｐ上に形成された一つ以上の発光素子１００を含んでもよい。また、本開示は、発光パッケージ１１０内の一つ以上の発光素子１００の特定の配置に限定されるものではなく、例えば、発光パッケージ１１０内の一つ以上の発光素子１００はｎ × ｍの配置であってもよい。ここで、ｎとｍは自然数である。一実施例によると、回路基板１１ｐは、発光パッケージ１１０に含まれたそれぞれの発光素子１００を独立的に駆動するためのスキャンライン及びデータラインを含んでもよい。
図１７を参照すると、発光パッケージ１１０は、ディスプレイ装置などの最終装置のターゲット基板１１ｂ上に実装されてもよい。ターゲット基板１１ｂは、発光パッケージ１１０の下部回路電極１１ｐｃにそれぞれ対応するターゲット電極１１ｓを含んでもよい。本開示の一実施例に係る表示装置は複数の画素を含んでもよく、各発光素子１００は各画素に対応して配置されてもよい。より具体的に、本開示の一実施例に係る発光素子１００の各発光スタックは、一つのピクセルの各サブピクセルに対応してもよい。発光素子１００は、垂直に積層された発光スタック２０、３０及び４０を含むので、各サブピクセルに対して転写される素子の数は、従来の発光素子の数より実質的に減少し得る。また、連結電極の各対向面の長さが互いに異なるので、発光スタック構造体に連結電極を安定的に形成し、内部構造を強化することができる。また、一部の実施例に係る発光素子１００は、各連結電極の間に保護層９０を含むため、外部衝撃から発光素子１００を保護することができる。
特定の例示的な実施例及び実装を本明細書で説明したが、他の実施例及び変更は、この説明から明らかになるだろう。よって、本開示は、このような実施例に限定されるものではなく、添付の特許請求の範囲のさらに広い範囲及び当業者にとって明らか且つ多様な変更及び等価の構成を含む。

Claims (20)

  1. 第１ＬＥＤサブユニット、
    前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び
    前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニット、を含み、
    前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出するディスプレイ用発光素子。
  2. 前記第１、第２及び第３ＬＥＤサブユニットは、それぞれ赤色光、青色光及び緑色光を発する、請求項１に記載のディスプレイ用発光素子。
  3. 前記第１サブユニットは第１発光スタックを含み、
    前記第２サブユニットは第２発光スタックを含み、
    前記第３サブユニットは第３発光スタックを含み、
    前記第１、第２、及び第３発光スタックのそれぞれは、第１導電型半導体層、活性層及び第２導電型半導体層を含む、請求項１に記載のディスプレイ用発光素子。
  4. 前記第１乃至第３ＬＥＤサブユニットが配置された基板をさらに含み、
    前記第３ＬＥＤサブユニットが前記第１及び第２ＬＥＤサブユニットより前記基板のさらに近くに配置され、
    前記基板は、上面に凹凸を有する、請求項３に記載のディスプレイ用発光素子。
  5. 前記基板は、パターニングされたサファイア基板である、請求項４に記載のディスプレイ用発光素子。
  6. 前記第３ＬＥＤ積層の第１導電型半導体層は、前記基板の上面に接する、請求項４に記載のディスプレイ用発光素子。
  7. 前記第１ＬＥＤサブユニットと前記第２ＬＥＤサブユニットとの間に介在した第１ボンディング層、及び
    前記第２ＬＥＤサブユニットと前記第３ＬＥＤサブユニットとの間に介在した第２ボンディング層、をさらに含む、請求項１に記載のディスプレイ用発光素子。
  8. 前記第１、第２、及び第３ＬＥＤサブユニットのうち少なくとも一つと重畳し、これらのうち少なくとも一つに電気的に連結された第１連結電極をさらに含み、
    前記第１連結電極は、互いに対向する第１及び第２側面を有し、前記第１側面は第１長さを有し、前記第２側面は第２長さを有し、
    前記第１側面と前記第２側面の長さの差は、前記各ＬＥＤサブユニットのうち少なくとも一つの厚さより大きい、請求項７に記載のディスプレイ用発光素子。
  9. 前記第１乃至第３ＬＥＤサブユニットが配置された基板、及び
    前記第１連結電極の少なくとも一部を取り囲み、前記基板の側面を露出させる保護層をさらに含む、請求項８に記載のディスプレイ用発光素子。
  10. 前記第１側面は前記発光素子の外部に向かい、前記第２側面は前記発光素子の中心に向かい、前記第１側面の第１長さが前記第２側面の第２長さより長い、請求項８に記載のディスプレイ用発光素子。
  11. 前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含み、
    前記保護層は、前記第１ＬＥＤサブユニットの上面を覆う、請求項９に記載のディスプレイ用発光素子。
  12. 前記第１ＬＥＤサブユニットに電気的に連結された第２連結電極、
    前記第２ＬＥＤサブユニットに電気的に連結された第３連結電極、
    前記第３ＬＥＤサブユニットに電気的に連結された第４連結電極をさらに含み、
    前記第１連結電極は、前記第１、第２及び第３ＬＥＤサブユニットのそれぞれに電気的に連結された、請求項８に記載のディスプレイ用発光素子。
  13. 前記第１、第２、第３及び第４連結電極の下面は、それぞれの上面より大きい、請求項１２に記載のディスプレイ用発光素子。
  14. 前記第１、第２、第３及び第４連結電極のうち少なくとも一つは、前記第１、第２、第３及び第４ＬＥＤサブユニットのそれぞれの側面と重畳する、請求項１２に記載のディスプレイ用発光素子。
  15. 前記第１ＬＥＤサブユニットは、第１導電型半導体層、活性層、第２導電型半導体層、及び、前記第１導電型半導体層とオーミック接触する上部コンタクト電極、を含み、
    前記第１導電型半導体層は、リセス部分を含み、
    前記上部コンタクト電極は、前記第１導電型半導体層のリセス部分内に形成された、請求項１に記載のディスプレイ用発光素子。
  16. 回路基板、
    前記回路基板上に配置された発光素子、及び
    前記発光素子を覆うモールディング層を含み、
    前記発光素子は、
    第１ＬＥＤサブユニット、
    前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニット、及び前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットを含み、
    前記第３ＬＥＤサブユニットは、前記第１ＬＥＤサブユニットより短波長の光を放出し、前記第２ＬＥＤサブユニットより長波長の光を放出する、発光パッケージ。
  17. 前記発光素子は、基板をさらに含み、
    前記第３ＬＥＤサブユニットが前記第１及び第２ＬＥＤサブユニットより前記基板のさらに近くに配置され、
    前記基板は、上面に凹凸を含む、請求項１６に記載の発光パッケージ。
  18. 前記発光素子は、前記第１乃至第３ＬＥＤサブユニット上に配置された複数の連結電極、及び
    前記各連結電極の間に配置された保護層をさらに含み、
    前記保護層と前記モールディング層は、互いに異なる物質を含む、請求項１６に記載の発光パッケージ。
  19. 前記第１ＬＥＤサブユニットは、第１導電型半導体層、活性層、第２導電型半導体層、及び前記第１導電型半導体層とオーミック接触する上部コンタクト電極を含み、
    前記第１導電型半導体層は、リセス部分を含み、
    前記上部コンタクト電極は、前記第１導電型半導体層のリセス部分内に形成された、請求項１６に記載の発光パッケージ。
  20. 前記複数の連結電極のうち少なくとも一つは、互いに対向する第１及び第２側面を有し、前記第１側面は第１長さを有し、前記第２側面は第２長さを有し、
    前記第１長さと第２長さの差は、少なくとも３μｍである、請求項１８に記載の発光パッケージ。
JP2022517511A 2019-09-18 2020-09-16 ディスプレイ用発光素子及びそれを有する発光パッケージ Pending JP2022549605A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962902069P 2019-09-18 2019-09-18
US62/902,069 2019-09-18
US17/020,834 2020-09-15
US17/020,834 US11398462B2 (en) 2019-09-18 2020-09-15 Light emitting device for display and light emitting package having the same
PCT/KR2020/012452 WO2021054702A1 (ko) 2019-09-18 2020-09-16 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지

Publications (2)

Publication Number Publication Date
JP2022549605A true JP2022549605A (ja) 2022-11-28
JPWO2021054702A5 JPWO2021054702A5 (ja) 2023-09-26

Family

ID=74869827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022517511A Pending JP2022549605A (ja) 2019-09-18 2020-09-16 ディスプレイ用発光素子及びそれを有する発光パッケージ

Country Status (8)

Country Link
US (3) US11398462B2 (ja)
EP (1) EP4033530A4 (ja)
JP (1) JP2022549605A (ja)
KR (1) KR20220065757A (ja)
CN (2) CN114424342A (ja)
BR (1) BR112022005090A2 (ja)
MX (1) MX2022002988A (ja)
WO (1) WO2021054702A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
US11664355B2 (en) * 2019-12-02 2023-05-30 Seoul Semiconductor Co., Ltd. Display apparatus
KR20230061031A (ko) * 2021-10-28 2023-05-08 삼성전자주식회사 마이크로 발광 소자 및 이를 포함하는 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100579B1 (ko) 2005-01-06 2012-01-13 엘지이노텍 주식회사 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법
TWI244228B (en) 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
KR100765236B1 (ko) 2006-06-30 2007-10-09 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 제조방법 및 그것을채택하는 발광 다이오드 제조방법
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
WO2016047950A1 (en) 2014-09-26 2016-03-31 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
KR102263065B1 (ko) 2014-09-26 2021-06-10 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same

Also Published As

Publication number Publication date
US11398462B2 (en) 2022-07-26
US20210082887A1 (en) 2021-03-18
KR20220065757A (ko) 2022-05-20
US20220359474A1 (en) 2022-11-10
US11769761B2 (en) 2023-09-26
MX2022002988A (es) 2022-04-01
CN213071131U (zh) 2021-04-27
BR112022005090A2 (pt) 2022-09-06
US20230387087A1 (en) 2023-11-30
EP4033530A1 (en) 2022-07-27
EP4033530A4 (en) 2023-10-25
CN114424342A (zh) 2022-04-29
WO2021054702A1 (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
US11817435B2 (en) Light emitting device for display and LED display apparatus having the same
CN213782016U (zh) 显示装置
JP2022549605A (ja) ディスプレイ用発光素子及びそれを有する発光パッケージ
CN211605176U (zh) 发光芯片
CN212934611U (zh) 显示装置
US11810944B2 (en) LED display apparatus
US20240088197A1 (en) Led chip and manufacturing method of the same
US11658275B2 (en) Light emitting device for display and LED display apparatus having the same
JP7481363B2 (ja) 表示装置
US20230378412A1 (en) Light emitting device for display and led display apparatus having the same
CN212907741U (zh) 发光元件及具有此的显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507