CN213071131U - 显示器用发光元件及发光封装件 - Google Patents

显示器用发光元件及发光封装件 Download PDF

Info

Publication number
CN213071131U
CN213071131U CN202022033676.4U CN202022033676U CN213071131U CN 213071131 U CN213071131 U CN 213071131U CN 202022033676 U CN202022033676 U CN 202022033676U CN 213071131 U CN213071131 U CN 213071131U
Authority
CN
China
Prior art keywords
light emitting
emitting element
light
led
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022033676.4U
Other languages
English (en)
Inventor
张锺敏
金彰渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN213071131U publication Critical patent/CN213071131U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种显示器用发光元件和发光封装件。根据一实施例的显示器用发光元件包括：第一LED子单元；第二LED子单元，布置在所述第一LED子单元上；以及第三LED子单元，布置在所述第二LED子单元上，其中，所述第三LED子单元相比于所述第一LED子单元发出波长短的光，并且相比于所述第二LED子单元发出波长长的光。

Description

显示器用发光元件及发光封装件
技术领域
本公开涉及一种显示器用发光元件及发光封装件，尤其涉及一种具有多个LED的层叠结构的显示器用发光元件及具有其的发光封装件。
背景技术
发光二极管作为无机光源，被多样地用于诸如显示装置、车辆用灯具、一般照明等的多种领域。发光二极管具有寿命长、功耗低且响应速度快的优点，因此正快速地替代现有光源。
另外，现有的发光二极管在显示器装置中主要用作背光源。但是，最近正在开发利用发光二极管直接实现图像的LED显示器。
显示器装置通常利用蓝色、绿色及红色的混合色实现多样的颜色。显示器装置为了实现多样的图像而包括多个像素，各个像素配备蓝色、绿色及红色的子像素，并且通过这些子像素的颜色来确定特定像素的颜色，通过这些像素的组合来实现图像。
LED可以根据其材料发出多样颜色的光，从而可以通过将发出蓝色、绿色及红色的单个LED芯片排列于二维平面上来提供显示器装置。但是当在各个子像素中排列一个LED芯片时，LED芯片的数量增加，从而在贴装工艺中花费很多时间。
由于将子像素排列在二维平面上，因此包括蓝色、绿色及红色子像素的一个像素所占据的面积也相对变宽。因此，为了在有限的面积内排列子像素，应减小每个LED芯片的面积。但是减小LED芯片的面积会使LED芯片的贴装变得困难，进而导致发光面积的减小。
另一方面，实现多种颜色的显示器装置需要一贯地提供高品质的白光。现有的TV为了实现D65的标准白色光而使用了3:6:1的RGB混合比。即，比起蓝色的发光强度红色的发光强度相对更高，绿色的发光强度相对最高。然而，由于当前使用的LED芯片中通常蓝色LED的发光强度相对于其他LED 的发光强度非常高，因此存在利用LED芯片的显示器装置难以匹配RGB混合比的问题。
实用新型内容
本实用新型期望解决的课题在于提供一种在有限的像素面积内能够增加各个子像素的面积的显示器用发光元件及显示装置。
本实用新型期望解决的另一课题在于提供一种能够缩短贴装工艺时间的显示器用发光元件及显示装置。
本实用新型期望解决的另一课题在于提供一种能够增大工艺良率的显示器用发光元件及显示装置。
本实用新型期望解决的另一课题在于提供一种能够容易地控制RGB混合比的显示器用发光元件及显示装置。
根据本实用新型的一实施例的一种显示器用发光元件包括：第一LED子单元；第二LED子单元，布置在所述第一LED子单元上；以及第三LED子单元，布置在所述第二LED子单元上，其中，所述第三LED子单元相比于所述第一LED子单元发出波长短的光，并且相比于所述第二LED子单元发出波长长的光。
并且，所述第一LED子单元、第二LED子单元及第三LED子单元可以分别发出红色光、蓝色光以及绿色光。
另外，所述第一LED子单元包括第一发光堆叠件，所述第二LED子单元包括第二发光堆叠件，所述第三LED子单元包括第三发光堆叠件，各个发光堆叠件可以包括第一导电型半导体层、活性层以及第二导电型半导体层。
并且，所述显示器用发光元件还可以包括布置有所述第一LED子单元至第三LED子单元的基板，所述第三LED子单元布置为比所述第一LED子单元以及第二LED子单元更接近于所述基板，并且所述基板可以在上表面具有凹凸。
在此，所述基板可以是图案化的蓝宝石基板。
另外，所述第三发光堆叠件的第一导电型半导体层可以与所述基板的上表面接触。
所述显示器用发光元件还可以包括：第一接合(bonding)层，置于所述第一LED子单元和所述第二LED子单元之间；以及第二接合层，置于所述第二LED子单元和所述第三LED子单元之间。
另外，所述显示器用发光元件还可以包括：第一连接电极，与所述第一 LED子单元、第二LED子单元以及第三LED子单元中的至少一个重叠并电连接到这些中的至少一个，所述第一连接电极具有相互对向的第一侧面以及第二侧面，所述第一侧面具有第一长度，所述第二侧面具有第二长度，所述第一侧面和所述第二侧面的长度差可以大于所述LED子单元中的至少一个的厚度。
所述显示器用发光元件还可以包括：基板，布置有所述第一LED子单元至第三LED子单元；保护层，围绕所述第一连接电极的至少一部分并暴露所述基板的侧面。
所述第一侧面朝向所述发光元件的外部，所述第二侧面朝向所述发光元件的中心，所述第一侧面的第一长度可以大于所述第二侧面的第二长度。
并且，所述保护层可以包括环氧树脂模塑料或者聚酰亚胺膜，所述保护层可以覆盖所述第三LED子单元的上表面。
所述显示器用发光元件还可以包括：第二连接电极，电连接到所述第一 LED子单元；第三连接电极，电连接到所述第二LED子单元；以及第四连接电极，电连接到所述第三LED子单元，其中，所述第一连接电极可以电连接到各个所述第一LED子单元、第二LED子单元以及第三LED子单元。
另外，所述第一连接电极、第二连接电极、第三连接电极及第四连接电极的下表面可以大于各个连接电极的上表面。
并且，所述第一连接电极、第二连接电极、第三连接电极及第四连接电极中的至少一个可以与各个所述第一子单元、第二子单元、第三子单元的侧面重叠。
另外，所述第一LED子单元可以包括：第一导电型半导体层；活性层；第二导电型半导体层；以及上部接触电极，与所述第一导电型半导体层欧姆接触，其中，所述第一导电型半导体层包括凹入部分，所述上部接触电极可以形成在所述第一导电型半导体层的凹入部分内。
根据本实用新型的一实施例的一种发光封装件包括：电路基板；发光元件，布置在所述电路基板上；以及注塑层，覆盖所述发光元件，其中，所述发光元件包括：第一LED子单元；第二LED子单元，布置在所述第一LED 子单元上；以及第三LED子单元，布置在所述第二LED子单元上，所述第三LED子单元相比于所述第一LED子单元发出波长短的光，并且相比于所述第二LED子单元发出波长长的光。
所述发光元件还可以包括基板，所述三LED子单元布置为比所述第一 LED子单元以及第二LED子单元更接近于所述基板，并且所述基板可以在上表面具有凹凸。
所述发光元件还可以包括：多个连接电极，布置在所述第一LED子单元至第三LED子单元上；以及保护层，布置在所述连接电极之间。所述保护层和所述注塑层可以包括互不相同的物质。
另外，所述第一LED子单元可以包括：第一导电型半导体层；活性层；第二导电型半导体层；以及上部接触电极，与所述第一导电型半导体层欧姆接触，其中，所述第一导电型半导体层包括凹入部分，所述上部接触电极可以形成在所述第一导电型半导体层的凹入部分内。
所述多个连接电极中的至少一个具有相互对向的第一侧面以及第二侧面，所述第一侧面具有第一长度，所述第二侧面具有第二长度，所述第一长度和所述第二长度的差可以至少是3μm。
根据本实用新型的一实施例的一种显示器用发光元件以及发光封装件，在有限的像素面积内能够增加各个子像素的面积。
根据本实用新型的一实施例的一种显示器用发光元件以及发光封装件，能够缩短贴装工艺时间。
根据本实用新型的一实施例的一种显示器用发光元件以及发光封装件，能够增大工艺良率。
根据本实用新型的一实施例的一种显示器用发光元件以及发光封装件，能够容易地控制RGB混合比。
附图说明
图1A是用于说明根据本实用新型的一实施例的发光元件的示意性的立体图。
图1B是图1A的发光元件的示意性的平面图。
图1C以及图1D是分别沿图1B的截取线A-A’及B-B’而获取的示意性的剖面图。
图1E是图1A的发光元件的SEM图像。
图2是根据本实用新型的一实施例的发光堆叠结构体的示意性的剖面图。
图3A、图4A、图5A、图6A、图7A及图8A是表示根据示例性的实施例的图1A的发光元件的制造过程的平面图。
图3B、图4B、图5B、图6B、图7B及图8B是根据示例性的实施例的在图3A、图4A、图5A、图6A、图7A及图8A中示出的沿对应的平面图的根据A-A’线的剖面图。
图9是根据示例性的实施例的图1A的发光元件的示意性的剖面图。
图10、图11、图12及图13是示意性地示出根据示例性的实施例的图 1A的发光元件的制造工艺的剖面图。
图14、图15、图16A、图16B及图17是示意性地示出根据本实用新型的一实施例的发光封装件的制造工艺的剖面图。
具体实施方式
以下，参照附图详细说明本实用新型的实施例。为了能够将本实用新型的思想充分传递给本实用新型所属技术领域的通常技术人员，作为示例提供以下介绍的实施例。因此，本实用新型并不局限于如下所述的实施例，其可以具体化为其他形态。另外，在附图中，也可能为了便利而夸张示出构成要素的宽度、长度、厚度等。并且，当记载为一个构成要素位于另一构成要素的“上部”或“上”时，不仅包括各部分均“直接”位于其他部分的“上部”或“上”的情形，还包括各构成要素与另一构成要素之间夹设有又一构成要素的情形。在整个说明书中，相同的附图标记表示相同的构成要素。
根据本实用新型的一实施例的显示器用发光元件包括：第一LED子单元；第二LED子单元，布置在所述第一LED子单元上；以及第三LED子单元，布置在所述第二LED子单元上，其中，所述第三LED子单元相比于所述第一LED子单元发出波长更短的光，相比于所述第二LED子单元发出波长更长的光。
作为一实施例，所述第一LED子单元、第二LED子单元及第三LED子单元可以分别发出红色光、蓝色光以及绿色光。
另一方面，所述第一子单元包括第一发光堆叠件，所述第二子单元包括第二发光堆叠件，所述第三子单元包括第三发光堆叠件，各个发光堆叠件可以包括第一导电型半导体层、活性层以及第二导电型半导体层。
此外，所述显示器用发光元件还可以包括布置有所述第一LED子单元至第三LED子单元的基板，所述第三LED子单元布置为比所述第一LED子单元以及第二LED子单元更接近于所述基板，并且所述基板可以在上表面具有凹凸。
作为一实施例，所述基板可以是图案化的蓝宝石基板。
另外，所述第三发光堆叠件的第一导电型半导体层可以与所述基板的上表面接触。
所述显示器用发光元件还可以包括：第一接合(bonding)层，置于所述第一LED子单元和所述第二LED子单元之间；以及第二接合层，置于所述第二LED子单元和所述第三LED子单元之间。
另外，所述显示器用发光元件还可以包括：第一连接电极，与所述第一 LED子单元、第二LED子单元以及第三LED子单元中的至少一个重叠并电连接到这些中的至少一个，所述第一连接电极具有相互对向的第一侧面以及第二侧面，所述第一侧面具有第一长度，所述第二侧面具有第二长度，所述第一侧面和所述第二侧面的长度差可以大于所述LED子单元中的至少一个的厚度。
所述显示器用发光元件还可以包括：基板，布置有所述第一LED子单元至第三LED子单元；保护层，围绕所述第一连接电极的至少一部分并暴露所述基板的侧面。
所述第一侧面朝向所述发光元件的外部，所述第二侧面朝向所述发光元件的中心，所述第一侧面的第一长度可以大于所述第二侧面的第二长度。
此外，所述保护层可以包括环氧树脂模塑料或者聚酰亚胺膜，所述保护层可以覆盖所述第三LED子单元的上表面。
所述显示器用发光元件还可以包括：第二连接电极，电连接到所述第一 LED子单元；第三连接电极，电连接到所述第二LED子单元；以及第四连接电极，电连接到所述第三LED子单元，其中，所述第一连接电极可以电连接到各个所述第一LED子单元、第二LED子单元以及第三LED子单元。
另外，所述第一连接电极、第二连接电极、第三连接电极及第四连接电极的下表面可以大于各个连接电极的上表面。
此外，所述第一连接电极、第二连接电极、第三连接电极及第四连接电极中的至少一个可以与各个所述第一LED子单元、第二LED子单元、第三 LED子单元的侧面重叠。
另外，所述第一LED子单元可以包括：第一导电型半导体层；活性层；第二导电型半导体层；以及上部接触电极，与所述第一导电型半导体层欧姆接触，其中，所述第一导电型半导体层包括凹入部分，所述上部接触电极可以形成在所述第一导电型半导体层的凹入部分内。
根据本实用新型的一实施例的发光封装件可以包括：电路基板；发光元件，布置在所述电路基板上；以及注塑层，覆盖所述发光元件，其中，所述发光元件可以包括：第一LED子单元；第二LED子单元，布置在所述第一 LED子单元上；以及第三LED子单元，布置在所述第二LED子单元上，其中，所述第三LED子单元相比于所述第一LED子单元发出波长更短的光，相比于所述第二LED子单元发出波长更长的光。
所述发光元件还可以包括基板，所述三LED子单元布置为比所述第一 LED子单元以及第二LED子单元更接近于所述基板，并且所述基板可以在上表面具有凹凸。
所述发光元件还可以包括：多个连接电极，布置在所述第一LED子单元至第三LED子单元上；以及保护层，布置在所述连接电极之间。所述保护层和所述注塑层可以包括互不相同的物质。
另外，所述第一LED子单元可以包括：第一导电型半导体层；活性层；第二导电型半导体层；以及上部接触电极，与所述第一导电型半导体层欧姆接触，其中，所述第一导电型半导体层包括凹入部分，所述上部接触电极可以形成在所述第一导电型半导体层的凹入部分内。
所述多个连接电极中的至少一个具有相互对向的第一侧面以及第二侧面，所述第一侧面具有第一长度，所述第二侧面具有第二长度，所述第一长度和所述第二长度的差可以至少是3μm。
以下，参照附图对本实用新型的实施例进行详细说明。以下中，发光堆叠结构体、发光元件或者发光封装件可以包括微型LED，这如同在当前技术领域中所知，发光面积为10000μm2以下。作为另一实施例，微型LED具有 4000μm2以下、进而具有2500μm2以下的发光面积。
图1A是用于说明根据本实用新型的一实施例的发光元件的示意性的立体图，图1B是图1A的发光元件的示意性的平面图，图1C以及图1D是分别沿图1B的截取线A-A’及B-B’而获取的示意性的剖面图，图1E是图1A的发光元件的SEM图像。
参照图1A以及图1B，发光元件100包括：发光堆叠结构体；第一连接电极20ce、第二连接电极30ce、第三连接电极40ce以及第四连接电极50c，形成在所述发光堆叠结构体上；以及保护层，围绕所述连接电极20ce、30ce、 40ce、50ce。在基板11上可以形成发光元件100的阵列，并且在图1A中示例性示出的发光元件100示出由所述阵列单一化的发光元件，因此可以被命名为发光元件。对于发光元件100的形成以及单一化将在后面进行详细说明。在一些实施例中，包括发光堆叠结构体的发光元件100可以被额外处理为形成发光封装件，对此也将在后面进行详细说明。
参照图1A以及图1D，根据示出的实施例的发光元件100包括发光堆叠结构体，可以包括布置在基板上的第一LED子单元、第二LED子单元以及第三LED子单元。第一LED子单元可以包括第一发光堆叠件20，第二LED 子单元可以包括第二发光堆叠件30，第三LED子单元可以包括第三发光堆叠件40。所述发光堆叠结构体示出了三个发光堆叠件20、30、40，但是本实用新型并不局限于特定数量的发光堆叠件。例如，在一些实施例中，发光堆叠结构体可以包括两个或者更多数量的发光堆叠件。这里将针对发光元件100 根据一实施例而包括三个发光堆叠件20、30、40的发光堆叠结构体进行说明。
基板11为了透射光而可以包括光透射绝缘物质。但是，在一些实施例中，基板11可以形成为半透明或者部分透明，以便仅透射特定波长的光或者仅透射特定波长的光的一部分。基板11可以是能够外延生长第三发光堆叠件40 的生长基板，例如，可以是蓝宝石基板。然而，基板11并不局限于蓝宝石基板，可以包括其他多样的透明绝缘物质。例如，基板11可以包括玻璃、石英、硅、有机高分子或者有机-无机复合材料，例如，可以是碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅基板。此外，基板11可以在上表面包括凹凸，例如，可以是图案化的蓝宝石基板。可以通过在上表面包括凹凸来提高在与基板11接触的第三发光堆叠件40中生成的光的提取效率。基板11的凹凸可以用于与第一发光堆叠件20以及第二发光堆叠件30相比选择性地增加第三发光堆叠件40的发光强度而被采用。
第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40构成为向基板11发出光。因此，在第一发光堆叠件20中发出的光可以通过第二发光堆叠件30以及第三发光堆叠件40。根据一实施例，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40可以发出互不相同的峰值波长的光。通常，距离基板11较远的发光堆叠件比起较近的发光堆叠件发出更长波长的光，从而能够减少光损失。但是本实用新型用于调节第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的颜色混合比，其技术性特征在于第二发光堆叠件30相比于第三发光堆叠件40发出更短波长的光。据此，可以减小第二发光堆叠件30的发光强度，可以增加第三发光堆叠件40的发光强度，因此，可以可观地变更从第一发光堆叠件、第二发光堆叠件以及第三发光堆叠件发出的光的发光强度比。例如，可以构成为第一发光堆叠件20 发出红色光、第二发光堆叠件30发出蓝色光、第三发光堆叠件40发出绿色光。据此，可以相对减小蓝色光的发光强度，相对增加绿色光的发光强度，因此，可以容易地将红色、绿色以及蓝色的发光强度比调节为接近3:6:1。此外，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的发光面积可以是约为10000μm2以下，进而为4000μm2以下，更进一步为2500μm2以下。此外，越靠近基板11，发光面积可以越大，通过将发出绿色光的第三发光堆叠件40布置为最接近基板11从而进一步增加绿色光的发光强度。
第一发光堆叠件20包括第一导电型半导体层21、活性层23以及第二导电型半导体层25。根据一实施例，第一发光堆叠件20可以包括例如诸如 AlGaAs、GaAsP、AlGaInP以及GaP的发出红色光的半导体物质，但并不局限于此。
第一上部接触电极21n布置在第一导电型半导体层21之上并且可以与第一导电型半导体层21形成欧姆接触。第一下部接触电极25p可以布置在第二导电型半导体层25之下。根据一实施例，第一导电型半导体层21的一部分可以被图案化，第一上部接触电极21n为了增加欧姆接触程度而布置在第一导电型半导体层21的图案化的区域中。第一上部接触电极21n可以具有单层结构或者多层结构，可以包括Al、Ti、Cr、Ni、Au、Ag、Sn、W、Cu或者它们的合金，例如，Au-Te合金或者Au-Ge合金，但并不局限此。在一实施例中，第一上部接触电极21n可以具有约100nm的厚度，可以为了朝着基板 11而向下方向增加发光效率而包括具有高反射率的金属。
第二发光堆叠件30包括第一导电型半导体层31、活性层33以及第二导电型半导体层35。根据一实施例，第二发光堆叠件30可以包括诸如GaN、InGaN、ZnSe等的发出蓝色光的半导体物质，但并不局限此。第二下部接触电极35p布置在第二发光堆叠件30的第二导电型半导体层35之下。
第三发光堆叠件40包括第一导电型半导体层41、活性层43以及第二导电型半导体层45。根据一实施例，第三发光堆叠件40可以包括诸如GaN、 InGaN、GaP、AlGaInP、AlGaP等的发出绿色光的半导体物质。第三下部接触电极45p布置在第三发光堆叠件40的第二导电型半导体层45之上。
根据一实施例，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的第一导电型半导体层21、31、41以及第二导电型半导体层25、 35、45中的每一个具有单层结构或者多层结构，在一些实施例中，可以包括超晶格层。此外，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的活性层23、33、43可以具有单量子阱结构或者多量子阱结构。
第一下部接触电极25p、第二下部接触电极35p以及第三下部接触电极 45p中的每一个可以包括透射光的透明导电物质。例如，下部接触电极25p、 35p、45p可以包括透明导电性氧化物(TCO)，例如，SnO、InO2、ZnO、ITO、 ITZO等，但并不限局限此。
第一粘合层61布置在第一发光堆叠件20以及第二发光堆叠件30之间，第二粘合层63布置在第二发光堆叠件30和第三发光堆叠件40之间。第一粘合层61以及第二粘合层63可以包括透射光的非导电性物质。例如，第一粘合层61以及第二粘合层63可以包括光学透明的粘合剂(OCA)，其可以包括环氧树脂、聚酰亚胺、SU8、旋转涂布玻璃(SOG)、苯并环丁烯(BCB)，并且不局限于此。
根据示出的实施例，第一绝缘层81以及第二绝缘层83布置在第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的侧面的至少一部分上。第一绝缘层81以及第二绝缘层83中的至少一个可以包括多样的有机或者无机绝缘物质，例如聚酰亚胺、SiO2、SiNx、Al2O3等。例如，第一绝缘层 81以及第二绝缘层83中的至少一个可以包括分布式布拉格反射器(DBR)。作为另一实施例，第一绝缘层81以及第二绝缘层83中的至少一个可以包括黑色有机聚合物。在一些实施例中，电浮置的金属反射层布置在第一绝缘层 81以及第二绝缘层83之上以将从发光堆叠件20、30、40中发出光向基板11 侧反射。作为另一实施例，第一绝缘层81以及第二绝缘层83中的至少一个可以具有单层结构或者由具有互不相同的折射率的两个以上的绝缘层形成的多层结构。
根据一实施例，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40中的每一个可以被独立地驱动。更具体地，可以对各个发光堆叠件的第一导电型半导体层以及第二导电型半导体层中的一个施加共同电压，并且可以对各个发光堆叠件第一导电型半导体层以及第二导电型半导体层中的另一个施加单独的发光信号。例如，根据本实用新型的实施例，各个发光堆叠件的第一导电型半导体层21、31、41可以是n型、第二导电型半导体层 25、35、45可以是p型。这时，第三发光堆叠件40与第一发光堆叠件以及第二发光堆叠件相比可以具有相反的叠层序列，据此p型半导体层45布置在活性层43的上部从而简化制造工艺。以下，根据示出的实施例，可以将第一导电型半导体层以及第二导电型半导体层分别替换为n型以及p型来表示。此外，n型和p型可以互换。
分别连接到发光堆叠件的p型半导体层25、35、45的第一下部接触电极 25p、第二下部接触电极35p以及第三下部接触电极45p中的每一个可以连接到第四接触部50C。第四接触部50C可以与第四连接电极50ce连接而从外部接收共同电压。另外，发光堆叠件的n型半导体层21、31、41分别连接到第一接触部20C、第二接触部30C以及第三接触部40C，通过第一连接电极20ce、第二连接电极30ce以及第三连接电极40ce接收分别对应的发光信号。通过这种方式，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40 中的每一个具有共同的p型发光堆叠结构体并独立地驱动。
根据示出的实施例的发光元件100具有共同的p型结构，但是本实用新型并不局限于此。例如，在部分示例性实施例中，各个发光堆叠件的第一导电型半导体层21、31、41可以是p-型，各个发光堆叠件的第二导电型半导体层25、35、45可以是n型，并且可以形成共同的n型发光堆叠结构。此外，在部分实施例中，各个发光堆叠件的叠层序列并不限于附图中示出的叠层序列而可以变更得多样。以下，针对根据本实用新型的一实施例的发光元件100参照共同的p型发光堆叠结构来进行说明。
根据示出的实施例，第一接触部20C包括第一垫20pd以及与第一垫20pd 电连接的第一凸起电极20bp。第一垫20pd布置在第一发光堆叠件20的第一上部接触电极21n之上，通过由第一绝缘层81而定义的第一接触孔20CH连接到第一上部接触电极21n。第一凸起电极20bp中的至少一部分可以与第一垫20pd重叠，并且第一凸起电极20bp可以在第一凸起电极20bp和第一垫20pd之间的重叠区域将第二绝缘层83置于它们之间并通过第一贯通孔20ct连接到第一垫20pd。此时，第一垫20pd和第一凸起电极20bp可以具有实质上相同的形状使其相互重叠，但并不局限于此。
第二接触部30C包括第二垫30pd以及与第二垫30pd电连接的第二凸起电极30bp。第二垫30pd布置在第二发光堆叠件30的第一导电型半导体层31 之上，通过穿过第一绝缘层81而形成的第二接触孔30CH连接到第一导电型半导体层31。第二凸起电极30bp的一部分可以与第二垫30pd重叠。第二凸起电极30bp可以在第二凸起电极30bp和第二垫30pd之间的重叠区域将第二绝缘层83置于它们之间并通过第二贯通孔30ct连接到第二垫30pd。
第三接触部40C包括第三垫40pd以及与第三垫40pd电连接的第三凸起电极40bp。第三垫40pd布置在第三发光堆叠件40的第一导电型半导体层41 之上，通过由第一绝缘层81而定义的第三接触孔40CH连接到第一导电型半导体层41。第三凸起电极40bp的一部分可以与第三垫40pd重叠。第三凸起电极40bp可以在第三凸起电极40bp和第三垫40pd之间的重叠区域将第二绝缘层83置于它们之间并通过第三贯通孔40ct连接到第三垫40pd。
第四接触部50C包括第四垫50pd以及与第四垫50pd电连接的第四凸起电极50bp。第四垫50pd通过定义在第一发光堆叠件20、第二发光堆叠件30 以及第三发光堆叠件40的第一下部接触电极25p、第二下部接触电极35p以及第三下部接触电极45p上的第一子接触孔50Cha以及第二子接触孔50CHb 连接到第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的第二导电型半导体层25、35、45中。特别地，第四垫50pd通过第二子接触孔50CHb连接到第一下部接触电极25p，通过第一子接触孔50CHa连接到第二下部接触电极35p以及第三下部接触电极45p。通过这种方式，第四垫50pd 可以通过单个第一子接触孔50CHa连接到第二以及第三下部接触电极35p、 45p，因此能够简化发光元件100的制造工艺，并且能够减小发光元件100的接触孔所占据的面积。第四凸起电极50bp的至少一部分可以与第四垫50pd 重叠。第四凸起电极50bp在第四凸起电极50bp和第四垫50pd之间的重叠区域将第二绝缘层83置于它们之间并通过第四贯通孔50ct连接到第四垫40pd。
本实用新型的概念限定于接触部20C、30C、40C、50C中的特定结构。例如，在部分实施例中，凸起电极20bp、30bp、40bp或者50bp可以在接触部20C、30C、40C、50C中的至少一个中被省略。此时，接触部20C、30C、40C、50C的垫20pd、30pd、40pd、50pd连接到各个连接电极20ce、30ce、 40ce、50ce。在一些实施例中，凸起电极20bp、30bp、40bp、50bp可以在各个接触部20C、30C、40C、50C中省略，接触部20C、30C、40C、50C的垫 20pd、30pd、40pd、50pd可以直接连接到各个连接电极20ce、30ce、40ce以及50ce。
根据本实用新型的一实施例，第一接触部20C、第二接触部30C、第三接触部40C以及第四接触部50C可以形成在多样的位置。例如，当发光元件 100为如图所示的实质上的四边形时，第一接触部20C、第二接触部30C、第三接触部40C以及第四接触部50C可以布置在四边形的各个边角周围。但是本实用新型并不局限于此，对于示例性的实施例，发光元件100可以形成为多样的形状，第一接触部20C、第二接触部30C、第三接触部40C以及第四接触部50C可以根据发光装置的形状而形成在不同的地点。
第一垫20pd、第二垫30pd、第三垫40pd以及第四垫50pd相互隔开并绝缘。此外，第一凸起电极20bp、第二凸起电极30bp、第三凸起电极40bp以及第四凸起电极50bp相互隔开并绝缘。根据一实施例，第一凸起电极20bp、第二凸起电极30bp、第三凸起电极40bp以及第四凸起电极50bp中的每一个可以覆盖第一发光堆叠件20、第二发光堆叠件20以及第三发光堆叠件40的侧面的至少一部分。通过这些，能够使从第一发光堆叠件20、第二发光堆叠件20以及第三发光堆叠件40发生的热量的发散更加容易。
根据示出的实施例，各个连接电极20ce、30ce、40ce以及50ce可以具有从基板11突出的实际上较长的形状。连接电极20ce、30ce、40ce以及50ce 可以包括诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或者这些的合金的金属，但并不局限于此。例如，连接电极20ce、30ce、40ce、50ce中的每一个为了从连接电极20ce、30ce、40ce以及50ce的长长的形状减少应力而可以包括两个以上的金属或者多个不同的金属层。在另一实施例中，当连接电极20ce、30ce、40ce以及50ce包括Cu时，可以为了抑制Cu的氧化而沉积或者镀金附加的金属。在部分实施例中，当连接电极20ce、30ce、40ce以及50ce包括 Cu/Ni/Sn时，Cu可以防止Sn渗透到发光堆叠结构。在部分实施例中，连接电极20ce、30ce、40ce、50ce可以包括用于在镀金过程中形成金属层的种子层，对此将进行后述。
如图所示，各个连接电极20ce、30ce、40ce以及50ce可以具有实质上平坦的上部表面，因此能够使后述的外部线或者电极与发光堆叠结构物之间的电连接更加容易。根据本实用新型的一实施例，当发光元件100包括如本领域中所知表面积约小于10000μm2或者在另一实施例中约小于4000μm2或者 2500μm2的微型LED时，连接电极20ce、30ce、40ce、50ce可以如图所示的与第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40中的至少一个的一部分重叠。更具体地，连接电极20ce、30ce、40ce以及50ce可以与形成在发光堆叠结构物的侧面的至少一个的台阶重叠。如上所述，由于连接电极的下表面的面积大于上表面的面积，因此连接电极20ce、30ce、40ce、 50ce与发光堆叠结构之间可以形成更大的接触面积。据此，在发光堆叠结构体上可以更加稳定地形成连接电极20ce、30ce、40ce、50ce。例如，连接电极20ce、30ce、40ce、50ce的朝向外部的一侧面的长度L1、L2、L3以及L4 可以不同于朝向发光元件100的中心的一侧面的长度L1’、L2’、L3’、L4’。更具体地，连接电极的朝向外部的一侧面的长度可以大于朝向发光元件100 的中心的另一侧面的长度。例如，两个对向表面的长度(L和L’)差可以大于发光堆叠件20、30以及40中的一个的厚度(或者高度)。通过这种方式，发光元件100的结构可以在连接电极20ce、30ce、40ce以及50ce与发光堆叠结构体之间强化为更大的接触面积。此外，由于连接电极20ce、30ce、40ce、 50ce可以与形成在发光堆叠结构体的侧面的至少一个台阶重叠，因此能够使从发光堆叠结构体发生的热量更有效地发散到外部。
根据示例性的实施例，连接电极的朝向外部的一侧面的长度L1、L2、 L3或者L4与朝向发光元件100的中心的另一侧面的长度L1’、L2’、L3’、 L4’的差可以约为3μm。此时，发光堆叠结构体可以形成得较薄，尤其是第一发光堆叠件20可以具有约1μm的厚度，第二发光堆叠件30可以具有约0.7μm 的厚度，第三发光堆叠件40可以具有约0.7μm的厚度，第一粘合剂层以及第二粘合剂层可以分别具有约0.2至0.3μm的厚度，但并不局限于此。根据另一实施例，连接电极的朝向外部的一侧面的长度L1、L2、L3或者L4与朝向发光元件100的中心的另一侧面的长度L1’、L2’、L3’、L4’的差可以约为 10μm至16μm。此时，发光堆叠结构形成为具有相对较厚并且更加稳定的结构，尤其是第一发光堆叠件20可以具有约4μm至约5μm的厚度，第二发光堆叠件30可以具有约3μm，第三发光堆叠件40可以具有约3μm的厚度，第一粘合层以及第二粘合层的厚度分别可以是约3μm，但并不局限于此。根据又另一实施例，连接电极的朝向外部的一侧面的长度L1、L2、L3或者L4与朝向发光元件100的中心的另一侧面的长度L1’、L2’、L3’、L4’的差可以是最长侧面长度的约25％。但是，本实用新型的概念并不限定连接电极的对向表面之间的长度的特定差，并且连接电极的对向表面之间的长度差可以被变更。
在部分示例性的实施例中，连接电极20ce、30ce、40ce以及50ce中的至少一个可以与各个发光堆叠件20、30以及40的侧面重叠，因此发光堆叠件 20、30、40将从内部发生的热量有效地发散到外部。此外，当连接电极20ce、 30ce、40ce、50ce包括诸如金属的反射性物质时，连接电极20ce、30ce、40ce、 50ce可以反射从至少一个以上的发光堆叠件20、30、40发出的光，因此能够改善发光效率。
通常，在制造期间，多个发光元件的阵列形成在基板上。基板沿切割线被切割使各个发光元件独立(分离)，发光元件为了进行诸如封装的发光元件的追加处理而可以使用多样的移送技术移送到另一基板或者带中。此时，当发光元件包括诸如从发光结构向外突出的金属凸块或者柱的连接电极时，缘于将所述连接电极向外部暴露的发光元件的结构，在后续工艺(例如，转印步骤)期间，可能发生多样的问题。此外，当发光元件包括根据应用领域而具有约小于10000μm2或者约小于4000μm2或者约小于2500μm2的表面积的微型LED时，发光元件的处理因小的尺寸而更加困难。
例如，当连接电极具有诸如杆的实质上细长的形状时，由于发光元件因连接电极的突出结构而不能具有充分的吸附面积，因此使用现有的真空方法来转印发光元件会变得困难。此外，暴露的连接电极在诸如连接电极与制造装置接触时后续工艺期间会因应力受到直接影响，这可能损伤发光元件的结构。作为另一示例，通过在发光元件的上部表面(例如，与基板对向的表面) 上附着粘合带来转印发光元件时，发光元件和粘合带之间的接触面积可能限制在连接电极的上端表面中。此时，与粘合带附着在发光元件(例如，基板) 的下部表面相反，发光元件对粘合带的附着力可能减弱，并在转印期间发光元件可能不期望地与粘合带分离。作为另一示例，当利用现有的拾取和放置 (pick and place)方法来转印发光元件时，吐出引脚直接接触到布置在连接引脚之间的发光元件的一部分，从而发光结构物的上部结构可能会损坏。特别地，吐出引脚可能撞击到发光元件的中心，可能对发光元件的上部发光堆叠件造成物理损伤。因吐出引脚的对于发光元件的这些冲击示出在附图1E中，发光元件100的中心由吐出引脚而被压入。
根据本实用新型的一实施例，所述保护层90可以形成在所述发光堆叠结构体上。更具体地，如附图1A中所示，保护层90形成在连接电极20ce、30ce、 40ce、50ce之间并至少覆盖发光堆叠结构体的侧面。根据示出的实施例，保护层90可以暴露基板11、第一绝缘层81以及第二绝缘层83以及第三发光堆叠件40的侧面。保护层90实质上平行于连接电极20ce、30ce、40ce以及 50ce的上表面来形成，可以包括环氧模塑料(EMC)，这可以形成为诸如黑色、白色或者透明的多样的颜色。但是本实用新型并不局限于此。例如，在部分实施例中，保护层90可以包括聚酰亚胺(PID)，此时当PID应用到发光堆叠结构体时为了增加平坦度而提供为干膜而不是液体型。在部分实施例中，保护层90可以包括具有感光性的物质。通过这种方式，保护层90不仅可以保护发光结构体免受在后续工艺期间能够施加的外部冲击的影响，而且可以对发光元件100提供充分的接触面积以使在后续转印步骤期间的处理更加容易。此外，保护层90防止从发光元件100的侧面的光泄漏，从而防止或至少抑制从相邻的发光元件100发出的光的干扰。
图2是根据本实用新型的一实施例的发光堆叠结构体的示意性的剖面图。根据示出的实施例的发光堆叠结构体与包括在前述的发光元件100的发光堆叠结构体实质上相同，因此为了避免重复将省略对形成实质上相同的发光堆叠结构体的构成的说明。
参照图2，根据本实用新型的一实施例的第一下部接触电极25p、第二下部接触电极35p以及第三下部接触电极45p可以连接到施加有公共电压SC的公共线。发光信号线SR、SG、SB可以分别连接到第一发光堆叠件20的第一导电型半导体层21、第二发光堆叠件30的第一导电型半导体层31以及第三发光堆叠件40的第一导电型半导体层41。发光信号线通过第一上部接触电极21n连接到第一发光堆叠件20的第一导电型半导体层21。在示出的示例性实施例中，公共电压SC通过公共线施加到第一下部接触电极25p、第二下部接触电极35p以及第三下部接触电极45p，各个发光信号通过发光信号线施加到第一发光堆叠件20的第一导电型半导体层21、第二发光堆叠件30的第一导电型半导体层31以及第三发光堆叠件40的第一导电型半导体层41。通过这种方式，可以分别控制第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40使它们选择性地发出光。
图2示出具有公共p结构的发光堆叠结构体，但是本实用新型并不局限于此。例如，在部分示例性的实施例中，公共电压SC可以施加到第一发光堆叠件20的第一导电型(或者n型)半导体层21、第二发光堆叠件30的第一导电型(或者n型)半导体层31以及第三发光堆叠件40的第一导电型(或者n型)半导体层41，发光信号可以施加到第一发光堆叠件20的第二导电型(或者p型)型半导体层25、第二发光堆叠件30的第二导电型(或者p 型)型半导体层35以及第三发光堆叠件40的第二导电型(或者p型)半导体层45。
根据本实用新型的发光堆叠结构体根据各个发光堆叠件20、30、40的操作状态来显示多样的颜色的光，而现有的发光元件通过组合发出单色的光的多个发光单元来显示多样的颜色的光。更具体地，现有的发光元件通常为了实现全色显示装置而包括沿2维平面相互隔开并分别发出不同颜色(例如红色、绿色以及蓝色)的光的发光单元。以这种方式，因为现有的发光单元而占据较大的面积。但是，根据本实用新型的发光堆叠结构体能够将多个发光堆叠件20、30、40进行叠层来发出互不相同的颜色的光，通过比现有的发光装置更小的面积来提供高水准的集成并实现全色。
此外，当发光元件100为了制造显示装置而贴装到另一基板时，例如要安装的元件的数量比起现有的发光元件可能会大大减少。以这种方式，特别是当在一个显示装置中形成数十万或者数百万个像素时，实质上可以简化使用发光元件100的显示装置的制造。
根据示例性的实施例，发光堆叠结构体还可以包括用于改善从其发出的光的纯度以及效率的多样的附加的构成要素。例如，在部分示例性的实施例中，在发光堆叠件之间可以布置有波长通过过滤器。在部分实施例中，在至少一个的发光堆叠件的发光表面上可以形成有用于平衡发光堆叠件之间的光的亮度的凹凸部。例如，需要增加绿色光的发光强度以使RGB的发光强度混合比接近3：6：1，为此，如上所述，在基板11表面上可以形成凹凸。
以下，参照附图针对根据本实用新型的一实施例的发光元件100的形成方法进行说明。
图3A、图4A、图5A、图6A、图7A、及图8A是表示根据示例性的实施例的图1A的发光元件的制造过程的平面图。图3B、图4B、图5B、图6B、图7B及图8B是根据示例性的实施例的在图3A、4A、5A、6A、7A及8A中示出的沿对应的平面图的A-A’线的剖面图。图9是根据示例性的实施例的图 1A的发光元件的示意性的剖面图。图10、图11、图12及图13是示意性地示出根据示例性的实施例的图1A的发光元件的制造工艺的剖面图。
重新参照图2，第三发光堆叠件40的第一导电型半导体层41、第三活性层43以及第二导电型半导体层45可以通过例如金属有机化学气相沉淀 (MOCVD)方法或者分子束外延(MBE)方法在基板上依次生长。基板11 可以在上表面包括凹凸图案，例如，可以是图案化的蓝宝石基板。第三下部接触电极45p可以通过例如物理气相沉淀法或者化学气相沉淀法形成在第三 p型半导体层45上，并且可以包括SnO、InO2、ZnO、ITO、ITZO等的透明导电性氧化物(TCO)。当根据本实用新型的一实施例的第三发光堆叠件40 发出绿色光时，基板11包括A12O3(例如，蓝宝石基板)，第三下部接触电极45p可以包括诸如氧化锡的透明导电性氧化物(TCO)。第一发光堆叠件 20以及第二发光堆叠件30可以分别通过在临时基板上依次生长第一导电型半导体层、活性层以及第二导电型半导体层来类似地形成。包括透明导电性氧化物(TCO)的下部接触电极可以通过例如物理气相沉淀法或者化学气相沉淀法等来分别形成在第二导电型半导体层上。另外，第一发光堆叠件20以及第二发光堆叠件30将第一粘合层61置于其之间而相互结合，并且在第一发光堆叠件20以及第二发光堆叠件30的临时基板中至少有一个可以通过激光剥离工艺、化学工艺、机械工艺来去除。并且，第一发光堆叠件20以及第二发光堆叠件30与第三发光堆叠件40隔着第二粘合层63而相互结合，并且在第一发光堆叠件20以及第二发光堆叠件30的剩余临时基板可以通过激光剥离工艺、化学工艺、机械工艺来去除。
参照图3A以及图3B，第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40中的每一个的多样的部分可以通过蚀刻工艺被图案化从而暴露第一导电型半导体层21、第一下部接触电极25p、第一导电型半导体层 31、第二下部接触电极35p、第三下部接触电极45p以及第一导电型半导体层41的一部分。根据示出的实施例，第一发光堆叠件20具有在发光堆叠件 20、30、40中最小的面积。另一方面，第三发光堆叠件40可以具有在发光堆叠件20、30、40中最大的面积，因此，能够相对增加第三发光堆叠件40 的发光强度。然而，本实用新型的概念并不特别受限于发光堆叠件20、30以及40的相对大小。
参照图4A以及图4B，为了形成第一上部接触电极21n，第一发光堆叠件20的第一导电型半导体层21的上表面的一部分可以通过湿蚀刻被图案化。如上所述，第一上部接触电极21n在第一导电型半导体层21的图案化的区域中形成为约100nm的厚度，从而例如可以提高它们之间的欧姆接触。
参照图5A以及图5B，第一绝缘层81可以形成为覆盖发光堆叠件20、 30、40，并且为了形成第一接触孔20H、第二接触孔30H、第三接触孔40H 以及第四接触孔50CH，第一绝缘层81的一部分可以被去除。第一接触孔 20CH定义在第一n型接触电极21n上来暴露第一n型接触电极21n的一部分。
第二接触孔30CH可以暴露第二发光堆叠件30的第一导电型半导体层 31的一部分。第三接触孔40CH可以暴露第三发光堆叠件40的第一导电型半导体层41的一部分。第四接触孔50CH可以暴露第一下部接触电极21p、第二下部接触电极31p以及第三下部接触电极41p的一部分。第四接触孔50CH 可以包括第一子接触孔50Cha，暴露第一下部接触电极25p的一部分；以及第二子接触孔50CHb，暴露第二下部接触孔35p以及第三下部接触电极45p。然而，在部分实施例中，单个第一子接触孔可以暴露各个第一下部接触电极 21p、第二下部接触电极31p以及第三下部接触电极41p中的每一个。
参照图6A以及图6B，第一垫20pd、第二垫30pd、第三垫40pd以及第四垫50pd形成在形成为具有第一接触孔20H、第二接触孔30H、第三接触孔 40H以及第四接触孔50CH的第一绝缘层81上。第一垫20pd、第二垫30pd、第三垫40pd以及第四垫50pd可以通过例如实质上在基板的前表面上形成导电层并且使用光刻工艺对导电层进行图案化来形成。
第一垫20pd形成为与形成了第一接触孔20CH的区域重叠，第一垫20pd 通过第一接触孔20CH连接到第一发光堆叠件20的第一上部接触电极21n。第二垫30pd形成为与形成了第二接触孔30CH的区域重叠，第二垫30pd通过第二接触孔30CH连接到第二发光堆叠件30的第一导电型半导体层31。第三垫40pd形成为与形成了第三接触孔40CH的区域重叠，第三垫40pd通过第三接触孔40CH连接到第三发光堆叠件40的第一导电型半导体层41。第四垫50pd形成为与形成了第四接触孔50CH的区域，尤其是形成了第一接触孔 50cha以及第二子接触孔50CHb的区域重叠，第四垫50pd可以与下部接触电极25p、35p和45p连接。具体地，第四垫50pd通过第一子接触孔50Cha以及第二子接触孔50CHb连接到第一发光堆叠件20、第二发光堆叠件30以及第三发光堆叠件40的下部接触电极25p、35p、45p。
参照图7A以及7B，第二绝缘层83可以形成在第一绝缘层81上。第二绝缘层83可以包括硅氧化物和/或硅氮化物。但是本实用新型并不局限于此，在部分实施例中，第一绝缘层81以及第二绝缘层83可以包括无机物质。随后，第二绝缘层83进行图案化并在其中形成第一贯通孔20ct、第二贯通孔 30ct、第三贯通孔40ct以及第四贯通孔50ct。
在第一垫20pd上形成的第一贯通孔20ct暴露第一垫20pd的一部分。形成在第二垫30pd上的第二贯通孔30ct暴露第二垫30pd的一部分。形成在第三垫40pd上的第三贯通孔40ct暴露第三垫40pd的一部分。形成在第四垫50pd 上的第四贯通孔50ct暴露第四垫50pd的一部分。在示出的示例性的实施例中，第一贯通孔20ct、第二贯通孔30ct、第三贯通孔40ct以及第四贯通孔50ct 可以分别定义在形成第一垫20pd、第二垫30pd、第三垫40pd以及第四垫50pd 的区域内。
参照图8A以及图8B，在形成第一贯通孔20ct、第二贯通孔30ct、第三贯通孔40ct以及第四贯通孔50ct的第二绝缘层83上形成第一凸起电极20bp、第二凸起电极30bp、第三凸起电极40bp以及第四凸起电极50bp。第一凸起电极20bp形成为与形成第一贯通孔20ct的区域重叠，第一凸起电极20bp通过第一贯通孔20ct连接到第一垫20pd。第二凸起电极30bp形成为与形成第二贯通孔30ct的区域重叠，第二凸起电极30bp通过第二贯通孔30ct连接到第二垫30pd。第三凸起电极40bp形成为与形成第三贯通孔40ct的区域重叠，第三凸起电极40bp通过第三贯通孔40ct连接到第三垫40pd。第四凸起电极 50bp形成为与形成第四贯通孔50ct的区域重叠，第四凸起电极50bp通过第四贯通孔50ct连接到第四垫50pd。在基板11上沉淀导电层并通过图案化此导电层来可以形成第一凸起电极20bp、第二凸起电极30bp、第三凸起电极 40bp以及第四凸起电极50bp，导电层可以包括例如Ni、Ag、Au、Pt、Ti、 Al、Cr、Wi、TiW、Mo、Cu、TiCu等中的至少一个。
参照图1B至图1D，相互隔开的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce以及第四连接电极50ce形成在发光堆叠结构体上。第一连接电极20ce、第二连接电极30ce、第三连接电极40ce以及第四连接电极 50ce分别电连接到第一凸起电极20bp、第二凸起电极30bp、第三凸起电极40bp以及第四凸起电极50bp从而将外部信号传送到各个发光堆叠件20、30、 40。更具体地，根据示出的实施例，第一连接电极20ce与通过第一垫20pd 连接到第一上部接触电极21n的第一凸起电极20bp连接，从而可以电连接到第一发光堆叠件20的第一导电型半导体层21。第二连接电极30ce与连接到第二垫30pd的第二凸起电极30bp连接，从而可以电连接到第二发光堆叠件 30的第一导电型半导体层31。第三连接电极40ce与连接到第三垫40pd的第三凸起电极40bp连接，从而可以电连接到第三发光堆叠件40的第一导电型半导体层41。第四连接电极50ce与连接到第四垫50pd的第四凸起电极50bp 连接，从而分别通过第一下部接触电极25p、第二下部接触电极35p以及第三下部接触电极45p可以各自电连接到发光堆叠件20、30以及40的第二导电型半导体层25、35以及45。
第一连接电极20ce、第二连接电极30ce、第三连接电极40ce以及第四连接电极50ce的方法不被特别地限定。例如，根据本实用新型的一实施例，在发光堆叠结构体上种子层作为导电性表面而被沉积，并且可以利用光刻等对种子层进行图案化使种子层布置在将要形成连接电极的期望位置。根据一实施例，所述种子层可以沉积为约
Figure DEST_PATH_GDA0002963401790000211
的厚度，但是并不局限于此。随后，种子层可以利用诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag的金属或者这些的合金被镀金，并且可以去除种子层。在部分示例性的实施例中，为了防止或者至少抑制镀金金属的氧化，附加金属通过化学镍金(ENIG：electroless nickel immersion gold)等方式沉积或者镀金到镀金金属(例如，连接电极) 上。在部分实施例中，种子层可以保留在各个连接电极中。
根据本实用新型的一实施例，当在接触部20C、30C、40C、50C中省略凸起电极20bp、30bp、40bp、50bp时，垫20pd、30pd、40pd、50pd可以连接到各个连接电极20ce、30ce、40ce以及50ce中。例如，在贯通孔20ct、30ct、 40ct、50ct形成为暴露部分接触部20C、30C、40C、50C的垫20pd、30pd、 40pd、50pd之后，种子层作为导电性表面而可以沉积在发光堆叠结构体上，并且可以利用光刻等对种子层进行图案化使种子层布置在将要形成连接电极的期望位置。此时，种子层可以与各个垫20pd、30pd、40pd、50pd的至少一部分重叠。根据本实用新型的一实施例，所述种子层可以沉积为约
Figure DEST_PATH_GDA0002963401790000212
的厚度，但是并不局限于此。此后，种子层可以用Cu、Ni、Ti、Sb、Zn、Mo、 Co等的金属镀金，并且可以去除种子层。在部分示例性的实施例中，为了防止或者至少抑制镀金金属的氧化，附加金属通过ENIG等方式沉积或者镀金到镀金金属上。在部分实施例中，种子层可以保留在各个连接电极中。
根据示出的示例性的实施例，各个连接电极20ce、30ce、40ce以及50ce 可以具有实质上较长的形状以便远离基板11。在另一示例性的实施例中，为了从连接电极20ce、30ce、40ce、50ce的较长的形状减少应力，连接电极20ce、 30ce、40ce可以包括两个以上的金属或者多个不同的金属层。但是本实用新型并不受限于连接电极20ce、30ce、40ce、50ce的特定形状，在部分实施例中连接电极可以具有多样的形状。
如图所示，为了使发光堆叠结构体与外部线或者电极之间的电连接更加容易，各个连接电极20ce、30ce、40ce以及50ce可以具有实质上平坦的上部表面。连接电极20ce、30ce、40ce、50ce可以与形成在发光堆叠结构体的侧面的至少一个的台阶重叠。通过这种方式，连接电极的下部表面可以具有比上部表面更大的宽度，在连接电极20ce、30ce、40ce以及50ce和发光堆叠结构体之间提供更大的接触面积从而使发光元件100具有能够与保护层90一起经受多样的后续工艺的更加稳定的结构。此时，连接电极20ce、30ce、40ce 以及50ce的朝向外部的一侧面的长度L可以不同于朝向发光元件的中心的另一表面的长度L’。例如，连接电极的两个对向面之间的长度差可以是3至16μm，但是并不局限于此。
另外，连接电极20ce、30ce、40ce、50ce之间布置保护层90。保护层90 可以通过抛光工艺而形成为实质上平行于连接电极20ce、30ce、40ce、50ce 的上表面。根据一实施例，保护层90可以包括环氧模塑料(EMC)，但是并不局限于此。例如，在部分实施例中，保护层90可以包括具有感光性的聚酰亚胺(PID)。通过这种方式，保护层90不仅可以保护发光结构体免受在后续工艺期间能够应用的外部冲击的影响，而且可以对发光元件100提供充分的接触面积以使在后续转印步骤期间的拾取更加容易。此外，保护层90防止光泄漏到发光元件100的侧面，从而防止或至少抑制从相邻的发光元件100发出的光的干扰。
图10是示例性地示出布置在基板11上的多个发光元件100，为了分离各个发光元件100而经过单一化工艺。参照图11，根据本实用新型的一实施例，在所述发光堆叠结构体之间照射激光束(Laser beams)从而形成部分地分离发光堆叠结构体的分离路径。参照图12，第一接合(bonding)层95附着于基板11，基板11附着于第一接合层95的状态下可以利用用于单一化各个发光元件100而在本领域公知的多样的方法来将其切割或者分离。例如，基板11通过形成在其上的切割线来切割基板11，或者例如沿着在激光辐射工艺期间形成的分离路径来施加机械力来分离基板11。第一接合层95可以是胶带，但是只要在后续工艺中第一接合层95能够稳定地附着于发光元件100 并分离发光元件100，本实用新型就不受限于此。尽管在上面将第一接合层 95描述为在激光辐射步骤之后附着到基板上，在部分示例性的实施例中，第一接合层95可以在激光辐射步骤之前附着到基板11上。
图14、图15、图16及图17是示意性地示出根据本实用新型的一实施例的发光封装件制造工艺的剖面图。根据本实用新型的一实施例的发光元件100 可以通过本领域中公知的多样的方法来进行转印以及封装。以下，将示例性地说明通过利用载体基板11c在基板11上附着第二粘合层13来转印发光元件100，但是本实用新型并不受限于特定的转印方法。
参照图14，根据本实用新型的一实施例，所述单一化的发光元件100可以布置为将第二粘合层13置于其之间而转印到载体基板11c上。此时，当发光元件包括从发光堆叠结构体向外突出的连接电极时，如上所述的会因不均匀结构在后续工艺尤其是在转印工艺中发生多样的问题。此外，当发光元件包括根据其应用领域具有约小于10000μm2或者约小于4000μm2或者约小于 2500μm2的表面积的微型LED时，发光元件的处理会因形状因子而更加困难。但是，提供根据在连接电极20ce、30ce、40ce、50ce之间布置保护层90的示例性的实施例的发光元件100不仅可以使在诸如转印以及封装的后续工艺期间使发光元件100的拾取更加容易，而且还可以保护发光结构体免受外部冲击的营销并可以防止相邻的发光元件100之间的光的干扰。
只要载体基板11c能够将发光元件100稳定地安装到第二粘合层13，载体基板11c不会被特别地限定。第二粘合层13可以是胶带，但是只要第二粘合层13能够将发光元件100稳定地附着到载体基板11c，并在后续工艺期间能够分离发光元件100，本实用新型并不局限于此。在部分实施例中，图13 的发光元件100可以直接转印到电路基板11p而不是转印到单独的载体基板 11c。此时，图14中示出的载体基板11c可以是基板11，图14中示出的第二粘合层13可以是图13中示出的第一接合层。
发光元件100可以贴装到电路基板11p上。根据一实施例，电路基板11p 可以包括相互电连接的上部电路电极11pa、下部电路电极11pc以及中间电路电极11pb。上部电路电极11pa可以分别对应于第一连接电极20ce、第二连接电极30ce、第三连接电极40ce以及第四连接电极50ce。在示例性的实施例中，上部电路电极11pa通过化学镍金被进行表面处理，部分在高温中被熔融，从而可以使对发光元件100的连接电极的电连接更加容易。
根据示出的实施例，可以优选考虑要安装到诸如显示装置的最终目标装置的电路基板11p的上部电路电极的间距P(参照图16B)，发光元件100以期望的间距在载体基板上相互隔开。
根据本实用新型的一实施例，各个发光元件100的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce以及第四连接电极50ce可以通过例如异方性导电胶膜(ACF)贴合而接合在电路基板11p的上部电路电极11pa。当通过可以执行在低于其他接合方法的执行温度的ACF接合来将发光元件100接合到电路基板时，可以防止发光元件100在接合期间暴露在高温。然而，本实用新型并不受限于特定接合方法。例如，在部分示例性的实施例中，发光元件100可以使用异方性导电膏(ACP)、焊料、球栅阵列(BGA)或者包括Cu以及Sn中的至少一个的微型凸起来接合到电路基板11p。此时，连接电极20ce、30ce、40ce、50ce的上部表面和保护层90通过抛光工艺等而实质上相互平行，因此增加了发光元件100对于异方性导电胶膜的粘附性，从而在接合到电路基板11p时可以形成更加稳定的结构。
参照图15，注塑层91形成在发光元件100之间。根据一实施例，注塑层91可以透射从发光元件100中发出的光的一部分，并且为了防止外部光因发光元件100反射到用户可见的方向而可以反射、衍射和/或吸收部分外部光。注塑层91可以覆盖发光元件100的至少一部分以保护发光元件不受水分以及压力的影响。此外，注塑层91与形成在发光元件100上的保护层90一起通过强化其结构来对发光封装件提供额外的保护。
根据本实用新型的一实施例，当注塑层91覆盖基板11的面对电路基板 11p的上表面时，注塑层91为了透射至少50％的光而可以具有约小于100μm 的厚度。在示例性的实施例中，注塑层可以包括有机或者无机聚合物。在部分实施例中，注塑层91可以额外包括诸如二氧化硅或者氧化铝的填充剂。作为示例性的实施例，注塑层91可以包括与保护层90相同的物质。注塑层91 可以通过诸如层压、镀金和/或印刷方法的在本领域中所知的多样的方法来形成。例如，注塑层91通过有机高分子片布置在发光元件100上并在真空中施加高温以及高压的真空层压工艺来形成，提供发光封装件的实质上平坦的上表面来提高光均匀性。
在部分实施例中，可以在注塑层91形成之前从发光元件100去除基板 11。当基板11为图案化的蓝宝石基板时，在第三发光堆叠件40的与基板11 接触的第一导电型半导体层41上形成凹凸部，从而可以提高光效率。在另一示例性的实施例中，如本领域中已知，凹凸从基板11分离后可以通过蚀刻或者图案化形成在第三发光堆叠件40的第一导电型半导体层41上。
参照图16A以及图16B，布置在电路基板11p上的发光元件100可以切割为期望的构成并形成为发光封装件110。图16B包括布置在电路基板11p 上的4个发光元件100(2×2)。然而，本实用新型并不受限于形成在发光封装件110的特定个数的发光元件。例如，在部分实施例中，发光封装件110 可以包括形成在电路基板11p上的一个以上的发光元件100。此外，本实用新型并不受限于发光封装件110内的一个以上的发光元件100的特定排列，例如，发光封装件110内的一个以上的发光元件100可以排列为n×m排列。这里，n和m为自然数。根据一实施例，电路基板11p可以包括用于独立驱动包含在发光封装件110的各个发光元件100的扫描线以及数据线。
参照图17，发光封装件110可以贴装到诸如显示装置的最终装置的目标基板11b上。目标基板11b可以包括分别对应于发光封装件110的下部电路电极11pc的目标电极11s。根据本实用新型的显示装置可以包括多个像素，各个发光元件100可以布置为对应于各个像素。更具体地，根据本实用新型的发光元件100的各个发光堆叠件可以对应于一个像素的各个子像素。发光元件100包括垂直叠层的发光堆叠件20、30以及40，因此将针对各个子像素转印的元件的数量比起现有的发光元件的数量实质上可以减少。此外，由于连接电极的对向面的长度不同，因此可以在发光堆叠结构体稳定地形成连接电极来强化内部结构。此外，由于根据部分实施例的发光元件100在连接电极之间包括保护层90，因此可以保护发光元件100免受外部冲击影响。
虽然在本说明书中对示例性的实施例以及实现进行了说明，但是通过本说明将明确其它实施例以及修改。因此，本实用新型并不局限于这些实施例，并且包括更宽范围以及对于本领域技术人员明确的多样的修改和等同的构成。

Claims (20)

1.一种显示器用发光元件，其特征在于包括：
第一LED子单元；
第二LED子单元，布置在所述第一LED子单元上；以及
第三LED子单元，布置在所述第二LED子单元上，
其中，所述第三LED子单元相比于所述第一LED子单元发出波长短的光，并且相比于所述第二LED子单元发出波长长的光。
2.根据权利要求1所述的显示器用发光元件，其特征在于，
所述第一LED子单元、第二LED子单元以及第三LED子单元分别发出红色光、蓝色光以及绿色光。
3.根据权利要求1所述的显示器用发光元件，其特征在于，
所述第一LED子单元包括第一发光堆叠件，
所述第二LED子单元包括第二发光堆叠件，
所述第三LED子单元包括第三发光堆叠件，
其中，所述第一发光堆叠件、第二发光堆叠件和第三发光堆叠件中的每一个包括第一导电型半导体层、活性层以及第二导电型半导体层。
4.根据权利要求3所述的显示器用发光元件，其特征在于还包括：
基板，布置有所述第一LED子单元至第三LED子单元，
其中，所述第三LED子单元布置为比所述第一LED子单元以及第二LED子单元更近于所述基板，
所述基板在上表面具有凹凸。
5.根据权利要求4所述的显示器用发光元件，其特征在于，
所述基板是图案化的蓝宝石基板。
6.根据权利要求4所述的显示器用发光元件，其特征在于，
所述第三发光堆叠件的第一导电型半导体层与所述基板的上表面接触。
7.根据权利要求1所述的显示器用发光元件，其特征在于还包括：
第一接合层，夹设在所述第一LED子单元和所述第二LED子单元之间；以及
第二接合层，夹设在所述第二LED子单元和所述第三LED子单元之间。
8.根据权利要求7所述的显示器用发光元件，其特征在于还包括：
第一连接电极，与所述第一LED子单元、第二LED子单元以及第三LED子单元中的至少一个重叠并电连接到这些中的至少一个，
其中，所述第一连接电极具有相互对向的第一侧面以及第二侧面，所述第一侧面具有第一长度，所述第二侧面具有第二长度，
所述第一侧面和所述第二侧面的长度差大于所述LED子单元中的至少一个的厚度。
9.根据权利要求8所述的显示器用发光元件，其特征在于还包括：
基板，布置有所述第一LED子单元至第三LED子单元，
保护层，围绕所述第一连接电极的至少一部分并暴露所述基板的侧面。
10.根据权利要求8所述的显示器用发光元件，其特征在于，
所述第一侧面朝向所述发光元件的外部，所述第二侧面朝向所述发光元件的中心，所述第一侧面的第一长度大于所述第二侧面的第二长度。
11.根据权利要求9所述的显示器用发光元件，其特征在于，
所述保护层包括环氧树脂模塑料或者聚酰亚胺膜，
所述保护层覆盖所述第一LED子单元的上表面。
12.根据权利要求8所述的显示器用发光元件，其特征在于还包括：
第二连接电极，电连接到所述第一LED子单元；
第三连接电极，电连接到所述第二LED子单元；以及
第四连接电极，电连接到所述第三LED子单元，
其中，所述第一连接电极电连接到各个所述第一LED子单元、第二LED子单元以及第三LED子单元。
13.根据权利要求12所述的显示器用发光元件，其特征在于，
所述第一连接电极、第二连接电极、第三连接电极及第四连接电极的下表面大于各个连接电极的上表面。
14.根据权利要求12所述的显示器用发光元件，其特征在于，
所述第一连接电极、第二连接电极、第三连接电极及第四连接电极中的至少一个与所述第一LED子单元、第二LED子单元、第三LED子单元中的每一个的侧面重叠。
15.根据权利要求1所述的显示器用发光元件，其特征在于，
所述第一LED子单元包括：第一导电型半导体层；活性层；第二导电型半导体层；以及上部接触电极，与所述第一导电型半导体层进行欧姆接触，
其中，所述第一导电型半导体层包括凹入部分，
所述上部接触电极可以形成在所述第一导电型半导体层的凹入部分内。
16.一种发光封装件，其特征在于包括：
电路基板；
发光元件，布置在所述电路基板上；以及
注塑层，覆盖所述发光元件，
其中，所述发光元件包括：
第一LED子单元；
第二LED子单元，布置在所述第一LED子单元上；以及
第三LED子单元，布置在所述第二LED子单元上，
所述第三LED子单元相比于所述第一LED子单元发出波长短的光，并且相比于所述第二LED子单元发出波长长的光。
17.根据权利要求16所述的发光封装件，其特征在于，
所述发光元件还包括基板，
其中，所述第三LED子单元布置为比所述第一LED子单元以及第二LED子单元更近于所述基板，
所述基板在上表面具有凹凸。
18.根据权利要求16所述的发光封装件，其特征在于，
所述发光元件还包括：
多个连接电极，布置在所述第一LED子单元至第三LED子单元上；以及
保护层，布置在所述连接电极之间，
其中，所述保护层和所述注塑层包括互不相同的物质。
19.根据权利要求16所述的发光封装件，其特征在于，
所述第一LED子单元包括：第一导电型半导体层；活性层；第二导电型半导体层；以及上部接触电极，与所述第一导电型半导体层进行欧姆接触，
其中，所述第一导电型半导体层包括凹入部分，
所述上部接触电极形成在所述第一导电型半导体层的凹入部分内。
20.根据权利要求18所述的发光封装件，其特征在于，
所述多个连接电极中的至少一个具有相互对向的第一侧面以及第二侧面，所述第一侧面具有第一长度，所述第二侧面具有第二长度，
所述第一长度和所述第二长度的差至少是3μm。
CN202022033676.4U 2019-09-18 2020-09-16 显示器用发光元件及发光封装件 Active CN213071131U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962902069P 2019-09-18 2019-09-18
US62/902,069 2019-09-18
US17/020,834 2020-09-15
US17/020,834 US11398462B2 (en) 2019-09-18 2020-09-15 Light emitting device for display and light emitting package having the same

Publications (1)

Publication Number Publication Date
CN213071131U true CN213071131U (zh) 2021-04-27

Family

ID=74869827

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202022033676.4U Active CN213071131U (zh) 2019-09-18 2020-09-16 显示器用发光元件及发光封装件
CN202080065850.3A Pending CN114424342A (zh) 2019-09-18 2020-09-16 显示器用发光元件及具有其的发光封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080065850.3A Pending CN114424342A (zh) 2019-09-18 2020-09-16 显示器用发光元件及具有其的发光封装件

Country Status (8)

Country Link
US (3) US11398462B2 (zh)
EP (1) EP4033530A4 (zh)
JP (1) JP2022549605A (zh)
KR (1) KR20220065757A (zh)
CN (2) CN213071131U (zh)
BR (1) BR112022005090A2 (zh)
MX (1) MX2022002988A (zh)
WO (1) WO2021054702A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
US11664355B2 (en) * 2019-12-02 2023-05-30 Seoul Semiconductor Co., Ltd. Display apparatus
KR20230061031A (ko) * 2021-10-28 2023-05-08 삼성전자주식회사 마이크로 발광 소자 및 이를 포함하는 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100579B1 (ko) 2005-01-06 2012-01-13 엘지이노텍 주식회사 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법
TWI244228B (en) 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
KR100765236B1 (ko) 2006-06-30 2007-10-09 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 제조방법 및 그것을채택하는 발광 다이오드 제조방법
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
US10283685B2 (en) 2014-09-26 2019-05-07 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
KR102263065B1 (ko) 2014-09-26 2021-06-10 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same

Also Published As

Publication number Publication date
EP4033530A1 (en) 2022-07-27
WO2021054702A1 (ko) 2021-03-25
US20210082887A1 (en) 2021-03-18
JP2022549605A (ja) 2022-11-28
US20230387087A1 (en) 2023-11-30
US11769761B2 (en) 2023-09-26
CN114424342A (zh) 2022-04-29
KR20220065757A (ko) 2022-05-20
EP4033530A4 (en) 2023-10-25
US11398462B2 (en) 2022-07-26
US20220359474A1 (en) 2022-11-10
MX2022002988A (es) 2022-04-01
BR112022005090A2 (pt) 2022-09-06

Similar Documents

Publication Publication Date Title
CN213782016U (zh) 显示装置
CN213071131U (zh) 显示器用发光元件及发光封装件
US11901397B2 (en) LED chip having fan-out structure and manufacturing method of the same
US11855121B2 (en) LED chip and manufacturing method of the same
CN211605176U (zh) 发光芯片
CN212934611U (zh) 显示装置
US20240088197A1 (en) Led chip and manufacturing method of the same
JP7481363B2 (ja) 表示装置
CN212934617U (zh) 发光元件及显示装置
CN212907741U (zh) 发光元件及具有此的显示装置
CN211629110U (zh) 发光封装件
US20240186363A1 (en) Led chip having fan-out structure and manufacturing method of the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant