CN211629110U - 发光封装件 - Google Patents

发光封装件 Download PDF

Info

Publication number
CN211629110U
CN211629110U CN202020794218.XU CN202020794218U CN211629110U CN 211629110 U CN211629110 U CN 211629110U CN 202020794218 U CN202020794218 U CN 202020794218U CN 211629110 U CN211629110 U CN 211629110U
Authority
CN
China
Prior art keywords
light emitting
emitting diode
passivation layer
connection electrodes
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020794218.XU
Other languages
English (en)
Inventor
张钟敏
金彰渊
梁明学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/858,674 external-priority patent/US11756980B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN211629110U publication Critical patent/CN211629110U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

提供了一种发光封装件。所述发光封装件包括：第一LED子单元，具有背对的第一表面和第二表面；第二LED子单元，设置在第一LED子单元的第二表面上；第三LED子单元，设置在第二LED子单元上；多个连接电极，具有侧表面并电连接到LED子单元中的至少一者，连接电极覆盖LED子单元中的至少一者的侧表面；第一钝化层，至少围绕连接电极的侧表面，第一钝化层暴露第一LED子单元的第一表面的至少部分；基底，具有背对的第一表面和第二表面，基底的第一表面面对LED子单元；以及第一电极，设置在基底的第一表面上且连接到所述至少一个连接电极中的至少一个。根据本实用新型的发光封装件能够在各种转移工艺期间保护发光堆叠结构。

Description

发光封装件
本申请要求于2019年5月14日提交的第62/847,875号美国临时申请、于2019年7月5日提交的第62/870,855号美国临时申请和于2020年4月26日提交的第16/858,674号美国临时申请的权益，所述美国临时申请中的每件出于所有目的通过引用包含于此，如同在此充分阐述的一样。
技术领域
实用新型的示例性实施例涉及一种用于显示器的发光封装件及其制造方法，更特别地，涉及一种具有堆叠结构的微型发光芯片及其制造方法。
背景技术
作为无机光源，发光二极管(LED)已经用在诸如显示器、车灯、普通照明等的各种技术领域中。利用寿命长、功耗低和响应速度高的优点，发光二极管已经快速地取代了现有的光源。
发光二极管已经主要用作显示设备中的背光光源。然而，近来已经开发出能够直接使用发光二极管实现图像的微型LED显示器。
通常，显示设备通过使用蓝光、绿光和红光的混合颜色的光来实现各种颜色。显示设备包括均具有与蓝色、绿色和红色对应的子像素的像素，特定像素的颜色可以基于该特定像素中的子像素的颜色来确定，可以通过像素的组合的选择性激活来显示图像。
由于LED可以根据其组成材料发射各种颜色，所以显示设备通常可以具有布置在二维平面上的发射蓝光、绿光和红光的独立的LED芯片。然而，当针对每个子像素设置一个LED芯片时，需要安装的用以形成显示装置的LED芯片的数量变得非常大(例如，超过几十万或几百万)，这会需要用于安装工艺的大量时间和复杂度。此外，由于子像素在显示设备中布置在二维平面上，所以对于包括用于蓝光、绿光和红光的子像素的一个像素需要相对大的面积，并且减小每个子像素的发光面积将使子像素的亮度劣化。
此外，微型LED通常具有表面积为约10000平方μm或更小的非常小的尺寸，因此，由于该小尺寸而出现各种技术问题。例如，在基底上形成微型LED的阵列，并且可以通过切割基底将微型LED单片化为每个微型LED芯片。然后可以将单个的微型LED芯片安装在另一基底(例如，印刷电路板)上，在此期间可以采用各种转移技术。然而，在这些转移步骤期间，每个微型LED芯片的处理通常由于其小尺寸及其易损结构而是困难的。此外，形成在目标基底(诸如显示装置的目标基底)上的电极通常以与具有布置在二维平面上的多个子像素的传统像素的电极的间距对应的间距彼此间隔开。
本背景技术部分中公开的以上信息仅用于理解发明构思的背景，因此，其可能包含不构成现有技术的信息。
实用新型内容
根据实用新型的原理和一些示例性实施方式构造的发光封装件能够在各种转移工艺期间保护发光堆叠结构。
根据实用新型的原理和一些示例性实施方式构造的发光芯片(例如微型LED)和使用该发光芯片的显示器具有使在制造期间用于安装工艺的时间减少的简化的结构。
根据实用新型的原理和一些示例性实施方案构造的发光芯片(例如，微型LED)能够以有助于处理和转移的增强的内部结构安装在传统的显示装置上。
根据实用新型的原理和一些示例性实施方式构造的发光封装件(例如微型LED)具有通过去除发光堆叠结构的基底(诸如LED堆叠件中的一者的生长基底)来实现的增大的光效和色纯度。
将在以下的描述中阐述实用新型的附加特征，部分地通过描述将变得清楚，或者可以通过实践发明构思而获知。
根据示例性实施例的发光封装件包括：第一LED子单元，具有背对的第一表面和第二表面；第二LED子单元，设置在第一LED子单元的第二表面上；第三LED子单元，设置在第二LED子单元上；多个连接电极，具有侧表面并且电连接到第一LED子单元、第二LED子单元和第三LED子单元中的至少一者，所述多个连接电极覆盖第一LED子单元、第二LED子单元和第三LED子单元中的至少一者的侧表面；第一钝化层，至少围绕所述多个连接电极的侧表面，第一钝化层暴露第一LED子单元的第一表面的至少部分；基底，具有背对的第一表面和第二表面，基底的第一表面面对LED子单元；以及第一电极，设置在基底的第一表面上且连接到所述多个连接电极中的至少一个。
所述多个连接电极可以与第一LED子单元、第二LED子单元和第三LED子单元中的至少一者叠置。
发光封装件还可以包括：第二钝化层，接触所述多个连接电极中的至少一些的侧表面。
第二钝化层可以设置在所述多个连接电极之间。
第一钝化层可以包括黑色环氧树脂模塑料和聚酰亚胺膜中的至少一种。
第一电极可以包括多个接触电极，所述多个接触电极中的每个彼此间隔第一距离并且与所述多个连接电极中的一个对应，发光封装件还可以包括设置在基底的第二表面上的第二电极，第二电极中的每个彼此间隔第二距离并且连接到所述多个接触电极中的相应的接触电极，第二距离可以大于第一距离。
第一钝化层和第二钝化层可以包括不同的材料。
第一LED子单元可以包括第一LED发光堆叠件，第二LED子单元可以包括第二LED发光堆叠件，第三LED子单元可以包括第三LED发光堆叠件，第一LED发光堆叠件、第二LED发光堆叠件和第三LED发光堆叠件可以具有依次变小的与基底叠置的区域，并且LED发光堆叠件中的至少一者可以包括具有小于约10000平方μm的表面积的微型LED。
发光封装件还可以包括设置在所述多个连接电极与第三LED子单元之间的第二钝化层，其中，第二钝化层的侧表面与第一LED子单元的第一表面之间限定的角度可以小于约80°。
所述多个连接电极中的至少一个可以至少覆盖第二钝化层的侧表面和顶表面。
根据另一示例性实施例的发光封装件包括：第一LED子单元，具有背对的第一表面和第二表面；第二LED子单元，设置在第一LED子单元的第二表面上；第三LED子单元，设置在第二LED子单元上；多个连接电极，具有侧表面并且电连接到第一LED子单元、第二LED子单元和第三LED子单元中的至少一者，所述多个连接电极覆盖第一LED子单元、第二LED子单元和第三LED子单元中的至少一者的侧表面；第一钝化层，至少围绕所述多个连接电极的侧表面且具有覆盖第一LED子单元的第一表面的至少部分的部分；基底，具有背对的第一表面和第二表面，基底的第一表面面对LED子单元；以及第一电极，设置在基底的第一表面上，并且连接到所述多个连接电极中的至少一个。
第一钝化层的覆盖第一LED子单元的第一表面的所述部分可以具有小于约100μm的厚度。
第一钝化层可以接触第一LED子单元的第一表面。
发光封装件还可以包括：第二电极，设置在基底的第二表面上并且连接到第一电极，其中，第二电极可以包括第一部分和第二部分，第一部分与LED子单元中的至少一者叠置并且具有第一面积，第二部分不与LED子单元中的至少一者叠置并且具有比第一面积大的第二面积。
发光封装件还可以包括：第二钝化层，至少接触连接电极的侧表面。
第一钝化层和第二钝化层可以包括不同的材料。
所述多个连接电极中的至少一个可以接触第二钝化层的侧表面和顶表面。
所述多个连接电极中的至少一个可以具有成角度的形状。
第一钝化层可以设置在所述多个连接电极之间。
所述多个连接电极中的至少一个连接电极可以具有背对的第一表面和第二表面，所述至少一个连接电极的第一表面面对LED子单元，所述至少一个连接电极的第一表面可以具有比所述至少一个连接电极的第二表面的面积大的面积。
将理解的是，前面的总体描述和以下的详细描述都是示例性的和说明性的，并且旨在提供对所要求保护的实用新型的进一步解释。
附图说明
附图示出了实用新型的示例性实施例，并与描述一起用于解释发明构思，其中，附图被包括以提供对实用新型的进一步理解并且被并入本说明书中且构成本说明书的一部分。
图1是根据实用新型的示例性实施例构造的发光封装件的示意性剖视图。
图2是根据实用新型的另一示例性实施例构造的发光封装件的示意性剖视图。
图3是根据示例性实施例构造的发光堆叠结构的示意性剖视图。
图4A、图5A、图6A、图7A、图8A和图9A是示出根据示例性实施例的制造发光芯片的工艺的平面图。
图4B、图5B、图6B、图7B、图8B和图9B是根据示例性实施例的沿着图4A、图5A、图6A、图7A、图8A和图9A中示出的其对应的平面图的线A-A'截取的剖视图。
图10A是示出根据示例性实施例的制造发光芯片的工艺的示意性平面图，图10B和图10C是分别沿着图10A的线A-A'和线B-B'截取的示意性剖视图。
图11、图12、图13、图14、图15、图16和图17是示出根据示例性实施例的制造图1的发光封装件的工艺的示意性剖视图。
图18是示出根据另一示例性实施例的制造图2的发光封装件的工艺的示意性剖视图。
图19是根据实用新型的示例性实施例构造的发光封装件的示意性剖视图。
图20是根据实用新型的另一示例性实施例构造的发光封装件的示意性剖视图。
图21A和图22A是示出根据另一示例性实施例的制造发光芯片的工艺的平面图。
图21B和图22B是根据另一示例性实施例的沿着图21A和图22A中所示的对应的平面图的线A-A'截取的剖视图。
图23和图24是示出根据示例性实施例的制造发光封装件的工艺的示意性剖视图。
图25、图26、图27、图28和图29是示出根据示例性实施例的制造图19的发光封装件的工艺的示意性剖视图。
图30是示出根据另一示例性实施例的制造图20的发光封装件的工艺的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节以提供对实用新型的各种示例性实施例或实施方式的透彻理解。如在此所使用的，“实施例”和“实施方式”是可互换的词语，其是采用在此所公开的发明构思中的一个或更多个的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实践各种示例性实施例。在其它示例中，以框图形式示出了公知的结构和装置，以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以是不同的，但不必是排他性的。例如，在不脱离发明构思的情况下，示例性实施例的特定形状、构造和特性可以在另一示例性实施例中使用或实现。
除非另有说明，否则示出的示例性实施例将被理解为提供可以在实践中实现发明构思的一些方式的变化细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独地或统称为“元件”)可以此外组合、分离、互换和/或重新布置。
附图中的交叉影线和/或阴影线的使用通常被提供以使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影线的存在或不存在都不传达或表示对特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现示例性实施例时，可以与描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或以与所描述的顺序相反的顺序执行。此外，同样的附图标记表示同样的元件。
当元件(诸如层)被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以表示具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴(例如x轴、y轴和z轴)，并且可以以更广泛的含义来解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(种/者)或更多个(种/者)的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管术语“第一”、“第二”等可以在此用于描述各种类型的元件，但这些元件不应该受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语可以在此用于描述的目的，并且由此描述如附图中所示的一个元件与另一(多个)元件的关系。除了附图中描绘的方位之外，空间相对术语意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”另一元件或特征“下方”或“之下”的元件将被定向为“在”所述另一元件或特征“上方”。因此，示例性术语“在……下方”可以包含上方和下方两种方位。此外，设备可以此外定向(例如，旋转90度或在其它方位处)，如此，相应地解释在此所使用的空间相对描述语。
在此所使用的术语是出于描述特定实施例的目的，并且不旨在成为限制性的。如在此所使用的，除非上下文此外清楚地表示，否则单数形式“一”、“一个(种/者)”和“该(所述)”意图也包括复数形式。此外，术语“包括”和/或“包含”及其变型在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在此所使用的，术语“基本上(基本)”、“约”和其它类似术语被用作近似术语而不是程度术语，如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
在此参照作为理想化示例性实施例和/或中间结构的示意图的剖面和/或分解图来描述各种示例性实施例。如此，将预期由例如制造技术和/或公差引起的图示的形状的变化。因此，在此公开的示例性实施例不应必然被解释为限于区域的具体示出的形状，而是要包括由例如制造引起的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且如此不一定旨在成为限制性的。
除非另有定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常理解的含义相同的含义。术语(诸如在通用词典中定义的那些术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应该以理想化或过于形式化的含义来解释，除非在此明确地如此定义。
在下文中，将参照附图详细地描述本公开的示例性实施例。如在此所使用的，根据示例性实施例的发光堆叠结构、发光芯片、发光封装件或发光模块可以包括具有本领域中已知的小于约10000平方μm的表面积的微型LED。在其它示例性实施例中，微型LED可以根据特定应用而具有小于约4000平方μm或小于约2500平方μm的表面积。
图1是根据实用新型的示例性实施例构造的发光封装件的示意性剖视图。
参照图1，根据示出的示例性实施例的发光封装件110包括发光芯片100、至少围绕发光芯片100的侧面的钝化层90、至少围绕钝化层90的侧面的模制层91以及电路板11p。发光芯片的阵列可以形成在基底上，包括在图1的发光封装件110中的发光芯片100示例性地示出了已经从阵列单片化的发光芯片，然后进一步处理该单片化的发光芯片以形成发光封装件110。
根据示例性实施例的发光芯片100可以包括诸如在竖直方向上一个设置在另一个之上的至少两个或更多个发光子单元或发光堆叠件。以这种方式，发光芯片100可以根据每个发光堆叠件的操作状态来显示各种颜色的光，而传统的发光装置可以通过发射单色光的多个发光单元的组合来显示各种颜色。更具体地，传统的发光装置通常包括沿着二维平面彼此间隔开的分别发射不同颜色的光(例如，红光、绿光和蓝光)的发光单元，以实现全色显示。如此，传统的发光单元会占据相对大的面积。然而，根据示例性实施例构造的发光芯片100可以通过堆叠多个发光堆叠件来发射具有各种颜色的光，从而通过比传统发光装置中的面积显著小的面积来提供高集成度并且实现全色谱。
此外，当包括发光堆叠结构的发光芯片100安装到另一基底以制造显示装置时，例如，由于其堆叠结构，与传统的发光装置相比，待安装的芯片的数量可以显著减少。如此，尤其是当在一个显示装置中形成数十万或数百万个像素时，可以显著简化采用发光堆叠结构的显示装置的制造。发光芯片100可以包括如图3中所示的发光堆叠结构，该发光堆叠结构包括三个发光堆叠件和连接到发光堆叠件的多个连接电极，这将在下面更详细地描述。
根据示例性实施例，钝化层90可以形成在发光堆叠结构周围。更具体地，如图1中所示，钝化层90可以形成在发光堆叠结构的连接电极之间。根据示出的示例性实施例，钝化层90可以形成为与连接电极的顶表面基本上齐平，并且可以包括可以形成为具有诸如黑色或透明的各种颜色的环氧树脂模塑料(EMC)，而不限于此。然而，发明构思不限于此。例如，在一些示例性实施例中，钝化层90可以包括聚酰亚胺(PID)，并且在这种情况下，PID可以被设置为干膜而不是液体类型，以在应用于发光堆叠结构时增加平坦度的水平。在一些示例性实施例中，钝化层90可以包括具有光敏性的材料。以这种方式，钝化层90可以保护发光结构免受可以在后续工艺期间施加的外部冲击的影响，以及向发光芯片100提供足够的接触面积以促进其在后续转移步骤期间的处理。此外，钝化层90可以防止光朝向发光芯片100的侧表面的泄漏，以防止或至少抑制从相邻的发光芯片100发射的光的干扰。
模制层91可以至少围绕发光芯片100的侧面以保护发光芯片100免受外部冲击的影响。根据示出的示例性实施例，模制层91可以暴露发光芯片100的至少一个表面以增加光效和色纯度。在这种情况下，由于在示出的示例性实施例中已经去除了在其上生长有发光堆叠结构的基底，所以从发光封装件110发射的光可以具有增大的亮度和纯度。根据示例性实施例，模制层91可以包括有机聚合物或无机聚合物。在一些示例性实施例中，模制层91可以包括与钝化层90的材料基本上相同的材料。然而，发明构思不限于此，在一些示例性实施例中，模制层91和钝化层90可以包括彼此不同的材料。
电路板11p可以包括彼此连接的下电路电极11pa、中间电路电极11pb和上电路电极11pc。上电路电极11pc可以以预定间距P彼此间隔开。例如，上电路电极11pc之间的间距(或距离)可以与诸如显示装置的目标基底的电极的间距(或距离)对应。以这种方式，根据示例性实施例的发光封装件110可以安装在传统的显示装置上，而不改变显示装置的目标基底的构造。
图2是根据另一示例性实施例的发光封装件的示意性剖视图。
参照图2，除了模制层91的形状之外，根据示出的示例性实施例的发光封装件120与图1的发光封装件110基本上相同。更具体地，根据示出的示例性实施例的模制层91覆盖发光芯片100的顶表面。以这种方式，模制层91可以保护发光芯片100免受渗透到发光堆叠结构中的外部颗粒(诸如灰尘和湿气)或外部冲击的影响，并且也可以防止外部光由基底11朝向用户反射。此外，当如图2中所示模制层91覆盖发光芯片100的顶表面时，可以通过调节模制层91的厚度或者通过用提供期望的光透射率的材料形成模制层91来控制光的透射率。在这种情况下，模制层91的覆盖发光芯片100的顶表面的部分可以具有小于约100μm的厚度。由于除了模制层91的形状之外，发光封装件120与图1的发光封装件110基本上相同，因此将省略对发光封装件120的组成元件的重复描述以避免冗余。
图3是根据示例性实施例构造的发光堆叠结构的示意性剖视图。
参照图3，根据示出的示例性实施例的发光堆叠结构包括设置在基底11上的第一LED子单元、第二LED子单元和第三LED子单元。第一LED子单元可以包括第一LED发光堆叠件(以下称为第一发光堆叠件或第一LED堆叠件)20，第二LED子单元可以包括第二LED发光堆叠件(以下称为第二发光堆叠件或第二LED堆叠件)30，第三LED子单元可以包括第三LED发光堆叠件(以下称为第三发光堆叠件或第三LED堆叠件)40。虽然附图示出了包括三个发光堆叠件20、30和40的发光堆叠结构，但是发明构思不限于形成在发光堆叠结构中的发光堆叠件的具体数量。例如，在一些示例性实施例中，发光堆叠结构可以在其中包括两个或更多个发光堆叠件。在下文中，将参照根据示例性实施例的包括三个发光堆叠件20、30和40的发光堆叠结构来描述发光堆叠结构。
基底11可以包括透光绝缘材料以使光透过其。然而，在一些示例性实施例中，基底11可以形成为半透明的以仅透射具有特定波长的光，或者形成为部分透明的以仅透射具有特定波长的光的部分。基底11可以是能够使第三发光堆叠件40在其上外延生长的生长基底，例如，蓝宝石基底。然而，发明构思不限于此，在一些示例性实施例中，基底11可以包括各种其它透明绝缘材料。例如，基底11可以包括玻璃、石英、硅、有机聚合物或有机-无机复合材料，例如，碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基底。作为另一示例，一些示例性实施例中的基底11可以是在其中包括电气线路的印刷电路板或复合基底，电气线路用于向形成在印刷电路板或复合基底上的每个发光堆叠件提供发光信号和共电压。
第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个被构造为朝向基底11发射光。如此，从第一发光堆叠件20发射的光例如可以穿过第二发光堆叠件30和第三发光堆叠件40。根据示例性实施例，从第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个发射的光可以具有彼此不同的波段，并且越远离基底11设置的发光堆叠件可以发射波段越长的光。例如，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40可以分别发射红光、绿光和蓝光。然而，发明构思不限于此。作为另一示例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40可以分别发射红光、蓝光和绿光。另一方面，当从如图1中所示的发光芯片100去除基底11时，可以认为发光堆叠结构的第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40顺序地设置在图1中所示的电路板11p上。在这种情况下，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40可以分别发射绿光、蓝光和红光。作为又一示例，发光堆叠件中的一个或更多个可以发射具有基本上相同波段的光。作为又一示例，当发光堆叠结构包括微型LED(微型LED具有如本领域中已知的小于约10000平方μm的表面积或具有其它示例性实施例中的小于约4000平方μm或2500平方μm的表面积)时，由于微型LED的小形状因子，被设置为较远离基底11的发光堆叠件可以发射的光的波段比从设置为较靠近基底11的发光堆叠件发射的光的波段短，而不会不利地影响操作。在这种情况下，可以以低操作电压操作微型LED，因此，在发光堆叠件之间可以不需要单独的滤色器。在下文中，根据示例性实施例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40将被示例性地描述为分别发射红光、绿光和蓝光。
第一发光堆叠件20包括第一类型半导体层21、活性层23和第二类型半导体层25。根据示例性实施例，第一发光堆叠件20可以包括发射红光的半导体材料，诸如砷化铝镓(AlGaAs)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)和磷化镓(GaP)，但不限于此。第一下接触电极25p可以设置在第一发光堆叠件20的第二类型半导体层25下。
第二发光堆叠件30包括第一类型半导体层31、活性层33和第二类型半导体层35。根据示例性实施例，第二发光堆叠件30可以包括发射绿光的半导体材料，诸如氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)和磷化铝镓(AlGaP)，但不限于此。第二下接触电极35p设置在第二发光堆叠件30的第二类型半导体层35下。
第三发光堆叠件40包括第一类型半导体层41、活性层43和第二类型半导体层45。根据示例性实施例，第三发光堆叠件40可以包括发射蓝光的半导体材料，诸如氮化镓(GaN)、氮化铟镓(InGaN)和硒化锌(ZnSe)，但不限于此。第三下接触电极45p设置在第三发光堆叠件40的第二类型半导体层45上。
根据示例性实施例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第一类型半导体层21、31、41中的每个和第二类型半导体层25、35、45中的每个可以具有单层结构或多层结构，并且在一些示例性实施例中可以包括超晶格层。此外，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的活性层23、33和43可以具有单量子阱结构或多量子阱结构。
第一下接触电极25p、第二下接触电极35p和第三下接触电极45p中的每个可以包括透明导电材料以透射光。例如，下接触电极25p、35p和45p可以包括透明导电氧化物(TCO)，诸如，氧化锡(SnO)、氧化铟(InO2)、氧化锌(ZnO)、氧化铟锡(ITO)和氧化铟锡锌(ITZO)，但不限于此。
第一粘合层61设置在第一发光堆叠件20与第二发光堆叠件30之间，第二粘合层63设置在第二发光堆叠件30与第三发光堆叠件40之间。第一粘合层61和第二粘合层63可以包括透射光的非导电材料。例如，第一粘合层61和第二粘合层63可以各自包括光学透明粘合剂(OCA)，光学透明粘合剂可以包括环氧树脂、聚酰亚胺、SU8、旋涂玻璃(SOG)、苯并环丁烯(BCB)或其它，而不限于此。
根据示例性实施例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个可以被独立地驱动。更具体地，每个发光堆叠件的第一类型半导体层和第二类型半导体层中的一者可以被施加共电压Sc，并且每个发光堆叠件的第一类型半导体层和第二类型半导体层中的另一者可以被施加相应的发光信号SR、SG和SB。例如，根据示出的示例性实施例，每个发光堆叠件的第一类型半导体层21、31和41可以是n型，每个发光堆叠件的第二类型半导体层25、35和45可以是p型。在这种情况下，与第一发光堆叠件20和第二发光堆叠件30相比，第三发光堆叠件40可以具有相反的堆叠顺序，使得p型半导体层45设置在活性层43的顶部上以简化制造工艺。在下文中，根据示出的示例性实施例，第一类型半导体层和第二类型半导体层可以分别可互换地称为p型半导体层和n型半导体层。
虽然根据示出的示例性实施例的发光堆叠结构具有共同的p型结构，然而，发明构思不限于此。例如，在一些示例性实施例中，每个发光堆叠件的第一类型半导体层21、31和41可以是p型，并且每个发光堆叠件的第二类型半导体层25、35和45可以是n型，以形成共同的n型发光堆叠结构。此外，在一些示例性实施例中，每个发光堆叠件的堆叠顺序可以进行各种修改，而不限于附图中示出的堆叠顺序。在下文中，将参照共同的p型发光堆叠结构描述根据示出的示例性实施例的发光堆叠结构。
根据示例性实施例，发光堆叠结构还可以包括各种附加组件以改善从其发射的光的纯度和效率。例如，在一些示例性实施例中，波通滤波器可以形成在相邻的发光堆叠件之间，以防止或至少抑制具有较短波长的光朝向发射较长波长的发光堆叠件行进。此外，在一些示例性实施例中，凹凸部可以形成在发光堆叠件中的至少一者的发光表面上，以使发光堆叠件之间的光的亮度平衡。例如，由于绿光通常具有比红光和蓝光高的可见度，所以在一些示例性实施例中，凹凸部可以形成在发射红光或蓝光的发光堆叠件上以改善其光效，从而平衡从发光堆叠件发射的光之间的可见度。
在下文中，将根据示例性实施例参照附图描述形成发光芯片的方法。
图4A、图5A、图6A、图7A、图8A和图9A是示出根据示例性实施例的制造发光芯片的工艺的平面图。图4B、图5B、图6B、图7B、图8B和图9B是根据示例性实施例的沿着图4A、图5A、图6A、图7A、图8A和图9A中示出的其对应平面图的线A-A'截取的剖视图。
返回参照图3，可以通过例如金属有机化学气相沉积(MOCVD)法或分子束外延(MBE)法在基底11上顺序地生长第三发光堆叠件40的第一类型半导体层41、活性层43和第二类型半导体层45。第三下接触电极45p可以通过例如物理气相沉积法或化学气相沉积法形成在第二类型半导体层45上，并且可以包括透明导电氧化物(TCO)。当根据示例性实施例第三发光堆叠件40发射蓝光时，基底11可以包括Al2O3(例如，蓝宝石基底)，并且第三下接触电极45p可以包括透明导电氧化物(TCO)，诸如，氧化锡(SnO)、氧化铟(InO2)、氧化锌(ZnO)、氧化铟锡(ITO)、氧化铟锡锌(ITZO)等，而不限于此。可以通过分别在临时基底上顺序生长地第一类型半导体层、活性层和第二类型半导体层而类似地形成第一发光堆叠件20和第二发光堆叠件30，并且可以通过例如物理气相沉积法或化学气相沉积法等分别在第二类型半导体层上形成包括透明导电氧化物的下接触电极。
根据示例性实施例，可以使第一发光堆叠件20和第二发光堆叠件30彼此邻接并使第一粘合层61置于第一发光堆叠件20与第二发光堆叠件30之间，可以通过例如激光剥离工艺、化学工艺、机械工艺等去除第一发光堆叠件20和第二发光堆叠件30的临时基底中的至少一个。在这种情况下，在一些示例性实施例中，可以在暴露的发光堆叠件上形成凹凸部以改善光效。然后，可以使第一发光堆叠件20和第二发光堆叠件30与第三发光堆叠件40邻接并使第二粘合层63置于第一发光堆叠件20和第二发光堆叠件30与第三发光堆叠件40之间，并且可以通过例如激光剥离工艺、化学工艺、机械工艺等去除第一发光堆叠件20和第二发光堆叠件30的临时基底中的剩余一个。在这种情况下，在一些示例性实施例中，可以在剩余的暴露的发光堆叠件上形成凹凸部以改善光效。
在另一示例性实施例中，可以在第三发光堆叠件40上形成第二粘合层63。然后，可以使第二发光堆叠件30与第三发光堆叠件40邻接并使第二粘合层63置于第二发光堆叠件30与第三发光堆叠件40之间，可以通过激光剥离工艺、化学工艺、机械工艺等去除第二发光堆叠件30的临时基底。然后，可以在第二发光堆叠件30上形成第一粘合层61。然后，可以使第一发光堆叠件20与第二发光堆叠件30邻接并使第一粘合层61置于第一发光堆叠件20与第二发光堆叠件30之间。一旦第一发光堆叠件20结合到与第三发光堆叠件40结合的第二发光堆叠件30，就可以通过激光剥离工艺、化学工艺、机械工艺等去除第一发光堆叠件20的临时基底。
参照图4A和图4B，可以经由蚀刻工艺等使第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个的各个部分图案化，以暴露第一类型半导体层21、第一下接触电极25p、第一类型半导体层31、第二下接触电极35p、第三下接触电极45p和第一类型半导体层41的部分。根据示出的示例性实施例，第一发光堆叠件20在发光堆叠件20、30和40之中具有最小的面积。然而，发明构思不限于发光堆叠件20、30和40的相对尺寸。
参照图5A和图5B，可以使第一发光堆叠件20的第一类型半导体层21的顶表面的一部分诸如经由湿蚀刻图案化，可以在所述一部分处形成第一上接触电极21n。以这种方式，第一类型半导体层21与第一上接触电极21n之间的欧姆接触水平可以增加。第一上接触电极21n可以具有单层结构或多层结构，并且可以包括Al、Ti、Cr、Ni、Au、Ag、Sn、W、Cu或它们的合金，诸如Au-Te合金或Au-Ge合金，而不限于此。在示例性实施例中，第一上接触电极21n可以具有约100nm的厚度，并且包括具有高反射率的金属以增加在朝向基底11的向下方向上的发光效率。
参照图6A和图6B，可以在第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的侧表面的至少部分上设置第一绝缘层81。第一绝缘层81可以包括各种有机绝缘材料或无机绝缘材料，诸如聚酰亚胺、SiO2、SiNx、Al2O3等。例如，第一绝缘层81可以包括分布式布拉格反射器(DBR)。作为另一示例，第一绝缘层81可以包括黑色有机聚合物。在一些示例性实施例中，可以在第一绝缘层81上进一步设置电浮置的金属反射层，以使从发光堆叠件20、30和40发射的光朝向基底11反射。在一些示例性实施例中，第一绝缘层81可以具有由具有彼此不同的折射率的两个或更多个绝缘层形成的单层结构或多层结构。
根据示例性实施例，可以去除第一绝缘层81的部分以形成第一接触孔20CH、第二接触孔30CH、第三接触孔40CH和第四接触孔50CH。第一接触孔20CH被限定在第一上接触电极21n上以暴露第一上接触电极21n的一部分。第二接触孔30CH可以暴露第二发光堆叠件30的第一类型半导体层31的一部分。第三接触孔40CH可以暴露第三发光堆叠件40的第一类型半导体层41的一部分。第四接触孔50CH可以暴露第一下接触电极25p、第二下接触电极35p和第三下接触电极45p的部分。第四接触孔50CH可以包括暴露第一下接触电极25p的第二子接触孔50CHb以及暴露第二下接触电极35p和第三下接触电极45p的一部分的第一子接触孔50CHa。然而，在一些示例性实施例中，单个第一子接触孔50CH可以暴露第一下接触电极25p、第二下接触电极35p和第三下接触电极45p中的每个。
参照图7A和图7B，在形成有第一接触孔20CH、第二接触孔30CH、第三接触孔40CH和第四接触孔50CH的第一绝缘层81上形成第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd。可以通过例如在基底11的基本整个表面上形成导电层并且使用光刻工艺等使导电层图案化来形成第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd。
第一垫20pd被形成为与形成有第一接触孔20CH的区域叠置，使得第一垫20pd可以通过第一接触孔20CH连接到第一发光堆叠件20的第一上接触电极21n。第二垫30pd被形成为与形成有第二接触孔30CH的区域叠置，使得第二垫30pd可以通过第二接触孔30CH连接到第二发光堆叠件30的第一类型半导体层31。第三垫40pd被形成为与形成有第三接触孔40CH的区域叠置，使得第三垫40pd可以通过第三接触孔40CH连接到第三发光堆叠件40的第一类型半导体层41。第四垫50pd被形成为与形成有第四接触孔50CH的区域叠置，更具体地，与形成有第一子接触孔50CHa和第二子接触孔50CHb的区域叠置，使得第四垫50pd可以通过第一子接触孔50CHa和第二子接触孔50CHb连接到第一发光堆叠件20的第一下接触电极25p、第二发光堆叠件30的第二下接触电极35p和第三发光堆叠件40的第三下接触电极45p。
参照图8A和图8B，可以在第一绝缘层81上形成第二绝缘层83。第二绝缘层83可以包括各种有机绝缘材料或无机绝缘材料，诸如聚酰亚胺、SiO2、SiNx、Al2O3等。例如，第二绝缘层83可以包括分布式布拉格反射器(DBR)。作为另一示例，第二绝缘层83可以包括黑色有机聚合物。在一些示例性实施例中，可以在第二绝缘层83上进一步设置电浮置的金属反射层，以使从发光堆叠件20、30和40发射的光朝向基底11反射。在一些示例性实施例中，第二绝缘层83可以具有由具有彼此不同的折射率的两个或更多个绝缘层形成的单层结构或多层结构。然后使第二绝缘层83图案化并在其中形成第一通孔20ct、第二通孔30ct、第三通孔40ct和第四通孔50ct。
形成在第一垫20pd上的第一通孔20ct暴露第一垫20pd的一部分。形成在第二垫30pd上的第二通孔30ct暴露第二垫30pd的一部分。形成在第三垫40pd上的第三通孔40ct暴露第三垫40pd的一部分。形成在第四垫50pd上的第四通孔50ct暴露第四垫50pd的一部分。在示出的示例性实施例中，第一通孔20ct、第二通孔30ct、第三通孔40ct和第四通孔50ct可以分别被限定在形成有第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd的区域中。
参照图9A和图9B，在形成有第一通孔20ct、第二通孔30ct、第三通孔40ct和第四通孔50ct的第二绝缘层83上形成第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp。第一凸块电极20bp被形成为与形成有第一通孔20ct的区域叠置，使得第一凸块电极20bp可以通过第一通孔20ct连接到第一垫20pd。第二凸块电极30bp被形成为与形成有第二通孔30ct的区域叠置，使得第二凸块电极30bp可以通过第二通孔30ct连接到第二垫30pd。第三凸块电极40bp被形成为与形成有第三通孔40ct的区域叠置，使得第三凸块电极40bp可以通过第三通孔40ct连接到第三垫40pd。
第四凸块电极50bp形成为与形成有第四通孔50ct的区域叠置，使得第四凸块电极50bp通过第四通孔50ct连接到第四垫50pd。更具体地，第四垫50pd通过限定在第一发光堆叠件20的第一下接触电极25p、第二发光堆叠件30的第二下接触电极35p和第三发光堆叠件40的第三下接触电极45p上的第一子接触孔50CHa和第二子接触孔50CHb连接到第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第二类型半导体层25、35和45。具体地，第四垫50pd通过第二子接触孔50CHb连接到第一下接触电极25p，并且通过第一子接触孔50CHa连接到第二下接触电极35p和第三下接触电极45p。以这种方式，由于第四垫50pd可以通过单个第一子接触孔50CHa连接到第二下接触电极35p和第三下接触电极45p，所以可以简化发光芯片100的制造工艺，并且可以减小在发光芯片100中被接触孔占据的面积。第四凸块电极50bp的至少部分可以与第四垫50pd叠置。第四凸块电极50bp在第四凸块电极50bp与第四垫50pd之间的叠置区域中通过第四通孔50ct连接到第四垫50pd并使第二绝缘层83置于第四凸块电极50bp与第四垫50pd之间。
可以通过在基底11上沉积导电层并且使导电层图案化来形成第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp，例如，导电层可以包括Ni、Ag、Au、Pt、Ti、Al、Cr、Wi、TiW、Mo、Cu、TiCu等中的至少一种。在下文中，第一垫20pd和第一凸块电极20bp可以统称为第一接触部20C，第二垫30pd和第二凸块电极30bp可以统称为第二接触部30C，第三垫40pd和第三凸块电极40bp可以统称为第三接触部40C，第四垫50pd和第四凸块电极50bp可以统称为第四接触部50C。
根据示例性实施例，可以在各种位置处形成第一接触部20C、第二接触部30C、第三接触部40C和第四接触部50C。例如，当发光芯片100具有如附图中所示的基本上四边形形状时，可以在基本四边形形状的每个拐角周围设置第一接触部20C、第二接触部30C、第三接触部40C和第四接触部50C。然而，发明构思不限于此，在一些示例性实施例中，发光芯片100可以形成为具有各种形状，并且可以根据发光器件的形状在其它地方形成第一接触部20C、第二接触部30C、第三接触部40C和第四接触部50C。
第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd彼此间隔开并且彼此绝缘。此外，第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp彼此间隔开并且彼此绝缘。根据示例性实施例，第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp中的每个可以覆盖第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的侧表面的至少一部分，这可以促进从第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40产生的热通过其消散。
发明构思不限于接触部20C、30C、40C和50C的特定结构。例如，在一些示例性实施例中，可以从至少一个接触部20C、30C、40C和50C省略凸块电极20bp、30bp、40bp或50bp。在这种情况下，接触部20C、30C、40C和50C的垫20pd、30pd、40pd和50pd可以连接到相应的连接电极20ce、30ce、40ce和50ce。
图10A是示出根据示例性实施例的制造发光芯片的工艺的示意性平面图，图10B和图10C是分别沿着图10A的线A-A'和线B-B'截取的示意性剖视图。
参照图10A、图10B和图10C，可以在发光堆叠结构上形成彼此间隔开的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce。第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce可以分别电连接到第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp，以将外部信号传输到发光堆叠件20、30和40中的每个。更具体地，根据示出的示例性实施例，第一连接电极20ce可以连接到通过第一垫20pd连接到第一上接触电极21n的第一凸块电极20bp，以电连接到第一发光堆叠件20的第一类型半导体层21。第二连接电极30ce可以连接到与第二垫30pd连接的第二凸块电极30bp，以电连接到第二发光堆叠件30的第一类型半导体层31。第三连接电极40ce可以连接到与第三垫40pd连接的第三凸块电极40bp，以电连接到第三发光堆叠件40的第一类型半导体层41。第四连接电极50ce可以连接到与第四垫50pd连接的第四凸块电极50bp，以分别经由第一下接触电极25p、第二下接触电极35p和第三下接触电极45p电连接到发光堆叠件20、30和40的第二类型半导体层25、35和45。
根据示出的示例性实施例，连接电极20ce、30ce、40ce和50ce中的每个可以具有远离基底11竖直地突出的基本细长的形状。连接电极20ce、30ce、40ce和50ce可以包括金属，诸如，Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金，但不限于此。例如，连接电极20ce、30ce、40ce和50ce中的每个可以包括两种或更多种金属或者多个不同的金属层，以减小从细长形状的连接电极20ce、30ce、40ce和50ce的作用于其的应力。在另一示例性实施例中，当连接电极20ce、30ce、40ce和50ce包括Cu时，可以在其上沉积或镀覆附加金属以抑制Cu的氧化。在一些示例性实施例中，当连接电极20ce、30ce、40ce和50ce包括Cu/Ni/Sn时，Cu可以防止Sn渗透到发光堆叠结构中。在一些示例性实施例中，连接电极20ce、30ce、40ce和50ce可以包括用于在镀覆工艺期间形成金属层的种子层，这将在下面更详细地描述。
如附图中所示，连接电极20ce、30ce、40ce和50ce中的每个可以具有基本平坦的上表面，以促进发光堆叠结构与稍后将描述的外部线或电极之间的电连接。根据示例性实施例，当发光芯片100包括微型LED(其具有如本领域中已知的小于约10000平方μm的表面积或在其它示例性实施例中小于约4000平方μm或2500平方μm的表面积)时，连接电极20ce、30ce、40ce和50ce可以如附图中所示与第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的至少一者的一部分叠置。更具体地，连接电极20ce、30ce、40ce和50ce可以与形成在发光堆叠结构的侧表面中的至少一个台阶叠置。以这种方式，由于连接电极的底表面的面积比其顶表面的面积大，所以可以在连接电极20ce、30ce、40ce和50ce与发光堆叠结构之间形成更大的接触面积。因此，连接电极20ce、30ce、40ce和50ce可以更稳定地形成在发光堆叠结构上。例如，连接电极20ce、30ce、40ce和50ce的面对外侧的一个侧表面L和其面对发光芯片100的中心的另一侧表面L'可以具有不同的长度(或高度)。更具体地，连接电极的面对外侧的一个侧表面L的长度可以比其面对发光芯片100的中心的另一侧表面L'的长度大。例如，连接电极的两个背对侧表面L和L'之间的长度差可以比发光堆叠件20、30和40中的至少一个的厚度(或高度)大。以这种方式，可以利用连接电极20ce、30ce、40ce和50ce与发光堆叠结构之间的更大接触面积来加强发光芯片100的结构。此外，由于连接电极20ce、30ce、40ce和50ce可以与形成在发光堆叠结构的侧表面中的至少一个台阶叠置，所以从发光堆叠结构产生的热可以更有效地消散到外侧。
根据示例性实施例，连接电极的面对外侧的一个侧表面L与连接电极的面对发光芯片100的中心的另一侧表面L'之间的长度差可以为约3μm。在这种情况下，发光堆叠结构可以形成为薄的，具体地，第一LED堆叠件20可以具有约1μm的厚度，第二LED堆叠件30可以具有约0.7μm的厚度，第三LED堆叠件40可以具有约0.7μm的厚度，第一粘合层61和第二粘合层63可以各自具有约0.2μm至约0.3μm的厚度，但不限于此。根据另一示例性实施例，连接电极的面对外侧的一个侧表面L与连接电极的面对发光芯片100的中心的另一侧表面L'之间的长度差可以为约10μm至16μm。在这种情况下，发光堆叠结构可以形成为相对地厚并且具有更稳定的结构，具体地，第一LED堆叠件20可以具有约4μm至约5μm的厚度，第二LED堆叠件30可以具有约3μm的厚度，第三LED堆叠件40可以具有约3μm的厚度，第一粘合层61和第二粘合层63可以各自具有约3μm的厚度，而不限于此。然而，发明构思不限于连接电极的背对侧表面之间的特定长度差，而是连接电极的背对侧表面之间的长度差可以变化。
在一些示例性实施例中，连接电极20ce、30ce、40ce和50ce中的至少一个可以与发光堆叠件20、30和40中的每个的侧表面叠置，从而平衡发光堆叠件20、30和40彼此之间的温度，并且将内部产生的热有效地消散到外部。此外，当连接电极20ce、30ce、40ce和50ce包括反射材料(诸如金属)时，连接电极20ce、30ce、40ce和50ce可以反射从至少一个或更多个发光堆叠件20、30和40发射的光，从而改善光效。
不具体地限制形成第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce的方法。例如，根据示例性实施例，可以在发光堆叠结构上沉积种子层作为导电表面，并且可以通过使用光刻等来使种子层图案化，使得种子层设置在将要形成连接电极的期望位置处。然后，可以用诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金的金属对种子层进行镀覆，并且可以去除种子层。在一些示例性实施例中，可以通过化学镀镍浸金(ENIG)等将附加金属沉积或镀覆在镀覆金属(例如，连接电极)上，以防止或至少抑制镀覆金属的氧化。在一些示例性实施例中，种子层可以保留在每个连接电极中。
根据示例性实施例，当从接触部20C、30C、40C和50C省略凸块电极20bp、30bp、40bp和50bp时，垫20pd、30pd、40pd和50pd可以连接到相应的连接电极20ce、30ce、40ce和50ce。例如，在形成通孔20ct、30ct、40ct和50ct以部分地暴露接触部20C、30C、40C和50C的垫20pd、30pd、40pd和50pd之后，可以在发光堆叠结构上沉积种子层作为导电表面，并且可以通过使用光刻等来使种子层图案化，使得种子层设置在将要形成连接电极的期望位置处。在这种情况下，种子层可以与每个垫20pd、30pd、40pd和50pd的至少一部分叠置。根据示例性实施例，种子层可以沉积为约
Figure BDA0002489812710000201
的厚度，但不限于此。然后，可以用诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金的金属镀覆种子层，并且可以去除种子层。在一些示例性实施例中，可以通过化学镀镍浸金(ENIG)等将附加金属沉积或镀覆在镀覆金属(例如，连接电极)上，以防止或至少抑制镀覆金属的氧化。在一些示例性实施例中，种子层可以保留在每个连接电极中。
图11、图12、图13、图14、图15、图16和图17是示出根据示例性实施例的制造图1的发光封装件的工艺的示意性剖视图。
通常，在制造期间，在基底上形成多个发光芯片的阵列。然后可以沿着划线切割基底以使每个发光芯片单片化(以使每个发光芯片分离)，可以使用各种转移技术将发光芯片转移到另一基底或带，用于发光芯片的进一步处理(诸如封装)。在这种情况下，当发光芯片包括连接电极(诸如从发光结构向外突出的金属凸块或柱)时，由于裸发光芯片将连接电极暴露于外部的结构，导致在后续工艺期间(诸如在转移的步骤中)会发生各种问题。此外，当发光芯片包括根据应用而具有小于约10000平方μm、小于约4000平方μm或小于约2500平方μm的表面积的微型LED时，发光芯片的处理可能由于其小形状因子而变得更困难。
例如，当连接电极具有基本上细长的形状(诸如条)时，因为发光芯片由于连接电极的突出结构而无法具有足够的抽吸面积，所以使用传统的真空方法转移发光芯片变得困难。此外，暴露的连接电极可能在后续工艺期间(诸如当连接电极接触制造装置时)直接经受各种应力，这会对发光芯片的结构造成损坏。作为另一实例，当通过在发光芯片的顶表面(例如，与基底相对的表面)上附着粘附带来转移发光芯片时，发光芯片与粘附带之间的接触区域会限制于连接电极的顶表面。在这种情况下，与粘附带附着到芯片的底表面(例如，基底)时相反，发光芯片与粘附带的粘附会变弱，并且发光芯片会在转移时不期望地从粘附带脱离。作为另一示例，当使用传统的拾取和放置方法转移发光芯片时，顶出销(ejectionpin)会直接接触发光芯片的设置在连接电极之间的部分，从而损坏发光结构的顶部结构。
图11示出了形成在基底11上的发光堆叠结构的阵列。参照图11，在连接电极20ce、30ce、40ce和50ce之间设置钝化层90。可以通过抛光工艺等将钝化层90形成为与连接电极20ce、30ce、40ce和50ce的顶表面基本上齐平。以这种方式，钝化层90可以保护发光结构免受可能在后续工艺期间施加的外部冲击的影响，以及对发光芯片100提供足够的接触面积以促进其在后续转移步骤期间的处理。此外，钝化层90可以防止光朝向发光芯片100的侧表面泄漏，以防止或至少抑制从相邻的发光芯片100发射的光的干扰。
参照图12，可以在临时基底95上安装其上形成有发光芯片100的基底11(例如，生长基底)。不具体地限制临时基底95，只要其可以在后续工艺期间支撑发光芯片100的阵列即可。例如，在一些示例性实施例中，临时基底95可以是带。
参照图13，可以使用本领域中的各种已知方法从发光芯片100去除基底11。例如，在一些示例性实施例中，可以诸如使用已知的激光剥离(LLO)法将激光束照射到基底11以将基底11从发光芯片100剥离。以这种方式，由于从发光芯片100去除了基底11，所以从发光芯片100发射的光不穿过基底11，从而使发光芯片100的光效和色纯度增大。在这种情况下，即使从发光芯片100去除基底11，由于根据示例性实施例构造的发光芯片100具有至少部分地由具有基本上细长形状的连接电极20ce、30ce、40ce和50ce以及至少围绕连接电极20ce、30ce、40ce和50ce的侧面的钝化层90形成的加强结构，所以发光芯片100可以承受作用于其的可能在制造期间或使用中发生的各种外部应力。
在一些示例性实施例中，可以在第三LED堆叠件40的由于去除了基底11而被暴露的表面上形成凹凸部，以使从每个发光堆叠件发射的光的可见度平衡。
参照图14和图15，根据示例性实施例，可以在发光芯片100之间照射激光L以使发光芯片100彼此单片化(分离)。然而，发明构思不限于用于使发光芯片100分离的具体方法。例如，在一些示例性实施例中，可以通过使用刀片等沿着划线机械地切割来使发光芯片100单片化。
参照图16，可以转移发光芯片100并将其安装在电路板11p上。一旦将发光芯片100安装在电路板11p上或在将发光芯片100安装在电路板11p上之前，可以去除临时基底95。
在示例性实施例中，电路板11p可以包括彼此电连接的下电路电极11pa、上电路电极11pc和设置在下电路电极11pa与上电路电极11pc之间的中间电路电极11pb。下电路电极11pa可以分别连接到第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce中的每个。在一些示例性实施例中，可以通过ENIG对下电路电极11pa进行表面处理，以通过在高温下使下电路电极11pa部分地熔融而促进与发光芯片100的连接电极的电连接。
根据示例性实施例，发光芯片100的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce可以例如通过各向异性导电膜(ACF)接合分别接合到电路板11p的下电路电极11pa。当通过可以在比其它接合方法中的温度低的温度下执行的ACF接合将发光芯片100接合到电路板11p时，可以保护发光芯片100免于在接合期间暴露于高温。然而，发明构思不限于具体的结合方法。例如，在一些示例性实施例中，可以使用包括Cu和Sn中的至少一种的各向异性导电膏(ACP)、焊料、球栅区(BGA)或微凸块将发光芯片100接合到电路板11p。在这种情况下，由于连接电极20ce、30ce、40ce和50ce的上表面与钝化层90因抛光工艺等而基本上彼此齐平，所以可以使发光芯片100与各向异性导电膜的粘附性增大，从而在接合到电路板11p时形成更稳定的结构。
根据示例性实施例，上电路电极11pc可以以预定间距彼此间隔开。例如，上电路电极11pc之间的间距可以与目标基底(诸如显示装置)的电极的间距对应。以这种方式，根据示例性实施例的发光封装件110可以安装在传统的显示装置上，而不改变显示装置的目标基底的构造。
参照图17，在形成钝化层90之后，可以在安装在电路板11p上的发光芯片100上形成模制层91。模制层91可以至少围绕发光芯片100的侧面以保护发光芯片100免受外部冲击的影响。根据示出的示例性实施例，模制层91可以暴露发光芯片100的至少一个表面以增大光效。在这种情况下，由于根据示出的示例性实施例的发光芯片100不包括生长基底11，所以从发光封装件110发射的光可以具有增大的亮度和纯度。根据示例性实施例，模制层91可以包括有机聚合物或无机聚合物。在一些示例性实施例中，模制层91可以包括与钝化层90的材料基本上相同的材料。但是，由于模制层91是随后形成的，所以即使这两个层由相同的材料形成但也是不同的。然而，发明构思不限于此，在一些示例性实施例中，模制层91和钝化层90可以包括彼此不同的材料。
然后可以切割由模制层91围绕的发光芯片100以提供图1的发光封装件110。虽然图17示出了发光封装件110在其中包括一个发光芯片100，但是发明构思不限于发光封装件中的发光芯片100的具体数量。例如，在一些示例性实施例中，被模制层91围绕的发光芯片100可以以期望的构造被切割，从而考虑到发光封装件可以安装到的最终装置(诸如显示装置)，通过本领域中已知的各种方法，发光封装件可以在其中包括至少一个或更多个发光芯片100。例如，发光封装件110可以包括以n×m排列布置的一个或更多个发光芯片100，其中n和m是大于零的自然数。
图18是示出根据另一示例性实施例的制造图2的发光封装件的工艺的示意性剖视图。
参照图18，根据另一示例性实施例，模制层91可以形成为覆盖发光芯片100(例如，第三LED堆叠件40)的顶表面。如上所述，在这种情况下，模制层91可以包括具有光敏性的有机聚合物或无机聚合物，以透射从发光芯片100发射的光。以这种方式，可以保护发光封装件120的发光芯片100免受外部应力等的影响。然后，可以切割由模制层91围绕的发光芯片100以提供图2的发光封装件120。虽然图18示出了发光封装件120在其中包括一个发光芯片100，但是发明构思不限于发光封装件中的发光芯片100的具体数量。例如，在一些示例性实施例中，可以以期望的构造切割由模制层91围绕的发光芯片100，从而通过本领域中已知的各种方法，发光封装件可以在其中包括至少一个或更多个发光芯片100。
如上所述，图11至图17示例性地示出了在发光芯片100彼此隔离(或单片化)之前形成钝化层90的工艺。然而，发明构思不限于此。例如，在一些示例性实施例中，形成在基底11上的发光芯片100可以于在其上形成钝化层90的工艺之前彼此隔离。更具体地，返回参照图11，可以于在发光芯片100上形成钝化层90之前执行隔离工艺，使得横跨发光芯片100基本上遍及基底11形成的第三发光堆叠件40可以彼此分离，从而暴露基底11的在发光芯片100之间的至少部分。在这种情况下，也可以通过隔离工艺至少使第三发光堆叠件40的在发光芯片100之间的侧表面暴露。如此，当在后续工艺期间在发光芯片100中的每个上形成钝化层90时，除了覆盖图11中所示的发光芯片100的表面之外，钝化层90也可以覆盖第三发光堆叠件40的暴露的侧表面。以这种方式，钝化层90可以进一步改善发光芯片100相对于外部环境的可靠性。此外，钝化层90可以基本上阻挡从每个发光堆叠件朝向其纵向方向发射的光，从而改善朝向发光芯片100的竖直方向的光效。
图19是根据实用新型的示例性实施例构造的发光封装件的示意性剖视图，图20是根据实用新型的另一示例性实施例构造的发光封装件的示意性剖视图。
参照图19，根据示例性实施例的发光封装件210包括：发光芯片200；电路板11p'，包括下电路电极11pa'、中间电路电极11pb'和上电路电极11pc'；以及模制层91'，至少围绕发光芯片200的侧面。
模制层91'可以至少围绕发光芯片200的侧面以保护发光芯片200免受外部冲击的影响。根据示出的示例性实施例，模制层91'可以暴露发光芯片200中的至少一个表面以使光效和色纯度增大。在这种情况下，由于根据示出的示例性实施例的发光芯片200不包括在其上生长有发光堆叠结构的基底，因此从发光封装件210发射的光可以具有增大的亮度和纯度。根据示例性实施例，模制层91'可以包括有机聚合物或无机聚合物。在一些示例性实施例中，模制层91'可以包括与钝化层290基本上相同的材料。然而，发明构思不限于此，在一些示例性实施例中，模制层91'和钝化层290可以包括彼此不同的材料。
除了连接电极的形状以及发光芯片200包括形成在连接电极之间的钝化层290之外，根据示例性实施例的发光封装件210与图1的发光封装件110基本上相同，这将在下面更详细地描述。电路板11p'及其组成元件与上述电路板11p基本上相同，因此，将省略其重复的描述以避免冗余。
根据示例性实施例，发光封装件210的上电路电极11pc'可以以与最终装置的电极的间距对应的预定间距彼此间隔开。以这种方式，即使诸如显示装置的最终装置的其电极的布局是针对传统的发光装置设计的，发光封装件210也可以被容易地安装在该最终装置的基底上。
参照图20，除了模制层91'的形状之外，根据示例性实施例的发光封装件220与图19的发光封装件210基本上相同。更具体地，根据示出的示例性实施例的模制层91'覆盖发光芯片200的顶表面。以这种方式，模制层91'可以保护发光芯片200免受外部冲击的影响或免受外部颗粒(诸如灰尘和湿气)渗透到发光堆叠结构中的影响。此外，当如图20中所示模制层91'覆盖发光芯片200的顶表面时，可以通过调节模制层91'的厚度或者通过用提供期望的光透射率的材料形成模制层91'来控制光的透射率。在这种情况下，模制层91'的覆盖发光芯片200的顶表面的部分可以具有小于约100μm的厚度。由于除了模制层91'的形状之外，发光封装件220与图19的发光封装件210基本上相同，因此将省略对其组成元件的重复描述以避免冗余。
图21A和图22A是示出根据另一示例性实施例的制造发光芯片的工艺的平面图。图21B和图22B是根据另一示例性实施例的沿着图21A和图22A中所示的其对应的平面图的线A-A'截取的剖视图。
参照图21A和图21B，根据示例性实施例的发光芯片200包括发光堆叠结构、连接电极20ce'、30ce'、40ce'和50ce'以及形成在发光堆叠结构与连接电极20ce'、30ce'、40ce'和50ce'之间的钝化层290。发光堆叠结构具有与图9A和9B中所示的构造基本上类似的构造。然而，根据示出的示例性实施例，可以形成钝化层290以覆盖图9A和图9B中示出的发光堆叠结构的上表面的至少部分。更具体地，钝化层290可以覆盖设置在发光堆叠结构的顶部上的第一发光堆叠件20的上表面的至少部分，以在制造期间保护发光堆叠结构免受外部应力的影响。
根据示出的示例性实施例，钝化层290可以相对于基底11形成倾斜角度。例如，形成在钝化层290与基底11之间的角度G和G'(见图22B)可以小于约80°。当倾斜角度大于约80°时，钝化层290无法充分地覆盖形成在发光堆叠结构的侧表面上的台阶。在一些示例性实施例中，钝化层290与基底11之间的倾斜角度可以大于约60°且小于约70°。以这种方式，也可以在发光堆叠结构上稳定地形成将要形成在钝化层290上的连接电极20ce'、30ce'、40ce'和50ce'(参见图22A和22B)。在一些示例性实施方式中，形成在钝化层290的顶表面与侧表面之间的边缘可以形成平滑的角度，使得将要形成在其上的连接电极20ce'、30ce'、40ce'和50ce'可以具有基本上均匀的厚度。然而，发明构思不限于此，在一些示例性实施例中，可以在钝化层290的顶表面和侧表面之间形成基本上尖锐的边缘。
参照图22A和图22B，根据示出的示例性实施例，在钝化层290上形成彼此间隔开的第一连接电极20ce'、第二连接电极30ce'、第三连接电极40ce'和第四连接电极50ce'。如上所述，第一连接电极20ce'、第二连接电极30ce'、第三连接电极40ce'和第四连接电极50ce'可以如在发光芯片100的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce中那样，分别电连接到第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp，以将外部信号传输到发光堆叠件20、30和40中的每个。更具体地，第一连接电极20ce'可以连接到通过第一垫20pd连接到第一上接触电极21n的第一凸块电极20bp，以电连接到第一发光堆叠件20的第一类型半导体层21。第二连接电极30ce'可以连接到与第二垫30pd连接的第二凸块电极30bp，以电连接到第二发光堆叠件30的第一类型半导体层31。第三连接电极40ce'可以连接到与第三垫40pd连接的第三凸块电极40bp，以电连接到第三发光堆叠件40的第一类型半导体层41。第四连接电极50ce'可以连接到与第四垫50bp连接的第四凸块电极50bp，以分别经由第一下接触电极25p、第二下接触电极35p和第三下接触电极45p电连接到发光堆叠件20、30和40的第二类型半导体层25、35和45。
不具体地限制形成第一连接电极20ce'、第二连接电极30ce'、第三连接电极40ce'和第四连接电极50ce'的方法。例如，根据示例性实施例，可以在钝化层290上沉积导电层，可以通过使用光刻等使导电层图案化，使得导电层中的每个分别与第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp的被钝化层290暴露的部分叠置。根据示例性实施例的导电层(例如，连接电极)可以包括金属，诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金。在这种情况下，可以省略单独的镀覆工艺。在一些示例性实施例中，可以通过化学镀镍浸金(ENIG)等在导电层上沉积附加金属，以防止或至少抑制连接电极20ce'、30ce'、40ce'和50ce'的氧化。
根据示出的示例性实施例，连接电极20ce'、30ce'、40ce'和50ce'中的每个可以具有远离基底11突出以基本上覆盖发光堆叠结构和钝化层290的弯曲形状或成角度的形状。如附图中所示，连接电极20ce'、30ce'、40ce'和50ce'中的每个可以具有基本上平坦的上表面，以促进发光堆叠结构与外部线路或电极之间的电连接，并且在随后的接合和转移步骤期间使发光芯片200与其它元件(诸如PCB)的粘附性增加。根据示出的示例性实施例的连接电极20ce'、30ce'、40ce'和50ce'可以围绕每个发光堆叠件20、30和40的所述至少一部分以保护发光堆叠结构，使得发光芯片200具有能够连同钝化层290一起经受各种后续工艺的更稳定的结构。例如，至少围绕发光堆叠结构的侧面的连接电极20ce'、30ce'、40ce'和50ce'可以吸收否则将直接作用于发光堆叠结构的应力的至少一部分，从而在制造期间保护发光芯片。
根据示出的示例性实施例，第三连接电极40ce'被示出为与第一连接电极20ce'不对称。更具体地，连接电极20ce'、30ce'、40ce'和50ce'中的每个可以具有不与钝化层290叠置的部分，例如，图22B示出了第三连接电极40ce'的不与钝化层290叠置的部分的面积在基底11的两个相对端部附近大于第一连接电极20ce'的不与钝化层290叠置的部分的面积。然而，发明构思不限于此，在一些示例性实施例中，连接电极20ce'、30ce'、40ce'和50ce'均可以彼此对称。例如，连接电极20ce'、30ce'、40ce'和50ce'中的每个的不与钝化层290叠置的部分可以具有彼此相同的面积。
虽然附图示出了在连接电极20ce'、30ce'、40ce'和50ce'的设置在钝化层290的顶表面上的部分之间没有形成钝化层290，但是，发明构思不限于此。例如，在一些示例性实施例中，可以在连接电极20ce'、30ce'、40ce'和50ce'之间形成钝化层290，使得钝化层290的上表面可以与连接电极20ce'、30ce'、40ce'和50ce'的上表面基本上齐平。以这种方式，可以在后续工艺期间进一步加强发光芯片200与PCB等的粘附性。可以在形成连接电极20ce'、30ce'、40ce'和50ce'之前或之后形成钝化层290的设置在连接电极20ce'、30ce'、40ce'和50ce'之间的部分。因为根据示出的示例性实施例的发光芯片200的组成元件与上述发光芯片100的组成元件基本上相同，所以将省略对基本上相同的元件的重复描述以避免冗余。
图23和图24是示出根据示例性实施例的制造发光封装件的工艺的示意性剖视图。
参照图23，形成在生长基底11上的发光芯片200的阵列可以彼此分离，并且被转移以安装在电路板11p'上。根据示例性实施例的电路板11p'与上述电路板11p基本上相同，因此，将省略其重复的描述以避免冗余。如上所述，电路板11p'的上电路电极11pc'可以以期望的间距彼此间隔开，使得符合最终装置(诸如显示装置)的电极的间距。
参照图24，一旦将彼此分离的发光芯片200安装在电路板11p'上，就可以通过本领域中的各种已知方法(诸如通过LLO法)去除发光芯片200的基底11。以这种方式，由于从发光芯片200去除了基底11，因此从发光芯片200发射的光不穿过基底11，从而使发光芯片200的光效和色纯度增大。在这种情况下，即使从发光芯片200去除基底11，由于根据示例性实施例构造的发光芯片200至少部分地因具有弯曲形状的钝化层290和连接电极20ce'、30ce'、40ce'和50ce'而具有加强结构，所以发光芯片200可以承受作用于其的可能在制造期间或使用中发生的各种外部应力。
虽然图23和图24示出了在基底11被切割(例如，发光芯片200被单片化)之后从发光芯片200去除生长基底11，然而，发明构思不限于此。
图25、图26、图27、图28和图29是示出根据示例性实施例的制造图19的发光封装件的工艺的示意性剖视图。
参照图25至图27，根据另一示例性实施例，从选择的发光芯片200去除生长基底11，而不是如图23和图24中所示的在切割基底11之后从发光芯片200去除基底11。
更具体地，可以通过隔离工艺使形成在基底11上的发光芯片200的阵列彼此分离，使得横跨发光芯片200基本上遍及基底11形成的第三发光堆叠件40可以彼此分离。在这种情况下，可以于在发光堆叠结构上形成钝化层290之前或之后执行隔离工艺。
一旦使发光芯片200彼此隔离，使得基底11的设置在发光芯片200之间的至少部分被暴露，则在电路板11p'上安装发光芯片200。在这种情况下，下电路电极11pa'可以形成为仅与发光芯片200的形成在基底11上的部分对应。一旦发光芯片200被放置在电路板11p'上，则如图26中所示，激光L可以被选择性地照射到将要被转移的发光芯片200。在这种情况下，根据示例性实施例，例如，可以通过各向异性导电膜(ACF)接合使发光芯片200的连接电极分别接合到电路板11p'的下电路电极11pa'。当通过可以在比其它接合方法的温度低的温度下执行的ACF接合将发光芯片200接合到电路板11p'时，可以保护发光芯片200免于在接合期间暴露于高温。然而，发明构思不限于具体的结合方法。例如，在一些示例性实施例中，可以使用包括Cu和Sn中的至少一种的各向异性导电膏(ACP)、焊料、球栅区(BGA)或微凸块将发光芯片200接合到电路板11p'。在这种情况下，由于如图22B所示连接电极的与发光芯片200的钝化层290叠置的部分基本上是平面的，所以发光芯片200与各向异性导电膜的粘附性可以增加，从而在接合到电路板11p'时形成更稳定的结构。
参照图27，然后可以提起基底11，并且用激光L选择性地照射的发光芯片200可以安装在电路板11p'上。未用激光L照射的剩余发光芯片200可以与基底11一起被提起，并且稍后根据需要被转移到不同或相同的电路板11p'。
在一些示例性实施例中，凹凸部可以形成在顶部LED堆叠件的因去除了基底11而被暴露的表面上，以使从每个发光堆叠件发射的光的可见度平衡。
参照图28，一旦发光芯片200安装在电路板11p'上，则可以形成模制层91'以至少围绕发光芯片200的侧面。根据示例性实施例，模制层91'可以透射从发光芯片200发射的光的部分，并且也可以反射、衍射和/或吸收外部光的部分，以防止外部光由发光芯片200朝向可能对用户可见的方向反射。模制层91'可以至少围绕发光芯片200的侧面以保护发光芯片200免受外部湿气和应力的影响，并且加强发光封装件的结构构造以促进随后的转移和/或安装工艺。
根据示出的示例性实施例，模制层91'可以形成在发光芯片200的连接电极20ce'、30ce'、40ce'和50ce'之间，并且覆盖钝化层290的至少部分。根据示例性实施例的模制层91'可以包括可以形成为具有诸如黑色或透明的各种颜色的环氧树脂模塑料(EMC)，而不限于此。例如，在一些示例性实施例中，模制层91'可以包括具有光敏性的聚酰亚胺(PID)干膜。可以通过本领域中已知的诸如层压、转印模塑和/或印刷法的各种方法形成模制层91'。例如，可以通过有机聚合物片设置在发光芯片200上的真空层压工艺形成模制层91'，并且在真空中施加高温和高压，以通过提供发光封装件的基本上平坦的顶表面来改善光均匀性。在一些示例性实施例中，模制层91'和钝化层290可以包括基本上相同的材料或彼此不同的材料。
参照图29，考虑到发光封装件可以安装到的最终装置(诸如显示装置)，可以以期望的构造切割电路板11p'以提供发光封装件。例如，发光封装件210可以包括以n×m排列布置的一个或更多个发光芯片200，其中n和m是大于零的自然数。虽然图29示例性地示出了其中包括两个发光芯片200的发光封装件，但是发明构思不限于形成在一个封装件中的发光芯片200的具体数量。
根据示出的示例性实施例，模制层91'可以暴露发光芯片200的至少部分。例如，发光芯片200的接触基底11的部分可以被模制层91'(诸如第三发光堆叠件40)暴露，以进一步使从发光芯片200发射的光的光效和色纯度增大。然而，发明构思不限于此，在一些示例性实施例中，模制层91'可以覆盖发光芯片200的接触基底11的部分。
图30是示出根据另一示例性实施例的制造图20的发光封装件的工艺的示意性剖视图。
参照图30，根据示例性实施例，可以形成模制层91'以覆盖安装在图27中所示的电路板11p'上的发光芯片200。以这种方式，模制层91'可以保护发光芯片200免受外部应力等的影响，并且也可以防止外部光朝向用户反射。此外，可以通过调节模制层91'的厚度或通过用提供期望的光透射率的材料形成模制层91'来控制光的透射率。然后考虑到发光封装件可以安装到的最终装置(诸如显示装置)，可以以期望的构造切割电路板11p'以提供发光封装件，诸如图20中所示的发光封装件220。例如，发光封装件220可以包括以n×m排列布置的一个或更多个发光芯片200，其中n和m是大于零的自然数。
尽管已经在此描述了某些示例性实施例和实施方式，通过该描述，其它实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求的更宽范围以及如本领域普通技术人员将理解的各种明显的修改和等同布置。

Claims (20)

1.一种发光封装件，其特征在于，所述发光封装件包括：
第一发光二极管子单元，具有背对的第一表面和第二表面；
第二发光二极管子单元，设置在第一发光二极管子单元的第二表面上；
第三发光二极管子单元，设置在第二发光二极管子单元上；
多个连接电极，具有侧表面并且电连接到第一发光二极管子单元、第二发光二极管子单元和第三发光二极管子单元中的至少一者，所述多个连接电极覆盖第一发光二极管子单元、第二发光二极管子单元和第三发光二极管子单元中的至少一者的侧表面；
第一钝化层，至少围绕所述多个连接电极的侧表面，第一钝化层暴露第一发光二极管子单元的第一表面的至少部分；
基底，具有背对的第一表面和第二表面，基底的第一表面面对发光二极管子单元；以及
第一电极，设置在基底的第一表面上，并且连接到所述多个连接电极中的至少一个。
2.根据权利要求1所述的发光封装件，其特征在于，所述多个连接电极与第一发光二极管子单元、第二发光二极管子单元和第三发光二极管子单元中的至少一者叠置。
3.根据权利要求1所述的发光封装件，其特征在于，所述发光封装件还包括：第二钝化层，接触所述多个连接电极中的至少一些的侧表面。
4.根据权利要求3所述的发光封装件，其特征在于，第二钝化层设置在所述多个连接电极之间。
5.根据权利要求1所述的发光封装件，其特征在于，第一钝化层包括黑色环氧树脂模塑料和聚酰亚胺膜中的至少一种。
6.根据权利要求1所述的发光封装件，其特征在于：
第一电极包括多个接触电极，所述多个接触电极中的每个彼此间隔第一距离并且与所述多个连接电极中的一个对应；
所述发光封装件还包括设置在基底的第二表面上的第二电极，第二电极中的每个彼此间隔第二距离并且连接到所述多个接触电极中的相应的接触电极；并且
第二距离大于第一距离。
7.根据权利要求1所述的发光封装件，其特征在于，第一钝化层和第二钝化层包括不同的材料。
8.根据权利要求1所述的发光封装件，其特征在于：
第一发光二极管子单元包括第一发光二极管发光堆叠件；
第二发光二极管子单元包括第二发光二极管发光堆叠件；
第三发光二极管子单元包括第三发光二极管发光堆叠件；
第一发光二极管发光堆叠件、第二发光二极管发光堆叠件和第三发光二极管发光堆叠件具有依次变小的与基底叠置的区域；并且
发光二极管发光堆叠中的至少一者包括具有小于10000平方μm的表面积的微型发光二极管。
9.根据权利要求8所述的发光封装件，其特征在于，所述发光封装件还包括：第二钝化层，设置在所述多个连接电极与第三发光二极管子单元之间，
其中，第二钝化层的侧表面与第一发光二极管子单元的第一表面之间限定的角度小于80°。
10.根据权利要求1所述的发光封装件，其特征在于，所述多个连接电极中的至少一个至少覆盖第二钝化层的侧表面和顶表面。
11.一种发光封装件，其特征在于，所述发光封装件包括：
第一发光二极管子单元，具有背对的第一表面和第二表面；
第二发光二极管子单元，设置在第一发光二极管子单元的第二表面上；
第三发光二极管子单元，设置在第二发光二极管子单元上；
多个连接电极，具有侧表面并且电连接到第一发光二极管子单元、第二发光二极管子单元和第三发光二极管子单元中的至少一者，所述多个连接电极覆盖第一发光二极管子单元、第二发光二极管子单元和第三发光二极管子单元中的至少一者的侧表面；
第一钝化层，至少围绕所述多个连接电极的侧表面并且具有覆盖第一发光二极管子单元的第一表面的至少部分的部分；
基底，具有背对的第一表面和第二表面，基底的第一表面面对发光二极管子单元；以及
第一电极，设置在基底的第一表面上，并且连接到所述多个连接电极中的至少一个。
12.根据权利要求11所述的发光封装件，其特征在于，第一钝化层的覆盖第一发光二极管子单元的第一表面的所述部分具有小于100μm的厚度。
13.根据权利要求11所述的发光封装件，其特征在于，第一钝化层接触第一发光二极管子单元的第一表面。
14.根据权利要求11所述的发光封装件，其特征在于，所述发光封装件还包括：第二电极，设置在基底的第二表面上并且连接到第一电极，
其中，第二电极包括：第一部分，与发光二极管子单元中的至少一者叠置且具有第一面积；以及第二部分，不与发光二极管子单元中的至少一者叠置且具有大于第一面积的第二面积。
15.根据权利要求11所述的发光封装件，其特征在于，所述发光封装件还包括：第二钝化层，至少接触所述多个连接电极的侧表面。
16.根据权利要求15所述的发光封装件，其特征在于，第一钝化层和第二钝化层包括不同的材料。
17.根据权利要求15所述的发光封装件，其特征在于，所述多个连接电极中的至少一个接触第二钝化层的侧表面和顶表面。
18.根据权利要求11所述的发光封装件，其特征在于，所述多个连接电极中的至少一个具有成角度的形状。
19.根据权利要求11所述的发光封装件，其特征在于，第一钝化层设置在所述多个连接电极之间。
20.根据权利要求11所述的发光封装件，其特征在于：
所述多个连接电极中的至少一个连接电极具有背对的第一表面和第二表面，所述至少一个连接电极的第一表面面对发光二极管子单元；并且
所述至少一个连接电极的第一表面的面积大于所述至少一个连接电极的第二表面的面积。
CN202020794218.XU 2019-05-14 2020-05-13 发光封装件 Active CN211629110U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962847875P 2019-05-14 2019-05-14
US62/847,875 2019-05-14
US201962870855P 2019-07-05 2019-07-05
US62/870,855 2019-07-05
US16/858,674 2020-04-26
US16/858,674 US11756980B2 (en) 2019-05-14 2020-04-26 LED chip package and manufacturing method of the same

Publications (1)

Publication Number Publication Date
CN211629110U true CN211629110U (zh) 2020-10-02

Family

ID=72623313

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020794218.XU Active CN211629110U (zh) 2019-05-14 2020-05-13 发光封装件
CN202080035650.3A Pending CN113853688A (zh) 2019-05-14 2020-05-13 Led芯片封装件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080035650.3A Pending CN113853688A (zh) 2019-05-14 2020-05-13 Led芯片封装件及其制造方法

Country Status (7)

Country Link
US (1) US20230387178A1 (zh)
EP (1) EP3970203A4 (zh)
JP (1) JP2022532155A (zh)
KR (1) KR20210155802A (zh)
CN (2) CN211629110U (zh)
BR (1) BR112021022881A2 (zh)
MX (1) MX2021013719A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636501B2 (ja) * 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
KR102049384B1 (ko) * 2013-06-28 2019-11-28 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
KR101476688B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102422246B1 (ko) * 2015-07-30 2022-07-19 삼성전자주식회사 발광 소자 패키지
JP6604786B2 (ja) * 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
CN106935607A (zh) * 2015-12-31 2017-07-07 晶能光电（江西）有限公司 一种倒装高压led芯片及其制备方法
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
US10355043B2 (en) * 2017-06-28 2019-07-16 Globalfoundries Inc. Integrated vertical transistors and light emitting diodes
US10749076B2 (en) * 2017-06-29 2020-08-18 Epistar Corporation Light-emitting device
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
CN108258095B (zh) * 2018-01-18 2019-05-31 湘能华磊光电股份有限公司 Led芯片电极及其制作方法和led芯片
US11450648B2 (en) * 2019-03-19 2022-09-20 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US11587914B2 (en) * 2019-05-14 2023-02-21 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
JP2022532327A (ja) * 2019-05-14 2022-07-14 ソウル バイオシス カンパニー リミテッド 発光チップ

Also Published As

Publication number Publication date
BR112021022881A2 (pt) 2022-01-04
EP3970203A4 (en) 2023-05-10
US20230387178A1 (en) 2023-11-30
KR20210155802A (ko) 2021-12-23
EP3970203A1 (en) 2022-03-23
MX2021013719A (es) 2021-12-10
CN113853688A (zh) 2021-12-28
JP2022532155A (ja) 2022-07-13

Similar Documents

Publication Publication Date Title
US11587914B2 (en) LED chip and manufacturing method of the same
US11901397B2 (en) LED chip having fan-out structure and manufacturing method of the same
US11855121B2 (en) LED chip and manufacturing method of the same
US11756980B2 (en) LED chip package and manufacturing method of the same
CN211605176U (zh) 发光芯片
US11817435B2 (en) Light emitting device for display and LED display apparatus having the same
US11489002B2 (en) LED display apparatus
US11769761B2 (en) Light emitting device for display and light emitting package having the same
US20240088197A1 (en) Led chip and manufacturing method of the same
US20230369385A1 (en) Led display apparatus
US11810944B2 (en) LED display apparatus
CN211629109U (zh) 发光封装件
US11658275B2 (en) Light emitting device for display and LED display apparatus having the same
US20230378412A1 (en) Light emitting device for display and led display apparatus having the same
CN211629110U (zh) 发光封装件
US20240186363A1 (en) Led chip having fan-out structure and manufacturing method of the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant