JP2022532155A - Ｌｅｄチップパッケージ及びその製造方法 - Google Patents

Ｌｅｄチップパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2022532155A
JP2022532155A JP2021566350A JP2021566350A JP2022532155A JP 2022532155 A JP2022532155 A JP 2022532155A JP 2021566350 A JP2021566350 A JP 2021566350A JP 2021566350 A JP2021566350 A JP 2021566350A JP 2022532155 A JP2022532155 A JP 2022532155A
Authority
JP
Japan
Prior art keywords
light emitting
led
passivation layer
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021566350A
Other languages
English (en)
Other versions
JPWO2020231173A5 (ja
Inventor
ジョン ミン ジャン，
チャン ヨン キム，
ミョン ハク ヤン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/858,674 external-priority patent/US11756980B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022532155A publication Critical patent/JP2022532155A/ja
Publication of JPWO2020231173A5 publication Critical patent/JPWO2020231173A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

発光パッケージは、対向する第１面及び第２面を有する第１ＬＥＤサブユニットと、前記第１ＬＥＤサブユニットの前記第２面に配置された第２ＬＥＤサブユニットと、前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、側面を有し、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された複数の接続電極であって、前記接続電極は、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つの側面を覆っている、複数の接続電極と、前記接続電極の少なくとも側面を囲む第１パッシベーション層であって、前記第１パッシベーション層は、前記第１ＬＥＤサブユニットの第１面の少なくとも一部を露出させる第１パッシベーション層と、対向する第１面及び第２面を有し、前記第１面が前記複数のＬＥＤサブユニットに対向する基板と、前記基板の第１面に配置され、前記接続電極の少なくとも１つに接続された第１電極と、を含む。【選択図】図１

Description

本発明の例示的な実施形態は、ディスプレイ用の発光チップ及びその製造方法に関し、より具体的には、積層構造を有するマイクロ発光チップ及びその製造方法に関するものである。
無機質な光源である発光ダイオード（ＬＥＤ）は，ディスプレイ，車載用ランプ，一般照明など，さまざまな技術分野で利用されている。発光ダイオードは、長寿命、低消費電力、高応答性などの特長を持ち、既存の光源に代わって急速に普及している。
発光ダイオードは、主にディスプレイ装置のバックライト用光源として使用されてきた。しかし、最近では、発光ダイオードを用いて直接画像を表示できるマイクロＬＥＤディスプレイが開発されている。
一般的に、表示装置は、青、緑及び赤の光の混合色を使用して様々な色を実現する。表示装置は、青、緑、赤の各色に対応するサブピクセルを有する画素を含み、ある画素の色は、そのサブピクセルの色に基づいて決定され、画素の組み合わせの選択的な活性化によって画像を表示することができる。
ＬＥＤは、その構成材料によって様々な色を発光することができるため、表示装置は通常、青、緑、赤の光を発する個々のＬＥＤチップを２次元平面上に配置することができる。しかし、サブピクセルごとに１つのＬＥＤチップを設けると、表示装置を形成するために実装が必要なＬＥＤチップの数が、例えば数十万個以上、数百万個以上と非常に多くなり、実装作業に多大な時間と手間がかかる場合がある。さらに、サブピクセルは表示装置の２次元平面上に配置されるため、青、緑、赤の光に対するサブピクセルを含めて１つの画素に比較的大きな面積が必要となり、各サブピクセルの発光面積を小さくすると、サブピクセルの輝度が劣化してしまうという問題がある。
また、マイクロＬＥＤは一般的に表面積が約１０，０００平方μｍ以下と非常に小さいため、この小ささに起因する様々な技術的問題が生じている。例えば、基板上にマイクロＬＥＤのアレイを形成し、基板を切断することにより、マイクロＬＥＤを個々のマイクロＬＥＤチップに個片化することがある。その後、プリント基板などの別の基板にマイクロＬＥＤチップを実装し、その際に様々な転写技術を用いることがある。しかし、これらの転送ステップにおいて、各マイクロＬＥＤチップは、その小さなサイズと脆弱な構造のために、一般的に取り扱いが困難である。さらに、表示装置などの基板上に形成される電極は、複数のサブピクセルが２次元平面上に配置された従来の画素の電極のピッチに相当するピッチで互いに離間しているのが一般的である。
この「背景」で開示されている上記の情報は、あくまでも本発明の概念の背景を理解するためのものであり、したがって、先行技術に該当しない情報が含まれている可能性がある。
本発明の原理及びくつかの例示的な実施例に従って構成された発光チップは、様々な転写プロセスの間、発光積層構造を保護することができる。
本発明の原理及びいくつかの例示的な実施例に従って構成された発光チップ、例えばマイクロＬＥＤ及びそれを用いたディスプレイは、構造が単純化されており、製造時の実装プロセスの時間を短縮することができる。
本発明の原理及びいくつかの例示的な実施例に従って構成された発光チップ、例えばマイクロＬＥＤは、取り扱い及び転送を容易にする強化された内部構造を有し、従来のディスプレイデバイスに実装することができる。
本発明の原理及びいくつかの例示的な実施例に従って構成された発光チップ、例えばマイクロＬＥＤは、取り扱い及び転送を容易にする強化された内部構造を有し、従来のディスプレイデバイスに実装することができる。
本発明の原理及びいくつかの例示的な実施例に従って構築された発光パッケージ、例えばマイクロＬＥＤは、ＬＥＤ積層体の１つの成長基板など、発光積層構造の基板を除去することによって達成される、光効率及び色純度の向上を有する。
本発明の概念の追加の特徴は、以下の説明に記載され、部分的には説明から明らかになり又は本発明の概念の実践によって知ることができる。
例示的な実施形態による発光パッケージは、対向する第１面及び第２面を有する第１ＬＥＤサブユニットと、前記第１ＬＥＤサブユニットの前記第２面に配置された第２ＬＥＤサブユニットと、前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、側面を有し、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された複数の接続電極であって、前記接続電極は、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つの側面を覆っている、複数の接続電極と、前記接続電極の少なくとも側面を囲む第１パッシベーション層であって、前記第１パッシベーション層は、前記第１ＬＥＤサブユニットの第１面の少なくとも一部を露出させる第１パッシベーション層と、対向する第１面及び第２面を有し、前記第１面が前記複数のＬＥＤサブユニットに対向する基板と、前記基板の第１面に配置され、前記接続電極の少なくとも１つに接続された第１電極と、を含む。
前記複数の接続電極は、前記第１、第２及び第３ＬＥＤサブユニットのうち少なくとも１つと重なってもよい。
前記発光パッケージは、前記複数の接続電極の少なくともいくつかの側面に接する第２パッシベーション層をさらに含んでもよい。
前記第２パッシベーション層は、前記複数の接続電極の間に配置されてもよい。
前記第１パッシベーション層は、黒色エポキシモールディングコンパウンド及びポリイミドフィルムの少なくとも一方を含んでもよい。
前記第１電極は、複数のコンタクト電極を含んでもよく、それぞれが第１距離だけ互いに離間すると共に、前記複数の接続電極の１つに対応しており、前記発光パッケージは、前記基板の前記第２面に配置された複数の第２電極をさらに含んでもよく、前記複数の第２電極のそれぞれは、第２距離だけ互いに離間すると共に、前記複数のコンタクト電極のそれぞれの１つに接続され、前記第２距離は、前記第１距離よりも大きくてもよい。
前記第１パッシベーション層と前記第２パッシベーション層とは、異なる材料を含んでもよい。
前記第１ＬＥＤサブユニットは、第１ＬＥＤ発光積層体を含んでもよく、前記第２ＬＥＤサブユニットは、第２ＬＥＤ発光積層体を含んでもよく、前記第３ＬＥＤサブユニットは、第３ＬＥＤ発光積層体を含んでもよく、前記第１、第２及び第３ＬＥＤ発光積層体は、前記基板と重なる領域が順次小さくなってもよく、前記ＬＥＤ発光積層体の少なくとも１つは、約１０，０００平方μｍ未満の表面積を有するマイクロＬＥＤを含んでもよい。
前記複数の接続電極と前記第３ＬＥＤサブユニットとの間に配置された第２パッシベーション層をさらに含んでもよく、前記第２パッシベーション層の側面と前記第１ＬＥＤサブユニットの第１表面との間で定義される角度は約８０°未満であってもよい。
前記複数の接続電極の少なくとも１つは、前記第２パッシベーション層の少なくとも側面及び上面を覆ってもよい。
例示的な実施形態による発光パッケージは、対向する第１面及び第２面を有する第１ＬＥＤサブユニットと、前記第１ＬＥＤサブユニットの前記第２面に配置された第２ＬＥＤサブユニットと、前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、側面を有し、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された複数の接続電極であって、前記複数の接続電極は、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つの側面を覆っている、複数の接続電極と、前記複数の接続電極の少なくとも側面を囲み、前記第１ＬＥＤサブユニットの前記第１面の少なくとも一部を覆う部分を有する第１パッシベーション層と、対向する第１面及び第２面を有し、前記第１面が前記複数のＬＥＤサブユニットに対向する基板と、前記基板の前記第１面に配置され、前記複数の接続電極の少なくとも１つに接続された第１電極と、を含む。
前記第１ＬＥＤサブユニットの前記第１面を覆う前記第１パッシベーション層の部分は、約１００μｍ未満の厚さを有していてもよい。
前記第１パッシベーション層は、前記第１ＬＥＤサブユニットの前記第１面に接してもよい。
前記発光パッケージは、前記基板の前記第２面に配置され、前記第１電極に接続された第２電極をさらに含んでもよく、前記第２電極は、前記複数のＬＥＤサブユニットの少なくとも１つと重なり、第１面積を有する第１部分と、前記複数のＬＥＤサブユニットの少なくとも１つと重ならず、前記第１面積よりも大きい第２面積を有する第２部分と、を含んでもよい。
前記発光パッケージは、前記複数の接続電極の少なくとも側面に接する第２パッシベーション層をさらに含んでもよい。
前記第１パッシベーション層と前記第２パッシベーション層とは、異なる材料を含んでもよい。
前記複数の接続電極の少なくとも１つは、前記第２パッシベーション層の側面及び上面に接してもよい。
前記複数の接続電極の少なくとも１つは、角張った形状を有してもよい。
前記第１パッシベーション層は、前記複数の接続電極の間に配置されてもよい。
前記複数の接続電極の少なくとも１つは、対向する第１面及び第２面を有し、前記第１面は、前記複数のＬＥＤサブユニットに対向してもよく、前記接続電極の前記第１面は、前記第２面の面積よりも大きい面積を有してもよい。
前述の一般的な説明と以下の詳細な説明の両方は例示的かつ説明的であり、請求項に記載された本発明のさらなる説明を提供することを意図していることを理解されたい。
本発明のさらなる理解を提供するために含まれ、本明細書に組み込まれてその一部を構成する添付図面は、本発明の例示的な実施形態を示しており、説明と合わせて本発明の概念を説明する役割を果たしている。
本発明の例示的な実施形態に従って構成された発光パッケージの模式的な断面図である。 本発明の別の例示的な実施形態に従って構成された発光パッケージの概略断面図である。 例示的な実施形態に従って構築された発光積層構造の概略断面図である。 例示的な実施形態による発光チップの製造工程を示す平面図である。 例示的な実施形態による、図４Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光チップの製造工程を示す平面図である。 例示的な実施形態による、図５Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光チップの製造工程を示す平面図である。 例示的な実施形態による、図６Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光チップの製造工程を示す平面図である。 例示的な実施形態による、図７Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光チップの製造工程を示す平面図である。 例示的な実施形態による、図８Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光チップの製造工程を示す平面図である。 例示的な実施形態による、図９Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光チップの製造工程を示す概略的な平面図である。 図１０Ａの線Ａ－Ａ’に沿って取った概略的な断面図である。 図１０Ａの線Ｂ－Ｂ’に沿って取った概略的な断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。 別の例示的な実施形態による図２の発光パッケージの製造プロセスを示す概略断面図である。 本発明の例示的な実施形態に従って構成された発光パッケージの模式的な断面図である。 本発明の別の例示的な実施形態に従って構成された発光パッケージの模式的な断面図である。 別の例示的な実施形態による発光チップの製造工程を示す平面図である。 別の例示的な実施形態による、図２１Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 別の例示的な実施形態による発光チップの製造工程を示す平面図である。 別の例示的な実施形態による、図２２Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。 例示的な実施形態による発光パッケージの製造工程を示す模式的な断面図である。 例示的な実施形態による発光パッケージの製造工程を示す模式的な断面図である。 例示的な実施形態による、図１９の発光パッケージを製造するプロセスを示す概略断面図である。 例示的な実施形態による、図１９の発光パッケージを製造するプロセスを示す概略断面図である。 例示的な実施形態による、図１９の発光パッケージを製造するプロセスを示す概略断面図である。 例示的な実施形態による、図１９の発光パッケージを製造するプロセスを示す概略断面図である。 例示的な実施形態による、図１９の発光パッケージを製造するプロセスを示す概略断面図である。 別の例示的な実施形態による、図２０の発光パッケージを製造するプロセスを示す概略断面図である。
以下の記載では、説明のために、本発明の様々な例示的な実施形態又は実装の完全な理解を提供するために、多数の具体的な詳細が記載されている。本明細書で使用される「実施形態」（ｅｍｂｏｄｉｍｅｎｔｓ）及び「実装」（ｉｍｐｌｅｍｅｎｔａｔｉｏｎｓ）は、本明細書で開示される発明的概念の１つ以上を採用する装置又は方法の非限定的な例である交換可能な言葉である。しかしながら、様々な例示的な実施形態は、これらの特定の詳細なしに又は１つ以上の同等の配置で実施することができることは明らかである。他の例では、様々な例示的な実施形態を不必要に不明瞭にすることを避けるために、よく知られた構造や装置をブロック図の形で示している。さらに、様々な例示的な実施形態は異なっていてもよいが、排他的である必要はない。例えば、例示的な実施形態の特定の形状、構成及び特性は、本発明の概念から逸脱することなく、別の例示的な実施形態で使用又は実装することができる。
特に明記しない限り、図示された例示的な実施形態は、本発明の概念を実際に実施することができるいくつかの方法の様々な詳細の例示的な特徴を提供するものとして理解されるべきである。したがって、特に指定しない限り、様々な実施形態の特徴、構成要素、モジュール、層、フィルム、パネル、領域及び／又は側面など（以下、個別に又はまとめて「要素」と呼ぶ）は、本発明の概念から逸脱することなく、別の方法で組み合わせ、分離し、交換し及び／又は再配置することができる。
添付図面のクロスハッチング及び／又はシェーディングの使用は、一般に、隣接する要素間の境界を明確にするためのものである。そのため、クロスハッチングや陰影の有無にかかわらず、特定の材料、材料特性、寸法、比率、図示された要素間の共通性及び／又は要素のその他の特性、属性、性質などについて、指定されない限り、好みや要求を伝えたり示したりするものではない。さらに、添付の図面では、要素のサイズ及び相対的なサイズは、明確化及び／又は説明目的のために誇張されている場合がある。例示的な実施形態が異なって実施される可能性がある場合、特定の処理順序が記載された順序とは異なって実行される可能性がある。例えば、連続して記述された２つのプロセスは、実質的に同時に実行されてもよいし、記述された順序とは逆の順序で実行されてもよい。また、同様の参照数字は同様の要素を示す。
層などの要素が他の要素や層の「上」にある、「接続されている」、「結合されている」とした場合、他の要素や層の上に直接あるか、接続されているか、結合されているか、あるいは介在する要素や層が存在している可能性がある。しかし、ある要素や層が、他の要素や層の「直上」にある、「直接接続されている」、「直接結合されている」とした場合、介在する要素や層は存在しない。このため、「接続されている」という用語は、介在する要素の有無にかかわらず、物理的、電気的及び／又は流体的な接続を指すことがある。さらに、Ｄ１軸、Ｄ２軸、Ｄ３軸は、ｘ、ｙ、ｚ－軸のような直交座標系の３軸に限定されず、より広い意味で解釈されてもよい。例えば、Ｄ１軸、Ｄ２軸、Ｄ３軸は、互いに直交していてもよいし、互いに直交しない異なる方向を表していてもよい。本開示の目的のために、「Ｘ、Ｙ及びＺのうちの少なくとも１つ」及び「Ｘ、Ｙ及びＺからなる群から選択される少なくとも１つ」は、Ｘのみ、Ｙのみ、Ｚのみ又はＸ、Ｙ及びＺのうちの２つ以上の任意の組み合わせ、例えば、ＸＹＺ、ＸＹＹ、ＹＺ及びＺＺなどと解釈されてもよい。本明細書では、「及び／又は」という用語は、関連する記載された項目の１つ又は複数の任意及びすべての組み合わせを含む。
本明細書では、様々なタイプの要素を説明するために「第１」、「第２」などの用語を使用することがあるが、これらの要素はこれらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素から区別するために使用される。したがって、以下で説明する第１要素は、本開示の教示から逸脱することなく、第２要素と呼ぶことができる。
本明細書では、説明の目的で、図面に示されたある要素と他の要素との関係を説明するために、下に（ｂｅｎｅａｔｈ）、下方に（ｂｅｌｏｗ）、真下に（ｕｎｄｅｒ）、より低い（ｌｏｗｅｒ）、上方に（ａｂｏｖｅ）、上の方の（ｕｐｐｅｒ）、真上に（ｏｖｅｒ）、より高い（ｈｉｇｈｅｒ）、側方の（ｓｉｄｅ）（例えば、側壁（ｓｉｄｅｗａｌｌ）のように）などの空間的に相対的な用語を使用することができる。空間的に相対的な用語は、図面に描かれている向きに加えて、使用、操作及び製造における装置の異なる向きを包含することを意図している。例えば、図面の装置を裏返した場合、他の要素又は特徴の「下方」（ｂｅｌｏｗ）又は「下」（ｂｅｎｅａｔｈ）として記述された要素は、他の要素又は特徴の「上方」（ａｂｏｖｅ）に向けられることになる。したがって、「下方」（ｂｅｌｏｗ）という例示的な用語は、上と下の両方の向きを包含することができる。さらに、本装置は、他の向き（例えば、９０度回転させたり、他の向きにしたり）であってもよく、そのような場合、本明細書で使用される空間的に相対的な記述子は、それに応じて解釈される。
本明細書で使用されている用語は、特定の実施形態を説明するためのものであり、限定することを意図したものではない。本明細書で使用される単数形、「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が明確に他を示さない限り、複数形も含むことを意図している。さらに、本明細書で使用される用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、記載された特徴、整数、ステップ、操作、要素（ｅｌｅｍｅｎｔｓ）、構成要素（ｃｏｍｐｏｎｅｎｔｓ）及び／又はそれらのグループの存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、操作、要素、構成要素及び／又はそれらのグループの存在又は追加を排除するものではない。また、本明細書では、「実質的に」、「約」及びその他の類似した用語は、程度を表す用語ではなく、近似性を表す用語として使用されており、当業者であれば認識できるであろう、測定値、計算値及び提供された値の固有の偏差を考慮するために利用されていることにも留意されたい。
本明細書では、様々な例示的な実施形態を、理想化された例示的な実施形態及び／又は中間構造の概略図である断面図及び／又は分解図を参照して説明している。そのため、例えば、製造技術及び／又は公差の結果として、図の形状からの変動が予想される。したがって、ここで開示されている例示的な実施形態は、必ずしも特定の図示された領域の形状に限定して解釈されるべきではなく、例えば、製造に起因する形状の偏差を含むものである。このように、図面に図示された領域は、本質的に概略的であり、これらの領域の形状は、デバイスの領域の実際の形状を反映していない可能性があり、そのような場合、必ずしも限定を意図するものではない。
特に定義されていない限り、本明細書で使用されているすべての用語（技術的及び科学的用語を含む）は、本開示が一部をなす技術分野の通常の技術者によって一般的に理解されているのと同じ意味を持つ。一般的に使用されている辞書で定義されているような用語は、本明細書で明示的にそのように定義されていない限り、関連する技術の文脈での意味と一致する意味を持つと解釈されるべきであり、理想化された又は過度に形式的な意味で解釈されるべきではない。
以下、本開示の例示的な実施形態について、添付の図面を参照して詳細に説明する。本明細書で使用されるように、例示的な実施形態による発光積層構造、発光チップ、発光パッケージ又は発光モジュールは、当技術分野で知られているように、約１０，０００平方μｍ未満の表面積を有するマイクロＬＥＤを含んでもよい。他の例示的な実施形態では、マイクロＬＥＤは、特定のアプリケーションに応じて、約４，０００平方μｍ未満の表面積又は約２，５００平方μｍ未満の表面積を有してもよい。
図１は、本発明の例示的な実施形態に従って構成された発光パッケージの模式的な断面図である。
図１を参照すると、図示の例示的な実施形態による発光パッケージ１１０は、発光チップ１００と、発光チップ１００の少なくとも側面を囲むパッシベーション層９０と、パッシベーション層９０の少なくとも側面を囲むモールディング層９１と、回路基板１１ｐとを含む。発光チップのアレイが基板上に形成されていてもよく、図１の発光パッケージ１１０に含まれる発光チップ１００は、アレイから個片化されたものを例示しており、これにさらに加工を施して発光パッケージ１１０を形成したものである。
例示的な実施形態による発光チップ１００は、少なくとも２つ以上の発光サブユニット又は垂直方向などに重ねて配置された発光積層体を含んでいてもよい。このように、発光チップ１００は、各発光積層体の動作状態に応じて様々な色の光を表示することができるが、従来の発光装置は、単一色の光を発する複数の発光セルの組み合わせによって様々な色を表示することができる。より詳細には、従来の発光装置は、フルカラー表示を実現するために、２次元平面に沿って互いに間隔をあけて配置された、それぞれ異なる色の光、例えば、赤、緑、青を発する発光セルを含むのが一般的である。そのため、従来の発光セルでは、比較的大きな面積を占めることがある。しかし、例示的な実施形態に従って構成された発光チップ１００は、複数の発光積層体を積層することによって、様々な色を有する光を放出することができ、それによって高い集積度を実現し、従来の発光装置に比べてかなり小さい面積でフルカラースペクトルを実装することができる。
また、発光積層構造を含む発光チップ１００を他の基板に実装して、例えば表示装置を製造する場合には、その積層構造により、従来の発光装置に比べて、実装するチップ数を大幅に削減することができる。このように、発光積層構造を採用した表示装置の製造は、特に１つの表示装置に数十万又は数百万の画素が形成される場合には、実質的に簡略化され得る。発光チップ１００は、図３に示すような発光積層構造を含んでいてもよく、この発光積層構造は、３つの発光積層体と、発光積層体に接続された複数の接続電極とを含んでいるが、これについては以下で詳しく説明する。
例示的な実施形態によれば、パッシベーション層９０は、発光積層構造の周囲に形成されてもよい。より詳細には、図１に示すように、パッシベーション層９０は、発光積層構造の接続電極の間に形成されてもよい。図示された例示的な実施形態によれば、パッシベーション層９０は、接続電極の上面と実質的に同一平面になるように形成されてもよく、エポキシモールディングコンパウンド（ＥＭＣ）を含んでもよく、黒色や透明などの様々な色を有するように形成されてもよいが、これに限られるものではない。しかしながら、本発明の概念はこれに限定されるものではない。例えば、いくつかの例示的な実施形態において、パッシベーション層９０は、ポリイミド（ＰＩＤ）を含んでもよく、この場合、ＰＩＤは、発光積層構造に適用される際の平坦度を高めるために、液状タイプではなく、ドライフィルムとして提供されてもよい。いくつかの例示的な実施形態では、パッシベーション層９０は、感光性を有する材料を含んでもよい。このようにして、パッシベーション層９０は、後続の工程で加わる可能性のある外部からの衝撃から発光構造体を保護するとともに、発光チップ１００に十分な接触面積を与えて、後続の転写工程での取り扱いを容易にすることができる。さらに、パッシベーション層９０は、発光チップ１００の側面に向かって光が漏れるのを防ぎ、隣接する発光チップ１００から放出される光の干渉を防止又は少なくとも抑制することができる。
モールディング層９１は、発光チップ１００を外部の衝撃から保護するために、発光チップ１００の少なくとも側面を囲んでもよい。図示の例示的な実施形態によれば、モールディング層９１は、発光チップ１００の少なくとも１つの表面を露出させて、光効率及び色純度を高めてもよい。この場合、図示された例示的な実施形態では、発光積層構造が成長した基板が除去されているので、発光パッケージ１１０から放出される光の輝度と純度を増加させることができる。例示的な実施形態によれば、モールディング層９１は、有機又は無機のポリマーを含んでもよい。いくつかの例示的な実施形態では、モールディング層９１は、パッシベーション層９０と実質的に同じ材料を含んでもよい。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、モールディング層９１及びパッシベーション層９０は、互いに異なる材料を含んでいてもよい。
回路基板１１ｐは、互いに接続された下部回路電極１１ｐａ、中部回路電極１１ｐｂ及び上部回路電極１１ｐｃを含んでもよい。上部回路電極１１ｐｃは、所定のピッチＰで互いに離間していてもよく、例えば、上部回路電極１１ｐｃのピッチ（又は距離）は、表示装置などのターゲット基板の電極のピッチに対応していてもよい。このようにして、例示的な実施形態による発光パッケージ１１０は、表示装置のターゲット基板の構成を変更することなく、従来の表示装置に実装することができる。
図２は、別の例示的な実施形態による発光パッケージの模式的な断面図である。
図２を参照すると、図示の例示的な実施形態による発光パッケージ１２０は、モールディング層９１の形状を除いて、図１の発光パッケージ１１０と実質的に同じである。より詳細には、図示の例示的な実施形態によるモールディング層９１は、発光チップ１００の上面を覆っている。このように、モールディング層９１は、発光チップ１００を外部からの衝撃や、埃や水分などの外部粒子が発光積層構造に浸入することから保護し、また、外部の光が基板１１によってユーザに向けて反射されることを防止することができる。また、図２に示すように、モールディング層９１が発光チップ１００の上面を覆っている場合、モールディング層９１の厚さを調整したり、所望の光透過率が得られる材料でモールディング層９１を形成したりすることで、光の透過率を制御することができる。なお、発光パッケージ１２０は、モールディング層９１の形状を除いて、図１の発光パッケージ１１０と実質的に同じであるため、その構成要素についての繰り返しの説明は、冗長性を避けるために省略する。
図３は、例示的な実施形態に従って構成された発光積層構造体の概略断面図である。
図３を参照すると、図示の例示的な実施形態による発光積層構造は、基板１１上に配置された第１ＬＥＤサブユニット、第２ＬＥＤサブユニット及び第３ＬＥＤサブユニットを含む。第１ＬＥＤサブユニットは、第１発光積層体２０を含んでいてもよく、第２ＬＥＤサブユニットは、第２発光積層体３０を含んでいてもよく、第３ＬＥＤサブユニットは、第３発光積層体４０を含んでいてもよい。図面では、３つの発光積層体２０、３０及び４０を含む発光積層構造が示されているが、本発明の概念は、発光積層構造に形成される特定の数の発光積層体に限定されるものではない。例えば、いくつかの例示的な実施形態では、発光積層構造は、その中に２つ以上の発光積層を含んでもよい。以下では、例示的な実施形態による３つの発光積層体２０、３０及び４０を含むものを参照して、発光積層構造を説明する。
基板１１は、光を透過させるための光透過性の絶縁材料を含んでいてもよい。しかし、いくつかの例示的な実施形態では、基板１１は、特定の波長を有する光のみを透過する半透明に形成されてもよく又は、特定の波長を有する光の一部のみを透過する部分透明に形成されてもよい。また、基板１１は、その上に第３発光積層体４０をエピタキシャル成長させることが可能な成長基板であってもよく、例えば、サファイア基板などであってもよい。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、基板１１は、他の様々な透明な絶縁材料を含んでもよい。例えば、基板１１は、ガラス、石英、シリコン、有機ポリマー又は有機無機複合材料、例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ2Ｏ3）又はシリコン基板などを含んでいてもよい。別の例として、いくつかの例示的な実施形態における基板１１は、その上に形成された発光積層体のそれぞれに発光信号及び共通電圧を提供するために、その中に電気配線を含むプリント回路基板又は複合基板であってもよい。
第１、第２及び第３発光積層体２０、３０及び４０のそれぞれは、基板１１に向けて光を発するように構成されている。そのため、例えば第１発光積層体２０から発せられた光は、第２及び第３発光積層体３０及び４０を通過してもよい。例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０のそれぞれから放出された光は、互いに異なる波長帯域を有してもよく、基板１１からより遠くに配置されている発光積層体は、より長い波長帯域を有する光を放出してもよい。例えば、第１、第２、第３発光積層体２０、３０及び４０は、それぞれ、赤色光、緑色光、青色光を発光してもよい。しかし、本発明の概念はこれに限定されるものではない。別の例として、第１、第２及び第３発光積層体２０、３０及び４０は、それぞれ赤色光、青色光及び緑色光を発光してもよい。別の態様では、図１に示すように、発光チップ１００から基板１１を取り外すと、発光積層構造の第１、第２及び第３発光積層体２０、３０及び４０は、図１に示す回路基板１１ｐ上に順次配置されていると考えることができる。この場合、第１、第２及び第３発光積層体２０、３０及び４０は、それぞれ緑色の光、青色の光及び赤色の光を発することができる。さらに別の例として、１つ以上の発光積層体は、実質的に同じ波長帯域を有する光を放出してもよい。さらに別の例として、発光積層構造が、当該技術分野で知られているように約１０，０００平方μｍ未満又は他の例示的な実施形態では約４，０００平方μｍ又は２，５００平方μｍ未満の表面積を有するマイクロＬＥＤを含む場合、マイクロＬＥＤの小さなフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）により、動作に悪影響を及ぼすことなく、基板１１の遠くに配置された発光積層体が、基板１１の近くに配置されたものから放出された光よりも短い波長帯域を有する光を放出してもよい。この場合、マイクロＬＥＤは低い動作電圧で動作させることができるため、発光積層体間に別のカラーフィルタを設ける必要がない場合もある。以下、第１、第２及び第３発光積層体２０、３０及び４０は、例示的な実施形態に従って、それぞれ赤色光、緑色光及び青色光を放出するものとして例示的に説明する。
第１発光積層体２０は、第１型半導体層２１、活性層２３及び第２型半導体層２５を含む。例示的な実施形態によれば、第１発光積層体２０は、これに限定されることなく、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ガリウムヒ素リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）及びガリウムリン化物（ＧａＰ）などの赤色光を放出する半導体材料を含んでもよい。
第１上部コンタクト電極２１ｎは、第１型半導体層２１上に配置され、第１型半導体層２１とオーミック接触を形成し、第１下部コンタクト電極２５ｐは、第１発光積層体２０の第２型半導体層２５の下に配置されてもよい。例示的な実施形態によると、第１型半導体層２１の一部がパターニングされてもよく、第１上部コンタクト電極２１ｎは、第１型半導体層２１のパターニングされた領域に配置されて、その間のオーミック接触のレベルを高めてもよい。第１上部コンタクト電極２１ｎは、単層構造を有していてもよいし、多層構造を有していてもよく、これに限定されることなく、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ又はこれらの合金、例えばＡｕ－Ｔｅ合金やＡｕ－Ｇｅ合金などを含んでいてもよい。例示的な実施形態では、第１上部コンタクト電極２１ｎは、約１００ｎｍの厚さを有し、基板１１に向かう下方向の発光効率を高めるために、高い反射率を有する金属を含んでいてもよい。
第２発光積層体３０は、第１型半導体層３１、活性層３３及び第２型半導体層３５を含む。例示的な実施形態によれば、第２発光積層体３０は、これに限定されることなく、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化アルミニウムガリウム（ＡｌＧａＰ）など、緑色に発光する半導体材料を含んでいてもよい。第２発光積層体３０の第２型半導体層３５の下には、第２下部コンタクト電極３５ｐが配置されている。
第３発光積層体４０は、第１種半導体層４１と、活性層４３と、第２種半導体層４５とを含む。例示的な実施形態によれば、第３発光積層体４０は、これに限定されることなく、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、セレン化亜鉛（ＺｎＳｅ）など、青色に発光する半導体材料を含んでいてもよい。第３発光積層体４０の第２型半導体層４５上には、第３下部コンタクト電極４５ｐが配置されている。
例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０の第１型半導体層２１、３１及び４１のそれぞれと、第２型半導体層２５、３５及び４５のそれぞれは、単層構造又は多層構造を有していてもよく、いくつかの例示的な実施形態では、超格子層を含んでいてもよい。さらに、第１、第２及び第３発光積層体２０、３０及び４０の活性層２３、３３及び４３は、単一量子井戸構造又は多重量子井戸構造を有していてもよい。
第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐのそれぞれは、光を透過させるための透明導電材料を含んでいてもよい。例えば、下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、これに限らず、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ2）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などの透明導電性酸化物（ＴＣＯ）を含んでいてもよい。
第１発光積層体２０と第２発光積層体３０との間には、第１接着層６１が配置されており、第２発光積層体３０と第３発光積層体４０との間には、第２接着層６３が配置されている。第１接着層６１及び第２接着層６３は、光を透過する非導電性材料を含んでいてもよい。例えば、第１接着層６１及び第２接着層６３は、それぞれＯＣＡ（Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）を含んでいてもよく、これに限定されることなく、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ（Ｓｐｉｎ－ｏｎ Ｇｌａｓｓ）、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などを含んでいてもよい。
例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０のそれぞれが独立して駆動されてもよい。より詳細には、各発光積層体の第１及び第２型半導体層の一方には共通の電圧Ｓｃが印加され、各発光積層体の第１及び第２型半導体層の他方にはそれぞれの発光信号ＳR、ＳG及びＳBが印加されてもよい。例えば、図示の例示的な実施形態によれば、各発光積層体の第１型半導体層２１、３１及び４１がｎ型であり、各発光積層体の第２型半導体層２５、３５及び４５がｐ型であってもよい。この場合、第３発光積層体４０は、第１発光積層体２０及び第２発光積層体３０と比較して、製造工程を簡略化するために、ｐ型半導体層４５が活性層４３の上に配置されるように、積層順序が逆になっていてもよい。以下、図示された例示的な実施形態にしたがって、第１型半導体層及び第２型半導体層を、交換可能にそれぞれｐ型及びｎ型と呼ぶことがある。
図示の例示的な実施形態による発光積層構造は、共通のｐ型構造を有するが、本発明の概念はこれに限定されない。例えば、いくつかの例示的な実施形態では、各発光積層体の第１型半導体層２１、３１及び４１がｐ型であり、各発光積層体の第２型半導体層２５、３５及び４５がｎ型であって、共通のｎ型の発光積層構造を形成してもよい。さらに、いくつかの例示的な実施形態において、各発光積層体の積層順序は、図面に示されたものに限定されることなく、様々に変更されてもよい。以下、図示の例示的な実施形態による発光積層構造を、共通のｐ型発光積層構造を参照して説明する。
例示的な実施形態によれば、発光積層構造は、そこから放出される光の純度及び効率を向上させるための様々な追加の構成要素をさらに含んでもよい。例えば、いくつかの例示的な実施形態では、より短い波長を有する光が、より長い波長を発する発光積層体に向かって移動するのを防ぐ又は少なくとも抑制するために、隣接する発光積層体の間に波長通過フィルタを形成してもよい。さらに、いくつかの例示的な実施形態では、発光積層体間で光の明るさのバランスをとるために、少なくとも１つの発光積層体の発光面に凹凸部が形成されてもよい。例えば、一般的に緑色の光は赤色の光や青色の光よりも視認性が高いため、いくつかの例示的な実施形態では、赤色の光や青色の光を発する発光積層体に凹凸部を形成してその光効率を向上させ、発光積層体から発せられる光の間の視認性のバランスを取ってもよい。
以下、例示的な実施形態に基づいて、発光チップの形成方法を、図面を参照しながら説明する。
図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ及び図９Ａは、例示的な実施形態による発光チップの製造工程を示す平面図である。図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ及び図９Ｂは、例示的な実施形態による、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ及び図９Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。
図３に戻って、第３発光積層体４０の第１型半導体層４１、第３活性層４３及び第２型半導体層４５は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法によって、基板１１上に順次成長させてもよい。第３下部コンタクト電極４５ｐは、例えば、物理的気相成長法や化学的気相成長法によって第３ｐ型半導体層４５上に形成されてもよく、透明導電性酸化物（ＴＣＯ）を含んでいてもよい。例示的な実施形態により第３発光積層体４０が青色光を発光する場合、基板１１は、Ａｌ2Ｏ3（例えば、サファイア基板）を含み、第３下部コンタクト電極４５ｐは、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ2）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウムスズ亜鉛（ＩＴＺＯ）などの透明導電性酸化物（ＴＣＯ）を含んでいてもよいが、これに限られるものではない。また、第１発光積層体２０及び第２発光積層体３０も同様に、仮基板上に第１型半導体層、活性層及び第２型半導体層をそれぞれ順次成長させて形成し、第２型半導体層上に透明導電性酸化物を含む下部コンタクト電極を、例えば物理気相成長法又は化学気相成長法などによりそれぞれ形成してもよい。
例示的な実施形態によれば、第１及び第２発光積層体２０及び３０は、その間に第１接着層６１を介在させて互いに隣接してもよく、第１及び第２発光積層体２０及び３０の仮基板の少なくとも一方は、例えば、レーザーリフトオフ工程、化学的工程、機械的工程などによって除去されてもよい。この場合、いくつかの例示的な実施形態では、光効率を向上させるために、露出した発光積層体に凹凸部を形成してもよい。その後、第１及び第２発光積層体２０及び３０を、その間に第２接着層６３を介在させて第３発光積層体４０と隣接させ、第１及び第２発光積層体２０及び３０の仮基板の残りの一方を、例えば、レーザーリフトオフ工程、化学的工程、機械的工程などによって除去してもよい。この場合、いくつかの例示的な実施形態では、光効率を向上させるために、露出した残りの発光積層体に凹凸部を形成してもよい。
別の例示的な実施形態では、第２接着層６３は、第３発光積層体４０上に形成されてもよい。そして、第２発光積層体３０を、第２接着層６３を間に介在させて第３発光積層体４０に隣接させ、第２発光積層体３０の仮基板を、レーザーリフトオフ工程、化学的工程、機械的工程などで除去してもよい。その後、第２発光積層体３０上に第１接着層６１を形成してもよい。これにより第１発光積層体２０は、第１接着層６１を間に挟んで第２発光積層体３０に隣接していてもよい。第１発光積層体２０が第３発光積層体４０に結合された第２発光積層体３０に結合されると、第１発光積層体２０の仮基板は、レーザーリフトオフ工程、化学的工程、機械的工程などによって除去されてもよい。
図４Ａ及び図４Ｂを参照すると、第１、第２及び第３発光積層体２０、３０及び４０の各々の様々な部分は、第１型半導体層２１、第１下部コンタクト電極２５ｐ、第１型半導体層３１、第２下部コンタクト電極３５ｐ、第３下部コンタクト電極４５ｐ及び第１型半導体層４１の一部を露出させるために、エッチング処理などを介してパターニングされてもよい。図示の例示的な実施形態によれば、第１発光積層体２０は、発光積層体２０、３０及び４０の中で最も小さい面積を有する。しかし、本発明の概念は、発光積層体２０、３０及び４０の相対的な大きさに限定されない。
図５Ａ及び図５Ｂを参照すると、第１発光積層体２０の第１型半導体層２１の上面の一部が、例えばウェットエッチングを介してパターニングされ、そこに第１上部コンタクト電極２１ｎが形成されてもよい。このようにして、第１型半導体層２１と第１上部コンタクト電極２１ｎとの間のオーミックコンタクトのレベルを高めてもよい。第１上部コンタクト電極２１ｎは、単層構造を有していてもよいし、多層構造を有していてもよく、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ又はこれらの合金、例えばＡｕ－Ｔｅ合金やＡｕ－Ｇｅ合金などを含んでいてもよいが、これらに限定されるものではない。例示的な実施形態では、第１上部コンタクト電極２１ｎは、約１００ｎｍの厚さを有し、基板１１に向かう下方向の発光効率を高めるために、高い反射率を有する金属を含んでいてもよい。
図６Ａ及び図６Ｂを参照すると、第１発光積層体２０、第２発光積層体３０及び第３発光積層体４０の側面の少なくとも一部に、第１絶縁層８１が配置されていてもよい。第１絶縁層８１は、ポリイミド、ＳｉＯ2、ＳｉＮｘ、Ａｌ2Ｏ3などの様々な有機又は無機の絶縁材料を含んでいてもよい。例えば、第１絶縁層８１は、ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を含んでいてもよい。別の例として、第１絶縁層８１は、黒色の有機ポリマーを含んでいてもよい。いくつかの例示的な実施形態では、発光積層体２０、３０及び４０から発せられた光を基板１１に向けて反射するために、電気的にフローティングの金属反射層が第１絶縁層８１上にさらに配置されてもよい。いくつかの例示的な実施形態では、第１絶縁層８１は、互いに異なる屈折率を有する２つ以上の絶縁層で形成された単層構造又は多層構造を有していてもよい。
例示的な実施形態によれば、第１絶縁層８１の一部を除去して、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ及び５０ＣＨを形成してもよい。第１コンタクトホール２０ＣＨは、第１ｎ型コンタクト電極２１ｎの一部を露出させるように、第１ｎ型コンタクト電極２１ｎ上に規定されている。
第２コンタクトホール３０ＣＨは、第２発光積層体３０の第１型半導体層３１の一部を露出させてもよい。第３コンタクトホール４０ＣＨは、第３発光積層体４０の第１型半導体層４１の一部を露出させてもよい。第４コンタクトホール５０ＣＨは、第１、第２及び第３下部コンタクト電極２１ｐ、３１ｐ、４１ｐの一部を露出させてもよい。第４コンタクトホール５０ＣＨは、第１下部コンタクト電極２５ｐの一部を露出させる第１サブコンタクトホール５０ＣＨａと、第２及び第３下部コンタクト電極３５ｐ、４５ｐを露出させる第２サブコンタクトホール５０ＣＨｂとを含んでもよい。しかし、いくつかの例示的な実施形態では、単一の第１サブコンタクトホールＣＨが、第１、第２及び第３下部コンタクト電極２１ｐ、３１ｐ及び４１ｐのそれぞれを露出させてもよい。
図７Ａ及び図７Ｂを参照すると、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ及び５０ＣＨが形成された第１絶縁層８１上に形成されている。なお、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、例えば、基板１１の実質的な全面に導電層を形成し、フォトリソグラフィプロセスなどを用いて導電層をパターニングすることで形成することができる。
第１パッド２０ｐｄは、第１コンタクトホール２０ＣＨが形成された領域に重なるように形成されており、第１パッド２０ｐｄが第１コンタクトホール２０ＣＨを介して第１発光積層体２０の第１上部コンタクト電極２１ｎに接続され得るようになっている。第２パッド３０ｐｄは、第２コンタクトホール３０ＣＨが形成された領域と重なるように形成されており、第２パッド３０ｐｄが第２コンタクトホール３０ＣＨを介して第２発光積層体３０の第１型半導体層３１に接続され得るようになっている。第３パッド４０ｐｄは、第３コンタクトホール４０ＣＨが形成された領域と重なるように形成されており、第３パッド４０ｐｄが第３コンタクトホール４０ＣＨを介して第３発光積層体４０の第１型半導体層４１と接続され得るようになっている。また、第４パッド５０ｐｄは、第４コンタクトホール５０ＣＨが形成された領域、より詳細には、第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂが形成された領域と重なるように形成されており、第４パッド５０ｐｄが第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを介して第１、第２、第３発光積層体２０、３０及び４０の第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐに接続されてもよいようになっている。
図８Ａ及び図８Ｂを参照すると、第１絶縁層８１上に第２絶縁層８３が形成されていてもよい。第２絶縁層８３は、ポリイミド、ＳｉＯ2、ＳｉＮｘ、Ａｌ2Ｏ3などの様々な有機又は無機の絶縁材料を含んでいてもよい。例えば、第２絶縁層８３は、ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を含んでいてもよい。別の例として第２絶縁層８３は、黒色の有機ポリマーを含んでいてもよい。いくつかの例示的な実施形態では、発光積層体２０、３０及び４０から発せられた光を基板１１に向けて反射するために、電気的にフローティングの金属反射層が第２絶縁層８３上にさらに配置されてもよい。いくつかの例示的な実施形態では、第２絶縁層８３は、互いに異なる屈折率を有する２つ以上の絶縁層で形成された単層構造又は多層構造を有していてもよい。次に、第２絶縁層８３をパターニングして、その中に第１、第２、第３及び第４貫通孔２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔを形成する。
第１パッド２０ｐｄに形成された第１貫通孔２０ｃｔは、第１パッド２０ｐｄの一部を露出させる。第２パッド３０ｐｄに形成された第２貫通孔３０ｃｔは、第２パッド３０ｐｄの一部を露出させる。第３パッド４０ｐｄに形成された第３貫通孔４０ｃｔは、第３パッド４０ｐｄの一部を露出させる。第４パッド５０ｐｄに形成された第４貫通孔５０ｃｔは、第４パッド５０ｐｄの一部を露出させる。図示された例示的な実施形態では、第１、第２、第３及び第４貫通孔２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔは、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄが形成される領域にそれぞれ定義されてもよい。
図９Ａ及び図９Ｂを参照すると、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、第１、第２、第３及び第４スルーホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔが形成された第２絶縁層８３上に形成されている。第１バンプ電極２０ｂｐは、第１貫通孔２０ｃｔが形成されている領域と重なるように形成されており、第１バンプ電極２０ｂｐが第１貫通孔２０ｃｔを介して第１パッド２０ｐｄと接続されるようになっている。第２バンプ電極３０ｂｐは、第２貫通孔３０ｃｔが形成された領域と重なるように形成されており、第２バンプ電極３０ｂｐが第２貫通孔３０ｃｔを介して第２パッド３０ｐｄに接続されるようになっていてもよい。また、第３バンプ電極４０ｂｐは、第３貫通孔４０ｃｔが形成された領域に重なるように形成されており、第３バンプ電極４０ｂｐが第３貫通孔４０ｃｔを介して第３パッド４０ｐｄに接続されるようになっていてもよい。
第４バンプ電極５０ｂｐは、第４貫通孔５０ｃｔが形成されている領域と重なるように形成されており、第４バンプ電極５０ｂｐが第４貫通孔５０ｃｔを介して第４パッド５０ｐｄと接続されるようになっている。より詳細には、第４パッド５０ｐｄは、第１、第２、第３発光積層体２０、３０及び４０の第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐに規定された第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを介して、第１、第２及び第３発光積層体２０、３０及び４０の第２型半導体層２５、３５及び４５に接続されている。特に、第４パッド５０ｐｄは、第２サブコンタクトホール５０ＣＨｂを介して第１下部コンタクト電極２５ｐに接続され、第１サブコンタクトホール５０ＣＨａを介して第２及び第３下部コンタクト電極３５ｐ及び４５ｐに接続されている。このように、第４パッド５０ｐｄが１つの第１サブコンタクトホール５０ＣＨａを介して第２及び第３下部コンタクト電極３５ｐ及び４５ｐに接続されるので、発光チップ１００の製造工程が簡略化され、発光チップ１００のコンタクトホールが占める面積が縮小されてもよい。また、第４バンプ電極５０ｂｐの少なくとも一部は、第４パッド５０ｐｄと重なっていてもよい。第４バンプ電極５０ｂｐは、第４バンプ電極５０ｂｐと第４パッド５０ｐｄとの重なり部分において、その間に第２絶縁層８３が介在した状態で、第４貫通孔５０ｃｔを介して第４パッド５０ｐｄに接続されている。
第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、例えば、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒ、Ｗ、ＴｉＷ、Ｍｏ、Ｃｕ、ＴｉＣｕなどのうちの少なくとも１つを含む導電層を、基板１１上に成膜し、パターニングすることによって形成されてもよい。以下、第１パッド２０ｐｄ及び第１バンプ電極２０ｂｐを総称して第１コンタクト部２０Ｃと称し、第２パッド３０ｐｄ及び第２バンプ電極３０ｂｐを総称して第２コンタクト部３０Ｃと称し、第３パッド４０ｐｄ及び第３バンプ電極４０ｂｐを総称して第３コンタクト部４０Ｃと称し、第４パッド５０ｐｄ及び第４バンプ電極５０ｂｐを総称して第４コンタクト部５０Ｃと称してもよい。
例示的な実施形態によれば、第１、第２、第３及び第４コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃは、様々な位置に形成されてもよい。例えば、発光チップ１００が図面に示すように実質的に四角形の形状を有する場合、第１、第２、第３及び第４コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃは、実質的に四角形の形状の各角の周りに配置されてもよい。しかし、本発明の概念はこれに限定されず、いくつかの例示的な実施形態において、発光チップ１００は様々な形状を有するように形成されてもよく、第１、第２、第３及び第４コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃは、発光装置の形状に応じて他の場所に形成されてもよい。
第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、互いに間隔を空けて絶縁されている。さらに、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、互いに間隔を空けて絶縁されている。例示的な実施形態によれば、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐのそれぞれは、第１、第２及び第３発光積層体２０、３０及び４０の側面の少なくとも一部を覆っていてもよく、これにより、第１、第２及び第３発光積層体２０、３０及び４０から発生する熱のその場での放散が促進されてもよい。
本発明の概念は、コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃの特定の構造に限定されない。例えば、いくつかの例示的な実施形態では、バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ又は５０ｂｐは、コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃの少なくとも１つから省略されてもよい。この場合、コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃのパッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、それぞれの接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅに接続されていてもよい。
図１０Ａは、例示的な実施形態による発光チップの製造工程を示す模式的な平面図であり、図１０Ｂ及び図１０Ｃは、それぞれ図１０Ａの線Ａ－Ａ’及び線Ｂ－Ｂ’に沿って取った模式的な断面図である。
図１０Ａ、図１０Ｂ及び図１０Ｃを参照すると、発光積層構造上には、互いに間隔を空けて第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅが形成されている。第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、それぞれ第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐと電気的に接続されて、発光積層体２０、３０及び４０のそれぞれに外部信号を伝達してもよい。より詳細には、図示の例示的な実施形態によれば、第１接続電極２０ｃｅは、第１パッド２０ｐｄを介して第１上部コンタクト電極２１ｎに接続された第１バンプ電極２０ｂｐに接続されて、第１発光積層体２０の第１型半導体層２１に電気的に接続されていてもよい。また、第２接続電極３０ｃｅは、第２パッド３０ｐｄを介して第２バンプ電極３０ｂｐに接続され、第２発光積層体３０の第１型半導体層３１に電気的に接続されていてもよい。また、第３接続電極４０ｃｅは、第３パッド４０ｐｄに接続された第３バンプ電極４０ｂｐに接続されて、第３発光積層体４０の第１型半導体層４１に電気的に接続されていてもよい。また、第４接続電極５０ｃｅは、第４パッド５０ｐｄに接続された第４バンプ電極５０ｂｐに接続されて、第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐを介して、発光積層体２０、３０及び４０の第２型半導体層２５、３５及び４５にそれぞれ電気的に接続されていてもよい。
図示された例示的な実施形態によれば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、基板１１から垂直方向に突出する実質的に細長い形状を有していてもよい。接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はこれらの合金などの金属を含んでいてもよいが、これに限定されるものではない。例えば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの細長い形状からそこに加わる応力を軽減するために、２つ以上の金属又は複数の異なる金属層を含んでいてもよい。別の例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕを含む場合、Ｃｕの酸化を抑制するために、追加の金属をその上に堆積又はめっきしてもよい。いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕ／Ｎｉ／Ｓｎを含む場合、Ｃｕは、発光積層構造にＳｎが浸入するのを防止してもよい。いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、以下でより詳細に説明する、めっきプロセス中に金属層を形成するためのシード層を含んでもよい。
図面に示すように、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、発光積層構造と後述する外部の配線又は電極との間の電気的接続を容易にするために、実質的に平坦な上面を有していてもよい。例示的な実施形態によれば、発光チップが、当技術分野で知られているように約１０，０００平方μｍ未満又は他の例示的な実施形態では約４，０００平方μｍ又は２，５００平方μｍ未満の表面積を有するマイクロＬＥＤを含む場合、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、図面に示すように、第１、第２及び第３発光積層体２０、３０及び４０のうちの少なくとも１つの部分と重なっていてもよい。より詳細には、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層構造の側面に形成された少なくとも１つの段差に重なっていてもよい。このようにすると、接続電極の下面の面積がその上面よりも大きいので、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと発光積層構造との間に、より大きな接触面積を形成することができる。したがって、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層構造体上により安定して形成され得る。例えば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの外側を向く一方の側面Ｌと、発光チップ１００の中央を向く他方の側面Ｌ’とは、長さ（又は高さ）が異なっていてもよい。より詳細には、外部に面する接続電極の一方の側面Ｌの長さが、発光チップ１００の中心に面する他方の側面Ｌ’の長さよりも大きくてもよい。例えば、接続電極の対向する２つの面Ｌ、Ｌ’の長さの差は、ＬＥＤ積層体２０、３０及び４０のうちの１つの厚さ（又は高さ）よりも大きくてもよい。このようにすると、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと発光積層構造との接触面積が大きくなり、発光チップの構造が強化される。また、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層構造の側面に形成された少なくとも１つの段差に重なっていてもよいので、発光積層構造から発生する熱をより効率的に外部に逃がすことができる。
例示的な実施形態によれば、発光チップ１００の外側を向く接続電極の一面Ｌと中央を向くその他面Ｌ’との間の長さの違いは、約３μｍであってもよい。この場合、発光積層構造は薄く形成されてもよく、特に、第１ＬＥＤ積層体２０は約１μｍの厚さを有してもよく、第２ＬＥＤ積層体３０は約０．７μｍの厚さを有してもよく、第３ＬＥＤ積層体４０は約０．７μｍの厚さを有してもよく、第１接着層６１及び第２接着層６３はそれぞれ約０．２μｍ乃至約０．３μｍの厚さを有してもよいが、これらに限定されるものではない。別の例示的な実施形態によれば、接続電極の外側を向く一面Ｌと、発光チップ１００の中央を向くその他面Ｌ’との間の長さの違いは、約１０μｍ乃至約１６μｍであってもよい。この場合、発光積層構造が比較的厚く形成され、より安定した構造を有することができ、特に、第１ＬＥＤ積層体２０が約４μｍ乃至約５μｍの厚さを有し、第２ＬＥＤ積層体３０が約３μｍの厚さを有し、第３ＬＥＤ積層体４０が約３μｍの厚さを有し、第１及び第２接着層６１、６３がそれぞれ約３μｍの厚さを有してもよいが、これに限定されるものではない。ただし、本発明の概念は、接続電極の対向面間の長さの差が特定のものに限定されるものではなく、接続電極の対向面間の長さの差を変化させてもよい。
いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのうちの少なくとも１つは、発光積層体２０、３０及び４０のそれぞれの側面と重なっていてもよく、これにより、発光積層体２０、３０及び４０のそれぞれの間の温度のバランスを取り、内部で発生した熱を効率的に外部に放散することができる。また、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅが金属などの反射材を含む場合、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、少なくとも１つ以上の発光積層体２０、３０及び４０から発せられた光を反射して、光効率を向上させることができる。
第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの形成方法は特に限定されない。例えば、例示的な実施形態によれば、発光積層構造上に伝導面としてシード層を成膜し、接続電極が形成されるべき所望の位置にシード層が配置されるように、フォトリソグラフィなどを用いてシード層をパターニングしてもよい。次いで、シード層を、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はそれらの合金などの金属でめっきし、シード層を除去してもよい。いくつかの例示的な実施形態では、めっきされた金属の酸化を防止又は少なくとも抑制するために、無電解ニッケル浸漬金（ＥＮＩＧ）などにより、めっきされた金属（例えば、接続電極）上に追加の金属を堆積又はめっきしてもよい。いくつかの例示的な実施形態では、シード層は各接続電極に残っていてもよい。
例示的な実施形態によれば、コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃからバンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐが省略された場合、パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄがそれぞれの接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅに接続されてもよい。例えば、コンタクト部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃのパッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄを部分的に露出させるスルーホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔを形成した後、発光積層構造体上に伝導面としてシード層を成膜し、接続電極が形成されるべき所望の位置にシード層が配置されるように、フォトリソグラフィなどを用いてシード層をパターニングしてもよい。この場合、シード層は、各パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄの少なくとも一部と重なっていてもよい。例示的な実施形態によれば、シード層は、それに限定されることなく、約１０００Åの厚さに堆積されてもよく、次いで、シード層は、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はそれらの合金などの金属でめっきされてもよく、シード層は除去されてもよい。いくつかの例示的な実施形態では、めっきされた金属の酸化を防止又は少なくとも抑制するために、無電解ニッケル浸漬金（ＥＮＩＧ）などにより、めっきされた金属（例えば、接続電極）上に追加の金属を堆積又はめっきしてもよい。いくつかの例示的な実施形態では、シード層は各接続電極に残っていてもよい。
図１１、図１２、図１３、図１４、図１５、図１６、図１７は、例示的な実施形態による図１の発光パッケージの製造工程を示す概略断面図である。
一般に、製造時には、複数の発光チップのアレイが基板上に形成される。その後、基板をスクライビングラインに沿って切断して各発光チップを個片化（分離）し、パッケージなどの発光チップのさらなる処理のために、様々な転写技術を用いて発光チップを別の基板やテープに転写してもよい。この場合、発光チップが発光構造から外部に突出する金属バンプやピラーなどの接続電極を含む場合、剥き出しの発光チップが接続電極を外部に露出させる構造のため、転写のステップなど、その後の工程で様々な問題が発生する可能性がある。さらに、発光チップが、用途によっては表面積が約１０，０００平方μｍ未満、約４，０００平方μｍ未満、約２，５００平方μｍ未満のマイクロＬＥＤを含む場合には、その小さなフォームファクタのために、発光チップの取り扱いが困難になることがある。
例えば、接続電極が棒状などの実質的に細長い形状をしている場合、接続電極の突出した構造により、発光チップの吸着面積が十分に確保できないことがあるため、従来の真空方式での搬送が困難になる。さらに、露出した接続電極は、接続電極が製造装置に接触するなど、その後の工程で様々なストレスを直接受けることになり、発光チップの構造にダメージを与える可能性がある。他の例として、発光チップの上面（例えば、基板と対向する面）に粘着テープを貼り付けて発光チップを転写する場合、発光チップと粘着テープとの接触領域が接続電極の上面に限定される場合がある。この場合、粘着テープがチップ（例えば基板）の下面に貼り付けられている場合とは異なり、発光チップと粘着テープとの接着力が弱くなり、転写中に発光チップが粘着テープから好ましくない形で剥離してしまう可能性がある。他の例として、従来のピックアンドプレース（ｐｉｃｋ－ａｎｄ－ｐｌａｃｅ）方式で発光チップを搬送する場合、排出ピンが接続電極間に配置された発光チップの一部に直接接触し、発光構造体の上部構造を損傷することがある。
図１１は、基板１１上に形成された発光積層構造のアレイを示している。図１１を参照すると、パッシベーション層９０は、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの間に配置される。パッシベーション層９０は、研磨工程などにより、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの上面と実質的に面一になるように形成されてもよい。このように、パッシベーション層９０は、後続の工程で加わる可能性のある外部からの衝撃から発光構造体を保護するとともに、発光チップ１００に十分な接触面積を与えて、後続の転写工程での取り扱いを容易にすることができる。さらに、パッシベーション層９０は、発光チップ１００の側面に向かって光が漏れるのを防ぎ、隣接する発光チップ１００から放出される光の干渉を防止又は少なくとも抑制することができる。
図１２を参照すると、発光チップ１００が形成された基板１１（例えば、成長基板）は、仮基板９５に搭載されていてもよい。仮基板９５は、後続の工程で発光チップ１００の配列を支持できるものであれば、特に限定されない。例えば、いくつかの例示的な実施形態では、仮基板９５はテープであってもよい。
図１３を参照すると、当技術分野における様々な既知の方法を用いて、基板１１を発光チップ１００から取り外してもよい。例えば、いくつかの例示的な実施形態では、公知のレーザーリフトオフ（ＬＬＯ）法などを用いて、基板１１にレーザー光を照射して、基板１１を発光チップ１００からリフトオフさせてもよい。このように、基板１１が発光チップ１００から取り除かれているので、発光チップ１００から発せられた光が基板１１を通過することがなく、発光チップ１００の光効率や色純度を高めることができる。この場合、基板１１が発光チップ１００から取り除かれていても、例示的な実施形態に従って構成された発光チップ１００は、実質的に細長い形状を有する接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの少なくとも側面を囲むパッシベーション層９０とによって少なくとも一部が形成された強化構造を有しているので、発光チップ１００は、製造時又は使用時に発生する可能性のある、それに加えられる様々な外部応力に耐えることができる。
いくつかの例示的な実施形態では、基板１１を取り除いて露出した第３ＬＥＤ積層体４０の表面に凹凸部を形成して、各発光積層体から発せられる光の視認性のバランスを取ってもよい。
図１４及び図１５を参照すると、例示的な実施形態によれば、発光チップ１００の間にレーザＬを照射して、発光チップ１００を互いに個片化（分離）してもよい。しかし、本発明の概念は、発光チップ１００を分離するために用いられる特定の方法に限定されるものではない。例えば、いくつかの例示的な実施形態では、ブレードなどを用いてスクライビングラインに沿って機械的に切断することにより、発光チップ１００を個片化してもよい。
図１６を参照すると、発光チップ１００は、転写されて、回路基板１１ｐに実装されてもよい。発光チップ１００が回路基板１１ｐに実装された後又は実装される前に、仮基板９５が除去されてもよい。
例示的な実施形態では、回路基板１１ｐは、その間に配置された下部回路電極１１ｐａ、上部回路電極１１ｐｃ及び中間回路電極１１ｐｂを含み、これらは互いに電気的に接続されていてもよい。下部回路電極１１ｐａは、第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれに接続されてもよい。いくつかの例示的な実施形態では、下部回路電極１１ｐａは、高温で部分的に溶融されることにより、発光チップ１００の接続電極との電気的接続を容易にするために、ＥＮＩＧにより表面処理されてもよい。
例示的な実施形態によれば、発光チップ１００の第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、例えば、異方性導電膜（ＡＣＦ）接合によって、それぞれ回路基板１１ｐの下部回路電極１１ｐａに接合されてもよい。他の接合方法に比べて低温で行うことができるＡＣＦ接合によって発光チップ１００を回路基板に接合する場合、接合時に発光チップ１００が高温に曝されることを防ぐことができる。しかしながら、本発明の概念は、特定の接合方法に限定されるものではない。例えば、いくつかの例示的な実施形態では、発光チップ１００は、異方性導電ペースト（ＡＣＰ）、はんだ、ボールグリッドエリア（ｂａｌｌ ｇｒｉｄ ａｒｅａ：ＢＧＡ）又は、Ｃｕ及びＳｎの少なくとも一方を含むマイクロバンプを用いて回路基板１１ｐに接合されてもよい。この場合、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの上面とパッシベーション層９０とが研磨工程などによって実質的に面一になっているため、発光チップ１００の異方性導電膜への密着性が高まり、回路基板１１ｐに接合した際に、より安定した構造を形成することができる。
例示的な実施形態によれば、上部回路電極１１ｐｃは、所定のピッチで互いに離間していてもよい。例えば、上部回路電極１１ｐｃの間のピッチは、表示装置などのターゲット基板の電極のピッチに対応してもよい。このようにして、例示的な実施形態による発光パッケージ１１０は、表示装置のターゲット基板の構成を変更することなく、従来の表示装置に実装されてもよい。
図１７を参照すると、パッシベーション層９０が形成された後に、回路基板１１ｐに実装された発光チップ１００にモールディング層９１が形成されてもよい。モールディング層９１は、発光チップ１００の少なくとも側面を取り囲み、発光チップ１００を外部の衝撃から保護してもよい。図示した例示的な実施形態によれば、モールディング層９１は、発光チップ１００の少なくとも一面を露出させて、光効率を高めてもよい。この場合、図示された例示的な実施形態による発光チップ１００は、成長基板１１を含まないので、発光パッケージ１１０から放出された光は、明るさと純度が増加する。例示的な実施形態によれば、モールディング層９１は、有機又は無機のポリマーを含んでもよい。いくつかの例示的な実施形態では、モールディング層９１は、パッシベーション層９０と実質的に同じ材料を含んでもよいが、モールディング層９１は後で形成されるため、同じ材料で形成されても２つの層は区別される。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、モールディング層９１及びパッシベーション層９０は、互いに異なる材料を含んでいてもよい。
その後、モールディング層９１に囲まれた発光チップ１００を切断して、図１の発光パッケージ１１０を提供してもよい。図１７は、発光パッケージ１１０がその中に１つの発光チップ１００を含むことを示しているが、本発明の概念は、発光パッケージ内の発光チップ１００の数が特定の数であることに限定されない。例えば、いくつかの例示的な実施形態では、モールディング層９１に囲まれた発光チップ１００が所望の構成で切断されてもよく、そのような発光パッケージは、表示装置などの発光パッケージが搭載される最終的な装置を考慮して、当技術分野で知られている様々な方法によって、少なくとも１つ以上の発光チップ１００をその中に含んでもよい。例えば、発光パッケージ１１０は、ｎ×ｍ配列で配置された１つ以上の発光チップ１００を含んでいてもよく、ｎ及びｍは自然数である。
図１８は、別の例示的な実施形態による図２の発光パッケージの製造工程を示す概略断面図である。
図１８を参照すると、別の例示的な実施形態によれば、モールディング層９１は、発光チップ１００（例えば、第３ＬＥＤ積層体４０）の上面を覆うように形成されてもよい。上述したように、この場合、モールディング層９１は、発光チップ１００から発せられる光を透過させるために、感光性を有する有機ポリマー又は無機ポリマーを含んでいてもよい。このようにして、発光パッケージ１２０の発光チップ１００は、外部応力などから保護されてもよい。そして、モールディング層９１で囲まれた発光チップ１００を切断して、図２の発光パッケージ１２０を提供してもよい。図１８は、発光パッケージ１２０がその中に１つの発光チップ１００を含むことを示しているが、本発明の概念は、発光パッケージ内の発光チップ１００の数が特定の数であることに限定されない。例えば、いくつかの例示的な実施形態では、モールディング層９１に囲まれた発光チップ１００を所望の構成で切断してもよく、そのような発光パッケージは、当技術分野で知られている様々な方法によって、少なくとも１つ以上の発光チップ１００をその中に含んでもよい。
上述したように、図１１～図１７では、発光チップ１００が互いに分離（又は個片化）される前にパッシベーション層９０が形成される工程を例示した。しかし、本発明の概念はこれに限定されない。例えば、いくつかの例示的な実施形態では、基板１１上に形成された発光チップ１００は、その上にパッシベーション層９０を形成する工程の前に、互いに分離されていてもよい。より詳細には、図１１に戻って、発光チップ１００上にパッシベーション層９０を形成する前に、発光チップ１００を挟んで基板１１全体に実質的に形成された第３発光積層体４０を互いに分離し、それによって発光チップ１００の間に基板１１の少なくとも一部を露出させるように、分離工程を行ってもよい。この場合、発光チップ１００間の第３発光積層体４０の少なくとも側面も分離工程から露出していてもよい。このように、後の工程で発光チップ１００のそれぞれにパッシベーション層９０を形成する際、パッシベーション層９０は、図１１に示す発光チップ１００の表面に加えて、露出した第３発光積層体４０の側面も覆っていてもよい。このようにして、パッシベーション層９０は、発光チップ１００の外部環境からの信頼性をさらに向上させてもよい。また、パッシベーション層９０は、各発光積層体からその長手方向に向かって放出される光を実質的に遮断し、発光チップ１００の垂直方向に向かっての光効率を向上させることができる。
図１９は、本発明の例示的な実施形態に従って構成された発光パッケージの概略断面図であり、図２０は、本発明の他の例示的な実施形態に従って構成された発光パッケージの概略断面図である。
図１９を参照すると、例示的な実施形態による発光パッケージ２１０は、発光チップ２００と、下部回路電極１１ｐａ’、中間回路電極１１ｐｂ’及び上部回路電極１１ｐｃ’を含む回路基板１１ｐ’と、発光チップ２００の少なくとも側面を囲むモールディング層９１’とを含む。
モールディング層９１’は、発光チップ２００を外部の衝撃から保護するために、発光チップ２００の少なくとも側面を囲んでもよい。図示された例示的な実施形態によれば、モールディング層９１’は、発光チップ２００の少なくとも１つの表面を露出させて、光効率と色純度を高めてもよい。この場合、図示された例示的な実施形態による発光チップ２００は、発光積層構造が成長した基板を含まないので、発光パッケージ２１０から放出された光は、明るさと純度が増加する。例示的な実施形態によれば、モールディング層９１’は、有機又は無機のポリマーを含んでもよい。いくつかの例示的な実施形態では、モールディング層９１’は、パッシベーション層２９０と実質的に同じ材料を含んでもよい。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態では、モールディング層９１’及びパッシベーション層２９０は、互いに異なる材料を含んでもよい。
例示的な実施形態による発光パッケージ２１０は、接続電極の形状と、発光チップ２００が接続電極の間に形成されたパッシベーション層２９０を含むことを除いて、図１の発光パッケージ１１０と実質的に同じであるが、これについては以下で詳細に説明する。なお、回路基板１１ｐ’及びその構成要素は、上述した回路基板１１ｐと実質的に同じであるため、冗長性を避けるために、その繰り返しの説明は省略する。
例示的な実施形態によれば、発光パッケージ２１０の上部電極１１ｐｃ’は、最終デバイスの電極のピッチに対応する所定のピッチで互いに離間していてもよい。このようにすれば、最終デバイスのその電極のレイアウトが従来の発光デバイス用に設計されたものであっても、発光パッケージ２１０は、表示デバイスなどの最終デバイスの基板に容易に実装することができる。
図２０を参照すると、例示的な実施形態による発光パッケージ２２０は、モールディング層９１’の形状を除いて、図１９の発光パッケージ２１０と実質的に同じである。より詳細には、図示の例示的な実施形態によるモールディング層９１’は、発光チップ２００の上面を覆っている。このようにして、モールディング層９１’は、発光チップ２００を外部からの衝撃や、埃や水分などの外部粒子が発光積層構造に浸入することから保護することができる。また、図２０に示すように、モールディング層９１’が発光チップ２００の上面を覆っている場合、モールディング層９１’の厚さを調整したり、モールディング層９１’を所望の光透過率が得られる材料で形成したりすることで、光の透過率を制御することができる。なお、発光パッケージ２２０は、モールディング層９１’の形状を除いて、図１９の発光パッケージ２１０と実質的に同じであるため、その構成要素についての繰り返しの説明は、冗長性を避けるために省略する。
図２１Ａ及び図２２Ａは、別の例示的な実施形態による発光チップの製造プロセスを示す平面図である。図２１Ｂ及び図２２Ｂは、別の例示的な実施形態による、図２１Ａ及び図２２Ａに示されたその対応する平面図の線Ａ－Ａ’に沿って取られた断面図である。
図２１Ａ及び図２１Ｂを参照すると、例示的な実施形態による発光チップ２００は、発光積層構造と、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’と、その間に形成されたパッシベーション層２９０とを含む。発光積層構造は、図９Ａ及び図９Ｂに示す構成と実質的に類似している。しかし、図示の例示的な実施形態によれば、パッシベーション層２９０は、図９Ａ及び図９Ｂに示す発光積層構造の上面の少なくとも一部を覆うように形成されてもよい。より詳細には、パッシベーション層２９０は、積層構造の上部に配置された第１発光積層体２０の上面の少なくとも一部を覆い、製造時の外部応力から発光積層構造を保護してもよい。
図示された例示的な実施形態によれば、パッシベーション層２９０は、基板１１に対して傾斜した角度を形成してもよい。例えば、パッシベーション層２９０と基板１１との間に形成される角度Ｇ及びＧ’（図２２Ｂ参照）は、約８０°未満であってもよい。傾斜角度が約８０°よりも大きい場合、パッシベーション層２９０は、発光積層構造の側面に形成された段差を十分に覆うことができない可能性がある。いくつかの例示的な実施形態では、パッシベーション層２９０と基板１１との間の傾斜角は、約６０°よりも大きく、約７０°よりも小さくてもよい。このようにして、パッシベーション層２９０上に形成される接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’（図２２Ａ及び図２２Ｂ参照）も、発光積層構造上に安定して形成されてもよい。いくつかの例示的な実施形態では、パッシベーション層２９０の上面と側面との間に形成されるエッジは、その上に形成される接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’が実質的に均一な厚さを有するように、滑らかな角度を形成してもよい。しかしながら、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態では、パッシベーション層２９０の上面と側面との間に実質的に鋭利なエッジが形成されてもよい。
図２２Ａ及び図２２Ｂを参照すると、図示された例示的な実施形態によれば、互いに間隔を空けた第１、第２、第３及び第４接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’がパッシベーション層２９０上に形成されている。上述したように、第１、第２、第３及び第４接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’は、発光チップ１００の第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと同様に、それぞれ第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐと電気的に接続されて、発光積層体２０、３０及び４０のそれぞれに外部信号を伝送してもよい。より詳細には、第１接続電極２０ｃｅ’は、第１パッド２０ｐｄを介して第１上部コンタクト電極２１ｎに接続された第１バンプ電極２０ｂｐに接続されて、第１発光積層体２０の第１型半導体層２１に電気的に接続されていてもよい。また、第２接続電極３０ｃｅ’は、第２パッド３０ｐｄを介して第２バンプ電極３０ｂｐに接続され、第２発光積層体３０の第１型半導体層３１に電気的に接続されていてもよい。また、第３接続電極４０ｃｅ’は、第３パッド４０ｐｄに接続された第３バンプ電極４０ｂｐに接続されて、第３発光積層体４０の第１型半導体層４１に電気的に接続されていてもよい。また、第４接続電極５０ｃｅ’は、第４パッド５０ｂｐに接続された第４バンプ電極５０ｂｐに接続されて、第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐを介して、発光積層体２０、３０及び４０の第２型半導体層２５、３５及び４５にそれぞれ電気的に接続されていてもよい。
第１、第２、第３及び第４接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の形成方法は特に限定されない。例えば、例示的な実施形態によれば、パッシベーション層２９０上に導電層を成膜し、導電層の各々が、パッシベーション層２９０によって露出した第１バンプ電極２０ｂｐ、第２バンプ電極３０ｂｐ、第３バンプ電極４０ｂｐ及び第４バンプ電極５０ｂｐの一部とそれぞれ重なるように、フォトリソグラフィなどを用いてパターニングしてもよい。例示的な実施形態による導電層（例えば、接続電極）は、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はこれらの合金などの金属を含んでいてもよい。この場合、別のめっき工程を省略してもよい。いくつかの例示的な実施形態では、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の酸化を防止又は少なくとも抑制するために、無電解ニッケル浸漬金（ＥＮＩＧ）などによって、導電層上に追加の金属を蒸着してもよい。
図示された例示的な実施形態によれば、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’のそれぞれは、発光積層構造及びパッシベーション層２９０を実質的に覆うように、基板１１から離れて突出する湾曲した又は角張った形状を有していてもよい。図面に示すように、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’のそれぞれは、発光積層構造と外部の配線又は電極との間の電気的接続を容易にするとともに、後続の接合及び転送ステップ中に発光チップ２００とＰＣＢなどの他の要素との密着性を高めるために、実質的に平坦な上面を有していてもよい。図示された例示的な実施形態による接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’は、発光積層構造を保護するために、各発光積層体２０、３０及び４０の少なくとも一部を取り囲んでもよく、これにより、発光チップ２００は、パッシベーション層２９０とともに、後続の様々な工程に耐えうるより安定した構造を有するようになる。例えば、発光積層構造の少なくとも側面を囲む接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’は、発光積層構造に直接かかる応力の少なくとも一部を吸収して、製造時に発光チップを保護することができるようになっている。
図示された例示的な実施形態によれば、第３接続電極４０ｃｅ’は、第１接続電極２０ｃｅ’に対して非対称であるように示されている。より詳細には、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’のそれぞれは、パッシベーション層２９０と重ならない部分を有していてもよく、例えば図２２Ｂは、第３接続電極４０ｃｅ’のパッシベーション層２９０と重ならない部分が、基板１１の対向する２つの端部付近において、第１接続電極２０ｃｅ’のそれよりも面積が大きいことを示している。しかしながら、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態では、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’のそれぞれは、互いに対称であってもよい。例えば、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’のそれぞれのうち、パッシベーション層２９０と重ならない部分は、互いに同じ面積を有していてもよい。
図面では、パッシベーション層２９０の上面に配置されている接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の部分の間にパッシベーション層２９０が形成されていないが、本発明の概念はこれに限定されない。例えば、いくつかの例示的な実施形態では、パッシベーション層２９０の上面が、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の上面と実質的に同一平面になるように、パッシベーション層２９０が接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の間に形成されてもよい。このようにすることで、後の工程において、発光チップ２００とプリント基板等との密着性をさらに強化することができる。なお、パッシベーション層２９０のうち、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の間に配置される部分は、接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’を形成する前に形成してもよいし、形成した後に形成してもよい。なお、図示した例示的な実施形態による発光チップ２００の構成要素は、上述した発光チップ１００の構成要素と実質的に同じであるため、実質的に同じ要素についての繰り返しの説明は、冗長性を避けるために省略する。
図２３及び図２４は、例示的な実施形態による発光パッケージの製造工程を示す概略断面図である。
図２２を参照すると、成長基板１１上に形成された発光チップ２００のアレイは、互いに分離されて、回路基板１１ｐ’に実装されるように転送されてもよい。例示的な実施形態による回路基板１１ｐ’は、上述した回路基板１１ｐと実質的に同じであるため、冗長性を避けるために、その繰り返しの説明は省略する。上述したように、回路基板１１ｐ’の上部回路電極１１ｐｃ’は、表示装置などの最終デバイスの電極のピッチに適合するように、所望のピッチで互いに離間していてもよい。
図２４を参照すると、互いに分離された発光チップ２００が回路基板１１ｐ’に実装されると、発光チップ２００の基板１１は、ＬＬＯ法などの当技術分野における様々な公知の方法によって取り除かれてもよい。このように、発光チップ２００から基板１１が取り除かれているので、発光チップ２００から発せられた光が基板１１を通過することがなく、発光チップ２００の光効率や色純度を高めることができる。この場合、基板１１が発光チップ２００から取り除かれていても、例示的な実施形態に従って構成された発光チップ２００は、パッシベーション層２９０及び接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’が湾曲した形状を有することにより、少なくとも部分的に強化された構造を有するので、発光チップ２００は、製造時又は使用時に発生する可能性のある、それに加えられる様々な外部応力に耐えることができる。
なお、図２３及び図２４では、成長基板１１が切断された後に、発光チップ２００から成長基板１１が取り除かれる（例えば、発光チップ２００が個片化される）様子を示しているが、本発明の概念はこれに限定されるものではない。
図２５、図２６、図２７、図２８及び図２９は、例示的な実施形態による図１９の発光パッケージの製造工程を示す模式的な断面図である。
図２５～図２７を参照すると、別の例示的な実施形態によると、図２３及び図２４に示すように、基板１１が切断された後に発光チップ２００から取り除かれるのではなく、成長基板１１が選択された発光チップ２００から取り除かれる。
より詳細には、基板１１上に形成された発光チップ２００のアレイは、発光チップ２００を挟んで基板１１全体に実質的に形成された第３発光積層体４０が互いに分離されるように、分離工程を経て分離されてもよい。この場合、分離工程は、発光積層構造上にパッシベーション層２９０を形成する前に行ってもよいし、形成した後に行ってもよい。
発光チップ２００の間に配置された基板１１の少なくとも一部が露出するように、発光チップ２００が互いに分離されると、発光チップ２００は回路基板１１ｐ’に実装される。この場合、下部回路電極１１ｐａ’は、基板１１上に形成された発光チップ２００の一部のみに対応するように形成されていてもよい。発光チップ２００が回路基板１１ｐ’上に配置されると、図２６に示すように、転写される発光チップ２００に対して選択的にレーザＬが照射されてもよい。この場合、例示的な実施形態によれば、発光チップ２００の接続電極を、回路基板１１ｐ’の下部回路電極１１ｐａ’に、それぞれ、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合によって接合してもよい。発光チップ２００が、他の接合方法に比べて低温で行われ得るＡＣＦ接合によって回路基板１１ｐ’に接合される場合、発光チップ２００は、接合時に高温に曝されることから保護され得る。しかしながら、本発明の概念は、特定の接合方法に限定されるものではない。例えば、いくつかの例示的な実施形態では、発光チップ２００は、異方性導電ペースト（ＡＣＰ）、はんだ、ボールグリッドエリア（ＢＧＡ）又は、Ｃｕ及びＳｎの少なくとも一方を含むマイクロバンプを用いて回路基板１１ｐ’に接合されてもよい。この場合、図２２Ｂに示すように、発光チップ２００のパッシベーション層２９０と重なる接続電極の部分が実質的に平面であるため、発光チップ２００の異方性導電膜への密着性が高まり、回路基板１１ｐ’に接合した際に、より安定した構造を形成することができる。
図２７を参照して、次に、基板１１を持ち上げて、レーザーＬが選択的に照射された発光チップ２００を回路基板１１ｐ’に実装してもよい。また、レーザＬが照射されなかった残りの発光チップ２００は、基板１１と一緒に持ち上げられ、後に所望の異なる又は同じ回路基板１１ｐ’に転送されてもよい。
いくつかの例示的な実施形態では、基板１１を取り除くことで露出する最上部のＬＥＤ積層体の表面に凹凸部を形成して、各発光積層体から発せられる光の見え方のバランスを取ってもよい。
図２８を参照すると、発光チップ２００が回路基板１１ｐ’に実装されると、発光チップ２００の少なくとも側面を囲むようにモールディング層９１’が形成されてもよい。例示的な実施形態によれば、モールディング層９１’は、発光チップ２００から放出された光の一部を透過させてもよく、また、外部の光の一部を反射、回折及び／又は吸収して、外部の光が発光チップ２００によってユーザに視認され得る方向に向かって反射されるのを防止してもよい。モールディング層９１’は、発光チップ２００の少なくとも側面を取り囲み、発光チップ２００を外部の湿気や応力から保護するとともに、発光パッケージの構造的な構成を強化して、その後の転写及び／又は実装工程を容易にしてもよい。
図示された例示的な実施形態によれば、モールディング層９１’は、発光チップ２００の接続電極２０ｃｅ’、３０ｃｅ’、４０ｃｅ’及び５０ｃｅ’の間に形成され、パッシベーション層２９０の少なくとも一部を覆ってもよい。例示的な実施形態によるモールディング層９１’は、エポキシモールディングコンパウンド（ＥＭＣ）を含んでもよく、黒色や透明などの様々な色を有するように形成されてもよいが、これに限られるものではない。例えば、いくつかの例示的な実施形態では、モールディング層９１’は、感光性を有するポリイミドドライフィルム（ＰＩＤ）を含んでもよい。モールディング層９１’は、ラミネーション法、トランスファモールド法及び／又は印刷法など、当技術分野で知られている様々な方法で形成されてもよい。例えば、モールディング層９１’は、発光パッケージの実質的に平面的な上面を提供することによって光の均一性を向上させるために、発光チップ２００上に有機ポリマーシートを配置し、真空中で高温高圧を印加する真空ラミネートプロセスによって形成されてもよい。いくつかの例示的な実施形態では、モールディング層９１’及びパッシベーション層２９０は、実質的に同じ材料又は互いに異なる材料を含んでもよい。
図２９を参照して、回路基板１１ｐ’は、表示装置などの発光パッケージが搭載される最終デバイスを考慮して、発光パッケージを提供するために、所望の構成で切断されてもよい。例えば、発光パッケージ２１０は、ｎ×ｍ配列で配置された１つ以上の発光チップ２００を含んでいてもよく、ｎ及びｍは自然数である。図２９は、その中に２つの発光チップ２００を含む発光パッケージを例示的に示しているが、本発明の概念は、発光パッケージ内の発光チップ１００の数が特定の数であることに限定されない。
図示された例示的な実施形態によれば、モールディング層９１’は、発光チップ２００の少なくとも一部を露出させてもよい。例えば、基板１１に接触した第３発光積層体４０などの発光チップ２００の一部を、モールディング層９１’から露出させて、発光チップ２００から放出される光の有効性及び色純度をさらに高めてもよい。しかしながら、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、モールディング層９１’は、発光チップ２００のうち基板１１に接触した部分を覆ってもよい。
図３０は、別の例示的な実施形態による図２０の発光パッケージの製造工程を示す概略断面図である。
図３０を参照すると、例示的な実施形態によれば、モールディング層９１’は、図２７に示す回路基板１１ｐ’に実装された発光チップ２００を覆うように形成されてもよい。このように、モールディング層９１’は、発光チップ２００を外部応力などから保護するとともに、外光がユーザに向けて反射することを防止してもよい。また、モールディング層９１’の厚さを調整したり、所望の光透過率が得られる材料でモールディング層９１’を形成したりすることで、光の透過率を制御してもよい。その後、回路基板１１ｐ’は、表示装置などの発光パッケージが搭載される最終デバイスを考慮して、所望の形状に切断され、図２０に示す発光パッケージ２２０のような発光パッケージが提供されてもよい。例えば、発光パッケージ２２０は、ｎ×ｍ配列で配置された１つ以上の発光チップ２００を含んでいてもよく、ｎ及びｍは自然数である。
本明細書では、特定の例示的な実施形態及び実装を説明してきたが、他の実施形態及び修正がこの説明から明らかであろう。したがって、本発明の概念は、そのような実施形態に限定されるものではなく、添付の特許請求の範囲のより広い範囲と、当業者には明らかな、様々な自明な変更や均等物にも適用されるものである。

Claims (20)

  1. 対向する第１面及び第２面を有する第１ＬＥＤサブユニットと、
    前記第１ＬＥＤサブユニットの前記第２面に配置された第２ＬＥＤサブユニットと、
    前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、
    側面を有し、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された複数の接続電極であって、前記接続電極は、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つの側面を覆っている、複数の接続電極と、
    前記接続電極の少なくとも側面を囲む第１パッシベーション層であって、前記第１パッシベーション層は、前記第１ＬＥＤサブユニットの第１面の少なくとも一部を露出させる第１パッシベーション層と、
    対向する第１面及び第２面を有し、前記第１面が前記複数のＬＥＤサブユニットに対向する基板と、
    前記基板の第１面に配置され、前記接続電極の少なくとも１つに接続された第１電極と、
    を含む、発光パッケージ。
  2. 前記複数の接続電極は、前記第１、第２及び第３ＬＥＤサブユニットのうち少なくとも１つと重なる、請求項１に記載の発光パッケージ。
  3. 前記複数の接続電極の少なくともいくつかの側面に接する第２パッシベーション層をさらに含む、請求項１に記載の発光パッケージ。
  4. 前記第２パッシベーション層は、前記複数の接続電極の間に配置される、請求項３に記載の発光パッケージ。
  5. 前記第１パッシベーション層は、黒色エポキシモールディングコンパウンド及びポリイミドフィルムの少なくとも一方を含む、請求項１に記載の発光パッケージ。
  6. 前記第１電極は、複数のコンタクト電極を含み、それぞれが第１距離だけ互いに離間すると共に、前記複数の接続電極の１つに対応しており、
    前記発光パッケージは、前記基板の前記第２面に配置された複数の第２電極をさらに含み、前記複数の第２電極のそれぞれは、第２距離だけ互いに離間すると共に、前記複数のコンタクト電極のそれぞれの１つに接続され、
    前記第２距離は、前記第１距離よりも大きい、請求項１に記載の発光パッケージ。
  7. 前記第１パッシベーション層と前記第２パッシベーション層とは、異なる材料を含む、請求項１に記載の発光パッケージ。
  8. 前記第１ＬＥＤサブユニットは、第１ＬＥＤ発光積層体を含み、
    前記第２ＬＥＤサブユニットは、第２ＬＥＤ発光積層体を含み、
    前記第３ＬＥＤサブユニットは、第３ＬＥＤ発光積層体を含み、
    前記第１、第２及び第３ＬＥＤ発光積層体は、前記基板と重なる領域が順次小さくなり、
    前記ＬＥＤ発光積層体の少なくとも１つは、約１０，０００平方μｍ未満の表面積を有するマイクロＬＥＤを含む、請求項１に記載の発光パッケージ。
  9. 前記複数の接続電極と前記第３ＬＥＤサブユニットとの間に配置された第２パッシベーション層をさらに含み、
    前記第２パッシベーション層の側面と前記第１ＬＥＤサブユニットの第１表面との間で定義される角度が約８０°未満である、請求項８に記載の発光パッケージ。
  10. 前記複数の接続電極の少なくとも１つは、前記第２パッシベーション層の少なくとも側面及び上面を覆う、請求項１に記載の発光パッケージ。
  11. 対向する第１面及び第２面を有する第１ＬＥＤサブユニットと、
    前記第１ＬＥＤサブユニットの前記第２面に配置された第２ＬＥＤサブユニットと、
    前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、
    側面を有し、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された複数の接続電極であって、前記複数の接続電極は、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つの側面を覆っている、複数の接続電極と、
    前記複数の接続電極の少なくとも側面を囲み、前記第１ＬＥＤサブユニットの前記第１面の少なくとも一部を覆う部分を有する第１パッシベーション層と、
    対向する第１面及び第２面を有し、前記第１面が前記複数のＬＥＤサブユニットに対向する基板と、
    前記基板の前記第１面に配置され、前記複数の接続電極の少なくとも１つに接続された第１電極と、
    を含む、発光パッケージ。
  12. 前記第１ＬＥＤサブユニットの前記第１面を覆う前記第１パッシベーション層の部分は、約１００μｍ未満の厚さを有する、請求項１１に記載の発光パッケージ。
  13. 前記第１パッシベーション層は、前記第１ＬＥＤサブユニットの前記第１面に接する、請求項１１に記載の発光パッケージ。
  14. 前記基板の前記第２面に配置され、前記第１電極に接続された第２電極をさらに含み、
    前記第２電極は、前記複数のＬＥＤサブユニットの少なくとも１つと重なり、第１面積を有する第１部分と、前記複数のＬＥＤサブユニットの少なくとも１つと重ならず、前記第１面積よりも大きい第２面積を有する第２部分と、を含む、請求項１１に記載の発光パッケージ。
  15. 前記複数の接続電極の少なくとも側面に接する第２パッシベーション層をさらに含む、請求項１１に記載の発光パッケージ。
  16. 前記第１パッシベーション層と前記第２パッシベーション層とは、異なる材料を含む、請求項１５に記載の発光パッケージ。
  17. 前記複数の接続電極の少なくとも１つは、前記第２パッシベーション層の側面及び上面に接する、請求項１５に記載の発光パッケージ。
  18. 前記複数の接続電極の少なくとも１つは、角張った形状を有する、請求項１１に記載の発光パッケージ。
  19. 前記第１パッシベーション層は、前記複数の接続電極の間に配置される、請求項１１に記載の発光パッケージ。
  20. 前記複数の接続電極の少なくとも１つは、対向する第１面及び第２面を有し、前記第１面は、前記複数のＬＥＤサブユニットに対向し、
    前記接続電極の前記第１面は、前記第２面の面積よりも大きい面積を有する、請求項１１に記載の発光パッケージ。
JP2021566350A 2019-05-14 2020-05-13 Ｌｅｄチップパッケージ及びその製造方法 Pending JP2022532155A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962847875P 2019-05-14 2019-05-14
US62/847,875 2019-05-14
US201962870855P 2019-07-05 2019-07-05
US62/870,855 2019-07-05
US16/858,674 2020-04-26
US16/858,674 US11756980B2 (en) 2019-05-14 2020-04-26 LED chip package and manufacturing method of the same
PCT/KR2020/006280 WO2020231173A1 (en) 2019-05-14 2020-05-13 Led chip package and manufacturing method of the same

Publications (2)

Publication Number Publication Date
JP2022532155A true JP2022532155A (ja) 2022-07-13
JPWO2020231173A5 JPWO2020231173A5 (ja) 2023-05-19

Family

ID=72623313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021566350A Pending JP2022532155A (ja) 2019-05-14 2020-05-13 Ｌｅｄチップパッケージ及びその製造方法

Country Status (7)

Country Link
US (1) US20230387178A1 (ja)
EP (1) EP3970203A4 (ja)
JP (1) JP2022532155A (ja)
KR (1) KR20210155802A (ja)
CN (2) CN113853688A (ja)
BR (1) BR112021022881A2 (ja)
MX (1) MX2021013719A (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636501B2 (ja) * 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
CN102812541B (zh) * 2011-03-24 2016-02-03 松下知识产权经营株式会社 挠性半导体装置及其制造方法、以及使用挠性半导体装置的图像显示装置及其制造方法
KR102049384B1 (ko) * 2013-06-28 2019-11-28 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
KR101476688B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102422246B1 (ko) * 2015-07-30 2022-07-19 삼성전자주식회사 발광 소자 패키지
JP6604786B2 (ja) * 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
CN106935607A (zh) * 2015-12-31 2017-07-07 晶能光电（江西）有限公司 一种倒装高压led芯片及其制备方法
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
US10355043B2 (en) * 2017-06-28 2019-07-16 Globalfoundries Inc. Integrated vertical transistors and light emitting diodes
US10749076B2 (en) * 2017-06-29 2020-08-18 Epistar Corporation Light-emitting device
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
CN108258095B (zh) * 2018-01-18 2019-05-31 湘能华磊光电股份有限公司 Led芯片电极及其制作方法和led芯片
US11450648B2 (en) * 2019-03-19 2022-09-20 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US11587914B2 (en) * 2019-05-14 2023-02-21 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
KR20210155396A (ko) * 2019-05-14 2021-12-22 서울바이오시스 주식회사 Led 칩 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
CN113853688A (zh) 2021-12-28
BR112021022881A2 (pt) 2022-01-04
EP3970203A4 (en) 2023-05-10
CN211629110U (zh) 2020-10-02
US20230387178A1 (en) 2023-11-30
EP3970203A1 (en) 2022-03-23
KR20210155802A (ko) 2021-12-23
MX2021013719A (es) 2021-12-10

Similar Documents

Publication Publication Date Title
US11587914B2 (en) LED chip and manufacturing method of the same
US11901397B2 (en) LED chip having fan-out structure and manufacturing method of the same
US11855121B2 (en) LED chip and manufacturing method of the same
US11756980B2 (en) LED chip package and manufacturing method of the same
US11817435B2 (en) Light emitting device for display and LED display apparatus having the same
US11489002B2 (en) LED display apparatus
CN211605176U (zh) 发光芯片
US11769761B2 (en) Light emitting device for display and light emitting package having the same
US20230369385A1 (en) Led display apparatus
US11810944B2 (en) LED display apparatus
US20240088197A1 (en) Led chip and manufacturing method of the same
US11658275B2 (en) Light emitting device for display and LED display apparatus having the same
US20230378412A1 (en) Light emitting device for display and led display apparatus having the same
CN211629109U (zh) 发光封装件
JP2022532155A (ja) Ｌｅｄチップパッケージ及びその製造方法
US20230402437A1 (en) Light emitting device for display and led display apparatus having the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240319